JPH0864574A - 窒化シリコンのエッチング方法 - Google Patents

窒化シリコンのエッチング方法

Info

Publication number
JPH0864574A
JPH0864574A JP7198311A JP19831195A JPH0864574A JP H0864574 A JPH0864574 A JP H0864574A JP 7198311 A JP7198311 A JP 7198311A JP 19831195 A JP19831195 A JP 19831195A JP H0864574 A JPH0864574 A JP H0864574A
Authority
JP
Japan
Prior art keywords
silicon
etching
bath
oxide
acid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP7198311A
Other languages
English (en)
Inventor
David H Ziger
ハワード ズィガー ディヴィッド
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AT&T Corp
Original Assignee
AT&T Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by AT&T Corp filed Critical AT&T Corp
Publication of JPH0864574A publication Critical patent/JPH0864574A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31105Etching inorganic layers
    • H01L21/31111Etching inorganic layers by chemical means
    • CCHEMISTRY; METALLURGY
    • C04CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04BLIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B41/00After-treatment of mortars, concrete, artificial stone or ceramics; Treatment of natural stone
    • C04B41/53After-treatment of mortars, concrete, artificial stone or ceramics; Treatment of natural stone involving the removal of at least part of the materials of the treated article, e.g. etching, drying of hardened concrete
    • C04B41/5338Etching
    • C04B41/5353Wet etching, e.g. with etchants dissolved in organic solvents
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • H01L21/3213Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Structural Engineering (AREA)
  • Weting (AREA)
  • Local Oxidation Of Silicon (AREA)
  • ing And Chemical Polishing (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

(57)【要約】 【課題】 より高い初期のエッチング選択性を有する窒
化シリコンのエッチング方法を提供する。 【構成】 リン酸、硝酸およびフッ化水素酸を有し、ま
た酸化シリコンに対して窒化シリコンまたはシリコンを
選択的に取り除くために使用されるエッチング浴は、初
期の浴にシリコンが加えられたときに初期の選択性が増
大される。シリコンは、ヘキサフルオロケイ酸とアンモ
ニアフルオロケイ酸塩のような溶性シリコン化合物の形
で加えられる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、酸化シリコンに対して
窒化シリコンを選択的に取り除くことを含む、集積回路
の製造方法に関するものである。
【0002】
【発明が解決しようとする課題】集積回路の製造プロセ
スは、ある材料を他の材料に対して選択的に取り除かな
ければならない工程を含んでいる。この取り除きプロセ
スでは、湿式ないし乾式エッチングのいずれかが使用さ
れる。選択された方法に拘らず、取り除かれる材料と取
り除かれない材料の間のエッチングの選択性は高くなけ
ればならない。しかしながら、選択性だけが重要ではな
く、長期にわたる一貫した結果を達成することも重要で
あることを熟練した職人は認識している。
【0003】酸化物フィールドと呼ばれる、誘電体領域
は、シリコン(通常、表面上の酸化物パッドと呼ばれ
る、薄い酸化物を有する)上に誘電体マスク層をデポジ
ションし、誘電体マスク層をパターン付けしてシリコン
または酸化物を露出させ、露出させた領域で厚い酸化物
を成長させることによって、集積回路構造内に形成され
る。この厚い酸化物は酸化物フィールドと呼ばれる。マ
スク層のための誘電体としては一般的には窒化シリコン
が選択される。このプロセスはしばしばLOCOSと称
され、これはLocalized Oxidation
of Siliconに対する公知の頭字語である。
現在の実施技術においては、ポリシリコン層はしばしば
窒化物層の下部に存在する。パターン付けされたストラ
クチャは、Poly Buffered LOCOS
(PBL)スタックと称される。よって、窒化シリコン
とポリシリコンの双方は、酸化シリコン上に大きな損傷
を与えることなく、取り除かれなければならない。
【0004】湿式エッチング技術は、酸化物の存在中に
おいて窒化物とシリコンのブランケット・ストリッピン
グ(blanket stripping )のために一般的に使用され
る。窒化シリコンは沸騰したリン酸内でエッチングされ
る。エッチング浴内には少量の硝酸が存在する。これら
の浴は、浴内のケイ酸塩濃度がウェハ処理量とともに増
大するために、エージング効果および高い粒子数に影響
されやすい。他の技術では、窒化物とポリシリコンのた
めの別々の浴を使用している。これは必要な浴の数を増
大させるだけでなく、酸化物パッドのピッチング(pitt
ing )を招いてしまう。
【0005】もちろん、他の環境内でこれらの材料のエ
ッチングをすることも考えられている。Solid S
tate Technology,Ernst Gau
lhoferのエッチング装置とエッチング剤(echan
t)の説明を参照。そこでは、シリコンをエッチングす
るためには硝酸、フッ化水素酸、およびリン酸の3:
1:1の溶液が使用されている。選択性は報告されてお
らず、また化学的な使用状況を最小限度に抑えるために
重要なエッチング溶液の回復についての議論はなんらさ
れていない。
【0006】これらの問題は通常は、リン酸、フッ化水
素酸、および硝酸が存在する浴を使用することにより克
服される。1994年5月10日にDavid Zig
erに発行された米国特許第5,310,457号を参
照。浴の寿命は、フッ化水素酸と硝酸を加えることによ
り延長される。浴は、時間の関数としての比較的一定の
エッチング速度を有している。この特徴は、フッ化水素
酸とエッチング生成物との間の反応に帰するもので、エ
ッチングの化学現象の速度に干渉しない生成品との反応
を招く。硝酸はシリコンを酸化するために必要であると
考えられている。
【0007】しかしながら、窒化物の酸化物の初期のエ
ッチング選択性は低いことが分かり、9:1の選択性が
観察されており、またこれはエッチング浴内の相対的な
フッ素濃度に依存するものである。このため、より高い
初期のエッチング選択性を有するエッチング方法が望ま
れている。
【0008】
【課題を解決するための手段】本発明は、窒化シリコン
またはシリコンであり、またリン酸塩,フッ化水素酸
塩,および硝酸を有する湿式エッチング浴内で酸化シリ
コン上に配置された、少なくとも1つの材料の層を有す
るエッチングストラクチャの集積回路の製造方法であ
る。高い初期の選択性を保証するために初期の浴に溶性
シリコンが加えられる。好ましい実施の形態では、初期
のエッチング浴に溶性シリコン化合物が加えられる。こ
のような化合物の例は、ヘキサフルオロケイ酸とアンモ
ニアフルオロケイ酸塩とを含むフルオロケイ酸である。
【0009】
【実施例】本発明を、酸化物により被覆されたシリコン
面上のシリコン窒化物/ポリシリコンスタックをエッチ
ングする、実施の形態を参照して説明する。このような
スタックは、酸化物フィールドを生成するために多緩衝
層を有するLOCOS(poly buffered LOCOS )を備え
た半導体集積回路構造シーケンスにおいて使用される。
このようなスタックの構造は当業者には公知であるが、
シーケンスの幾つかの特徴を簡単に概説する。シリコン
ウェハの面上には酸化物パッドが形成されている。ポリ
シリコン層と窒化シリコン層は次いで順次堆積される。
適当な層厚および堆積条件は容易に選択することができ
る。ポリシリコン層と窒化シリコン層は次いで、公知の
リソグラフィックプロセスを使用して、酸化物により被
覆されたシリコン面つまり基板の選択された部分を露出
するためにパターン付けされる。露出された部分は次い
で更に、酸化物フィールドを形成するためにシリコンを
酸化する処理がされる。従来のフィールド酸化プロセス
が使用される。
【0010】技術用語についての幾つかのコメントを述
べる。窒化シリコンおよび酸化シリコンは、通常はそれ
ぞれSi34およびSiO2 と表現される化合物であ
る。本明細書において使用された酸化シリコンと窒化シ
リコンの用語は、化学量論的な化合物だけでなく、化学
量論的な化合物から逸脱した酸化物と窒化物の化合物を
意味する。本明細書で使用されたポリシリコンは、正し
くアモルファスと考えられる領域を含んでおり、このよ
うな領域は一般的には小さい。
【0011】酸化シリコンに対して窒化シリコンまたは
ポリシリコンをエッチングする前に、エッチング浴にシ
リコンを加えることが望ましいことが分かった。追加の
シリコンは初期のエッチング選択性を増大させる。本発
明の好ましい実施の形態では、溶性シリコン化合物がエ
ッチング浴に加えられる、フルオロケイ酸塩が好都合に
使用される。このような化合物の2つの例としては、ヘ
キサフルオロケイ酸とアンモニアフルオロケイ酸塩があ
る。これらの化合物の両方は、粒子を発生させることな
くリン酸内に容易に溶ける。これらの化合物は窒化シリ
コンとポリシリコンに対するエッチング選択性をそれぞ
れ40:1と33:1に増大する。追加のシリコンは使
用が終了するまで初期の使用から浴を安定化し、浴はD
avidZigerに発行された先の特許の教示にした
がって補給される。
【0012】上記した実施の形態の種々の変形例を当業
者は容易に想定することができる。例えば、シリコン
は、裸のウェハまたは露出したシリコン面を有する他の
物体をエッチングすることにより浴に加えることもでき
る。更に、溶性の化合物を形成するために浴成分と反応
する化合物も加えても良い。

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】 酸化シリコン面を形成する工程と、 前記酸化シリコン面上にストラクチャを形成する工程と
    からなり、前記ストラクチャは少なくとも1つの層から
    なり、前記層はシリコンと窒化シリコンからなる群から
    選ばれた材料からなり、さらに、 リン酸、フッ化水素酸、および硝酸からなるエッチング
    浴内でのエッチングにより前記酸化シリコンに対して前
    記ストラクチャを選択的に取り除く工程と、 前記取り除きの前に前記浴に溶性シリコンを加える工程
    とからなることを特徴とする集積回路の製造方法。
  2. 【請求項2】 前記ストラクチャが少なくとも2つの層
    からなり、前記層の一つが主としてシリコンからなり、
    前記層の一つが主として窒化シリコンからなる請求項1
    記載の方法。
  3. 【請求項3】 前記加える工程が、前記浴に溶性シリコ
    ン化合物を加えることからなる請求項2記載の方法。
  4. 【請求項4】 前記溶性シリコン化合物がフルオロケイ
    酸塩からなる群から選ばれる請求項3記載の方法。
  5. 【請求項5】 前記フルオロケイ酸塩がヘキサフルオロ
    ケイ酸とアンモニアフルオロケイ酸塩とからなる群から
    選ばれる請求項4記載の方法。
  6. 【請求項6】 前記加える工程が、前記浴内で露出した
    シリコン面を有する物体をエッチングすることからなる
    請求項2記載の方法。
JP7198311A 1994-08-05 1995-08-03 窒化シリコンのエッチング方法 Withdrawn JPH0864574A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/286606 1994-08-05
US08/286,606 US5472562A (en) 1994-08-05 1994-08-05 Method of etching silicon nitride

Publications (1)

Publication Number Publication Date
JPH0864574A true JPH0864574A (ja) 1996-03-08

Family

ID=23099353

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7198311A Withdrawn JPH0864574A (ja) 1994-08-05 1995-08-03 窒化シリコンのエッチング方法

Country Status (4)

Country Link
US (1) US5472562A (ja)
JP (1) JPH0864574A (ja)
KR (1) KR960009043A (ja)
TW (1) TW287303B (ja)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10284467A (ja) * 1997-03-31 1998-10-23 Samsung Electron Co Ltd 半導体デバイス製造用窒化珪素膜のエッチング組成物、エッチング方法及びそれによって製造された半導体デバイス
JP2002507057A (ja) * 1998-03-13 2002-03-05 マイクロン・テクノロジー・インコーポレイテッド 反射防止被覆の選択的エッチング法
JP2005203467A (ja) * 2004-01-14 2005-07-28 Tosoh Corp エッチング用組成物
JP2007318057A (ja) * 2006-04-28 2007-12-06 Tosoh Corp エッチング用組成物及びエッチング方法
JP2008047796A (ja) * 2006-08-21 2008-02-28 Tosoh Corp エッチング用組成物及びエッチング方法
JP2008311436A (ja) * 2007-06-14 2008-12-25 Tosoh Corp エッチング用組成物及びエッチング方法
JP2009021538A (ja) * 2007-01-12 2009-01-29 Tosoh Corp エッチング用組成物及びエッチング方法
JP2009094455A (ja) * 2007-09-21 2009-04-30 Dainippon Screen Mfg Co Ltd 基板処理装置
US8211810B2 (en) 2007-09-21 2012-07-03 Dainippon Screen Mfg. Co., Ltd. Substrate processing apparatus and substrate processing method for performing etching process with phosphoric acid solution
JP2013128109A (ja) * 2011-12-16 2013-06-27 Sk Hynix Inc エッチング組成物及びこれを利用した半導体素子の製造方法
JP2014099480A (ja) * 2012-11-13 2014-05-29 Fujifilm Corp 半導体基板のエッチング方法及び半導体素子の製造方法
KR20140079267A (ko) 2012-12-18 2014-06-26 솔브레인 주식회사 식각 조성물, 식각 방법 및 반도체 소자
JP2016092392A (ja) * 2014-10-30 2016-05-23 ラムテクノロジー株式会社Ram Technology Co.,Ltd. 窒化膜エッチング組成物およびそれを用いた半導体装置の製造方法

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09275091A (ja) * 1996-04-03 1997-10-21 Mitsubishi Electric Corp 半導体窒化膜エッチング装置
US6287983B2 (en) * 1997-12-31 2001-09-11 Texas Instruments Incorporated Selective nitride etching with silicate ion pre-loading
US6162370A (en) * 1998-08-28 2000-12-19 Ashland Inc. Composition and method for selectively etching a silicon nitride film
WO2000052747A1 (en) * 1999-03-03 2000-09-08 Fsi International, Inc. Method and system to uniformly etch substrates using an etching composition comprising a fluoride ion source and a hydrogen ion source
US6699400B1 (en) * 1999-06-04 2004-03-02 Arne W. Ballantine Etch process and apparatus therefor
KR100327342B1 (ko) * 1999-10-27 2002-03-06 윤종용 반도체소자 제조용 식각조성물 및 이 식각조성물을 이용한 식각방법
US20050159011A1 (en) * 2004-01-21 2005-07-21 Thirumala Vani K. Selective etching silicon nitride
JP2007204286A (ja) * 2006-01-31 2007-08-16 Sumco Corp エピタキシャルウェーハの製造方法
KR20080079999A (ko) * 2007-02-28 2008-09-02 토소가부시키가이샤 에칭 방법 및 그것에 이용되는 에칭용 조성물
CN102888657B (zh) * 2012-10-22 2015-04-15 江苏荣马新能源有限公司 一种晶体硅太阳能电池片制绒剂用添加剂
JP6350858B2 (ja) * 2014-05-26 2018-07-04 パナソニックIpマネジメント株式会社 太陽電池の製造方法及び太陽電池
US9287228B2 (en) 2014-06-26 2016-03-15 Lam Research Ag Method for etching semiconductor structures and etching composition for use in such a method
US9576815B2 (en) 2015-04-17 2017-02-21 Applied Materials, Inc. Gas-phase silicon nitride selective etch
US11186771B2 (en) 2017-06-05 2021-11-30 Versum Materials Us, Llc Etching solution for selectively removing silicon nitride during manufacture of a semiconductor device
JP6735718B2 (ja) * 2017-09-28 2020-08-05 東京エレクトロン株式会社 基板処理装置、基板処理方法およびプログラム

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5348617A (en) * 1991-12-23 1994-09-20 Iowa State University Research Foundation, Inc. Selective etching process
US5310457A (en) * 1992-09-30 1994-05-10 At&T Bell Laboratories Method of integrated circuit fabrication including selective etching of silicon and silicon compounds

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10284467A (ja) * 1997-03-31 1998-10-23 Samsung Electron Co Ltd 半導体デバイス製造用窒化珪素膜のエッチング組成物、エッチング方法及びそれによって製造された半導体デバイス
JP2002507057A (ja) * 1998-03-13 2002-03-05 マイクロン・テクノロジー・インコーポレイテッド 反射防止被覆の選択的エッチング法
JP2005203467A (ja) * 2004-01-14 2005-07-28 Tosoh Corp エッチング用組成物
JP4506177B2 (ja) * 2004-01-14 2010-07-21 東ソー株式会社 エッチング用組成物
JP2007318057A (ja) * 2006-04-28 2007-12-06 Tosoh Corp エッチング用組成物及びエッチング方法
JP2008047796A (ja) * 2006-08-21 2008-02-28 Tosoh Corp エッチング用組成物及びエッチング方法
JP2009021538A (ja) * 2007-01-12 2009-01-29 Tosoh Corp エッチング用組成物及びエッチング方法
JP2008311436A (ja) * 2007-06-14 2008-12-25 Tosoh Corp エッチング用組成物及びエッチング方法
JP2009094455A (ja) * 2007-09-21 2009-04-30 Dainippon Screen Mfg Co Ltd 基板処理装置
US8211810B2 (en) 2007-09-21 2012-07-03 Dainippon Screen Mfg. Co., Ltd. Substrate processing apparatus and substrate processing method for performing etching process with phosphoric acid solution
JP2013128109A (ja) * 2011-12-16 2013-06-27 Sk Hynix Inc エッチング組成物及びこれを利用した半導体素子の製造方法
JP2014099480A (ja) * 2012-11-13 2014-05-29 Fujifilm Corp 半導体基板のエッチング方法及び半導体素子の製造方法
KR20140079267A (ko) 2012-12-18 2014-06-26 솔브레인 주식회사 식각 조성물, 식각 방법 및 반도체 소자
KR20220024378A (ko) 2012-12-18 2022-03-03 솔브레인 주식회사 식각 조성물, 식각 방법 및 반도체 소자
JP2016092392A (ja) * 2014-10-30 2016-05-23 ラムテクノロジー株式会社Ram Technology Co.,Ltd. 窒化膜エッチング組成物およびそれを用いた半導体装置の製造方法

Also Published As

Publication number Publication date
TW287303B (ja) 1996-10-01
KR960009043A (ko) 1996-03-22
US5472562A (en) 1995-12-05

Similar Documents

Publication Publication Date Title
JPH0864574A (ja) 窒化シリコンのエッチング方法
US6087273A (en) Process for selectively etching silicon nitride in the presence of silicon oxide
JP3217556B2 (ja) シリコン及びシリコン化合物の選択エッチングを含む集積回路作製方法
US7591959B2 (en) Etchants and etchant systems with plural etch selectivities
US5160407A (en) Low pressure anisotropic etch process for tantalum silicide or titanium silicide layer formed over polysilicon layer deposited on silicon oxide layer on semiconductor wafer
EP1062691B1 (en) Selective wet etching of inorganic antireflective coatings
US20060188827A1 (en) Selective surface exposure, cleans and conditioning of the germanium film in a Ge photodetector
US6296988B1 (en) Method for forming a mental wiring pattern on a semiconductor device
US5930650A (en) Method of etching silicon materials
EP0758797A1 (en) Method of etching silicon nitride
US20020119656A1 (en) Methods of cleaning surfaces of copper-containing materials, and methods of forming openings to copper-containing substrates
EP0336515B1 (en) Method of manufacturing a semiconductor device having a silicon substrate with fully or partly sunken field oxide regions
JP3551183B2 (ja) 半導体装置の製造方法
JPH0628259B2 (ja) 半導体装置の製造方法
KR100196523B1 (ko) 반도체 소자 제조방법
JPH09260349A (ja) 半導体装置の製造方法
JPH04290231A (ja) 半導体装置の製造方法
JPH0670994B2 (ja) 半導体基板のエッチング方法
JPH01298740A (ja) 半導体装置
JPH0653187A (ja) 半導体装置の製造方法
KR20000003235A (ko) 웨이퍼 휘어짐을 방지할 수 있는 소자분리막 형성 방법
JPS61154143A (ja) 半導体装置の製造方法
JPS63131547A (ja) 半導体装置の製造方法
JPH02219229A (ja) 半導体素子の製造方法
JPS6113629A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20021105