JPH0864558A - マイクロ電子機械式デバイスを製造する方法 - Google Patents

マイクロ電子機械式デバイスを製造する方法

Info

Publication number
JPH0864558A
JPH0864558A JP21168194A JP21168194A JPH0864558A JP H0864558 A JPH0864558 A JP H0864558A JP 21168194 A JP21168194 A JP 21168194A JP 21168194 A JP21168194 A JP 21168194A JP H0864558 A JPH0864558 A JP H0864558A
Authority
JP
Japan
Prior art keywords
wafer
dicing tape
devices
manufacturing
saw frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP21168194A
Other languages
English (en)
Inventor
Michael A Mignardi
エイ.ミグナルディ マイクル
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Priority to JP21168194A priority Critical patent/JPH0864558A/ja
Publication of JPH0864558A publication Critical patent/JPH0864558A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Dicing (AREA)

Abstract

(57)【要約】 (修正有) 【目的】デバイスの状態でなく、ウェーハの状態ですべ
ての製造工程およびテスト工程を実行できるようにす
る。 【構成】ダイシングテープ22上のソーフレーム24内
にウェーハ20を取り付け、デバイス製造完了前に一般
にソーイングにより個々のデバイスを分離する。これら
デバイスは他の製造工程中にダイシングテープ上に残さ
れる。ある製造工程ではダイシングテープの接着剤を保
護カバーで被覆する必要がある。保護オーバーコートの
塗布および機能テストを含むすべての製造工程を完了し
た後、ダイシングテープからデバイスを除き、パッケー
ジする。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、集積回路処理技術の分
野に関し、より詳細には変形自在なマイクロミラーデバ
イスを含むマイクロ電子機械デバイスの製造法に関す
る。
【0002】
【従来技術】集積回路(IC)の処理をコスト的に有利
にするため、一般に個々の回路またはデバイスは、一つ
の基板上で同時に多数のデバイスを製造するよう、半導
体ウェーハを使用して多量生産されている。集積回路の
代表的なプロセスフローでは、デバイスを製造し、次に
デバイスをテストし、デバイスを分離し、デバイスをパ
ッケージする工程が続く。デバイスをウェーハから分離
する際、ウェーハの粒子および粉から成るダイシング
(dicing)の切くずが生じる。このダイシングの
切くずはデバイスをパッケージにボンディングする前に
ICの表面から洗い流される。
【0003】
【発明が解決しようとする課題】マイクロ電子機械シス
テム(MEMS)またはマイクロ機械デバイスは、デバ
イスの分離および洗浄のような標準的なIC製造工程の
うちのいくつかを受けて、これに耐えるには、過度に脆
弱である構造を有していることが多い。いくつかのME
MS、例えばデジタルマイクロミラーデバイス(DM
D)およびいくつかの加速度計の脆弱な性質により、完
成したデバイスが破壊されないようにするため、標準的
なICプロセスの工程を再整理しなければならない。D
MDはテキサスインスツルメント社に譲渡された、「空
間光変調器および方法」を発明の名称とする米国特許第
5,061,049号に記載されている。加速度計は、
テキサスインスツルメント社に譲渡された、「デジタル
加速度計」を発明の名称とする米国特許特許出願第07
/883,616号に記載されている。上記特許に記載
されているように、これらMEMSは、シリコン基板の
表面上に形成された電極の上方の空気ギャップ上に懸架
された、極小構造体を有する。これら構造体を形成し、
空気ギャップから犠牲的材料をエッチングにより除去す
ると、これらデバイスは極めて脆弱なものとなる。これ
らデバイスはミラーが破壊する恐れなく、ウェーハ清浄
化工程中に生じるような液体に触れることはできない。
従って、これらデバイスは下方のミラーから犠牲的材料
をエッチングする前に、デバイスをカットし、ダイシン
グの切くずを洗浄で除去しなければならない。
【0004】デバイスを完成する前にウェーハを分離す
ると、残りのデバイス製造工程、例えばパッシベーショ
ンおよびデバイステスト中に広範なデバイスを取り扱う
ことになる。デバイスの状態と異なり、ウェーハの状態
で、これらプロセスを実行すると、必要な取り扱いが大
幅に減少する。その理由は、処理装置を多数のデバイス
の代わりに一つのウェーハを移動し、アライメントする
だけでよいからである。ダイのテスト(die tes
ting)には精密にアライメントすることが極めて重
要である。
【0005】本発明は、ウェーハ処理技術を使用して全
デバイス製造およびテストプロセスを完了できる方法を
開示するものである。
【0006】
【課題を解決するための手段】マイクロ電子機械式デバ
イスまたは集積回路デバイスを製造する方法において、
ソーフレーム(saw frame)内のダイシングテ
ープ上に部分的に完成したデバイスのウェーハを取り付
ける。ウェーハをソーイングするか、またはその他ウェ
ーハ分離技術のいずれかにより、デバイスを分離する。
ダイシングテープからデバイスを除く前に、デバイスの
製造を完成する。ある用途ではダイシングテープの露出
した接着剤を保護カバーでカバーすると有利な場合があ
る。この方法の利点は、効率的な業界標準のウェーハ取
り扱い技術を用いて、デバイスを完全に処理できること
である。
【0007】
【実施例】ここに開示した方法および保護カバーは、従
来のウェーハ製造プロセスフローを使用することを回避
した、ウェーハの状態で、特に脆弱な構造を有するマイ
クロ電子機械式デバイスとして製造されるデバイスの製
造に適用できる。図解のため、デジタルマイクロミラー
デバイスおよび加速度計の製造を参照した例により本発
明について説明する。特定の実施例は、本発明の可能な
構成例を説明するためのものにすぎず、DMDまたは加
速度計の製造のみに本発明を限定するものではない。こ
こに開示した方法は、いかなるタイプの集積回路または
マイクロ電子機械式デバイスにも使用できる。
【0008】図1Aから図1Cに代表的なDMDデバイ
ス構造を示す。本開示に含まれる図面のすべてについ
て、図示されている素子は一定の比率とはなっていな
い。ほとんどの場合、ウェーハおよびデバイス層の厚み
は図示のため大幅に誇張してある。DMDは一般に素子
50のアレイから成る。各DMD素子50は一般にシリ
コン基板56上の2つのトーションヒンジ(torsi
on hinge)54により懸架された金属ビーム5
2から成る。シリコン基板56上に絶縁酸化層58を成
長し、酸化層58上にアドレス指定電極60、62、6
4およびランディング電極66、68を堆積する。犠牲
的層と称されることがあるプレーナー化(平坦化)スペ
ーサー層68を基板に形成し、このスペーサー層68上
にビーム金属層72が続くヒンジ金属層70を堆積す
る。各素子50のビーム52およびヒンジ54を構成す
るように、金属層をエッチングする
【0009】DMD製造のための代表的プロセスフロー
では、ミラーをアンダーカットする前に、ウェーハ上の
デバイスの列の間を通常ソーイングすることによりデバ
イスを分離しなければならない。デバイスを分離した後
にビーム52およびヒンジ54の下方のスペーサー層6
8をエッチングで除去し、図1Cに示すようにヒンジ上
でビームがツイストできるようにする。このアンダーカ
ット作業は、通常プラズマリアクター内で行う。アクセ
ス孔74およびギヤップ76により、プラズマがビーム
52およびヒンジ54の下方のスペーサー材料68をエ
ッチングで除くことが可能となっている。スペーサー層
68をエッチングで除いた後に、デバイスはパッシベー
ションと称されるプロセスにより化学的な反応度が下げ
られる。
【0010】ある加速度計を製造するのに、同様なプロ
セスフローが使用される。図2A,図2Bはカンチレバ
ー加速度計78のアレイを示す。各加速度計はビーム8
4に取り付けられたヒンジ82により支持されたプルー
フマス80と称される精密質量体を備える。各加速度計
の下方には接点86があり、絶縁酸化層90によりカバ
ーされたシリコン基板88に堆積されたこの接点86が
設けられている。プレーナー化スペーサー層92はビー
ム84と電極86とを分離する。プルーフマス80およ
びヒンジ82の下方から、スペーサー層をエッチングで
除いた後に、十分強力な加速力によりプルーフマス80
を偏向し、接点86に接触させることができる。
【0011】上記のようにスペーサー層68または92
がエッチングで除かれると、デバイスは極めて脆弱とな
り、破壊を起こすことなく、例えばウェーハ洗浄工程中
に液体に接触することができなくなる。完成したデバイ
スは洗浄不能であるので、これらデバイスはスペーサー
層からエッチングで除かれる前に、一般にソーイングに
より分離される。ソーイングにより分離された後、これ
らデバイスはアンダーカット、ダイテストおよび保護オ
ーバーコート工程中に別々に取り扱われる。
【0012】本発明は製造プロセス中に一つのウェーハ
からのデバイスのすべてを、集中的に処理できるように
する。図3A,図3Bに示した図示した発明の一実施例
によれば、一部が完成したマイクロ電子機械式デバイス
を含むシリコンウェーハ20が、ソーフレーム24に保
持されたダイシングテープ22の接着側21に取り付け
られる。図3Bはソーフレーム24内のダイシングテー
プ22上のウェーハ20の断面図である。
【0013】ウェーハ20は一般にシリコンであるが、
それ以外の材料、例えば水晶またはヒ化ガリウムからも
製造できる。ソーイング作業中にウェーハが破壊されな
いようにするため、ソーフレーム内のウェーハに取り付
ける前にウェーハ20の表面に一時的保護コーティング
を塗布できる。ソーフレームはデバイスをソーイングに
より分離できるよう、必要に応じて取り付けられる。ソ
ーはウェーハを完全に通ってダイシングテープ内に進入
するようカッティングを行う。しかしながら、ダイシン
グテープは完全にカットされるわけではない。例えば、
ダイシングテープの厚みが約0.1mm(4ミル)であ
る場合、そのうちの約0.025mm(1ミル)しかカ
ットされない。
【0014】ウェーハをソーイングにより分離した後、
ソーイング作業の間発生した粒子を一般に洗浄によりウ
ェーハ、ダイシングテープおよびソーイングフレームか
ら除く。ウェーハに対して一時的な保護コーティングを
塗布すると、遠心分離機によりソーフレームを取り付
け、ウェーハに溶剤をスプレーし、保護コーティングを
除くことができる。図4Aおよび図4Bはソーイングウ
ェーハ26および遠心分離機28に取り付けられたソー
フレーム24を示す。図4Aに示されたデバイスの寸法
および配置は図解のためのものにすぎない。明瞭にする
ため、図4Bには個々のデバイスが示されている。遠心
分離機内に取り付けられた状態で、ウェーハの表面に溶
剤がスプレーされて、保護コーティングを除く。遠心分
離機により溶剤および溶解したコーティングがウェーハ
からスピンオフされる。
【0015】遠心分離機内で一時的な保護コーティング
を除く別の方法は、スプレー発生フード内にソーフレー
ムを取り付けることである。図5は、スプレー発生フー
ド30内に取り付けられたソーフレーム24およびウェ
ーハ26を示す。スプレー発生フード内に位置した状態
で、ソーイング済みウェーハ26の表面にスプレーノズ
ル34から溶剤32をスプレーする。フードの後方にあ
るベント38を通って溶剤のガス36が除かれる。溶剤
および粒子40は、フードの底部に設けられたドレイン
42を通ってフードから出る。
【0016】ウェーハから保履コーティングを除いた後
は、ミラー又は加速度計支持ビームを残すように、スペ
ーサー層68または92の一部を除かなければならな
い。このアンダーカット作業は、一般にプラズマリアク
ター内で行われる。ダイシングテープ22上の接着剤2
1上のプラズマへの接触を防止するため、ダイシングテ
ープ22の露出した接着剤21上に保護カバーを設置で
きる。図6Aおよび6Bは、保護カバー44がダイシン
グテープ22の露出した接着剤21上に設けられたソー
フレーム24に取りつけられたソーイング済みウェーハ
26を示す。簡単にするため、図6Bでは、個々のデバ
イスは示されていない。保護カバー44は、プラズマリ
アクターへの暴露に耐えられるような材料から製造でき
る。例えば、このカバーはダイシングテープに取り付け
れたセラミックリングまたはドーナツ状にできる。別の
方法は、適当な形状にカットされ、保護カバー44およ
びダイシングテープ22として使用されるダイシングテ
ープの接着面を合わせるように取り付けた、ダイシング
テープの別の部分を使用することである。保護カバーは
石英または金属またはプラズマエッチング環境に耐える
ことができる他の材料でもよい。ソーイング済みウェー
ハおよび保護カバーが取り付けられた状態のソーフレー
ムはプラズマエッチングプロセスを用いて、ミラーまた
は加速度計ビームをアンダーカットしながら、ソーフレ
ームを保持するよう設計されたサセプタ(suscep
tor)プレート上に設置できる。図7は、プラズマエ
ッチングプロセス中にソーフレーム24を保持するよう
になっている凹状領域48を備えたサセプタプレート4
6を示す。
【0017】アンダーカッテイング作業の後は、デバイ
スをパッシベートし、ソーフレームに取り付けたまま電
気的かつ光学的にテストできる。ウェーハは本質的にま
だ無傷であるので、テストは大幅に簡略しなければなら
ないが、この理由は、個々のデバイス24を互いに整合
しなければならないからである。従って、図8に示すよ
うに、マルチプローバーのプローブカード49は、一旦
ソー済みウェーハに整合することにより、各デバイス2
7と正確に整合できるものでなければならない。ダイシ
ングテープ上でデバイスの運動があると、視覚的に補助
されたマルチプローバーを用いて、各デバイスを別々に
整合できる。
【0018】デバイスをテストした後、ダイシングテー
プからデバイスを除き、デバイスをパッケージアセンブ
リプロセスのためのリードフレーム上に載せるよう、取
り上げ設置機械上にソーフレームおよびウェーハを取り
付けできる。本発明が教示する改善されたプロセスフロ
ーのうちのデバイス取り外しプロセスは、標準的なIC
デバイス取り外しプロセスと同一にしなければならな
い。従ってデバイス取り外しおよびパッケージングアセ
ンブリプロセスには、変更は不要である。
【0019】従ってこれまでデバイスの製造を完了する
前に、デバイスをウェーハから分離するマイクロ電子機
械式デバイスのための特定の実施例について説明した
が、かかる特定の参考例は下記の特許請求の範囲の記載
を除き、本発明の範囲を限定するものと考えてはならな
い。更に所定の特定実施例を参照して本発明について説
明したが、当業者には別の変形例を考えつくことがで
き、かかる変形例は添付した特許請求の能囲にカバーさ
れているものと考えるべきである。
【0020】以上の説明に関し、下記の項を開示する。 (1)接着面を有するダイシングテープの一部を設け、
部分的に製造されたデバイスを含むウェーハを前記ダイ
シングテープの接着面に取り付け、前記ウェーハをサブ
分割し、前記部分的に製造されたデバイスを分離して前
記ダイシングテープ上に取り付けたままにし、前記分離
されたデバイスの製造を続け、前記ダイシングテープか
ら前記デバイスを除く諸工程を備えたマイクロ電子機械
式デバイスを製造する方法。 (2)前記ダイシングテープの接着面の露出部分に保護
カバーを載せる工程を更に備える第1項記載の方法。 (3)前記保護カバーはセラミック、金属、石英および
ダイシングテープから成る群から選択された第2項記載
の方法。 (4)前記再分割工程前に前記デバイスに一時的な保護
コーティングを塗布することを更に備える第1項記載の
方法。 (5)前記デバイスから前記一時的保護コーティングを
除く工程を更に含む第4項記載の方法。 (6)前記デバイスはデジタルマイクロミラーデバイス
(DMD)である第1項記載の方法。 (7)前記デバイスは加速度計である第1項記載の方
法。 (8)前記続ける製造工程は前記デバイスをプラズマエ
ッチングすることを含む第1項記載の方法。 (9)前記続ける製造工程は前記デバイスをパッシベー
トすることを含む第1項記戴の方法。 (10)前記続ける製造工程は前記デバイスをテストす
ることを含む第1項記載の方法。
【0021】(11)接着面を有するダイシングテープ
の一部を設け、部分的に製造されたデジタルマイクロミ
ラーデバイスを含むウェーハを前記ダイシングテープの
接着面に取り付け、前記ウェーハをサブ分割し、前記部
分的に製造されたデジタルマイクロミラーデバイスを分
離して前記ダイシングテープ上に取り付けたままにし、
セラミック、金属、石英およびダイシングテープから成
る群から選択された保護カバーを前記ダイシングテープ
の接着面の露出部分に載せ、前記分離されたデジタルマ
イクロミラーデバイスの製造を続け、前記ダイシングテ
ープから前記デジタルマイクロミラーデバイスを除く諸
工程を備えたデジタルマイクロミラーデバイスを製造す
る方法。 (12)前記続ける製造工程は、前記デジタルマイクロ
ミラーデバイスをプラズマエッチングすることを含む第
11項記載の方法。 (13)前記続ける製造工程は、前記デジタルマイクロ
ミラーデバイスをパッシベートすることを含む第11項
記載の方法。 (14)前記続ける製造工程は、前記デジタルマイクロ
ミラーデバイスをテストすることを含む第11項記載の
方法。 (15)前記サブ分割工程前に前記デジタルマイクロミ
ラーデバイスに一時的な保護コーティングを塗布するこ
とを更に含む第11項記載の方法。 (16)前記デジタルマイクロミラーデバイスから前記
一時的保護コーティングを除く工程を更に含む第15項
記載の方法。
【0022】(17)接着面を有するダイシングテープ
の一部を設け、部分的に製造された加速度計を含むウェ
ーハを前記ダイシングテープの接着面に取り付け、前記
ウェーハをサブ分割し、前記部分的に製造された加速度
計を分離して前記ダイシングテープ上に取り付けたまま
にし、セラミック、金属、石英およびダイシングテープ
から成る群から選択された保護カバーを前記ダイシング
テープの接着面の露出部分に載せ、前記分離された加速
度計の製造を続け、前記ダイシングテープから前記加速
度計を除く諸工程を備えた加速度計を製造する方法。 (18)前記続ける製造工程は、前記加速度計をプラズ
マエッチングすることを含む第17項記載の方法。 (19)前記続ける製造工程は、前記加速度計をパッシ
ベートすることを含む第17項記教の方法。 (20)前記続ける製造工程は、前記加速度計をテスト
することを含む第17項記載の方法。
【0023】(21)デバイスの状態でなく、ウェーハ
の状態ですべての製造工程およびテスト工程を実行でき
るようにするマイクロ電子機械式デバイスを含むウェー
ハを処理するための方法である。ダイシングテープ22
上のソーフレーム24内にウェーハ20を取り付け、デ
バイス製造完了前に一般にソーイングにより個々のデバ
イス27を分離する。これらデバイスは他の製造工程中
にダイシングテープ上に残される。ある製造工程ではダ
イシングテープの接着剤を保護カバー44で被覆する必
要がある。保護オーバーコートの塗布および機能テスト
を含むすべての製造工程を完了した後、ダイシングテー
プからデバイスを除き、パッケージする。
【図面の簡単な説明】
【図1】Aはデジタルマイクロミラーデバイスのうちの
一つの素子の斜視図である。Bはデバイスを構成する素
子を示す、図1AのA−Aラインに沿った図1Aのデバ
イスの断面図である。Cはミラービームの回転を示す図
1AのA−Aラインに沿った図1Aのデバイスの断面図
である。
【図2】Aはデジタル加速度計のアレイの平面図であ
る。Bはデバイスを構成する素子を示す図2AのA−A
ラインに沿った図2Aのデバイスの断面図である。
【図3】Aはソーフレーム内に保持されたダイシングテ
ープに取り付けられたシリコンウェーハの平面図であ
る。Bは図3AのA−Aラインに沿った図3Aのシリコ
ンウェーハの断面図である。
【図4】Aは遠心分離機内に保持されたソーフレーム内
に取り付けられたソーイング済みウェーハの平面図であ
る。Bは図4AのA−Aラインに沿った図4Aのウェー
ハの断面図である。
【図5】スプレー発生フード内に保持されたソーフレー
ムおよびウェーハの略側面図である。
【図6】Aは出したダイシングテープ上の保護カバーを
備えたソーフレームに取り付けられたソーイング済みウ
ェーハの平面図である。Bは図6AのA−Aラインに沿
った図6Aの保護カバーおよびソーイング済みウェーハ
の断面図である。
【図7】ソーフレームを受け入れるよう改良されたプラ
ズマリアクターのサセプタープレートの平面図である。
【図8】電気テストが行われている完成したデバイスの
ウェーハの断面図である。
【符号の説明】
50 素子 52 金属ビーム 54 トーションヒンジ 58 絶縁酸化層 60、62、64 アドレス指定電極 66、68 ランディング電極
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成6年11月28日
【手続補正1】
【補正対象書類名】明細書
【補正対象項目名】全文
【補正方法】変更
【補正内容】
【書類名】 明細書
【発明の名称】 マイクロ電子機械式デバイスを製造す
る方法
【特許請求の範囲】
【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、集積回路処理技術の分
野に関し、より詳細には変形自在なマイクロミラーデバ
イスを含むマイクロ電子機械デバイスの製造法に関す
る。
【0002】
【従来技術】集積回路(IC)の処理をコスト的に有利
にするため、一般に個々の回路またはデバイスは、一つ
の基板上で同時に多数のデバイスを製造するよう、半導
体ウェーハを使用して多量生産されている。集積回路の
代表的なプロセスフローでは、デバイスを製造し、次に
デバイスをテストし、デバイスを分離し、デバイスをパ
ッケージする工程が続く。デバイスをウェーハから分離
する際、ウェーハの粒子および粉から成るダイシング
(dicing)の切くずが生じる。このダイシングの
切くずはデバイスをパッケージにボンディングする前に
ICの表面から洗い流される。
【0003】
【発明が解決しようとする課題】マイクロ電子機械シス
テム(MEMS)またはマイクロ機械デバイスは、デバ
イスの分離および洗浄のような標準的なIC製造工程の
うちのいくつかを受けて、これに耐えるには、過度に脆
弱である構造を有していることが多い。いくつかのME
MS、例えばデジタルマイクロミラーデバイス(DM
D)およびいくつかの加速度計の脆弱な性質により、完
成したデバイスが破壊されないようにするため、標準的
なICプロセスの工程を再整理しなければならない。D
MDはテキサスインスツルメント社に譲渡された、「空
間光変調器および方法」を発明の名称とする米国特許第
5,061,049号に記載されている。加速度計は、
テキサスインスツルメント社に譲渡された、「デジタル
加速度計」を発明の名称とする米国特許特許出願第07
/883,616号に記載されている。上記特許に記載
されているように、これらMEMSは、シリコン基板の
表面上に形成された電極の上方の空気ギャップ上に懸架
された、極小構造体を有する。これら構造体を形成し、
空気ギャップから犠牲的材料をエッチングにより除去す
ると、これらデバイスは極めて脆弱なものとなる。これ
らデバイスはミラーが破壊する恐れなく、ウェーハ清浄
化工程中に生じるような液体に触れることはできない。
従って、これらデバイスは下方のミラーから犠牲的材料
をエッチングする前に、デバイスをカットし、ダイシン
グの切くずを洗浄で除去しなければならない。
【0004】デバイスを完成する前にウェーハを分離す
ると、残りのデバイス製造工程、例えばパッシベーショ
ンおよびデバイステスト中に広範なデバイスを取り扱う
ことになる。デバイスの状態と異なり、ウェーハの状態
で、これらプロセスを実行すると、必要な取り扱いが大
幅に減少する。その理由は、処理装置を多数のデバイス
の代わりに一つのウェーハを移動し、アライメントする
だけでよいからである。ダイのテスト(die tes
ting)には精密にアライメントすることが極めて重
要である。
【0005】本発明は、ウェーハ処理技術を使用して全
デバイス製造およびテストプロセスを完了できる方法を
開示するものである。
【0006】
【課題を解決するための手段】マイクロ電子機械式デバ
イスまたは集積回路デバイスを製造する方法において、
ソーフレーム(saw frame)内のダイシングテ
ープ上に部分的に完成したデバイスのウェーハを取り付
ける。ウェーハをソーイングするか、またはその他ウェ
ーハ分離技術のいずれかにより、デバイスを分離する。
ダイシングテープからデバイスを除く前に、デバイスの
製造を完成する。ある用途ではダイシングテープの露出
した接着剤を保護カバーでカバーすると有利な場合があ
る。この方法の利点は、効率的な業界標準のウェーハ取
り扱い技術を用いて、デバイスを完全に処理できること
である。
【0007】
【実施例】ここに開示した方法および保護カバーは、従
来のウェーハ製造プロセスフローを使用することを回避
した、ウェーハの状態で、特に脆弱な構造を有するマイ
クロ電子機械式デバイスとして製造されるデバイスの製
造に適用できる。図解のため、デジタルマイクロミラー
デバイスおよび加速度計の製造を参照した例により本発
明について説明する。特定の実施例は、本発明の可能な
構成例を説明するためのものにすぎず、DMDまたは加
速度計の製造のみに本発明を限定するものではない。こ
こに開示した方法は、いかなるタイプの集積回路または
マイクロ電子機械式デバイスにも使用できる。
【0008】図1Aから図1Cに代表的なDMDデバイ
ス構造を示す。本開示に含まれる図面のすべてについ
て、図示されている素子は一定の比率とはなっていな
い。ほとんどの場合、ウェーハおよびデバイス層の厚み
は図示のため大幅に誇張してある。DMDは一般に素子
50のアレイから成る。各DMD素子50は一般にシリ
コン基板56上の2つのトーションヒンジ(torsi
on hinge)54により懸架された金属ビーム5
2から成る。シリコン基板56上に絶縁酸化層58を成
長し、酸化層58上にアドレス指定電極60、62、6
4およびランディング電極66、68を堆積する。犠牲
的層と称されることがあるプレーナー化(平坦化)スペ
ーサー層68を基板に形成し、このスペーサー層68上
にビーム金属層72が続くヒンジ金属層70を堆積す
る。各素子50のビーム52およびヒンジ54を構成す
るように、金属層をエッチングする。
【0009】DMD製造のための代表的プロセスフロー
では、ミラーをアンダーカットする前に、ウェーハ上の
デバイスの列の間を通常ソーイングすることによりデバ
イスを分離しなければならない。デバイスを分離した後
にビーム52およびヒンジ54の下方のスペーサー層6
8をエッチングで除去し、図1Cに示すようにヒンジ上
でビームがツイストできるようにする。このアンダーカ
ット作業は、通常プラズマリアクター内で行う。アクセ
ス孔74およびギャップ76により、プラズマがビーム
52およびヒンジ54の下方のスペーサー材料68をエ
ッチングで除くことが可能となっている。スペーサー層
68をエッチングで除いた後に、デバイスはパッシベー
ションと称されるプロセスにより化学的な反応度が下げ
られる。
【0010】ある加速度計を製造するのに、同様なプロ
セスフローが使用される。図2A,図2Bはカンチレバ
ー加速度計78のアレイを示す。各加速度計はビーム8
4に取り付けられたヒンジ82により支持されたプルー
フマス80と称される精密質量体を備える。各加速度計
の下方には接点86があり、絶縁酸化層90によりカバ
ーされたシリコン基板88に堆積されたこの接点86が
設けられている。プレーナー化スペーサー層92はビー
ム84と電極86とを分離する。プルーフマス80およ
びヒンジ82の下方から、スペーサー層をエッチングで
除いた後に、十分強力な加速力によりプルーフマス80
を偏向し、接点86に接触させることができる。
【0011】上記のようにスペーサー層68または92
がエッチングで除かれると、デバイスは極めて脆弱とな
り、破壊を起こすことなく、例えばウェーハ洗浄工程中
に液体に接触することができなくなる。完成したデバイ
スは洗浄不能であるので、これらデバイスはスペーサー
層からエッチングで除かれる前に、一般にソーイングに
より分離される。ソーイングにより分離された後、これ
らデバイスはアンダーカット、ダイテストおよび保護オ
ーバーコート工程中に別々に取り扱われる。
【0012】本発明は製造プロセス中に一つのウェーハ
からのデバイスのすべてを、集中的に処理できるように
する。図3A,図3Bに示した図示した発明の一実施例
によれば、一部が完成したマイクロ電子機械式デバイス
を含むシリコンウェーハ20が、ソーフレーム24に保
持されたダイシングテープ22の接着側21に取り付け
られる。図3Bはソーフレーム24内のダイシングテー
プ22上のウェーハ20の断面図である。
【0013】ウェーハ20は一般にシリコンであるが、
それ以外の材料、例えば水晶またはヒ化ガリウムからも
製造できる。ソーイング作業中にウェーハが破壊されな
いようにするため、ソーフレーム内のウェーハに取り付
ける前にウェーハ20の表面に一時的保護コーティング
を塗布できる。ソーフレームはデバイスをソーイングに
より分離できるよう、必要に応じて取り付けられる。ソ
ーはウェーハを完全に通ってダイシングテープ内に進入
するようカッティングを行う。しかしながら、ダイシン
グテープは完全にカットされるわけではない。例えば、
ダイシングテープの厚みが約0.1mm(4ミル)であ
る場合、そのうちの約0.025mm(1ミル)しかカ
ットされない。
【0014】ウェーハをソーイングにより分離した後、
ソーイング作業の間発生した粒子を一般に洗浄によりウ
ェーハ、ダイシングテープおよびソーイングフレームか
ら除く。ウェーハに対して一時的な保護コーティングを
塗布すると、遠心分離機によりソーフレームを取り付
け、ウェーハに溶剤をスプレーし、保護コーティングを
除くことができる。図4Aおよび図4Bはソーイングウ
ェーハ26および遠心分離機28に取り付けられたソー
フレーム24を示す。図4Aに示されたデバイスの寸法
および配置は図解のためのものにすぎない。明瞭にする
ため、図4Bには個々のデバイスが示されている。遠心
分離機内に取り付けられた状態で、ウェーハの表面に溶
剤がスプレーされて、保護コーティングを除く。遠心分
離機により溶剤および溶解したコーティングがウェーハ
からスピンオフされる。
【0015】遠心分離機内で一時的な保護コーティング
を除く別の方法は、スプレー発生フード内にソーフレー
ムを取り付けることである。図5は、スプレー発生フー
ド30内に取り付けられたソーフレーム24およびウェ
ーハ26を示す。スプレー発生フード内に位置した状態
で、ソーイング済みウェーハ26の表面にスプレーノズ
ル34から溶剤32をスプレーする。フードの後方にあ
るベント38を通って溶剤のガス36が除かれる。溶剤
および粒子40は、フードの底部に設けられたドレイン
42を通ってフードから出る。
【0016】ウェーハから保護コーティングを除いた後
は、ミラー又は加速度計支持ビームを残すように、スペ
ーサー層68または92の一部を除かなければならな
い。このアンダーカット作業は、一般にプラズマリアク
ター内で行われる。ダイシングテープ22上の接着剤2
1上のプラズマへの接触を防止するため、ダイシングテ
ープ22の露出した接着剤21上に保護カバーを設置で
きる。図6Aおよび6Bは、保護カバー44がダイシン
グテープ22の露出した接着剤21上に設けられたソー
フレーム24に取りつけられたソーイング済みウェーハ
26を示す。簡単にするため、図6Bでは、個々のデバ
イスは示されていない。保護カバー44は、プラズマリ
アクターへの暴露に耐えられるような材料から製造でき
る。例えば、このカバーはダイシングテープに取り付け
れたセラミックリングまたはドーナツ状にできる。別の
方法は、適当な形状にカットされ、保護カバー44およ
びダイシングテープ22として使用されるダイシングテ
ープの接着面を合わせるように取り付けた、ダイシング
テープの別の部分を使用することである。保護カバーは
石英または金属またはプラズマエッチング環境に耐える
ことができる他の材料でもよい。ソーイング済みウェー
ハおよび保護カバーが取り付けられた状態のソーフレー
ムはプラズマエッチングプロセスを用いて、ミラーまた
は加速度計ビームをアンダーカットしながら、ソーフレ
ームを保持するよう設計されたサセプタ(suscep
tor)プレート上に設置できる。図7は、プラズマエ
ッチングプロセス中にソーフレーム24を保持するよう
になっている凹状領域48を備えたサセプタプレート4
6を示す。
【0017】アンダーカッティング作業の後は、デバイ
スをパッシベートし、ソーフレームに取り付けたまま電
気的かつ光学的にテストできる。ウェーハは本質的にま
だ無傷であるので、テストは大幅に簡略しなければなら
ないが、この理由は、個々のデバイス24を互いに整合
しなければならないからである。従って、図8に示すよ
うに、マルチプローバーのプローブカード49は、一旦
ソー済みウェーハに整合することにより、各デバイス2
7と正確に整合できるものでなければならない。ダイシ
ングテープ上でデバイスの運動があると、視覚的に補助
されたマルチプローバーを用いて、各デバイスを別々に
整合できる。
【0018】デバイスをテストした後、ダイシングテー
プからデバイスを除き、デバイスをパッケージアセンブ
リプロセスのためのリードフレーム上に載せるよう、取
り上げ設置機械上にソーフレームおよびウェーハを取り
付けできる。本発明が教示する改善されたプロセスフロ
ーのうちのデバイス取り外しプロセスは、標準的なIC
デバイス取り外しプロセスと同一にしなければならな
い。従ってデバイス取り外しおよびパッケージングアセ
ンブリプロセスには、変更は不要である。
【0019】従ってこれまでデバイスの製造を完了する
前に、デバイスをウェーハから分離するマイクロ電子機
械式デバイスのための特定の実施例について説明した
が、かかる特定の参考例は下記の特許請求の範囲の記載
を除き、本発明の範囲を限定するものと考えてはならな
い。更に所定の特定実施例を参照して本発明について説
明したが、当業者には別の変形例を考えつくことがで
き、かかる変形例は添付した特許請求の範囲にカバーさ
れているものと考えるべきである。
【0020】以上の説明に関し、下記の項を開示する。 (1)接着面を有するダイシングテープの一部を設け、
部分的に製造されたデバイスを含むウェーハを前記ダイ
シングテープの接着面に取り付け、前記ウェーハをサブ
分割し、前記部分的に製造されたデバイスを分離して前
記ダイシングテープ上に取り付けたままにし、前記分離
されたデバイスの製造を続け、前記ダイシングテープか
ら前記デバイスを除く諸工程を備えたマイクロ電子機械
式デバイスを製造する方法。 (2)前記ダイシングテープの接着面の露出部分に保護
カバーを載せる工程を更に備える第1項記載の方法。 (3)前記保護カバーはセラミック、金属、石英および
ダイシングテープから成る群から選択された第2項記載
の方法。 (4)前記再分割工程前に前記デバイスに一時的な保護
コーティングを塗布することを更に備える第1項記載の
方法。 (5)前記デバイスから前記一時的保護コーティングを
除く工程を更に含む第4項記載の方法。 (6)前記デバイスはデジタルマイクロミラーデバイス
(DMD)である第1項記載の方法。 (7)前記デバイスは加速度計である第1項記載の方
法。 (8)前記続ける製造工程は前記デバイスをプラズマエ
ッチングすることを含む第1項記載の方法。 (9)前記続ける製造工程は前記デバイスをパッシベー
トすることを含む第1項記載の方法。 (10)前記続ける製造工程は前記デバイスをテストす
ることを含む第1項記載の方法。
【0021】(11)接着面を有するダイシングテープ
の一部を設け、部分的に製造されたデジタルマイクロミ
ラーデバイスを含むウェーハを前記ダイシングテープの
接着面に取り付け、前記ウェーハをサブ分割し、前記部
分的に製造されたデジタルマイクロミラーデバイスを分
離して前記ダイシングテープ上に取り付けたままにし、
セラミック、金属、石英およびダイシングテープから成
る群から選択された保護カバーを前記ダイシングテープ
の接着面の露出部分に載せ、前記分離されたデジタルマ
イクロミラーデバイスの製造を続け、前記ダイシングテ
ープから前記デジタルマイクロミラーデバイスを除く諸
工程を備えたデジタルマイクロミラーデバイスを製造す
る方法。 (12)前記続ける製造工程は、前記デジタルマイクロ
ミラーデバイスをプラズマエッチングすることを含む第
11項記載の方法。 (13)前記続ける製造工程は、前記デジタルマイクロ
ミラーデバイスをパッシベートすることを含む第11項
記載の方法。 (14)前記続ける製造工程は、前記デジタルマイクロ
ミラーデバイスをテストすることを含む第11項記載の
方法。 (15)前記サブ分割工程前に前記デジタルマイクロミ
ラーデバイスに一時的な保護コーティングを塗布するこ
とを更に含む第11項記載の方法。 (16)前記デジタルマイクロミラーデバイスから前記
一時的保護コーティングを除く工程を更に含む第15項
記載の方法。
【0022】(17)接着面を有するダイシングテープ
の一部を設け、部分的に製造された加速度計を含むウェ
ーハを前記ダイシングテープの接着面に取り付け、前記
ウェーハをサブ分割し、前記部分的に製造された加速度
計を分離して前記ダイシングテープ上に取り付けたまま
にし、セラミック、金属、石英およびダイシングテープ
から成る群から選択された保護カバーを前記ダイシング
テープの接着面の露出部分に載せ、前記分離された加速
度計の製造を続け、前記ダイシングテープから前記加速
度計を除く諸工程を備えた加速度計を製造する方法。 (18)前記続ける製造工程は、前記加速度計をプラズ
マエッチングすることを含む第17項記載の方法。 (19)前記続ける製造工程は、前記加速度計をパッシ
ベートすることを含む第17項記載の方法。 (20)前記続ける製造工程は、前記加速度計をテスト
することを含む第17項記載の方法。
【0023】(21)デバイスの状態でなく、ウェーハ
の状態ですべての製造工程およびテスト工程を実行でき
るようにするマイクロ電子機械式デバイスを含むウェー
ハを処理するための方法である。ダイシングテープ22
上のソーフレーム24内にウェーハ20を取り付け、デ
バイス製造完了前に一般にソーイングにより個々のデバ
イス27を分離する。これらデバイスは他の製造工程中
にダイシングテープ上に残される。ある製造工程ではダ
イシングテープの接着剤を保護カバー44で被覆する必
要がある。保護オーバーコートの塗布および機能テスト
を含むすべての製造工程を完了した後、ダイシングテー
プからデバイスを除き、パッケージする。
【図面の簡単な説明】
【図1】Aはデジタルマイクロミラーデバイスのうちの
一つの素子の斜視図である。Bはデバイスを構成する素
子を示す、図1AのA−Aラインに沿った図1Aのデバ
イスの断面図である。Cはミラービームの回転を示す図
1AのA−Aラインに沿った図1Aのデバイスの断面図
である。
【図2】Aはデジタル加速度計のアレイの平面図であ
る。Bはデバイスを構成する素子を示す図2AのA−A
ラインに沿った図2Aのデバイスの断面図である。
【図3】Aはソーフレーム内に保持されたダイシングテ
ープに取り付けられたシリコンウェーハの平面図であ
る。Bは図3AのA−Aラインに沿った図3Aのシリコ
ンウェーハの断面図である。
【図4】Aは遠心分離機内に保持されたソーフレーム内
に取り付けられたソーイング済みウェーハの平面図であ
る。Bは図4AのA−Aラインに沿った図4Aのウェー
ハの断面図である。
【図5】スプレー発生フード内に保持されたソーフレー
ムおよびウェーハの略側面図である。
【図6】Aは露出したダイシングテープ上の保護カバー
を備えたソーフレームに取り付けられたソーイング済み
ウェーハの平面図である。Bは図6AのA−Aラインに
沿った図6Aの保護カバーおよびソーイング済みウェー
ハの断面図である。
【図7】ソーフレームを受け入れるよう改良されたプラ
ズマリアクターのサセプタープレートの平面図である。
【図8】電気テストが行われている完成したデバイスの
ウェーハの断面図である。
【符号の説明】 50 素子 52 金属ビーム 54 トーションヒンジ 58 絶縁酸化層 60、62、64 アドレス指定電極 66、68 ランディング電極 ─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成6年12月20日
【手続補正1】
【補正対象書類名】図面
【補正対象項目名】図4
【補正方法】変更
【補正内容】
【図4】
【手続補正2】
【補正対象書類名】図面
【補正対象項目名】図5
【補正方法】変更
【補正内容】
【図5】
【手続補正3】
【補正対象書類名】図面
【補正対象項目名】図6
【補正方法】変更
【補正内容】
【図6】

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】接着面を有するダイシングテープの一部を
    設け、 部分的に製造されたデバイスを含むウェーハを前記ダイ
    シングテープの接着面に取り付け、 前記ウェーハをサブ分割し、前記部分的に製造されたデ
    バイスを分離して前記ダイシングテープ上に取り付けた
    ままにし、 前記分離されたデバイスの製造を続け、 前記ダイシングテープから前記デバイスを除く諸工程を
    備えたマイクロ電子機械式デバイスを製造する方法。
JP21168194A 1994-08-02 1994-08-02 マイクロ電子機械式デバイスを製造する方法 Pending JPH0864558A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP21168194A JPH0864558A (ja) 1994-08-02 1994-08-02 マイクロ電子機械式デバイスを製造する方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21168194A JPH0864558A (ja) 1994-08-02 1994-08-02 マイクロ電子機械式デバイスを製造する方法

Publications (1)

Publication Number Publication Date
JPH0864558A true JPH0864558A (ja) 1996-03-08

Family

ID=16609831

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21168194A Pending JPH0864558A (ja) 1994-08-02 1994-08-02 マイクロ電子機械式デバイスを製造する方法

Country Status (1)

Country Link
JP (1) JPH0864558A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010083921A (ja) * 2008-09-29 2010-04-15 Lintec Corp 半導体加工用粘着シートおよび半導体加工用テープ
JP2012038933A (ja) * 2010-08-06 2012-02-23 Tokyo Ohka Kogyo Co Ltd 洗浄装置、洗浄方法及び組成物
US11525969B2 (en) 2015-06-15 2022-12-13 Nec Corporation Pluggable optical module and optical communication system

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010083921A (ja) * 2008-09-29 2010-04-15 Lintec Corp 半導体加工用粘着シートおよび半導体加工用テープ
JP2012038933A (ja) * 2010-08-06 2012-02-23 Tokyo Ohka Kogyo Co Ltd 洗浄装置、洗浄方法及び組成物
US9010343B2 (en) 2010-08-06 2015-04-21 Tokyo Ohka Kogyo Co., Ltd. Cleaning device, cleaning method, and composition
TWI498957B (zh) * 2010-08-06 2015-09-01 Tokyo Ohka Kogyo Co Ltd 洗淨裝置、洗淨方法及組成物
US11525969B2 (en) 2015-06-15 2022-12-13 Nec Corporation Pluggable optical module and optical communication system

Similar Documents

Publication Publication Date Title
US5389182A (en) Use of a saw frame with tape as a substrate carrier for wafer level backend processing
US5597767A (en) Separation of wafer into die with wafer-level processing
US6573156B1 (en) Low defect method for die singulation and for structural support for handling thin film devices
US5605489A (en) Method of protecting micromechanical devices during wafer separation
US7250353B2 (en) Method and system of releasing a MEMS structure
US6448109B1 (en) Wafer level method of capping multiple MEMS elements
US6979597B2 (en) Wafer-level package with silicon gasket
EP1831924B1 (en) Manufacturing method for semiconductor chips
JP4809838B2 (ja) Memsデバイスの製造方法
US6063696A (en) Method of reducing wafer particles after partial saw using a superhard protective coating
US6908791B2 (en) MEMS device wafer-level package
US20080308884A1 (en) Fabrication of Inlet and Outlet Connections for Microfluidic Chips
US20060234412A1 (en) MEMS release methods
US7989803B2 (en) Manufacturing method for semiconductor chips and semiconductor wafer
JPH08236485A (ja) ウェーハからダイを解体し分割する方法および装置
US11414320B2 (en) Methods for producing thin-film layers and microsystems having thin-film layers
US6706549B1 (en) Multi-functional micro electromechanical devices and method of bulk manufacturing same
US6586315B1 (en) Whole wafer MEMS release process
US6696364B2 (en) Method for manipulating MEMS devices, integrated on a wafer semiconductor and intended to be diced one from the other, and relevant support
US6368885B1 (en) Method for manufacturing a micromechanical component
US6544898B2 (en) Method for improved die release of a semiconductor device from a wafer
JPH0864558A (ja) マイクロ電子機械式デバイスを製造する方法
US6420206B1 (en) Optical membrane singulation process utilizing backside and frontside protective coating during die saw
CN110534446B (zh) 一种mems晶圆级封装测试的方法
US6686291B1 (en) Undercut process with isotropic plasma etching at package level