JPH0855020A - 運用中プログラム入替え方法 - Google Patents
運用中プログラム入替え方法Info
- Publication number
- JPH0855020A JPH0855020A JP18937494A JP18937494A JPH0855020A JP H0855020 A JPH0855020 A JP H0855020A JP 18937494 A JP18937494 A JP 18937494A JP 18937494 A JP18937494 A JP 18937494A JP H0855020 A JPH0855020 A JP H0855020A
- Authority
- JP
- Japan
- Prior art keywords
- program
- area
- memory
- processing
- control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Stored Programmes (AREA)
Abstract
(57)【要約】
【目的】 例えば、CPU盤のプログラムを入れ替える
際に使用する運用中プログラム入替方法に関し、作業性
の向上を図ることを目的とする。 【構成】 制御装置に、第1、第2のメモリのアドレス
変更を行う第1、第2のエリア制御/切替部と外部割込
のマスク制御などを行う割込制御部とエリア切替制御信
号を送出する制御レジスタとを設け、第2のメモリに上
記の運用プログラムを格納し、制御レジスタから第1、
第2のエリア制御/切替部にエリア切替制御信号を送出
してCPUのプログラム・フェッチ・エリアを第1のメ
モリから第2のメモリに切替え、新規運用プログラムを
第1のメモリのプログラム・ローデイング・エリアに格
納してプログラムの入替作業を完了した後、プログラム
の切り戻し処理を行ってプログラム・フェッチ・エリア
を第2のメモリから第1のメモリに切り戻すように構成
する。
際に使用する運用中プログラム入替方法に関し、作業性
の向上を図ることを目的とする。 【構成】 制御装置に、第1、第2のメモリのアドレス
変更を行う第1、第2のエリア制御/切替部と外部割込
のマスク制御などを行う割込制御部とエリア切替制御信
号を送出する制御レジスタとを設け、第2のメモリに上
記の運用プログラムを格納し、制御レジスタから第1、
第2のエリア制御/切替部にエリア切替制御信号を送出
してCPUのプログラム・フェッチ・エリアを第1のメ
モリから第2のメモリに切替え、新規運用プログラムを
第1のメモリのプログラム・ローデイング・エリアに格
納してプログラムの入替作業を完了した後、プログラム
の切り戻し処理を行ってプログラム・フェッチ・エリア
を第2のメモリから第1のメモリに切り戻すように構成
する。
Description
【0001】
【産業上の利用分野】本発明は、該CPU盤のプログラ
ムを入れ替える際に使用する運用中プログラム入替方法
に関するものである。
ムを入れ替える際に使用する運用中プログラム入替方法
に関するものである。
【0002】例えば、無線通信等の通信用制御装置は処
理性能の向上及び提供サービスの拡張等にともない、し
ばしば運用プログラムの入替えを行う必要が生じるが、
従来はその入替えの為には装置の運用を一時停止する必
要があったので、停止の影響が少ない深夜等に行われて
おり、作業性が悪かった。
理性能の向上及び提供サービスの拡張等にともない、し
ばしば運用プログラムの入替えを行う必要が生じるが、
従来はその入替えの為には装置の運用を一時停止する必
要があったので、停止の影響が少ない深夜等に行われて
おり、作業性が悪かった。
【0003】そこで、作業性の向上を図ることが必要で
ある。
ある。
【0004】
【従来の技術】図7は従来例の要部構成図である。図に
おいて、ファイル・ローディング(FL)盤内のファイル制
御部32に、例えば、運用で使用するプログラム(以下、
運用プログラムと云う)が格納されたフロッピーを挿入
する。
おいて、ファイル・ローディング(FL)盤内のファイル制
御部32に、例えば、運用で使用するプログラム(以下、
運用プログラムと云う)が格納されたフロッピーを挿入
する。
【0005】そこで、CPU 31は入出力バッファ33、シス
テム・バス、入出力バッファ22を介して運用プログラム
をメモリ(MEM) 盤内の不揮発性メモリ21に格納する。な
お、不揮発性メモリは EEPROM や電源バックアップされ
たRAM などで構成されている。
テム・バス、入出力バッファ22を介して運用プログラム
をメモリ(MEM) 盤内の不揮発性メモリ21に格納する。な
お、不揮発性メモリは EEPROM や電源バックアップされ
たRAM などで構成されている。
【0006】一方、運用者はマイクロプロセッサユニッ
ト(MPU) 盤を、例えば、リセットしてワークRAM 12とプ
ログラムRAM 13のクリア、ペリフェラル・デバイス等の
初期化を行った後、運用プログラムを不揮発性メモリ31
から入出力バッファ22、オンになったバスゲート15を介
してプログラムRAM 13に格納する。
ト(MPU) 盤を、例えば、リセットしてワークRAM 12とプ
ログラムRAM 13のクリア、ペリフェラル・デバイス等の
初期化を行った後、運用プログラムを不揮発性メモリ31
から入出力バッファ22、オンになったバスゲート15を介
してプログラムRAM 13に格納する。
【0007】これにより、CPU 11は運用プログラムに従
った処理を開始する。なお、入出力(I/O) 盤は外部との
通信インタフェース機能を持つ。
った処理を開始する。なお、入出力(I/O) 盤は外部との
通信インタフェース機能を持つ。
【0008】
【発明が解決しようとする課題】上記の様に運用プログ
ラムをバージョン・アップ等で入替えようとすると、フ
ァイル・ローディング(FL)盤より新しいプログラムのフ
ァイルをメモリ(MEM) 盤に書き込んだ後、通信用制御装
置の電源の立ち上げ、装置のシステムリセットを行って
マイクロプロセッサ(MPU) 盤を初期化し、新規プログラ
ムをメモリ(MEM)盤からMPU 盤に展開していた。
ラムをバージョン・アップ等で入替えようとすると、フ
ァイル・ローディング(FL)盤より新しいプログラムのフ
ァイルをメモリ(MEM) 盤に書き込んだ後、通信用制御装
置の電源の立ち上げ、装置のシステムリセットを行って
マイクロプロセッサ(MPU) 盤を初期化し、新規プログラ
ムをメモリ(MEM)盤からMPU 盤に展開していた。
【0009】この為、通信用制御装置の運用が一時停止
することが避けられず、また、制御内容の高度化に伴っ
てプログラムの規模が大きくなって展開に時間がかかり
( 例えば、数分程度) 、装置の停止時間も長時間に及ん
だ。
することが避けられず、また、制御内容の高度化に伴っ
てプログラムの規模が大きくなって展開に時間がかかり
( 例えば、数分程度) 、装置の停止時間も長時間に及ん
だ。
【0010】そこで、プログラムの入替作業はその影響
が少ない深夜などに行われることが多く、作業性が悪か
った。
が少ない深夜などに行われることが多く、作業性が悪か
った。
【0011】
【課題を解決するための手段】第1の本発明は、制御装
置に、第1、第2のメモリのアドレス変更を行う第1、
第2のエリア制御/切替部と外部割込のマスク制御など
を行う割込制御部とエリア切替制御信号を送出する制御
レジスタとを設ける。
置に、第1、第2のメモリのアドレス変更を行う第1、
第2のエリア制御/切替部と外部割込のマスク制御など
を行う割込制御部とエリア切替制御信号を送出する制御
レジスタとを設ける。
【0012】そして、第2のメモリに上記の運用プログ
ラムを格納し、制御レジスタから第1、第2のエリア制
御/切替部にエリア切替制御信号を送出してCPUのプ
ログラム・フェッチ・エリアを第1のメモリから第2の
メモリに切り替える。
ラムを格納し、制御レジスタから第1、第2のエリア制
御/切替部にエリア切替制御信号を送出してCPUのプ
ログラム・フェッチ・エリアを第1のメモリから第2の
メモリに切り替える。
【0013】また、新規運用プログラムを該第1のメモ
リのプログラム・ローデイング・エリアに格納してプロ
グラムの入替作業を完了した後、プログラムの切り戻し
処理を行ってプログラム・フェッチ・エリアを該第2の
メモリから該第1のメモリに切り戻す様にした。
リのプログラム・ローデイング・エリアに格納してプロ
グラムの入替作業を完了した後、プログラムの切り戻し
処理を行ってプログラム・フェッチ・エリアを該第2の
メモリから該第1のメモリに切り戻す様にした。
【0014】第2の本発明は、上記の切り戻し処理が、
割込制御部の出力を用いて入力する割込信号をマスク
し、CPUに処理中キューを全て終了させてアイドル・
タスクを起動し、実行させて、第2のメモリから該第1
のメモリにアクセスできる接続状態に戻し、プログラム
・フェッチ・エリアの切り戻しが行える様にした。
割込制御部の出力を用いて入力する割込信号をマスク
し、CPUに処理中キューを全て終了させてアイドル・
タスクを起動し、実行させて、第2のメモリから該第1
のメモリにアクセスできる接続状態に戻し、プログラム
・フェッチ・エリアの切り戻しが行える様にした。
【0015】第3の本発明は、上記の切り戻し処理が、
入力する割込信号によって、CPUにエリア切り戻しの
為の処理プログラムを起動させ、ワークエリアのクリア
処理と割込処理から戻った時の戻りアドレスを新規運用
プログラムの起動アドレスに書き替えさせる。
入力する割込信号によって、CPUにエリア切り戻しの
為の処理プログラムを起動させ、ワークエリアのクリア
処理と割込処理から戻った時の戻りアドレスを新規運用
プログラムの起動アドレスに書き替えさせる。
【0016】そして、割込処理から運用処理に戻る命令
(RTE) を実行させて、プログラム・フェッチ・エリアの
切り戻しを行う様にした。第4の本発明は、上記のシス
テムがマルチプロセッサ構成の時、該プログラム・フェ
ッチ・エリアを該第2のメモリに切り替え後、プログラ
ム・フェッチ時にバス調停を行う様にした。
(RTE) を実行させて、プログラム・フェッチ・エリアの
切り戻しを行う様にした。第4の本発明は、上記のシス
テムがマルチプロセッサ構成の時、該プログラム・フェ
ッチ・エリアを該第2のメモリに切り替え後、プログラ
ム・フェッチ時にバス調停を行う様にした。
【0017】
【作用】図1は第1〜第4の本発明の要部構成図、図2
は第1〜第3の本発明の動作説明図、図3は第1〜第3
の本発明の別の動作説明図である。
は第1〜第3の本発明の動作説明図、図3は第1〜第3
の本発明の別の動作説明図である。
【0018】先ず、本発明はプログラムの入替えを行う
場合、図1中のファイル・ローディング盤(FL)3の制御
レジスタ71からエリア切替制御信号をマイクロプロセッ
サ(MPU ) 盤とメモリ( MEM ) 盤内のエリア制御/切替
部4,6に送出してMPU 盤1の第1のメモリ(プログラ
ムRAM 13) とMEM 盤2の第2のメモリ(不揮発性メモリ
21)のアドレス切替えを行う。
場合、図1中のファイル・ローディング盤(FL)3の制御
レジスタ71からエリア切替制御信号をマイクロプロセッ
サ(MPU ) 盤とメモリ( MEM ) 盤内のエリア制御/切替
部4,6に送出してMPU 盤1の第1のメモリ(プログラ
ムRAM 13) とMEM 盤2の第2のメモリ(不揮発性メモリ
21)のアドレス切替えを行う。
【0019】ここで、通常運用中のプログラムRAM 13及
び不揮発性メモリ21のアドレスが、例えば、00000
h〜×FFFFh及び△0000〜□FFFFhであっ
たとすると、アドレスを切り替えた後にはプログラムRA
M のアドレスを△0000〜□FFFFh、不揮発性メ
モリのアドレスを00000h〜×FFFFhと反対に
なる様にする( 図2-S1 及び図3参照) 。
び不揮発性メモリ21のアドレスが、例えば、00000
h〜×FFFFh及び△0000〜□FFFFhであっ
たとすると、アドレスを切り替えた後にはプログラムRA
M のアドレスを△0000〜□FFFFh、不揮発性メ
モリのアドレスを00000h〜×FFFFhと反対に
なる様にする( 図2-S1 及び図3参照) 。
【0020】なお、不揮発性メモリ21のアドレス000
00h〜×FFFFhには、例えば、FL盤のファイル制
御部から運用プログラムが格納されているとする。これ
により、MPU 盤のプログラム・フェッチ・エリアは内部
のプログラムRAMからMEM 盤に移るが、アドレスは変更
してないのでCPU の動作はそのまま継続される。
00h〜×FFFFhには、例えば、FL盤のファイル制
御部から運用プログラムが格納されているとする。これ
により、MPU 盤のプログラム・フェッチ・エリアは内部
のプログラムRAMからMEM 盤に移るが、アドレスは変更
してないのでCPU の動作はそのまま継続される。
【0021】なお、マルチプロセッサ構成の場合、プロ
グラムの入替えを同時に行うとMEM盤へのプログラム・
フェッチ・アクセスが競合するので、これを避ける為、
プログラム・フェッチ動作時にバス調停部14でシステム
バスの調停を行う。
グラムの入替えを同時に行うとMEM盤へのプログラム・
フェッチ・アクセスが競合するので、これを避ける為、
プログラム・フェッチ動作時にバス調停部14でシステム
バスの調停を行う。
【0022】さて、FL盤は、新規運用プログラムをMPU
盤内のプログラムRAM のアドレス△0000〜□FFF
Fh( 請求項1のプログラム・ローディング・エリアに
対応する)に書き込んでプログラムの更新処理を行う(
図2-S2 及び図3参照) 。
盤内のプログラムRAM のアドレス△0000〜□FFF
Fh( 請求項1のプログラム・ローディング・エリアに
対応する)に書き込んでプログラムの更新処理を行う(
図2-S2 及び図3参照) 。
【0023】更新処理が終了すると、切り戻し処理を行
う為にFL盤は MPU 盤に入る割込信号をマスクして、エリア切り戻
し処理を行うアイドル・タスクを起動したり エリア切り戻し例外処理を起動する割込信号を送出
する。
う為にFL盤は MPU 盤に入る割込信号をマスクして、エリア切り戻
し処理を行うアイドル・タスクを起動したり エリア切り戻し例外処理を起動する割込信号を送出
する。
【0024】即ち、項の場合は図2-S3, S4 に示す様
に、MPU 盤に入る割込信号をマスクして、CPU 11がエリ
ア切り戻し処理を行うアイドル・タスクを起動して実行
することにより、プログラムRAM 13にアクセスできる接
続状態にする。
に、MPU 盤に入る割込信号をマスクして、CPU 11がエリ
ア切り戻し処理を行うアイドル・タスクを起動して実行
することにより、プログラムRAM 13にアクセスできる接
続状態にする。
【0025】そこで、プログラム・フェッチ・エリアを
MEM 盤の不揮発性メモリ21から内部のプログラムRAM 13
に切り戻し、またMEM 盤の不揮発性メモリのアドレスも
元に戻し、割込信号マスクを解除する。
MEM 盤の不揮発性メモリ21から内部のプログラムRAM 13
に切り戻し、またMEM 盤の不揮発性メモリのアドレスも
元に戻し、割込信号マスクを解除する。
【0026】の場合は、図2-S5 〜S8に示す様に、入
力するエリア切り戻し例外割込信号( 請求項3の割り込
み信号に対応する)によってエリア切り戻し例外処理プ
ログラムを起動する。
力するエリア切り戻し例外割込信号( 請求項3の割り込
み信号に対応する)によってエリア切り戻し例外処理プ
ログラムを起動する。
【0027】そこで、CPU 11はプログラムのワークエリ
アに書き込んだデータのクリア及び例外割込処理から運
用処理に戻った時の戻りアドレスを新規運用プログラム
の先頭アドレスとなる様にスタックを書き替え、RTE(割
り込みから運用処理に戻る命令) を実行してプログラム
・フェッチ・エリアの切り戻しを行う様にした。
アに書き込んだデータのクリア及び例外割込処理から運
用処理に戻った時の戻りアドレスを新規運用プログラム
の先頭アドレスとなる様にスタックを書き替え、RTE(割
り込みから運用処理に戻る命令) を実行してプログラム
・フェッチ・エリアの切り戻しを行う様にした。
【0028】これにより、装置の運用を止めることなく
運用プログラムの入替えや新規の運用プログラムへの引
継ぎが可能となる( 図2-S9 参照) 。
運用プログラムの入替えや新規の運用プログラムへの引
継ぎが可能となる( 図2-S9 参照) 。
【0029】
【実施例】図4は図1中の「エリア制御/切替部」の構
成図の一例(MPU 盤) 、図5は図1中の「エリア制御/
切替部」の構成図の一例(MEM 盤) 、図6は図1中の
「割込制御部」の構成図の一例(MPU 盤) である。
成図の一例(MPU 盤) 、図5は図1中の「エリア制御/
切替部」の構成図の一例(MEM 盤) 、図6は図1中の
「割込制御部」の構成図の一例(MPU 盤) である。
【0030】なお、全図を通じて同一符号は同一対象物
を示す。以下、図1を参照して、図4〜図6の動作を説
明するが、上記で詳細説明した部分については概略説明
し、本発明の部分については詳細説明する。
を示す。以下、図1を参照して、図4〜図6の動作を説
明するが、上記で詳細説明した部分については概略説明
し、本発明の部分については詳細説明する。
【0031】図4において、デコーダ41は反転EN端子(
以下、*EN端子と示す) が "L"の状態の時はイネーブル
になり、入力アドレスが00000h〜×FFFFhで
あれば "L"のデコード出力をバス・ゲート45とAND1ゲー
トに送出する。また、デコーダ42, 43は*EN端子に"H"
が印加しているのでディセーブルとなっている。
以下、*EN端子と示す) が "L"の状態の時はイネーブル
になり、入力アドレスが00000h〜×FFFFhで
あれば "L"のデコード出力をバス・ゲート45とAND1ゲー
トに送出する。また、デコーダ42, 43は*EN端子に"H"
が印加しているのでディセーブルとなっている。
【0032】そして、運用中、CPU 11は00000h〜
×FFFFhのアドレスを送出するので、デコーダ41は
"L"を送出する。そこで、CPU 11はオンになったバス・
ゲート45を介してプログラムRAM 13にアクセスし、ここ
に格納された運用プログラムに従って処理を行う。
×FFFFhのアドレスを送出するので、デコーダ41は
"L"を送出する。そこで、CPU 11はオンになったバス・
ゲート45を介してプログラムRAM 13にアクセスし、ここ
に格納された運用プログラムに従って処理を行う。
【0033】さて、図1中のFL盤からエリア切替制御信
号がFF 44 に印加すると、FF 44 の*Q 端子から "H"が
デコーダ41に、"L" がデコーダ42, 43に印加するので、
デコーダ41はディセーブルになり、デコーダ 42, 43 が
イネーブルになる。
号がFF 44 に印加すると、FF 44 の*Q 端子から "H"が
デコーダ41に、"L" がデコーダ42, 43に印加するので、
デコーダ41はディセーブルになり、デコーダ 42, 43 が
イネーブルになる。
【0034】この様な状態で、CPU 11がアドレス000
00h〜×FFFFhを送出すると、デコーダ41がディ
セーブル、バスゲート45がオフの為、システム・バス上
の図1中のMEM 盤内の不揮発性メモリ21のアドレス00
000h〜×FFFFhをアクセスする。このエリアに
は、上記の様に運用プログラムが格納されているので、
対応するプログラムが読み出される。
00h〜×FFFFhを送出すると、デコーダ41がディ
セーブル、バスゲート45がオフの為、システム・バス上
の図1中のMEM 盤内の不揮発性メモリ21のアドレス00
000h〜×FFFFhをアクセスする。このエリアに
は、上記の様に運用プログラムが格納されているので、
対応するプログラムが読み出される。
【0035】一方、FL盤のCPU 31が新規運用プログラム
入替えの為にアドレス△0000h〜□FFFFhを送
出すると、図4内のデコーダ43は"L" のデコード出力を
ブログラムRAM 13の*CS端子とバス・ゲート46に送出す
るので、プログラムRAM 13とバス・ゲート46がイネーブ
ルになる。そこで、プログラムRAM 13のアドレス△00
00h〜□FFFFhに、FL盤のファイル制御部32の中
に格納されていた新規運用プログラムが書き込まれる。
入替えの為にアドレス△0000h〜□FFFFhを送
出すると、図4内のデコーダ43は"L" のデコード出力を
ブログラムRAM 13の*CS端子とバス・ゲート46に送出す
るので、プログラムRAM 13とバス・ゲート46がイネーブ
ルになる。そこで、プログラムRAM 13のアドレス△00
00h〜□FFFFhに、FL盤のファイル制御部32の中
に格納されていた新規運用プログラムが書き込まれる。
【0036】新規運用プログラムの書込み終了後、FL盤
はMPU 盤に入る割込信号をマスクし、図4中のCPU 11は
不揮発性メモリ21の運用プログラムの内容を実行してい
くが、アイドル・タスクの部分に入ると待機の状態とな
る。しかし、アイドル・タスク中のセット信号送出命令
の部分で、CPU 11はバッファ47にセット信号を送出し、
FF 44 の Q端子を"H" にする。
はMPU 盤に入る割込信号をマスクし、図4中のCPU 11は
不揮発性メモリ21の運用プログラムの内容を実行してい
くが、アイドル・タスクの部分に入ると待機の状態とな
る。しかし、アイドル・タスク中のセット信号送出命令
の部分で、CPU 11はバッファ47にセット信号を送出し、
FF 44 の Q端子を"H" にする。
【0037】そこで、デコーダ42, 43がディセーブル、
デコーダ 41 がイネーブルになると共に、新規運用プロ
グラムのアドレスが△0000h〜□FFFFhから0
0000h〜×FFFFhに自動的、且つハード的に切
り替わって運用時の状態に戻り、新しいプログラムで継
続的に変更することができる。
デコーダ 41 がイネーブルになると共に、新規運用プロ
グラムのアドレスが△0000h〜□FFFFhから0
0000h〜×FFFFhに自動的、且つハード的に切
り替わって運用時の状態に戻り、新しいプログラムで継
続的に変更することができる。
【0038】ここで、新規運用プログラムの△0000
h〜□FFFFhから00000h〜×FFFFhへの
変換は、例えば、プログラムRAM に上記のアドレス変換
を行うハード的な変換テーブルを接続するなどの方法が
ある。
h〜□FFFFhから00000h〜×FFFFhへの
変換は、例えば、プログラムRAM に上記のアドレス変換
を行うハード的な変換テーブルを接続するなどの方法が
ある。
【0039】なお、バス調停は、マルチプロセッサ構成
の場合、各MPU 盤のプログラムの内容を一括して書き換
える時、全てのCPU がMEM 盤にアクセスする可能性があ
るのでバスゲート15を制御してMEM 盤へのアクセスを調
停する。
の場合、各MPU 盤のプログラムの内容を一括して書き換
える時、全てのCPU がMEM 盤にアクセスする可能性があ
るのでバスゲート15を制御してMEM 盤へのアクセスを調
停する。
【0040】この為、例えば、予めCPU に優先順位を付
けておき、競合した時に優先度の高いCPU のアドレスを
MEM 盤に送出する。図5において、デコーダ61は、通常
運用時には*EN端子に"L" が印加し、イネーブル状態に
なっていてアドレスのデコードを行っている。
けておき、競合した時に優先度の高いCPU のアドレスを
MEM 盤に送出する。図5において、デコーダ61は、通常
運用時には*EN端子に"L" が印加し、イネーブル状態に
なっていてアドレスのデコードを行っている。
【0041】例えば、△0000h〜□FFFFhのア
ドレスが入力すると*CS端子が"L"になって、CPU 11が
不揮発性メモリ21にアクセスすることが可能となる。ま
た、図1のFL盤からのエリア切替信号がFF 63 に加えら
れると、デコーダ61がディセーブルに、デコーダ62がイ
ネーブルになるので、アドレス00000h〜×FFF
Fhが入力すると、デコーダ62が送出するデコード出力
で不揮発性メモリの*CS端子が"L" になって、このメモ
リにアクセスが可能となる。
ドレスが入力すると*CS端子が"L"になって、CPU 11が
不揮発性メモリ21にアクセスすることが可能となる。ま
た、図1のFL盤からのエリア切替信号がFF 63 に加えら
れると、デコーダ61がディセーブルに、デコーダ62がイ
ネーブルになるので、アドレス00000h〜×FFF
Fhが入力すると、デコーダ62が送出するデコード出力
で不揮発性メモリの*CS端子が"L" になって、このメモ
リにアクセスが可能となる。
【0042】そこで、図4に示すMPU 盤内のCPU 11がフ
ェッチ・アドレスである00000h〜×FFFFhを
送出すると、内部のプログラムRAM 13ではなく、システ
ム・バスを通って不揮発性メモリ21から対応する命令等
が読み出される。
ェッチ・アドレスである00000h〜×FFFFhを
送出すると、内部のプログラムRAM 13ではなく、システ
ム・バスを通って不揮発性メモリ21から対応する命令等
が読み出される。
【0043】なお、各MPU 盤のエリア状態はレジスタ64
に保持されているので、全てのMPU盤がプログラム・フ
ェッチ・エリアを内部のプログラムRAM 13に移した時点
で(レジスタ64は全て"H" の状態になる) 、レジスタ65
をアクセスしてFF 63 にセット信号を送出する。これに
より、デコーダ62がディセーブルに、デコーダ62がイネ
ーブルになり、上記の様に通常の運用時のエリアに戻
る。
に保持されているので、全てのMPU盤がプログラム・フ
ェッチ・エリアを内部のプログラムRAM 13に移した時点
で(レジスタ64は全て"H" の状態になる) 、レジスタ65
をアクセスしてFF 63 にセット信号を送出する。これに
より、デコーダ62がディセーブルに、デコーダ62がイネ
ーブルになり、上記の様に通常の運用時のエリアに戻
る。
【0044】図6において、FL盤内のCPU 31は図5のレ
ジスタ64の状態から MPU盤への新規運用プログラムの入
替作業が終了したことを認識し、入出力バッファ53、デ
コーダ51を用いてバスゲート54をオンにして、FF 52 に
セット信号を送出して割込信号ゲート55をディセーブル
にする。
ジスタ64の状態から MPU盤への新規運用プログラムの入
替作業が終了したことを認識し、入出力バッファ53、デ
コーダ51を用いてバスゲート54をオンにして、FF 52 に
セット信号を送出して割込信号ゲート55をディセーブル
にする。
【0045】これにより、外部からの割込信号( 通常運
用時のI/O 盤からの通信割込信号など) の通過が阻止さ
れ、CPU 11は図1のMEM 盤中の不揮発性メモリ21に格納
された運用プログラム中のアイドル・タスクを起動す
る。
用時のI/O 盤からの通信割込信号など) の通過が阻止さ
れ、CPU 11は図1のMEM 盤中の不揮発性メモリ21に格納
された運用プログラム中のアイドル・タスクを起動す
る。
【0046】このアイドル・タスクを実行することによ
り、上記の様にエリアの切り戻しを行ってプログラム・
フェッチ・エリアを内部のプログラムRAM に戻す。そこ
で、CPU 31は制御レジスタ54を介してFF 52 にリセット
信号を送出して割込信号ゲート55をイネーブルにする。
り、上記の様にエリアの切り戻しを行ってプログラム・
フェッチ・エリアを内部のプログラムRAM に戻す。そこ
で、CPU 31は制御レジスタ54を介してFF 52 にリセット
信号を送出して割込信号ゲート55をイネーブルにする。
【0047】これにより、通信割込信号等が入力されて
新規運用プログラムの通信処理タスクが起動されること
により、新規運用プログラムによる運用が開始される。
また、これと別の方法として、FL盤はMPU 盤へ新規運用
プログラムの入替作業が終了すると、内部の割込レジス
タ72をアクセスして、MPU 盤に割込みを直接送出するこ
とにより、MEM 盤の不揮発性メモリ21に格納してあるエ
リア切り戻し例外処理プログラムが起動する。
新規運用プログラムの通信処理タスクが起動されること
により、新規運用プログラムによる運用が開始される。
また、これと別の方法として、FL盤はMPU 盤へ新規運用
プログラムの入替作業が終了すると、内部の割込レジス
タ72をアクセスして、MPU 盤に割込みを直接送出するこ
とにより、MEM 盤の不揮発性メモリ21に格納してあるエ
リア切り戻し例外処理プログラムが起動する。
【0048】このプログラムは、図4中のバッファ 47
をアクセスしてFF 44 の動作を反転させるもので、これ
によりデコーダ41をイネーブルにしてエリアの切り戻し
を行い、プログラム・フェッチ・エリアを内部のプログ
ラムRAM に戻した後、割込み処理から戻った時の戻りア
ドレスを新規運用プログラムの起動アドレス( 先頭アド
レス) に書き替えて、RTE(割り込みから運用処理に戻る
命令) を行って切り戻しを行い、新規運用プログラムの
運用を開始する。
をアクセスしてFF 44 の動作を反転させるもので、これ
によりデコーダ41をイネーブルにしてエリアの切り戻し
を行い、プログラム・フェッチ・エリアを内部のプログ
ラムRAM に戻した後、割込み処理から戻った時の戻りア
ドレスを新規運用プログラムの起動アドレス( 先頭アド
レス) に書き替えて、RTE(割り込みから運用処理に戻る
命令) を行って切り戻しを行い、新規運用プログラムの
運用を開始する。
【0049】つまり、前者は割込みをマスクしてアイド
ルタスクを実行して図4のFF 44 を反転させてエリアを
切り戻したのに対し、後者は割込みを加えることにり、
エリアを切り戻す様にしている。
ルタスクを実行して図4のFF 44 を反転させてエリアを
切り戻したのに対し、後者は割込みを加えることにり、
エリアを切り戻す様にしている。
【0050】即ち、本発明によれば新規運用プログラム
への切り替えの際に装置の運用を一時停止して行う必要
がなく、装置を通常通り運用しながら新規運用プログラ
ムへの切替作業を平行して行うことができ、更に新規運
用プログラム切替え終了後、装置の動作を停止すること
なく新規の運用プログラムに移行することができる。
への切り替えの際に装置の運用を一時停止して行う必要
がなく、装置を通常通り運用しながら新規運用プログラ
ムへの切替作業を平行して行うことができ、更に新規運
用プログラム切替え終了後、装置の動作を停止すること
なく新規の運用プログラムに移行することができる。
【0051】従って、装置の性能向上などにともなうプ
ログラムのバージョンアップ作業を日中等に行うことが
でき、作業性の向上に寄与するところが大きい。
ログラムのバージョンアップ作業を日中等に行うことが
でき、作業性の向上に寄与するところが大きい。
【0052】
【発明の効果】以上詳細に説明した様に、本発明によれ
ば、作業性が向上すると云う効果がある。
ば、作業性が向上すると云う効果がある。
【図1】第1〜第4の本発明の要部構成図である。
【図2】第1〜第3の本発明の動作説明図である。
【図3】第1〜第3の本発明の別の動作説明図である。
【図4】図1中の「エリア制御/切替部」の構成図の一
例(MPU 盤) である。
例(MPU 盤) である。
【図5】図1中の「エリア制御/切替部」の構成図の一
例(MEM 盤) である。
例(MEM 盤) である。
【図6】図1中の「割込制御部」の構成図の一例(MPU
盤) である。
盤) である。
【図7】従来例の要部構成図である。
4,6 エリア制御/切替部 5 割込制御
部 11 CPU 13 プログラ
ムRAM 14 バス調停部 21 不揮性メ
モリ 32 ファイル制御部 71 制御レジ
スタ
部 11 CPU 13 プログラ
ムRAM 14 バス調停部 21 不揮性メ
モリ 32 ファイル制御部 71 制御レジ
スタ
Claims (4)
- 【請求項1】 第1のメモリに格納した運用プログラム
に従ってCPUが処理を行う処理部と第2のメモリとを
有する制御装置において、 該制御装置に、該第1、第2のメモリのアドレス変更を
行う第1、第2のエリア制御/切替部と外部割込のマス
ク制御などを行う割込制御部とエリア切替制御信号を送
出する制御レジスタとを設け、 該第2のメモリに上記の運用プログラムを格納し、該制
御レジスタから該第1、第2のエリア制御/切替部にエ
リア切替制御信号を送出して該CPUのプログラム・フ
ェッチ・エリアを該第1のメモリから第2のメモリに切
替え、新規運用プログラムを該第1のメモリのプログラ
ム・ローデイング・エリアに格納してプログラムの入替
作業を完了した後、プログラムの切り戻し処理を行って
プログラム・フェッチ・エリアを該第2のメモリから該
第1のメモリに切り戻す様にしたことを特徴とする運用
中プログラム入替え方法。 - 【請求項2】 上記の切り戻し処理は、該割込制御部の
出力を用いて入力する割込信号をマスクし、該CPUに
処理中キューを全て終了させてアイドル・タスクを起動
し、実行させて、第2のメモリから該第1のメモリにア
クセスできる接続状態に戻して、プログラム・フェッチ
・エリアの切り戻しが行える様にしたことを特徴とする
請求項1の運用中プログラム入替え方法。 - 【請求項3】 上記の切り戻し処理は、入力する割込信
号によって、該CPUにエリア切り戻しの為の処理プロ
グラムを起動させ、ワークエリアのクリア処理と割込処
理から戻った時の戻りアドレスを新規運用プログラムの
起動アドレスに書き替えさせて、割込処理から運用処理
に戻る命令(RTE) を実行させることにより、プログラム
・フェッチ・エリアの切り戻しを行う様にしたことを特
徴とする運用中プログラム入替え方法。 - 【請求項4】 上記のシステムがマルチプロセッサ構成
の時、該プログラム・フェッチ・エリアを該第2のメモ
リに切り替え後、プログラム・フェッチ時にバス調停を
行う様にしたことを特徴とする運用中プログラム入替え
方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP18937494A JPH0855020A (ja) | 1994-08-11 | 1994-08-11 | 運用中プログラム入替え方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP18937494A JPH0855020A (ja) | 1994-08-11 | 1994-08-11 | 運用中プログラム入替え方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0855020A true JPH0855020A (ja) | 1996-02-27 |
Family
ID=16240254
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP18937494A Withdrawn JPH0855020A (ja) | 1994-08-11 | 1994-08-11 | 運用中プログラム入替え方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0855020A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005025732A (ja) * | 2003-06-12 | 2005-01-27 | Fuji Xerox Co Ltd | コントローラ、画像処理装置およびプログラムの実行を制御する方法 |
-
1994
- 1994-08-11 JP JP18937494A patent/JPH0855020A/ja not_active Withdrawn
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005025732A (ja) * | 2003-06-12 | 2005-01-27 | Fuji Xerox Co Ltd | コントローラ、画像処理装置およびプログラムの実行を制御する方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5600807A (en) | Programmable controller capable of updating a user program during operation by switching between user program memories | |
JPH0855020A (ja) | 運用中プログラム入替え方法 | |
KR920006768B1 (ko) | 사전에 결정된 순서대로 두개의 명령시이퀀스를 실행하는 방법 및 장치 | |
JPH09218788A (ja) | インサービス直接ダウンロード方式 | |
US6134642A (en) | Direct memory access (DMA) data transfer requiring no processor DMA support | |
JP3956305B2 (ja) | 不揮発性半導体記憶装置およびデータ処理装置 | |
JP2846760B2 (ja) | プログラマブルコントローラ | |
JPS59218569A (ja) | マイクロ・コンピユ−タ | |
JP2000207190A (ja) | ファ―ムウェアプログラム書き換え方式及びその方法 | |
KR100465610B1 (ko) | 온-칩 프로그래밍 능력을 가지는 내장된 플래시 메모리를 구비한 마이크로컴퓨터 및 상기 내장된 플래시 메모리에 데이터를프로그램하는 방법 | |
JP2012178099A (ja) | 制御装置およびプログラム変更方法 | |
JP2985244B2 (ja) | 情報処理装置 | |
JP3127737B2 (ja) | ディジタル信号処理装置 | |
JPS61101865A (ja) | マルチマイクロプロセツサシステム | |
JPS6352240A (ja) | デ−タ処理装置 | |
JP3139310B2 (ja) | ディジタル信号処理装置 | |
JPH04175927A (ja) | プログラムのパッチ方式 | |
JP3785807B2 (ja) | 制御装置 | |
JPH11353170A (ja) | フラッシュメモリ制御装置およびフラッシュメモリ制御装置のメモリアクセス方法 | |
JPH0833838B2 (ja) | コンピユ−タシステム | |
JPH09244902A (ja) | ダウンロード回路 | |
JPH02282823A (ja) | マイクロプロセッサ搭載システムにおけるソフトウエアバージョンアップ方式 | |
JPH02183342A (ja) | 割込み制御装置 | |
JPS6249463A (ja) | 入出力制御装置のパツチ方式 | |
JPH0481939A (ja) | マイクロコンピュータの制御方式 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20011106 |