JPH0854603A - アクティブマトリックス液晶表示装置 - Google Patents
アクティブマトリックス液晶表示装置Info
- Publication number
- JPH0854603A JPH0854603A JP17632895A JP17632895A JPH0854603A JP H0854603 A JPH0854603 A JP H0854603A JP 17632895 A JP17632895 A JP 17632895A JP 17632895 A JP17632895 A JP 17632895A JP H0854603 A JPH0854603 A JP H0854603A
- Authority
- JP
- Japan
- Prior art keywords
- pixels
- back electrode
- voltage
- column
- row
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
- G09G3/3655—Details of drivers for counter electrodes, e.g. common electrodes for pixel capacitors or supplementary storage capacitors
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3622—Control of matrices with row and column drivers using a passive matrix
- G09G3/3625—Control of matrices with row and column drivers using a passive matrix using active addressing
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Power Engineering (AREA)
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
(57)【要約】
【課題】 ドライバの数を低減した液晶表示装置を提供
する。 【解決手段】 液晶表示装置は、各ピクセルが行および
列に対応するように配置される電極と平面背面電極との
間に配置される液晶の薄膜を有する表示画面を含む。各
電極は薄膜トランジスタに接続される。行方向のピクセ
ルのラインに割当られる各導体は、整数n本のライン
(ここで、nは1よりも大きい)を含むグループに共通
であり、画面書込サイクルの間に複数の制御電圧を連続
的に印加する1つのドライバ回路(36)を含む。列方
向のピクセルのラインに割当られる各導体は1本のライ
ンしか駆動しない。背面電極は、その各々に共通電圧ス
イッチ素子が設けられるn個の部分に細分され、各部分
はピクセルのグループにおける対応するラインに割当ら
れる。スイッチ素子は、n本のラインのうちの1本を制
御するのに必要な期間の間、背面電極に定められた可能
化電圧を持たせる。
する。 【解決手段】 液晶表示装置は、各ピクセルが行および
列に対応するように配置される電極と平面背面電極との
間に配置される液晶の薄膜を有する表示画面を含む。各
電極は薄膜トランジスタに接続される。行方向のピクセ
ルのラインに割当られる各導体は、整数n本のライン
(ここで、nは1よりも大きい)を含むグループに共通
であり、画面書込サイクルの間に複数の制御電圧を連続
的に印加する1つのドライバ回路(36)を含む。列方
向のピクセルのラインに割当られる各導体は1本のライ
ンしか駆動しない。背面電極は、その各々に共通電圧ス
イッチ素子が設けられるn個の部分に細分され、各部分
はピクセルのグループにおける対応するラインに割当ら
れる。スイッチ素子は、n本のラインのうちの1本を制
御するのに必要な期間の間、背面電極に定められた可能
化電圧を持たせる。
Description
【0001】
【発明の背景】本発明は「アクティブマトリックス」型
の液晶表示装置に関する。この装置は、平面の背面電極
と電極(各々が背面電極と協働してキャパシタおよび画
素すなわち「ピクセル」を規定する)との間に配置され
る液晶の薄い層を有し、これらの電極は各ピクセルが1
つの行および1つの列に対応するように配置される。各
電極は、薄膜トランジスタ等の制御素子に接続され、制
御素子は、同じ行の制御素子のすべてに共通の行導体に
印加される電圧に依存して、その電極が属する列のピク
セルのすべてに共通の列導体の電位をその電極に取らせ
るか、またはその電位が浮動するように分離させる役割
を果たす。
の液晶表示装置に関する。この装置は、平面の背面電極
と電極(各々が背面電極と協働してキャパシタおよび画
素すなわち「ピクセル」を規定する)との間に配置され
る液晶の薄い層を有し、これらの電極は各ピクセルが1
つの行および1つの列に対応するように配置される。各
電極は、薄膜トランジスタ等の制御素子に接続され、制
御素子は、同じ行の制御素子のすべてに共通の行導体に
印加される電圧に依存して、その電極が属する列のピク
セルのすべてに共通の列導体の電位をその電極に取らせ
るか、またはその電位が浮動するように分離させる役割
を果たす。
【0002】各制御素子はこのようにスイッチを構成
し、これは閉じた状態で電極が列導体の電圧を取ること
を可能にし、開いた状態で電極を分離する。
し、これは閉じた状態で電極が列導体の電圧を取ること
を可能にし、開いた状態で電極を分離する。
【0003】ゴースト像をもたらすおそれがあるため、
残留電荷が蓄積するのを防ぐのに、定期的な間隔、たと
えばフレーム更新周波数でキャパシタに印加される電圧
の極性を逆にすることが一般的である。したがって、各
ピクセルのキャパシタに印加される電圧の時間に対する
平均値はゼロである。
残留電荷が蓄積するのを防ぐのに、定期的な間隔、たと
えばフレーム更新周波数でキャパシタに印加される電圧
の極性を逆にすることが一般的である。したがって、各
ピクセルのキャパシタに印加される電圧の時間に対する
平均値はゼロである。
【0004】わかりやすくするために、以下の説明は本
質的にモノクロームスクリーンに関連するものである。
しかしながら、本発明は少なくとも3組の緑、赤、およ
び青のピクセルを有するカラー表示スクリーンにも同じ
ように適用できる。
質的にモノクロームスクリーンに関連するものである。
しかしながら、本発明は少なくとも3組の緑、赤、およ
び青のピクセルを有するカラー表示スクリーンにも同じ
ように適用できる。
【0005】L行導体の各々、およびC列導体の各々
が、導体に印加される電圧を決定するドライバ回路に接
続される。したがって、L×C=Pのピクセルがある場
合にはL+Cのドライバを有することが必要である。
が、導体に印加される電圧を決定するドライバ回路に接
続される。したがって、L×C=Pのピクセルがある場
合にはL+Cのドライバを有することが必要である。
【0006】ドライバの数が増えると価格が上昇し、装
置がより複雑になり、故障のリスクも高まる。スクリー
ンが大きくなるほど、その結果は大きなものとなる。現
在、大型、たとえばカラースクリーンで1920×48
0のピクセルを有するスクリーンを製造する傾向にあ
る。
置がより複雑になり、故障のリスクも高まる。スクリー
ンが大きくなるほど、その結果は大きなものとなる。現
在、大型、たとえばカラースクリーンで1920×48
0のピクセルを有するスクリーンを製造する傾向にあ
る。
【0007】
【発明の概要】本発明は上述のタイプの装置を提供しよ
うとするものである。その特定的な目的は、ドライバの
数を低減することである。
うとするものである。その特定的な目的は、ドライバの
数を低減することである。
【0008】この目的のため、本発明は、第1の方向
(行または列)のピクセルのラインに属する各導体が1
を上回る整数nのラインを有するグループに共通であ
り、スクリーン書込サイクル(またはフレームサイク
ル)の間に連続して複数の制御電圧を与えるように設計
される単一のドライバ回路を含み、その一方で第2の方
向(列または行)のピクセルのラインに割当られた各導
体が第1の方向に直交する第2の方向の1つのラインだ
けを駆動する装置を提供する。背面電極がn個の部分に
分割され、その各々には電圧スイッチ素子が設けられ、
各部分はラインのグループの対応するラインと関連す
る。スイッチ素子の各々は、n個のラインのうちの1つ
のラインを制御するのに必要な時間期間の間、背面電極
の部分を予め定められた可能化電圧にもたらすように設
計され得る。各ピクセルと関連する導体のうちの1つが
一度に重み付けされた直交コードにおける項の和である
電圧を印加し、一方で同じピクセルと関連する他方の方
向の導体が同時に直交コードにおける項を表わす電圧を
印加する。
(行または列)のピクセルのラインに属する各導体が1
を上回る整数nのラインを有するグループに共通であ
り、スクリーン書込サイクル(またはフレームサイク
ル)の間に連続して複数の制御電圧を与えるように設計
される単一のドライバ回路を含み、その一方で第2の方
向(列または行)のピクセルのラインに割当られた各導
体が第1の方向に直交する第2の方向の1つのラインだ
けを駆動する装置を提供する。背面電極がn個の部分に
分割され、その各々には電圧スイッチ素子が設けられ、
各部分はラインのグループの対応するラインと関連す
る。スイッチ素子の各々は、n個のラインのうちの1つ
のラインを制御するのに必要な時間期間の間、背面電極
の部分を予め定められた可能化電圧にもたらすように設
計され得る。各ピクセルと関連する導体のうちの1つが
一度に重み付けされた直交コードにおける項の和である
電圧を印加し、一方で同じピクセルと関連する他方の方
向の導体が同時に直交コードにおける項を表わす電圧を
印加する。
【0009】この配置によって2つの方向のうちの一方
でドライバの数を減らすことができ、さらにドライバと
スクリーンとの間で適切になされるべき接続の数を減ら
し、それによってスクリーンのカバレッジファクタ、す
なわちその全面積に対する作業表示面積の割合を上昇さ
せる。
でドライバの数を減らすことができ、さらにドライバと
スクリーンとの間で適切になされるべき接続の数を減ら
し、それによってスクリーンのカバレッジファクタ、す
なわちその全面積に対する作業表示面積の割合を上昇さ
せる。
【0010】各ピクセルには、従来のスクリーンのよう
に2つではなく、3つの制御パラメータ(行導体に印加
される電圧、列導体に印加される電圧、および背面電極
の電圧)を有するので、ピクセルの光透過値(通常はそ
の透明度)は、2つの行(またはより一般的にはn個の
行)が同じ導体によって制御される場合、または2つの
列(またはより一般的にはn個の列)が同じ導体によっ
て制御される場合でさえも別個に制御され得る。
に2つではなく、3つの制御パラメータ(行導体に印加
される電圧、列導体に印加される電圧、および背面電極
の電圧)を有するので、ピクセルの光透過値(通常はそ
の透明度)は、2つの行(またはより一般的にはn個の
行)が同じ導体によって制御される場合、または2つの
列(またはより一般的にはn個の列)が同じ導体によっ
て制御される場合でさえも別個に制御され得る。
【0011】電気的制御は種々の態様で与えることがで
きる。nが1を大きく上回る場合、かつグループが行に
よって構成される場合には特に有利である実施例におい
ては、以下のとおりとなる。
きる。nが1を大きく上回る場合、かつグループが行に
よって構成される場合には特に有利である実施例におい
ては、以下のとおりとなる。
【0012】n個の行に共通した各ドライバは、スクリ
ーン書込サイクルの間に持続時間(Ti )の少なくとも
n個の連続したシーケンスを実行するように配置され、
各々が、グループの電極のすべてが対応する列の電位を
取るようにされる第1の部分(Ta )と前の電位がその
まま保持される第2の部分(Tm )とを含み、背面電極
部分のスイッチ素子は、同じサイクルのその連続したシ
ーケンスの間に、これらが2つの値(+Vce)と(−V
ce)のうちの一方または他方を有する連続した電圧を印
加するように配置され、各背面電極部分に与えられる値
のシーケンスは、他の背面電極部分のコードのすべてに
直交したゼロ平均値のコードを表わし、列は、その各々
がサイクルの第1の部分において連続した電圧を連続し
て取るように制御され、その各々は、各列においてその
行に割当られたコードの1つの連続した重み付け項と列
とグループとの両方に属するピクセルに与えられるべき
放射測定値を表わすパラメータを表わす値の積の和によ
って表わされる。
ーン書込サイクルの間に持続時間(Ti )の少なくとも
n個の連続したシーケンスを実行するように配置され、
各々が、グループの電極のすべてが対応する列の電位を
取るようにされる第1の部分(Ta )と前の電位がその
まま保持される第2の部分(Tm )とを含み、背面電極
部分のスイッチ素子は、同じサイクルのその連続したシ
ーケンスの間に、これらが2つの値(+Vce)と(−V
ce)のうちの一方または他方を有する連続した電圧を印
加するように配置され、各背面電極部分に与えられる値
のシーケンスは、他の背面電極部分のコードのすべてに
直交したゼロ平均値のコードを表わし、列は、その各々
がサイクルの第1の部分において連続した電圧を連続し
て取るように制御され、その各々は、各列においてその
行に割当られたコードの1つの連続した重み付け項と列
とグループとの両方に属するピクセルに与えられるべき
放射測定値を表わすパラメータを表わす値の積の和によ
って表わされる。
【0013】行のグループを有する代わりに、列のグル
ープを有することも可能である。その場合にも上述の態
様で制御することが可能だが、列に置き換えられる。
ープを有することも可能である。その場合にも上述の態
様で制御することが可能だが、列に置き換えられる。
【0014】液晶スクリーン内のピクセルの光透過値と
ピクセルを規定するキャパシタの端子にかかる電圧の関
係は線形ではない。さらに、制御モードの態様は二乗誤
差があるようにされる。これは、他のコードに直交した
ゼロ平均値のさらなるバイナリコードの連続した項と共
通の二乗誤差訂正の積に列導体がもたらされる少なくと
も1つの(n+1)番目のシーケンスを各ドライバが実
行するようにすることによって、訂正され得る。エラー
は同じ列のグループのピクセルすべてについて同じであ
るため、このように訂正を行なうことが可能である。
ピクセルを規定するキャパシタの端子にかかる電圧の関
係は線形ではない。さらに、制御モードの態様は二乗誤
差があるようにされる。これは、他のコードに直交した
ゼロ平均値のさらなるバイナリコードの連続した項と共
通の二乗誤差訂正の積に列導体がもたらされる少なくと
も1つの(n+1)番目のシーケンスを各ドライバが実
行するようにすることによって、訂正され得る。エラー
は同じ列のグループのピクセルすべてについて同じであ
るため、このように訂正を行なうことが可能である。
【0015】上述の特徴、および独立して用いられ得る
がこれとともに用いると特に有利である他の特徴は、非
制限的な例として挙げられる以下の具体的な実施例の説
明を読むことにより、より明らかになるであろう。
がこれとともに用いると特に有利である他の特徴は、非
制限的な例として挙げられる以下の具体的な実施例の説
明を読むことにより、より明らかになるであろう。
【0016】この説明は添付の図面を参照して行なう。
【0017】
【実施例の詳細な説明】その一部が図1に概略的に示さ
れる従来のアクティブマトリックス表示スクリーンは、
2つの透明シート間に配置される液晶の薄い層を含む。
光の透過によって機能するスクリーンについては、この
ように形成されたアセンブリが偏光子とアナライザとの
間に設けられる。シートのうちの一方は、すべてのキャ
パシタのプレート20の1つを構成する単一の背面電極
を支持し、その各々が画素すなわち「ピクセル」の1つ
を形成する。他方の透明シートは制御電極22を支持
し、その各々が1つのピクセルを規定し、背面電極20
と協働してキャパシタを構成する。これらの電極は、透
明な導電材料の堆積物によって構成され得る。以下で
は、L×CのピクセルがL行、L1、L2、L3、…、
およびC列、C1、C2、…に配置されると仮定する。
れる従来のアクティブマトリックス表示スクリーンは、
2つの透明シート間に配置される液晶の薄い層を含む。
光の透過によって機能するスクリーンについては、この
ように形成されたアセンブリが偏光子とアナライザとの
間に設けられる。シートのうちの一方は、すべてのキャ
パシタのプレート20の1つを構成する単一の背面電極
を支持し、その各々が画素すなわち「ピクセル」の1つ
を形成する。他方の透明シートは制御電極22を支持
し、その各々が1つのピクセルを規定し、背面電極20
と協働してキャパシタを構成する。これらの電極は、透
明な導電材料の堆積物によって構成され得る。以下で
は、L×CのピクセルがL行、L1、L2、L3、…、
およびC列、C1、C2、…に配置されると仮定する。
【0018】図1はまた制御を与える従来の態様を示
す。各ピクセルは薄膜電界効果トランジスタ(一般的に
は略語TFTとして称される)によって制御される。同
じ行、たとえばL1のすべてのトランジスタT11、
T12、T13は、行L1の対応する導体が予め定められた
電圧(+15ボルト)を取ることによって同時に導電状
態となり、一方で他のすべての行の行導体はトランジス
タ遮断電圧(−15ボルト)を取る。導電したトランジ
スタは対応する列導体の電圧Vcを関連の電極22に伝
える。印加電圧Vcによって構成される情報が1つのフ
レームの持続時間中保持され、キャパシタの放電時定数
はこの目的のために十分に長く選択される。
す。各ピクセルは薄膜電界効果トランジスタ(一般的に
は略語TFTとして称される)によって制御される。同
じ行、たとえばL1のすべてのトランジスタT11、
T12、T13は、行L1の対応する導体が予め定められた
電圧(+15ボルト)を取ることによって同時に導電状
態となり、一方で他のすべての行の行導体はトランジス
タ遮断電圧(−15ボルト)を取る。導電したトランジ
スタは対応する列導体の電圧Vcを関連の電極22に伝
える。印加電圧Vcによって構成される情報が1つのフ
レームの持続時間中保持され、キャパシタの放電時定数
はこの目的のために十分に長く選択される。
【0019】従来は、列導体は行メモリを構成するシフ
トレジスタ24から制御され、シフトはタイムベース2
6からのクロック信号によって駆動されていた。シフト
レジスタのデータ入力28は、これも同様にタイムベー
ス26によって制御されるサンプルホールド回路を介し
て信号を受取る。行に対応するすべての情報が受取られ
ると、これがバッファメモリ32に転送される。バッフ
ァメモリ内のすべてのセルの内容は、タイムベース26
からのプローブ信号を受信すると、ドライバ341 、3
42 、…を介してそれぞれの列導体C1、C2、…に同
時に与えられる。情報を受取るべき行は、行導体のため
のドライバ36にアドレス指定することによって選択さ
れる。背面電極の電圧は源37によって固定され、一般
的に値+Vceと−Vceとの間で代わる。
トレジスタ24から制御され、シフトはタイムベース2
6からのクロック信号によって駆動されていた。シフト
レジスタのデータ入力28は、これも同様にタイムベー
ス26によって制御されるサンプルホールド回路を介し
て信号を受取る。行に対応するすべての情報が受取られ
ると、これがバッファメモリ32に転送される。バッフ
ァメモリ内のすべてのセルの内容は、タイムベース26
からのプローブ信号を受信すると、ドライバ341 、3
42 、…を介してそれぞれの列導体C1、C2、…に同
時に与えられる。情報を受取るべき行は、行導体のため
のドライバ36にアドレス指定することによって選択さ
れる。背面電極の電圧は源37によって固定され、一般
的に値+Vceと−Vceとの間で代わる。
【0020】図1の要素に対応するものは同じ参照符号
で示される図2に示されるこの発明の特定的な実施例で
は、各行ドライバが2つの行を駆動し、行ドライバを接
続するのに最も単純な解決策であるために、これらは典
型的には隣接している。たとえば、ドライバ36の第1
の出力は行L1およびL2のための導体に接続され、第
2の出力が行L3およびL4のための導体に接続され
る。
で示される図2に示されるこの発明の特定的な実施例で
は、各行ドライバが2つの行を駆動し、行ドライバを接
続するのに最も単純な解決策であるために、これらは典
型的には隣接している。たとえば、ドライバ36の第1
の出力は行L1およびL2のための導体に接続され、第
2の出力が行L3およびL4のための導体に接続され
る。
【0021】背面電極は、同じ行導体および同じ背面電
極部分の両方を有する2つの行が存在しないような態様
で、行と関連する2つの部分CE1およびCE2に分割
される。
極部分の両方を有する2つの行が存在しないような態様
で、行と関連する2つの部分CE1およびCE2に分割
される。
【0022】グループがn=2の行しか含まない場合に
は、単一の導電層をエッチングすることによって背面電
極を形成することが可能であり、この場合は、両方の部
分が同じ電気抵抗を有する。
は、単一の導電層をエッチングすることによって背面電
極を形成することが可能であり、この場合は、両方の部
分が同じ電気抵抗を有する。
【0023】導体および電極の物理的配置、およびこれ
らを形成するために用いるマスクの配置は、図3に概略
的に示されるようなものであってもよい。示される領域
は、赤のピクセルR、緑のピクセルV、および青のピク
セルBのためのものであってもよいピクセル規定電極を
表わす。各電極は、それぞれの薄膜トランジスタのドレ
インを構成するD等の延長部を有する。共通の列導体、
たとえばC1は、単一の列に属する電界効果トランジス
タのS等のソースを駆動する。行導体を形成するトラッ
クは、2つの隣接する行のトランジスタの格子を構成す
る。たとえば、図3に示されるように、共通の行導体L
12は、マトリックスの2つの行L1およびL2におけ
るピクセルの電界効果トランジスタの格子を構成し、こ
れらの行は一般的に隣接している。
らを形成するために用いるマスクの配置は、図3に概略
的に示されるようなものであってもよい。示される領域
は、赤のピクセルR、緑のピクセルV、および青のピク
セルBのためのものであってもよいピクセル規定電極を
表わす。各電極は、それぞれの薄膜トランジスタのドレ
インを構成するD等の延長部を有する。共通の列導体、
たとえばC1は、単一の列に属する電界効果トランジス
タのS等のソースを駆動する。行導体を形成するトラッ
クは、2つの隣接する行のトランジスタの格子を構成す
る。たとえば、図3に示されるように、共通の行導体L
12は、マトリックスの2つの行L1およびL2におけ
るピクセルの電界効果トランジスタの格子を構成し、こ
れらの行は一般的に隣接している。
【0024】背面電極は必ずしも図3に示される態様で
分割されなくてもよい。図5は、図4に示される背面電
極部分および行導体の平面的配置を用いることによって
2つの部分CE1およびCE2をエッチングするのをよ
り簡単にする別の可能な配列を示し、ここで図2の要素
に対応する要素は同じ参照番号が付されている。
分割されなくてもよい。図5は、図4に示される背面電
極部分および行導体の平面的配置を用いることによって
2つの部分CE1およびCE2をエッチングするのをよ
り簡単にする別の可能な配列を示し、ここで図2の要素
に対応する要素は同じ参照番号が付されている。
【0025】上述のように、行を、任意の整数n個の行
を有するグループに分割することが可能であり、ここで
nは1を上回る。このような状況下では、背面電極はn
個の部分CE1 、…、CEn に分割される。
を有するグループに分割することが可能であり、ここで
nは1を上回る。このような状況下では、背面電極はn
個の部分CE1 、…、CEn に分割される。
【0026】n=3であれば、図6に示されるように第
3の部分CE3を組格子模様または雷文のパターンにす
ることによって、単一のエッチングされた層を含む背面
電極を用いることがまだ可能である。しかしながら、こ
の方法は、背面電極を覆う絶縁層を介してバイアスの形
態で中間供給物を与えない限り、部分CE3に他の2つ
の部分を上回るインピーダンスを与えるという欠点があ
る。
3の部分CE3を組格子模様または雷文のパターンにす
ることによって、単一のエッチングされた層を含む背面
電極を用いることがまだ可能である。しかしながら、こ
の方法は、背面電極を覆う絶縁層を介してバイアスの形
態で中間供給物を与えない限り、部分CE3に他の2つ
の部分を上回るインピーダンスを与えるという欠点があ
る。
【0027】3つ連続する行L1、L2におよびL3に
属するが、共通の行導体L123を共有する3つのトラ
ンジスタが、エッチングが図7に示されるような類のも
のであれば、制御され得て、それによって制御トランジ
スタがより小さな総面積にグルーピングされることが可
能となる。これは3つ(およびより一般的にはn個)の
行に対して必要なエッチングされたトラックが1つだけ
であるからである。
属するが、共通の行導体L123を共有する3つのトラ
ンジスタが、エッチングが図7に示されるような類のも
のであれば、制御され得て、それによって制御トランジ
スタがより小さな総面積にグルーピングされることが可
能となる。これは3つ(およびより一般的にはn個)の
行に対して必要なエッチングされたトラックが1つだけ
であるからである。
【0028】C1等の各列導体は延長部を有し、その各
々は所与の列および3つの連続する行に属する3つのト
ランジスタの共通のソースを構成する。3つの対応する
ピクセルの電極は、制御薄膜トランジスタのドレインD
1、D2、およびD3を構成する延長部を有する。
々は所与の列および3つの連続する行に属する3つのト
ランジスタの共通のソースを構成する。3つの対応する
ピクセルの電極は、制御薄膜トランジスタのドレインD
1、D2、およびD3を構成する延長部を有する。
【0029】ドライバの数を大きく減らすために、3を
上回る数のnを用いることがしばしば適切である。特
に、3色スクリーンの場合には、n=6、すなわち各行
導体が2組のR、VおよびBピクセルと関連することが
しばしば適切である。
上回る数のnを用いることがしばしば適切である。特
に、3色スクリーンの場合には、n=6、すなわち各行
導体が2組のR、VおよびBピクセルと関連することが
しばしば適切である。
【0030】nが4以上の場合にも、図6に示されるよ
うな方法に至ることがまだ可能であるが、いくつかの部
分の抵抗がより高くなることを伴なう。背面電極の部分
について2層の配置を採用することも可能であり(この
層は一般的に「ITO」として知られるインジウム酸化
第1錫で形成される)、この層は薄い絶縁膜で分離され
る。n=4の場合には、背面電極部分CE1、CE2、
CE3およびCE4といくつかの行および列導体の相対
的配置は図8に示すようなものであってもよい。
うな方法に至ることがまだ可能であるが、いくつかの部
分の抵抗がより高くなることを伴なう。背面電極の部分
について2層の配置を採用することも可能であり(この
層は一般的に「ITO」として知られるインジウム酸化
第1錫で形成される)、この層は薄い絶縁膜で分離され
る。n=4の場合には、背面電極部分CE1、CE2、
CE3およびCE4といくつかの行および列導体の相対
的配置は図8に示すようなものであってもよい。
【0031】上述のものとは別の組合せ、および別のト
ランジスタ形成方法も可能である。n=6行のグループ
を用いた構造、および装置の電気的部分の可能な構成を
以下に説明する。
ランジスタ形成方法も可能である。n=6行のグループ
を用いた構造、および装置の電気的部分の可能な構成を
以下に説明する。
【0032】背面電極の各部分は、単一の導電層にエッ
チングされた別個のタイルのモザイクによって構成され
て、絶縁層を介してVIAホールによってそれぞれの導
体に接続されてもよい。
チングされた別個のタイルのモザイクによって構成され
て、絶縁層を介してVIAホールによってそれぞれの導
体に接続されてもよい。
【0033】大型の表示スクリーンを複数の矩形の領域
に分割し、各領域で上述のような配置のうちの1つを用
いることも可能である。
に分割し、各領域で上述のような配置のうちの1つを用
いることも可能である。
【0034】上述のように、行をグルーピングする代わ
りに列をグルーピングすることも可能である。装置の電
気的部分の特定の構造を説明する際に、これらのグルー
ピングの例を挙げる。3列のグループでの可能な相対的
配置の1つが図9に示される。
りに列をグルーピングすることも可能である。装置の電
気的部分の特定の構造を説明する際に、これらのグルー
ピングの例を挙げる。3列のグループでの可能な相対的
配置の1つが図9に示される。
【0035】列導体が光透過を決定する電圧を受け、行
導体は単にスイッチ制御として作用することを考慮に入
れている。
導体は単にスイッチ制御として作用することを考慮に入
れている。
【0036】列のグループを行のグループと組合せるこ
とも可能であるが、これは必要な背面電極部分の数を増
やしてしまう。より厳密には、背面電極部分の数は1グ
ループについての行の数と1グループについての列の数
との積に等しい。
とも可能であるが、これは必要な背面電極部分の数を増
やしてしまう。より厳密には、背面電極部分の数は1グ
ループについての行の数と1グループについての列の数
との積に等しい。
【0037】以下に例として説明する電気回路は、制御
素子がトランジスタによって構成される場合に用いるこ
とができる。このような状況下では、トランジスタと関
連する行導体が可能化電圧にもたらされるとき(トラン
ジスタは導電状態にある)、ピクセル電極は列導体の電
圧を取り、かつ行導体が遮断電圧にもたらされるときに
は、電極は分離され、キャパシタの端子にかかる電圧が
保持され、キャパシタの漸進的放電による低減を伴な
う。
素子がトランジスタによって構成される場合に用いるこ
とができる。このような状況下では、トランジスタと関
連する行導体が可能化電圧にもたらされるとき(トラン
ジスタは導電状態にある)、ピクセル電極は列導体の電
圧を取り、かつ行導体が遮断電圧にもたらされるときに
は、電極は分離され、キャパシタの端子にかかる電圧が
保持され、キャパシタの漸進的放電による低減を伴な
う。
【0038】行のグループ 列kとの交点に配置されるn個の行からなるグループg
のj番目の行に属するピクセルに係数ajgk で表わされ
る透過値を与えることが望ましい一般的な場合について
考える。特に、n=6の場合、すなわち、各グループが
6つの行からなり、背面電極が6つの部分からなってい
る場合に注目する。
のj番目の行に属するピクセルに係数ajgk で表わされ
る透過値を与えることが望ましい一般的な場合について
考える。特に、n=6の場合、すなわち、各グループが
6つの行からなり、背面電極が6つの部分からなってい
る場合に注目する。
【0039】特に有利な解決法では、フレーム持続時間
Tr を画面中の行の数で除算した値に等しい時間の間
(その後、フレーム持続時間の残りを表わす保持持続時
間が続く)、各行に関して別々に個々の制御を行なわ
ず、その代わりに各グループを順に全体的に制御する。
各フレーム持続時間Tr の間、考慮しているグループ中
のすべてのトランジスタは、そのグループに割当られた
期間Ta の間を除いて遮断される。図10に示されるよ
うに、他のすべてのグループの期間Tm に属する持続時
間の間、行のグループの各々をアドレス指定することが
可能である。
Tr を画面中の行の数で除算した値に等しい時間の間
(その後、フレーム持続時間の残りを表わす保持持続時
間が続く)、各行に関して別々に個々の制御を行なわ
ず、その代わりに各グループを順に全体的に制御する。
各フレーム持続時間Tr の間、考慮しているグループ中
のすべてのトランジスタは、そのグループに割当られた
期間Ta の間を除いて遮断される。図10に示されるよ
うに、他のすべてのグループの期間Tm に属する持続時
間の間、行のグループの各々をアドレス指定することが
可能である。
【0040】グループ中の行は少なくともn個の連続す
る持続時間Ti のシーケンスを有し、その各々は、キャ
パシタ電極がそのそれぞれの列導体の電位を取るよう
に、グループ中のすべての行のトランジスタが導通状態
にされる第1の部分Ta と、考慮しているグループ中の
すべてのトランジスタが遮断される、Ta よりもはるか
に長い第2の部分Tm とを含む。
る持続時間Ti のシーケンスを有し、その各々は、キャ
パシタ電極がそのそれぞれの列導体の電位を取るよう
に、グループ中のすべての行のトランジスタが導通状態
にされる第1の部分Ta と、考慮しているグループ中の
すべてのトランジスタが遮断される、Ta よりもはるか
に長い第2の部分Tm とを含む。
【0041】図10に示されるように、その他の行に共
通の期間Tm の間に行のグループの各々をアドレス指定
することが可能である。
通の期間Tm の間に行のグループの各々をアドレス指定
することが可能である。
【0042】このように制御を行なうことによって、こ
の場合は定められた数の+1項および−1項からなる直
交コード(しばしば、バイナリである)を用いることが
可能となる。直交コードでは、各コードの項の二乗の和
は、規格により1にすることができる、共通の値とな
り、2つのコードからなるいかなる組のコードの項と項
との積の和も0である。
の場合は定められた数の+1項および−1項からなる直
交コード(しばしば、バイナリである)を用いることが
可能となる。直交コードでは、各コードの項の二乗の和
は、規格により1にすることができる、共通の値とな
り、2つのコードからなるいかなる組のコードの項と項
との積の和も0である。
【0043】連続的な部分Ta1、Ta2の間に背面電極の
部分に印加される電圧Vcej は、共通の値Vceと1つの
直交コード中の項との積となる。
部分に印加される電圧Vcej は、共通の値Vceと1つの
直交コード中の項との積となる。
【0044】用いられるコードは一般に、付加的なパラ
メータが利用可能となるように、1グループ当たりの行
の数nよりも多い数の項を有する。背面電極を交互に配
置した場合には連続的な部分の数はn+1となり、そう
でない場合はn+2となる。たとえば、グループが6つ
の行を有し、背面電極が6つの部分からなる特定の場合
を考えると、それぞれ8つの項を有する8つのコードを
用いることが可能であろう。そうすれば、6つのコード
は背面電極の部分に割当られ、もう1つのコードは二乗
誤差を補償するために割当られ、最後のコードは未使用
のままとなり得る。
メータが利用可能となるように、1グループ当たりの行
の数nよりも多い数の項を有する。背面電極を交互に配
置した場合には連続的な部分の数はn+1となり、そう
でない場合はn+2となる。たとえば、グループが6つ
の行を有し、背面電極が6つの部分からなる特定の場合
を考えると、それぞれ8つの項を有する8つのコードを
用いることが可能であろう。そうすれば、6つのコード
は背面電極の部分に割当られ、もう1つのコードは二乗
誤差を補償するために割当られ、最後のコードは未使用
のままとなり得る。
【0045】特に、未使用のままのコードf0を除い
て、各々が0の和を有する以下のコードを用いることが
可能である。
て、各々が0の和を有する以下のコードを用いることが
可能である。
【0046】
【表1】
【0047】Tr が細分される8つの期間T1 〜T8 の
間、電圧Vcej の値は、項f1 〜f 6 とVceとの積であ
る。たとえば、連続する期間Ta の間の部分CE1にお
ける電圧は以下のようになる。
間、電圧Vcej の値は、項f1 〜f 6 とVceとの積であ
る。たとえば、連続する期間Ta の間の部分CE1にお
ける電圧は以下のようになる。
【0048】
【表2】
【0049】この配分は、図11に示されているように
なる。
なる。
【0050】対応する期間Ta の間、グループgがアド
レス指定されている間の順序kの列導体に印加される電
圧Vckは、以下のように示される。
レス指定されている間の順序kの列導体に印加される電
圧Vckは、以下のように示される。
【0051】
【表3】
【0052】インデックス1〜8は、単に連続する時間
を表すものである。
を表すものである。
【0053】所与の列kに対応する所与のグループg中
のピクセル1〜nのキャパシタが時間Tの間に適切な放
射測定値(通常、光透過値と呼ばれる)を確実に有する
ようにするためには、列kとの交点にあるグループgの
行jのピクセルを介する光の透過が持続時間Tr の間二
乗平均値(VRMS jgk)2 によって固定されるため、
ピクセルキャパシタに適切な二乗平均電圧を与えなけれ
ばならない。
のピクセル1〜nのキャパシタが時間Tの間に適切な放
射測定値(通常、光透過値と呼ばれる)を確実に有する
ようにするためには、列kとの交点にあるグループgの
行jのピクセルを介する光の透過が持続時間Tr の間二
乗平均値(VRMS jgk)2 によって固定されるため、
ピクセルキャパシタに適切な二乗平均電圧を与えなけれ
ばならない。
【0054】n=6、すなわち列kに6つのピクセルが
ある場合、少なくとも6つの連続する期間、一般に訂正
を行なうためには6つを上回る連続する期間の間に列k
に異なる電圧を印加することによって、与えるべき透過
値を表わす放射測定パラメータに関する−1〜+1の範
囲内となり得る値a1gk,a2gk,…,a6gkが
決定される。
ある場合、少なくとも6つの連続する期間、一般に訂正
を行なうためには6つを上回る連続する期間の間に列k
に異なる電圧を印加することによって、与えるべき透過
値を表わす放射測定パラメータに関する−1〜+1の範
囲内となり得る値a1gk,a2gk,…,a6gkが
決定される。
【0055】8つの期間が用いられる上述の場合、間隔
Ta の間に列導体に印加される電圧は、対応する行(お
よび対応する背面電極の部分)に割当られるコードの項
とパラメータとの積のピクセルごとの和と基準電圧Vc
との積となる。
Ta の間に列導体に印加される電圧は、対応する行(お
よび対応する背面電極の部分)に割当られるコードの項
とパラメータとの積のピクセルごとの和と基準電圧Vc
との積となる。
【0056】すなわち、二乗誤差を無視すると、送られ
る信号は以下のようになる。 Vc×(+a1gk+a2gk+a3gk+a4gk+a5gk+a6gk) Vc×(+a1gk+a2gk-a3gk-a4gk-a5gk-a6gk) Vc×(-a1gk-a2gk+a3gk-a4gk+a5gk-a6gk) Vc×(-a1gk-a2gk-a3gk+a4gk-a5gk+a6gk) (1) Vc×(+a1gk-a2gk+a3gk+a4gk-a5gk-a6gk) Vc×(+a1gk-a2gk-a3gk-a4gk+a5gk+a6gk) Vc×(-a1gk+a2gk+a3gk-a4gk-a5gk+a6gk) Vc×(-a1gk+a2gk-a3gk+a4gk+a5gk-a6gk) ここで、×は乗算の記号である。
る信号は以下のようになる。 Vc×(+a1gk+a2gk+a3gk+a4gk+a5gk+a6gk) Vc×(+a1gk+a2gk-a3gk-a4gk-a5gk-a6gk) Vc×(-a1gk-a2gk+a3gk-a4gk+a5gk-a6gk) Vc×(-a1gk-a2gk-a3gk+a4gk-a5gk+a6gk) (1) Vc×(+a1gk-a2gk+a3gk+a4gk-a5gk-a6gk) Vc×(+a1gk-a2gk-a3gk-a4gk+a5gk+a6gk) Vc×(-a1gk+a2gk+a3gk-a4gk-a5gk+a6gk) Vc×(-a1gk+a2gk-a3gk+a4gk+a5gk-a6gk) ここで、×は乗算の記号である。
【0057】行グループg中の行(または背面電極)j
と列kとの交点にあるピクセルに見られる電圧(Vpi
x)jckが(Vpix)jgk(t)=VCEj−V
Ckから得られるとすると、最初の行のピクセルに関し
て値a1が得られる、等となる。この電圧は、Taの間
に行なわれる新たなアドレス指定によって各期間Tiの
間に再調整される。これは、その後の期間Tmの間、調
整された値のままである。これは、フレーム期間Trの
間、n+2回、すなわち8回連続して生じる。
と列kとの交点にあるピクセルに見られる電圧(Vpi
x)jckが(Vpix)jgk(t)=VCEj−V
Ckから得られるとすると、最初の行のピクセルに関し
て値a1が得られる、等となる。この電圧は、Taの間
に行なわれる新たなアドレス指定によって各期間Tiの
間に再調整される。これは、その後の期間Tmの間、調
整された値のままである。これは、フレーム期間Trの
間、n+2回、すなわち8回連続して生じる。
【0058】しかし、あるグループの1つのピクセルが
受取る情報はそのグループの他のピクセルが受取る情報
に依存するため、透過値を左右する関係の二乗の法則の
本質により生じる信号(1)の誤差の訂正を行なわなけ
ればならない。理論的には、エラーは以下の式によって
示される。
受取る情報はそのグループの他のピクセルが受取る情報
に依存するため、透過値を左右する関係の二乗の法則の
本質により生じる信号(1)の誤差の訂正を行なわなけ
ればならない。理論的には、エラーは以下の式によって
示される。
【0059】
【数1】
【0060】これにより、以下の式が成り立つ。
【0061】Ta1 の間、Vc1gk =Vc×(+a1gk+a2gk+a3g
k+a4gk+a5gk+a6gk+S) Ta2 の間、Vc2gk =Vc×(+a1gk+a2gk-a3gk-a4gk-a5gk-
a6gk+S) Ta3 の間、Vc3gk =Vc×(-a1gk-a2gk+a3gk-a4gk+a5gk-
a6gk+S) Ta4 の間、Vc4gk =Vc×(-a1gk-a2gk-a3gk+a4gk-a5gk+
a6gk+S) Ta5 の間、Vc5gk =Vc×(+a1gk-a2gk+a3gk+a4gk-a5gk-
a6gk-S) Ta6 の間、Vc6gk =Vc×(+a1gk-a2gk-a3gk-a4gk+a5gk+
a6gk-S) Ta7 の間、Vc7gk =Vc×(-a1gk+a2gk+a3gk-a4gk-a5gk+
a6gk-S) Ta8 の間、Vc8gk =Vc×(-a1gk+a2gk-a3gk+a4gk+a5gk-
a6gk-S) これらの8つの電圧値Vc1gk,…,Vc8gkは、
グループgおよび列kの6つのピクセルを充電するため
に、8つの期間Taの各々の間に、考慮している列kに
印加しなければならない電圧値である。
k+a4gk+a5gk+a6gk+S) Ta2 の間、Vc2gk =Vc×(+a1gk+a2gk-a3gk-a4gk-a5gk-
a6gk+S) Ta3 の間、Vc3gk =Vc×(-a1gk-a2gk+a3gk-a4gk+a5gk-
a6gk+S) Ta4 の間、Vc4gk =Vc×(-a1gk-a2gk-a3gk+a4gk-a5gk+
a6gk+S) Ta5 の間、Vc5gk =Vc×(+a1gk-a2gk+a3gk+a4gk-a5gk-
a6gk-S) Ta6 の間、Vc6gk =Vc×(+a1gk-a2gk-a3gk-a4gk+a5gk+
a6gk-S) Ta7 の間、Vc7gk =Vc×(-a1gk+a2gk+a3gk-a4gk-a5gk+
a6gk-S) Ta8 の間、Vc8gk =Vc×(-a1gk+a2gk-a3gk+a4gk+a5gk-
a6gk-S) これらの8つの電圧値Vc1gk,…,Vc8gkは、
グループgおよび列kの6つのピクセルを充電するため
に、8つの期間Taの各々の間に、考慮している列kに
印加しなければならない電圧値である。
【0062】グループg中の行j、列kのピクセルが常
に以下に示す電圧を有することがわかる。
に以下に示す電圧を有することがわかる。
【0063】 (Vpix)jgk=VCExfj −Vcgk 上述のコードがすべて、期間Trにわたって0の平均値
を有することがわかるであろう。したがって、Trにわ
たる平均値(Vpix)jgkは0である。コードの平
均値が0でなければ、薄膜トランジスタ(またはTF
T)をアドレス指定するための従来的な方法である「交
互」法を用いることができる。そのような状況下では、
本発明を実現するためにn+1個の直交関数を有する必
要がある。例示的には、グループgの4番目の行と列k
との交点にあるピクセルの二乗平均値は以下のようにな
ることがわかる。
を有することがわかるであろう。したがって、Trにわ
たる平均値(Vpix)jgkは0である。コードの平
均値が0でなければ、薄膜トランジスタ(またはTF
T)をアドレス指定するための従来的な方法である「交
互」法を用いることができる。そのような状況下では、
本発明を実現するためにn+1個の直交関数を有する必
要がある。例示的には、グループgの4番目の行と列k
との交点にあるピクセルの二乗平均値は以下のようにな
ることがわかる。
【0064】(VRMS jgk)2 =Vce2 +6×Vc
2 −2×a4gk×Vce×Vc ここで、a4gkは−1〜+1の範囲内にあり、白黒ま
たは不飽和色でグレー値を表示することが望ましい場合
にはいかなる中間値を取ることも可能である。したがっ
て、VcおよびVceを選択することによって、対応す
る点の光の透過を、そのオフ状態とオン状態との間のい
かなる値を有するようにも変調することができる、すな
わち(VRMS jgk)2 は、Vce2 +6×Vc2 −2
×Vce×VcないしVce2 +6×Vc2 +2×Vc
e×Vcの範囲内のいかなる値をも取ることが可能であ
る。
2 −2×a4gk×Vce×Vc ここで、a4gkは−1〜+1の範囲内にあり、白黒ま
たは不飽和色でグレー値を表示することが望ましい場合
にはいかなる中間値を取ることも可能である。したがっ
て、VcおよびVceを選択することによって、対応す
る点の光の透過を、そのオフ状態とオン状態との間のい
かなる値を有するようにも変調することができる、すな
わち(VRMS jgk)2 は、Vce2 +6×Vc2 −2
×Vce×VcないしVce2 +6×Vc2 +2×Vc
e×Vcの範囲内のいかなる値をも取ることが可能であ
る。
【0065】列のグループ n個の列からなるグループを構成することも可能であ
り、この解決法により、行ドライバよりも複雑である列
ドライバの数を低減することができる。
り、この解決法により、行ドライバよりも複雑である列
ドライバの数を低減することができる。
【0066】n個の列1,…,k,…,nからなるグル
ープgについて、特に、グループg中の列kと行jとの
交点にあるピクセルの制御について考える。ここでも、
背面電極はn個の別々の部分または素子CEkに細分さ
れる。第1の素子CE1は、規定されたグループの各々
において1として番号が付けられた列に面するように配
置される。第2の素子CE2は、規定されたグループの
各々において2として番号が付けられた列に面し、n番
目の背面電極素子CEnは、規定されたグループの各々
においてnとして番号が付けられた列に面する。この場
合も、同じグループ内の列がアクティブマトリックスプ
レートにおいて隣接する必要はない。
ープgについて、特に、グループg中の列kと行jとの
交点にあるピクセルの制御について考える。ここでも、
背面電極はn個の別々の部分または素子CEkに細分さ
れる。第1の素子CE1は、規定されたグループの各々
において1として番号が付けられた列に面するように配
置される。第2の素子CE2は、規定されたグループの
各々において2として番号が付けられた列に面し、n番
目の背面電極素子CEnは、規定されたグループの各々
においてnとして番号が付けられた列に面する。この場
合も、同じグループ内の列がアクティブマトリックスプ
レートにおいて隣接する必要はない。
【0067】背面電極の部分または素子CE1は、背面
電極プレートにおいて互いに電気的に接続される。上述
の構成のうちの1つである配置において、背面電極素子
CE2は背面電極プレートにおいて互いに電気的に接続
され、これはCEnまで同様である。
電極プレートにおいて互いに電気的に接続される。上述
の構成のうちの1つである配置において、背面電極素子
CE2は背面電極プレートにおいて互いに電気的に接続
され、これはCEnまで同様である。
【0068】図12は、6つの列からなるグループを有
する装置の一部分を例示的に示している。6つの行と、
n個、すなわち6つの列からなる1つのグループとに対
応するピクセルのみを示している。図12の右側に示し
ている直交コードは、上述の直交コードと同じものであ
る。
する装置の一部分を例示的に示している。6つの行と、
n個、すなわち6つの列からなる1つのグループとに対
応するピクセルのみを示している。図12の右側に示し
ている直交コードは、上述の直交コードと同じものであ
る。
【0069】ここでも、フレーム期間Trは期間Tiに
細分される(上述のコードを用いた場合、6つの有用な
期間と二乗誤差を補償する役割を果たす1つの期間とを
含む8つの期間に細分される)。
細分される(上述のコードを用いた場合、6つの有用な
期間と二乗誤差を補償する役割を果たす1つの期間とを
含む8つの期間に細分される)。
【0070】各行jのトランジスタが遮断される期間T
mの間、一度に1つずつ、表示画面の他のいかなる行も
アドレス指定することができる。
mの間、一度に1つずつ、表示画面の他のいかなる行も
アドレス指定することができる。
【0071】ここでも、6つのピクセルに、この場合
は、列グループgおよび行jによって規定されるピクセ
ルに6つの光透過値を与える必要があり、これらの光透
過値はピクセルの各々に印加される電圧の二乗平均値で
表わされる。そのような電圧の二乗平均値は、強度パラ
メータajg1,ajg2,ajg3,ajg4,af
g5、afg6(−1<ajgk<+1)の関数として
変化する。
は、列グループgおよび行jによって規定されるピクセ
ルに6つの光透過値を与える必要があり、これらの光透
過値はピクセルの各々に印加される電圧の二乗平均値で
表わされる。そのような電圧の二乗平均値は、強度パラ
メータajg1,ajg2,ajg3,ajg4,af
g5、afg6(−1<ajgk<+1)の関数として
変化する。
【0072】理論上の二乗誤差の訂正を行なわずに8つ
の期間Tiの各々の間にグループgの列に与えられる信
号は、以前に説明したものと同じようにして規定され
る。したがって、以下のようになる。
の期間Tiの各々の間にグループgの列に与えられる信
号は、以前に説明したものと同じようにして規定され
る。したがって、以下のようになる。
【0073】 Ta1 の間=Vc×(+ajg1+ajg2+ajg3+ajg4+ajg5+ajg6) Ta2 の間=Vc×(+ajg1+ajg2-ajg3-ajg4-ajg5-ajg6) ──────────────────────── Ta3 の間=Vc×(-ajg1+ajg2-ajg3+ajg4+ajg5-ajg6) 二乗平均誤差を訂正するためには、行がグループ分けさ
れる場合と同じ項Sを加えることが必要であり、したが
って、列kに印加するべき連続的な電圧は、以下のよう
になる。
れる場合と同じ項Sを加えることが必要であり、したが
って、列kに印加するべき連続的な電圧は、以下のよう
になる。
【0074】Ta1 の間、Vcjg1 =Vc×(+ajg1+ajg2+ajg
3+ajg4+ajg5+ajg6+S) Ta2 の間、Vcjg2 =Vc×(+ajg1+ajg2-ajg3-ajg4-ajg5-
ajg6+S) Ta3 の間、Vcjg3 =Vc×(-ajg1-ajg2+ajg3-ajg4+ajg5-
ajg6+S) Ta4 の間、Vcjg4 =Vc×(-ajg1-ajg2-ajg3+ajg4-ajg5+
ajg6+S) Ta5 の間、Vcjg5 =Vc×(+ajg1-ajg2+ajg3+ajg4-ajg5-
ajg6-S) Ta6 の間、Vcjg6 =Vc×(+ajg1-ajg2-ajg3-ajg4+ajg5+
ajg6-S) Ta7 の間、Vcjg7 =Vc×(-ajg1+ajg2+ajg3-ajg4-ajg5+
ajg6-S) Ta8 の間、Vcjg8 =Vc×(-ajg1+ajg2-ajg3+ajg4+ajg5-
ajg6-S) 実際に、これらの8つの電圧値は、行jの6つのピクセ
ルを電気的に充電するために各期間Taの間に、考慮し
ているグループgのすべての列に与えなければならない
電圧の値である。
3+ajg4+ajg5+ajg6+S) Ta2 の間、Vcjg2 =Vc×(+ajg1+ajg2-ajg3-ajg4-ajg5-
ajg6+S) Ta3 の間、Vcjg3 =Vc×(-ajg1-ajg2+ajg3-ajg4+ajg5-
ajg6+S) Ta4 の間、Vcjg4 =Vc×(-ajg1-ajg2-ajg3+ajg4-ajg5+
ajg6+S) Ta5 の間、Vcjg5 =Vc×(+ajg1-ajg2+ajg3+ajg4-ajg5-
ajg6-S) Ta6 の間、Vcjg6 =Vc×(+ajg1-ajg2-ajg3-ajg4+ajg5+
ajg6-S) Ta7 の間、Vcjg7 =Vc×(-ajg1+ajg2+ajg3-ajg4-ajg5+
ajg6-S) Ta8 の間、Vcjg8 =Vc×(-ajg1+ajg2-ajg3+ajg4+ajg5-
ajg6-S) 実際に、これらの8つの電圧値は、行jの6つのピクセ
ルを電気的に充電するために各期間Taの間に、考慮し
ているグループgのすべての列に与えなければならない
電圧の値である。
【0075】所与のグループ中のすべての列が全く同じ
電気信号を受取るため、列ドライバの数はファクタn、
この場合は6で除算されることがわかる。これにより、
列ドライバの数、およびこれらのドライバと画面の表示
部との間の電気的な接続点の数が低減される。
電気信号を受取るため、列ドライバの数はファクタn、
この場合は6で除算されることがわかる。これにより、
列ドライバの数、およびこれらのドライバと画面の表示
部との間の電気的な接続点の数が低減される。
【0076】これらの8つの期間の間、6つの背面電極
素子に印加されるような電圧VCEkは、(コードが同
じであるとすると)列ではなく行がグループ分けされる
場合と同じ表で示される。
素子に印加されるような電圧VCEkは、(コードが同
じであるとすると)列ではなく行がグループ分けされる
場合と同じ表で示される。
【0077】たとえば、行jをアドレス指定している
間、上述の電圧は以下のようになる。
間、上述の電圧は以下のようになる。
【0078】
【表4】
【0079】二乗誤差の訂正および制御は、行のグルー
プの場合と同じであるため、これ以上は言及しない。
プの場合と同じであるため、これ以上は言及しない。
【図1】アクティブマトリックス液晶モノクロームスク
リーンの一部分の既知の構造を簡略化して示した図であ
る。
リーンの一部分の既知の構造を簡略化して示した図であ
る。
【図2】背面電極が2つの部分しか持たない本発明の特
定の実施例を構成する第1の装置を示す、図1と類似し
た図である。
定の実施例を構成する第1の装置を示す、図1と類似し
た図である。
【図3】図2に示される種類の画面を作るために用いら
れるマスクの1つの可能な外観を示す、画面の一部分の
平面図である。
れるマスクの1つの可能な外観を示す、画面の一部分の
平面図である。
【図4】図5に示した装置に用いるのに適切な背面電極
を互いに噛み合わせた構造を示す図である。
を互いに噛み合わせた構造を示す図である。
【図5】2つの部分を有する背面電極の部分の別の可能
な配置を示す、図3と類似した図である。
な配置を示す、図3と類似した図である。
【図6】3つの部分からなる、背面電極の構造を示す、
図4と類似した図である。
図4と類似した図である。
【図7】図5に示される種類の3つの部分からなる背面
電極と協働するように用いるのに適切なマスクを示す、
図4と類似した図である。
電極と協働するように用いるのに適切なマスクを示す、
図4と類似した図である。
【図8】各々が4つの行からなるグループを用いること
ができるようにする2レベルの背面電極のための可能な
構造を示す、図4および図6と類似した図である。
ができるようにする2レベルの背面電極のための可能な
構造を示す、図4および図6と類似した図である。
【図9】各々が3つの列からなるグループとともに用い
るのに適切なマスクを示す、図7と類似した図である。
るのに適切なマスクを示す、図7と類似した図である。
【図10】列のグループのための制御信号のタイミング
図である。
図である。
【図11】6つの行からなるグループの回路図と、背面
電極の対応する部分に印加する電圧のタイミング図とを
横に並べて示した図である。
電極の対応する部分に印加する電圧のタイミング図とを
横に並べて示した図である。
【図12】6つの列を含むグループの回路図と、背面電
極の対応する部分に印加する電圧のタイミング図とを横
に並べて示した図である。
極の対応する部分に印加する電圧のタイミング図とを横
に並べて示した図である。
24 シフトレジスタ 32 バッファメモリ 34 ドライバ 36 ドライバ
Claims (4)
- 【請求項1】 アクティブマトリックス液晶表示装置で
あって、互いに直交してかつ行および列を構成する第1
および第2の方向に沿って配向されるラインに配置され
るピクセルのアレイを規定する表示スクリーンを含み、
前記表示スクリーンは複数の互いに絶縁される部分に分
割される平面の背面電極手段と、 前記背面電極手段から間隔を空けられた平面に規則的に
配置される制御電極のアレイとを有し、前記制御電極の
各々は前記ピクセルの1つを規定し、各々が前記背面電
極手段とキャパシタを構成し、さらに前記背面電極手段
と前記制御電極のアレイとの間の液晶の薄い層と、 各々が前記制御電極の1つに接続される複数のアクティ
ブ制御素子と、 複数の行導体とを有し、前記行導体の各々は同じ前記行
にあるすべてのアクティブ制御素子に共通であり、各々
が、行におけるそれぞれのアクティブ制御素子を遮断す
る電圧と前記アクティブ制御を導電させる可能化電圧と
のいずれの1つにももたらされる傾向があり、さらに複
数の列導体を有し、その各々が同じ前記列のすべてのア
クティブ制御素子に共通であり、各々が、導電するアク
ティブ制御素子に接続される制御素子に伝えることがで
きる調整可能な電圧にもたらされる傾向があり、 第1の方向の前記ラインのうちの1つに割当られた各導
体はn個のラインのグループに共通であり、ここでnは
1を上回る整数であり、各導体はスクリーン書込サイク
ルの間に連続して複数の電圧を印加するように構成され
る単一の共通ドライバ回路に接続され、一方で第2の方
向のピクセルのラインに割当られる各導体は一度に前記
第2の方向のラインを1つだけ駆動し、 背面電極のnの部分の各々は電圧スイッチ素子を与える
ように接続され、各部分は前記ラインのグループの各々
のライン1つだけと関連し、 前記スイッチ素子の各々は、背面電極の前記部分のそれ
ぞれの1つを、n個のラインのうちの1つのラインを制
御するために必要な時間期間の間、予め定められた可能
化電圧にもたらすように設計され、 1つの第1のラインのピクセルに割当られた導体のうち
の1つに重み付けされた直交コードの項を構成する連続
した電圧を印加し、かつ同じピクセルと関連する他方の
方向の導体に直交コードの項を表わす電圧を印加するた
めの手段が設けられる、アクティブマトリックス液晶表
示装置。 - 【請求項2】 前記制御電極の各々が、それぞれの薄膜
トランジスタのドレインまたはソースを構成する導電性
延長部を有し、共通の列導体が同じ1つのグループに属
する薄膜トランジスタのソースまたはドレインのすべて
を駆動し、行導体を形成するトラックが、グループのn
個のトランジスタの格子を構成する、請求項1に記載の
アクティブマトリックス液晶表示装置。 - 【請求項3】 前記グループの各々がn個の前記行によ
って構成され、nは前記行の総数よりも小さい予め定め
られた整数であり、 スクリーン書込サイクルの間に、グループの電極のすべ
てが対応する列の電位をとる第1の部分(Ta )と前の
電位がそのまま保持される第2の部分(Tm )とを含
む、少なくともn個の連続する持続時間(Ti )のシー
ケンスを実行するようにn個の行に共通のドライバ回路
が設計され、 背面電極部分のスイッチ素子は、同じサイクル内の前記
連続するシーケンスの間に2つの値(+Vce)と(−V
ce)の一方または他方を有する連続した電圧を印加する
ように設計され、各背面電極部分に与えられる値のシー
ケンスは、他の背面電極部分コードのすべてに直交する
ゼロ平均値のコードを表わし、 列は、その各々がサイクルの第1の部分の間に連続して
連続した電圧にもたらされるように制御され、その各々
は各列において、行に割当られたコードの1つの連続し
た重み付けされた項と列およびグループの両方に属する
ピクセルに与えられるべき放射測定値を表わすパラメー
タを表わす値の積の和によって表わされる、請求項1に
記載のアクティブマトリックス液晶表示装置。 - 【請求項4】 前記コードは少なくともn+1のコード
であり、これらが少なくともn+1の項を含み、各列ド
ライバは項を前記積の和の各々に加えるように設計さ
れ、この項は、(n+1)番目の項と二乗誤差(square
law error)訂正項の積で構成され、かつ他のコードに
直交するゼロ平均値の付加的なバイナリコードの連続す
る項と前記値の積の和で構成される電圧を前記それぞれ
の列導体が取る(n+1)番目のシーケンスを実行する
ように各列ドライバが設計される、請求項3に記載のア
クティブマトリックス液晶表示装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
BR9506384A BR9506384A (pt) | 1994-09-16 | 1995-09-18 | Tear de anéis |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR9408644 | 1994-07-12 | ||
FR9408644A FR2722603B1 (fr) | 1994-07-12 | 1994-07-12 | Dispositif de visualisation a cristaux liquides, a matrice active et a contre-electrode fractionnee |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0854603A true JPH0854603A (ja) | 1996-02-27 |
Family
ID=9465308
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP17632895A Withdrawn JPH0854603A (ja) | 1994-07-12 | 1995-07-12 | アクティブマトリックス液晶表示装置 |
Country Status (5)
Country | Link |
---|---|
EP (1) | EP0692780A1 (ja) |
JP (1) | JPH0854603A (ja) |
CA (1) | CA2153744A1 (ja) |
FR (1) | FR2722603B1 (ja) |
TW (1) | TW274607B (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011527787A (ja) * | 2008-07-03 | 2011-11-04 | アップル インコーポレイテッド | 二重機能の容量性素子を伴うディスプレイ |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10124010A (ja) * | 1996-10-22 | 1998-05-15 | Hitachi Ltd | 液晶パネルおよび液晶表示装置 |
TWI282539B (en) | 2003-05-01 | 2007-06-11 | Hannstar Display Corp | A control circuit for a common line |
JP6801630B2 (ja) * | 2017-11-06 | 2020-12-16 | カシオ計算機株式会社 | 電子装置、電子時計、表示制御方法、およびプログラム |
CN114999411A (zh) * | 2022-07-26 | 2022-09-02 | 京东方科技集团股份有限公司 | 显示驱动方法、显示基板和显示装置 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4455576A (en) * | 1981-04-07 | 1984-06-19 | Seiko Instruments & Electronics Ltd. | Picture display device |
JPS61126595A (ja) * | 1984-11-26 | 1986-06-14 | キヤノン株式会社 | アクティブマトリクス回路基板及びこれを用いた液晶表示装置とその駆動法 |
JPH0367220A (ja) * | 1989-08-07 | 1991-03-22 | Sharp Corp | 表示装置 |
-
1994
- 1994-07-12 FR FR9408644A patent/FR2722603B1/fr not_active Expired - Fee Related
-
1995
- 1995-07-10 EP EP95401662A patent/EP0692780A1/fr not_active Withdrawn
- 1995-07-12 JP JP17632895A patent/JPH0854603A/ja not_active Withdrawn
- 1995-07-12 CA CA 2153744 patent/CA2153744A1/fr not_active Abandoned
- 1995-07-13 TW TW84107325A patent/TW274607B/zh active
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011527787A (ja) * | 2008-07-03 | 2011-11-04 | アップル インコーポレイテッド | 二重機能の容量性素子を伴うディスプレイ |
Also Published As
Publication number | Publication date |
---|---|
FR2722603A1 (fr) | 1996-01-19 |
EP0692780A1 (fr) | 1996-01-17 |
TW274607B (ja) | 1996-04-21 |
FR2722603B1 (fr) | 1996-09-27 |
CA2153744A1 (fr) | 1996-01-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4716403A (en) | Liquid crystal display device | |
EP0261898B1 (en) | Display device | |
US4114070A (en) | Display panel with simplified thin film interconnect system | |
EP0500085B1 (en) | Method of fabricating an Electro-optical device | |
US6703994B2 (en) | Active matrix array devices | |
US5193018A (en) | Active matrix liquid crystal display system using complementary thin film transistors | |
US5519520A (en) | AC plasma address liquid crystal display | |
KR19980064172A (ko) | 광 변조 장치 | |
KR20040081347A (ko) | 표시 장치 | |
EP1055219B1 (en) | Active matrix liquid crystal display devices | |
JP2008139882A (ja) | 表示装置及びその駆動方法 | |
EP1049955B1 (en) | Active matrix liquid crystal display devices | |
JPH0854603A (ja) | アクティブマトリックス液晶表示装置 | |
EP1116207B1 (en) | Driving of data lines in active matrix liquid crystal display | |
EP0224388A2 (en) | Active matrix liquid crystal display device | |
US5025250A (en) | Matrix display device | |
GB2237431A (en) | Active matrix liquid crystal display device | |
US6483488B1 (en) | Display apparatus and method of driving the display apparatus | |
JPS61217021A (ja) | 画像表示装置 | |
JPH0527218A (ja) | 液晶表示装置 | |
JP2712218B2 (ja) | 画像表示装置 | |
EP0406975A2 (en) | Active matrix-addressed display devices | |
JPS61170778A (ja) | アクテイブマトリツクスカラ−液晶表示パネル | |
CA1293068C (en) | Display device | |
JPH05341263A (ja) | 液晶表示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20021001 |