JPH0854418A - トリガ回路 - Google Patents
トリガ回路Info
- Publication number
- JPH0854418A JPH0854418A JP6193094A JP19309494A JPH0854418A JP H0854418 A JPH0854418 A JP H0854418A JP 6193094 A JP6193094 A JP 6193094A JP 19309494 A JP19309494 A JP 19309494A JP H0854418 A JPH0854418 A JP H0854418A
- Authority
- JP
- Japan
- Prior art keywords
- trigger
- signal
- input
- comparator
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Manipulation Of Pulses (AREA)
Abstract
(57)【要約】
【目的】 ノイズによる誤動作を防止し、トリガ信号の
時間的遅延を防止することが可能なトリガ回路を実現す
る。 【構成】 オシロスコープのトリガ信号を発生させるト
リガ回路において、入力信号及びトリガレベル信号が入
力される第１の比較器と、入力信号及びトリガレベル信
号が入力されるヒステリシス特性を有する第２の比較器
と、第１及び第２の比較器の出力の論理和を演算する論
理演算手段と、この論理演算手段の出力タイミングに基
づきトリガ・イネーブル信号の状態を保持する保持手段
とを設ける。
時間的遅延を防止することが可能なトリガ回路を実現す
る。 【構成】 オシロスコープのトリガ信号を発生させるト
リガ回路において、入力信号及びトリガレベル信号が入
力される第１の比較器と、入力信号及びトリガレベル信
号が入力されるヒステリシス特性を有する第２の比較器
と、第１及び第２の比較器の出力の論理和を演算する論
理演算手段と、この論理演算手段の出力タイミングに基
づきトリガ・イネーブル信号の状態を保持する保持手段
とを設ける。
Description
【０００１】
【産業上の利用分野】本発明は、ディジタル・オシロス
コープ等に用いられるトリガ回路に関し、特にノイズに
起因する誤トリガを防止し、トリガ信号の遅延が生じな
いトリガ回路に関する。
コープ等に用いられるトリガ回路に関し、特にノイズに
起因する誤トリガを防止し、トリガ信号の遅延が生じな
いトリガ回路に関する。
【０００２】
【従来の技術】ディジタル・オシロスコープ等に用いら
れるトリガ回路は入力信号とトリガレベルを比較して、
例えば、入力信号がトリガレベルを越えた場合にトリガ
信号を発生させる回路である。
れるトリガ回路は入力信号とトリガレベルを比較して、
例えば、入力信号がトリガレベルを越えた場合にトリガ
信号を発生させる回路である。
【０００３】図３はこのような従来のトリガ回路の一例
を示す回路図である。図３において１は比較器、１００
は入力信号、１０１はトリガレベル信号、１０２はトリ
ガ信号である。また、この従来例は入力信号１００の立
ち上がりエッジでトリガ信号１０２を出力するものとす
る。
を示す回路図である。図３において１は比較器、１００
は入力信号、１０１はトリガレベル信号、１０２はトリ
ガ信号である。また、この従来例は入力信号１００の立
ち上がりエッジでトリガ信号１０２を出力するものとす
る。
【０００４】ここで、図３に示す従来例の動作を図４を
用いて説明する。図４は図３に示す従来例の動作等を示
すタイミング図である。また、図４中”イ”は入力信号
１００を、図４中”ロ”はトリガレベル信号１０１をそ
れぞれ示しており、図４中（ｂ）はトリガ信号１０２を
示している。
用いて説明する。図４は図３に示す従来例の動作等を示
すタイミング図である。また、図４中”イ”は入力信号
１００を、図４中”ロ”はトリガレベル信号１０１をそ
れぞれ示しており、図４中（ｂ）はトリガ信号１０２を
示している。
【０００５】図４中”イ”に示すように入力信号１００
にノイズが重畳している場合には、（ｂ）トリガ信号１
０２に図４中”ニ”等に示すような波形が生じてしまい
誤動作の原因となってしまう。
にノイズが重畳している場合には、（ｂ）トリガ信号１
０２に図４中”ニ”等に示すような波形が生じてしまい
誤動作の原因となってしまう。
【０００６】従って、このような誤動作を防ぐため、従
来では比較器１にヒステリシス特性を持たせることによ
って図４中”ニ”等に示すような波形の発生を防止して
いる。即ち、図４中”ハ”に示すようなヒステリシス幅
を設定することにより、図４（ｃ）に示すようなトリガ
信号の波形を得ることが可能となる。図４（ｃ）に示す
トリガ信号では図４中”ニ”等に相当する波形が存在し
ないので誤動作を防止することが可能になる。
来では比較器１にヒステリシス特性を持たせることによ
って図４中”ニ”等に示すような波形の発生を防止して
いる。即ち、図４中”ハ”に示すようなヒステリシス幅
を設定することにより、図４（ｃ）に示すようなトリガ
信号の波形を得ることが可能となる。図４（ｃ）に示す
トリガ信号では図４中”ニ”等に相当する波形が存在し
ないので誤動作を防止することが可能になる。
【０００７】
【発明が解決しようとする課題】しかし、図３に示す従
来例において比較器１にヒステリシス特性を持たせた場
合、ノイズによる誤動作は防止できるものの、図４中”
ヘ”に示す（ｃ）トリガ信号の立ち上がりは、実際に欲
しい立ち上がりタイミングである図４中”ホ”と比較し
て図４中”ト”に示す時間だけ遅れて生じてしまうと言
った問題点がある。
来例において比較器１にヒステリシス特性を持たせた場
合、ノイズによる誤動作は防止できるものの、図４中”
ヘ”に示す（ｃ）トリガ信号の立ち上がりは、実際に欲
しい立ち上がりタイミングである図４中”ホ”と比較し
て図４中”ト”に示す時間だけ遅れて生じてしまうと言
った問題点がある。
【０００８】このようなトリガ信号の時間的遅延が発生
すると、時間軸方向の設定値によっては波形観測の際
に、本来観測したい波形が画面範囲から外れてしまう場
合がある。従って本発明の目的は、ノイズによる誤動作
を防止し、トリガ信号の時間的遅延を防止することが可
能なトリガ回路を実現することにある。
すると、時間軸方向の設定値によっては波形観測の際
に、本来観測したい波形が画面範囲から外れてしまう場
合がある。従って本発明の目的は、ノイズによる誤動作
を防止し、トリガ信号の時間的遅延を防止することが可
能なトリガ回路を実現することにある。
【０００９】
【課題を解決するための手段】このような目的を達成す
るために、本発明では、オシロスコープのトリガ信号を
発生させるトリガ回路において、入力信号及びトリガレ
ベル信号が入力される第１の比較器と、前記入力信号及
び前記トリガレベル信号が入力されるヒステリシス特性
を有する第２の比較器と、前記第１及び第２の比較器の
出力の論理和を演算する論理演算手段と、この論理演算
手段の出力タイミングに基づきトリガ・イネーブル信号
の状態を保持する保持手段とを備えたことを特徴とする
ものである。
るために、本発明では、オシロスコープのトリガ信号を
発生させるトリガ回路において、入力信号及びトリガレ
ベル信号が入力される第１の比較器と、前記入力信号及
び前記トリガレベル信号が入力されるヒステリシス特性
を有する第２の比較器と、前記第１及び第２の比較器の
出力の論理和を演算する論理演算手段と、この論理演算
手段の出力タイミングに基づきトリガ・イネーブル信号
の状態を保持する保持手段とを備えたことを特徴とする
ものである。
【００１０】
【作用】ヒステリシス特性を有しない比較器の出力とヒ
ステリシス特性を有する比較器の出力との論理和信号の
タイミングでトリガ・イネーブル信号の状態を保持する
ことにより、ノイズによる誤作動を防止し、トリガ信号
の時間的遅延を防止することが可能になる。
ステリシス特性を有する比較器の出力との論理和信号の
タイミングでトリガ・イネーブル信号の状態を保持する
ことにより、ノイズによる誤作動を防止し、トリガ信号
の時間的遅延を防止することが可能になる。
【００１１】
【実施例】以下本発明を図面を用いて詳細に説明する。
図１は本発明に係るトリガ回路の一実施例を示す回路図
である。ここで、１００及び１０１は図３と同一符号を
付してある。図１において２はヒステリシス特性を有し
ない通常の比較器、３はヒステリシス特性を有する比較
器、４及び５は論理和回路、６及び７はＤ型フリップフ
ロップ回路（以下、単にフリップフロップと呼ぶ。）で
ある。
図１は本発明に係るトリガ回路の一実施例を示す回路図
である。ここで、１００及び１０１は図３と同一符号を
付してある。図１において２はヒステリシス特性を有し
ない通常の比較器、３はヒステリシス特性を有する比較
器、４及び５は論理和回路、６及び７はＤ型フリップフ
ロップ回路（以下、単にフリップフロップと呼ぶ。）で
ある。
【００１２】また、１０３及び１０５はそれぞれ比較器
２及び３の正論理出力信号、１０４及び１０６はそれぞ
れ比較器２及び３の負論理出力信号である。さらに、１
０７及び１０８は論理和回路４及び５の出力信号、１０
９はトリガ・イネーブル信号、１１０及び１１１はそれ
ぞれトリガ信号である。
２及び３の正論理出力信号、１０４及び１０６はそれぞ
れ比較器２及び３の負論理出力信号である。さらに、１
０７及び１０８は論理和回路４及び５の出力信号、１０
９はトリガ・イネーブル信号、１１０及び１１１はそれ
ぞれトリガ信号である。
【００１３】さらに、４及び５は論理演算手段５０を、
６及び７は保持手段５１をそれぞれ構成している。
６及び７は保持手段５１をそれぞれ構成している。
【００１４】入力信号１００は比較器２及び３の一方の
入力端子にそれぞれ入力され、比較器２及び３の他方の
入力端子にはトリガレベル信号１０１がそれぞれ入力さ
れる。
入力端子にそれぞれ入力され、比較器２及び３の他方の
入力端子にはトリガレベル信号１０１がそれぞれ入力さ
れる。
【００１５】比較器２及び３の正論理出力信号１０３及
び１０５は論理和回路４に、比較器２及び３の負論理出
力信号１０４及び１０６は論理和回路５にそれぞれ接続
される。また、論理和回路４及び５の出力信号１０７及
び１０８はフリップフロップ６及び７のクロック入力端
子にそれぞれ接続される。
び１０５は論理和回路４に、比較器２及び３の負論理出
力信号１０４及び１０６は論理和回路５にそれぞれ接続
される。また、論理和回路４及び５の出力信号１０７及
び１０８はフリップフロップ６及び７のクロック入力端
子にそれぞれ接続される。
【００１６】フリップフロップ６及び７のデータ入力端
子にはトリガ・イネーブル信号１０９が入力され、フリ
ップフロップ６及び７の出力端子からはトリガ信号１１
０及び１１１が出力される。
子にはトリガ・イネーブル信号１０９が入力され、フリ
ップフロップ６及び７の出力端子からはトリガ信号１１
０及び１１１が出力される。
【００１７】ここで、図１に示す実施例の動作を図２を
用いて説明する。ここで、図２は図１に示す実施例の動
作を説明するタイミング図である。また、図２（ａ）に
関しては図４（ａ）とほぼ同一であり、異なる点は図２
中”ハ”が比較器３のヒステリシス幅である点である。
用いて説明する。ここで、図２は図１に示す実施例の動
作を説明するタイミング図である。また、図２（ａ）に
関しては図４（ａ）とほぼ同一であり、異なる点は図２
中”ハ”が比較器３のヒステリシス幅である点である。
【００１８】比較器２はヒステリシス特性を有しないの
で、正論理出力信号１０３は図２（ｂ）のように信号の
両側にノイズによる信号が乗った波形となる。一方、比
較器３はヒステリシス特性を有するので正論理出力信号
１０５には図２（ｃ）のようにノイズによる信号が存在
しない。但し、前述のように時間的遅延が生じている。
で、正論理出力信号１０３は図２（ｂ）のように信号の
両側にノイズによる信号が乗った波形となる。一方、比
較器３はヒステリシス特性を有するので正論理出力信号
１０５には図２（ｃ）のようにノイズによる信号が存在
しない。但し、前述のように時間的遅延が生じている。
【００１９】論理和回路４は正論理出力信号１０３及び
１０５の論理和をとることにより、図２（ｄ）に示す波
形の出力信号１０７を出力する。一方、論理和回路５は
負論理出力信号１０４及び１０６の論理和をとることに
より、図２（ｅ）に示す波形の出力信号１０８を出力す
る。
１０５の論理和をとることにより、図２（ｄ）に示す波
形の出力信号１０７を出力する。一方、論理和回路５は
負論理出力信号１０４及び１０６の論理和をとることに
より、図２（ｅ）に示す波形の出力信号１０８を出力す
る。
【００２０】ここで、トリガ・イネーブル信号１０９は
データのアクイジションが開始され、プリトリガに必要
な分のデータがアクイジションされた後にハイレベルに
なるものである。
データのアクイジションが開始され、プリトリガに必要
な分のデータがアクイジションされた後にハイレベルに
なるものである。
【００２１】フリップフロップ６及び７は出力信号１０
７及び１０８の立ち上がりタイミングでトリガ・イネー
ブル信号１０９の状態を保持することにより、図２
（ｇ）及び（ｈ）に示すようなトリガ信号を出力する。
７及び１０８の立ち上がりタイミングでトリガ・イネー
ブル信号１０９の状態を保持することにより、図２
（ｇ）及び（ｈ）に示すようなトリガ信号を出力する。
【００２２】このトリガ信号１１０及び１１１はそれぞ
れ入力信号１００の立ち上がりエッジ及び立ち下がりエ
ッジでのトリガ信号であり、図２からも分かるように従
来例のような時間的遅延が発生していない。もちろん、
トリガ信号１１０及び１１１はノイズによる影響も受け
ていない。
れ入力信号１００の立ち上がりエッジ及び立ち下がりエ
ッジでのトリガ信号であり、図２からも分かるように従
来例のような時間的遅延が発生していない。もちろん、
トリガ信号１１０及び１１１はノイズによる影響も受け
ていない。
【００２３】この結果、ヒステリシス特性を有しない比
較器２の出力とヒステリシス特性を有する比較器３の出
力との論理和信号のタイミングでトリガ・イネーブル信
号１０９の状態を保持することにより、ノイズによる誤
作動を防止し、トリガ信号の時間的遅延を防止すること
が可能になる。
較器２の出力とヒステリシス特性を有する比較器３の出
力との論理和信号のタイミングでトリガ・イネーブル信
号１０９の状態を保持することにより、ノイズによる誤
作動を防止し、トリガ信号の時間的遅延を防止すること
が可能になる。
【００２４】また、トリガ信号１１０及び１１１は比較
器２の出力信号１０３若しくは１０４の信号のうちノイ
ズに起因して生じている信号（図４中”ニ”に示す波
形）のタイミングでフリップフロップ６及び７を保持状
態にしているので、ヒステリシス幅を変化させてもトリ
ガ信号１１０及び１１１のタイミングは変動しない。
器２の出力信号１０３若しくは１０４の信号のうちノイ
ズに起因して生じている信号（図４中”ニ”に示す波
形）のタイミングでフリップフロップ６及び７を保持状
態にしているので、ヒステリシス幅を変化させてもトリ
ガ信号１１０及び１１１のタイミングは変動しない。
【００２５】従って、入力信号１００の振幅を越えない
程度に比較器３にヒステリシス幅を大きくすることによ
り、より確実に誤動作を防止することができる。
程度に比較器３にヒステリシス幅を大きくすることによ
り、より確実に誤動作を防止することができる。
【００２６】なお、図１に示す実施例では入力信号１０
０の立ち上がりエッジ及び立ち下がりエッジでのトリガ
信号１１０及び１１１を同時に出力させる構成になって
いるが、どちらか一方のトリガ信号を出力すれば良い場
合は論理和回路４とフリップフロップ６若しくは論理和
回路５とフリップフロップ７を省略することが可能であ
る。
０の立ち上がりエッジ及び立ち下がりエッジでのトリガ
信号１１０及び１１１を同時に出力させる構成になって
いるが、どちらか一方のトリガ信号を出力すれば良い場
合は論理和回路４とフリップフロップ６若しくは論理和
回路５とフリップフロップ７を省略することが可能であ
る。
【００２７】また、この場合には比較器２及び３は正論
理出力信号若しくは負論理出力信号の何れか一方を出力
できる比較器を用いれば良い。
理出力信号若しくは負論理出力信号の何れか一方を出力
できる比較器を用いれば良い。
【００２８】
【発明の効果】以上説明したことから明らかなように、
本発明によれば次のような効果がある。ヒステリシス特
性を有しない比較器の出力とヒステリシス特性を有する
比較器の出力との論理和信号のタイミングでトリガ・イ
ネーブル信号の状態を保持することにより、ノイズによ
る誤作動を防止し、トリガ信号の時間的遅延を防止する
ことが可能なトリガ回路を実現することができる。
本発明によれば次のような効果がある。ヒステリシス特
性を有しない比較器の出力とヒステリシス特性を有する
比較器の出力との論理和信号のタイミングでトリガ・イ
ネーブル信号の状態を保持することにより、ノイズによ
る誤作動を防止し、トリガ信号の時間的遅延を防止する
ことが可能なトリガ回路を実現することができる。
【図１】本発明に係るトリガ回路の一実施例を示す回路
図である。
図である。
【図２】図１に示す実施例の動作を説明するタイミング
図である。
図である。
【図３】従来のトリガ回路の一例を示す回路図である。
【図４】図３に示す従来例の動作等を示すタイミング図
である。
である。
１，２，３ 比較器 ４，５ 論理和回路 ６，７ Ｄ型フリップフロップ回路 ５０ 論理演算手段 ５１ 保持手段 １００ 入力信号 １０１ トリガレベル信号 １０２，１１０，１１１ トリガ信号 １０３，１０５ 正論理出力信号 １０４，１０６ 負論理出力信号 １０７，１０８ 出力信号 １０９ トリガ・イネーブル信号
Claims (1)
- 【請求項１】オシロスコープのトリガ信号を発生させる
トリガ回路において、 入力信号及びトリガレベル信号が入力される第１の比較
器と、 前記入力信号及び前記トリガレベル信号が入力されるヒ
ステリシス特性を有する第２の比較器と、 前記第１及び第２の比較器の出力の論理和を演算する論
理演算手段と、 この論理演算手段の出力タイミングに基づきトリガ・イ
ネーブル信号の状態を保持する保持手段とを備えたこと
を特徴とするトリガ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6193094A JPH0854418A (ja) | 1994-08-17 | 1994-08-17 | トリガ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6193094A JPH0854418A (ja) | 1994-08-17 | 1994-08-17 | トリガ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0854418A true JPH0854418A (ja) | 1996-02-27 |
Family
ID=16302138
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6193094A Pending JPH0854418A (ja) | 1994-08-17 | 1994-08-17 | トリガ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0854418A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20040051802A (ko) * | 2002-12-13 | 2004-06-19 | 엘지이노텍 주식회사 | 트리거 신호 발생회로 |
| JP2010166560A (ja) * | 2009-01-16 | 2010-07-29 | Tektronix Inc | トリガ回路及びトリガ信号発生方法 |
| CN106771456A (zh) * | 2017-01-03 | 2017-05-31 | 电子科技大学 | 基于功率谱熵的数字示波器触发方法及*** |
| JP2017151092A (ja) * | 2016-01-13 | 2017-08-31 | テクトロニクス・インコーポレイテッドＴｅｋｔｒｏｎｉｘ，Ｉｎｃ． | 試験測定装置にトリガをかける方法 |
| CN116087860A (zh) * | 2023-03-30 | 2023-05-09 | 深圳市鼎阳科技股份有限公司 | 示波器外触发校正方法、调试设备、***及存储介质 |
-
1994
- 1994-08-17 JP JP6193094A patent/JPH0854418A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20040051802A (ko) * | 2002-12-13 | 2004-06-19 | 엘지이노텍 주식회사 | 트리거 신호 발생회로 |
| JP2010166560A (ja) * | 2009-01-16 | 2010-07-29 | Tektronix Inc | トリガ回路及びトリガ信号発生方法 |
| JP2017151092A (ja) * | 2016-01-13 | 2017-08-31 | テクトロニクス・インコーポレイテッドＴｅｋｔｒｏｎｉｘ，Ｉｎｃ． | 試験測定装置にトリガをかける方法 |
| US11552620B2 (en) | 2016-01-13 | 2023-01-10 | Tektronix, Inc. | Event activity trigger |
| CN106771456A (zh) * | 2017-01-03 | 2017-05-31 | 电子科技大学 | 基于功率谱熵的数字示波器触发方法及*** |
| CN106771456B (zh) * | 2017-01-03 | 2019-05-03 | 电子科技大学 | 基于功率谱熵的数字示波器触发方法及*** |
| CN116087860A (zh) * | 2023-03-30 | 2023-05-09 | 深圳市鼎阳科技股份有限公司 | 示波器外触发校正方法、调试设备、***及存储介质 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6535057B2 (en) | Programmable glitch filter | |
| US6008672A (en) | Input signal reading circuit having a small delay and a high fidelity | |
| JPH0854418A (ja) | トリガ回路 | |
| US5001364A (en) | Threshold crossing detector | |
| KR100596747B1 (ko) | 클럭신호 발생회로 | |
| JP3934504B2 (ja) | 二値化回路 | |
| CA1296072C (en) | Method and arrangement for generating a correction signal for a digital timing recovery device | |
| JPH08242153A (ja) | ラッチ回路 | |
| JP2693648B2 (ja) | 逓倍装置 | |
| JPH04274613A (ja) | チャタリング除去回路 | |
| US6670832B1 (en) | Glitch detect filter | |
| EP0766392A2 (en) | Edge detection circuit with improved detection reliability | |
| JP2939228B1 (ja) | 入力インタフェース回路 | |
| JP4047518B2 (ja) | 入力回路 | |
| KR100465873B1 (ko) | 클럭홀드회로 | |
| JP2666429B2 (ja) | 微分回路 | |
| JP3201445B2 (ja) | チャタリング防止回路 | |
| JP3052914B2 (ja) | Ｌｓｉの入力回路およびデジタル電子装置 | |
| JP2000307393A (ja) | 集積回路用入力回路 | |
| JP3551850B2 (ja) | ノイズキャンセル回路 | |
| JPH0256853B2 (ja) | ||
| JP3168089B2 (ja) | チャタリング除去回路 | |
| KR100338402B1 (ko) | 기억장치및그제어방법 | |
| JP3033206B2 (ja) | トリガ発生回路 | |
| JPH05243916A (ja) | 論理反転エラー防止機能付フリップフロップ回路 |