JPH0851181A - 樹脂封止型半導体装置 - Google Patents
樹脂封止型半導体装置Info
- Publication number
- JPH0851181A JPH0851181A JP6184432A JP18443294A JPH0851181A JP H0851181 A JPH0851181 A JP H0851181A JP 6184432 A JP6184432 A JP 6184432A JP 18443294 A JP18443294 A JP 18443294A JP H0851181 A JPH0851181 A JP H0851181A
- Authority
- JP
- Japan
- Prior art keywords
- resin
- semiconductor device
- sealed
- semiconductor
- circuit board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
(57)【要約】
【目的】 樹脂モールド部面積を少なくして複数の半導
体チップを高密度に実装した樹脂封止型半導体装置を提
供する。 【構成】 半導体チップ３をダイパッド部４に接着し、
半導体チップ３から金属細線６でインナーリード部５に
接続して半導体回路部を形成した。そして、複数個の半
導体回路部を、１モールド部で実装回路基板７に対し
て、垂直に配列して封止した。これにより、１モールド
当りの樹脂面積を少なくでき、高密度で複数の半導体チ
ップを１モールド実装できた。よって、樹脂封止型半導
体装置を実装する実装回路基板７の面積を少なくするこ
ともでき、高密度化にも対応できる。
体チップを高密度に実装した樹脂封止型半導体装置を提
供する。 【構成】 半導体チップ３をダイパッド部４に接着し、
半導体チップ３から金属細線６でインナーリード部５に
接続して半導体回路部を形成した。そして、複数個の半
導体回路部を、１モールド部で実装回路基板７に対し
て、垂直に配列して封止した。これにより、１モールド
当りの樹脂面積を少なくでき、高密度で複数の半導体チ
ップを１モールド実装できた。よって、樹脂封止型半導
体装置を実装する実装回路基板７の面積を少なくするこ
ともでき、高密度化にも対応できる。
Description
【０００１】
【産業上の利用分野】本発明は主に回路実装基板面積を
減少させ、あるいは樹脂モールド面積を減少させ、回路
集積度を向上させることができる樹脂封止型半導体装置
に関するものである。
減少させ、あるいは樹脂モールド面積を減少させ、回路
集積度を向上させることができる樹脂封止型半導体装置
に関するものである。
【０００２】
【従来の技術】近年、半導体装置としては半導体チップ
を樹脂で封止したタイプのいわゆる樹脂封止型半導体装
置の開発が盛んであり、それに伴ってパッケージの外形
の小型化や、パッケージ内または外部の微細加工による
高集積化も向上している。
を樹脂で封止したタイプのいわゆる樹脂封止型半導体装
置の開発が盛んであり、それに伴ってパッケージの外形
の小型化や、パッケージ内または外部の微細加工による
高集積化も向上している。
【０００３】従来は、樹脂封止型半導体装置の樹脂封止
したモールド部の一側面に外部電極端子がマトリックス
状に多数出ているものがあるが、半導体チップの内蔵個
数がただ１個であり、またその半導体チップの内蔵方向
が樹脂封止型半導体装置を実装する回路基板に対して平
行に配列されていた。図５に従来の樹脂封止型半導体装
置の断面構造を示す。
したモールド部の一側面に外部電極端子がマトリックス
状に多数出ているものがあるが、半導体チップの内蔵個
数がただ１個であり、またその半導体チップの内蔵方向
が樹脂封止型半導体装置を実装する回路基板に対して平
行に配列されていた。図５に従来の樹脂封止型半導体装
置の断面構造を示す。
【０００４】図５に示す従来の樹脂封止型半導体装置
は、外観は樹脂によるモールド部１と、モールド部１の
側面から突出している外部電極端子２よりなっている。
そしてモールド部１内には、半導体チップ３がリードフ
レームのダイパッド部４上に導電性接着剤により接合さ
れ、リードフレームのインナーリード部５と前記半導体
チップ３とは金属細線６により電気的接続がなされてい
る。
は、外観は樹脂によるモールド部１と、モールド部１の
側面から突出している外部電極端子２よりなっている。
そしてモールド部１内には、半導体チップ３がリードフ
レームのダイパッド部４上に導電性接着剤により接合さ
れ、リードフレームのインナーリード部５と前記半導体
チップ３とは金属細線６により電気的接続がなされてい
る。
【０００５】
【発明が解決しようとする課題】前記従来の樹脂封止型
半導体装置のモールド部内に内蔵されている半導体チッ
プの配列方向が前記樹脂封止型半導体装置を実装する回
路基板に対して、平行である分、モールド部の面積を広
くしなければならないため、回路基板の面積をその分広
げる必要があり、内蔵する半導体チップが複数個もあれ
ばその分大幅に広げなければならなかった。また、外部
電極端子も数が多ければ多いほどその分電気特性が取れ
るため機能は向上するが、その分モールド面積を広げな
くてはならなかった。
半導体装置のモールド部内に内蔵されている半導体チッ
プの配列方向が前記樹脂封止型半導体装置を実装する回
路基板に対して、平行である分、モールド部の面積を広
くしなければならないため、回路基板の面積をその分広
げる必要があり、内蔵する半導体チップが複数個もあれ
ばその分大幅に広げなければならなかった。また、外部
電極端子も数が多ければ多いほどその分電気特性が取れ
るため機能は向上するが、その分モールド面積を広げな
くてはならなかった。
【０００６】そこで本発明は、樹脂封止型半導体装置の
モールド部の面積を大幅に増加させることなく、複数個
の半導体チップを１モールドで高密度に実装した樹脂封
止型半導体装置を実現することを目的とし、またその樹
脂封止型半導体装置を実装する回路基板の面積の増加も
抑えることができる樹脂封止型半導体装置を提供する。
モールド部の面積を大幅に増加させることなく、複数個
の半導体チップを１モールドで高密度に実装した樹脂封
止型半導体装置を実現することを目的とし、またその樹
脂封止型半導体装置を実装する回路基板の面積の増加も
抑えることができる樹脂封止型半導体装置を提供する。
【０００７】
【課題を解決するための手段】本発明の樹脂封止型半導
体装置は、半導体チップをリードフレームのダイパッド
上に接着し、接着した半導体回路チップからインナーリ
ードまでをワイヤーボンドで接続して形成した半導体回
路部を複数枚、樹脂封止型半導体装置を実装する回路基
板に対して半導体チップが垂直になるように非接触で重
なり合うように同一方向に配列して封止樹脂でモールド
するようにしている。
体装置は、半導体チップをリードフレームのダイパッド
上に接着し、接着した半導体回路チップからインナーリ
ードまでをワイヤーボンドで接続して形成した半導体回
路部を複数枚、樹脂封止型半導体装置を実装する回路基
板に対して半導体チップが垂直になるように非接触で重
なり合うように同一方向に配列して封止樹脂でモールド
するようにしている。
【０００８】
【作用】本発明の構成によると、樹脂封止型半導体装置
のモールド部内の半導体チップの内蔵方向が、回路基板
に対して垂直かつ非接触で重なり合うように同一方向に
配列しているので、回路基板に対する半導体チップの面
積は少なくなり、モールド部の面積を少なく取れる。ま
た内蔵する半導体チップの数を多くすればするほど、前
記のようなモールド部の面積の差が大きくなるので、本
発明にかかる技術を複数個の半導体チップを内蔵する樹
脂封止型半導体装置に適用した場合は、集積度が増し、
小型化が図れる。
のモールド部内の半導体チップの内蔵方向が、回路基板
に対して垂直かつ非接触で重なり合うように同一方向に
配列しているので、回路基板に対する半導体チップの面
積は少なくなり、モールド部の面積を少なく取れる。ま
た内蔵する半導体チップの数を多くすればするほど、前
記のようなモールド部の面積の差が大きくなるので、本
発明にかかる技術を複数個の半導体チップを内蔵する樹
脂封止型半導体装置に適用した場合は、集積度が増し、
小型化が図れる。
【０００９】
【実施例】本発明の一実施例について、以下、図面を参
照しながら説明する。
照しながら説明する。
【００１０】図１は本発明の一実施例にかかる樹脂封止
型半導体装置の外観斜視図である。図１において、１は
封止用樹脂によるモールド部、２はモールド部１内に内
蔵されている半導体チップの電気特性を取り出すための
外部電極端子である。
型半導体装置の外観斜視図である。図１において、１は
封止用樹脂によるモールド部、２はモールド部１内に内
蔵されている半導体チップの電気特性を取り出すための
外部電極端子である。
【００１１】次に図１に示した樹脂封止型半導体装置の
詳細な構成について説明する。図２は図１で示した樹脂
封止型半導体装置の正面断面図であり、樹脂封止型半導
体装置を回路実装基板に接合した状態での断面を示して
いる。図３は同様に図１で示した樹脂封止型半導体装置
の側面断面図であり、樹脂封止型半導体装置を回路実装
基板に接合した状態での断面を示している。図４は同様
に図１で示した樹脂封止型半導体装置の平面断面図であ
り、樹脂封止型半導体装置を実装回路基板に接合した状
態での断面を示している。
詳細な構成について説明する。図２は図１で示した樹脂
封止型半導体装置の正面断面図であり、樹脂封止型半導
体装置を回路実装基板に接合した状態での断面を示して
いる。図３は同様に図１で示した樹脂封止型半導体装置
の側面断面図であり、樹脂封止型半導体装置を回路実装
基板に接合した状態での断面を示している。図４は同様
に図１で示した樹脂封止型半導体装置の平面断面図であ
り、樹脂封止型半導体装置を実装回路基板に接合した状
態での断面を示している。
【００１２】図２、図３および図４において、３は半導
体チップである。４は半導体チップ３を搭載接合してい
るリードフレームのダイパッド部である。５はリードフ
レームのインナーリード部である。６は半導体チップ３
とインナーリード部５とを電気的に接続するための金属
細線であり、アルミニウム線もしくは金線である。７は
樹脂封止型半導体装置を接合した実装回路基板であり、
樹脂封止型半導体装置の外部電極端子２がハンダ８で接
合される。なお、外部電極端子２はリードフレームの前
記インナーリード部５が延在し、封止用樹脂のモールド
部１より外部に突出している部分である。
体チップである。４は半導体チップ３を搭載接合してい
るリードフレームのダイパッド部である。５はリードフ
レームのインナーリード部である。６は半導体チップ３
とインナーリード部５とを電気的に接続するための金属
細線であり、アルミニウム線もしくは金線である。７は
樹脂封止型半導体装置を接合した実装回路基板であり、
樹脂封止型半導体装置の外部電極端子２がハンダ８で接
合される。なお、外部電極端子２はリードフレームの前
記インナーリード部５が延在し、封止用樹脂のモールド
部１より外部に突出している部分である。
【００１３】なお、リードフレームのダイパッド部４上
に接合された半導体チップ３と、半導体チップ３とリー
ドフレームのインナーリード部５の一端とを電気的接続
した金属細線６とにより、半導体回路部を構成してい
る。
に接合された半導体チップ３と、半導体チップ３とリー
ドフレームのインナーリード部５の一端とを電気的接続
した金属細線６とにより、半導体回路部を構成してい
る。
【００１４】以上のような構成の本実施例の樹脂封止型
半導体装置においては、半導体チップ３が複数個、図３
および図４に示すように縦型でモールド部１内に封止さ
れている。つまりは、図３、図４に示すように、複数枚
のリードフレームを用い、各々のリードフレームのダイ
パッド部４に半導体チップ３を接合して縦型（垂直）に
同一方向に配置し、封止用樹脂でモールドし、またリー
ドフレームのインナーリード部５を下方に延在させ、モ
ールド部１より突出させている。
半導体装置においては、半導体チップ３が複数個、図３
および図４に示すように縦型でモールド部１内に封止さ
れている。つまりは、図３、図４に示すように、複数枚
のリードフレームを用い、各々のリードフレームのダイ
パッド部４に半導体チップ３を接合して縦型（垂直）に
同一方向に配置し、封止用樹脂でモールドし、またリー
ドフレームのインナーリード部５を下方に延在させ、モ
ールド部１より突出させている。
【００１５】なお、図においては、半導体チップ３の個
数は４個としているが、その数については、目的に応じ
て増減可能である。
数は４個としているが、その数については、目的に応じ
て増減可能である。
【００１６】本実施例の構成により、半導体チップを搭
載したダイパッドをそれぞれ有したリードフレーム群を
同一方向で、かつ実装する実装回路基板に垂直に配列
し、リードフレームのリード部分を同一方向の一側面か
ら突出させることにより、集積度を向上させ、複数個の
半導体チップを樹脂封止し、一つのパッケージ内に高密
度に内蔵させることができる。
載したダイパッドをそれぞれ有したリードフレーム群を
同一方向で、かつ実装する実装回路基板に垂直に配列
し、リードフレームのリード部分を同一方向の一側面か
ら突出させることにより、集積度を向上させ、複数個の
半導体チップを樹脂封止し、一つのパッケージ内に高密
度に内蔵させることができる。
【００１７】
【発明の効果】本発明によれば、樹脂封止型半導体装置
のモールド部内の半導体チップの内蔵方向を実装する回
路実装基板方向に対して垂直にすることにより、モール
ド部の幅、または奥行き方向の厚みを抑えて高密度の樹
脂封止型半導体装置を得ることができる。そして本発明
にかかる樹脂封止型半導体装置を用いることにより、実
装する実装回路基板上の実装面積を抑えることができ
る。これにより実装回路基板の小型化や、高密度化も可
能となる。
のモールド部内の半導体チップの内蔵方向を実装する回
路実装基板方向に対して垂直にすることにより、モール
ド部の幅、または奥行き方向の厚みを抑えて高密度の樹
脂封止型半導体装置を得ることができる。そして本発明
にかかる樹脂封止型半導体装置を用いることにより、実
装する実装回路基板上の実装面積を抑えることができ
る。これにより実装回路基板の小型化や、高密度化も可
能となる。
【図１】本発明の一実施例にかかる樹脂封止型半導体装
置の外観斜視図
置の外観斜視図
【図２】本発明の一実施例にかかる樹脂封止型半導体装
置の正面断面図
置の正面断面図
【図３】本発明の一実施例にかかる樹脂封止型半導体装
置の側面断面図
置の側面断面図
【図４】本発明の一実施例にかかる樹脂封止型半導体装
置の平面断面図
置の平面断面図
【図５】従来の樹脂封止型半導体装置の断面図
１ モールド部 ２ 外部電極端子 ３ 半導体チップ ４ ダイパッド部 ５ インナーリード部 ６ 金属細線 ７ 実装回路基板 ８ ハンダ
Claims (2)
- 【請求項１】 リードフレームのダイパッド上に接合さ
れた半導体素子と、前記半導体素子と前記リードフレー
ムのリード部の一端とを電気的接続した金属細線とより
なる半導体回路部と、前記半導体回路部を樹脂封止した
樹脂封止型半導体装置であって、前記樹脂封止型半導体
装置の樹脂封止面の一側面から前記リードフレームのリ
ード部の樹脂封止されていない部分が外部電極端子とし
て延在してなり、また前記半導体回路部は前記樹脂封止
型半導体装置が実装される回路基板に対して垂直方向に
複数個同一方向に配列して設けられて樹脂封止されてい
ることを特徴とする樹脂封止型半導体装置。 - 【請求項２】 樹脂封止型半導体装置が実装される回路
基板に対して垂直方向に複数個配列して設けられて樹脂
封止されている半導体回路部同士が、樹脂封止した樹脂
部の幅または奥行き方向に非接触で重なり合って同一方
向に配列されていることを特徴とする請求項１記載の樹
脂封止型半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6184432A JPH0851181A (ja) | 1994-08-05 | 1994-08-05 | 樹脂封止型半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6184432A JPH0851181A (ja) | 1994-08-05 | 1994-08-05 | 樹脂封止型半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0851181A true JPH0851181A (ja) | 1996-02-20 |
Family
ID=16153055
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6184432A Pending JPH0851181A (ja) | 1994-08-05 | 1994-08-05 | 樹脂封止型半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0851181A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6380616B1 (en) | 1998-01-15 | 2002-04-30 | Infineon Technologies Ag | Semiconductor component with a number of substrate layers and at least one semiconductor chip, and method of producing the semiconductor component |
-
1994
- 1994-08-05 JP JP6184432A patent/JPH0851181A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6380616B1 (en) | 1998-01-15 | 2002-04-30 | Infineon Technologies Ag | Semiconductor component with a number of substrate layers and at least one semiconductor chip, and method of producing the semiconductor component |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5800958A (en) | Electrically enhanced power quad flat pack arrangement | |
| KR100294719B1 (ko) | 수지밀봉형 반도체장치 및 그 제조방법, 리드프레임 | |
| JP2000133767A (ja) | 積層化半導体パッケ―ジ及びその製造方法 | |
| KR100369907B1 (ko) | 반도체 패키지와 그 반도체 패키지의 기판 실장 구조 및적층 구조 | |
| US6396129B1 (en) | Leadframe with dot array of silver-plated regions on die pad for use in exposed-pad semiconductor package | |
| JPH09312375A (ja) | リードフレーム、半導体装置及び半導体装置の製造方法 | |
| JPH09307051A (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| JP3153197B2 (ja) | 半導体装置 | |
| JP2524482B2 (ja) | Ｑｆｐ構造半導体装置 | |
| JP2533012B2 (ja) | 表面実装型半導体装置 | |
| EP0474224B1 (en) | Semiconductor device comprising a plurality of semiconductor chips | |
| JP2533011B2 (ja) | 表面実装型半導体装置 | |
| JPH0851181A (ja) | 樹脂封止型半導体装置 | |
| KR0148078B1 (ko) | 연장된 리드를 갖는 리드 온 칩용 리드프레임 | |
| JP2000150725A (ja) | 半導体装置およびその製造方法 | |
| JPH11354673A (ja) | 半導体装置 | |
| KR19990086280A (ko) | 반도체 패키지 | |
| KR0173930B1 (ko) | 리드 프레임을 이용한 볼 그리드 어레이 패키지 | |
| KR100537893B1 (ko) | 리드 프레임과 이를 이용한 적층 칩 패키지 | |
| KR100525091B1 (ko) | 반도체 패키지 | |
| KR100481927B1 (ko) | 반도체패키지및그제조방법 | |
| KR950003904B1 (ko) | 반도체 패키지 | |
| JP2629461B2 (ja) | 樹脂封止形半導体装置 | |
| JPH0750388A (ja) | 樹脂封止型半導体装置及び製造方法 | |
| JPH0758161A (ja) | フィルムキャリヤ及びこのフィルムキャリヤを用いた半導体装置 |