JPH08506214A - メモリデバイス - Google Patents

メモリデバイス

Info

Publication number
JPH08506214A
JPH08506214A JP6514918A JP51491894A JPH08506214A JP H08506214 A JPH08506214 A JP H08506214A JP 6514918 A JP6514918 A JP 6514918A JP 51491894 A JP51491894 A JP 51491894A JP H08506214 A JPH08506214 A JP H08506214A
Authority
JP
Japan
Prior art keywords
memory
gate
memory device
node
cell
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP6514918A
Other languages
English (en)
Other versions
JP3512185B2 (ja
Inventor
ナカザト、カズオ
アーメド、ハルーン
Original Assignee
株式会社 日立製作所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社 日立製作所 filed Critical 株式会社 日立製作所
Publication of JPH08506214A publication Critical patent/JPH08506214A/ja
Application granted granted Critical
Publication of JP3512185B2 publication Critical patent/JP3512185B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/403—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh
    • G11C11/404—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh with one charge-transfer gate, e.g. MOS transistor, per cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4091—Sense or sense/refresh amplifiers, or associated sense circuitry, e.g. for coupled bit-line precharging, equalising or isolating
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/44—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using super-conductive elements, e.g. cryotron
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/18—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages
    • G11C19/182—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages in combination with semiconductor elements, e.g. bipolar transistors, diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7888—Transistors programmable by two single electrons
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2216/00—Indexing scheme relating to G11C16/00 and subgroups, for features not directly covered by these groups
    • G11C2216/02—Structural aspects of erasable programmable read-only memories
    • G11C2216/08—Nonvolatile memory wherein data storage is accomplished by storing relatively few electrons in the storage layer, i.e. single electron memory

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Nanotechnology (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Theoretical Computer Science (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Memories (AREA)
  • Dram (AREA)

Abstract

(57)【要約】 メモリセルは、側面ゲート（８）を有する多段トンネル接合デバイス（ＭＴＪ１）が接続されたメモリノード（２）を有する。このノードは、蓄積電荷のレベルがクーロン妨害により制限される第１および第２の量子化メモリ状態を呈する。この差異、少数の電子、例えば１０個の電子の剰余または不足により量子化メモリ状態を表わす。ノードの状態は電位計ＭＴＪ３により検出される。個別にアドレス指定可能なメモリセルＭmnのアレイを開示している。選択エッチングおよびリソグラフイーにより形成した側面ゲートＧａＡｓ ＭＴＪ構造を示している。また、多段トンネル接合を形成する複数の空乏領域で導電チャネルを変調するゲート構造も示している。

Description

【発明の詳細な説明】 メモリデバイス 本発明はメモリデバイスに関する。 半導体メモリデバイスは、ますますサイズが小さくなり、その結果としてビッ ト当たりの消費電力も低減されている。しかし、サイズの縮小によって各蓄積ノ ードにおける電子数が減少し、電子数の統計的な変動が大きくなる結果、従来の 方法で電子を制御することができなくなりつつある。 ナノ加工（nano-fabricated）構造では、１個の電子がナノ加工島（nano-fabl icated island）に付加されると、荷電エネルギが増加する。その結果、荷電エ ネルギが熱エネルギより大きくなると、この島に対して電子は入れなくなる。こ の現象は、クーロン妨害（Coulomb Blockade）として知られている。 クーロン妨害については、酸化された金属粒子のフィルムに対する荷電キャリ アの移動に関連して、ゴーター（Gorter，C.J.）によるPhysica，17，第777-780 頁、（1951年）に記載されている。しかし、近年、単電子トランジスタを製造可 能なことが立証されてから、俄然、このクーロン妨害が注目されるようになった 。（フルトン（Fulton，T.A.）およびドーラン（Dolan，G.J.）による“Observa tion of Single-Electron Charging Effects in Small Tunnel Junctions”、 Phys．Rev．Lett.，1987，59，第109-112頁を参照。）個々の電子を移送する回 転木戸（ターンスタイル:turnstile）も近年、実証されている。（ギアリング（ Geerligs，L.J.）、アンダレッグ（Anderegg，V.F.）、ホルウェグ（Holweg，P. A.M.）、ムーイ（Mooij，J.E.）、ポジア（Pothier，H.）、エスティーブ（Este ve，D.）、アービナ（Urbina，C.）およびデボレット（Devoret，M.H.）による “Frequency-Locked Turnstile Device for Single Electrons”，Phys.Rev．Le tt.，1990年,64第2691-2684頁参照。） また、アルシュラー（B.L.Altshuler），リー（P.A.Lee）およびウェブ（R.A. Webb）編“Mesoscopic Phenomena in Solids”（アムステルダムのエルスビア（ Elsevier）発行、1991年）、第173-271頁における、アベリン（Averin，D.V.） およびリカレフ（Likharev，K.K.）による“Single Electronics：A Correlated Transfer of Single Electrons and Coopeｒ Pairs in Systems of Small Tunn el Junctions”も参照されたい。 本発明者らによる先の出願EP-A-0562751では、第１および第２の安定な蓄積状 態を示す複数の蓄積ノードを有するデバイスを開示している。このデバイスでは 、各ノードへの電子の移動は、直列接続したトンネル接合デバイスを通して行な われ、クーロン妨害により制限される。各ノードの複数の電子状態の間の切り替 えを制御するためのクロック装置も設けられている。直列接続容量および直列接 続ト ンネル接合または多段トンネル接合デバイスにより得られる、１つのノードにお ける双安定すなわち内部メモリの概念は、グラバート（H.Grabert）およびデボ レット（Devoret）による“Single Charge Tunnelling”（ニューヨークのプレ ナムプレス（Plenum Press）発行、1992年）第311-322頁における、アベリン（A verin，D.V.）およびリカレフ（Likharev，K.K.）による“Possible Applicatio ns of Single Charge Tunnelling”においても論じられている。 本発明の目的は、ノードにおける電子数を制御するクーロン妨害を利用し、安 定な電子蓄積状態間を制御可能にかつ信頼性をもって遷移することができ、さら に、このようなセルのアレイを構成するための、個別にアドレス指定できる基本 要素（building block）となりうるメモリセルを提供することにある。 本発明の第１の見地によれば、次のような構成を有するメモリセルを含むメモ リデバイスが提供される。このメモリデバイスは、電荷を蓄積するためのメモリ ノードと、このメモリノードに接続され、蓄積電荷のレベルがクーロン妨害によ り制限される第１および第２の量子化メモリ状態を当該ノードが呈するように、 電荷キャリアに対してトンネル障壁構造を形成する手段と、このトンネル障壁構 造に影響を与える場（field）を生成するゲート手段と、前記ノードにおける量 子化状態間の遷移を起こさせるよう、電荷キャリアが前記トンネル障壁構造を通 過する確率を制御す る制御手段とを備える。 本デバイスはメモリノードに接続されたコンデンサ手段を有してもよく、また 、前記制御手段は、電荷が障壁手段を通過する確率を制御してノードの量子化状 態間遷移を惹起するためにコンデンサ手段とトンネル障壁構造との間にゲート電 圧を印加する手段を有してもよい。 前記制御手段は、電荷が障壁手段を通過する確率を制御してノードの量子化状 態間遷移を惹起するために、前記ゲート手段により生成される場を制御する手段 を有してもよい。 前記セルは、例えば、メモリノードのメモリ状態に応じて論理出力信号を生成 するエレクトロメータ（電位計）のような出力手段を有してもよい。 本発明は、また、アレイ状に配置された複数のメモリセルを有し、これらのセ ルは、データを書き込むためまたは個々のセルからデータを読みだすために個別 にアドレス指定できる。 第２の見地によれば、個々のセルをアドレス指定するために、メモリセルを有 するメモリデバイスは、電荷を蓄積するメモリノードと、このメモリノードに接 続され、蓄積電荷のレベルがクーロン妨害により制限される第１および第２の量 子化メモリ状態を当該ノードが呈するように、電荷キャリアに対して多段トンネ ル障壁構造を提供する手段と、前記ノードにおける量子化状態間の遷移を起こさ せる よう、前記トンネル障壁構造を電荷キャリアが通過する確率を制御する制御手段 とを備え、この制御手段は、個々のセルに対してそれぞれ制御電位を印加する第 １および第２の手段を含み、前記制御電位の予め定めた組合せに応じて前記第１ および第２の状態間でノードを切り替える。 各メモリセルは、実質的に２次元導電層を形成するδドープ層を選択エッチン グすることにより構成することができる。ただし、他のトンネル接合構造を用い ることも可能である。 本発明の他の特徴および効果は、以下の実施例説明および添付図面を参照する ことにより一層よく理解されよう。 図１は、本発明による、電位計に接続されたナノ加工メモリセルを表わす模式 的回路図である。 図２は、図１に示したデバイスの動作原理を表わすものであり、メモリセルの メモリノード上のｎ個の電子の周期的動作について、メモリノードの電圧をゲー ト電圧の関数としてプロットしたグラフである。 図３は、図１のＭＴＪ１の構造を示す模式図である。 図４は、図１の回路に対応する実際的な構成の鳥瞰図（走査電子顕微鏡により 得られたもの）である。 図５は、ヒステリシスを呈する、デバイスのメモリ動作特性を示すグラフであ る。 図６は、行列（ロウおよびコラム）状に配置されたメモリセルのアレイを示す 図である。 図７ａは、図７ｂに示した多段トンネル接合デバイスの、ソース／ドレイン電 圧対電流特性を示すグラフである。 図８ａは、書き込みパルスＢwがセルに印加されたときの、クーロン妨害閾値 Ｖchの高値に対する、ゲート電圧Ｖｇの関数としてメモリノード電圧Ｖを表わし たグラフ（データが書き込まれないことを示す）であり、図８ｂは、図８ａに対 応するがクーロン妨害閾値Ｖc１が低い場合で、書き込みパルスＢwに応答してセ ルにデータが書き込まれる場合を示すグラフである。 図９は、正方向および負方向書き込みパルス±Ｂw（max）を示す図である。 図１０は、他の構成のメモリセルアレイを示す図である。 図１１は、各列（コラム）に共通の出力電位計を設けた、さらに他のメモリセ ルアレイを示す図である。 図１２は、ＭＪＴ１に対して固定側面ゲート電圧が印加される、メモリセルの 変形例の部分的模式図である。 図１３は、図１２のセルに対するデータの書き込みを説明するための、印加ゲ ート電圧Ｖgに対するメモリノード電圧Ｖのグラフである。 図１４は、メモリセルの他の変形例の模式的回路図である。 図１５は、図１４のメモリセルに対する２進データ１の書き込みを示す図であ る。 図１６は、メモリセルのさらに他の変形例の回路図であ る。 図１７は、電位計を電界効果トランジスタ（ＦＥＴ）によって置き換えたメモ リセルを示す図である。 図１８は、基板に形成される、ゲートを有するδドープ層の他の構成を示す図 である。 図１９は、シリコン（珪素）基板上に形成された、多段トンネル接合デバイス の他の構成を示す模式的斜視図である。 図２０は、図１９のデバイスの長手方向の断面図である。 図２１は、図２０の変形例を示す図である。 図２２は、図１９に示した構成の変形例であり、多段トンネル接合デバイスの さらに他の構成を示す図である。 図２３は、図２２のデバイスの断面図である。 図２４は、図２３に対応する、変形例を示す断面図である。 図２５は、シリコンで実現される多段トンネル接合デバイスのさらに他の変形 例を示す図である。 図２６は、図２５のデバイスの断面図である。 図２７は、図２６に対応する、変形例の断面図である。 図２８ａ−ｄは、プレーナ多段トンネル接合デバイスを用いた、本発明のメモ リセルの一例の底部から頂部までの層の平面図であり、図２８ｅは、図２８ｄの Ｉ−Ｉ’に沿った断面図である。 図２９は、図２８に対応するが、垂直構造の多段トンネ ル接合デバイスを示す図である。 図３０は、図４に示したメモリノードの、電子状態対蓄積時間特性のグラフで ある。 図１において、本発明によるメモリデバイスは、メモリノード２を有するメモ リセル１を含む。メモリノード２の電圧Ｖは電位計３により検出される。 メモリセル１は、側面ゲート多段トンネル接合デバイスＭＴＪ１と、これに直 列接続されたゲートコンデンサＣｇとを有し、このゲートコンデンサＣｇはゲー ト電圧Ｖｇの電圧源に接続されている。ＭＴＪ１の側面ゲートは、側面ゲート電 圧Ｖｓｇの電圧源に接続されている。メモリノード２の電圧Ｖは、ゲートコンデ ンサに印加される電圧Ｖｇと、ノード２に蓄積された電荷の双方に依存する。ノ ード２に出入りする電子の移動は、多段トンネル接合ＭＴＪ１を通してのみ可能 である。後に詳述するように、多段トンネル接合デバイスは、いくつかのトンネ ル接合を直列接続したものとみなせる。本明細書において、多段接合（ＭＴＪ： multiple tunnnel junction）デバイスとは３個以上のトンネル接合を直列接続 したものであり、本デバイスの一端の電荷の絶対値｜Ｑ｜が臨界電荷Ｑより小さ いとき、すなわち−Ｑｃ＜Ｑｃ＜Ｑｃの場合、クーロン妨害により単一電子のＭ ＴＪ１の通過は阻止される。 なお、Ｑｃは、次のように表わされる。 Ｑｃ＝（ｅＣ／ΣＣ） （（１＋Δ）／２）…（１） ここに、ΣＣは、総容量Ｃ＋Ｃｇ＋Ｃｓである。ＣｓはＭＪＴ１の容量、Ｃｇは ゲート容量、Ｃは浮遊容量であり、Δは次式により与えられる多重状態条件を決 定するものである。 Δ＝（（Ｎ−１）／Ｎ）（（Ｃｇ＋Ｃｓ）／Ｃ）…（２） ここに、ＮはＭＴＪ１のトンネル接合の数である。メモリノードの電圧Ｖは次式 で与えられる。 Ｖ＝（ｅ／ΣＣ）（（ＣｇＶｇ／ｅ）−ｎ）…（３） ここに、ｎはノード上の超過電子の数である。 式（３）は、図２にプロットされ、ｎの異なる値について一連の平行線を破線 で示している。クーロン妨害の範囲（colomn Blockade regime）内、すなわち、 −Ｑｃ／Ｃ＜Ｖ＜Ｑｃ／Ｃ内では、電子はメモリノード２に出入りできない。ク ーロン妨害により設定されるメモリノード２の電圧Ｖの上限および下限、すなわ ち±Ｑｃ／Ｃは、図２の鎖線で示されている。電圧Ｖがクーロン妨害領域の境界 に達すると、クーロン妨害範囲内のノード２のエネルギを維持するために電子が １個入り込む、または出ていく。 ｅΔ／Ｃｇより大きい値のゲート電圧パルスＶｇを印加することにより、後述 するように、メモリノード上の電子の数を変化させることができる。 その結果得られる特性は、図２に実線で示すようなヒステリシスを示す。ゲー ト電圧を図２に示した範囲の最低の値Ｖｇ１から増加させていく場合を考えると 、その特性は、メモリノード電圧がクーロン妨害の限界Ｑｃ／Ｃに到達するまで 、ｎ＝−３（ノード２において３個の電子が不足）のライン（ａ）に沿って移動 する。そこで、ノード２はクーロン妨害効果に打ち勝つことにより１個の電子を 獲得し、その結果、特性はｎ＝−２の線へジャンプする。ノード電圧Ｖはクーロ ン妨害により制限されるからである。ゲート電圧がその上限値Ｖｇｕへ向けて次 第に増加するにつれて、メモリノードの電子状態も、ノード２上に３個の電子の 余剰が生じる（すなわちｎ＝３）まで、逐次、階段的に増加していく。その後、 ゲート電圧Ｖｇが減少すると、メモリノード２の電圧はｎ＝３のライン（ｂ）に 沿って、クーロン妨害下限−Ｑｃ／Ｃに達するまで低下していく。このノードの 電子状態は、ゲート電圧がその下限Ｖｇ１に達するまで減少するにつれて、ｎ＝ −３まで階段的に変化する。 したがって、ゲート電圧Ｖｇがゼロであるとき、ノード２は、図２の例ではｎ ＝±２である２つの安定状態のうちの一方の状態となる。これは、メモリとして 使用しうる。 一般に、１ビットの情報は＋ｎ個および−ｎ個の電子数 状態により表わされる。ここに、ｎは（Δ＋１）／２の整数部により与えられる 。条件Δ＜１を満たすよう容量を選定すれば、２進コードは、１個の電子の有無 により表わすことができる。 メモリセル１の実際的な構成を、図４を参照しながら説明する。クーロン妨害 効果を利用するために、荷電エネルギが熱エネルギより大きくなるように（荷電 エネルギは略１次元的な長さに反比例する）、構成は十分小さくしなければなら ない。妥当かつ微小な構造を実現するために、図３に示すようにδドープＧａＡ ｓ材料を用いた側面ゲート構造を用いることができる。細長い電子チャネル４は 、ＧａＡｓ基板６の表面下３０ｎｍの位置に設けられた厚さ数原子層のδドープ 層５内に形成される。この層５は、典型的には、５×１０12ｃｍ-2の濃度までＳ ｉでドーピングされる。種々の層はＭＢＥまたはＭＯＣＶＤ法により成長させら れる。両プロセスにおいて、ドーパント層の厚さは、唯一個の原子層の厚さにま ですることができ、このようにして得られた材料はδ（デルタ）ドープされたと いわれる。ナカザト（Nakazato，k）、ソーントン（Thornton，T.J.）、ホワイ ト（White，J.）、およびアーメド（Ahmed，H.）による“Single-electron effe cts in a poinnt contact using a side-gating in delta-doped layers”，App l．Phys.Lett.，1992年，61，3145を参照されたい。間隔をおいて側面ゲート８ に対峙する微小な側面ゲートくびれ部（constriction） ７は、電子ビームリソグラフィー、および１２０ｎｍの深さまでのウェットエッ チングにより形成され、接合ＭＴＪ１を構成する。この接合の抵抗は制御可能で ある。なぜなら、側面ゲート８へ負の電圧を印加することにより、電子フェルミ エネルギを変化させ、電子チャネルのエッジから電子を追い払うことができるか らである。 プロセスパラメータの具体的な例として、ＭＴＪは、幅５００ｎｍ、長さ２０ ０ｎｍのマスクでエッチングされたくびれ部により構成した。マスク幅の最も狭 い部分（すなわち、側面ゲートからチャネル分離部）は３００ｎｍである。この パターンは、電子ビーム（ＥＢ）リソグラフィーおよびウェットエッチングによ り形成した。ＥＢ照射は、δドープＧａＡｓウエハ上にコーティングされた１５ ０ｎｍの厚さのポリメチルメタクリレート（ＰＭＭＡ）上に行なった。この照射 の後、３０秒間、弱い現像剤（メチルイソブチルケトン：イソプロピルアルコー ル＝１：５）で現像して、強く照射された領域のみ現出させた。２０秒間のＯ2 プラズマエッチングにより残余のレジストを除去した後、Ｈ3ＰＯ4：Ｈ2Ｏ2：Ｈ2 Ｏ＝１：２：４０の溶剤によりδドープＧａＡｓ層をエッチングした。溝の深 さは、エッチング時間の調整により１２０ｎｍに制御した。 図３ａは、図３に示したＭＴＪのくびれ部７の拡大図である。次の事実が判明 した。すなわち、くびれ部７の領域における導電チャネル４が複数の導電島７’ からなり、こ れらの間を電子がトンネリングし、個々の島の電荷はクーロン妨害により制限さ れる、と考えることによりＭＪＴの特性を説明することができる。個々の島７’ の結果の総和が多段トンネル接合をもたらす、ということを示すことができる。 個々の島の間のトンネル障壁はチャネルの不純物により生成されると仮定される 。 後述する図４の説明から明らかになるとおり、メモリノード２の電圧を検出す るクーロン妨害電位計３の形成にも同じ製造プロセスを使用することができる。 図４は、図１に対応する単電子メモリデバイスの走査顕微鏡により見た図を示 す。すべての部品は、上述した原理に則って、δドープ基板をエッチングするこ とにより形成される。図４に示した構成の寸法は、典型的には３０×３０μｍで ある。メモリセル１は、前述のごとく形成された２個の直列接続多段トンネル接 合ＭＴＪ１，ＭＴＪ２を有し、各ＭＴＪはそれぞれくびれ部７1、７2および側面 ゲート８1、８2を有する。２個目の接合ＭＴＪ２は、後述するようにＭＴＪ１を 較正するためのものである。 メモリノード２は、チャネル４内の接合ＭＪＴ１およびＭＪＴ２の直列接続部 に設けられる。ゲート電圧は、チャネル９に印加される。チャネル９は、メモリ ノード２の領域においてチャネル延長部４ａ，４ｂと協働して、ゲートコンデン サＣｇを構成する。電位計ＭＴＪ３は、δドープ層から形成した、くびれ部７3 を有するソース／ドレイン チャネル１０およびこれに対応する２個の側面ゲート１１，１２とを有する、Ｍ ＴＪ１，ＭＴＪ２と同じ方法により形成した多段トンネル接合を有する。ゲート １１は、メモリノード２の電圧の関数として、チャネル１０のソース／ドレイン 電流を制御する。ゲート１２は、電位計を線形動作領域へバイアスしうるようバ イアス電圧Ｖegを印加し、これによりソース／ドレイン電流Ｉedがノード電圧Ｖ の増加に対して線形に増加するようにする。 側面ゲート８1に対して側面ゲート電圧を印加してＭＴＪ２の抵抗を低下させ ることにより、較正目的のためにＭＴＪ１の特性を測定することができる（前述 のナカザトら参照）。このような特性測定の後、ＭＴＪ２の側面ゲート８2に負 の大電圧を印加することによりＭＴＪ２をカットオフさせる。具体例において、 ＭＴＪ１，ＭＴＪ２のゲート８1，８2に印加される電圧は、Ｖsg1＝−２→−４ Ｖ、Ｖsg2＝−３．５Ｖ（これがカットオフを惹起）である。電位計ＭＴＪ３に ついて、ソース／ドレイン電流Ｉedが、メモリノード２の電圧Ｖの変化に対して 典型的には５−２０ｎＡの範囲に渡って変化するような線形応答を得るための適 切な電圧はＶed＝２０ｍｖ、Ｖeg≒1.3−２Ｖである。 メモリセル特性は、ゲート電圧Ｖｇを変化させて電位計電流１edを監視するこ とにより調べることができる。 図５に、Ｖgの０．５Ｖおよび−０．５Ｖの間の３サイクルおよび０．２５Ｖ および−０．２５Ｖの間の１サイク ルについて、メモリセルの特性を示す。明瞭かつ再現性のあるヒステリシスが観 察された。このように、ゲート電圧を書き込み電圧として用いることにより、論 理レベル１および０をメモリノード２に書き込むことができる。 前述したＭＴＪ１の特性測定により、容量を、Ｃ＝１０ａＦ、Ｃｇ＝Ｃｓ＝１ ｆＦと概算すると、ゼロゲート電圧Ｖｇ＝０における図５のグラフの上下の枝は ±１００電子に相当する。測定された曲線の階段状特性は、ノード２における１ 個の電子の出入りを示している。 このように、単電子メモリセルは、δドープ層における側面ゲート構造を用い て、提供される。図４に示した実験的構造においては、１ビットの情報は、±ｎ 個（ｎ≒１００）の電子数状態により表わされる。例えば、コンデンサＣｇを再 設計することにより、電子数を低滅し、単一の電子で２進符号を表わすことも可 能である。使用した電子数は、後に議論するように、達成可能な最大蓄積時間と 関連する。 本実施例のデバイスは、典型的には１Ｋの低温で動作する。しかし、５ｎｍよ り小さい規模で構成を作成すれば、メモリは室温でも動作可能である。 本発明によるメモリセルのアレイの例を、以下に説明する。これは、個々のセ ルが読み書き動作のため個別にアドレス指定できるものである。前述した図に示 した例では、メモリノード２は、ゲート電圧Ｖｇを変えることにより、 ２つのメモリ状態の間で切り替え可能である。しかし、側面ゲート電圧Ｖsg、ま たはゲート電圧ＶgおよびＭＴＪ１の側面ゲート８に印加される電圧Ｖsgの組合 せにより、メモリノードを切り替えることも可能である。 このように動作するメモリセルのアレイの一例を、図６を参照して説明する。 この構成は、本例では、行列状に配置された３×３のアレイとして模式的に示し たメモリセルＭnmの長方形のアレイからなる。セルＭ00を例として、詳細に説明 するが、他のメモリセルもすべて同様に動作する。セルＭ00の回路は、図１で説 明したものと実質的には同じであり、メモリノード２、ゲートコンデンサＣｇ、 および、側面ゲート８を有する多段トンネル接合ＭＴＪ１からなる。メモリノー ド２の電圧は電位計ＭＴＪ３により検出される。 特定のメモリセルは、ロウおよびコラムに基づいて選択される。したがって、 メモリセルＭ00は、特定のロウの各メモリセルの側面ゲート８に接続されたライ トワード線Ｗｗにより、および特定のコラムの各メモリセルのゲートコンデンサ Ｃｇに接続されたライトビット線Ｂｗにより、情報が書き込まれる。メモリセル Ｍ00のメモリノード２には、このセルに接続されたライトビット線Ｂｗおよびラ イトワード線Ｗｗにライトパルスが印加されたとき、データが書き込まれる。 書き込み動作を説明するために、以下、図７および図８を参照する。図７ａに 、ソースｓおよびドレインｄの間に 接続された多段トンネル接合、および側面ゲート電圧Ｖsgを受ける側面ゲート８ を有するＭＴＪを模式的に示す。このソース・ドレイン間電圧／電流特性を、２ つの異なるゲート電圧ＶsgaおよびＶsgbについて、図７ｂに示す。先に説明した ように、多段トンネル接合ＭＴＪは、次の電圧範囲において、クーロン妨害を呈 する。 −Ｑｃ／Ｃ＜Ｖ＜Ｑｃ／Ｃ…（４） 換言すれば、 −Ｖｃ＜Ｖ＜Ｖｃ…（５） 図７ｂを参照するに、電圧電流特性から、全く電流が流れないクーロン妨害領 域−Ｖｃ＜Ｖ＜Ｖｃを除いて、印加電圧とともに電流が増加することが分かる。 クーロン妨害領域の幅は、側面ゲート８に印加する電圧により制御することがで きる。このことは、それぞれ２Ｖclおよび２Ｖchのクーロン妨害領域をもたらす ゲート電圧Ｖsga，Ｖsgbについての２つの曲線により模式的に示されている。 図８ａは、（図２のグラフに対応する方法で）メモリノード２の電圧Ｖを印加 ゲート電圧Ｖｇの関数として示したグラフであり、側面ゲート電圧Ｖsgを比較的 高いクーロン妨害閾値Ｖchをもたらす値に設定したものである。図８ｂａは、ク ーロン妨害電圧を下側の値Ｖclに設定した場合の対応するグラフである。 前述したように、メモリノード２にはいくつかの量子化電子状態が生じうる。 これらは図２において一連の点線として示されている。但し、これらの電子状態 は、メモリノード電圧Ｖがクーロン妨害限界Ｖｃを超えるようゲート電圧Ｖｇを 変化させた場合には生じえない。 図８ａ，８ｂに、ｎが−２から＋２の場合の各電子状態の特性を示す。メモリ セルＭ00に情報を書き込むために、ライトビット線Ｂｗは、図９に示すように、 ０のライトパルスＢｗ（ｍａｘ）または１のライトパルス−Ｂｗ（ｍａｘ）を受 ける。これらのパルスは、ゲートコンデンサＣｇに印加され、このようにして、 図８に示したように上限Ｖ ｇｕおよび下限Ｖｇｌの間でゲート電圧Ｖｇを変化させることができる。 次に、図８ａに示した状況、すなわち、クーロン妨害電圧Ｖｃを高い方の値Ｖ ｃｈに設定した（すなわち、ライトワード線Ｗｗがイネーブルされない）場合に ついて考える。この場合、ゲートコンデンサＣｇにライトパルス±Ｂｗ（ｍａｘ ）が印加されても、電子状態ｎ＝−２〜ｎ＝＋２のいずれもクーロン妨害の境界 ±Ｖｃｈの外（上側または下側）へは出ない。したがって、メモリノード２の電 子状態は、範囲ｎ＝−２〜ｎ＝＋２においてそのまま残る。 これに対し、クーロン妨害電圧閾値士Ｖｃが低い側の限界士Ｖｃｌに設定され るようライトワード線Ｗｗをイネーブルすると、図８ｂから分かるように、メモ リセルにデータを書き込むことができる。この場合、ライトビット線Ｂｗに“ラ イト１”パルス−Ｂｗ（ｍａｘ）を受けると、Ｖｇ＝０のとき存在する電子状態 ｎ＝−２以外のすべての電子状態の特性は、クーロン妨害閾値−Ｖｃｌより下側 へ曳きずられる。したがって、電子状態ｎ＝−２のみが残りうる。これは、２進 データ＝１を表わすのに利用できる。 同様に、“ライト０”パルス＋Ｂｗ（ｍａｘ）が印加されると、Ｖｇ＝０のと き存在する電子状態は、＋Ｂｗ（ｍａｘ）において電子状態ｎ＝＋２のみが存在 するよう上方へ曵きずられる。他の状態の特性は、上側クーロン妨害閾値Ｖｃｌ より上にあり、そのため、無効となるからである。 このようにして、唯１つの電子状態ｎ＝＋２が当該セルに残る。これは、２進デ ータ０を表わすのに利用できる。 ２進値１または０は、メモリセルの適当なロウをイネーブルし、次いで対応す るライトビット線Ｂｗに“ライト１”または“ライト０”パルスを印加すること により、選択的に当該メモリセルに書き込むことができる。上述した例では、電 子状態ｎ＝±２を利用して２進値１および０を表わした。しかし、他の電子数状 態を利用することも可能である。 ライトパルスＢｗの適切な値は、次のように定められる： （Ｖｃｈ-Ｖｃｌ）ΣＣ／Ｃｇ＞Ｂｗ（max）＞２ＶｃｌΣＣ／Ｃｇ …（６） 特定のメモリセルから情報を読み出すには、そのセルの電位計ＭＴＪ３をイネ ーブルする必要がある。図６を参照するに、この動作は、リードワード線ＷRと リードビット線ＢRに同時にイネーブル電圧を印加することにより行なわれる。 このように、メモリセルＭ00は、自身の電位計ＭＴＪ３を有し、これらが選択的 にイネーブルされて、当該メモリノード２の２進状態を示す出力電流がリードビ ット線ＢR上に生成される。適当な出力回路（図示せず）をそれ自体公知の手法 で用いることにより、リードビット線ＢRからの出力を処理することができる。 図１０に、メモリセルの他の構成例を示す。この図において、図６に示したも のと同様の要素には同じ参照番号を付してある。但し、メモリセルの接続がわず かに異なる。すなわち、デバイスＭＴＪ１は、ゲートコンデンサＣｇに代わって 、ライトビット線Ｂｗとメモリノード２との間に接続されている。その代わりに 、ゲートコンデンサＣｇは接地されている。このアレイの動作は、図６に示した ものと同様である。 図６および図１０に示したメモリセルにおいて、電位計ＭＴＪ３は、各メモリ セル内に、リードワード線ＷRおよびリードビット線ＢRに対応して、個別に設け られている。しかし、各メモリセル内に１つの電位計を有するのではなく、図１ １に示すように、アレイの各コラムにつき１つの電位計を用いるようにすること も可能である。これによって、実質的に構成を簡略化することができる。このよ うに、各ロウおよびコラムに対応付けられているのが、個々のビットラインＢお よびワードラインＷである。また、各ビットラインに対しては、図示のように接 続された複数の多段トンネル接合デバイスＭＴＪ４−６が対応付けられている。 特定のセルに情報を書き込むには、当該セルに対応する適当なワード線Ｗをイネ ーブルしてＭＴＪ１へ適切な側面ゲート電圧を印加する。さらに、ＭＴＪ４の側 面ゲートに側面ゲート電圧Ｓｗを印加することによりＭＴＪ４を開放し、ライト ビットバイアスＢがビットラインに印加されるよう にする。このバイアスＢは、２進値１または０に対応する値のものであり、図６ 〜図１０で説明したように、２進値１または０を定めるよう、メモリノード２の 電子状態を設定する。 セルから情報を読み出すには、ワード線を再びイネーブルする。さらに、切り 替え電圧ＳRをＭＴＪ５の側面ゲートに与えてＭＴＪ５を開放するとともに、ク ロック波形ＣをコンデンサＣoutを介してビットラインヘ印加する。その結果、 メモリノード２の電子状態に応じて、電子がメモリノード２から出力ノード１３ へ移送される。出力ノード１３の電子状態はＭＴＪ６の側面ゲートに接続されて いるので、そのソース／ドレイン経路に出力が発生する。 図１２に、メモリセルの別の構成を示す。書き込みに必要なセルの部分のみを 示し、読みだしの構成部分、例えばＭＴＪ３およびその関連部分は簡略化の為に 省略している。メモリセルは、この場合、側面ゲート８が電圧源（図示せず）か らの固定電圧Ｖｆを受けるよう接続された多段トンネル接合デバイスＭＴＪ１を 有する。メモリノード２は、それぞれワードコンデンサＣｗおよびビットコンデ ンサＣBによりワード線Ｗｗおよびビット線Ｂｗに接続される。 図１３ａおよびｂは、メモリセルにデータを書き込む手順を説明するためのも のである。メモリセルへ印加されるゲート電圧は、ワード線Ｗｗおよびビット線 Ｂｗに印加される電圧を組み合わせることにより得られる。両線に適切 な電圧が印加されると、セルに情報が書き込まれるが、１本の線にのみイネーブ ル電圧が印加された場合には当該セルの情報は変化しない。 図１３ａは、ゲート電圧Ｖｇに対するメモリノード電圧Ｖのグラフである。上 下のクーロン妨害境界電圧Ｖｃは破線で示してある。このメモリセルでは、Ｖｃ は、ゲート８に印加される固定ゲート電圧Ｖｆにより固定されている。ゼロゲー ト電圧においては、メモリノード２に、いくつかの電子状態＋ｎ〜−ｎが生じる 。この場合、状態１〜ｎは２進符号１を表わし、状態１〜−ｎは２進符号０を表 わす。図１３の例では、｜ｎ｜＝２である。図１３ａにおいて、セルに情報が書 き込まれるとき、ワード線Ｗｗおよびビット線Ｂｗの両方にイネーブル電圧が印 加され、その結果、比較的大きな負方向ゲート電圧Ｖｇが生じる。Ｖｇは、Ｖｇ ＝ＣｂＶｂ＋ＣｗＶｗで与えられる。この比較的大きなゲート電圧は、電子状態 −ｎ以外の各電子状態の特性をクーロン妨害閾値−Ｖｃの下側に曵きずる。この ようにして、状態−ｎのみが存在可能となり、当該セルに２進値１が書き込まれ たことになる。反対の極性のイネーブルパルスがワード線Ｗｗおよびビット線Ｂ ｗに同時に印加されると、Ｖｇ＝０で存在する電子状態は上側クーロン妨害閾値 Ｖｃへ向けて上方へ引き上げられ、その結果、電子状態＋ｎのみが存在可能とな り、他の状態はクーロン妨害閾値の作用により破壊される。このようにして、２ 進値０をセル内に 書き込むことができる。その後、ゲート電圧Ｖｇは０に戻される。その結果、２ 進値１または０がメモリセルに書き込み完了となる。 図１３ｂは、ワード線Ｗｗおよびビット線Ｂｗの一方のみがイネーブル信号を 受けた場合を示す。電子状態は、Ｖｇ＝０のときの電圧値からシフトするが、そ のずれは、閾値電圧±Ｖｃを超えるほどではなく、いずれの電子状態も破壊され ず、よって、セルに情報は書き込まれない。 データの書き込みのためワード線およびビット線に印加されるライト電圧Ｖｗ およびＶBの関係は、次のようにまとめられる。 ＣWＶW＋ＣBＶB＋ｎｅ≦−ΣＣＶｃ…（７） −ΣＣＶｃ≦ＣwＶwｎｅ…（８） −ΣＣＶｃ≦ＣBＶBｎｅ…（９） 図１４に他の変形例を示す。これは、多段トンネル接合デバイスＭＴＪ１に固 定側面ゲート電圧Ｖｆを与え、そのソースドレイン経路をビット線ＷBメモリノ ード２との間に接続し、メモリノード２は、ワード線Ｗｗと接地との間に直列接 続コンデンサＣ１，Ｃ２を介して接続したものである。コンデンサＣ１，Ｃ２は ゲートコンデンサとして 機能する。 図１４のメモリセルに２進値１を書き込む方法を図１５により説明する。書き 込み処理に先だって、ワード線およびビット線は接地レベルに維持され、書き込 み処理の間、それぞれビット線およびワード線上にバイアス電圧ＶBおよびＶｗ を受ける。図１５ａ，ｂ，ｃは、書き込み処理における順次の段階を示している 。図１５では、メモリノード２の電圧ＶをＶｗの関数として示している。Ｖｗは 、先の図面のＶｇに相当するものである。図１５において、白丸は、各ステップ の前の許容電子状態を示し、黒丸は各ステップ後の電子状態を示している。 図１５ａにおいて、ワード線に負の電圧Ｖｗが印加されると、電子状態は負方 向へシフトするが、すべての電子状態は安定のままである。これは、下側クーロ ン妨害閾値−Ｖｃより下側へまでは曳きずられないからである。図１５ｂに示し た第２のステッブにおいては、ビット線ＷBに正方向の電圧ＶBが印加され、その 結果、最上状態−ｎ以外のすべての電子状態が破壊され、メモリセルにデータが 書き込まれる。その後、ワード線およびビット線は、図１５ｃに示すようにゼロ 電圧に戻され、その結果、２進値１を表わす１つの電子状態だけがセル内に残る 。ワード線およびビット線に逆極性の電圧を印加すれば、状態＋ｎ以外のすべて の電子状態を破壊するようにして、２進値０の書き込みを行なうことができる。 図１６に、さらに別のメモリセル構成を示す。この構成は、ワード線Ｗｗとメ モリノード２と接地の三者の間に直列に接続された２個の多段トンネル接合デバ イスＭＴＪ１，ＭＴＪ２を有し、ビット線ＷBとメモリノードとの間にゲートコ ンデンサＣｇを接続したものである。セルへのデータの書き込みは、図１４、図 １５で説明したのと同じ方法により行なわれる。 前述したように、図１２、１４、１６に示したセルの読みだしのための構成は 、省略されているが、図６、１０で説明したように各メモリ内に電位計ＭＴＪ３ を設けることができる。その代わりに、図１７に示すように、メモリノード２の 電子状態を検出するために電界効果トランジスタ（ＦＥＴ）を用いることも可能 である。図１７は、メモリノード２の電子状態を検出するためのＦＥＴを図１２ に追加したものである。 図１１に示した電位計の共用構成は、前述したいずれのセルにも適用可能であ る。 さて、ここで、ＭＴＪの物理的構成を考慮するに、前述した例は、δドープ層 の選択エッチングにより構成される。但し、種々の変形および変更が可能である 。例えば、図１８に示すように、ＭＴＪの側面ゲートは必ずしもδドープ層の空 白部分により形成する必要はない。すなわち、側面ゲートは、例えば、図１８に 示したドープ層１４のような裏打ちした導体層により構成してもよい。 さらに、ＭＴＪは必ずしも、前述したようなδドープ層により構成する必要は ない。他の構成が可能であり、可変抵抗トンネル接合を製造する他の方法は、変 調ドープ構成についての分割ゲート法（split-gate method）を用いるものであ る。これは、クーウェンホーベン（Kouwenhoven，L.P.）、ジョンソン（Johnson ，A.T.）、ファンデルワール（van deｒ Vaart，N.C.）、ファンデルエンデン（ van der Enden，A.）、ハーマンス（Harmans，C.J.P.M.）、およびフォクソン（ Foxon，C.T.）による“Quantised currect in a quantum dot turnstile”，Z． Phys．B−Condensed Matter，1991，85，第381−388頁に記載されている。しか し、δドープ構成は、分割ゲート構成に関していくつかの利点を有する。まず、 メモリノードを囲む材料がエッチングにより除去されるので、浮遊容量Ｃｓを低 減でき、式（２）で与えられるマルチスタビリティファクタΔの制御にとって重 要な容量の低減が図れる。第２に、δドープ層内の高キャリア濃度に起因して空 乏領域が小さくなり、このため、デバイスサイズを小さくすることができる。第 ３に、チャネル４に接続される広範なコンデンサを形成するために、付加的なス テップを要さず、同一のプロセスを使用することができる。第４に、前述したよ うに、単一のくびれ部７により複数のトンネル接合を形成することができる。こ れは、多分、不純物によりトンネル障壁が形成されるためと考えられる。このこ とは、メモリ構造を実現する上で、また、コ・トンネル効果 （co-tunnelling effents）を低減する上で、好都合である。 以下に、幾つかの別のＭＴＪ構成を示す。図１９、図２０は、シリコンで実現 した構造を示す。これは、一般的な観点からは、ＭＴＪ構造を生み出すインター デジテート構造（interdigitated）の側面ゲートを除いて、従来のＭＯＳトラン ジスタ構造と同様である。このデバイスは、Ｓｉ製造技法を用いて実現するのが 好都合である。勿論、他の製造技法を用いることも可能である。図１９、図２０ において、ＭＴＪは、Ｓｉ基板１６上にＳｉＯ2の被覆層１７を有する。被覆層 １７は、導電チャネル１８を有し、この導電チャネル１８は、金属コンタクト２ １、２２が設けられた、高ドープソース／ドレイン領域１９、２０の間に延びて いる。このチャネルは、導電性ポリシリコン側面ゲート２３により被覆される。 この側面ゲート２３は、複数の平行に間隔を空けた指状部材すなわち指状突起（ digitations）を有する。この指状突起は、電子ビームリソグラフイーにより形 成され、絶縁酸化物領域２６によりチャネルから分離される。使用時、ゲート２ ３に電圧が印加されると、指状突起２４は、チャネル１８内に所定の間隔をもっ た複数の空乏領域２５を生じさせる。よって、チャネルは、ソース領域１９とド レイン領域２０との間に交互に導電、非導電の部分を有することになる。非導電 空乏領域２５はトンネル障壁を構成し、この構造は、電気的には図３ａに示した 多段の島配置に類似したものとなる。その結果、本デバ イスはＭＴＪとして動作する。 図２１に示した変形例では、ドーピングの形態が次のようになっている。すな わち、チャネル１８の導電部分が多結晶シリコン指状部２４の下に位置し、非導 電チャネル部分が指状部の間に位置するようになっている。このように構成され たチャネルは一連の導電部分および非導電部分を構成するので、この構造は、直 列に接続された多段トンネル接合をもたらし、これによりＭＴＪが得られる。ソ ース領域、ドレイン領域およびチャネル領域は、従来のリソグラフィー技術によ り形成できるが、指状部２４は電子ビームリソグラフィーにより形成できる。指 状部は、典型的には１０ｎｍのオーダーの幅を有し、等間隔に配置される。適当 な電子ビームリソグラフィー技術については、チェン（W.Chen）およびアーメド （H.Ahmed）による“Fabricati on of 5-7nm wide etched lines in silicon us ing 100kel electron beam lithography and polymethacrylate resist”Appl.P hys．Lett．Vol.62，第1499、1993頁を参照されたい。 次に、図２２、図２３に示す変形例では、まずチャネル上に非ドープポリシリ コンまたは二酸化珪素の縞（ストライプ）を形成し、次いでこのストライプを覆 うポリシリコンゲートを形成することにより、指状部を生成する。その結果、図 ２３の断面図から明らかなように、チャネルの導電性を空間的に変調して非導電 部分２５を設けることによ り、ＭＴＪが構成される。 図２３の変形例を図２４に示す。この例では、空乏領域が、指状部２４の下で なく、ポリシリコンストライプ２７の下に生じるよう、ドーパント濃度が配置さ れる。 図２５、図２６に、ポリシリコンまたはドープシリコンを、絶縁ＳｉＯ2層を 被覆するチャネルとして設けたさらに他の構造を示す。この構造は、半導体内に 電子とホールの対を生じさせるα粒子により発生するソフトエラーに耐性を有す る。本デバイスは、シリコン基板１６の上にＳｉＯ2被覆層１７を有し、さらに この上に、ポリシリコンまたは適当にドープされた導電シリコンの被覆チャネル ２８を形成し、ソースコンタクト２９およびドレインコンタクト３０を設けたも のである。ポリシリコンの指状部３２を有し、ＳｉＯ2層３３（図２６）により チャネル２８から絶縁されたゲート３１は、チャネルに沿って一連の空乏領域を 所定間隔で形成する。これにより、ＭＴＪ構造が得られる。この構成は、チャネ ルの長手方向に沿った断面図である図２６から理解される。 図２７に示す変形例は、被覆ゲートをうね構造（ribbed configuration）３４ にすることにより、図２５、図２６の指状部３２から得られる効果を得られるよ うにしたものである。 図２８は、Ｓｉ製造技術を用いて製造した、図１７の回路図に対応するメモリ セルを模式的に示したものである。 図２８ａ−ｄは、本デバイスの底部から頂部層の平面図を示し、図２８ｅはその 断面図を示す。種々の材料が何であるかを図面内に示してある。ＭＴＪ１は、図 ２８ａの左側に示すくびれ部により構成される。ＦＥＴは、図２８ａの右側にあ るＭＯＳトランジスタにより構成される。コンデンサＣｗおよびＣｓは、ポリＳ ｉと金属１との間で構成される。固定電圧Ｖｆは、基板を介してＭＴＪ１に印加 する。ＭＴＪ１への接地レベルは、リードワード線ＷRに接続される。図面には 、種々のリード線Ｗｗ，ＷRおよびライト線Ｂｗ，ＢRを示している。 図２９に、ＭＴＪを垂直構造とした、図２８と同様の構成を示す。垂直多層Ｍ ＴＪについては、１９９３年１０月１５日出願の英国特許出願第９３２０６６５ ．４号に開示されている。 次に、ＭＴＪの必要な動作条件について検討する。図４のデバイスを用いた実 験からデバイスパラメータを得た。このパラメータに基づいて図３０に蓄積時間 を示す。測定した蓄積時間も、この計算により説明された。図３０において、実 線は、パラメータγをもつ固有蓄積時間（intrinsic storage time）を示す。パ ラメータγは、ｅ2／（２ＣＫBＴ）で与えられる。ここに、ＫBはボルツマン定 数であり、Ｔは温度である。破線はコ・トンネル時間（co-tunnelling time）で あり、ＮはＭＴＪのトンネル接合の個数である。クーロン妨害領域内の電子の最 大数ｎmaxは、この場 合１０である。ｎmaxの近くでは蓄積時間は比較的短いが、ｎ＝ｎmax／４、γ≧ ２００、Ｎ≧５の場合には、１秒より長い蓄積時間が得られる。室温では、この 条件は、ＭＴＪの容量が０．０２ａＦより小さくなければならないことを意味し 、ＭＴＪのトンネル接合の数は５より大きいことが好ましい。 従来の高密度半導体メモリは主としてダイナミックランダムアクセスメモリ（ ＤＲＡＭ）である。しかし、ＤＲＡＭ内の情報は常時リフレッシュしなければな らず、電力を消費する。この問題を回避するため、電力消費が性能の主要要素で ある可搬コンピュータではＤＲＡＭの代わりにスタティックランダムアクセスメ モリ（ＳＲＡＭ）が使用されることが多い。但し、ＳＲＡＭは、メモリセル構造 が複雑なので、メモリ容量が小さく、価格が高い。 将来の大メモリ容量のＤＲＡＭを考えたとき、その消費電力はより増大し、最 悪の場合には動作不能となる。ＤＲＡＭセル（１６Ｍビットメモリ）の現在の設 計では、蓄積時間ｔは１ミリ秒であり、この蓄積時間内に情報をリフレッシュし なければならない。一時にメモリセルの１つのロウしかリフレッシュできないの で、１つのセルのリフレッシュは、１６メガビットの場合、２５０ナノ秒内に完 了しなければならない。１６ギガビットＤＲＡＭを考えた場合、その状況はさら に悪化し、１つのセルのリフレッシュは０．０８ナノ秒以内に終えなければなら ない。これは、現時点 でスイッチング時間が〜１０ナノ秒である周辺回路の現在の動作速度を上回って いる。たとえ、周辺回路がこの必要な速度で動作しえたとしても、電力消費は極 端に大きなものとなる。 本発明では、漏れ電流は極めて小さく、したがって、リフレッシュ時間は１０ ０秒より長くできる。このことは、図４に示した構造で実証された。このような 長い蓄積時間により、リフレッシュの頻度を低減し、電力消費をＳＲＡＭのそれ に近付けることができる。
【手続補正書】特許法第１８４条の８ 【提出日】１９９４年１２月２２日 【補正内容】 ンネル接合または多段トンネル接合デバイスにより得られる、１つのノードにお ける双安定すなわち内部メモリの概念は、グラバート（H.Grabert）およびデボ レット（Devoret）による“Single Charge Tunnelling”（ニューヨークのプレ ナムプレス（Plenum Press）発行、1992年）第311-322頁における、アベリン（A verin，D.V.）およびリカレフ（Likharev，K.K.）による“Possible Applicatio ns of Single Charge Tunnelling”においても論じられている。 本発明の目的は、ノードにおける電子数を制御するクーロン妨害を利用し、安 定な電子蓄積状態間を制御可能にかつ信頼性をもって遷移することができ、さら に、このようなセルのアレイを構成するための、個別にアドレス指定できる基本 要素（building block）となりうるメモリセルを提供することにある。 本発明の第１の見地によれば、次のような構成を有するメモリセルを含むメモ リデバイスが提供される。このメモリデバイスは、電荷を蓄積するためのメモリ ノードと、このメモリノードに接続され、蓄積電荷のレベルがクーロン妨害によ り制限される第１および第２の量子化メモリ状態を当該ノードが呈するように、 電荷キャリアに対してトンネル障壁構造を形成する障壁手段と、このトンネル障 壁構造に影響を与えるよう前記障壁手段と相互に作用する場（field）を生成す るゲート手段と、前記ノードにおける量子化状態間の遷移を起こさせるよう、電 荷キャリアが前記ト ンネル障壁構造を通過する確率を制御する制御手段とを備える。 本デバイスはメモリノードに接続されたコンデンサ手段を有してもよく、また 、前記制御手段は、電荷が障壁手段を通過する確率を制御してノードの量子化状 態間遷移を惹起するためにコンデンサ手段とトンネル障壁構造との間に電圧を印 加する手段を有してもよい。 前記制御手段は、電荷が障壁手段を通過する確率を制御してノードの量子化状 態間遷移を惹起するために、前記ゲート手段により生成される場を制御する手段 を有してもよい。 前記セルは、例えば、メモリノードのメモリ状態に応じて論理出力信号を生成 するエレクトロメータ（電位計）のような出力手段を有してもよい。 本発明は、また、アレイ状に配置された複数のメモリセルを有し、これらのセ ルは、データを書き込むためまたは個々のセルからデータを読みだすために個別 にアドレス指定できる。 第２の見地によれば、個々のセルをアドレス指定するために、メモリセルを有 するメモリデバイスは、電荷を蓄積するメモリノードと、このメモリノードに接 続され、蓄積電荷のレベルがクーロン妨害により制限される第１および第２の量 子化メモリ状態を当該ノードが呈するように、電荷キャリアに対して多段トンネ ル障壁構造を提供する手段 と、前記ノードにおける量子化状態間の遷移を起こさせるよう、前記トンネル障 壁構造を電荷キャリアが通過する確率を制御する制御手段とを備え、この制御手 段は、個々のセルに対してそれぞれ制御電位を選択的に印加する第１および第２ の手段を含み、前記制御電位の予め定めた組合せに応じて前記第１および第２の 状態間でノードを切り替える。 各メモリセルは、実質的に２次元導電層を形成するδドープ層を選択エッチン グすることにより構成することができる。ただし、他のトンネル接合構造を用い ることも可能である。 本発明の他の特徴および効果は、以下の実施例説明および添付図面を参照する ことにより一層よく理解されよう。 図１は、本発明による、電位計に接続されたナノ加工メモリセルを表わす模式 的回路図である。 図２は、図１に示したデバイスの動作原理を表わすものであり、メモリセルの メモリノード上のｎ個の電子の周期的動作について、メモリノードの電圧をゲー ト電圧の関数としてプロットしたグラフである。 図３は、図１のＭＴＪ１の構造を示す模式図である。 図４は、図１の回路に対応する実際的な構成の鳥瞰図（走査電子顕微鏡により 得られたもの）である。 図５は、ヒステリシスを呈する、デバイスのメモリ動作特性を示すグラフであ る。 図６は、行列（ロウおよびコラム）状に配置されたメモリセルのアレイを示す 図である。 ル接合デバイスを示す図である。 図３０は、図４に示したメモリノードの、電子状態対蓄積時間特性のグラフで ある。 図１において、本発明によるメモリデバイスは、メモリノード２を有するメモ リセル１を含む。メモリノード２の電圧Ｖは電位計３により検出される。 メモリセル１は、側面ゲート多段トンネル接合デバイスＭＴＪ１と、これに直 列接続されたゲートコンデンサＣｇとを有し、このゲートコンデンサＣｇはゲー ト電圧Ｖｇの電圧源に接続されている。ＭＴＪ１の側面ゲートは、側面ゲート電 圧Ｖｓｇの電圧源に接続されている。メモリノード２の電圧Ｖは、ゲートコンデ ンサに印加される電圧Ｖｇと、ノード２に蓄積された電荷の双方に依存する。ノ ード２に出入りする電子の移動は、多段トンネル接合ＭＴＪ１を通してのみ可能 である。後に詳述するように、多段トンネル接合デバイスは、いくつかのトンネ ル接合を直列接続したものとみなせる。本明細書において、多段接合（ＭＴＪ： multiple tunnnel junctlon）デバイスとは３個以上のトンネル接合を直列接続 したものであり、本デバイスの一端の電荷の絶対値｜Ｑ｜が臨界電荷Ｑより小さ いとき、すなわち−Ｑｃ＜Ｑ＜Ｑｃの場合、ターロン妨害により単一電子のＭＴ Ｊ１の通過は阻止される。 なお、Ｑｃは、次のように表わされる。 Ｑｃ＝（ｅＣ／ΣＣ）（（１＋Δ）／２）…（１） ここに、ΣＣは、総容量Ｃ＋Ｃｇ＋Ｃｓである。ＣｓはＭＪＴ１の容量、Ｃｇは ゲート容量、Ｃｓは浮遊容量であり、Δは次式により与えられる多重状態条件を 決定するものである。 Δ＝（（Ｎ−１）／Ｎ）（（Ｃｇ＋Ｃｓ）／Ｃ）…（２） ここに、ＮはＭＴＪ１のトンネル接合の数である。メモリノードの電圧Ｖは次式 で与えられる。 Ｖ＝（ｅ／ΣＣ）（（ＣｇＶｇ／ｅ）−ｎ）…（３） ここに、ｎはノード上の超過電子の数である。 式（３）は、図２にプロットされ、ｎの異なる値について一連の平行線を破線 で示している。クーロン妨害の範囲（colomn Blockade regime）内、すなわち、 −Ｑｃ／Ｃ＜Ｖ＜Ｑｃ／Ｃ内では、電子はメモリノード２に出入りできない。ク ーロン妨害により設定されるメモリノード２の電圧Ｖの上限および下限、すなわ ち±Ｑｃ／Ｃは、図２の鎖線で示されている。電圧Ｖがクーロン妨害領域の境界 に達すると、クーロン妨害範囲内のノード２のエネルギを維持するために電子が １個入り込む、または出ていく。 請求の範囲 １．メモリセルを有するメモリデバイスであって、 電荷を蓄積するメモリノード（２）と、 このメモリノードに接続され、蓄積電荷のレベルがクーロン妨害により制限さ れる第１および第２の量子化メモリ状態を当該ノードが呈するように、電荷キャ リアに対するトンネル障壁構造を形成する障壁手段（ＭＴＪ１）と、 前記トンネル障壁構造に影響を与えるよう前記障壁手段と相互に作用する場（ field）を生成するゲート手段（８）と、 前記ノードにおける量子化状態間の遷移を起こさせるよう、電荷キャリアが前 記トンネル障壁構造を通りぬける確率を制御する制御手段（Ｖｓｇ，Ｖｇ）と、 を備えたメモリデバイス。 ２．請求項１記載のメモリデバイスにおいて、前記メモリノードに接続されたコ ンデンサ手段（Ｃｇ）を有し、前記制御手段は、電荷が前記障壁手段を通りぬけ る確率を制御してノードの量子化状態間遷移を惹起するために前記コンデンサ手 段にゲート電圧（Ｖｇ）を印加する手段を有するメモリデバイス。 ３．請求項１または２に記載のメモリデバイスにおいて、前記制御手段は、ゲー ト手段（８）により発生する場を制御する手段（Ｖｓｇ）を有し、電荷が前記障 壁手段を通りぬける確率を制御してノードの量子化状態間遷移を惹起す るメモリデバイス。 面ゲート手段は、前記基板内に他の導電層（１４）を有するメモリデバイス。 ２４．請求項１〜１９のいずれかに記載のメモリデバイスにおいて、前記トンネ ル障壁構造を形成する手段は、ソース（２１）と、ドレイン（２２）と、ソース からドレインへ延びるチャネル（１８）と、該チャネル内に所定間隔の複数の空 乏領域（２５）を誘起して前記トンネル障壁構造を構成する複数の領域（２４） を有するゲート（２３）とにより構成されるメモリデバイス。 ２５．請求項２４記載のメモリデバイスにおいて、前記ゲート領域は、間隔をも って配置された指状部（２４）を有するメモリデバイス。 ２６．請求項２４記載のメモリデバイスにおいて、前記ゲート領域は、間隔をも ってゲートの厚さを変調した部分を有するメモリデバイス。 ２７．メモリセルを有するメモリデバイスであって、 電荷を蓄積するメモリノード（２）と、 このメモリノードに接続され、蓄積電荷のレベルがクーロン妨害により制限さ れる第１および第２の量子化メモリ状態を当該ノードが呈するように、電荷キャ リアに対する多段トンネル障壁構造を形成する手段（ＭＴＪ１）と、 前記ノードにおける量子化状態間の遷移を起こさせるよう、前記トンネル障壁 構造を電荷キャリアが通りぬける確率を制御する制御手段とを備え、 該制御手段は、前記セルにそれぞれの制御ポテンシャルを選択的に印加する第 １および第２の手段（Ｖｓｇ，Ｖｇ）を有し、該制御ポテンシャルの予め定めた 組合せに応じて前記第１および第２の状態間で前記ノードを切り替えるメモリデ バイス。 ２８．請求項２７記載のメモリデバイスにおいて、前記多段トンネル障壁構造を 形成する手段は側面ゲート（８）を有するメモリデバイス。

Claims (1)

  1. 【特許請求の範囲】 １．メモリセルを有するメモリデバイスであって、 電荷を蓄積するメモリノード（２）と、 このメモリノードに接続され、蓄積電荷のレベルがクーロン妨害により制限さ れる第１および第２の量子化メモリ状態を当該ノードが呈するように、電荷キャ リアに対するトンネル障壁構造を形成する手段（ＭＴＪ１）と、 前記トンネル障壁構造に影響を与える場（field）を生成するゲート手段（８ ）と、 前記ノードにおける量子化状態間の遷移を起こさせるよう、電荷キャリアが前 記トンネル障壁構造を通りぬける確率を制御する制御手段（Ｖｓｇ，Ｖｇ）と、 を備えたメモリデバイス。 ２．請求項１記載のメモリデバイスにおいて、前記メモリノードに接続されたコ ンデンサ手段（Ｃｇ）を有し、前記制御手段は、電荷が前記障壁手段を通りぬけ る確率を制御してノードの量子化状態間遷移を惹起するために前記ゲートコンデ ンサ手段にゲート電圧（Ｖｇ）を印加する手段を有するメモリデバイス。 ３．請求項１または２に記載のメモリデバイスにおいて、前記制御手段は、ゲー ト手段（８）により発生する場を制御する手段（Ｖｓｇ）を有し、電荷が前記障 壁手段を通りぬける確率を制御してノードの量子化状態間遷移を惹起するメモリ デバイス。 ４．請求項１、２、３または４記載のメモリデバイスにおいて、前記メモリノー ドに接続された他のトンネル障壁構造（ＭＴＪ２）を形成する手段を有するメモ リデバイス。 ５．請求項４に記載のメモリデバイスにおいて、前記他のトンネル障壁構造に影 響を与える場を生成するゲート手段（８）をさらに有するメモリデバイス。 ６．請求項１〜５のいずれかに記載のメモリデバイスにおいて、前記メモリノー ドのメモリ状態に応じて論理出力信号を発生する出力手段を有するメモリデバイ ス。 ７．請求項６記載のメモリデバイスにおいて、前記出力手段は電位計（ＭＴＪ３ ）を有するメモリデバイス。 ８．請求項１〜７のいずれかに記載のメモリデバイスにおいて、複数のメモリセ ル（Ｍmn）を有するメモリデバイス。 ９．請求項８記載のメモリデバイスにおいて、前記メモリセルは行列状に配置さ れ、該行および列にそれぞれ対応して前記ゲート手段（８）により発生する場を 制御する複数のアドレス線（Ｗｗ，Ｂｗ）が設けられ、少なくとも１つのセルは 、このセルの行および列に対応するアドレス線上の制御ポテンシャルの予め定め た組合せに応答して、前記第１および第２の状態間で個別に前記セルを切り替え る第１および第２の手段を有するメモリデバイス。 １０．請求項９記載のメモリデバイスにおいて、前記セルは、ソース・ドレイン 経路がメモリノードに接続された側面ゲートＭＴＪと、前記メモリノード（２） と当該セルに 対応する列および行アドレス線の一方（Ｂｗ）との間に接続されたゲートコンデ ンサ（Ｃｇ）を定める手段とを有し、前記ＭＴＪの側面ゲート（８）は前記セル に対応するアドレス線の他方（Ｗｗ）に接続されるメモリデバイス。 １１．請求項９記載のメモリデバイスにおいて、前記セルは、メモリノード（２ ）と当該セルに対応する列および行アドレス線の一方（Ｂｗ）とにソース・ドレ イン経路が接続された側面ゲートＭＴＪを有し、該ＭＴＪの側面ゲート（８）は 当該セルに対応するアドレス線の他方（Ｗｗ）に接続され、さらに前記セルは、 前記メモリノードに接続されたゲートコンデンサ（Ｃｇ）を定める手段を有する メモリデバイス。 １２．請求項９記載のメモリデバイスにおいて、前記セルは、ソース・ドレイン 経路がメモリノードに接続されるとともに、側面ゲートが固定電圧源（Ｖｆ）に 接続された側面ゲートＭＴＪと、前記メモリノード（２）と当該セルの列アドレ ス線（Ｂｗ）との間に接続された第１のゲートコンデンサ（ＣB）を定める手段 と、前記メモリノードと当該セルの行アドレス線（Ｗｗ）との間に接続された第 ２のゲートコンデンサ（Ｃｗ）を定める手段とを有するメモリデバイス。 １３．請求項９記載のメモリデバイスにおいて、前記セルは、メモリノード（２ ）と当該セルに対応する列および行アドレス線の一方（Ｗｗ）とにソース・ドレ イン経路が接 続されるとともに、固定電圧源（Ｖｆ）に側面ゲートが接続された側面ゲートＭ ＴＪと、前記メモリノードと当該セルの列および行アドレスの他方との間に接続 されたゲートコンデンサ（Ｃ1）を定める手段とを有するメモリデバイス。 １４．請求項９記載のメモリデバイスにおいて、前記セルは、各々、前記メモリ ノード（２）にソース・ドレイン経路が接続され、固定電圧源（Ｖｆ）に側面ゲ ートが接続された第１および第２の側面ゲートＭＴＪ（ＭＴＪ１，ＭＴＪ２）を 有し、一方のＭＴＪ（ＭＴＪ２）のソース・ドレイン経路が当該セルに対応する 列および行アドレス線の一方（Ｗｗ）に接続され、さらに、前記セルは、前記メ モリノードと、当該セルの列および行アドレス線の他方（ＷB）との間に接続さ れたゲートコンデンサ（Ｃｇ）を定める手段を有するメモリデバイス。 １５．請求項９〜１４のいずれかに記載のメモリデバイスにおいて、前記セルの それぞれのメモリ状態に応じて論理出力信号を生成する出力手段（ＭＴＪ３，Ｆ ＥＴ）を各セル内に有するメモリデバイス。 １６．請求項１５記載のメモリデバイスにおいて、各前記出力手段は、ソース・ ドレイン経路、および、前記メモリノードに接続されたゲートを有するデバイス と、列および行読みだし線（ＷR，ＢR）を有するアレイとを有し、該出力手段の ソース・ドレイン経路が、当該セルに対応する列 および行読みだし線の間に接続されたメモリデバイス。 １７．請求項１６記載のメモリデバイスにおいて、前記出力手段は、側面ゲート ＭＴＪ（ＭＴＪ３）から構成され、そのソース・ドレイン電流は前記メモリノー ドのメモリ状態に依存して変調されるメモリデバイス。 １８．請求項１６記載のメモリデバイスにおいて、前記出力手段はＦＥＴにより 構成されるメモリデバイス。 １９．請求項１６、１７または１８のメモリデバイスにおいて、前記セルを個別 にアドレス指定するため、前記読みだし線に対して読みだしアドレス信号を選択 的に印加する手段を有するメモリデバイス。 ２０．請求項１〜１９のいずれかに記載のメモリデバイスにおいて、前記トンネ ル障壁構造を形成する手段は、基板内のδドープ層に対する選択エッチングおよ びリソグラフィーにより形成した導電チャネル（４）を有し、該チャネルは、Ｍ ＴＪの特性を呈するくびれた幅の領域（７）を有するメモリデバイス。 ２１．請求項２０記載のメモリデバイスにおいて、前記くびれた領域に近接した 側面ゲート手段（８）を有するメモリデバイス。 ２２．請求項２１記載のメモリデバイスにおいて、前記側面ゲート手段（８）は 、前記チャネルから離れたδドープ層の一部分からなるメモリデバイス。 ２３．請求項２１記載のメモリデバイスにおいて、前記側 面ゲート手段は、前記基板内に他の導電層（１４）を有するメモリデバイス。 ２４．請求項１〜１９のいずれかに記載のメモリデバイスにおいて、前記トンネ ル障壁構造を形成する手段は、ソース（２１）と、ドレイン（２２）と、ソース からドレインへ延びるチャネル（１８）と、該チャネル内に所定間隔の複数の空 乏領域（２５）を誘起して前記トンネル障壁構造を構成する複数の領域（２４） を有するゲート（２３）とにより構成されるメモリデバイス。 ２５．請求項２４記載のメモリデバイスにおいて、前記ゲート領域は、間隔をも って配置された指状部（２４）を有するメモリデバイス。 ２６．請求項２４記載のメモリデバイスにおいて、前記ゲート領域は、間隔をも ってゲートの厚さを変調した部分を有するメモリデバイス。 ２７．メモリセルを有するメモリデバイスであって、 電荷を蓄積するメモリノード（２）と、 このメモリノードに接続され、蓄積電荷のレベルがクーロン妨害により制限さ れる第１および第２の量子化メモリ状態を当該ノードが呈するように、電荷キャ リアに対する多段トンネル障壁構造を形成する手段（ＭＴＪ１）と、 前記ノードにおける量子化状態間の遷移を起こさせるよう、前記トンネル障壁 構造を電荷キャリアが通りぬける確率を制御する制御手段とを備え、 該制御手段は、前記セルにそれぞれの制御ポテンシャルを印加する第１および 第２の手段（Ｖｓｇ，Ｖｇ）を有し、該制御ポテンシャルの予め定めた組合せに 応じて前記第１および第２の状態間で前記ノードを切り替えるメモリデバイス。 ２８．請求項２７記載のメモリデバイスにおいて、前記多段トンネル障壁構造を 形成する手段は側面ゲート（８）を有するメモリデバイス。
JP51491894A 1992-12-18 1993-12-17 メモリデバイス Expired - Fee Related JP3512185B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
GB9226382.1 1992-12-18
GB929226382A GB9226382D0 (en) 1992-12-18 1992-12-18 Memory device
PCT/GB1993/002581 WO1994015340A1 (en) 1992-12-18 1993-12-17 Memory device

Publications (2)

Publication Number Publication Date
JPH08506214A true JPH08506214A (ja) 1996-07-02
JP3512185B2 JP3512185B2 (ja) 2004-03-29

Family

ID=10726806

Family Applications (1)

Application Number Title Priority Date Filing Date
JP51491894A Expired - Fee Related JP3512185B2 (ja) 1992-12-18 1993-12-17 メモリデバイス

Country Status (5)

Country Link
EP (1) EP0674798B1 (ja)
JP (1) JP3512185B2 (ja)
DE (1) DE69324823T2 (ja)
GB (1) GB9226382D0 (ja)
WO (1) WO1994015340A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007227879A (ja) * 2006-02-24 2007-09-06 Hitachi Ltd 単一電荷トンネル素子
JP2011082515A (ja) * 2009-10-12 2011-04-21 Hitachi Ltd 電荷キャリアデバイス

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB9415718D0 (en) 1994-08-03 1994-09-21 Hitachi Europ Ltd Conduction control device
US5604154A (en) * 1994-10-27 1997-02-18 Nippon Telegraph And Telephone Corporation Method of manufacturing coulamb blockade element using thermal oxidation
US6753568B1 (en) 1996-11-15 2004-06-22 Hitachi, Ltd. Memory device
US6060723A (en) 1997-07-18 2000-05-09 Hitachi, Ltd. Controllable conduction device
EP0843361A1 (en) * 1996-11-15 1998-05-20 Hitachi Europe Limited Memory device
EP0843360A1 (en) 1996-11-15 1998-05-20 Hitachi Europe Limited Memory device
EP0892440A1 (en) 1997-07-18 1999-01-20 Hitachi Europe Limited Controllable conduction device
AT405109B (de) * 1997-05-21 1999-05-25 Wasshuber Christoph Dipl Ing D Ein-elektron speicherbauelement
GB9724642D0 (en) 1997-11-21 1998-01-21 British Tech Group Single electron devices
KR100325689B1 (ko) * 1999-12-01 2002-02-25 오길록 전자-홀 결합을 이용한 단전자 메모리 소자
US7122413B2 (en) 2003-12-19 2006-10-17 Texas Instruments Incorporated Method to manufacture silicon quantum islands and single-electron devices

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3259759A (en) * 1960-07-05 1966-07-05 Gen Electric Laminated electronic devices in which a tunneling electron-permeable film separates opposed electrodes
US3643237A (en) * 1969-12-30 1972-02-15 Ibm Multiple-junction tunnel devices
US3882472A (en) * 1974-05-30 1975-05-06 Gen Instrument Corp Data flow control in memory having two device memory cells
US3986180A (en) * 1975-09-22 1976-10-12 International Business Machines Corporation Depletion mode field effect transistor memory system
US4103312A (en) * 1977-06-09 1978-07-25 International Business Machines Corporation Semiconductor memory devices
GB2256313B (en) * 1991-01-04 1995-03-29 Hitachi Europ Ltd Semiconductor device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007227879A (ja) * 2006-02-24 2007-09-06 Hitachi Ltd 単一電荷トンネル素子
JP2011082515A (ja) * 2009-10-12 2011-04-21 Hitachi Ltd 電荷キャリアデバイス

Also Published As

Publication number Publication date
GB9226382D0 (en) 1993-02-10
EP0674798B1 (en) 1999-05-06
EP0674798A1 (en) 1995-10-04
JP3512185B2 (ja) 2004-03-29
WO1994015340A1 (en) 1994-07-07
DE69324823D1 (de) 1999-06-10
DE69324823T2 (de) 1999-11-04

Similar Documents

Publication Publication Date Title
US5677637A (en) Logic device using single electron coulomb blockade techniques
US5952692A (en) Memory device with improved charge storage barrier structure
KR100294691B1 (ko) 다중층양자점을이용한메모리소자및제조방법
JP2991931B2 (ja) 半導体装置およびそれらの製造方法
King et al. Charge-trap memory device fabricated by oxidation of si/sub 1-x/ge/sub x
Toth et al. Quasiadiabatic switching for metal-island quantum-dot cellular automata
US5825063A (en) Three-terminal silicon synaptic device
US6034886A (en) Shadow memory for a SRAM and method
US8081499B2 (en) Semiconductor integrated circuit
EP0843361A1 (en) Memory device
JP3512185B2 (ja) メモリデバイス
US6753568B1 (en) Memory device
US20220139933A1 (en) Memory cell and methods thereof
JPH10200001A (ja) メモリデバイス
US5844834A (en) Single-electron memory cell configuration
Korotkov Coulomb blockade and digital single-electron devices
EP0083418B1 (en) Non-volatile dynamic ram cell
Nakazato et al. Enhancement of Coulomb blockade in semiconductor tunnel junctions
US7457173B2 (en) Area efficient differential EEPROM cell with improved data retention and read/write endurance
Silva et al. Nonvolatile silicon memory at the nanoscale
EP0048815B1 (en) Non-volatile static semiconductor memory cell
Katayama et al. Design and analysis of high-speed random access memory with coulomb blockade charge confinement
JP2005175224A (ja) 電界型単電子箱多値メモリ回路およびその制御方法
Stone et al. A high-speed silicon single-electron random access memory
Natori et al. A Monte Carlo Study of Current–Voltage Characteristics of the Scaled-Down Single-Electron Transistor with a Silicon Rectangular Parallelepiped Quantum Dot

Legal Events

Date Code Title Description
A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040106

LAPS Cancellation because of no payment of annual fees