JPH08504989A - 非サイクル有向グラフについてアービトレートする方法及び装置 - Google Patents

非サイクル有向グラフについてアービトレートする方法及び装置

Info

Publication number
JPH08504989A
JPH08504989A JP6515314A JP51531494A JPH08504989A JP H08504989 A JPH08504989 A JP H08504989A JP 6515314 A JP6515314 A JP 6515314A JP 51531494 A JP51531494 A JP 51531494A JP H08504989 A JPH08504989 A JP H08504989A
Authority
JP
Japan
Prior art keywords
node
nodes
bus
signal
parent
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP6515314A
Other languages
English (en)
Other versions
JP3638949B2 (ja
Inventor
オプレスク,フローリン
Original Assignee
アプル・コンピュータ・インコーポレーテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by アプル・コンピュータ・インコーポレーテッド filed Critical アプル・コンピュータ・インコーポレーテッド
Publication of JPH08504989A publication Critical patent/JPH08504989A/ja
Application granted granted Critical
Publication of JP3638949B2 publication Critical patent/JP3638949B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/28Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40Bus networks
    • H04L12/40052High-speed IEEE 1394 serial bus
    • H04L12/40078Bus configuration
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14Handling requests for interconnection or transfer
    • G06F13/36Handling requests for interconnection or transfer for access to common bus or bus system
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14Handling requests for interconnection or transfer
    • G06F13/36Handling requests for interconnection or transfer for access to common bus or bus system
    • G06F13/368Handling requests for interconnection or transfer for access to common bus or bus system with decentralised access control
    • G06F13/37Handling requests for interconnection or transfer for access to common bus or bus system with decentralised access control using a physical-position-dependent priority, e.g. daisy chain, round robin or token passing
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00Digital computers in general; Data processing equipment in general
    • G06F15/16Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G06F15/163Interprocessor communication
    • G06F15/173Interprocessor communication using an interconnection network, e.g. matrix, shuffle, pyramid, star, snowflake
    • G06F15/17337Direct connection machines, e.g. completely connected computers, point to point communication networks
    • G06F15/17343Direct connection machines, e.g. completely connected computers, point to point communication networks wherein the interconnection is dynamically configurable, e.g. having loosely coupled nearest neighbor architecture
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/28Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40Bus networks
    • H04L12/40052High-speed IEEE 1394 serial bus
    • H04L12/40084Bus arbitration
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L45/00Routing or path finding of packets in data switching networks
    • H04L45/48Routing tree calculation

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Signal Processing (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Software Systems (AREA)
  • Bus Control (AREA)
  • Small-Scale Networks (AREA)
  • Computer And Data Communications (AREA)

Abstract

(57)【要約】 システムバスに沿ったノードの任意アセンブリが非サイクル有向グラフに変更されているシステムにおいて、バスアービトレーション方式を実現する。ノードの階層配列は1つのノードをルートと指定させる一方で、他の全てのノードはそれらがリンクしているノードとの間に親子関係を確定している。各ノードは所定の確認優先順位方式を確定させて、複数の接続された子ポートを有していても良い。公正バスアクセスアービトレーションは所定のポート優先順位に対応するシーケンスでバス許可を実行して、全てのノードをバスでターンさせる。ルートノードは、等時性データ転送を要求するルートノードに対応するのに有用であるバスアクセスを獲得するために常にその優先アクセス状態をアサートしても良い。あるいは、バスアクセスに関わるトークンが先に説明した所定のポート優先順位方式に従ってノードを巡って渡されて行くようなトークンパッシングアービトレーション方式を実現しても良い。必然的な誤りの検出時、あるいは既存のノードに対する接続の追加又は除去の時点で、いずれかのノードによりプレエンプティブバス初期設定をトリガしても良い。

Description

【発明の詳細な説明】 非サイクル有向グラフについてアービトレートする方法及び装置 発明の背景 関連出願 本出願は、本出願の譲受人にそれぞれ譲渡されており且つ本出願と同時に出願 された名称「Method and Apparatus for Uniqu e Address Assignment,Node Self−Ident ification and Topology Mapping for a Directed Acyclic Graph」による出願Serial No.07/994,402及び名称「Method and Apparat us for Transforming an Arbitrary Acy clic Topology Collection of Nodes in to an Acyclic Directed Graph」による出願Se rial No.07/994,117に関連している。発明の分野 本発明はコンピュータシステムに関する。さらに特定すれば、本発明は、コン ピュータシステムの複数の任意に組立てられた要素の間に通信方式を確立し且つ それを利用する方法及び装置に関する。背景 所定のコンピュータシステムの内部の構成要素は、それらの要素自体の間で信 号を搬送する能力を必要とする。非常に単純なシステムでは、システムの各要素 をシステムのその他の全ての部品に直接ワイヤリングさせることが可能である。 しかし、現実には、コンピュータを拡張自在にし、且つ未知の数のシステム部品 に対応するために、コンピュータ設計者はずっと以前に通信バスの概念を開発し た。 バスは、コンピュータシステム全体を通って走る1本又は複数本のワイヤなど の通信経路である。システムの各構成要素は、システム中のその他の構成要素の 各々に理論上接続されるべきバスにプラグインされるだけで良い。構成要素間に は単一の通信チャネルしか存在しえないので、各構成要素が他の構成要素と同時 に通信できないことは言うまでもない。通信バスを利用する場合、1つの構成要 素からの重要な情報部分をバスアクセスを待機しながらの係属状態に放置するこ とのない効率良い方式で他の構成要素と通信するために各構成要素がバスを使用 できるように、何らかの形態で共用構造を確定することが必要である。バス上の 構成要素がバスを共用するための方法を一般にバスアービトレーション方式とい う。 重要な情報の流れを最大にするようにバスアービトレーション方式を最適化す るという重大な要求に加えて、柔軟性をできる限り残しつつシステム遅延を最小 にするために、バス自体の物理的(及び論理的/電気的)構成を最適化でき、ま た、そのようにすべきである。 バスに付随する他の構成要素と通信するためには、各構成要素はそのバスに関 して実現された通信規約と一致する送受信回路などのハードウェアを具備しなけ ればならない。そのような通信規格の1つは、この文書に付録Aとして添付され ている表題「High Performance Serial Bus」のI EEE規格文書P1394の中に記載されている。P1394に記載されている 規格は同じバックプレーン上のカード、他のバックプレーン上のカード及び外部 周辺機器の間で低コストで相互接続を実行しようとするものである。 従来の技術のバス又はネットワークは、どれをどこにプラグ接続すべきかを知 ることを要求していた。たとえば、多くのコンピュータの背面には、特定の周辺 機器に対応する指定ポートがある。コンピュータの中には、マウス及びキーボー ドなどの構成要素に対してADBと呼ばれるバスを使用し、他の周辺機器に対し てはSCSIバスを使用するMacintoshのようにいくつかのバスを実現 するものもある。これらの型のバスはディジーチェーン要素を一体に構成するが 、その接続のトポロジーは限られている。他に知られているバス/ネットワーク は、ネットワークのノードをリングとして、すなわち、動作するためには閉成さ れなければならないループに配列することを要求する。最後に、星状配列、すな わち、ハブ・スポーク配列は各ノードを中央マスタに直接リンクすることを必要 としていた。従来の技術のシステムの各々には、望ましい程度の柔軟性が欠けて いる。 コンピュータの要素を1つのバスに任意に取り付けることが可能であり、それ に際して、任意トポロジーをシステムにより構成要素の所定の配列を要求するこ となく機能システムに変更できることが望ましいであろうし、従って、それが本 発明の目的である。 発明の概要 本発明の目的は、ノードの接続が非サイクル有向グラフに変更されているコン ピュータシステムバス又はネットワークに関して公正バスアクセスアービトレー ション方式を提供することである。 本発明の別の目的は、ノードの接続が非サイクル有向グラフに変更されている コンピュータシステムバス又はネットワークに関して優先バスアクセスアービト レーション方式を提供することである。 本発明の別の目的は、ノードの接続が非サイクル有向グラフに変更されている コンピュータシステムバス又はネットワークに関してトークンパッシングバスア ービトレーションの方法を提供することである。 本発明のさらに別の目的は、非サイクル有向グラフに変更されているノードの ネットワークにおいて誤りが検出されたとき又は動作中にノードが増減されたと きにネットワーク中のどのノードによってもプレエンプティブバス初期設定をト リガしうるメカニズムを提供することである。 本発明のこれらの目的及びその他の目的は、システムバスに沿ったノードの任 意アセンブリが非サイクル有向グラフに変更されているシステムで実現される。 ノードの階層配列は1つのノードをルートと指定する一方で、他の全てのノード はそれらのノードがリンクしているノードとの間に親子関係を成立させている。 各ノードは所定の肯定応答優先順位方式を成立させた複数の接続された子ポート を有しても良い。公正バスアクセスアービトレーションは、所定のポート優先順 位に相応するシーケンスでバス許可を実行して、全ノードをバスでターンさせる 。ルートノードは、等時性データ転送を要求するルートノードに対応するのに有 用であるバスアクセスを獲得するために、常にその優先アクセス状態をアサート しても良い。あるいは、トークンパッシングアービトレーション方式を実現して も良く、その場合、バスアクセスに関わるトークンは先に説明した所定のポート 優先順位方式に従ってノードを巡って渡されて行く。プレエンプティブバス初期 設 定は、必然的な誤りの検出時、あるいは既存のノードに対する接続の追加又は除 去の時点でいずれかのノードによってトリガされれば良い。 図面の簡単な説明 本発明の目的、特徴及び利点は以下の詳細な説明から明白になるであろう。そ の中で: 図1は、本発明に従って利用されるハードウェア層実現のブロック線図を示す 。 図2(a)〜図2(b)は、ノードの任意の組立てられた集合体を示し、その 一方は非サイクルであり、他方は複数のサイクルを含む。 図3(a)は、本発明に従ったグラフ変換プロセスを受ける図2(a)のノー ドの任意に組立てられた集合体である。 図3(b)〜図3(d)は、本発明を実現するに際してのノード間の代替通信 交換を示す。 図3(e)は、図2(a)のノードの任意に組立てられたネットワークから得 られる有向グラフを図式的に示す。 図4は、ルート競合を変更することを要求する対称グラフ配列を示す。 図5は、指示されうる固有アドレス割当て順序をもつ非サイクル有向グラフを 示す。 図6(a)〜図6(f)は、本発明の好ましい実施例に従ってグラフ変換手続 きを実行するためのプロセスの流れを示す。 発明の詳細な説明 任意のトポロジーを有するバスを利用する方法及び装置を説明する。以下の説 明中、本発明を完全に理解させるために様々なコンピュータ素子などの数多くの 特定の詳細な事項を述べる。しかしながら、そのような特定の詳細な事項がなく とも本発明を実施しうることは当業者には自明であろう。別の場合には、本発明 を無用にわかりにくくしないために周知の制御構造やコード化技法を詳細には説 明しなかった。 この詳細な説明を通して、説明に比喩による明確性を与えるために数多くの描 写用語を導入している。たとえば、所定のトポロジーの中におけるノード間の親 子関係という表現がしばしば見られる。この目的は、最終的に導出されるグラフ に至る「方向」の概念を表わすことである。以下に説明するように、任意のトポ ロジーが非サイクル有向グラフに変化されたならば、1つのノードは「ルート」 ノードとして識別されることになる。ルートノードは親ノードをもたず、ルート ノードに論理の上ですぐ隣接している全てのノードはそのルートの子ノードであ る。「ツリー」の比喩は「ブランチ(枝)」及び「リーフ(葉)」と呼ばれるノ ードを取り入れることによって完成する。 ここで説明するバスアーキテクチャは単一のコンピュータに関わる素子に関連 して説明されるのであるが、一般に、より広い範囲を有する。本発明は、バスト ポロジーを定義するに際して、装置のネットワークにおけるように一体にリンク されたノードの任意に組立てられたどのような集合体にも適用可能である。注意 しなければならない1点は、ノードと物理的コンピュータ素子とを区別する必要 があるということである。バスに常駐すべき各素子に関連して、少なくとも1つ のノード物理層制御装置がある。状況によっては、所定の1つの素子を複数のノ ードと関連させると有利であろうが、通常の場合には、バスにある装置又は素子 と、ノードとの間には1対1の対応がある。 そこで図1を参照すると、ノード10のブロック線図が示されている。ノード を物理的にいかに実現するかは多少は任意である。本発明の好ましい実施例の実 現形態では、ノードは付録Aとして添付したIEEE P1394 High Performance Serial Bus 通信規約に準拠するように設計 されている。ノード10はアービトレーション状態機械論理11を含む。このア ービトレーション状態論理機械論理は、ここで説明すべき技法及びアルゴリズム を実行するためのあらゆる論理回路を取り入れている。この回路はプログラマブ ルロジックアレイ(PLA)から構成されていても良く、あるいはここで説明す る機能を実行するように独自に設計されていても良い。ノード論理により実行さ れるべき機能を説明したならば、当業者はむやみに説明を加えなくとも本発明を 実現することができるであろう。ノードは、その論理によって、バス初期設定、 ツリー識別、自己識別及びバスアービトレーションの機能を含む最小限のアービ トレーションプロトコルを実現するが、それら全ての機能については以下にさら に詳細に説明する。 図1に示すノード10は送信側マルチプレクサ12及び13と、データ送信器 、受信器及び再同期装置14とをさらに含む。図1に示すノードは局所ホスト1 5に結合している。局所ホスト15は、システム中の他の構成要素と通信するこ とが必要であるディスクドライブ、CPU、キーボード又は他の何らかの構成要 素などの、バスに付属させたい何らかの装置であれば良い。ノード10は通信リ ンクを介して他のノードと通信する。リンクは2つのポートの間の接続であって 、直接的、実用的な用語でいえばケーブルセグメントであるが、通常は何らかの 物理通信チャネルとして実現されれば良い。リンクは、最低でも、それが接続す る2つのポートの間に半二重通信チャネルを構成することが可能であるべきであ ろう。ポートはノードとリンクとの間のインタフェースである。本発明に従えば 、ポートはデータ及びアービトレーション信号を送受信する能力を有していなけ ればならない。ポートは、それがリンクを介して別のポートに接続しているか否 かを判定することもできなければならない。これを容易にする1つの方法は、接 続しているポートによってリンクを介して、リンクの他端にあるポートにより検 出可能であるバイアス電圧を印加させるというものである。すなわち、1つのポ ートに、他端でポートに接続していないリンク、裸リンクが付属している場合に は、そのポートは接続ポートではないと判定するのである。図1では、図示され ているノード10は接続リンク17,18及び19をそれぞれ有する3つの外部 ポート21,22及び23を有する。 本発明を実現するためのノードに関わる実現規則のいくつかは、1つのノード が1つ又は複数のポートを有していて良いということである。ノードはそのポー トのいずれか1つでデータを送受信可能であるべきであろう。ノードは一度にイ ネーブルされているポートのうち唯一つのポートでデータを受信可能であり且つ 残る全てのイネーブルされたポートではこのデータを送信可能であるべきであろ う。ノードはそのポートの全てを介して信号メッセージを同時に且つ独立して送 受信可能であるべきであろう。ノードのポートごとに別個の信号トランシーバ、 エンコーダ及びデコーダが要求される。最低限の実現ノードは局所ホスト装置を 必要としない。たとえば、そのようなノードはケーブル延長として機能しても良 い。これ以降、装置及び局所ホストを無視し、バストポロジーを言うときには、 常に、ノードや様々なポートを介するバス接続に関連させて説明する。グラフ変換 図2(a)及び図2(b)は、任意に組立てられたノードの集合体を示す。こ れ以降、ノードを単に円として示すが、ノードは、それぞれ、図1に関して説明 した素子と等価の素子を含むものと思われる。ただし、各ノードはその図に示し た3つより多い数又は少ない数の外部ポートを有していても良いということに注 意する。それぞれのノードを結合する図示されている線は、リンクを示すための 方法である。ポートは図示されていないが、暗黙のうちに、リンクとノードを接 続するインタフェースである。 ここで説明するバスアービトレーション技法は、任意のトポロジーを非サイク ル有向グラフへと変更することを要求する。任意トポロジーグラフにおいては、 ノードとリンクの集合体は1つのサイクルを形成しても良い。グラフ中の特定の ノードから始まって、リンクを2度通ることをせずにリンクとノードを通過する ことによって同じノードに戻れる場合に、サイクルは成立する。図2(a)は、 図示されているノードはいずれもループの中に接続していないことから、非サイ クルグラフを示している。ところが、図2(b)は、境界規定ボックス25の中 の領域が複数のサイクルを形成するノード40〜47の集合体を含んでいるため に非サイクルグラフではない。説明すべきバスアービトレーション技法はサイク ルが存在しないことを要求するので、ここではサイクルを変更するためのユーザ 介入の方法についてもさらに説明する。 グラフを非サイクルしないという必要条件に加えて、グラフは有向グラフでな ければならない。有向グラフは、隣接ノードの間に階層構造が成立しているよう なグラフである。当初は、ノード間に親子関係は成立していない。すなわち、た とえば、ノード31はノード34に対して「親ノード」であっても良く、あるい はノード34に対して「子ノード」であっても良い。従って、所定の任意トポロ ジーグラフを取り上げて、それを非サイクル有向グラフに変換することが必要で ある。ここで説明する方法は、ノードの数、あるいはノードが物理的にどのよう にリンクしているかということとは無関係に且つリンクに沿った信号伝搬時間に は関係なく、どのような所定の任意トポロジーに対してもこの変換を実行するよ うに働く。ノード通信 まず、非サイクル任意トポロジーグラフを有向グラフに変換するプロセスを説 明する。次に、サイクル変更が要求されるケースを説明する。図3(a)は、ノ ードとリンクが状態ラベルを有し且つ通信される信号はグラフを有向にするため のグラフ変換プロセスを表して指示されているような図2(a)の任意グラフを 示す。この時点で、ノード間の信号通信を説明しておくと有益である。図3(b )は、リンク52によって結合された2つのノード50及び51(以下、それぞ れノードAと、ノードB)を示す。説明した通り、リンクは図1に関連して先に 説明したように各々のノードのトランシーバポートを結合する通信チャネルであ る。グラフ変換プロセスの間、ノードは隣接するノードとの間に親子関係を成立 させることが必要になる。第1のノードのポートと第2のノードのポートとの間 に少なくとも1つのリンクが接続していれば、それら2つのノードは隣接ノード であるという。図3(b)〜図3(d)では、変更されるべき関係はノードBが ノードAの親であるということであり且つノードはその関係を成立させることが 適切であると仮定する。 方向を設定するのに先立って、ノードAがノードBをその親として成立させる ことが適切になったとき、ノードAはリンク52が結合しているポートから信号 「You Are My Parent」(YAMP)を送信する。このメッセ ージは、ノードAがYAMP信号を発生していることをわかり且つノードBは受 信したメッセージがYAMPであることを理解できるのであれば、どのような形 態をとっていても良い。YAMP信号53がノードBにより受信されると、ノー ドBは「You Are My Child」(YAMC)をリンク52を介し てノードAへ送信することによってノードAに応答する。ノードAのアービトレ ーション状態機械論理11はYAMP信号53の送信と、YAMC信号54の受 信との間の時間遅延を追跡し続ける。測定される時間は、ノードAとノードBと の間の伝搬遅延の2倍を指定する。YAMC信号を受信すると、ノードAは「Y ou Are My Child Acknowledged」(YAMCA) 信号55をもって応答する。これは、ノード間の伝搬時間遅延がYAMCの送信 と、YAMCAの受信との間の時間遅延と等しいことをも確定する能力をノード Bに与える。半二重通信リンクの場合、YAMCAメッセージは通信チャネルを 適正に方向付けする効果をも有する。 全二重通信リンクの場合には、3つの論理メッセージYAMP、YAMC及び YAMCAを代わりに2回の信号送信のみによって中継することができる。図3 (c)にはこの状況が示されており、ノードAは戻りYAMC信号57を受信す るまでYAMP信号56を加え続ける。YAMCA信号は、論理上は、YAMP 信号が到着しなくなったと検出されたときにノードBへ送信される。 説明したこの三重非同期メッセージ交換の使用により、メッセージ交換に関わ る双方のノードがリンクを介する伝搬時間遅延を確定できるようなメカニズムが 構成される。この遅延値は以下にさらに説明する競合事象を変更するとき、並び にバス性能を最適化するための正規のバスアービトレーションの間に使用される 。このパラメータの動的抽出は必須である。その代わりに、最適のバス性能は得 られなくとも最大伝搬時間遅延を演繹的に規定することができる。 ノードA及びBがノードBはノードAの親であることを意味するメッセージを 交換した後には、リンクは有向になったと言うことができる。ノードAはその論 理によって、リンク52が結合しているポートを親ポート(親ノードに話し掛け る)とラベル付けし、また、ノードBはリンク52が結合しているポートを子ポ ート(子ノードに話し掛ける)とラベル付けする。以下に説明する方法は所定の 時点でノード及びポートに割当てられるラベルによって説明されるため、ポート が得るラベルを維持することは大切である。図3(d)には速記図式表記が示さ れており、図中の方向矢印58はノードBがノードAの親として設定されており 且つリンクは有向であることを指示している。方向確定 ここで図3(a)に戻ると共に、図6(a)〜図6(e)のプロセスを参照し て、任意トポロジー全体を方向づけするプロセスを説明する。トポロジー変換プ ロセスの説明を助けるためには、若干多彩な定義を導入することが必要である。 第1に、「リーフ」ノードは1つのポートしか接続していないノードとして定義 される。パワーアップ後又は他のバス初期設定後に初期設定されると、直ちにノ ードはその状態をリーフノードとして認識する。「ブランチ」ノードは少なくと も2つの接続するポートを有するノードである。1つを除く全ての接続ポートを 介して、ブランチノードはYAMP信号を受信しており且つそれに応答している 。残るポートを介して、ブランチノードはYAMP信号を送信しており、それに より、ノードが親ノードであることを確定する。ノードは、1つの親を有してお り(ノードは親ノードを1つしかもつことができない)且つ他の全てのポートは 子ノードに接続していることを確定するまで、ブランチ状態には到達しない。ブ ランチ状態に達するのに先立って、ノードがブランチであると確定されるまでノ ードが方向の設定を不可能にするサイクルの一部である可能性は存在しているの で、ノードは「サイクル」ノードと考えられる。 グラフ変換手続きは、ステップ60で、バス初期設定(パワーアップ又は誘導 )のときに始まり、この時点で任意トポロジーの中のリーフノードはステップ6 1で認識し、決定ボックス66でそれらのノードが接続するポートを唯一つしか もたないことを判定することによって、ステップ68でそれら自身をリーフノー ドとしてラベル付けする。図3(a)に示すグラフにおいては、ノード33,3 5,36及び37は、初期設定後、ステップ69で各々がYAMP信号を唯一の 接続ポートを介して隣接するノードヘ送信するリーフノードである。それらの信 号を受信するノードは、次に、ステップ70でYAMC信号をリーフノードへ伝 搬して戻すことにより、YAMCA通信が完了したときにはそれぞれの親子ペア の間の所定のリンクについて1つの方向が確定する。ステップ71では、各リー フノードは1つの接続ポートを親ポートとしてラベル付けし、親ノードにある各 受信ポートは子ポートとしてラベル付けされる。 当初はリーフノードでないグラフ上のノードは、初め、先に述べた理由によっ て「サイクルノード」と考えられ、サイクルノード手続き63に従って進行する 。接続するポートのうち1つを除いて全てのポートを子ポートとしてラベル付け しているサイクルノードは、いずれも、後のステップ85で、残ったラベル付け されていないポートからYAMP信号を伝搬する。リンクについてその方向が設 定されたとき、そこでサイクルノードはブランチノードとラベル付けされるよう になる。すなわち、リーフノード37がそのノード34を親として確定した後は 、 ノード34は唯一つのラベルなしポートを有するので(ノード37に至るリンク 接続を子ポートを介するものとしてラベル付けしている)、ノード34はYAM P信号をノード31へ同報通信し、その結果、ノード34はブランチノードにな る。同様に、ノード31がノード33及び34はその子ノードであると識別した ならば、ノード31はYAMP信号をノード30へ同報通信する。1つのノード が決定ボックス75でその全てのポートを介してYAMP信号を受信していたと き、そのノードはルートノードになる。図3(a)で、ノード30がノード31 及び32からYAMP信号を受信した後、そのラベルはサイクルノードからルー トノードであると変わる。図3(a)のグラフにおいては、必ずしもノード30 がルートになる必要はないであろう。ツリー中のリンクのうちいくつかが長い伝 搬遅延を生じさせるのであれば、ノード30は1つのポートでYAMP信号を受 信しており、次に別のポートを介してYAMP信号を送信していたかもしれない 。ノードのいずれもルート、さらにはリーフになって良く、リーフは適正に手続 きをとる。図3(e)は、図3(a)に示す通信信号に応答して、その結果得ら れた有向グラフを示し、各ノードはラベル付けされており且つ方向は黒の矢印に よって指示されている。ルート競合 状況によっては、ルート競合状態が起こりうる。これは、たとえば、任意トポ ロジーが図4に示す任意トポロジーに対し対称の配列を有するような場合に起こ るであろう。図4に示す任意グラフでは、ノード160及び161はそれが結合 している2つのリーフノードに対して親であることをそれぞれ確定している。次 に、各ノードはYAMP信号をほぼ同時に他方へ伝搬している。ルート競合状態 は決定ボックス86において関連する双方のノードにより認識される。各ノード はそれを親として指定する信号を受信しており、その一方で同じ信号を同じポー トを介して送信している。競合しているノードの各々はステップ91でYAMC 信号によって他方に応答し、それにより、各ノードはノード間の伝搬時間の2倍 に等しい「決定時限」を確定できる。 ルート競合状態は、各ノードの各々の任意状態機械論理装置11に組込まれて いるランダム決定メカニズムを利用することによって解決される。「決定時限」 が経過するたびに、各ノードは、ステップ92で、再び他方へYAMP信号を送 信すべきか否かを無作為に(50%の確率をもって)決定する。ほぼ確実に限ら れた数のサイクルの中で、一方のノードはその一方が往復することなく他方を親 として指定することを決定する。親と指定されたほうはステップ95でルートに なる。あるいは、ノードに所定の選択基準値を割当て、その大きいほう又は小さ いほうの値が競合事象でどちらが優勢であるかを判定するようにしても良い。「 決定時限」の動的確定は最適の性能を与えるものではあるが、本発明を実現する 上で不可欠ではない。その代わりに、このアルゴリズムを使用するどのようなバ スにおいても生じうる最悪の場合のリンク伝搬より長くありさえすれば、演繹的 に定義された「決定時限」を使用しても良い。ルート競合を解決するために使用 するのと同じ方法が、以下にさらに説明する他の競合事象を解決するためにも使 用される。ルート割当て 先に説明した通り、グラフ変換プロセスの結果はグラフ中の唯一つのノードへ のルート属性の割当てである。ルートノードは後述するバスアービトレーション 方式における最終的な決定を有し、従って、特別の優先順位時間間隔を使用せず に最大の優先順位をもってバスをアクセスすることができる。多くの場合、所定 のシステムを最適化するために、ノードが製造されるときに、もしくは動的に( ランタイム中に)所定のノードにルート特性を割当てることが可能であるのが望 ましい。所定のバスは、等時性データ転送を要求するノードを含んでいるかもし れない。等時性データは、所定の時間に何らかの値をもつように伝送されなけれ ばならないデータである。たとえば、コンパクトディスクから発する音楽は、断 片的に転送され、必ずしも順序通りではないデータファイルとは異なり、聴取す べき順序で、大きな遅れなく転送され且つ出力される必要がある。 ルート指定に関してノードを3つのカテゴリに分類することができる。それら の指定は、製造中、装置への指定のハードワイヤリング、アービトレーション状 態機械論理のプログラミング又は決定を実行するより高いレベルのソフトウェア の使用と、その後のその決定を維持したままの再ブートの開始によって適用され れば良い。ルートを指定されるのに関してノードが割当てられうる3つの指定は :ルートとなることを望まないノードと、ルートになりうる(なるべき)ノード と、ルートになるであろうノードである。ステップ81及び83では、それらの 指定を試験する。第1のカテゴリに指定されるノードは、指示されたときに直ち にグラフ変換手続きを開始する。これは、通常、バス初期設定手続きの完了の直 後である。第2のカテゴリのノードは、ステップ84でグラフ変換手続きを開始 することを指示された後に、そのプロセスの開始を所定の長さの時間だけ遅延さ せる。この遅延によって、ノードはルートになる機会を増す。(YAMP信号は その遅延によりそのノードまでより伝搬しやすい。)遅延の追加にもかかわらず 、「ルートになりうる」ノードがルートと指定されることで終わらない可能性は 依然としてある。これは与えられたトポロジーと、メッセージ伝搬遅延とによっ て決まる。遅延の量は、設計中、相当に複雑なグラフを通るときの最悪の場合の 妥当な伝搬遅延より多くなるように定義できる。 ルート指定の可能性のうち第3のカテゴリに入るノードは、グラフを既に変換 し終わり且つ全てのノードはそれ自体を識別した後にルートにならなければなら ないということを認識するのみであろう。アービトレーション状態機能論理がこ の確定を実行しても良く、ホストシステムでランするソフトウェアであっても良 い。これが起こると、ルートにならなければならないノードはバスに沿った他の 全てのノードと、それが唯一のルートになろうとしていることを承諾し、以下で さらに説明する割込形バス初期設定信号を発信することによってグラフ変換プロ セスを再開する。次に、ノードは、ステップ82で、ルートになるのを待ち、そ の全てのポートでYAMP信号を受信するまでグラフ変換に参加せず、それによ り、そのノードは必然的にルートと指定されることになる。 ルートが確定されたならば、グラフは有向であるということができる。グラフ 上の全ての隣接ノードの間に定義された関係が存在している。サイクル変更 先に説明したグラフを有向にする手続きは非サイクルグラフについてのみ働く 。任意トポロジーの中にサイクルがあれば、ステップ80で始まる手続きによっ てサイクルを破断しなければならない。ステップ79で、所定の時間切れ周期が 経過した後に、ノードが依然としてリーフ、ブランチ又はルートではなく、サイ ク ルノードとラベル付けされているとき、サイクルの存在は検出される。「サイク ル検出」タイミングはバス初期設定機能の終了の直後に始まる。時間切れ周期は 最悪の場合のグラフ変換プロセスの持続時間(「ルートになりうる」ノード及び 起こりうるルート競合事象に関しての遅延時間の追加)より長くなってはならな い。 あらゆるメッセージ交換は非同期事象であるので、「サイクル検出」時間切れ 事象はグラフの全てのノードに対して同時に起こる必要はない。そのため、「サ イクル検出」時間切れ事象にまだ到達していないノードがサイクル解決は進行中 であることを指示するメッセージを受信することは可能である。そのようなノー ドはそのサイクル検出時間切れ間隔を終了し、適切なサイクル解決プロセスを開 始する。 本発明に従ったサイクル解決の方法は組立て後のノードの集合体のユーザが介 入することを要求する。ノードが「サイクル検出」時間切れを受けると、システ ムのユーザは図6(e)のステップ100で、サイクルが存在しており且つノー ドが次に関連しない出力装置を介して通知されるであろう。そこで、ユーザは、 どのようなサイクルでも存在することを排除するために、リンクを遮断すること を命令される。次に、ユーザはグラフ変換手続きに制御を戻す。 ループの各々が破断されて、サイクルが全く残っていないのであれば、先の節 で説明したようなグラフを変換する手続きを、グラフ全体が非サイクルであると 共に有向になるまで進行させて良い。固有物理アドレスの割当て 元の任意トポロジーから非サイクル有向グラフを確定したならば、グラフの各 ノードに固有の物理アドレスを割当てることが可能である。このプロセスは、全 てのリーフノードがその単一の接続ポートを介してバス要求(BR)信号を送信 することによりバスを要求することをもって始まる。その信号を受信した親ノー ドは、その子ポートの全てからBR信号を受信し終わるまで待機し、次にBR信 号をその親に伝搬する。BR信号は、ルートがその子の全てからBR信号を受信 し終わるまでグラフを通って伝搬する。ルートがその子ポートの全てを介してバ ス要求を受信したならば、ルートはバスを1つのポートを介して許可し且つその 残る子ポートを介してバス拒否(BD)信号を伝搬するための決定を実行する。 どのバス要求を許可すべきかを選択する方法は、先に、たとえば、ポートを左か ら右へと又はポート番号づけに基づいて選択する場合などについて説明したよう な演繹的決定であっても良い。バス許可(BG)信号はルートからそれが要求し ている子へ送信される。その要求中の子が、それ自体、その子のうち1つからバ ス要求を伝搬した親ノードである場合には、その子ノードはその子ポートの1つ を除く全てのポートを介して先に説明したのと同じ所定の方式でバス拒否信号を 送信する。最終的には1つのリーフノードがバス許可信号を受信し、そのノード はバス許可確認(BGA)信号によって応答し、BGA信号はルートノードへと 伝搬されて戻る。BD信号とBGA信号の伝搬は半二重通信チャネルの場合に必 要になるであろう通信リンクの方向を定める働きをする。そこで、拒否された全 てのノードは最終的にBG信号を受信するノードによるアクティビティを待つ。 最終的にバスに対するアクセスを許可されるノードはアドレス割当てパケット を送信する。ノードはこのパケットをバスを介して送信し、パケットは他の全て のノードにより受信されて、それらのノードは、それぞれ、受信するアドレスパ ケットの数をカウントする。送信されるアドレスパケットは何らかの任意の情報 を有していても良い。ノードの固有物理アドレスは、ノードがアドレスパケット を送信する前にカウントしたアドレスパケットの数に基づいている。すなわち、 前もってアドレス情報は割当てられていないにもかかわらず、2つのノードが同 じ物理アドレスを獲得することはない。アドレスパケットの実際の組成は任意で あって、システムにより効率良く利用可能な何らかのビットストリームであれば 良い。物理アドレス割当てパケットを送信した後、ノードは「子ID完了」信号 (CIC)信号を送信する。子ポートでこれを受信した親ノードは、次に、「子 識別完了確認」(CICA)信号を送信し、ポートを識別済子ポートとしてラベ ル付けする。次のBR信号の伝搬に応答して、自身を識別したばかりであるノー ドの親は物理アドレスパケットを送信すべき次の子を選択する。1つの親ノード の子ノードの全てが自身を識別したならば、親ノードはバスを要求し、バスを許 可したとき、その物理アドレス割当てパケットを伝搬する。この手続きは、所定 の選択基準に従って、全てのノードがカウント動作によって固有物理アドレス割 当てを確定するまで続く。図5は、左から右への事前定義済選択基準が実現され ている図3(e)のグラフを示す。ノードは固有のアドレスを割当てられ、ノー ド33は第1のアドレスを受信し、前述のように、ルートノード30は第8の、 そして最後のアドレスを受信する。 この手続きが完了すると、グラフ中の各ノードは固有物理アドレスを有するこ とになり、そのアドレスは前もって確定されている必要はなく、システム管理又 はその他の目的のために利用されれば良い。ノードの自己識別 ノード自己識別プロセスは本質的には先に説明した物理アドレス割当て手続き と同一のルーチンに従う。各ノードがその物理アドレス割当てパケットを送信す るとき、そのパケットはノードに関連する局所ホストのID、それがどれほどの 量の電力を必要とするか、さらに、たとえば、「ソフトパワーオン」属性を支援 するか否か等々の別の情報を含んでいても良い。事実、ノード自己識別情報は、 どの情報を送信するにしても、それは固有物理アドレスを獲得するためのカウン トの基礎となることから、物理アドレス割当てパケットとして働くのである。 ノード自己識別パケットに関しては、ノードに関する特定の情報は告知してい るノードの性質によって影響を受けるノードにより「聴取」されるだけで良い。 先の場合と同様に、この手続きは全ノードがそのノード自己識別情報を送信し終 わるまで進んで行く。トポロジーマッピング トポロジーマッピングの方法は、物理アドレス割当て及びノード自己識別と同 じラインに沿って流れる。すなわち、この手続きでは、各ノードがアドレス割当 て又はノード自己識別のプロセスを経過しているとき、そのノードに、ノードが 有している子ポートの数及びディスエーブルされたポートを有しているか否かな どの全てのポートに関する情報をさらに送信する。ディスエーブルされたポート に関しては、どこからディスエーブルされるかを識別できるように、ディスエー ブルしようとしているポートの相互間に通信規約を実現することが望ましいであ ろう。従って、ポートがディスエーブルされたポートを識別するとき、ポートは それ独自のIDを指示する識別子並びにディスエーブルされる元になったポート IDを与える。 トポロジーマッピング手続きの間に受信する全てのポートに関わるあらゆるト ポロジー情報を組立てることにより、ホスト又は何らかのソフトウェアレベルア プリケーションは解決したバストポロジーを論理的に再構成できるであろう。こ れは、リンクが予想外に故障した場合に、先にディスエーブルしたリンクがどの ノードに対しても通信チャネルの損失を阻止するように働ける冗長性を実現する ことを含む数多くの目的のために有用である。公正バスアクセスアービトレーション トポロジーマッピング、ノード自己識別又は物理アドレス割当てのルーチンが 完了したならば、バスが起動し、ラン中であると考えることができる。本発明に 従って実現される1つのアービトレーション方式は、正当なバスアクセスのアー ビトレーション方式である。バスに対するアクセスを望むとき、ノードはその親 ポートを介して(それがルートでない限り)バス要求(BR)信号を送信する。 親は、1つの子からBR信号を受信すると、他の全ての子ポートを介してバス拒 否信号(BD)を送信する。そこで、親はBR信号をその親を通って、その信号 がルートに到達するまで上方へと伝搬する。ルートはそれが受信する第1のBR 信号に応答してバス許可信号(BG)を発行すると共に、その他の全ての子ポー トを介してBD信号を送信し、BD信号は下方へと伝搬することにより、リンク の方向を定める。BG信号は要求している側のノードに到達するまでグラフを通 って下方へと伝搬し、そのノードは、次に、バス確認(BA)信号を送信し、そ れに続くのはノードがバスへ送信することを必要とした情報のパケットである。 パケットが完了したとき、全てのノードはアイドル状態に戻るか、又はアイドル 状態に入る。 ルートがバスに対するほぼ同時の要求を受信する場合、ノードのうち1つにバ スアクセスを許可するために、ルートノードに関わる所定の選択基準を使用する ことができる。これは先に説明したのと同じ所定の優先順位選択基準であっても 良い。 公正バスアクセスアービトレーションの別の一面は、親ノードがその子に対し て優先権をもつことである。すなわち、親ノードは、バスを要求するときに、B D信号をその子ポートの全てを介して送信し、次にBR信号をルートに向かって 上方へと伝搬する。このメカニズムに伴って起こりうる1つの問題は、親がバス を介して送信すべき大量の情報を有している場合に、子ノードが適切なバスアク セスを獲得するのに障害を生じるかもしれないということである。従って、当該 技術では広く使用され且つ良く知られているギャップシステムが導入されている 。ノードはバスを利用した後に、再びバスを要求できるようになる前にギャップ 周期1つ分待機しなければならない。これにより、バス上におけるノードのトポ ロジー配列にかかわらず、バスに沿ったどのノードにもバスを許可される均等な 機会が与えられるのである。公正アービトレーションプロトコルを保証するため には、ギャップの長さはバスを通過するときの最悪の場合の信号伝搬遅延より大 きくなければならない。ギャップ値をあらかじめ確定して、ノード論理にハード ワイヤリングすることができるが、そのような方式は、結果として、最も極端な ケースを除くあらゆる場合においてバスを最適に近い形で利用できる。トポロジ ーマッピング能力は、グラフ変換段階の間に実行される隣接ノード間の伝搬遅延 の測定とあいまって、どの特定の実現形態に対してもバス性能を最適化する最適 公正ギャップの計算を可能にする。優先バスアービトレーション 上述の公正バスアクセスアービトレーションに従って実現されるバスアービト レーション方式においては、ルートは常にバス優先権を有していることが望まし いであろう。これが実現されるとき、ルートノードはそれ自身にいつでもバスを 許可して良い。これは、まず、BD信号をグラフ中の全てのノードを通して下方 へと送信することによって実行される。ルートに関わる優先バスアクセスは、等 時性データ転送を実行するためにルートノードが要求されるような場合に非常に 有用である。トークンパッシングバスアービトレーション 先に説明した公正バスアクセスアービトレーション方式及び優先バスアクセス アービトレーション方式の代わりに、トークンパッシングバスアービトレーショ ン方式を実現するに際して本発明を利用しても良い。比喩的にいえば、トークン パッシングバスアクセスは、バスがノード間を渡されているトークンを所有して いるときにノードはバスを介して通信して良いという概念を表わす。各ノードが サイクル中の所定のポイントでバスを受けるように、トークンはノードからノー ドへとサイクル方式で渡されて行く。本発明においては、トークンパッシングは 先に説明した物理アドレス割当てルーチンと同じ方式に従って実現される。実現 される所定の選択メカニズムを使用して、トークンをノードからノードへと渡し て行く順序を選択する。この順序は、固有アドレス割当ての順序を指示する図5 に示すような順序に類似している。各ノードは、トークンを割当てられたとき、 残るノードが聴取している間にバスに沿ってその情報パケットを伝搬する。次に 、ノードは、先に説明したような所定の順序づけ方法に基づいてトークンを次の 論理ノードに渡す。プレエンプティブバス初期設定 本発明に従って実現しうる重要な特徴は、プレエンプティブバス初期設定の概 念である。各ノードに組込まれている状態機械論理は、いくつかの条件に対して ノードからその全てのポートを介して伝搬されるべきバス初期設定(BI)信号 をトリガすることができる。ノードがバス初期設定条件を信号で報知する必要が あると確定したとき、ノードはBI信号をその全てのポートを介して、全ての隣 接ノードがその信号を受信し、次に変更するように保証するのに十分な長さの時 間だけ伝搬する。そこで、ノードはその後に先に説明した手続きの中でグラフ変 換プロセスに至る開始手続きに入る。 プレエンプティブバス初期設定をトリガすることを必要にするか又は望ましく するであろういくつかの状況がある。第1に、これは予期せぬ誤りに対するノー ド応答であっても良い。加えて、ホストレベルでは、異なるノードがルート属性 、たとえば、等時性データ転送ノードを獲得すべきであることを確定しても良い 。この割当てはバス初期設定ルーチンを通して維持されるので、所望のノードは ルート指定を受信するまで変換手続きの間は待機することになる。プレエンプテ ィブバス初期設定に至る別の条件はリンクの破断であろうが、その場合、付属す るノードについて新たな非サイクル有向グラフを計算することが必要であろう。 最後にプレエンプティブバス初期設定が起こるべき重要な状況は、周辺機器の「 ホットアディション」と呼ばれるような、装置がネットワークに追加されるとき で ある。新たな装置が接続されるポートは新たなノードの有無を検出し、システム のユーザに対しては透明であるが、たとえば、遮断と再給電の必要なく周辺機器 の増減を可能にするバス初期設定をトリガする。追加されたノードの存在を含む 新たな非サイクル有向グラフを計算する。いくつかのノードを取り除いたとき、 バス初期設定をトリガする必要はなくなる、たとえば、リーフノードを取り除い たときには、ネットワークに害はないということはありうる。しかしながら、動 作中のバスからブランチノードが指定される場合には、グラフを再構成する必要 がありそうである。 本発明を好ましい実施例によって説明したが、当業者により本発明の趣旨から 逸脱せずに様々な変形や変更を実施しうることは理解されるであろう。従って、 本発明は続く請求の範囲によって判断されるべきである。
───────────────────────────────────────────────────── フロントページの続き (81)指定国 EP(AT,BE,CH,DE, DK,ES,FR,GB,GR,IE,IT,LU,M C,NL,PT,SE),OA(BF,BJ,CF,CG ,CI,CM,GA,GN,ML,MR,NE,SN, TD,TG),AT,AU,BB,BG,BR,BY, CA,CH,CZ,DE,DK,ES,FI,GB,H U,JP,KP,KR,KZ,LK,LU,LV,MG ,MN,MW,NL,NO,NZ,PL,PT,RO, RU,SD,SE,SK,UA,UZ,VN 【要約の続き】 トリガしても良い。

Claims (1)

  1. 【特許請求の範囲】 1.複数の通信リンクによって相互接続されている複数の構成要素を具備し、 前記複数の構成要素はそれぞれ複数のポートを有する少なくとも第1の通信ノー ドを有し、前記通信ノードはそれらに関連する構成要素をノードポートを介して 通信リンクとインタフェースし、ノードと通信リンクの前記構成は、1つのノー ドがルートノードと指定され、唯一つの隣接ノードにしか結合しない全てのノー ドはリーフノードと指定され、グラフ中の他の全てのノードはブランチノードと 指定されている非サイクル有向グラフを構成し、前記非サイクル有向グラフは、 ルートノードから下方のいずれかのリーフノードへと進んで行く全ての隣接ノー ドの間の階層親子関係を確定しており、その親子関係ではリーフノードは親ノー ドを唯一つしかもたず且つルートノードに隣接する全てのノードはルートノード に関しては子ノードであるが、他の隣接ノードに関しては親ノードであり、ルー トノードは親ノードをもたないものとして、定義されるコンピュータシステムで の公正バスアクセスアービトレーションの方法において、 前記バスを介して伝搬するための情報のパケットを有する要求側ノードからそ の親ノードへ「バス要求」(BR)信号を送信する過程と、 BR信号を受信した全てのノードはそのBR信号をそれぞれの親ノードへ送り 出す過程と、 ルートノードは1つの隣接ノードからBR信号を受信すると、「バス許可」( BG)信号をもって前記隣接ノードに応答する過程と、 親ノードからBG信号を受信した全てのノードは、次に、先にBR信号を送り 出していた子ノードへ、そのノードが要求側ノードでない限り、BG信号を伝搬 する過程と、 要求側ノードは、BG信号を受信すると、前記情報のパケットをバスを介して 伝搬する過程とから成る方法。 2.前記BR信号を送信する過程の前に、前記要求側ノードからそれが有する いずれかの子ノードへ「バス拒否」(BD)信号を送信する過程をさらに含む請 求項1記載の方法。 3.全ての送り出し側ノードから、BR信号の源ではなかった全ての子ノード へBD信号を伝搬する過程をさらに含む請求項2記載の方法。 4.前記ルートノードがBG信号をもって隣接ノードに応答する前記過程の後 に、前記ルートノードはBD信号を他の全ての隣接ノードへ伝搬する過程をさら に含む請求項3記載の方法。 5.BD信号を受信した全てのノードが前記BD信号を全ての隣接子ノードへ 伝搬する過程をさらに含む請求項4記載の方法。 6.前記要求側ノードが前記情報のパケットを伝搬する過程の前に、要求側ノ ードはBG信号の受信を確認する過程をさらに含む請求項5記載の方法。 7.BG信号確認応答を受信した全てのノードが前記確認応答を親ノードへ送 り出す過程をさらに含む請求項6記載の方法。 8.ルートノードは、それがバスへのアクセスを要求することを確定するとき 、BD信号を全ての隣接ノードへ伝搬し且つそれ自体にバスを許可する過程をさ らに含む請求項1記載の方法。 9.ルートノードは、それがバスへのアクセスを要求することを確定するとき 、BD信号を全ての隣接ノードへ伝搬し且つそれ自体にバスを許可する過程をさ らに含む請求項7記載の方法。 10.ルートノードはバスに関わる競合する同時要求を、所定の隣接ノード選 択基準に基づいてバスを許可することにより変更する請求項1記載の方法。 11.複数の通信リンクによって相互接続されている複数の構成要素を具備し 、前記複数の構成要素はそれぞれ複数のポートを有する少なくとも第1の通信ノ ードを有し、前記通信ノードはそれらに関連する構成要素をノードポートを介し て通信リンクとインタフェースし、ノードと通信リンクの前記構成は、1つのノ ードがルートノードと指定され、唯一つの隣接ノードにしか結合しない全てのノ ードはリーフノードと指定され、グラフ中の他の全てのノードはブランチノード と指定されている非サイクル有向グラフを構成し、前記非サイクル有向グラフは 、ルートノードから下方のいずれかのリーフノードへと進んで行く全ての隣接ノ ードの間の階層親子関係を確定しており、その親子関係ではリーフノードは唯一 つの親ノードしか有しておらず且つルートノードに隣接する全てのノードはルー トノードに関しては子ノードであるが、他の隣接ノードに関しては親ノードであ り、 ルートノードは親ノードをもたないものとして、定義されるコンピュータシステ ムでの公正バスアクセスアービトレーションの方法において、 前記バスを介して伝搬するための情報のパケットを有する要求側ノードからそ の子ノードの全てへ「バス拒否」(BD)信号を送信する過程と、 要求側ノードからその親ノードへ「バス要求」(BR)信号へ送信する過程と 、 BR信号を受信した全てのノードはBR信号をそれぞれの親ノードへ送り出し 且つBR信号の源でなかった全ての子ノードへBD信号を伝搬する過程と、 ルートノードは、1つの隣接ノードからBR信号を受信すると、「バス許可」 (BG)信号をもって前記隣接ノードに応答し、前記ルートノードは他の全ての 隣接ノードへBD信号を伝搬する過程と、 親ノードからBG信号を受信した全てのノードは、次に、先にBR信号を送り 出していた子ノードへ、そのノードが要求側ノードでない限り、BG信号を伝搬 する過程と、 要求側ノードは、BG信号を受信したとき、前記信号を確認し且つ前記情報の パケットを伝搬する過程と、 ルートノードは、それがバスへのアクセスを要求することを確定すると、全て の隣接ノードへBD信号を伝搬し且つそれ自体にバスへのアクセスを許可する過 程とから成る方法。 12.ルートノードはバスに関わる競合する同時要求を、所定の隣接ノード選 択基準に基づいてバスを許可することにより変更する請求項11記載の方法。 13.複数の通信リンクによって相互接続される複数の構成要素を具備し、前 記複数の構成要素はそれぞれ少なくとも第1の通信ノードを有し、その通信ノー ドはそれらに関連する構成要素をノードポートを介して通信リンクとインタフェ ースし、かつ隣接ノードへの通信リンクが結合する複数のノードを有し、各ノー ドはそのポートを介して結合されている隣接ノードを選択するための所定の選択 基準を確定させており、ノードと通信リンクの前記構成は、1つのノードがルー トノードと指定され、唯一つの隣接ノードにしか結合しない全てのノードはリー フノードと指定され、グラフ中の他の全てのノードはブランチノードと指定され ている非サイクル有向グラフを構成し、前記非サイクル有向グラフは、ルートノ ードから下方の何らかのリーフノードへと進んで行く全ての隣接ノードの間の階 層親子関係を確定しており、その親子関係ではリーフノードは唯一つの親ノード しかもたず且つルートノードに隣接する全てのノードはルートノードに関しては 子ノードであるが、他の隣接ノードに関しては親ノードであり、ルートノードは 親ノードをもたないものとして定義されるコンピュータシステムにあって、トー クンを有するノードがバスアクセスをもつノードであるようにして、比喩的トー クンがサイクルの中でグラフを通ってノードからノードへと渡されて行くトーク ンパッシングバスアクセスアービトレーションの方法において、各ノードが隣接 ノードを選択するために確定した所定の選択基準によって確定される順序でトー クンを非サイクル有向グラフを通して渡して行く過程を有する方法。 14.複数の通信リンクによって相互接続されている複数の構成要素を具備し、 前記複数の構成要素はそれぞれ少なくとも第1の通信ノードを有し、その通信ノ ードはそれらに関連する構成要素をノードポートを介して通信リンクとインタフ ェースし、かつ複数のポートを有し、ノードと通信リンクの前記構成は、1つの ノードがルートノードと指定され、唯一つの隣接ノードにしか結合しない全ての ノードはリーフノードと指定され、グラフ中の他の全てのノードはブランチノー ドと指定されているような非サイクル有向グラフを構成し、前記非サイクル有向 グラフはルートノードから下方のいずれかのリーフノードへと進んで行く全ての 隣接ノードの間の階層親子関係を確定しており、その親子関係ではリーフノード は唯一つの親ノードしかもたず且つルートノードに隣接する全てのノードはルー トノードに関しては子ノードであるが、他の隣接ノードに関しては親ノードであ り、ルートノードは親ノードをもたないものとして定義されているコンピュータ システムでのプレエンプティブバス初期設定の方法において、バス初期設定が必 要であることを確定するいずれかのノードから「バス初期設定」(BI)信号を 伝搬する過程と、前記BI信号を所定の期間について維持する過程と、その信号 をグラフ全体を通してグラフ中の全てのノードへ伝搬する過程とから成る方法。
JP51531494A 1992-12-21 1993-12-16 非サイクル有向グラフについてアービトレートする方法及び装置 Expired - Lifetime JP3638949B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US07/994,983 US5630173A (en) 1992-12-21 1992-12-21 Methods and apparatus for bus access arbitration of nodes organized into acyclic directed graph by cyclic token passing and alternatively propagating request to root node and grant signal to the child node
US07/994,983 1992-12-21
PCT/US1993/012311 WO1994015302A1 (en) 1992-12-21 1993-12-16 Method and apparatus for arbitrating on an acyclic directed graph

Related Child Applications (3)

Application Number Title Priority Date Filing Date
JP2002053699A Division JP3663385B2 (ja) 1992-12-21 2002-02-28 非サイクル有向グラフで接続された構成要素間の通信方法
JP2002053713A Division JP3663386B2 (ja) 1992-12-21 2002-02-28 非サイクル有向グラフで接続された構成要素間の通信方法
JP2003158059A Division JP3834562B2 (ja) 1992-12-21 2003-06-03 非サイクル有向グラフで接続された構成要素間の通信方法

Publications (2)

Publication Number Publication Date
JPH08504989A true JPH08504989A (ja) 1996-05-28
JP3638949B2 JP3638949B2 (ja) 2005-04-13

Family

ID=25541282

Family Applications (7)

Application Number Title Priority Date Filing Date
JP51531494A Expired - Lifetime JP3638949B2 (ja) 1992-12-21 1993-12-16 非サイクル有向グラフについてアービトレートする方法及び装置
JP2002053699A Expired - Lifetime JP3663385B2 (ja) 1992-12-21 2002-02-28 非サイクル有向グラフで接続された構成要素間の通信方法
JP2002053713A Expired - Lifetime JP3663386B2 (ja) 1992-12-21 2002-02-28 非サイクル有向グラフで接続された構成要素間の通信方法
JP2003158059A Expired - Lifetime JP3834562B2 (ja) 1992-12-21 2003-06-03 非サイクル有向グラフで接続された構成要素間の通信方法
JP2006051939A Expired - Lifetime JP4209428B2 (ja) 1992-12-21 2006-02-28 非サイクル有向グラフで接続された構成要素間の通信方法
JP2006051934A Expired - Lifetime JP4195469B2 (ja) 1992-12-21 2006-02-28 非サイクル有向グラフで接続された構成要素間の通信方法
JP2006051942A Expired - Lifetime JP4195470B2 (ja) 1992-12-21 2006-02-28 非サイクル有向グラフで接続された構成要素間の通信方法

Family Applications After (6)

Application Number Title Priority Date Filing Date
JP2002053699A Expired - Lifetime JP3663385B2 (ja) 1992-12-21 2002-02-28 非サイクル有向グラフで接続された構成要素間の通信方法
JP2002053713A Expired - Lifetime JP3663386B2 (ja) 1992-12-21 2002-02-28 非サイクル有向グラフで接続された構成要素間の通信方法
JP2003158059A Expired - Lifetime JP3834562B2 (ja) 1992-12-21 2003-06-03 非サイクル有向グラフで接続された構成要素間の通信方法
JP2006051939A Expired - Lifetime JP4209428B2 (ja) 1992-12-21 2006-02-28 非サイクル有向グラフで接続された構成要素間の通信方法
JP2006051934A Expired - Lifetime JP4195469B2 (ja) 1992-12-21 2006-02-28 非サイクル有向グラフで接続された構成要素間の通信方法
JP2006051942A Expired - Lifetime JP4195470B2 (ja) 1992-12-21 2006-02-28 非サイクル有向グラフで接続された構成要素間の通信方法

Country Status (9)

Country Link
US (2) US5630173A (ja)
EP (4) EP0674788B1 (ja)
JP (7) JP3638949B2 (ja)
KR (1) KR100290517B1 (ja)
AU (1) AU5953994A (ja)
CA (4) CA2698356C (ja)
DE (4) DE69334228D1 (ja)
HK (3) HK1037035A1 (ja)
WO (1) WO1994015302A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100753690B1 (ko) * 1999-06-22 2007-08-30 코닌클리즈케 필립스 일렉트로닉스 엔.브이. 액세스 요청 에이전트 서비스 방법 및 시스템

Families Citing this family (115)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7334030B2 (en) * 1994-12-19 2008-02-19 Apple Inc. Method and apparatus for the addition and removal of nodes from a common interconnect
US5875301A (en) * 1994-12-19 1999-02-23 Apple Computer, Inc. Method and apparatus for the addition and removal of nodes from a common interconnect
US5784648A (en) * 1995-12-01 1998-07-21 Apple Computer, Inc. Token style arbitration on a serial bus by passing an unrequested bus grand signal and returning the token by a token refusal signal
US5758105A (en) * 1995-12-04 1998-05-26 International Business Machines Corporation Method and apparatus for bus arbitration between isochronous and non-isochronous devices
US7388092B2 (en) * 1996-05-03 2008-06-17 Applera Corporation Oligonucleotides and analogs labeled with energy transfer dyes
US6131119A (en) * 1997-04-01 2000-10-10 Sony Corporation Automatic configuration system for mapping node addresses within a bus structure to their physical location
JP3222086B2 (ja) * 1997-04-07 2001-10-22 矢崎総業株式会社 ツリー構造のアドレス設定方法及びそのシステム
US6145018A (en) * 1997-11-24 2000-11-07 Intel Corporation Method for hindering some types of nodes from becoming a bus arbitration controller
US6041348A (en) * 1997-12-01 2000-03-21 Lsi Logic Corporation N-port algorithm for disabling a node within a network during reset
US6411628B1 (en) 1998-02-02 2002-06-25 Intel Corporation Distributed arbitration on a full duplex bus
US6393557B1 (en) 1998-05-08 2002-05-21 International Business Machines Corporation Dynamic method for configuring a computer system
US6434656B1 (en) * 1998-05-08 2002-08-13 International Business Machines Corporation Method for routing I/O data in a multiprocessor system having a non-uniform memory access architecture
JP3277887B2 (ja) * 1998-06-19 2002-04-22 日本電気株式会社 送受信方法、送受信回路および送受信回路の制御方法
US6122723A (en) * 1998-08-20 2000-09-19 International Business Machines Corporation Switching multi-initiator SCSI devices to a singular target bus
US6438604B1 (en) 1998-10-05 2002-08-20 Canon Kabushiki Kaisha Digital video network interface
US7013354B1 (en) 1998-10-05 2006-03-14 Canon Kabushiki Kaisha Channel protocol for IEEE 1394 data transmission
US6657973B1 (en) * 1998-10-27 2003-12-02 Matsushita Electric Industrial Co., Ltd. Communications node, network system and method of controlling network system
JP3326399B2 (ja) 1998-12-17 2002-09-24 松下電器産業株式会社 通信ノードおよびこれを有する情報機器、並びにネットワークシステム
US6256698B1 (en) 1999-01-11 2001-07-03 Sony Corporation Method of and apparatus for providing self-sustained even arbitration within an IEEE 1394 serial bus network of devices
US7062456B1 (en) * 1999-02-09 2006-06-13 The Chase Manhattan Bank System and method for back office processing of banking transactions using electronic files
US6810452B1 (en) 1999-03-19 2004-10-26 Sony Corporation Method and system for quarantine during bus topology configuration
US6628607B1 (en) 1999-07-09 2003-09-30 Apple Computer, Inc. Method and apparatus for loop breaking on a serial bus
US6910090B1 (en) 1999-09-21 2005-06-21 Sony Corporation Maintaining communications in a bus bridge interconnect
EP1090856A1 (de) * 1999-10-04 2001-04-11 LAB Industrie Misch- und Wiegetechnik GmbH System und Verfahren zur Entnahme von Schüttgut aus einem Behälter, insbesondere aus einem kastenförmigen Transportbehälter
US6691096B1 (en) 1999-10-28 2004-02-10 Apple Computer, Inc. General purpose data container method and apparatus for implementing AV/C descriptors
US6959343B1 (en) 1999-11-01 2005-10-25 Apple Computer, Inc. Method and apparatus for dynamic link driver configuration
US6671768B1 (en) 1999-11-01 2003-12-30 Apple Computer, Inc. System and method for providing dynamic configuration ROM using double image buffers for use with serial bus devices
US6813663B1 (en) 1999-11-02 2004-11-02 Apple Computer, Inc. Method and apparatus for supporting and presenting multiple serial bus nodes using distinct configuration ROM images
US8762446B1 (en) 1999-11-02 2014-06-24 Apple Inc. Bridged distributed device control over multiple transports method and apparatus
US6618750B1 (en) 1999-11-02 2003-09-09 Apple Computer, Inc. Method and apparatus for determining communication paths
US6631426B1 (en) 1999-11-02 2003-10-07 Apple Computer, Inc. Automatic ID allocation for AV/C entities
US8185549B1 (en) * 1999-11-03 2012-05-22 A9.Com, Inc. Method and system for navigating within a body of data using one of a number of alternative browse graphs
US6587904B1 (en) * 1999-11-05 2003-07-01 Apple Computer, Inc. Method and apparatus for preventing loops in a full-duplex bus
US6636914B1 (en) 1999-11-05 2003-10-21 Apple Computer, Inc. Method and apparatus for arbitration and fairness on a full-duplex bus using dual phases
TW448365B (en) * 1999-11-15 2001-08-01 Via Tech Inc Bus arbitration method providing preemption function between control chip sets
US6457086B1 (en) 1999-11-16 2002-09-24 Apple Computers, Inc. Method and apparatus for accelerating detection of serial bus device speed signals
US6728821B1 (en) 1999-11-29 2004-04-27 Sony Corporation Method and system for adjusting isochronous bandwidths on a bus
US6751697B1 (en) * 1999-11-29 2004-06-15 Sony Corporation Method and system for a multi-phase net refresh on a bus bridge interconnect
US7266617B1 (en) 2000-01-18 2007-09-04 Apple Inc. Method and apparatus for border node behavior on a full-duplex bus
US6639918B1 (en) 2000-01-18 2003-10-28 Apple Computer, Inc. Method and apparatus for border node behavior on a full-duplex bus
US7421507B2 (en) * 2000-02-16 2008-09-02 Apple Inc. Transmission of AV/C transactions over multiple transports method and apparatus
US6831928B1 (en) 2000-02-17 2004-12-14 Apple Computer, Inc. Method and apparatus for ensuring compatibility on a high performance serial bus
US7050453B1 (en) * 2000-02-17 2006-05-23 Apple Computer, Inc. Method and apparatus for ensuring compatibility on a high performance serial bus
US6484171B1 (en) 2000-03-31 2002-11-19 International Business Machines Corporation System method and computer program for prioritizing filter rules
US6618785B1 (en) * 2000-04-21 2003-09-09 Apple Computer, Inc. Method and apparatus for automatic detection and healing of signal pair crossover on a high performance serial bus
US6718497B1 (en) 2000-04-21 2004-04-06 Apple Computer, Inc. Method and apparatus for generating jitter test patterns on a high performance serial bus
JP2001313646A (ja) * 2000-04-27 2001-11-09 Sony Corp 電子機器およびその物理層回路のステート制御方法
US6757773B1 (en) 2000-06-30 2004-06-29 Sony Corporation System and method for determining support capability of a device coupled to a bus system
US7328211B2 (en) 2000-09-21 2008-02-05 Jpmorgan Chase Bank, N.A. System and methods for improved linguistic pattern matching
JP4097891B2 (ja) * 2000-11-27 2008-06-11 三菱電機株式会社 Ieee1394を用いた同期システム
US6891805B2 (en) * 2001-02-06 2005-05-10 Telephonics Corporation Communications system
US7024505B2 (en) * 2002-03-28 2006-04-04 Seagate Technology Llc Fair arbitration method in a distributed arbitration system
US7007123B2 (en) * 2002-03-28 2006-02-28 Alcatel Binary tree arbitration system and method using embedded logic structure for controlling flag direction in multi-level arbiter node
US6886051B2 (en) * 2002-03-28 2005-04-26 Seagate Technology Llc Device discovery method and apparatus
US7987246B2 (en) 2002-05-23 2011-07-26 Jpmorgan Chase Bank Method and system for client browser update
US7340650B2 (en) * 2002-10-30 2008-03-04 Jp Morgan Chase & Co. Method to measure stored procedure execution statistics
US20040103199A1 (en) * 2002-11-22 2004-05-27 Anthony Chao Method and system for client browser update from a lite cache
US7149752B2 (en) * 2002-12-03 2006-12-12 Jp Morgan Chase Bank Method for simplifying databinding in application programs
US7085759B2 (en) 2002-12-06 2006-08-01 Jpmorgan Chase Bank System and method for communicating data to a process
US7457302B1 (en) 2002-12-31 2008-11-25 Apple Inc. Enhancement to loop healing for malconfigured bus prevention
US7417973B1 (en) 2002-12-31 2008-08-26 Apple Inc. Method, apparatus and computer program product for ensuring node participation in a network bus
US8032439B2 (en) * 2003-01-07 2011-10-04 Jpmorgan Chase Bank, N.A. System and method for process scheduling
US7401156B2 (en) * 2003-02-03 2008-07-15 Jp Morgan Chase Bank Method using control interface to suspend software network environment running on network devices for loading and executing another software network environment
US7379998B2 (en) * 2003-03-31 2008-05-27 Jp Morgan Chase Bank System and method for multi-platform queue queries
US20040210696A1 (en) * 2003-04-18 2004-10-21 Meyer Michael J. Method and apparatus for round robin resource arbitration
US20040230602A1 (en) * 2003-05-14 2004-11-18 Andrew Doddington System and method for decoupling data presentation layer and data gathering and storage layer in a distributed data processing system
US7366722B2 (en) * 2003-05-15 2008-04-29 Jp Morgan Chase Bank System and method for specifying application services and distributing them across multiple processors using XML
US7509641B2 (en) * 2003-05-16 2009-03-24 Jp Morgan Chase Bank Job processing framework
US7668099B2 (en) * 2003-06-13 2010-02-23 Apple Inc. Synthesis of vertical blanking signal
US20040255338A1 (en) * 2003-06-13 2004-12-16 Apple Computer, Inc. Interface for sending synchronized audio and video data
US7353284B2 (en) * 2003-06-13 2008-04-01 Apple Inc. Synchronized transmission of audio and video data from a computer to a client via an interface
US8275910B1 (en) 2003-07-02 2012-09-25 Apple Inc. Source packet bridge
WO2005015361A2 (en) * 2003-08-08 2005-02-17 Jp Morgan Chase Bank System for archive integrity management and related methods
US20050065964A1 (en) 2003-09-19 2005-03-24 Ziemann David M. Update of a tree-based database
US7270227B2 (en) 2003-10-29 2007-09-18 Lockheed Martin Corporation Material handling system and method of use
US7788567B1 (en) 2003-11-18 2010-08-31 Apple Inc. Symbol encoding for tolerance to single byte errors
US7995606B1 (en) 2003-12-03 2011-08-09 Apple Inc. Fly-by and ack-accelerated arbitration for broadcast packets
US7502338B1 (en) 2003-12-19 2009-03-10 Apple Inc. De-emphasis training on a point-to-point connection
US7421696B2 (en) * 2003-12-22 2008-09-02 Jp Morgan Chase Bank Methods and systems for managing successful completion of a network of processes
US7308517B1 (en) * 2003-12-29 2007-12-11 Apple Inc. Gap count analysis for a high speed serialized bus
US7237135B1 (en) * 2003-12-29 2007-06-26 Apple Inc. Cyclemaster synchronization in a distributed bridge
US20050144174A1 (en) * 2003-12-31 2005-06-30 Leonid Pesenson Framework for providing remote processing of a graphical user interface
US20050175027A1 (en) * 2004-02-09 2005-08-11 Phonex Broadband Corporation System and method for requesting and granting access to a network channel
US7183906B2 (en) * 2004-03-19 2007-02-27 Lockheed Martin Corporation Threat scanning machine management system
US20050222990A1 (en) * 2004-04-06 2005-10-06 Milne Kenneth T Methods and systems for using script files to obtain, format and disseminate database information
US20050231358A1 (en) * 2004-04-19 2005-10-20 Company Steven L Search engine for singles with (GPS) position data
WO2005102016A2 (en) 2004-04-26 2005-11-03 Jp Morgan Chase Bank System and method for routing messages
US7212113B2 (en) * 2004-05-04 2007-05-01 Lockheed Martin Corporation Passenger and item tracking with system alerts
US20050251397A1 (en) * 2004-05-04 2005-11-10 Lockheed Martin Corporation Passenger and item tracking with predictive analysis
US20050251398A1 (en) * 2004-05-04 2005-11-10 Lockheed Martin Corporation Threat scanning with pooled operators
US7392471B1 (en) 2004-07-28 2008-06-24 Jp Morgan Chase Bank System and method for comparing extensible markup language (XML) documents
US7366974B2 (en) * 2004-09-03 2008-04-29 Jp Morgan Chase Bank System and method for managing template attributes
US20060059210A1 (en) * 2004-09-16 2006-03-16 Macdonald Glynne Generic database structure and related systems and methods for storing data independent of data type
US20090132466A1 (en) * 2004-10-13 2009-05-21 Jp Morgan Chase Bank System and method for archiving data
US7739436B2 (en) * 2004-11-01 2010-06-15 Sonics, Inc. Method and apparatus for round robin resource arbitration with a fast request to grant response
US7684421B2 (en) * 2005-06-09 2010-03-23 Lockheed Martin Corporation Information routing in a distributed environment
US20060282886A1 (en) * 2005-06-09 2006-12-14 Lockheed Martin Corporation Service oriented security device management network
US8223666B2 (en) * 2005-08-23 2012-07-17 Cisco Technology, Inc. Method of constructing a forwarding database for a data communications network
US7969995B2 (en) * 2005-08-23 2011-06-28 Cisco Technology, Inc. Method and apparatus for constructing a forwarding database for a data communications network
US8065606B1 (en) 2005-09-16 2011-11-22 Jpmorgan Chase Bank, N.A. System and method for automating document generation
US7499933B1 (en) 2005-11-12 2009-03-03 Jpmorgan Chase Bank, N.A. System and method for managing enterprise application configuration
US7610172B2 (en) * 2006-06-16 2009-10-27 Jpmorgan Chase Bank, N.A. Method and system for monitoring non-occurring events
US8483108B2 (en) * 2006-07-24 2013-07-09 Apple Inc. Apparatus and methods for de-emphasis training on a point-to-point connection
US20080060910A1 (en) * 2006-09-08 2008-03-13 Shawn Younkin Passenger carry-on bagging system for security checkpoints
CN101179516B (zh) * 2006-11-10 2010-06-09 北京航空航天大学 基于有向图的数据分发方法
US8104076B1 (en) 2006-11-13 2012-01-24 Jpmorgan Chase Bank, N.A. Application access control system
US7610429B2 (en) * 2007-01-30 2009-10-27 Hewlett-Packard Development Company, L.P. Method and system for determining device criticality in a computer configuration
WO2009154752A1 (en) 2008-06-17 2009-12-23 Attivio, Inc. Ordered message processing
US8392614B2 (en) * 2009-07-27 2013-03-05 Sandisk Il Ltd. Device identifier selection
US8312088B2 (en) * 2009-07-27 2012-11-13 Sandisk Il Ltd. Device identifier selection
FR2951290B1 (fr) * 2009-10-08 2011-12-09 Commissariat Energie Atomique Controleur d'acces direct en memoire a sources multiples, procede et programme d'ordinateur correspondants
US8495656B2 (en) 2010-10-15 2013-07-23 Attivio, Inc. Ordered processing of groups of messages
US9038177B1 (en) 2010-11-30 2015-05-19 Jpmorgan Chase Bank, N.A. Method and system for implementing multi-level data fusion
US9292588B1 (en) 2011-07-20 2016-03-22 Jpmorgan Chase Bank, N.A. Safe storing data for disaster recovery
US10540373B1 (en) 2013-03-04 2020-01-21 Jpmorgan Chase Bank, N.A. Clause library manager

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2443101A1 (fr) * 1978-11-30 1980-06-27 Ibm France Perfectionnement aux systemes de selection d'interface prioritaire
US4344134A (en) * 1980-06-30 1982-08-10 Burroughs Corporation Partitionable parallel processor
US4412285A (en) * 1981-04-01 1983-10-25 Teradata Corporation Multiprocessor intercommunication system and method
US4698752A (en) * 1982-11-15 1987-10-06 American Telephone And Telegraph Company At&T Bell Laboratories Data base locking
IT1159351B (it) * 1983-02-03 1987-02-25 Cselt Centro Studi Lab Telecom Circuito di arbitraggio a struttura distribuita per le richieste di accesso al bus di un sistema multiprocessore
US5113523A (en) * 1985-05-06 1992-05-12 Ncube Corporation High performance computer system
US4706080A (en) * 1985-08-26 1987-11-10 Bell Communications Research, Inc. Interconnection of broadcast networks
US4897833A (en) * 1987-10-16 1990-01-30 Digital Equipment Corporation Hierarchical arbitration system
DE3838945A1 (de) * 1987-11-18 1989-06-08 Hitachi Ltd Netzwerksystem mit lokalen netzwerken und mit einer hierarchischen wegewahl
US4811337A (en) * 1988-01-15 1989-03-07 Vitalink Communications Corporation Distributed load sharing
US5027342A (en) * 1989-05-03 1991-06-25 The University Of Toronto Innovations Foundation Local area network
US5138615A (en) * 1989-06-22 1992-08-11 Digital Equipment Corporation Reconfiguration system and method for high-speed mesh connected local area network
US5150360A (en) * 1990-03-07 1992-09-22 Digital Equipment Corporation Utilization of redundant links in bridged networks
US5301333A (en) * 1990-06-14 1994-04-05 Bell Communications Research, Inc. Tree structured variable priority arbitration implementing a round-robin scheduling policy
US5353412A (en) * 1990-10-03 1994-10-04 Thinking Machines Corporation Partition control circuit for separately controlling message sending of nodes of tree-shaped routing network to divide the network into a number of partitions
EP0552288A1 (en) * 1990-10-03 1993-07-28 Thinking Machines Corporation Parallel computer system
FR2668626B1 (fr) * 1990-10-30 1992-12-18 Thomson Csf Procede de configuration d'un systeme informatique maille.
FR2676558B1 (fr) * 1991-05-15 1993-07-23 Opticable Procede pour determiner automatiquement la configuration d'un reseau.
ES2131065T3 (es) * 1992-03-27 1999-07-16 Cit Alcatel Disposicion de control de acceso.

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100753690B1 (ko) * 1999-06-22 2007-08-30 코닌클리즈케 필립스 일렉트로닉스 엔.브이. 액세스 요청 에이전트 서비스 방법 및 시스템

Also Published As

Publication number Publication date
HK1037037A1 (en) 2002-01-25
CA2151369C (en) 2004-02-10
US5802289A (en) 1998-09-01
JP4195469B2 (ja) 2008-12-10
WO1994015302A1 (en) 1994-07-07
HK1037036A1 (en) 2002-01-25
DE69334171D1 (de) 2007-10-25
CA2503335C (en) 2010-06-29
DE69334172D1 (de) 2007-10-31
DE69334171T2 (de) 2008-06-12
JP3663386B2 (ja) 2005-06-22
EP1132821A3 (en) 2006-04-19
JP2006229992A (ja) 2006-08-31
CA2503335A1 (en) 1994-07-07
JP3638949B2 (ja) 2005-04-13
EP1094395A3 (en) 2006-04-19
CA2408252C (en) 2005-07-26
EP1094394A3 (en) 2006-04-19
DE69334228D1 (de) 2008-08-14
AU5953994A (en) 1994-07-19
KR100290517B1 (ko) 2001-09-17
CA2151369A1 (en) 1994-07-07
EP1094394B1 (en) 2007-09-12
CA2698356C (en) 2011-04-12
KR950704745A (ko) 1995-11-20
HK1037035A1 (en) 2002-01-25
JP2002314565A (ja) 2002-10-25
CA2408252A1 (en) 1994-07-07
EP0674788B1 (en) 2005-04-27
CA2698356A1 (en) 1994-07-07
JP2004030648A (ja) 2004-01-29
DE69334172T2 (de) 2008-06-12
JP4195470B2 (ja) 2008-12-10
US5630173A (en) 1997-05-13
JP3834562B2 (ja) 2006-10-18
DE69333798D1 (de) 2005-06-02
EP1132821A2 (en) 2001-09-12
JP2002314566A (ja) 2002-10-25
JP2006217639A (ja) 2006-08-17
EP0674788A1 (en) 1995-10-04
JP4209428B2 (ja) 2009-01-14
EP1094395A2 (en) 2001-04-25
JP2006238452A (ja) 2006-09-07
DE69333798T2 (de) 2006-03-09
JP3663385B2 (ja) 2005-06-22
EP1094394A2 (en) 2001-04-25
EP1132821B1 (en) 2007-09-12
EP1094395B1 (en) 2008-07-02

Similar Documents

Publication Publication Date Title
JP3663386B2 (ja) 非サイクル有向グラフで接続された構成要素間の通信方法
JP3243613B2 (ja) 非サイクル有向グラフに関わる固有アドレス割当て、ノード自己識別及びトポロジーマッピングの方法及び装置
JPH08507623A (ja) ノードの任意トポロジー集合体を非サイクル有向グラフに変換する方法及び装置
WO1994015305A1 (en) Method and apparatus for transforming an arbitrary acyclic topology collection of nodes into an acyclic directed graph

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041119

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050113

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090121

Year of fee payment: 4

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090121

Year of fee payment: 4

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090121

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100121

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100121

Year of fee payment: 5

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100121

Year of fee payment: 5

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: R3D02

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110121

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110121

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120121

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130121

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130121

Year of fee payment: 8

EXPY Cancellation because of completion of term