JP3834562B2 - 非サイクル有向グラフで接続された構成要素間の通信方法 - Google Patents
非サイクル有向グラフで接続された構成要素間の通信方法 Download PDFInfo
- Publication number
- JP3834562B2 JP3834562B2 JP2003158059A JP2003158059A JP3834562B2 JP 3834562 B2 JP3834562 B2 JP 3834562B2 JP 2003158059 A JP2003158059 A JP 2003158059A JP 2003158059 A JP2003158059 A JP 2003158059A JP 3834562 B2 JP3834562 B2 JP 3834562B2
- Authority
- JP
- Japan
- Prior art keywords
- node
- nodes
- bus
- token
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000000034 method Methods 0.000 title claims description 77
- 238000004891 communication Methods 0.000 title claims description 29
- 230000008569 process Effects 0.000 claims description 24
- 238000012546 transfer Methods 0.000 claims description 6
- 229920003266 Leaf® Polymers 0.000 description 18
- 230000009466 transformation Effects 0.000 description 12
- 125000002015 acyclic group Chemical group 0.000 description 8
- 230000008859 change Effects 0.000 description 6
- 238000001514 detection method Methods 0.000 description 6
- 238000006243 chemical reaction Methods 0.000 description 5
- 238000013507 mapping Methods 0.000 description 5
- 230000007246 mechanism Effects 0.000 description 5
- 230000002093 peripheral effect Effects 0.000 description 5
- 230000004044 response Effects 0.000 description 4
- 230000000644 propagated effect Effects 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 230000001934 delay Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000001131 transforming effect Effects 0.000 description 2
- 238000004364 calculation method Methods 0.000 description 1
- 230000002860 competitive effect Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 230000000977 initiatory effect Effects 0.000 description 1
- 238000002372 labelling Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 230000011664 signaling Effects 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/40—Bus networks
- H04L12/40052—High-speed IEEE 1394 serial bus
- H04L12/40078—Bus configuration
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
- G06F13/368—Handling requests for interconnection or transfer for access to common bus or bus system with decentralised access control
- G06F13/37—Handling requests for interconnection or transfer for access to common bus or bus system with decentralised access control using a physical-position-dependent priority, e.g. daisy chain, round robin or token passing
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
- G06F15/163—Interprocessor communication
- G06F15/173—Interprocessor communication using an interconnection network, e.g. matrix, shuffle, pyramid, star, snowflake
- G06F15/17337—Direct connection machines, e.g. completely connected computers, point to point communication networks
- G06F15/17343—Direct connection machines, e.g. completely connected computers, point to point communication networks wherein the interconnection is dynamically configurable, e.g. having loosely coupled nearest neighbor architecture
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/40—Bus networks
- H04L12/40052—High-speed IEEE 1394 serial bus
- H04L12/40084—Bus arbitration
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L45/00—Routing or path finding of packets in data switching networks
- H04L45/48—Routing tree calculation
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- Signal Processing (AREA)
- General Physics & Mathematics (AREA)
- Computer Networks & Wireless Communication (AREA)
- General Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Mathematical Physics (AREA)
- Software Systems (AREA)
- Bus Control (AREA)
- Small-Scale Networks (AREA)
- Computer And Data Communications (AREA)
Description
【発明の属する技術分野】
発明の背景
関連出願
本出願は、本出願の譲受人にそれぞれ譲渡されており且つ本出願と同時に出願された名称「Method and Apparatus for Unique Address Assignment,Node Self−Identification and Topology Mapping for aDirected Acyclic Graph」による出願Serial No.07/994,402及び名称「Method and Apparatus for Transforming an Arbitrary Acyclic Topology Collection of Nodes into an Acyclic Directed Graph」による出願Serial No.07/994,117に関連している。
発明の分野
本発明はコンピュータシステムに関する。さらに特定すれば、本発明は、コンピュータシステムの複数の任意に組立てられた要素の間に通信方式を確立し且つそれを利用する方法及び装置に関する。
【0002】
【従来の技術】
背 景
所定のコンピュータシステムの内部の構成要素は、それらの要素自体の間で信号を搬送する能力を必要とする。非常に単純なシステムでは、システムの各要素をシステムのその他の全ての部品に直接ワイヤリングさせることが可能である。しかし、現実には、コンピュータを拡張自在にし、且つ未知の数のシステム部品に対応するために、コンピュータ設計者はずっと以前に通信バスの概念を開発した。
【0003】
バスは、コンピュータシステム全体を通って走る1本又は複数本のワイヤなどの通信経路である。システムの各構成要素は、システム中のその他の構成要素の各々に理論上接続されるべきバスにプラグインされるだけで良い。構成要素間には単一の通信チャネルしか存在しえないので、各構成要素が他の構成要素と同時に通信できないことは言うまでもない。通信バスを利用する場合、1つの構成要素からの重要な情報部分をバスアクセスを待機しながらの係属状態に放置することのない効率良い方式で他の構成要素と通信するために各構成要素がバスを使用できるように、何らかの形態で共用構造を確定することが必要である。バス上の構成要素がバスを共用するための方法を一般にバスアービトレーション方式という。
【0004】
重要な情報の流れを最大にするようにバスアービトレーション方式を最適化するという重大な要求に加えて、柔軟性をできる限り残しつつシステム遅延を最小にするために、バス自体の物理的(及び論理的/電気的)構成を最適化でき、また、そのようにすべきである。
【0005】
バスに付随する他の構成要素と通信するためには、各構成要素はそのバスに関して実現された通信規約と一致する送受信回路などのハードウェアを具備しなければならない。そのような通信規格の1つは、この文書に付録Aとして添付されている表題「High Performance Serial Bus」のIEEE規格文書P1394の中に記載されている。P1394に記載されている規格は同じバックプレーン上のカード、他のバックプレーン上のカード及び外部周辺機器の間で低コストで相互接続を実行しようとするものである。
【0006】
従来の技術のバス又はネットワークは、どれをどこにプラグ接続すべきかを知ることを要求していた。たとえば、多くのコンピュータの背面には、特定の周辺機器に対応する指定ポートがある。コンピュータの中には、マウス及びキーボードなどの構成要素に対してADBと呼ばれるバスを使用し、他の周辺機器に対してはSCSIバスを使用するMacintoshのようにいくつかのバスを実現するものもある。これらの型のバスはディジーチェーン要素を一体に構成するが、その接続のトポロジーは限られている。他に知られているバス/ネットワークは、ネットワークのノードをリングとして、すなわち、動作するためには閉成されなければならないループに配列することを要求する。最後に、星状配列、すなわち、ハブ・スポーク配列は各ノードを中央マスタに直接リンクすることを必要としていた。従来の技術のシステムの各々には、望ましい程度の柔軟性が欠けている。
【0007】
【発明が解決しようとする課題】
コンピュータの要素を1つのバスに任意に取り付けることが可能であり、それに際して、任意トポロジーをシステムにより構成要素の所定の配列を要求することなく機能システムに変更できることが望ましいであろうし、従って、それが本発明の目的である。
発明の概要
本発明の目的は、ノードの接続が非サイクル有向グラフに変更されているコンピュータシステムバス又はネットワークに関して公正バスアクセスアービトレーション方式を提供することである。
本発明の別の目的は、ノードの接続が非サイクル有向グラフに変更されているコンピュータシステムバス又はネットワークに関して優先バスアクセスアービトレーション方式を提供することである。
本発明の別の目的は、ノードの接続が非サイクル有向グラフに変更されているコンピュータシステムバス又はネットワークに関してトークンパッシングバスアービトレーションの方法を提供することである。
本発明のさらに別の目的は、非サイクル有向グラフに変更されているノードのネットワークにおいて誤りが検出されたとき又は動作中にノードが増減されたときにネットワーク中のどのノードによってもプレエンプティブバス初期設定をトリガしうるメカニズムを提供することである。
【0008】
【課題を解決するための手段】
本発明のこれらの目的及びその他の目的は、システムバスに沿ったノードの任意アセンブリが非サイクル有向グラフに変更されているシステムで実現される。ノードの階層配列は1つのノードをルートと指定する一方で、他の全てのノードはそれらのノードがリンクしているノードとの間に親子関係を成立させている。各ノードは所定の肯定応答優先順位方式を成立させた複数の接続された子ポートを有しても良い。公正バスアクセスアービトレーションは、所定のポート優先順位に相応するシーケンスでバス許可を実行して、全ノードをバスでターンさせる。ルートノードは、等時性データ転送を要求するルートノードに対応するのに有用であるバスアクセスを獲得するために、常にその優先アクセス状態をアサートしても良い。あるいは、トークンパッシングアービトレーション方式を実現しても良く、その場合、バスアクセスに関わるトークンは先に説明した所定のポート優先順位方式に従ってノードを巡って渡されて行く。プレエンプティブバス初期設定は、必然的な誤りの検出時、あるいは既存のノードに対する接続の追加又は除去の時点でいずれかのノードによってトリガされれば良い。
【0009】
発明の詳細な説明
任意のトポロジーを有するバスを利用する方法及び装置を説明する。以下の説明中、本発明を完全に理解させるために様々なコンピュータ素子などの数多くの特定の詳細な事項を述べる。しかしながら、そのような特定の詳細な事項がなくとも本発明を実施しうることは当業者には自明であろう。別の場合には、本発明を無用にわかりにくくしないために周知の制御構造やコード化技法を詳細には説明しなかった。
【0010】
この詳細な説明を通して、説明に比喩による明確性を与えるために数多くの描写用語を導入している。たとえば、所定のトポロジーの中におけるノード間の親子関係という表現がしばしば見られる。この目的は、最終的に導出されるグラフに至る「方向」の概念を表わすことである。以下に説明するように、任意のトポロジーが非サイクル有向グラフに変化されたならば、1つのノードは「ルート」ノードとして識別されることになる。ルートノードは親ノードをもたず、ルートノードに論理の上ですぐ隣接している全てのノードはそのルートの子ノードである。「ツリー」の比喩は「ブランチ(枝)」及び「リーフ(葉)」と呼ばれるノードを取り入れることによって完成する。
【0011】
ここで説明するバスアーキテクチャは単一のコンピュータに関わる素子に関連して説明されるのであるが、一般に、より広い範囲を有する。本発明は、バストポロジーを定義するに際して、装置のネットワークにおけるように一体にリンクされたノードの任意に組立てられたどのような集合体にも適用可能である。注意しなければならない1点は、ノードと物理的コンピュータ素子とを区別する必要があるということである。バスに常駐すべき各素子に関連して、少なくとも1つのノード物理層制御装置がある。状況によっては、所定の1つの素子を複数のノードと関連させると有利であろうが、通常の場合には、バスにある装置又は素子と、ノードとの間には1対1の対応がある。
【0012】
そこで図1を参照すると、ノード10のブロック線図が示されている。ノードを物理的にいかに実現するかは多少は任意である。本発明の好ましい実施例の実現形態では、ノードは付録Aとして添付したIEEE P1394 High Performance Serial Bus通信規約に準拠するように設計されている。ノード10はアービトレーション状態機械論理11を含む。このアービトレーション状態論理機械論理は、ここで説明すべき技法及びアルゴリズムを実行するためのあらゆる論理回路を取り入れている。この回路はプログラマブルロジックアレイ(PLA)から構成されていても良く、あるいはここで説明する機能を実行するように独自に設計されていても良い。ノード論理により実行されるべき機能を説明したならば、当業者はむやみに説明を加えなくとも本発明を実現することができるであろう。ノードは、その論理によって、バス初期設定、ツリー識別、自己識別及びバスアービトレーションの機能を含む最小限のアービトレーションプロトコルを実現するが、それら全ての機能については以下にさらに詳細に説明する。
【0013】
図1に示すノード10は送信側マルチプレクサ12及び13と、データ送信器、受信器及び再同期装置14とをさらに含む。図1に示すノードは局所ホスト15に結合している。局所ホスト15は、システム中の他の構成要素と通信することが必要であるディスクドライブ、CPU、キーボード又は他の何らかの構成要素などの、バスに付属させたい何らかの装置であれば良い。ノード10は通信リンクを介して他のノードと通信する。リンクは2つのポートの間の接続であって、直接的、実用的な用語でいえばケーブルセグメントであるが、通常は何らかの物理通信チャネルとして実現されれば良い。リンクは、最低でも、それが接続する2つのポートの間に半二重通信チャネルを構成することが可能であるべきであろう。ポートはノードとリンクとの間のインタフェースである。本発明に従えば、ポートはデータ及びアービトレーション信号を送受信する能力を有していなければならない。ポートは、それがリンクを介して別のポートに接続しているか否かを判定することもできなければならない。これを容易にする1つの方法は、接続しているポートによってリンクを介して、リンクの他端にあるポートにより検出可能であるバイアス電圧を印加させるというものである。すなわち、1つのポートに、他端でポートに接続していないリンク、裸リンクが付属している場合には、そのポートは接続ポートではないと判定するのである。図1では、図示されているノード10は接続リンク17,18及び19をそれぞれ有する3つの外部ポート21,22及び23を有する。
【0014】
本発明を実現するためのノードに関わる実現規則のいくつかは、1つのノードが1つ又は複数のポートを有していて良いということである。ノードはそのポートのいずれか1つでデータを送受信可能であるべきであろう。ノードは一度にイネーブルされているポートのうち唯一つのポートでデータを受信可能であり且つ残る全てのイネーブルされたポートではこのデータを送信可能であるべきであろう。ノードはそのポートの全てを介して信号メッセージを同時に且つ独立して送受信可能であるべきであろう。ノードのポートごとに別個の信号トランシーバ、エンコーダ及びデコーダが要求される。最低限の実現ノードは局所ホスト装置を必要としない。たとえば、そのようなノードはケーブル延長として機能しても良い。これ以降、装置及び局所ホストを無視し、バストポロジーを言うときには、常に、ノードや様々なポートを介するバス接続に関連させて説明する。
【0015】
グラフ変換
図2(a)及び図2(b)は、任意に組立てられたノードの集合体を示す。これ以降、ノードを単に円として示すが、ノードは、それぞれ、図1に関して説明した素子と等価の素子を含むものと思われる。ただし、各ノードはその図に示した3つより多い数又は少ない数の外部ポートを有していても良いということに注意する。それぞれのノードを結合する図示されている線は、リンクを示すための方法である。ポートは図示されていないが、暗黙のうちに、リンクとノードを接続するインタフェースである。
【0016】
ここで説明するバスアービトレーション技法は、任意のトポロジーを非サイクル有向グラフへと変更することを要求する。任意トポロジーグラフにおいては、ノードとリンクの集合体は1つのサイクルを形成しても良い。グラフ中の特定のノードから始まって、リンクを2度通ることをせずにリンクとノードを通過することによって同じノードに戻れる場合に、サイクルは成立する。図2(a)は、図示されているノードはいずれもループの中に接続していないことから、非サイクルグラフを示している。ところが、図2(b)は、境界規定ボックス25の中の領域が複数のサイクルを形成するノード40〜47の集合体を含んでいるために非サイクルグラフではない。説明すべきバスアービトレーション技法はサイクルが存在しないことを要求するので、ここではサイクルを変更するためのユーザ介入の方法についてもさらに説明する。
【0017】
グラフを非サイクルしないという必要条件に加えて、グラフは有向グラフでなければならない。有向グラフは、隣接ノードの間に階層構造が成立しているようなグラフである。当初は、ノード間に親子関係は成立していない。すなわち、たとえば、ノード31はノード34に対して「親ノード」であっても良く、あるいはノード34に対して「子ノード」であっても良い。従って、所定の任意トポロジーグラフを取り上げて、それを非サイクル有向グラフに変換することが必要である。ここで説明する方法は、ノードの数、あるいはノードが物理的にどのようにリンクしているかということとは無関係に且つリンクに沿った信号伝搬時間には関係なく、どのような所定の任意トポロジーに対してもこの変換を実行するように働く。
【0018】
ノード通信
まず、非サイクル任意トポロジーグラフを有向グラフに変換するプロセスを説明する。次に、サイクル変更が要求されるケースを説明する。図3(a)は、ノードとリンクが状態ラベルを有し且つ通信される信号はグラフを有向にするためのグラフ変換プロセスを表して指示されているような図2(a)の任意グラフを示す。この時点で、ノード間の信号通信を説明しておくと有益である。図3(b)は、リンク52によって結合された2つのノード50及び51(以下、それぞれノードAと、ノードB)を示す。説明した通り、リンクは図1に関連して先に説明したように各々のノードのトランシーバポートを結合する通信チャネルである。グラフ変換プロセスの間、ノードは隣接するノードとの間に親子関係を成立させることが必要になる。第1のノードのポートと第2のノードのポートとの間に少なくとも1つのリンクが接続していれば、それら2つのノードは隣接ノードであるという。図3(b)〜図3(d)では、変更されるべき関係はノードBがノードAの親であるということであり且つノードはその関係を成立させることが適切であると仮定する。
【0019】
方向を設定するのに先立って、ノードAがノードBをその親として成立させることが適切になったとき、ノードAはリンク52が結合しているポートから信号「You Are My Parent」(YAMP)を送信する。このメッセージは、ノードAがYAMP信号を発生していることをわかり且つノードBは受信したメッセージがYAMPであることを理解できるのであれば、どのような形態をとっていても良い。YAMP信号53がノードBにより受信されると、ノードBは「You Are My Child」(YAMC)をリンク52を介してノードAへ送信することによってノードAに応答する。ノードAのアービトレーション状態機械論理11はYAMP信号53の送信と、YAMC信号54の受信との間の時間遅延を追跡し続ける。測定される時間は、ノードAとノードBとの間の伝搬遅延の2倍を指定する。YAMC信号を受信すると、ノードAは「You Are My Child Acknowledged」(YAMCA)信号55をもって応答する。これは、ノード間の伝搬時間遅延がYAMCの送信と、YAMCAの受信との間の時間遅延と等しいことをも確定する能力をノードBに与える。半二重通信リンクの場合、YAMCAメッセージは通信チャネルを適正に方向付けする効果をも有する。
【0020】
全二重通信リンクの場合には、3つの論理メッセージYAMP、YAMC及びYAMCAを代わりに2回の信号送信のみによって中継することができる。図3(c)にはこの状況が示されており、ノードAは戻りYAMC信号57を受信するまでYAMP信号56を加え続ける。YAMCA信号は、論理上は、YAMP信号が到着しなくなったと検出されたときにノードBへ送信される。
説明したこの三重非同期メッセージ交換の使用により、メッセージ交換に関わる双方のノードがリンクを介する伝搬時間遅延を確定できるようなメカニズムが構成される。この遅延値は以下にさらに説明する競合事象を変更するとき、並びにバス性能を最適化するための正規のバスアービトレーションの間に使用される。このパラメータの動的抽出は必須である。その代わりに、最適のバス性能は得られなくとも最大伝搬時間遅延を演繹的に規定することができる。
【0021】
ノードA及びBがノードBはノードAの親であることを意味するメッセージを交換した後には、リンクは有向になったと言うことができる。ノードAはその論理によって、リンク52が結合しているポートを親ポート(親ノードに話し掛ける)とラベル付けし、また、ノードBはリンク52が結合しているポートを子ポート(子ノードに話し掛ける)とラベル付けする。以下に説明する方法は所定の時点でノード及びポートに割当てられるラベルによって説明されるため、ポートが得るラベルを維持することは大切である。図3(d)には速記図式表記が示されており、図中の方向矢印58はノードBがノードAの親として設定されており且つリンクは有向であることを指示している。
【0022】
方向確定
ここで図3(a)に戻ると共に、図6(a)〜図6(e)のプロセスを参照して、任意トポロジー全体を方向づけするプロセスを説明する。トポロジー変換プロセスの説明を助けるためには、若干多彩な定義を導入することが必要である。第1に、「リーフ」ノードは1つのポートしか接続していないノードとして定義される。パワーアップ後又は他のバス初期設定後に初期設定されると、直ちにノードはその状態をリーフノードとして認識する。「ブランチ」ノードは少なくとも2つの接続するポートを有するノードである。1つを除く全ての接続ポートを介して、ブランチノードはYAMP信号を受信しており且つそれに応答している。残るポートを介して、ブランチノードはYAMP信号を送信しており、それにより、ノードが親ノードであることを確定する。ノードは、1つの親を有しており(ノードは親ノードを1つしかもつことができない)且つ他の全てのポートは子ノードに接続していることを確定するまで、ブランチ状態には到達しない。ブランチ状態に達するのに先立って、ノードがブランチであると確定されるまでノードが方向の設定を不可能にするサイクルの一部である可能性は存在しているので、ノードは「サイクル」ノードと考えられる。
【0023】
グラフ変換手続きは、ステップ60で、バス初期設定(パワーアップ又は誘導)のときに始まり、この時点で任意トポロジーの中のリーフノードはステップ61で認識し、決定ボックス66でそれらのノードが接続するポートを唯一つしかもたないことを判定することによって、ステップ68でそれら自身をリーフノードとしてラベル付けする。図3(a)に示すグラフにおいては、ノード33,35,36及び37は、初期設定後、ステップ69で各々がYAMP信号を唯一の接続ポートを介して隣接するノードへ送信するリーフノードである。それらの信号を受信するノードは、次に、ステップ70でYAMC信号をリーフノードへ伝搬して戻すことにより、YAMCA通信が完了したときにはそれぞれの親子ペアの間の所定のリンクについて1つの方向が確定する。ステップ71では、各リーフノードは1つの接続ポートを親ポートとしてラベル付けし、親ノードにある各受信ポートは子ポートとしてラベル付けされる。
【0024】
当初はリーフノードでないグラフ上のノードは、初め、先に述べた理由によって「サイクルノード」と考えられ、サイクルノード手続き63に従って進行する。接続するポートのうち1つを除いて全てのポートを子ポートとしてラベル付けしているサイクルノードは、いずれも、後のステップ85で、残ったラベル付けされていないポートからYAMP信号を伝搬する。リンクについてその方向が設定されたとき、そこでサイクルノードはブランチノードとラベル付けされるようになる。すなわち、リーフノード37がそのノード34を親として確定した後は、ノード34は唯一つのラベルなしポートを有するので(ノード37に至るリンク接続を子ポートを介するものとしてラベル付けしている)、ノード34はYAMP信号をノード31へ同報通信し、その結果、ノード34はブランチノードになる。同様に、ノード31がノード33及び34はその子ノードであると識別したならば、ノード31はYAMP信号をノード30へ同報通信する。1つのノードが決定ボックス75でその全てのポートを介してYAMP信号を受信していたとき、そのノードはルートノードになる。図3(a)で、ノード30がノード31及び32からYAMP信号を受信した後、そのラベルはサイクルノードからルートノードであると変わる。図3(a)のグラフにおいては、必ずしもノード30がルートになる必要はないであろう。ツリー中のリンクのうちいくつかが長い伝搬遅延を生じさせるのであれば、ノード30は1つのポートでYAMP信号を受信しており、次に別のポートを介してYAMP信号を送信していたかもしれない。ノードのいずれもルート、さらにはリーフになって良く、リーフは適正に手続きをとる。図3(e)は、図3(a)に示す通信信号に応答して、その結果得られた有向グラフを示し、各ノードはラベル付けされており且つ方向は黒の矢印によって指示されている。
【0025】
ルート競合
状況によっては、ルート競合状態が起こりうる。これは、たとえば、任意トポロジーが図4に示す任意トポロジーに対し対称の配列を有するような場合に起こるであろう。図4に示す任意グラフでは、ノード160及び161はそれが結合している2つのリーフノードに対して親であることをそれぞれ確定している。次に、各ノードはYAMP信号をほぼ同時に他方へ伝搬している。ルート競合状態は決定ボックス86において関連する双方のノードにより認識される。各ノードはそれを親として指定する信号を受信しており、その一方で同じ信号を同じポートを介して送信している。競合しているノードの各々はステップ91でYAMC信号によって他方に応答し、それにより、各ノードはノード間の伝搬時間の2倍に等しい「決定時限」を確定できる。
【0026】
ルート競合状態は、各ノードの各々の任意状態機械論理装置11に組込まれているランダム決定メカニズムを利用することによって解決される。「決定時限」が経過するたびに、各ノードは、ステップ92で、再び他方へYAMP信号を送信すべきか否かを無作為に(50%の確率をもって)決定する。ほぼ確実に限られた数のサイクルの中で、一方のノードはその一方が往復することなく他方を親として指定することを決定する。親と指定されたほうはステップ95でルートになる。あるいは、ノードに所定の選択基準値を割当て、その大きいほう又は小さいほうの値が競合事象でどちらが優勢であるかを判定するようにしても良い。「決定時限」の動的確定は最適の性能を与えるものではあるが、本発明を実現する上で不可欠ではない。その代わりに、このアルゴリズムを使用するどのようなバスにおいても生じうる最悪の場合のリンク伝搬より長くありさえすれば、演繹的に定義された「決定時限」を使用しても良い。ルート競合を解決するために使用するのと同じ方法が、以下にさらに説明する他の競合事象を解決するためにも使用される。
【0027】
ルート割当て
先に説明した通り、グラフ変換プロセスの結果はグラフ中の唯一つのノードへのルート属性の割当てである。ルートノードは後述するバスアービトレーション方式における最終的な決定を有し、従って、特別の優先順位時間間隔を使用せずに最大の優先順位をもってバスをアクセスすることができる。多くの場合、所定のシステムを最適化するために、ノードが製造されるときに、もしくは動的に(ランタイム中に)所定のノードにルート特性を割当てることが可能であるのが望ましい。所定のバスは、等時性データ転送を要求するノードを含んでいるかもしれない。等時性データは、所定の時間に何らかの値をもつように伝送されなければならないデータである。たとえば、コンパクトディスクから発する音楽は、断片的に転送され、必ずしも順序通りではないデータファイルとは異なり、聴取すべき順序で、大きな遅れなく転送され且つ出力される必要がある。
【0028】
ルート指定に関してノードを3つのカテゴリに分類することができる。それらの指定は、製造中、装置への指定のハードワイヤリング、アービトレーション状態機械論理のプログラミング又は決定を実行するより高いレベルのソフトウェアの使用と、その後のその決定を維持したままの再ブートの開始によって適用されれば良い。ルートを指定されるのに関してノードが割当てられうる3つの指定は:ルートとなることを望まないノードと、ルートになりうる(なるべき)ノードと、ルートになるであろうノードである。ステップ81及び83では、それらの指定を試験する。第1のカテゴリに指定されるノードは、指示されたときに直ちにグラフ変換手続きを開始する。これは、通常、バス初期設定手続きの完了の直後である。第2のカテゴリのノードは、ステップ84でグラフ変換手続きを開始することを指示された後に、そのプロセスの開始を所定の長さの時間だけ遅延させる。この遅延によって、ノードはルートになる機会を増す。(YAMP信号はその遅延によりそのノードまでより伝搬しやすい。)遅延の追加にもかかわらず、「ルートになりうる」ノードがルートと指定されることで終わらない可能性は依然としてある。これは与えられたトポロジーと、メッセージ伝搬遅延とによって決まる。遅延の量は、設計中、相当に複雑なグラフを通るときの最悪の場合の妥当な伝搬遅延より多くなるように定義できる。
【0029】
ルート指定の可能性のうち第3のカテゴリに入るノードは、グラフを既に変換し終わり且つ全てのノードはそれ自体を識別した後にルートにならなければならないということを認識するのみであろう。アービトレーション状態機能論理がこの確定を実行しても良く、ホストシステムでランするソフトウェアであっても良い。これが起こると、ルートにならなければならないノードはバスに沿った他の全てのノードと、それが唯一のルートになろうとしていることを承諾し、以下でさらに説明する割込形バス初期設定信号を発信することによってグラフ変換プロセスを再開する。次に、ノードは、ステップ82で、ルートになるのを待ち、その全てのポートでYAMP信号を受信するまでグラフ変換に参加せず、それにより、そのノードは必然的にルートと指定されることになる。
ルートが確定されたならば、グラフは有向であるということができる。グラフ上の全ての隣接ノードの間に定義された関係が存在している。
【0030】
サイクル変更
先に説明したグラフを有向にする手続きは非サイクルグラフについてのみ働く。任意トポロジーの中にサイクルがあれば、ステップ80で始まる手続きによってサイクルを破断しなければならない。ステップ79で、所定の時間切れ周期が経過した後に、ノードが依然としてリーフ、ブランチ又はルートではなく、サイクルノードとラベル付けされているとき、サイクルの存在は検出される。「サイクル検出」タイミングはバス初期設定機能の終了の直後に始まる。時間切れ周期は最悪の場合のグラフ変換プロセスの持続時間(「ルートになりうる」ノード及び起こりうるルート競合事象に関しての遅延時間の追加)より長くなってはならない。
【0031】
あらゆるメッセージ交換は非同期事象であるので、「サイクル検出」時間切れ事象はグラフの全てのノードに対して同時に起こる必要はない。そのため、「サイクル検出」時間切れ事象にまだ到達していないノードがサイクル解決は進行中であることを指示するメッセージを受信することは可能である。そのようなノードはそのサイクル検出時間切れ間隔を終了し、適切なサイクル解決プロセスを開始する。
【0032】
本発明に従ったサイクル解決の方法は組立て後のノードの集合体のユーザが介入することを要求する。ノードが「サイクル検出」時間切れを受けると、システムのユーザは図6(e)のステップ100で、サイクルが存在しており且つノードが次に関連しない出力装置を介して通知されるであろう。そこで、ユーザは、どのようなサイクルでも存在することを排除するために、リンクを遮断することを命令される。次に、ユーザはグラフ変換手続きに制御を戻す。
ループの各々が破断されて、サイクルが全く残っていないのであれば、先の節で説明したようなグラフを変換する手続きを、グラフ全体が非サイクルであると共に有向になるまで進行させて良い。
【0033】
固有物理アドレスの割当て
元の任意トポロジーから非サイクル有向グラフを確定したならば、グラフの各ノードに固有の物理アドレスを割当てることが可能である。このプロセスは、全てのリーフノードがその単一の接続ポートを介してバス要求(BR)信号を送信することによりバスを要求することをもって始まる。その信号を受信した親ノードは、その子ポートの全てからBR信号を受信し終わるまで待機し、次にBR信号をその親に伝搬する。BR信号は、ルートがその子の全てからBR信号を受信し終わるまでグラフを通って伝搬する。ルートがその子ポートの全てを介してバス要求を受信したならば、ルートはバスを1つのポートを介して許可し且つその残る子ポートを介してバス拒否(BD)信号を伝搬するための決定を実行する。どのバス要求を許可すべきかを選択する方法は、先に、たとえば、ポートを左から右へと又はポート番号づけに基づいて選択する場合などについて説明したような演繹的決定であっても良い。バス許可(BG)信号はルートからそれが要求している子へ送信される。その要求中の子が、それ自体、その子のうち1つからバス要求を伝搬した親ノードである場合には、その子ノードはその子ポートの1つを除く全てのポートを介して先に説明したのと同じ所定の方式でバス拒否信号を送信する。最終的には1つのリーフノードがバス許可信号を受信し、そのノードはバス許可確認(BGA)信号によって応答し、BGA信号はルートノードへと伝搬されて戻る。BD信号とBGA信号の伝搬は半二重通信チャネルの場合に必要になるであろう通信リンクの方向を定める働きをする。そこで、拒否された全てのノードは最終的にBG信号を受信するノードによるアクティビティを待つ。
【0034】
最終的にバスに対するアクセスを許可されるノードはアドレス割当てパケットを送信する。ノードはこのパケットをバスを介して送信し、パケットは他の全てのノードにより受信されて、それらのノードは、それぞれ、受信するアドレスパケットの数をカウントする。送信されるアドレスパケットは何らかの任意の情報を有していても良い。ノードの固有物理アドレスは、ノードがアドレスパケットを送信する前にカウントしたアドレスパケットの数に基づいている。すなわち、前もってアドレス情報は割当てられていないにもかかわらず、2つのノードが同じ物理アドレスを獲得することはない。アドレスパケットの実際の組成は任意であって、システムにより効率良く利用可能な何らかのビットストリームであれば良い。物理アドレス割当てパケットを送信した後、ノードは「子ID完了」信号(CIC)信号を送信する。子ポートでこれを受信した親ノードは、次に、「子識別完了確認」(CICA)信号を送信し、ポートを識別済子ポートとしてラベル付けする。次のBR信号の伝搬に応答して、自身を識別したばかりであるノードの親は物理アドレスパケットを送信すべき次の子を選択する。1つの親ノードの子ノードの全てが自身を識別したならば、親ノードはバスを要求し、バスを許可したとき、その物理アドレス割当てパケットを伝搬する。この手続きは、所定の選択基準に従って、全てのノードがカウント動作によって固有物理アドレス割当てを確定するまで続く。図5は、左から右への事前定義済選択基準が実現されている図3(e)のグラフを示す。ノードは固有のアドレスを割当てられ、ノード33は第1のアドレスを受信し、前述のように、ルートノード30は第8の、そして最後のアドレスを受信する。
この手続きが完了すると、グラフ中の各ノードは固有物理アドレスを有することになり、そのアドレスは前もって確定されている必要はなく、システム管理又はその他の目的のために利用されれば良い。
【0035】
ノードの自己識別
ノード自己識別プロセスは本質的には先に説明した物理アドレス割当て手続きと同一のルーチンに従う。各ノードがその物理アドレス割当てパケットを送信するとき、そのパケットはノードに関連する局所ホストのID、それがどれほどの量の電力を必要とするか、さらに、たとえば、「ソフトパワーオン」属性を支援するか否か等々の別の情報を含んでいても良い。事実、ノード自己識別情報は、どの情報を送信するにしても、それは固有物理アドレスを獲得するためのカウントの基礎となることから、物理アドレス割当てパケットとして働くのである。
ノード自己識別パケットに関しては、ノードに関する特定の情報は告知しているノードの性質によって影響を受けるノードにより「聴取」されるだけで良い。先の場合と同様に、この手続きは全ノードがそのノード自己識別情報を送信し終わるまで進んで行く。
【0036】
トポロジーマッピング
トポロジーマッピングの方法は、物理アドレス割当て及びノード自己識別と同じラインに沿って流れる。すなわち、この手続きでは、各ノードがアドレス割当て又はノード自己識別のプロセスを経過しているとき、そのノードに、ノードが有している子ポートの数及びディスエーブルされたポートを有しているか否かなどの全てのポートに関する情報をさらに送信する。ディスエーブルされたポートに関しては、どこからディスエーブルされるかを識別できるように、ディスエーブルしようとしているポートの相互間に通信規約を実現することが望ましいであろう。従って、ポートがディスエーブルされたポートを識別するとき、ポートはそれ独自のIDを指示する識別子並びにディスエーブルされる元になったポートIDを与える。
【0037】
トポロジーマッピング手続きの間に受信する全てのポートに関わるあらゆるトポロジー情報を組立てることにより、ホスト又は何らかのソフトウェアレベルアプリケーションは解決したバストポロジーを論理的に再構成できるであろう。これは、リンクが予想外に故障した場合に、先にディスエーブルしたリンクがどのノードに対しても通信チャネルの損失を阻止するように働ける冗長性を実現することを含む数多くの目的のために有用である。
【0038】
公正バスアクセスアービトレーション
トポロジーマッピング、ノード自己識別又は物理アドレス割当てのルーチンが完了したならば、バスが起動し、ラン中であると考えることができる。本発明に従って実現される1つのアービトレーション方式は、正当なバスアクセスのアービトレーション方式である。バスに対するアクセスを望むとき、ノードはその親ポートを介して(それがルートでない限り)バス要求(BR)信号を送信する。親は、1つの子からBR信号を受信すると、他の全ての子ポートを介してバス拒否信号(BD)を送信する。そこで、親はBR信号をその親を通って、その信号がルートに到達するまで上方へと伝搬する。ルートはそれが受信する第1のBR信号に応答してバス許可信号(BG)を発行すると共に、その他の全ての子ポートを介してBD信号を送信し、BD信号は下方へと伝搬することにより、リンクの方向を定める。BG信号は要求している側のノードに到達するまでグラフを通って下方へと伝搬し、そのノードは、次に、バス確認(BA)信号を送信し、それに続くのはノードがバスへ送信することを必要とした情報のパケットである。パケットが完了したとき、全てのノードはアイドル状態に戻るか、又はアイドル状態に入る。
【0039】
ルートがバスに対するほぼ同時の要求を受信する場合、ノードのうち1つにバスアクセスを許可するために、ルートノードに関わる所定の選択基準を使用することができる。これは先に説明したのと同じ所定の優先順位選択基準であっても良い。
【0040】
公正バスアクセスアービトレーションの別の一面は、親ノードがその子に対して優先権をもつことである。すなわち、親ノードは、バスを要求するときに、BD信号をその子ポートの全てを介して送信し、次にBR信号をルートに向かって上方へと伝搬する。このメカニズムに伴って起こりうる1つの問題は、親がバスを介して送信すべき大量の情報を有している場合に、子ノードが適切なバスアクセスを獲得するのに障害を生じるかもしれないということである。従って、当該技術では広く使用され且つ良く知られているギャップシステムが導入されている。ノードはバスを利用した後に、再びバスを要求できるようになる前にギャップ周期1つ分待機しなければならない。これにより、バス上におけるノードのトポロジー配列にかかわらず、バスに沿ったどのノードにもバスを許可される均等な機会が与えられるのである。公正アービトレーションプロトコルを保証するためには、ギャップの長さはバスを通過するときの最悪の場合の信号伝搬遅延より大きくなければならない。ギャップ値をあらかじめ確定して、ノード論理にハードワイヤリングすることができるが、そのような方式は、結果として、最も極端なケースを除くあらゆる場合においてバスを最適に近い形で利用できる。トポロジーマッピング能力は、グラフ変換段階の間に実行される隣接ノード間の伝搬遅延の測定とあいまって、どの特定の実現形態に対してもバス性能を最適化する最適公正ギャップの計算を可能にする。
【0041】
優先バスアービトレーション
上述の公正バスアクセスアービトレーションに従って実現されるバスアービトレーション方式においては、ルートは常にバス優先権を有していることが望ましいであろう。これが実現されるとき、ルートノードはそれ自身にいつでもバスを許可して良い。これは、まず、BD信号をグラフ中の全てのノードを通して下方へと送信することによって実行される。ルートに関わる優先バスアクセスは、等時性データ転送を実行するためにルートノードが要求されるような場合に非常に有用である。
【0042】
トークンパッシングバスアービトレーション
先に説明した公正バスアクセスアービトレーション方式及び優先バスアクセスアービトレーション方式の代わりに、トークンパッシングバスアービトレーション方式を実現するに際して本発明を利用しても良い。比喩的にいえば、トークンパッシングバスアクセスは、バスがノード間を渡されているトークンを所有しているときにノードはバスを介して通信して良いという概念を表わす。各ノードがサイクル中の所定のポイントでバスを受けるように、トークンはノードからノードへとサイクル方式で渡されて行く。本発明においては、トークンパッシングは先に説明した物理アドレス割当てルーチンと同じ方式に従って実現される。実現される所定の選択メカニズムを使用して、トークンをノードからノードへと渡して行く順序を選択する。この順序は、固有アドレス割当ての順序を指示する図5に示すような順序に類似している。各ノードは、トークンを割当てられたとき、残るノードが聴取している間にバスに沿ってその情報パケットを伝搬する。次に、ノードは、先に説明したような所定の順序づけ方法に基づいてトークンを次の論理ノードに渡す。
【0043】
プレエンプティブバス初期設定
本発明に従って実現しうる重要な特徴は、プレエンプティブバス初期設定の概念である。各ノードに組込まれている状態機械論理は、いくつかの条件に対してノードからその全てのポートを介して伝搬されるべきバス初期設定(BI)信号をトリガすることができる。ノードがバス初期設定条件を信号で報知する必要があると確定したとき、ノードはBI信号をその全てのポートを介して、全ての隣接ノードがその信号を受信し、次に変更するように保証するのに十分な長さの時間だけ伝搬する。そこで、ノードはその後に先に説明した手続きの中でグラフ変換プロセスに至る開始手続きに入る。
【0044】
プレエンプティブバス初期設定をトリガすることを必要にするか又は望ましくするであろういくつかの状況がある。第1に、これは予期せぬ誤りに対するノード応答であっても良い。加えて、ホストレベルでは、異なるノードがルート属性、たとえば、等時性データ転送ノードを獲得すべきであることを確定しても良い。この割当てはバス初期設定ルーチンを通して維持されるので、所望のノードはルート指定を受信するまで変換手続きの間は待機することになる。プレエンプティブバス初期設定に至る別の条件はリンクの破断であろうが、その場合、付属するノードについて新たな非サイクル有向グラフを計算することが必要であろう。最後にプレエンプティブバス初期設定が起こるべき重要な状況は、周辺機器の「ホットアディション」と呼ばれるような、装置がネットワークに追加されるときである。新たな装置が接続されるポートは新たなノードの有無を検出し、システムのユーザに対しては透明であるが、たとえば、遮断と再給電の必要なく周辺機器の増減を可能にするバス初期設定をトリガする。追加されたノードの存在を含む新たな非サイクル有向グラフを計算する。いくつかのノードを取り除いたとき、バス初期設定をトリガする必要はなくなる、たとえば、リーフノードを取り除いたときには、ネットワークに害はないということはありうる。しかしながら、動作中のバスからブランチノードが指定される場合には、グラフを再構成する必要がありそうである。
【0045】
本発明を好ましい実施例によって説明したが、当業者により本発明の趣旨から逸脱せずに様々な変形や変更を実施しうることは理解されるであろう。従って、本発明は続く請求の範囲によって判断されるべきである。
【図面の簡単な説明】
【図1】図1は、本発明に従って利用されるハードウェア層実現のブロック線図を示す。
【図2a】図2(a)は、ノードの任意の組立てられた集合体を示し、非サイクルのものを示す。
【図2b】図2(b)は、ノードの任意の組立てられた集合体を示し、サイクルを含むものを示す。
【図3a】図3(a)は、本発明に従ったグラフ変換プロセスを受ける図2(a)のノードの任意に組立てられた集合体である。
【図3b】図3(b)は、本発明を実現するに際してのノード間の代替通信交換例を示す。
【図3c】図3(c)は、本発明を実現するに際してのノード間の代替通信交換例を示す。
【図3d】図3(d)は、本発明を実現するに際してのノード間の代替通信交換例を示す。
【図3e】図3(e)は、図2(a)のノードの任意に組立てられたネットワークから得られる有向グラフを図式的に示す。
【図4】図4は、ルート競合を変更することを要求する対称グラフ配列を示す。
【図5】図5は、指示されうる固有アドレス割当て順序をもつ非サイクル有向グラフを示す。
【図6a】図6(a)は、本発明の好ましい実施例に従うプロセスの全体の流れを示す。
【図6b】図6(b)は、本発明の好ましい実施例に従うプロセスのリーフノード手続の流れを示す。
【図6c】図6(c)は、本発明の好ましい実施例に従うプロセスのサイクルノード手続の第1部分を示す。
【図6d】図6(d)は、本発明の好ましい実施例に従うプロセスのサイクルノード手続の第2部分を示す。
【図6e】図6(e)は、本発明の好ましい実施例に従うプロセスのルート競合処理の流れを示す。
【図6f】図6(f)は、本発明の好ましい実施例に従うプロセスのサイクル変更処理を示す。
Claims (6)
- 第1のノードから複数の隣接ノードにそれぞれ接続される複数のポイント間リンクを介して、前記第1のノードが複数の隣接ノードと通信を行う方法において、
複数の隣接ノードの一つを選択する所定の選択基準にしたがって前記第1のノードから前記複数の隣接ノードの一つにトークンを渡すことを特徴とする方法。 - 前記第1ノードにて前記複数の隣接ノードの一つからトークンを受信し、該第1ノードがデータ転送のためそのトークンを所有しているとき該第1ノードからデータを転送する請求項1記載の方法。
- 前記複数の隣接ノードは前記第1ノードの子ノードを含み、前記トークンが前記第1のノードから子ノードに前記所定の選択基準にしたがって渡される請求項2記載の方法。
- 第1のノードから少なくとも一つの隣接ノードに接続される少なくとも一つのポイント間リンクを介して、前記第1のノードが少なくとも一つの隣接ノードと通信を行う方法において、
ノード識別プロセスの開始点から前記第1のノードにより受信された通知の数をカウントし、
少なくとも一つの隣接ノードの一つを選択する所定の選択基準にしたがって前記第1のノードから前記少なくとも一つの隣接ノードの一つにトークンを渡し、
前記第1のトークンがデータ通信のためそのトークンを保持しているとき該第1のノードから通知を送信し、
前記第1のトークンがデータ通信のためそのトークンを保持しているとき前記開始点から当該第1のノードに受信された通知の数に基づき第1ノードに対して固有のアドレスを設定することを特徴とする方法。 - 前記トークンはバスアクセスが許可されていることを示す信号である請求項4記載の方法。
- 前記少なくとも一つの隣接ノードは前記第1ノードの子ノードを含み、前記トークンが前記第1のノードから子ノードに前記所定の選択基準にしたがって渡される請求項5記載の方法。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US07/994,983 US5630173A (en) | 1992-12-21 | 1992-12-21 | Methods and apparatus for bus access arbitration of nodes organized into acyclic directed graph by cyclic token passing and alternatively propagating request to root node and grant signal to the child node |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP51531494A Division JP3638949B2 (ja) | 1992-12-21 | 1993-12-16 | 非サイクル有向グラフについてアービトレートする方法及び装置 |
Related Child Applications (3)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006051939A Division JP4209428B2 (ja) | 1992-12-21 | 2006-02-28 | 非サイクル有向グラフで接続された構成要素間の通信方法 |
JP2006051934A Division JP4195469B2 (ja) | 1992-12-21 | 2006-02-28 | 非サイクル有向グラフで接続された構成要素間の通信方法 |
JP2006051942A Division JP4195470B2 (ja) | 1992-12-21 | 2006-02-28 | 非サイクル有向グラフで接続された構成要素間の通信方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004030648A JP2004030648A (ja) | 2004-01-29 |
JP3834562B2 true JP3834562B2 (ja) | 2006-10-18 |
Family
ID=25541282
Family Applications (7)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP51531494A Expired - Lifetime JP3638949B2 (ja) | 1992-12-21 | 1993-12-16 | 非サイクル有向グラフについてアービトレートする方法及び装置 |
JP2002053699A Expired - Lifetime JP3663385B2 (ja) | 1992-12-21 | 2002-02-28 | 非サイクル有向グラフで接続された構成要素間の通信方法 |
JP2002053713A Expired - Lifetime JP3663386B2 (ja) | 1992-12-21 | 2002-02-28 | 非サイクル有向グラフで接続された構成要素間の通信方法 |
JP2003158059A Expired - Lifetime JP3834562B2 (ja) | 1992-12-21 | 2003-06-03 | 非サイクル有向グラフで接続された構成要素間の通信方法 |
JP2006051939A Expired - Lifetime JP4209428B2 (ja) | 1992-12-21 | 2006-02-28 | 非サイクル有向グラフで接続された構成要素間の通信方法 |
JP2006051934A Expired - Lifetime JP4195469B2 (ja) | 1992-12-21 | 2006-02-28 | 非サイクル有向グラフで接続された構成要素間の通信方法 |
JP2006051942A Expired - Lifetime JP4195470B2 (ja) | 1992-12-21 | 2006-02-28 | 非サイクル有向グラフで接続された構成要素間の通信方法 |
Family Applications Before (3)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP51531494A Expired - Lifetime JP3638949B2 (ja) | 1992-12-21 | 1993-12-16 | 非サイクル有向グラフについてアービトレートする方法及び装置 |
JP2002053699A Expired - Lifetime JP3663385B2 (ja) | 1992-12-21 | 2002-02-28 | 非サイクル有向グラフで接続された構成要素間の通信方法 |
JP2002053713A Expired - Lifetime JP3663386B2 (ja) | 1992-12-21 | 2002-02-28 | 非サイクル有向グラフで接続された構成要素間の通信方法 |
Family Applications After (3)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006051939A Expired - Lifetime JP4209428B2 (ja) | 1992-12-21 | 2006-02-28 | 非サイクル有向グラフで接続された構成要素間の通信方法 |
JP2006051934A Expired - Lifetime JP4195469B2 (ja) | 1992-12-21 | 2006-02-28 | 非サイクル有向グラフで接続された構成要素間の通信方法 |
JP2006051942A Expired - Lifetime JP4195470B2 (ja) | 1992-12-21 | 2006-02-28 | 非サイクル有向グラフで接続された構成要素間の通信方法 |
Country Status (9)
Country | Link |
---|---|
US (2) | US5630173A (ja) |
EP (4) | EP0674788B1 (ja) |
JP (7) | JP3638949B2 (ja) |
KR (1) | KR100290517B1 (ja) |
AU (1) | AU5953994A (ja) |
CA (4) | CA2698356C (ja) |
DE (4) | DE69334228D1 (ja) |
HK (3) | HK1037035A1 (ja) |
WO (1) | WO1994015302A1 (ja) |
Families Citing this family (116)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7334030B2 (en) * | 1994-12-19 | 2008-02-19 | Apple Inc. | Method and apparatus for the addition and removal of nodes from a common interconnect |
US5875301A (en) * | 1994-12-19 | 1999-02-23 | Apple Computer, Inc. | Method and apparatus for the addition and removal of nodes from a common interconnect |
US5784648A (en) * | 1995-12-01 | 1998-07-21 | Apple Computer, Inc. | Token style arbitration on a serial bus by passing an unrequested bus grand signal and returning the token by a token refusal signal |
US5758105A (en) * | 1995-12-04 | 1998-05-26 | International Business Machines Corporation | Method and apparatus for bus arbitration between isochronous and non-isochronous devices |
US7388092B2 (en) * | 1996-05-03 | 2008-06-17 | Applera Corporation | Oligonucleotides and analogs labeled with energy transfer dyes |
US6131119A (en) * | 1997-04-01 | 2000-10-10 | Sony Corporation | Automatic configuration system for mapping node addresses within a bus structure to their physical location |
JP3222086B2 (ja) * | 1997-04-07 | 2001-10-22 | 矢崎総業株式会社 | ツリー構造のアドレス設定方法及びそのシステム |
US6145018A (en) * | 1997-11-24 | 2000-11-07 | Intel Corporation | Method for hindering some types of nodes from becoming a bus arbitration controller |
US6041348A (en) * | 1997-12-01 | 2000-03-21 | Lsi Logic Corporation | N-port algorithm for disabling a node within a network during reset |
US6411628B1 (en) | 1998-02-02 | 2002-06-25 | Intel Corporation | Distributed arbitration on a full duplex bus |
US6393557B1 (en) | 1998-05-08 | 2002-05-21 | International Business Machines Corporation | Dynamic method for configuring a computer system |
US6434656B1 (en) * | 1998-05-08 | 2002-08-13 | International Business Machines Corporation | Method for routing I/O data in a multiprocessor system having a non-uniform memory access architecture |
JP3277887B2 (ja) * | 1998-06-19 | 2002-04-22 | 日本電気株式会社 | 送受信方法、送受信回路および送受信回路の制御方法 |
US6122723A (en) * | 1998-08-20 | 2000-09-19 | International Business Machines Corporation | Switching multi-initiator SCSI devices to a singular target bus |
US6438604B1 (en) | 1998-10-05 | 2002-08-20 | Canon Kabushiki Kaisha | Digital video network interface |
US7013354B1 (en) | 1998-10-05 | 2006-03-14 | Canon Kabushiki Kaisha | Channel protocol for IEEE 1394 data transmission |
US6657973B1 (en) * | 1998-10-27 | 2003-12-02 | Matsushita Electric Industrial Co., Ltd. | Communications node, network system and method of controlling network system |
JP3326399B2 (ja) | 1998-12-17 | 2002-09-24 | 松下電器産業株式会社 | 通信ノードおよびこれを有する情報機器、並びにネットワークシステム |
US6256698B1 (en) | 1999-01-11 | 2001-07-03 | Sony Corporation | Method of and apparatus for providing self-sustained even arbitration within an IEEE 1394 serial bus network of devices |
US7062456B1 (en) * | 1999-02-09 | 2006-06-13 | The Chase Manhattan Bank | System and method for back office processing of banking transactions using electronic files |
US6810452B1 (en) | 1999-03-19 | 2004-10-26 | Sony Corporation | Method and system for quarantine during bus topology configuration |
US6374319B1 (en) * | 1999-06-22 | 2002-04-16 | Philips Electronics North America Corporation | Flag-controlled arbitration of requesting agents |
US6628607B1 (en) | 1999-07-09 | 2003-09-30 | Apple Computer, Inc. | Method and apparatus for loop breaking on a serial bus |
US6910090B1 (en) | 1999-09-21 | 2005-06-21 | Sony Corporation | Maintaining communications in a bus bridge interconnect |
EP1090856A1 (de) * | 1999-10-04 | 2001-04-11 | LAB Industrie Misch- und Wiegetechnik GmbH | System und Verfahren zur Entnahme von Schüttgut aus einem Behälter, insbesondere aus einem kastenförmigen Transportbehälter |
US6691096B1 (en) | 1999-10-28 | 2004-02-10 | Apple Computer, Inc. | General purpose data container method and apparatus for implementing AV/C descriptors |
US6959343B1 (en) | 1999-11-01 | 2005-10-25 | Apple Computer, Inc. | Method and apparatus for dynamic link driver configuration |
US6671768B1 (en) | 1999-11-01 | 2003-12-30 | Apple Computer, Inc. | System and method for providing dynamic configuration ROM using double image buffers for use with serial bus devices |
US6813663B1 (en) | 1999-11-02 | 2004-11-02 | Apple Computer, Inc. | Method and apparatus for supporting and presenting multiple serial bus nodes using distinct configuration ROM images |
US8762446B1 (en) | 1999-11-02 | 2014-06-24 | Apple Inc. | Bridged distributed device control over multiple transports method and apparatus |
US6618750B1 (en) | 1999-11-02 | 2003-09-09 | Apple Computer, Inc. | Method and apparatus for determining communication paths |
US6631426B1 (en) | 1999-11-02 | 2003-10-07 | Apple Computer, Inc. | Automatic ID allocation for AV/C entities |
US8185549B1 (en) * | 1999-11-03 | 2012-05-22 | A9.Com, Inc. | Method and system for navigating within a body of data using one of a number of alternative browse graphs |
US6587904B1 (en) * | 1999-11-05 | 2003-07-01 | Apple Computer, Inc. | Method and apparatus for preventing loops in a full-duplex bus |
US6636914B1 (en) | 1999-11-05 | 2003-10-21 | Apple Computer, Inc. | Method and apparatus for arbitration and fairness on a full-duplex bus using dual phases |
TW448365B (en) * | 1999-11-15 | 2001-08-01 | Via Tech Inc | Bus arbitration method providing preemption function between control chip sets |
US6457086B1 (en) | 1999-11-16 | 2002-09-24 | Apple Computers, Inc. | Method and apparatus for accelerating detection of serial bus device speed signals |
US6728821B1 (en) | 1999-11-29 | 2004-04-27 | Sony Corporation | Method and system for adjusting isochronous bandwidths on a bus |
US6751697B1 (en) * | 1999-11-29 | 2004-06-15 | Sony Corporation | Method and system for a multi-phase net refresh on a bus bridge interconnect |
US7266617B1 (en) | 2000-01-18 | 2007-09-04 | Apple Inc. | Method and apparatus for border node behavior on a full-duplex bus |
US6639918B1 (en) | 2000-01-18 | 2003-10-28 | Apple Computer, Inc. | Method and apparatus for border node behavior on a full-duplex bus |
US7421507B2 (en) * | 2000-02-16 | 2008-09-02 | Apple Inc. | Transmission of AV/C transactions over multiple transports method and apparatus |
US6831928B1 (en) | 2000-02-17 | 2004-12-14 | Apple Computer, Inc. | Method and apparatus for ensuring compatibility on a high performance serial bus |
US7050453B1 (en) * | 2000-02-17 | 2006-05-23 | Apple Computer, Inc. | Method and apparatus for ensuring compatibility on a high performance serial bus |
US6484171B1 (en) | 2000-03-31 | 2002-11-19 | International Business Machines Corporation | System method and computer program for prioritizing filter rules |
US6618785B1 (en) * | 2000-04-21 | 2003-09-09 | Apple Computer, Inc. | Method and apparatus for automatic detection and healing of signal pair crossover on a high performance serial bus |
US6718497B1 (en) | 2000-04-21 | 2004-04-06 | Apple Computer, Inc. | Method and apparatus for generating jitter test patterns on a high performance serial bus |
JP2001313646A (ja) * | 2000-04-27 | 2001-11-09 | Sony Corp | 電子機器およびその物理層回路のステート制御方法 |
US6757773B1 (en) | 2000-06-30 | 2004-06-29 | Sony Corporation | System and method for determining support capability of a device coupled to a bus system |
US7328211B2 (en) | 2000-09-21 | 2008-02-05 | Jpmorgan Chase Bank, N.A. | System and methods for improved linguistic pattern matching |
JP4097891B2 (ja) * | 2000-11-27 | 2008-06-11 | 三菱電機株式会社 | Ieee1394を用いた同期システム |
US6891805B2 (en) * | 2001-02-06 | 2005-05-10 | Telephonics Corporation | Communications system |
US7024505B2 (en) * | 2002-03-28 | 2006-04-04 | Seagate Technology Llc | Fair arbitration method in a distributed arbitration system |
US7007123B2 (en) * | 2002-03-28 | 2006-02-28 | Alcatel | Binary tree arbitration system and method using embedded logic structure for controlling flag direction in multi-level arbiter node |
US6886051B2 (en) * | 2002-03-28 | 2005-04-26 | Seagate Technology Llc | Device discovery method and apparatus |
US7987246B2 (en) | 2002-05-23 | 2011-07-26 | Jpmorgan Chase Bank | Method and system for client browser update |
US7340650B2 (en) * | 2002-10-30 | 2008-03-04 | Jp Morgan Chase & Co. | Method to measure stored procedure execution statistics |
US20040103199A1 (en) * | 2002-11-22 | 2004-05-27 | Anthony Chao | Method and system for client browser update from a lite cache |
US7149752B2 (en) * | 2002-12-03 | 2006-12-12 | Jp Morgan Chase Bank | Method for simplifying databinding in application programs |
US7085759B2 (en) | 2002-12-06 | 2006-08-01 | Jpmorgan Chase Bank | System and method for communicating data to a process |
US7457302B1 (en) | 2002-12-31 | 2008-11-25 | Apple Inc. | Enhancement to loop healing for malconfigured bus prevention |
US7417973B1 (en) | 2002-12-31 | 2008-08-26 | Apple Inc. | Method, apparatus and computer program product for ensuring node participation in a network bus |
US8032439B2 (en) * | 2003-01-07 | 2011-10-04 | Jpmorgan Chase Bank, N.A. | System and method for process scheduling |
US7401156B2 (en) * | 2003-02-03 | 2008-07-15 | Jp Morgan Chase Bank | Method using control interface to suspend software network environment running on network devices for loading and executing another software network environment |
US7379998B2 (en) * | 2003-03-31 | 2008-05-27 | Jp Morgan Chase Bank | System and method for multi-platform queue queries |
US20040210696A1 (en) * | 2003-04-18 | 2004-10-21 | Meyer Michael J. | Method and apparatus for round robin resource arbitration |
US20040230602A1 (en) * | 2003-05-14 | 2004-11-18 | Andrew Doddington | System and method for decoupling data presentation layer and data gathering and storage layer in a distributed data processing system |
US7366722B2 (en) * | 2003-05-15 | 2008-04-29 | Jp Morgan Chase Bank | System and method for specifying application services and distributing them across multiple processors using XML |
US7509641B2 (en) * | 2003-05-16 | 2009-03-24 | Jp Morgan Chase Bank | Job processing framework |
US7668099B2 (en) * | 2003-06-13 | 2010-02-23 | Apple Inc. | Synthesis of vertical blanking signal |
US20040255338A1 (en) * | 2003-06-13 | 2004-12-16 | Apple Computer, Inc. | Interface for sending synchronized audio and video data |
US7353284B2 (en) * | 2003-06-13 | 2008-04-01 | Apple Inc. | Synchronized transmission of audio and video data from a computer to a client via an interface |
US8275910B1 (en) | 2003-07-02 | 2012-09-25 | Apple Inc. | Source packet bridge |
WO2005015361A2 (en) * | 2003-08-08 | 2005-02-17 | Jp Morgan Chase Bank | System for archive integrity management and related methods |
US20050065964A1 (en) | 2003-09-19 | 2005-03-24 | Ziemann David M. | Update of a tree-based database |
US7270227B2 (en) | 2003-10-29 | 2007-09-18 | Lockheed Martin Corporation | Material handling system and method of use |
US7788567B1 (en) | 2003-11-18 | 2010-08-31 | Apple Inc. | Symbol encoding for tolerance to single byte errors |
US7995606B1 (en) | 2003-12-03 | 2011-08-09 | Apple Inc. | Fly-by and ack-accelerated arbitration for broadcast packets |
US7502338B1 (en) | 2003-12-19 | 2009-03-10 | Apple Inc. | De-emphasis training on a point-to-point connection |
US7421696B2 (en) * | 2003-12-22 | 2008-09-02 | Jp Morgan Chase Bank | Methods and systems for managing successful completion of a network of processes |
US7308517B1 (en) * | 2003-12-29 | 2007-12-11 | Apple Inc. | Gap count analysis for a high speed serialized bus |
US7237135B1 (en) * | 2003-12-29 | 2007-06-26 | Apple Inc. | Cyclemaster synchronization in a distributed bridge |
US20050144174A1 (en) * | 2003-12-31 | 2005-06-30 | Leonid Pesenson | Framework for providing remote processing of a graphical user interface |
US20050175027A1 (en) * | 2004-02-09 | 2005-08-11 | Phonex Broadband Corporation | System and method for requesting and granting access to a network channel |
US7183906B2 (en) * | 2004-03-19 | 2007-02-27 | Lockheed Martin Corporation | Threat scanning machine management system |
US20050222990A1 (en) * | 2004-04-06 | 2005-10-06 | Milne Kenneth T | Methods and systems for using script files to obtain, format and disseminate database information |
US20050231358A1 (en) * | 2004-04-19 | 2005-10-20 | Company Steven L | Search engine for singles with (GPS) position data |
WO2005102016A2 (en) | 2004-04-26 | 2005-11-03 | Jp Morgan Chase Bank | System and method for routing messages |
US7212113B2 (en) * | 2004-05-04 | 2007-05-01 | Lockheed Martin Corporation | Passenger and item tracking with system alerts |
US20050251397A1 (en) * | 2004-05-04 | 2005-11-10 | Lockheed Martin Corporation | Passenger and item tracking with predictive analysis |
US20050251398A1 (en) * | 2004-05-04 | 2005-11-10 | Lockheed Martin Corporation | Threat scanning with pooled operators |
US7392471B1 (en) | 2004-07-28 | 2008-06-24 | Jp Morgan Chase Bank | System and method for comparing extensible markup language (XML) documents |
US7366974B2 (en) * | 2004-09-03 | 2008-04-29 | Jp Morgan Chase Bank | System and method for managing template attributes |
US20060059210A1 (en) * | 2004-09-16 | 2006-03-16 | Macdonald Glynne | Generic database structure and related systems and methods for storing data independent of data type |
US20090132466A1 (en) * | 2004-10-13 | 2009-05-21 | Jp Morgan Chase Bank | System and method for archiving data |
US7739436B2 (en) * | 2004-11-01 | 2010-06-15 | Sonics, Inc. | Method and apparatus for round robin resource arbitration with a fast request to grant response |
US7684421B2 (en) * | 2005-06-09 | 2010-03-23 | Lockheed Martin Corporation | Information routing in a distributed environment |
US20060282886A1 (en) * | 2005-06-09 | 2006-12-14 | Lockheed Martin Corporation | Service oriented security device management network |
US8223666B2 (en) * | 2005-08-23 | 2012-07-17 | Cisco Technology, Inc. | Method of constructing a forwarding database for a data communications network |
US7969995B2 (en) * | 2005-08-23 | 2011-06-28 | Cisco Technology, Inc. | Method and apparatus for constructing a forwarding database for a data communications network |
US8065606B1 (en) | 2005-09-16 | 2011-11-22 | Jpmorgan Chase Bank, N.A. | System and method for automating document generation |
US7499933B1 (en) | 2005-11-12 | 2009-03-03 | Jpmorgan Chase Bank, N.A. | System and method for managing enterprise application configuration |
US7610172B2 (en) * | 2006-06-16 | 2009-10-27 | Jpmorgan Chase Bank, N.A. | Method and system for monitoring non-occurring events |
US8483108B2 (en) * | 2006-07-24 | 2013-07-09 | Apple Inc. | Apparatus and methods for de-emphasis training on a point-to-point connection |
US20080060910A1 (en) * | 2006-09-08 | 2008-03-13 | Shawn Younkin | Passenger carry-on bagging system for security checkpoints |
CN101179516B (zh) * | 2006-11-10 | 2010-06-09 | 北京航空航天大学 | 基于有向图的数据分发方法 |
US8104076B1 (en) | 2006-11-13 | 2012-01-24 | Jpmorgan Chase Bank, N.A. | Application access control system |
US7610429B2 (en) * | 2007-01-30 | 2009-10-27 | Hewlett-Packard Development Company, L.P. | Method and system for determining device criticality in a computer configuration |
WO2009154752A1 (en) | 2008-06-17 | 2009-12-23 | Attivio, Inc. | Ordered message processing |
US8392614B2 (en) * | 2009-07-27 | 2013-03-05 | Sandisk Il Ltd. | Device identifier selection |
US8312088B2 (en) * | 2009-07-27 | 2012-11-13 | Sandisk Il Ltd. | Device identifier selection |
FR2951290B1 (fr) * | 2009-10-08 | 2011-12-09 | Commissariat Energie Atomique | Controleur d'acces direct en memoire a sources multiples, procede et programme d'ordinateur correspondants |
US8495656B2 (en) | 2010-10-15 | 2013-07-23 | Attivio, Inc. | Ordered processing of groups of messages |
US9038177B1 (en) | 2010-11-30 | 2015-05-19 | Jpmorgan Chase Bank, N.A. | Method and system for implementing multi-level data fusion |
US9292588B1 (en) | 2011-07-20 | 2016-03-22 | Jpmorgan Chase Bank, N.A. | Safe storing data for disaster recovery |
US10540373B1 (en) | 2013-03-04 | 2020-01-21 | Jpmorgan Chase Bank, N.A. | Clause library manager |
Family Cites Families (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2443101A1 (fr) * | 1978-11-30 | 1980-06-27 | Ibm France | Perfectionnement aux systemes de selection d'interface prioritaire |
US4344134A (en) * | 1980-06-30 | 1982-08-10 | Burroughs Corporation | Partitionable parallel processor |
US4412285A (en) * | 1981-04-01 | 1983-10-25 | Teradata Corporation | Multiprocessor intercommunication system and method |
US4698752A (en) * | 1982-11-15 | 1987-10-06 | American Telephone And Telegraph Company At&T Bell Laboratories | Data base locking |
IT1159351B (it) * | 1983-02-03 | 1987-02-25 | Cselt Centro Studi Lab Telecom | Circuito di arbitraggio a struttura distribuita per le richieste di accesso al bus di un sistema multiprocessore |
US5113523A (en) * | 1985-05-06 | 1992-05-12 | Ncube Corporation | High performance computer system |
US4706080A (en) * | 1985-08-26 | 1987-11-10 | Bell Communications Research, Inc. | Interconnection of broadcast networks |
US4897833A (en) * | 1987-10-16 | 1990-01-30 | Digital Equipment Corporation | Hierarchical arbitration system |
DE3838945A1 (de) * | 1987-11-18 | 1989-06-08 | Hitachi Ltd | Netzwerksystem mit lokalen netzwerken und mit einer hierarchischen wegewahl |
US4811337A (en) * | 1988-01-15 | 1989-03-07 | Vitalink Communications Corporation | Distributed load sharing |
US5027342A (en) * | 1989-05-03 | 1991-06-25 | The University Of Toronto Innovations Foundation | Local area network |
US5138615A (en) * | 1989-06-22 | 1992-08-11 | Digital Equipment Corporation | Reconfiguration system and method for high-speed mesh connected local area network |
US5150360A (en) * | 1990-03-07 | 1992-09-22 | Digital Equipment Corporation | Utilization of redundant links in bridged networks |
US5301333A (en) * | 1990-06-14 | 1994-04-05 | Bell Communications Research, Inc. | Tree structured variable priority arbitration implementing a round-robin scheduling policy |
US5353412A (en) * | 1990-10-03 | 1994-10-04 | Thinking Machines Corporation | Partition control circuit for separately controlling message sending of nodes of tree-shaped routing network to divide the network into a number of partitions |
EP0552288A1 (en) * | 1990-10-03 | 1993-07-28 | Thinking Machines Corporation | Parallel computer system |
FR2668626B1 (fr) * | 1990-10-30 | 1992-12-18 | Thomson Csf | Procede de configuration d'un systeme informatique maille. |
FR2676558B1 (fr) * | 1991-05-15 | 1993-07-23 | Opticable | Procede pour determiner automatiquement la configuration d'un reseau. |
ES2131065T3 (es) * | 1992-03-27 | 1999-07-16 | Cit Alcatel | Disposicion de control de acceso. |
-
1992
- 1992-12-21 US US07/994,983 patent/US5630173A/en not_active Expired - Lifetime
-
1993
- 1993-12-16 AU AU59539/94A patent/AU5953994A/en not_active Abandoned
- 1993-12-16 DE DE69334228T patent/DE69334228D1/de not_active Expired - Lifetime
- 1993-12-16 CA CA2698356A patent/CA2698356C/en not_active Expired - Lifetime
- 1993-12-16 WO PCT/US1993/012311 patent/WO1994015302A1/en active IP Right Grant
- 1993-12-16 EP EP94905422A patent/EP0674788B1/en not_active Expired - Lifetime
- 1993-12-16 DE DE69333798T patent/DE69333798T2/de not_active Expired - Lifetime
- 1993-12-16 CA CA002408252A patent/CA2408252C/en not_active Expired - Lifetime
- 1993-12-16 EP EP01100794A patent/EP1132821B1/en not_active Expired - Lifetime
- 1993-12-16 CA CA2503335A patent/CA2503335C/en not_active Expired - Lifetime
- 1993-12-16 JP JP51531494A patent/JP3638949B2/ja not_active Expired - Lifetime
- 1993-12-16 DE DE69334172T patent/DE69334172T2/de not_active Expired - Lifetime
- 1993-12-16 DE DE69334171T patent/DE69334171T2/de not_active Expired - Lifetime
- 1993-12-16 CA CA002151369A patent/CA2151369C/en not_active Expired - Lifetime
- 1993-12-16 KR KR1019950702511A patent/KR100290517B1/ko not_active IP Right Cessation
- 1993-12-16 EP EP01100800A patent/EP1094395B1/en not_active Expired - Lifetime
- 1993-12-16 EP EP01100795A patent/EP1094394B1/en not_active Expired - Lifetime
-
1996
- 1996-09-24 US US08/710,970 patent/US5802289A/en not_active Expired - Lifetime
-
2001
- 2001-10-22 HK HK01107369A patent/HK1037035A1/xx not_active IP Right Cessation
- 2001-10-22 HK HK01107371A patent/HK1037037A1/xx not_active IP Right Cessation
- 2001-10-22 HK HK01107370.4A patent/HK1037036A1/xx not_active IP Right Cessation
-
2002
- 2002-02-28 JP JP2002053699A patent/JP3663385B2/ja not_active Expired - Lifetime
- 2002-02-28 JP JP2002053713A patent/JP3663386B2/ja not_active Expired - Lifetime
-
2003
- 2003-06-03 JP JP2003158059A patent/JP3834562B2/ja not_active Expired - Lifetime
-
2006
- 2006-02-28 JP JP2006051939A patent/JP4209428B2/ja not_active Expired - Lifetime
- 2006-02-28 JP JP2006051934A patent/JP4195469B2/ja not_active Expired - Lifetime
- 2006-02-28 JP JP2006051942A patent/JP4195470B2/ja not_active Expired - Lifetime
Also Published As
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3834562B2 (ja) | 非サイクル有向グラフで接続された構成要素間の通信方法 | |
JP3243613B2 (ja) | 非サイクル有向グラフに関わる固有アドレス割当て、ノード自己識別及びトポロジーマッピングの方法及び装置 | |
US5784557A (en) | Method and apparatus for transforming an arbitrary topology collection of nodes into an acyclic directed graph | |
WO1994015305A1 (en) | Method and apparatus for transforming an arbitrary acyclic topology collection of nodes into an acyclic directed graph |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050906 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20051206 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20051209 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060228 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060627 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060724 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090728 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090728 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100728 Year of fee payment: 4 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: R3D02 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110728 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110728 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120728 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120728 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130728 Year of fee payment: 7 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |