JPH0846463A - 利得制御回路 - Google Patents
利得制御回路Info
- Publication number
- JPH0846463A JPH0846463A JP20135594A JP20135594A JPH0846463A JP H0846463 A JPH0846463 A JP H0846463A JP 20135594 A JP20135594 A JP 20135594A JP 20135594 A JP20135594 A JP 20135594A JP H0846463 A JPH0846463 A JP H0846463A
- Authority
- JP
- Japan
- Prior art keywords
- gain
- gain control
- circuit
- voltage
- control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Control Of Amplification And Gain Control (AREA)
Abstract
(57)【要約】
【目的】 広帯域でかつ制御直線性に優れ、しかもダイ
ナミックレンジが広い利得制御回路を提供する。 【構成】 利得制御範囲が一定範囲に制限されて互いに
縦続接続された例えば3段の可変利得回路1,2,3
と、これら可変利得回路1,2,3の各利得制御端子V
Cに利得制御電圧Vcを印加する制御電圧印加回路4
と、可変利得回路1,2,3の各利得制御端子VCXに
互いに異なるオフセット電圧Voff1,Voff2,Voff3を
供給することによって各利得制御電圧Vcにオフセット
を与えるオフセット電圧供給回路5とを具備した構成と
する。
ナミックレンジが広い利得制御回路を提供する。 【構成】 利得制御範囲が一定範囲に制限されて互いに
縦続接続された例えば3段の可変利得回路1,2,3
と、これら可変利得回路1,2,3の各利得制御端子V
Cに利得制御電圧Vcを印加する制御電圧印加回路4
と、可変利得回路1,2,3の各利得制御端子VCXに
互いに異なるオフセット電圧Voff1,Voff2,Voff3を
供給することによって各利得制御電圧Vcにオフセット
を与えるオフセット電圧供給回路5とを具備した構成と
する。
Description
【0001】
【産業上の利用分野】本発明は、利得制御回路に関し、
特に移動体通信システムにおける出力電力制御のための
可変利得回路として用いて好適な利得制御回路に関す
る。
特に移動体通信システムにおける出力電力制御のための
可変利得回路として用いて好適な利得制御回路に関す
る。
【0002】
【従来の技術】例えば移動電話システムの如き移動体通
信システムにおいて、基地局の回線容量を増やすために
は、各移動局の出力は基地局の位置において同一電界強
度となるように制御されることが望ましい。特に、CD
MA(Code Division MultipleAccess:符号分割多重シ
ステム)と呼ばれるスペクトラム拡散方式を用い、同一
周波数帯に複数の局を割り当てて拡散符号によって信号
を復元する方式においては、このような移動局の出力電
力制御は必須の要件となる。
信システムにおいて、基地局の回線容量を増やすために
は、各移動局の出力は基地局の位置において同一電界強
度となるように制御されることが望ましい。特に、CD
MA(Code Division MultipleAccess:符号分割多重シ
ステム)と呼ばれるスペクトラム拡散方式を用い、同一
周波数帯に複数の局を割り当てて拡散符号によって信号
を復元する方式においては、このような移動局の出力電
力制御は必須の要件となる。
【0003】この移動局の出力電力制御には2つの方式
がある。その1つは、基地局からの信号強度に基づいて
出力すべき電力を決定する方式である。これは、基地局
から移動局までの信号伝搬とその逆が強い相関があると
の仮定によるものである。もう1つは、基地局での実際
の信号強度の情報を移動局へ伝えることによって行う方
式である。前者を開ループ制御、後者を閉ループ制御と
称している。この出力電力制御を行うために、利得制御
回路が必要とされる。
がある。その1つは、基地局からの信号強度に基づいて
出力すべき電力を決定する方式である。これは、基地局
から移動局までの信号伝搬とその逆が強い相関があると
の仮定によるものである。もう1つは、基地局での実際
の信号強度の情報を移動局へ伝えることによって行う方
式である。前者を開ループ制御、後者を閉ループ制御と
称している。この出力電力制御を行うために、利得制御
回路が必要とされる。
【0004】この利得制御回路の性能としては、 (1)広い利得制御範囲であること (2)広いダイナミックレンジであること (3)良好な制御直線性、絶対利得精度、温度特性であ
ること (4)広帯域であること が要求される。
ること (4)広帯域であること が要求される。
【0005】利得制御範囲の典型例としては、受信側9
0dB程度、送信側80dB程度である。ダイナミック
レンジに関しては、特に受信側では、希望波が微弱な状
態で強い妨害波が入る条件を考慮する必要があり、大入
力に対する耐性と低雑音特性とが同時に要求される。
(3)の各特性については、前述した開ループ制御を精
度良く行うために、受信側利得制御回路と送信側利得制
御回路の特性が整合する必要がある。帯域については、
システムにより異なるが、このような操作はIF(中間
周波)段で行うことが最も容易であり、そのため周波数
として典型的には100MHz前後であることが多い。
0dB程度、送信側80dB程度である。ダイナミック
レンジに関しては、特に受信側では、希望波が微弱な状
態で強い妨害波が入る条件を考慮する必要があり、大入
力に対する耐性と低雑音特性とが同時に要求される。
(3)の各特性については、前述した開ループ制御を精
度良く行うために、受信側利得制御回路と送信側利得制
御回路の特性が整合する必要がある。帯域については、
システムにより異なるが、このような操作はIF(中間
周波)段で行うことが最も容易であり、そのため周波数
として典型的には100MHz前後であることが多い。
【0006】図8に、従来の利得制御回路の一例を示
す。この従来回路は、各エミッタがエミッタ抵抗Re,
Reを介して互いに結合され、かつ電流源82を介して
接地されたトランジスタQ11,Q12からなる差動増幅器
81と、トランジスタQ11,Q12の各コレクタにエミッ
タが共通接続されたトランジスタQ13,Q14及びQ15,
Q16からなる2つの電流分割回路83,84とから構成
されている。トランジスタQ13,Q16の各コレクタは負
荷抵抗Ro,Roを介して電源Vccに接続されており、
このコレクタ間から回路出力が導出される。
す。この従来回路は、各エミッタがエミッタ抵抗Re,
Reを介して互いに結合され、かつ電流源82を介して
接地されたトランジスタQ11,Q12からなる差動増幅器
81と、トランジスタQ11,Q12の各コレクタにエミッ
タが共通接続されたトランジスタQ13,Q14及びQ15,
Q16からなる2つの電流分割回路83,84とから構成
されている。トランジスタQ13,Q16の各コレクタは負
荷抵抗Ro,Roを介して電源Vccに接続されており、
このコレクタ間から回路出力が導出される。
【0007】上記構成の従来回路において、入力電圧V
iは差動増幅器81で電流に変換され、トランジスタQ
11,Q12のコレクタに流れる。このコレクタ電流は、2
つの電流分割回路83,84によって電流分割される。
そして、トランジスタQ13,Q16のコレクタ間から出力
電圧Voが導出される。この利得制御回路の利得は、数
1の式で与えられる。
iは差動増幅器81で電流に変換され、トランジスタQ
11,Q12のコレクタに流れる。このコレクタ電流は、2
つの電流分割回路83,84によって電流分割される。
そして、トランジスタQ13,Q16のコレクタ間から出力
電圧Voが導出される。この利得制御回路の利得は、数
1の式で与えられる。
【数1】 G(Vc)=Vo/Vi=2・Ro・gm ・Ai ここで、gm は差動増幅器81の伝達コンダクタンス、
Aiは2つの電流分割回路83,84の分割比(電流利
得)であり、数2,数3の各式で与えられる。
Aiは2つの電流分割回路83,84の分割比(電流利
得)であり、数2,数3の各式で与えられる。
【0008】
【数2】gm =1/2(Re+Vt/Io)
【数3】Ai=exp(Vc/Vt)/{1+exp
(Vc/Vt)} ここで、IoはトランジスタQ11,Q12のコレクタ電流
である。また、Vtはサーマル・ボルテージであり、数
4の式で与えられる。
(Vc/Vt)} ここで、IoはトランジスタQ11,Q12のコレクタ電流
である。また、Vtはサーマル・ボルテージであり、数
4の式で与えられる。
【数4】Vt=kT/q ここで、kはボルツマン定数、Tは絶対温度、qは素電
荷である。したがって、利得G(Vc)は、数5の式で
表される。
荷である。したがって、利得G(Vc)は、数5の式で
表される。
【数5】
【0009】図9に、上述した利得制御回路の利得制御
特性の例を示す。この例では、最大利得(Vc≫0)を
0dBとしているが、この回路はVc>0の領域では利
得G(Vc)が0dBに漸近し、Vc<0の領域ではe
xp(Vc/Vt)のデシベル直線な特性に漸近する。
特性の例を示す。この例では、最大利得(Vc≫0)を
0dBとしているが、この回路はVc>0の領域では利
得G(Vc)が0dBに漸近し、Vc<0の領域ではe
xp(Vc/Vt)のデシベル直線な特性に漸近する。
【0010】
【発明が解決しようとする課題】上記構成の利得制御回
路の諸特性を、移動体通信システムの出力電力制御を行
うための可変利得回路に対する要求と対照してみる。先
ず、利得制御範囲については、減衰方向には広いが、強
調方向では飽和し、強調方向の範囲は典型的条件で10
数〜20dB程度である。直線性、絶対利得制御、温度
特性については、図9に示す如く直線性は良好ではな
く、また数5の式が示す如く温度依存性がある。すなわ
ち、図10の温度特性から明らかなように、利得の温度
に対する依存性を示している。図10において、を常
温とするとき、は高温時、は低温時をそれぞれ示し
ている。一方、帯域については、広帯域化は容易である
が、利得を取り難くなる。また、ダイナミックレンジに
ついては、1段ではシステムからの要求を満足し得な
い。
路の諸特性を、移動体通信システムの出力電力制御を行
うための可変利得回路に対する要求と対照してみる。先
ず、利得制御範囲については、減衰方向には広いが、強
調方向では飽和し、強調方向の範囲は典型的条件で10
数〜20dB程度である。直線性、絶対利得制御、温度
特性については、図9に示す如く直線性は良好ではな
く、また数5の式が示す如く温度依存性がある。すなわ
ち、図10の温度特性から明らかなように、利得の温度
に対する依存性を示している。図10において、を常
温とするとき、は高温時、は低温時をそれぞれ示し
ている。一方、帯域については、広帯域化は容易である
が、利得を取り難くなる。また、ダイナミックレンジに
ついては、1段ではシステムからの要求を満足し得な
い。
【0011】上述した従来回路を実際に出力電力制御の
ための可変利得回路として用いるには、これらの問題点
を解決する必要がある。可変利得回路を実現するための
手段としては、他にも種々知られているが、前述した条
件を全て満足させることは困難であった。そこで、本発
明は、広帯域でかつ制御直線性に優れ、しかもダイナミ
ックレンジが広い利得制御回路を提供することを目的と
する。
ための可変利得回路として用いるには、これらの問題点
を解決する必要がある。可変利得回路を実現するための
手段としては、他にも種々知られているが、前述した条
件を全て満足させることは困難であった。そこで、本発
明は、広帯域でかつ制御直線性に優れ、しかもダイナミ
ックレンジが広い利得制御回路を提供することを目的と
する。
【0012】
【課題を解決するための手段】本発明による利得制御回
路は、利得制御範囲が一定範囲に制限されて互いに縦続
接続された複数段の可変利得回路と、この複数段の可変
利得回路の各利得制御端子に利得制御電圧を印加する制
御電圧印加回路と、複数段の可変利得回路に印加される
各利得制御電圧に対して互いに異なるオフセット電圧を
与えるオフセット電圧供給回路とを具備した構成となっ
ている。
路は、利得制御範囲が一定範囲に制限されて互いに縦続
接続された複数段の可変利得回路と、この複数段の可変
利得回路の各利得制御端子に利得制御電圧を印加する制
御電圧印加回路と、複数段の可変利得回路に印加される
各利得制御電圧に対して互いに異なるオフセット電圧を
与えるオフセット電圧供給回路とを具備した構成となっ
ている。
【0013】
【作用】上記構成の利得制御回路において、各段の可変
利得回路は、その利得制御範囲が最大利得と最小利得に
よって制限されて有限な幅となっている。そして、その
ゲインカーブは、センターゲインに関してほぼ点対称な
特性である。この各段の可変利得回路に印加される利得
制御電圧に対して各々異なるオフセット電圧を与えるこ
とで、各段の動作範囲がオーバーラップする。これによ
り、各段間で利得の過不足分を補い合い、全体としての
ゲインカーブの直線性を向上できる。
利得回路は、その利得制御範囲が最大利得と最小利得に
よって制限されて有限な幅となっている。そして、その
ゲインカーブは、センターゲインに関してほぼ点対称な
特性である。この各段の可変利得回路に印加される利得
制御電圧に対して各々異なるオフセット電圧を与えるこ
とで、各段の動作範囲がオーバーラップする。これによ
り、各段間で利得の過不足分を補い合い、全体としての
ゲインカーブの直線性を向上できる。
【0014】
【実施例】以下、本発明の実施例について図面を参照し
つつ詳細に説明する。
つつ詳細に説明する。
【0015】図1は、本発明による利得制御回路の一実
施例を示すブロック図である。本実施例においては、例
えば3個の可変利得回路1,2,3が縦続接続されて設
けられている。すなわち、1段目の可変利得回路1の出
力端子OUT,OUTXと2段目の可変利得回路2の入
力端子IN,INXとが配線され、2段目の可変利得回
路2の出力端子OUT,OUTXと3段目の可変利得回
路3の入力端子IN,INXとが配線され、1段目の可
変利得回路1の入力端子IN,INXに入力電圧Viが
印加され、3段目の可変利得回路3の出力端子OUT,
OUTXから出力電圧Voが導出される構成となってい
る。
施例を示すブロック図である。本実施例においては、例
えば3個の可変利得回路1,2,3が縦続接続されて設
けられている。すなわち、1段目の可変利得回路1の出
力端子OUT,OUTXと2段目の可変利得回路2の入
力端子IN,INXとが配線され、2段目の可変利得回
路2の出力端子OUT,OUTXと3段目の可変利得回
路3の入力端子IN,INXとが配線され、1段目の可
変利得回路1の入力端子IN,INXに入力電圧Viが
印加され、3段目の可変利得回路3の出力端子OUT,
OUTXから出力電圧Voが導出される構成となってい
る。
【0016】これらの可変利得回路1,2,3の一方の
利得制御端子VCには、制御電圧印加回路4において設
定された利得制御電圧Vcが印加される。また、他方の
利得制御端子VCXには、オフセット電圧供給回路5に
おいて設定された互いに異なるオフセット電圧Voff1,
Voff2,Voff3が印加される。これにより、各段の可変
利得回路1,2,3に印加される各利得制御電圧Vcに
対して互いに異なるオフセット電圧Voff1,Voff2,V
off3が与えられることになる。
利得制御端子VCには、制御電圧印加回路4において設
定された利得制御電圧Vcが印加される。また、他方の
利得制御端子VCXには、オフセット電圧供給回路5に
おいて設定された互いに異なるオフセット電圧Voff1,
Voff2,Voff3が印加される。これにより、各段の可変
利得回路1,2,3に印加される各利得制御電圧Vcに
対して互いに異なるオフセット電圧Voff1,Voff2,V
off3が与えられることになる。
【0017】図2は、可変利得回路1,2,3の具体的
な回路構成の一例を示す回路図である。図2において、
各エミッタがエミッタ抵抗Re,Reを介して互いに結
合され、かつ電流源12を介して接地されたトランジス
タQ1,Q2からなる差動増幅器11が設けられてい
る。この差動増幅器11において、トランジスタQ1,
Q2の各ベースが入力端子IN,INXに配線されてお
り、これによりトランジスタQ1,Q2の各ベース間に
入力電圧Viが印加される。
な回路構成の一例を示す回路図である。図2において、
各エミッタがエミッタ抵抗Re,Reを介して互いに結
合され、かつ電流源12を介して接地されたトランジス
タQ1,Q2からなる差動増幅器11が設けられてい
る。この差動増幅器11において、トランジスタQ1,
Q2の各ベースが入力端子IN,INXに配線されてお
り、これによりトランジスタQ1,Q2の各ベース間に
入力電圧Viが印加される。
【0018】トランジスタQ1のコレクタには、第1の
電流分割回路13を構成するトランジスタQ3,Q4の
各エミッタが共通接続されている。トランジスタQ3,
Q4の各ベースは、利得制御端子VC,VCXにそれぞ
れ配線されている。また、トランジスタQ2のコレクタ
には、第1の電流分割回路14を構成するトランジスタ
Q5,Q6の各エミッタが共通接続されている。トラン
ジスタQ5,Q6の各ベースは、利得制御端子VCX,
VCにそれぞれ配線されている。
電流分割回路13を構成するトランジスタQ3,Q4の
各エミッタが共通接続されている。トランジスタQ3,
Q4の各ベースは、利得制御端子VC,VCXにそれぞ
れ配線されている。また、トランジスタQ2のコレクタ
には、第1の電流分割回路14を構成するトランジスタ
Q5,Q6の各エミッタが共通接続されている。トラン
ジスタQ5,Q6の各ベースは、利得制御端子VCX,
VCにそれぞれ配線されている。
【0019】トランジスタQ3,Q4の各コレクタは、
抵抗R1,R3を介して電源Vccに配線されるととも
に、抵抗R2を介して互いに接続されている。この第1
の電流分割回路13側の抵抗R1〜R3は第1の抵抗回
路網15を構成している。同様に、トランジスタQ5,
Q6の各コレクタは、抵抗R3,R1を介して電源Vcc
に配線されるとともに、抵抗R2を介して互いに接続さ
れている。この第2の電流分割回路14側の抵抗R1〜
R3は第2の抵抗回路網16を構成している。また、第
1,第2の抵抗回路網15,16は、後述するように、
利得制御範囲を一定範囲に制限する制御範囲設定回路を
構成している。
抵抗R1,R3を介して電源Vccに配線されるととも
に、抵抗R2を介して互いに接続されている。この第1
の電流分割回路13側の抵抗R1〜R3は第1の抵抗回
路網15を構成している。同様に、トランジスタQ5,
Q6の各コレクタは、抵抗R3,R1を介して電源Vcc
に配線されるとともに、抵抗R2を介して互いに接続さ
れている。この第2の電流分割回路14側の抵抗R1〜
R3は第2の抵抗回路網16を構成している。また、第
1,第2の抵抗回路網15,16は、後述するように、
利得制御範囲を一定範囲に制限する制御範囲設定回路を
構成している。
【0020】トランジスタQ3のコレクタには、トラン
ジスタQ7のベースが接続されている。このトランジス
タQ7は、コレクタが電源Vccに接続され、エミッタが
電流源17を介して接地されるとともに、出力端子OU
TXに配線されている。同様に、トランジスタQ6のコ
レクタには、トランジスタQ8のベースが接続されてい
る。このトランジスタQ8は、コレクタが電源Vccに接
続され、エミッタが電流源18を介して接地されるとと
もに、出力端子OUTに配線されている。
ジスタQ7のベースが接続されている。このトランジス
タQ7は、コレクタが電源Vccに接続され、エミッタが
電流源17を介して接地されるとともに、出力端子OU
TXに配線されている。同様に、トランジスタQ6のコ
レクタには、トランジスタQ8のベースが接続されてい
る。このトランジスタQ8は、コレクタが電源Vccに接
続され、エミッタが電流源18を介して接地されるとと
もに、出力端子OUTに配線されている。
【0021】次に、上記構成の可変利得回路の回路動作
について説明する。入力端子IN,INX間に印加され
る入力電圧Viは、差動増幅器11にて電流に変換さ
れ、トランジスタQ1,Q2のコレクタに電流I1,I
1として流れる。このコレクタ電流I1,I1は、第
1,第2の電流分割回路13,14にて電流分割され、
第1,第2の抵抗回路網15,16に給電される。ここ
で、差動増幅器11の伝達コンダクタンスをgm とし、
第1,第2の電流分割回路13,14の伝達抵抗をAr
とすると、利得G(Vc)は、数6の式で与えられる。
について説明する。入力端子IN,INX間に印加され
る入力電圧Viは、差動増幅器11にて電流に変換さ
れ、トランジスタQ1,Q2のコレクタに電流I1,I
1として流れる。このコレクタ電流I1,I1は、第
1,第2の電流分割回路13,14にて電流分割され、
第1,第2の抵抗回路網15,16に給電される。ここ
で、差動増幅器11の伝達コンダクタンスをgm とし、
第1,第2の電流分割回路13,14の伝達抵抗をAr
とすると、利得G(Vc)は、数6の式で与えられる。
【0022】
【数6】G(Vc)=gm ・Ar なお、伝達コンダクタンスgm は、従来例と同様に、数
7の式で与えられる。
7の式で与えられる。
【数7】gm =1/2(Re+Vt/I1) 一方、伝達抵抗Arは、数8の式で与えられる。
【数8】 したがって、利得G(Vc)は、数9の式で与えられ
る。
る。
【数9】 図3に、R2=9R3としたときの相対的利得特性を示
す。
す。
【0023】ところで、エミッタ結合の差動対トランジ
スタQ1,Q2を構成要素とする差動増幅器11は、原
理的に、温度特性を持つ。このうち、トランジスタQ
1,Q2の伝達コンダクタンスgm の温度特性に起因す
る利得の変動は、トランジスタQ1,Q2に対して温度
に比例した電流を流すことにより、この原因による利得
の変動を温度に依存させないようにすることは、比較的
容易に実現できる。しかしながら、第1,第2の電流分
割回路13,14のトランジスタQ3〜Q6の温度特性
により、温度の変動は制御特性の感度の変化、即ち利得
制御電圧Vcに対する利得の傾きの変化として現れる。
この現象も利得の変動の原因となる。
スタQ1,Q2を構成要素とする差動増幅器11は、原
理的に、温度特性を持つ。このうち、トランジスタQ
1,Q2の伝達コンダクタンスgm の温度特性に起因す
る利得の変動は、トランジスタQ1,Q2に対して温度
に比例した電流を流すことにより、この原因による利得
の変動を温度に依存させないようにすることは、比較的
容易に実現できる。しかしながら、第1,第2の電流分
割回路13,14のトランジスタQ3〜Q6の温度特性
により、温度の変動は制御特性の感度の変化、即ち利得
制御電圧Vcに対する利得の傾きの変化として現れる。
この現象も利得の変動の原因となる。
【0024】このように、温度変化によって利得の変動
を生ずる素性を持つ回路を用いるとき、これを単純にN
段(本実施例の場合、3段)に縦続接続したのでは、図
3の特性の利得変化がN倍され、制御感度もN倍、さら
に制御特性の非直線性もN倍されることになる。したが
って、全体としてある一定の直線性を得ようとするなら
ば、温度変化による各段の利得変動に対して、全体のゲ
インカーブの特性の劣化を最小限に抑圧する必要があ
る。
を生ずる素性を持つ回路を用いるとき、これを単純にN
段(本実施例の場合、3段)に縦続接続したのでは、図
3の特性の利得変化がN倍され、制御感度もN倍、さら
に制御特性の非直線性もN倍されることになる。したが
って、全体としてある一定の直線性を得ようとするなら
ば、温度変化による各段の利得変動に対して、全体のゲ
インカーブの特性の劣化を最小限に抑圧する必要があ
る。
【0025】図2に示した可変利得回路では、制御範囲
設定回路としての第1,第2の抵抗回路網15,16に
おいて、トランジスタQ3,Q5のコレクタ電流I3,
I5に対する伝達抵抗と、トランジスタQ4,Q6のコ
レクタ電流I4,I6に対する伝達抵抗との比によって
利得制御範囲を、図4に示すように、最大利得(Max Gai
n)と最小利得(Min Gain)とによって一定範囲に制限して
いる。
設定回路としての第1,第2の抵抗回路網15,16に
おいて、トランジスタQ3,Q5のコレクタ電流I3,
I5に対する伝達抵抗と、トランジスタQ4,Q6のコ
レクタ電流I4,I6に対する伝達抵抗との比によって
利得制御範囲を、図4に示すように、最大利得(Max Gai
n)と最小利得(Min Gain)とによって一定範囲に制限して
いる。
【0026】図4において、温度に対するゲインカーブ
の変化は、を常温とするとき、は高温時、は低温
時となる。図4に示す如き特性を持つ可変利得回路を、
図1に示すように、例えば3段に縦続接続し、これらを
スタガ(stagger) に動作させるとき、温度が変化する
と、各段のゲインカーブが変動することにより、全体の
ゲインカーブの直線性が損なわれ、ゲインカーブに凸凹
が生ずることになる。
の変化は、を常温とするとき、は高温時、は低温
時となる。図4に示す如き特性を持つ可変利得回路を、
図1に示すように、例えば3段に縦続接続し、これらを
スタガ(stagger) に動作させるとき、温度が変化する
と、各段のゲインカーブが変動することにより、全体の
ゲインカーブの直線性が損なわれ、ゲインカーブに凸凹
が生ずることになる。
【0027】そこで、本実施例では、図4に示すゲイン
カーブが(Max Gain+Min Gain)/2の利得を示す点
(センターゲイン)に関してほぼ点対称な特性であるこ
とに着目し、図1において説明したように、縦続接続さ
れた可変利得回路1,2,3の各段に印加される各利得
制御電圧Vcに対して互いに異なるオフセット電圧Vof
f1,Voff2,Voff3を与えるようにしている。これによ
り、各段の動作範囲を適当にオーバーラップさせること
ができることから、各段間で利得の過不足分を補い合う
ことができるため、全体としてゲインカーブの直線性を
確保できる。
カーブが(Max Gain+Min Gain)/2の利得を示す点
(センターゲイン)に関してほぼ点対称な特性であるこ
とに着目し、図1において説明したように、縦続接続さ
れた可変利得回路1,2,3の各段に印加される各利得
制御電圧Vcに対して互いに異なるオフセット電圧Vof
f1,Voff2,Voff3を与えるようにしている。これによ
り、各段の動作範囲を適当にオーバーラップさせること
ができることから、各段間で利得の過不足分を補い合う
ことができるため、全体としてゲインカーブの直線性を
確保できる。
【0028】このオフセット電圧Voffn(n=1,2,3)の電
圧値は、可変利得回路1,2,3の各段の利得の変化幅
(利得制御範囲)、即ち真数による最大利得と最小利得
との比Gに対して、おおよそ、数10の式で与えられる
値に設定する。
圧値は、可変利得回路1,2,3の各段の利得の変化幅
(利得制御範囲)、即ち真数による最大利得と最小利得
との比Gに対して、おおよそ、数10の式で与えられる
値に設定する。
【数10】Voffn=Vt・ln(G) ここで、Vtはサーマル・ボルテージである。例えば、
最大利得(Max Gain)が20dB、最小利得(Min Gain)が
−20dBであるとすると、利得の可変幅(利得制御範
囲)が40dBであるから、真数による最大利得と最小
利得との比Gはその真数値で100倍となる。
最大利得(Max Gain)が20dB、最小利得(Min Gain)が
−20dBであるとすると、利得の可変幅(利得制御範
囲)が40dBであるから、真数による最大利得と最小
利得との比Gはその真数値で100倍となる。
【0029】このように、オフセット電圧Voffnを数1
0の式で求められる電圧値付近に設定することは、可変
利得回路1,2,3の各段の利得の和で構成される全体
の制御電圧利得特性の直線性を確保するための有効な手
段となる。また、このオフセット電圧Voffnについて
は、上述したようにサーマル・ボルテージVtおよび各
段の利得制御範囲に基づいて決定することに加え、温度
特性を持たないものとする。これは、差動で動作する各
段に供給される基準電圧を温度に無関係とし、温度によ
る利得の変動を打ち消す項を、利得制御電圧Vcに全て
吸収せしめるためである。
0の式で求められる電圧値付近に設定することは、可変
利得回路1,2,3の各段の利得の和で構成される全体
の制御電圧利得特性の直線性を確保するための有効な手
段となる。また、このオフセット電圧Voffnについて
は、上述したようにサーマル・ボルテージVtおよび各
段の利得制御範囲に基づいて決定することに加え、温度
特性を持たないものとする。これは、差動で動作する各
段に供給される基準電圧を温度に無関係とし、温度によ
る利得の変動を打ち消す項を、利得制御電圧Vcに全て
吸収せしめるためである。
【0030】一方、図1に示す制御電圧印加回路4は、
温度特性を持たないオフセット電圧Voffnに対して温度
特性を持つ利得制御電圧Vcを、可変利得回路1,2,
3の各段に利得制御電圧(差動制御電圧)として供給す
る。すなわち、制御電圧印加回路4は、外部から制御電
圧Vc′が供給されると、数11の式に基づいて温度特
性を持つ制御電圧Vcに変換する。
温度特性を持たないオフセット電圧Voffnに対して温度
特性を持つ利得制御電圧Vcを、可変利得回路1,2,
3の各段に利得制御電圧(差動制御電圧)として供給す
る。すなわち、制御電圧印加回路4は、外部から制御電
圧Vc′が供給されると、数11の式に基づいて温度特
性を持つ制御電圧Vcに変換する。
【数11】Vc=Vc′+α(T−To) ここで、Tは温度、Toは基準温度、αは温度‐電圧変
換係数である。この変換係数αを適当に定めることによ
り、温度に対する利得の変動を抑圧し、基準温度Toの
利得に帰する有効な手段となる。
換係数である。この変換係数αを適当に定めることによ
り、温度に対する利得の変動を抑圧し、基準温度Toの
利得に帰する有効な手段となる。
【0031】このように、利得制御電圧Vcを温度依存
性のものにした場合の制御特性を図5に示す。同図から
明らかなように、全温度で利得が一定となる特異点P
が、最大利得と最小利得の中間点(センターゲイン)に
移動することになり、より広い可変幅(利得制御範囲)
において、温度による変動が低減されていることが確認
できる。なお、オフセット電圧Voffnのみを与えるよう
にした場合には、図6に示すように、特異点Pが最大利
得から約6dB落ちた点となる。
性のものにした場合の制御特性を図5に示す。同図から
明らかなように、全温度で利得が一定となる特異点P
が、最大利得と最小利得の中間点(センターゲイン)に
移動することになり、より広い可変幅(利得制御範囲)
において、温度による変動が低減されていることが確認
できる。なお、オフセット電圧Voffnのみを与えるよう
にした場合には、図6に示すように、特異点Pが最大利
得から約6dB落ちた点となる。
【0032】したがって、このような利得制御特性を有
する可変利得回路を複数段縦続接続し、各段の利得制御
電圧Vcに対して互いに異なるオフセット電圧Voffnを
与えることにより、利得制御回路の利得制御特性を大幅
に改善できる。図1に示す本実施例の場合における各段
の利得制御特性及び総合利得制御特性を図7に示す。同
図において、は初段の可変利得回路1の利得制御特性
を、,は各々第2段目,最終段の各利得制御特性
を、はそれらが合成された総合利得制御特性をそれぞ
れ示している。
する可変利得回路を複数段縦続接続し、各段の利得制御
電圧Vcに対して互いに異なるオフセット電圧Voffnを
与えることにより、利得制御回路の利得制御特性を大幅
に改善できる。図1に示す本実施例の場合における各段
の利得制御特性及び総合利得制御特性を図7に示す。同
図において、は初段の可変利得回路1の利得制御特性
を、,は各々第2段目,最終段の各利得制御特性
を、はそれらが合成された総合利得制御特性をそれぞ
れ示している。
【0033】なお、図7の特性からも明らかなように、
制御感度は各段の制御感度の最大値に概略等しく、複数
段縦続接続しても必要以上に感度が上昇することはな
い。また、広い制御電圧に亘って制御直線性が良好で、
かつ対数利得(dB値)として見た場合概略対称特性を
有する。
制御感度は各段の制御感度の最大値に概略等しく、複数
段縦続接続しても必要以上に感度が上昇することはな
い。また、広い制御電圧に亘って制御直線性が良好で、
かつ対数利得(dB値)として見た場合概略対称特性を
有する。
【0034】このように、温度変化に対して所望のゲイ
ンカーブの直線性を確保しつつ利得の変動が抑圧される
利得制御特性が得られることにより、システムに要求さ
れる規格に適合する歩留りを向上することができる。ま
た、本利得制御回路を、移動体通信システム、特にCD
MAシステムにおける出力電力制御のための可変利得回
路に適用するならば、正確な利得制御が得られることに
なるため、システム容量の増加に寄与できることにな
る。
ンカーブの直線性を確保しつつ利得の変動が抑圧される
利得制御特性が得られることにより、システムに要求さ
れる規格に適合する歩留りを向上することができる。ま
た、本利得制御回路を、移動体通信システム、特にCD
MAシステムにおける出力電力制御のための可変利得回
路に適用するならば、正確な利得制御が得られることに
なるため、システム容量の増加に寄与できることにな
る。
【0035】ここで、可変利得回路が複数段縦続接続さ
れた構成の利得制御回路の雑音特性と最大出力特性につ
いて考える。一般に、可変利得回路の性質として、 利得最大時に出力が最大となり、入力換算雑音が最小
となる。 利得減少に比例して最大出力レベルが低下する。 利得が減少すると、コレクタ負荷抵抗の熱雑音が見
え、入力換算雑音が増加する。 という性質がある。
れた構成の利得制御回路の雑音特性と最大出力特性につ
いて考える。一般に、可変利得回路の性質として、 利得最大時に出力が最大となり、入力換算雑音が最小
となる。 利得減少に比例して最大出力レベルが低下する。 利得が減少すると、コレクタ負荷抵抗の熱雑音が見
え、入力換算雑音が増加する。 という性質がある。
【0036】単純に各段の可変利得回路を同時に制御し
た場合と、ある順序でスタガ的に制御した場合を比較す
ると、利得最大時と利得最小時は両者とも同じである。
なぜなら、両者とも全ての段が最大利得または最小利得
の状態にあるからである。次に、例えば、最大利得より
も若干利得を絞った状態を考えると、同時制御の場合に
は、最終段の利得を絞る分だけ最大出力レベルが低下す
る。また初段を絞るために、入力換算雑音も若干悪化す
る。
た場合と、ある順序でスタガ的に制御した場合を比較す
ると、利得最大時と利得最小時は両者とも同じである。
なぜなら、両者とも全ての段が最大利得または最小利得
の状態にあるからである。次に、例えば、最大利得より
も若干利得を絞った状態を考えると、同時制御の場合に
は、最終段の利得を絞る分だけ最大出力レベルが低下す
る。また初段を絞るために、入力換算雑音も若干悪化す
る。
【0037】これに対し、ある順序でスタガ的に制御し
た場合について、図1の実施例に示したように、可変利
得回路を3段縦続接続した場合を例にとって説明する。
この場合に推奨できる制御順序として、中間(2段目)
から利得を制御することである。2段目で利得を制御す
る領域では、最大出力も入力換算雑音も殆ど劣化しな
い。2段目の制御範囲を越えると、最大出力重視の場合
には初段の利得を絞り出し、雑音特性重視の場合には最
終段を絞り出す。図7に示した特性は、最大出力重視の
例の場合を示している。
た場合について、図1の実施例に示したように、可変利
得回路を3段縦続接続した場合を例にとって説明する。
この場合に推奨できる制御順序として、中間(2段目)
から利得を制御することである。2段目で利得を制御す
る領域では、最大出力も入力換算雑音も殆ど劣化しな
い。2段目の制御範囲を越えると、最大出力重視の場合
には初段の利得を絞り出し、雑音特性重視の場合には最
終段を絞り出す。図7に示した特性は、最大出力重視の
例の場合を示している。
【0038】以上から明らかなように、可変利得回路を
複数段縦続接続し、各段の可変利得回路をある順序でス
タガ的に制御することにより、最大利得から利得を絞り
出した領域の最大出力と入力換算雑音特性の劣化を防ぐ
ことができる。また、その制御順序により、より最大出
力を重視した設定、より入力換算雑音を重視した設定
と、目的によって特性を選択できることにもなる。
複数段縦続接続し、各段の可変利得回路をある順序でス
タガ的に制御することにより、最大利得から利得を絞り
出した領域の最大出力と入力換算雑音特性の劣化を防ぐ
ことができる。また、その制御順序により、より最大出
力を重視した設定、より入力換算雑音を重視した設定
と、目的によって特性を選択できることにもなる。
【0039】なお、上記実施例では、移動体通信システ
ムにおける出力電力制御のための可変利得回路に適用し
た場合について説明したが、この適用に限定されるもの
ではなく、外部制御電圧に対する利得の直線性が要求さ
れる可変利得回路や、広い温度変化に対する利得の安定
性を保証すべき可変利得回路などにも適用し得るもので
ある。
ムにおける出力電力制御のための可変利得回路に適用し
た場合について説明したが、この適用に限定されるもの
ではなく、外部制御電圧に対する利得の直線性が要求さ
れる可変利得回路や、広い温度変化に対する利得の安定
性を保証すべき可変利得回路などにも適用し得るもので
ある。
【0040】
【発明の効果】以上説明したように、本発明によれば、
利得制御範囲が一定範囲に制限された可変利得回路を複
数段縦続接続し、各段の可変利得回路の利得制御端子に
印加する利得制御電圧に対して互いに異なるオフセット
電圧を与える構成としたことにより、各段の動作範囲が
オーバーラップし、各段間で利得の過不足分を補い合う
ことになるため、広帯域でかつ制御直線性に優れ、しか
もダイナミックレンジが広い利得制御回路を実現できる
ことになる。
利得制御範囲が一定範囲に制限された可変利得回路を複
数段縦続接続し、各段の可変利得回路の利得制御端子に
印加する利得制御電圧に対して互いに異なるオフセット
電圧を与える構成としたことにより、各段の動作範囲が
オーバーラップし、各段間で利得の過不足分を補い合う
ことになるため、広帯域でかつ制御直線性に優れ、しか
もダイナミックレンジが広い利得制御回路を実現できる
ことになる。
【図1】本発明の一実施例を示すブロック図である。
【図2】可変利得回路の具体的な回路構成の一例を示す
回路図である。
回路図である。
【図3】R2=9R3のときの相対的利得特性を示す特
性図である。
性図である。
【図4】利得制御特性の温度特性図である。
【図5】オフセット電圧を与えかつ利得制御電圧に温度
特性を持たせた場合の利得制御特性を示す特性図であ
る。
特性を持たせた場合の利得制御特性を示す特性図であ
る。
【図6】オフセット電圧のみを与えた場合の利得制御特
性を示す特性図である。
性を示す特性図である。
【図7】各段の利得制御特性および総合利得制御特性を
示す特性図である。
示す特性図である。
【図8】従来例を示す回路図である。
【図9】従来例の利得制御特性を示す特性図である。
【図10】従来例の温度特性図である。
1,2,3 可変利得回路 4 制御電圧印加回路 5 オフセット電圧供給回路 11 差動増幅器 13 第1の電流分割回路 14 第2の電流分割回路 15 第1の抵抗回路網 16 第2の抵抗回路網
───────────────────────────────────────────────────── フロントページの続き (72)発明者 佐々木 一二 東京都品川区北品川6丁目7番35号 ソニ ー株式会社内
Claims (5)
- 【請求項1】 利得制御範囲が一定範囲に制限されて互
いに縦続接続された複数段の可変利得回路と、 前記複数段の可変利得回路の各利得制御端子に利得制御
電圧を印加する制御電圧印加回路と、 前記複数段の可変利得回路に印加される各利得制御電圧
に対して互いに異なるオフセット電圧を与えるオフセッ
ト電圧供給回路とを具備したことを特徴とする利得制御
回路。 - 【請求項2】 前記複数段の可変利得回路の各々は、各
ベース間に入力電圧が印加されるエミッタ結合された第
1,第2のトランジスタからなる差動増幅器と、前記第
1のトランジスタのコレクタにエミッタが共通接続され
かつ一方のベースに前記オフセット電圧が与えられると
ともに、各ベース間に前記利得制御電圧が印加される第
3,第4のトランジスタからなる第1の電流分割回路
と、前記第2のトランジスタのコレクタにエミッタが共
通接続されかつ一方のベースに前記オフセット電圧が与
えられるとともに、各ベース間に前記利得制御電圧が印
加される第5,第6のトランジスタからなる第2の電流
分割回路と、前記利得制御範囲を一定範囲に制限する制
御範囲設定回路とを有することを特徴とする請求項1記
載の利得制御回路。 - 【請求項3】 前記制御範囲設定回路は、第3,第4の
トランジスタの各コレクタに接続された第1の抵抗回路
網と、第5,第6のトランジスタの各コレクタに接続さ
れた第2の抵抗回路網とからなり、前記第3,第5のト
ランジスタのコレクタ電流に対する伝達抵抗と、前記第
4,第6のトランジスタのコレクタ電流に対する伝達抵
抗との比によって前記利得制御範囲を一定範囲に制限す
ることを特徴とする請求項2記載の利得制御回路。 - 【請求項4】 前記オフセット電圧印加回路は、前記複
数段の可変利得回路の各利得制御範囲とサーマル・ボル
テージに基づいて前記オフセット電圧を決定し、前記複
数段の可変利得回路の各段の基準電圧の差として供給す
ることを特徴とする請求項1記載の利得制御回路。 - 【請求項5】 前記制御電圧印加回路は、外部から供給
される制御電圧に基づいて温度変化に依存する制御電圧
を設定し、この制御電圧を前記利得制御電圧として印加
することを特徴とする請求項1記載の利得制御回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP20135594A JPH0846463A (ja) | 1994-08-02 | 1994-08-02 | 利得制御回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP20135594A JPH0846463A (ja) | 1994-08-02 | 1994-08-02 | 利得制御回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0846463A true JPH0846463A (ja) | 1996-02-16 |
Family
ID=16439673
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP20135594A Pending JPH0846463A (ja) | 1994-08-02 | 1994-08-02 | 利得制御回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0846463A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6300832B1 (en) | 1999-02-09 | 2001-10-09 | Nec Corporation | Gain variable amplifier apparatus having improved gain control linearity characteristics |
-
1994
- 1994-08-02 JP JP20135594A patent/JPH0846463A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6300832B1 (en) | 1999-02-09 | 2001-10-09 | Nec Corporation | Gain variable amplifier apparatus having improved gain control linearity characteristics |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6744319B2 (en) | Exponential function generator embodied by using a CMOS process and variable gain amplifier employing the same | |
US5572166A (en) | Linear-in-decibel variable gain amplifier | |
US5900781A (en) | Multistage variable gain amplifier circuit | |
US4602218A (en) | Automatic output control circuitry for RF power amplifiers with wide dynamic range | |
KR960016642B1 (ko) | 송수신기 | |
US7106138B2 (en) | Continuously variable gain radio frequency driver amplifier having linear in decibel gain control characteristics | |
US6124761A (en) | Variable gain amplifier with gain linear with control voltage | |
US6753732B1 (en) | Accurate, wide-band, low-noise variable-gain amplifier structures and gain control methods | |
JPH09289424A (ja) | Agc電圧補正回路 | |
US4187479A (en) | Variable equalizer | |
JP3592980B2 (ja) | 送信回路及び無線送信装置 | |
US5812029A (en) | Gain control circuit and method | |
KR900008761B1 (ko) | 정확한 가변이득 제어 기능을 갖고 있는 캐스케이드식 내부 임피던스 종속 증폭기 | |
US6525606B1 (en) | Variable gain amplifier | |
JPH0846463A (ja) | 利得制御回路 | |
US6734712B2 (en) | Logarithmic amplifier | |
JP2001196872A (ja) | 利得制御回路およびこれを用いた無線通信装置 | |
US6078218A (en) | Negative amplifier circuit | |
US7496338B1 (en) | Multi-segment gain control system | |
US5463309A (en) | Variable voltage to current conversion circuit | |
US4219788A (en) | Active variable equalizer | |
JPH11136051A (ja) | 利得制御回路 | |
JPS6339164B2 (ja) | ||
JP3093687B2 (ja) | 利得可変増幅回路 | |
JP3915147B2 (ja) | 利得調整回路及び周波数変換回路 |