JP2001196872A - 利得制御回路およびこれを用いた無線通信装置 - Google Patents
利得制御回路およびこれを用いた無線通信装置Info
- Publication number
- JP2001196872A JP2001196872A JP2000007359A JP2000007359A JP2001196872A JP 2001196872 A JP2001196872 A JP 2001196872A JP 2000007359 A JP2000007359 A JP 2000007359A JP 2000007359 A JP2000007359 A JP 2000007359A JP 2001196872 A JP2001196872 A JP 2001196872A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- gain
- circuit
- control voltage
- control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Abandoned
Links
- 238000004891 communication Methods 0.000 title claims description 10
- 230000005540 biological transmission Effects 0.000 claims description 7
- 238000013459 approach Methods 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 12
- 239000000872 buffer Substances 0.000 description 8
- 238000006243 chemical reaction Methods 0.000 description 7
- 238000000034 method Methods 0.000 description 5
- 230000007423 decrease Effects 0.000 description 3
- 238000010295 mobile communication Methods 0.000 description 2
- 230000010355 oscillation Effects 0.000 description 2
- 101100325793 Arabidopsis thaliana BCA2 gene Proteins 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000002452 interceptive effect Effects 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 238000001228 spectrum Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers
- H03G3/20—Automatic control
- H03G3/30—Automatic control in amplifiers having semiconductor devices
- H03G3/3036—Automatic control in amplifiers having semiconductor devices in high-frequency amplifiers or in frequency-changers
- H03G3/3042—Automatic control in amplifiers having semiconductor devices in high-frequency amplifiers or in frequency-changers in modulators, frequency-changers, transmitters or power amplifiers
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04W—WIRELESS COMMUNICATION NETWORKS
- H04W52/00—Power management, e.g. TPC [Transmission Power Control], power saving or power classes
- H04W52/04—TPC
- H04W52/52—TPC using AGC [Automatic Gain Control] circuits or amplifiers
Landscapes
- Control Of Amplification And Gain Control (AREA)
- Transmitters (AREA)
Abstract
(57)【要約】
【課題】 外部制御電圧に対して全体的にリニアに変化
する内部制御電圧によって利得を制御した場合、内部制
御電圧に対する利得制御特性は最大利得と最小利得に近
づくにつれ、直線性が悪くなる。 【解決手段】 制御電圧印加回路13において、基準電
圧Vk1から基準電圧Vk2までの電圧範囲では外部制
御電圧VCに対してリニアに変化する内部制御電圧Vc
を生成し、基準電圧Vk1を下回る電圧領域および基準
電圧Vk2を超える電圧領域ではVk1〜Vk2の電圧
範囲よりも変化の割合が大きい内部制御電圧Vcを生成
する。そして、この生成した内部制御電圧Vcを利得可
変回路11にその利得制御電圧として印加し、従来例に
係る利得制御特性においてその直線性が失われる領域の
非直線性を補償するようにする。
する内部制御電圧によって利得を制御した場合、内部制
御電圧に対する利得制御特性は最大利得と最小利得に近
づくにつれ、直線性が悪くなる。 【解決手段】 制御電圧印加回路13において、基準電
圧Vk1から基準電圧Vk2までの電圧範囲では外部制
御電圧VCに対してリニアに変化する内部制御電圧Vc
を生成し、基準電圧Vk1を下回る電圧領域および基準
電圧Vk2を超える電圧領域ではVk1〜Vk2の電圧
範囲よりも変化の割合が大きい内部制御電圧Vcを生成
する。そして、この生成した内部制御電圧Vcを利得可
変回路11にその利得制御電圧として印加し、従来例に
係る利得制御特性においてその直線性が失われる領域の
非直線性を補償するようにする。
Description
【0001】
【発明の属する技術分野】本発明は、利得制御回路およ
びこれを用いた無線通信装置に関し、特に移動体通信シ
ステムにおける出力電力制御に用いて好適な利得制御回
路およびこれを用いた無線通信装置に関する。
びこれを用いた無線通信装置に関し、特に移動体通信シ
ステムにおける出力電力制御に用いて好適な利得制御回
路およびこれを用いた無線通信装置に関する。
【0002】
【従来の技術】移動体通信システム、例えば移動電話シ
ステムにおいて、基地局の回線容量を増やすためには、
各移動局の出力は基地局の位置において同一電界強度と
なるように制御されることが望ましい。特に、CDMA
(Code Division Multiple Access:符号分割多重システ
ム)と呼ばれるスペクトラム拡散方式を用い、同一周波
数帯に複数の局を割り当てて拡散符号によって信号を復
元する方式においては、このような移動局の出力電力制
御は必須の要件となる。
ステムにおいて、基地局の回線容量を増やすためには、
各移動局の出力は基地局の位置において同一電界強度と
なるように制御されることが望ましい。特に、CDMA
(Code Division Multiple Access:符号分割多重システ
ム)と呼ばれるスペクトラム拡散方式を用い、同一周波
数帯に複数の局を割り当てて拡散符号によって信号を復
元する方式においては、このような移動局の出力電力制
御は必須の要件となる。
【0003】この移動局の出力電力制御には2つの方式
がある。その1つは、基地局からの信号強度に基づいて
出力すべき電力を決定する方式である。これは、基地局
から移動局までの信号伝搬とその逆が強い相関があると
の仮定によるものである。この方式を開ループ制御と称
している。他の一つは、基地局での実際の信号強度の情
報を移動局へ伝えることによって行う方式である。この
方式を閉ループ制御と称している。
がある。その1つは、基地局からの信号強度に基づいて
出力すべき電力を決定する方式である。これは、基地局
から移動局までの信号伝搬とその逆が強い相関があると
の仮定によるものである。この方式を開ループ制御と称
している。他の一つは、基地局での実際の信号強度の情
報を移動局へ伝えることによって行う方式である。この
方式を閉ループ制御と称している。
【0004】出力電力制御を行うためには、利得制御回
路が必要とされる。この利得制御回路の性能としては、
第1に広いゲイン制御範囲であること、第2に広いダイ
ナミックレンジであること、第3に良好な制御直線性、
絶対ゲイン精度、温度特性であること、第4に広帯域で
あること、の4つが要求される。
路が必要とされる。この利得制御回路の性能としては、
第1に広いゲイン制御範囲であること、第2に広いダイ
ナミックレンジであること、第3に良好な制御直線性、
絶対ゲイン精度、温度特性であること、第4に広帯域で
あること、の4つが要求される。
【0005】利得制御範囲としては、例えば、受信側9
0dB程度、送信側80dB程度である。ダイナミック
レンジに関しては、特に受信側においては、希望波が微
弱な状態で強い妨害波が入る条件を考慮する必要があ
り、大入力に対する耐性と低雑音特性とが同時に要求さ
れる。
0dB程度、送信側80dB程度である。ダイナミック
レンジに関しては、特に受信側においては、希望波が微
弱な状態で強い妨害波が入る条件を考慮する必要があ
り、大入力に対する耐性と低雑音特性とが同時に要求さ
れる。
【0006】制御直線性、絶対ゲイン精度、温度特性に
ついては、前述した開ループ制御を精度良く行うため
に、受信側利得制御回路と送信側利得制御回路の特性が
整合する必要がある。帯域については、システムにより
異なるが、このような操作はIF(中間周波)段で行う
ことが最も容易である。そのための典型的な周波数は、
100MHz前後であることが多い。
ついては、前述した開ループ制御を精度良く行うため
に、受信側利得制御回路と送信側利得制御回路の特性が
整合する必要がある。帯域については、システムにより
異なるが、このような操作はIF(中間周波)段で行う
ことが最も容易である。そのための典型的な周波数は、
100MHz前後であることが多い。
【0007】図6は、利得制御回路を構成する利得可変
回路の従来例を示す回路図である。この従来例に係る利
得可変回路は、差動増幅回路101、バイアス回路10
2、2つの電流分割回路103,104および2つの抵
抗回路網105,106を有する構成となっている。
回路の従来例を示す回路図である。この従来例に係る利
得可変回路は、差動増幅回路101、バイアス回路10
2、2つの電流分割回路103,104および2つの抵
抗回路網105,106を有する構成となっている。
【0008】差動増幅回路101は、各エミッタがエミ
ッタ抵抗R101,R102を介して互いに接続されか
つ接地されたnpn型の差動対トランジスタQ101,
Q102によって構成され、差動対トランジスタQ10
1,Q102の各ベース間に入力電圧Viが入力され
る。
ッタ抵抗R101,R102を介して互いに接続されか
つ接地されたnpn型の差動対トランジスタQ101,
Q102によって構成され、差動対トランジスタQ10
1,Q102の各ベース間に入力電圧Viが入力され
る。
【0009】バイアス回路102は、差動対トランジス
タQ101,Q102の各ベースに各一端が接続された
バイアス抵抗R103,R104と、これら抵抗R10
3,R104の各他端とグランドとの間に接続され、バ
イアス抵抗R103,R104を通して固定のバイアス
電圧Vbiasを与えるバイアス電源107とから構成
されている。
タQ101,Q102の各ベースに各一端が接続された
バイアス抵抗R103,R104と、これら抵抗R10
3,R104の各他端とグランドとの間に接続され、バ
イアス抵抗R103,R104を通して固定のバイアス
電圧Vbiasを与えるバイアス電源107とから構成
されている。
【0010】一方の電流分割回路103は、各エミッタ
がトランジスタQ101のコレクタに共通に接続された
npn型の差動対トランジスタQ103,Q104によ
って構成されている。他方の電流分割回路104は、各
エミッタがトランジスタQ102のコレクタに共通に接
続されたnpn型の差動対トランジスタQ105,Q1
06によって構成されている。
がトランジスタQ101のコレクタに共通に接続された
npn型の差動対トランジスタQ103,Q104によ
って構成されている。他方の電流分割回路104は、各
エミッタがトランジスタQ102のコレクタに共通に接
続されたnpn型の差動対トランジスタQ105,Q1
06によって構成されている。
【0011】これら電流分割回路103,104におい
て、トランジスタQ103,Q105の各ベースが共通
に接続され、トランジスタQ104,Q106の各ベー
スが共通に接続され、これらベース共通接続点間に制御
電圧Vcが印加される。そして、トランジスタQ10
3,Q105の各コレクタ間から出力電圧Voが導出さ
れるようになっている。
て、トランジスタQ103,Q105の各ベースが共通
に接続され、トランジスタQ104,Q106の各ベー
スが共通に接続され、これらベース共通接続点間に制御
電圧Vcが印加される。そして、トランジスタQ10
3,Q105の各コレクタ間から出力電圧Voが導出さ
れるようになっている。
【0012】一方の抵抗回路網105は、差動対トラン
ジスタQ103,Q104の各コレクタと電源VCCと
の間に接続された抵抗R105,R106および差動対
トランジスタQ103,Q104の各コレクタ間に接続
された抵抗R107によって構成されている。他方の抵
抗回路網106は、差動対トランジスタQ105,Q1
06の各コレクタと電源VCCとの間に接続された抵抗
R108,R109および差動対トランジスタQ10
5,Q106の各コレクタ間に接続された抵抗R210
によって構成されている。
ジスタQ103,Q104の各コレクタと電源VCCと
の間に接続された抵抗R105,R106および差動対
トランジスタQ103,Q104の各コレクタ間に接続
された抵抗R107によって構成されている。他方の抵
抗回路網106は、差動対トランジスタQ105,Q1
06の各コレクタと電源VCCとの間に接続された抵抗
R108,R109および差動対トランジスタQ10
5,Q106の各コレクタ間に接続された抵抗R210
によって構成されている。
【0013】ここで、上記構成の利得可変回路の利得G
について考える。先ず、差動対トランジスタQ103,
Q104の各ベース間と差動対トランジスタQ105,
Q106の各ベース間には、制御電圧印加回路108か
ら制御電圧Vcが印加されるようになっている。この制
御電圧印加回路108は、外部制御電圧発生源109か
ら与えられる外部制御電圧VCに対してリニアに変化す
る内部制御電圧Vcを発生するようになっている。
について考える。先ず、差動対トランジスタQ103,
Q104の各ベース間と差動対トランジスタQ105,
Q106の各ベース間には、制御電圧印加回路108か
ら制御電圧Vcが印加されるようになっている。この制
御電圧印加回路108は、外部制御電圧発生源109か
ら与えられる外部制御電圧VCに対してリニアに変化す
る内部制御電圧Vcを発生するようになっている。
【0014】そして、外部制御電圧発生源109での電
圧制御に基づいて制御電圧印加回路108から印加され
る内部制御電圧Vcによって差動対トランジスタQ10
3,Q104と差動対トランジスタQ105,Q106
の各ベース間電位差ΔVbeを変え、電流分割回路10
3,104での電流配分を変えることにより、利得Gが
変化する。
圧制御に基づいて制御電圧印加回路108から印加され
る内部制御電圧Vcによって差動対トランジスタQ10
3,Q104と差動対トランジスタQ105,Q106
の各ベース間電位差ΔVbeを変え、電流分割回路10
3,104での電流配分を変えることにより、利得Gが
変化する。
【0015】その利得Gは、次式のように表される。 G=Gmax/{1+exp(−qVc/kt)}+G
mim/{1+exp(qVc/kt)} ここで、GmaxとGminは利得可変回路の最大利得
と最小利得、qは電子の電荷、kはボルツマン定数、t
は絶対温度である。
mim/{1+exp(qVc/kt)} ここで、GmaxとGminは利得可変回路の最大利得
と最小利得、qは電子の電荷、kはボルツマン定数、t
は絶対温度である。
【0016】
【発明が解決しようとする課題】上述したように、従来
の利得可変回路では、外部制御電圧VCに対して全体的
にリニアに変化する内部制御電圧Vcによって利得Gを
制御するようになっており、図7に示すように、外部制
御電圧VCに対する利得制御特性は最大利得Gmaxと
最小利得Gminに近づくにつれ、それぞれ最大利得G
maxと最小利得Gminに漸近して丸まり、直線性が
悪くなるという課題があった。
の利得可変回路では、外部制御電圧VCに対して全体的
にリニアに変化する内部制御電圧Vcによって利得Gを
制御するようになっており、図7に示すように、外部制
御電圧VCに対する利得制御特性は最大利得Gmaxと
最小利得Gminに近づくにつれ、それぞれ最大利得G
maxと最小利得Gminに漸近して丸まり、直線性が
悪くなるという課題があった。
【0017】この種の利得可変回路は、バッファを介し
て複数段縦続接続されることによって利得制御回路を構
成し、例えば、CDMA方式携帯電話装置のRFフロン
トエンド部において、送信系のIF(中間周波)信号を
増幅するAGC(自動利得制御)アンプとして用いられ
る。
て複数段縦続接続されることによって利得制御回路を構
成し、例えば、CDMA方式携帯電話装置のRFフロン
トエンド部において、送信系のIF(中間周波)信号を
増幅するAGC(自動利得制御)アンプとして用いられ
る。
【0018】このような用途では、広い利得可変範囲が
要求されるため上記構成の利得可変回路が多段接続され
るのであるが、その利得制御特性の直線性が悪いと、縦
続接続される利得可変回路の段数を増やさざるを得な
く、その結果、AGCアンプの回路規模が大きくなると
ともに、消費電流も増大することになる。
要求されるため上記構成の利得可変回路が多段接続され
るのであるが、その利得制御特性の直線性が悪いと、縦
続接続される利得可変回路の段数を増やさざるを得な
く、その結果、AGCアンプの回路規模が大きくなると
ともに、消費電流も増大することになる。
【0019】本発明は、上記課題に鑑みてなされたもの
であり、その目的とするところは、外部制御電圧に対す
る利得制御特性の直線性に優れた利得制御回路およびこ
れを用いた無線通信装置を提供することにある。
であり、その目的とするところは、外部制御電圧に対す
る利得制御特性の直線性に優れた利得制御回路およびこ
れを用いた無線通信装置を提供することにある。
【0020】
【課題を解決するための手段】本発明による利得制御回
路は、利得可変範囲が一定範囲に制限された利得可変回
路と、外部制御電圧に対する利得可変回路の利得制御特
性の直線性が失われる領域において、その非直線性を補
償する内部制御電圧を外部制御電圧に応じて生成し、こ
の生成した内部制御電圧を利得可変回路にその利得制御
電圧として印加する制御電圧印加回路とを備えた構成と
なっている。そして、この利得制御回路は、携帯電話装
置等の無線通信装置において、送信系のIF信号を増幅
してミキサに供給する増幅手段として用いられる。
路は、利得可変範囲が一定範囲に制限された利得可変回
路と、外部制御電圧に対する利得可変回路の利得制御特
性の直線性が失われる領域において、その非直線性を補
償する内部制御電圧を外部制御電圧に応じて生成し、こ
の生成した内部制御電圧を利得可変回路にその利得制御
電圧として印加する制御電圧印加回路とを備えた構成と
なっている。そして、この利得制御回路は、携帯電話装
置等の無線通信装置において、送信系のIF信号を増幅
してミキサに供給する増幅手段として用いられる。
【0021】上記構成の利得制御回路およびこれを用い
た無線通信装置において、制御電圧印加回路で外部制御
電圧に応じて生成された内部制御電圧が、利得可変回路
に対してその利得制御電圧として印加されると、利得可
変回路の利得制御特性の直線性が失われる領域において
その非直線性の補償が行われる。その結果、利得制御回
路の利得制御特性において、従来直線性が失われていた
領域まで直線性が延びるため、直線として利用できる直
線領域の範囲が拡大する。
た無線通信装置において、制御電圧印加回路で外部制御
電圧に応じて生成された内部制御電圧が、利得可変回路
に対してその利得制御電圧として印加されると、利得可
変回路の利得制御特性の直線性が失われる領域において
その非直線性の補償が行われる。その結果、利得制御回
路の利得制御特性において、従来直線性が失われていた
領域まで直線性が延びるため、直線として利用できる直
線領域の範囲が拡大する。
【0022】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して詳細に説明する。図1は、本発明の第
1実施形態に係る利得制御回路の要部の構成を示す回路
図である。
て図面を参照して詳細に説明する。図1は、本発明の第
1実施形態に係る利得制御回路の要部の構成を示す回路
図である。
【0023】図1から明らかなように、本実施形態に係
る利得制御回路は、利得可変範囲が一定範囲に制限され
た利得可変回路11と、外部制御電圧発生源12から外
部制御電圧VCが与えられ、この外部制御電圧VCを内
部制御電圧Vcに変換し、利得可変回路11にその利得
制御電圧として印加する制御電圧印加回路13とを有す
る構成となっている。
る利得制御回路は、利得可変範囲が一定範囲に制限され
た利得可変回路11と、外部制御電圧発生源12から外
部制御電圧VCが与えられ、この外部制御電圧VCを内
部制御電圧Vcに変換し、利得可変回路11にその利得
制御電圧として印加する制御電圧印加回路13とを有す
る構成となっている。
【0024】利得可変回路11としては、図6に示した
従来例に係る利得可変回路と同様の回路構成のものが用
いられる。すなわち、利得可変回路11は、図2に示す
ように、差動増幅回路21、バイアス回路22、2つの
電流分割回路23,24および2つの抵抗回路網25,
26を有する構成となっている。
従来例に係る利得可変回路と同様の回路構成のものが用
いられる。すなわち、利得可変回路11は、図2に示す
ように、差動増幅回路21、バイアス回路22、2つの
電流分割回路23,24および2つの抵抗回路網25,
26を有する構成となっている。
【0025】差動増幅回路21は、各エミッタがエミッ
タ抵抗R21,R22を介して基準電位点であるグラン
ドに接続されたnpn型の差動対トランジスタQ21,
Q22によって構成され、差動対トランジスタQ21,
Q22の各ベース間に入力電圧Viが入力される。
タ抵抗R21,R22を介して基準電位点であるグラン
ドに接続されたnpn型の差動対トランジスタQ21,
Q22によって構成され、差動対トランジスタQ21,
Q22の各ベース間に入力電圧Viが入力される。
【0026】バイアス回路22は、差動対トランジスタ
Q21,Q22の各ベースに各一端が接続されたバイア
ス抵抗R23,R24と、これら抵抗R23,R24の
各他端とグランドとの間に接続され、バイアス抵抗R2
3,R24を通して差動対トランジスタQ21,Q22
の各ベースにバイアス電圧Vbiasを与えるバイアス
電源27とから構成されている。
Q21,Q22の各ベースに各一端が接続されたバイア
ス抵抗R23,R24と、これら抵抗R23,R24の
各他端とグランドとの間に接続され、バイアス抵抗R2
3,R24を通して差動対トランジスタQ21,Q22
の各ベースにバイアス電圧Vbiasを与えるバイアス
電源27とから構成されている。
【0027】一方の電流分割回路23は、各エミッタが
トランジスタQ21のコレクタに共通に接続されたnp
n型の差動対トランジスタQ23,Q24によって構成
されている。他方の電流分割回路24は、各エミッタが
トランジスタQ22のコレクタに共通に接続されたnp
n型の差動対トランジスタQ25,Q26によって構成
されている。
トランジスタQ21のコレクタに共通に接続されたnp
n型の差動対トランジスタQ23,Q24によって構成
されている。他方の電流分割回路24は、各エミッタが
トランジスタQ22のコレクタに共通に接続されたnp
n型の差動対トランジスタQ25,Q26によって構成
されている。
【0028】これら電流分割回路23,24において、
トランジスタQ23,Q25の各ベースが共通に接続さ
れ、トランジスタQ24,Q26の各ベースが共通に接
続され、これらベース共通接続点間に制御電圧Vcが印
加される。そして、トランジスタQ23,Q25の各コ
レクタ間から出力電圧Voが導出されるようになってい
る。
トランジスタQ23,Q25の各ベースが共通に接続さ
れ、トランジスタQ24,Q26の各ベースが共通に接
続され、これらベース共通接続点間に制御電圧Vcが印
加される。そして、トランジスタQ23,Q25の各コ
レクタ間から出力電圧Voが導出されるようになってい
る。
【0029】一方の抵抗回路網25は、差動対トランジ
スタQ23,Q24の各コレクタと電源VCCとの間に
接続された抵抗R25,R26および差動対トランジス
タQ23,Q24の各コレクタ間に接続された抵抗R2
7によって構成されている。他方の抵抗回路網26は、
差動対トランジスタQ25,Q26の各コレクタと電源
VCCとの間に接続された抵抗R28,R29および差
動対トランジスタQ25,Q26の各コレクタ間に接続
された抵抗R30によって構成されている。
スタQ23,Q24の各コレクタと電源VCCとの間に
接続された抵抗R25,R26および差動対トランジス
タQ23,Q24の各コレクタ間に接続された抵抗R2
7によって構成されている。他方の抵抗回路網26は、
差動対トランジスタQ25,Q26の各コレクタと電源
VCCとの間に接続された抵抗R28,R29および差
動対トランジスタQ25,Q26の各コレクタ間に接続
された抵抗R30によって構成されている。
【0030】上記構成の利得可変回路11において、差
動対トランジスタQ23,Q24の各ベース間と差動対
トランジスタQ25,Q26の各ベース間に、外部制御
電圧発生源12での電圧制御に基づいて制御電圧印加回
路13で生成される内部制御電圧Vcが印加される。そ
して、この内部制御電圧Vcに応じて電流分割回路2
3,24での電流配分が変わることによって利得が変化
することになる。
動対トランジスタQ23,Q24の各ベース間と差動対
トランジスタQ25,Q26の各ベース間に、外部制御
電圧発生源12での電圧制御に基づいて制御電圧印加回
路13で生成される内部制御電圧Vcが印加される。そ
して、この内部制御電圧Vcに応じて電流分割回路2
3,24での電流配分が変わることによって利得が変化
することになる。
【0031】一方、制御電圧印加回路13は、外部制御
電圧VCに対する利得可変回路11の利得制御特性の直
線性が失われる領域において、その非直線性を補償する
内部制御電圧Vcを外部制御電圧VCに応じて生成す
る。具体的には、図3(B)に点線で示す従来例に係る
利得制御特性の直線領域の上限を超える領域および下限
を下回る領域において、図3(A)に示すように、外部
制御電圧VCに対する変化の割合が直線領域のそれより
も大きい内部制御電圧Vcを生成する構成となってい
る。
電圧VCに対する利得可変回路11の利得制御特性の直
線性が失われる領域において、その非直線性を補償する
内部制御電圧Vcを外部制御電圧VCに応じて生成す
る。具体的には、図3(B)に点線で示す従来例に係る
利得制御特性の直線領域の上限を超える領域および下限
を下回る領域において、図3(A)に示すように、外部
制御電圧VCに対する変化の割合が直線領域のそれより
も大きい内部制御電圧Vcを生成する構成となってい
る。
【0032】以下に、制御電圧印加回路13の具体的な
構成例について、図1を用いて説明する。図1におい
て、外部制御電圧発生源12から与えられる外部制御電
圧VCは、バッファ14を介して第1,第2の差動回路
15,16に供給され、さらにバッファ17を介して電
流-電圧変換回路18に供給される。
構成例について、図1を用いて説明する。図1におい
て、外部制御電圧発生源12から与えられる外部制御電
圧VCは、バッファ14を介して第1,第2の差動回路
15,16に供給され、さらにバッファ17を介して電
流-電圧変換回路18に供給される。
【0033】第1の差動回路15は、エミッタが共通に
接続されたpnp型の差動対トランジスタQ11,Q1
2と、そのエミッタ共通接続点と電源VCCとの間に接
続された電流源I11とを有する構成となっている。そ
して、図3(B)に点線で示す利得制御特性(従来例)
の直線領域の下限に対応して設定された基準電圧Vk1
をトランジスタQ11のベース入力とし、バッファ14
を経た外部制御電圧VCをトランジスタQ12のベース
入力としている。
接続されたpnp型の差動対トランジスタQ11,Q1
2と、そのエミッタ共通接続点と電源VCCとの間に接
続された電流源I11とを有する構成となっている。そ
して、図3(B)に点線で示す利得制御特性(従来例)
の直線領域の下限に対応して設定された基準電圧Vk1
をトランジスタQ11のベース入力とし、バッファ14
を経た外部制御電圧VCをトランジスタQ12のベース
入力としている。
【0034】この第1の差動回路15において、トラン
ジスタQ11のコレクタは直接グランド(GND)に接
続され、トランジスタQ12のコレクタはダイオード接
続(ベースとコレクタが共通に接続)のnpn型トラン
ジスタQ13および抵抗R11を介してグランドに接続
されている。トランジスタQ13は、エミッタが抵抗R
12を介してグランドに接続されたnpn型トランジス
タQ14と、ベースが共通に接続されてカレントミラー
回路を構成している。
ジスタQ11のコレクタは直接グランド(GND)に接
続され、トランジスタQ12のコレクタはダイオード接
続(ベースとコレクタが共通に接続)のnpn型トラン
ジスタQ13および抵抗R11を介してグランドに接続
されている。トランジスタQ13は、エミッタが抵抗R
12を介してグランドに接続されたnpn型トランジス
タQ14と、ベースが共通に接続されてカレントミラー
回路を構成している。
【0035】第2の差動回路16は、エミッタが共通に
接続されたnpn型の差動対トランジスタQ15,Q1
6と、そのエミッタ共通接続点とグランドとの間に接続
された電流源I12とを有する構成となっている。そし
て、図3(B)に点線で示す利得制御特性(従来例)の
直線領域の上限に対応して設定された基準電圧Vk2を
トランジスタQ15のベース入力とし、バッファ14を
経た外部制御電圧VCをトランジスタQ16のベース入
力としている。
接続されたnpn型の差動対トランジスタQ15,Q1
6と、そのエミッタ共通接続点とグランドとの間に接続
された電流源I12とを有する構成となっている。そし
て、図3(B)に点線で示す利得制御特性(従来例)の
直線領域の上限に対応して設定された基準電圧Vk2を
トランジスタQ15のベース入力とし、バッファ14を
経た外部制御電圧VCをトランジスタQ16のベース入
力としている。
【0036】この第2の差動回路16において、トラン
ジスタQ15のコレクタは直接電源VCCに接続され、
トランジスタQ16のコレクタはダイオード接続のpn
p型トランジスタQ17および抵抗R13を介して電源
VCCに接続されている。トランジスタQ17は、エミ
ッタが抵抗R14を介して電源VCCに接続されたトラ
ンジスタQ18と、ベースが共通に接続されてカレント
ミラー回路を構成している。
ジスタQ15のコレクタは直接電源VCCに接続され、
トランジスタQ16のコレクタはダイオード接続のpn
p型トランジスタQ17および抵抗R13を介して電源
VCCに接続されている。トランジスタQ17は、エミ
ッタが抵抗R14を介して電源VCCに接続されたトラ
ンジスタQ18と、ベースが共通に接続されてカレント
ミラー回路を構成している。
【0037】一方、電流-電圧変換回路18は、バッフ
ァ17の出力端(以下、ノードAと称す)にエミッタが
接続されたnpn型トランジスタQ16と、このトラン
ジスタQ16のコレクタと電源VCCとの間に接続され
た抵抗R15と、ノードAとグランドとの間に直列に接
続された抵抗R16および直流電源19と、ノードAと
グランドとの間に接続された電流源I13とを有する構
成となっている。そして、ノードAには、上記カレント
ミラー回路のトランジスタQ14,Q18の各コレクタ
が共通に接続されている。
ァ17の出力端(以下、ノードAと称す)にエミッタが
接続されたnpn型トランジスタQ16と、このトラン
ジスタQ16のコレクタと電源VCCとの間に接続され
た抵抗R15と、ノードAとグランドとの間に直列に接
続された抵抗R16および直流電源19と、ノードAと
グランドとの間に接続された電流源I13とを有する構
成となっている。そして、ノードAには、上記カレント
ミラー回路のトランジスタQ14,Q18の各コレクタ
が共通に接続されている。
【0038】続いて、上記構成の制御電圧印加回路13
の回路動作について、図3(A),(B)の特性図を用
いて説明する。なお、図3において、(A)は外部制御
電圧VC-内部制御電圧Vcの特性を、(B)は外部制
御電圧VC-利得Gの特性をそれぞれ示している。
の回路動作について、図3(A),(B)の特性図を用
いて説明する。なお、図3において、(A)は外部制御
電圧VC-内部制御電圧Vcの特性を、(B)は外部制
御電圧VC-利得Gの特性をそれぞれ示している。
【0039】先ず、電流-電圧変換回路18において、
外部制御電圧VCが第1の差動回路15の基準電圧Vk
1から第2の差動回路16の基準電圧Vk2までの電圧
範囲では、外部制御電圧発生源12からバッファ14,
17を介して供給される外部制御電圧VCに比例した電
流が抵抗R16に流れる。そして、この電流に応じてト
ランジスタQ16のコレクタに現れる電圧が、内部制御
電圧Vcとして利得可変回路11に供給される。
外部制御電圧VCが第1の差動回路15の基準電圧Vk
1から第2の差動回路16の基準電圧Vk2までの電圧
範囲では、外部制御電圧発生源12からバッファ14,
17を介して供給される外部制御電圧VCに比例した電
流が抵抗R16に流れる。そして、この電流に応じてト
ランジスタQ16のコレクタに現れる電圧が、内部制御
電圧Vcとして利得可変回路11に供給される。
【0040】すなわち、図3(A)に実線で示すよう
に、外部制御電圧VCのVk1〜Vk2の電圧範囲で
は、外部制御電圧VCに比例した内部制御電圧Vcが生
成されることになる。したがって、この内部制御電圧V
cが利得可変回路11にその利得制御電圧として印加さ
れることにより、利得可変回路11の利得は、図3
(B)に実線で示すように、外部制御電圧VCに対して
リニアに変化する。
に、外部制御電圧VCのVk1〜Vk2の電圧範囲で
は、外部制御電圧VCに比例した内部制御電圧Vcが生
成されることになる。したがって、この内部制御電圧V
cが利得可変回路11にその利得制御電圧として印加さ
れることにより、利得可変回路11の利得は、図3
(B)に実線で示すように、外部制御電圧VCに対して
リニアに変化する。
【0041】ここで、図3(A)に点線(従来例)で示
すように、基準電圧Vk1を下回る電圧領域および基準
電圧Vk2を超える電圧領域においても、外部制御電圧
VCに対してリニアに変化する内部制御電圧Vcを生成
し、これを利得可変回路11に印加した場合には、利得
可変回路11の内部制御電圧Vcに対する利得を示す利
得制御特性は、図3(B)に点線で示すように、最大利
得Gmaxと最小利得Gminに近づくにつれて直線性
が悪化することになる。
すように、基準電圧Vk1を下回る電圧領域および基準
電圧Vk2を超える電圧領域においても、外部制御電圧
VCに対してリニアに変化する内部制御電圧Vcを生成
し、これを利得可変回路11に印加した場合には、利得
可変回路11の内部制御電圧Vcに対する利得を示す利
得制御特性は、図3(B)に点線で示すように、最大利
得Gmaxと最小利得Gminに近づくにつれて直線性
が悪化することになる。
【0042】これに対して、本実施形態に係る利得制御
回路では、外部制御電圧VCが第1の差動回路15の基
準電圧Vk1を下回ると、トランジスタQ12がオン状
態となり、電流源I11からの電流がトランジスタQ1
2を通してトランジスタQ13に流れる。トランジスタ
Q13はトランジスタQ14とカレントミラー回路を構
成していることから、トランジスタQ13,Q14の各
特性が等しく、かつ抵抗R11,R12の各抵抗値が等
しいとした場合、トランジスタQ13に流れる電流と同
じ電流がトランジスタQ14にも流れる。
回路では、外部制御電圧VCが第1の差動回路15の基
準電圧Vk1を下回ると、トランジスタQ12がオン状
態となり、電流源I11からの電流がトランジスタQ1
2を通してトランジスタQ13に流れる。トランジスタ
Q13はトランジスタQ14とカレントミラー回路を構
成していることから、トランジスタQ13,Q14の各
特性が等しく、かつ抵抗R11,R12の各抵抗値が等
しいとした場合、トランジスタQ13に流れる電流と同
じ電流がトランジスタQ14にも流れる。
【0043】このとき、トランジスタQ18がオフ状態
にあり、またトランジスタQ14のコレクタがノードA
に接続されていることから、トランジスタQ14に流れ
る電流は電流-電圧変換回路18から引き込まれること
になる。これにより、電流-電圧変換回路18では、電
流源I13に流れる電流と抵抗R16に流れる電流に加
えて、トランジスタQ14によって引き込まれる分の電
流がトランジスタQ16に流れるため、外部制御電圧V
Cに対するコレクタ電位の変化が大きくなる。
にあり、またトランジスタQ14のコレクタがノードA
に接続されていることから、トランジスタQ14に流れ
る電流は電流-電圧変換回路18から引き込まれること
になる。これにより、電流-電圧変換回路18では、電
流源I13に流れる電流と抵抗R16に流れる電流に加
えて、トランジスタQ14によって引き込まれる分の電
流がトランジスタQ16に流れるため、外部制御電圧V
Cに対するコレクタ電位の変化が大きくなる。
【0044】したがって、外部制御電圧VCが基準電圧
Vk1を下回る電圧領域では、外部制御電圧VCが低く
なるにつれて、内部制御電圧Vcが低くなる割合がVk
1〜Vk2の電圧範囲での変化の割合よりも大きくな
る。そして、この変化の割合の大きい内部制御電圧Vc
を利得可変回路11に印加することにより、図3(B)
に示すように、利得制御特性がその最小利得Gmin近
傍まで直線性を延ばすことができる。
Vk1を下回る電圧領域では、外部制御電圧VCが低く
なるにつれて、内部制御電圧Vcが低くなる割合がVk
1〜Vk2の電圧範囲での変化の割合よりも大きくな
る。そして、この変化の割合の大きい内部制御電圧Vc
を利得可変回路11に印加することにより、図3(B)
に示すように、利得制御特性がその最小利得Gmin近
傍まで直線性を延ばすことができる。
【0045】一方、外部制御電圧VCが第2の差動回路
16の基準電圧Vk2を超えたときには、トランジスタ
Q16がオン状態となるため、トランジスタQ17およ
びトランジスタQ16を通して電流源I12に電流が流
れる。トランジスタQ17はトランジスタQ18とカレ
ントミラー回路を構成していることから、トランジスタ
Q17,Q18の各特性が等しく、かつ抵抗R13,R
14の各抵抗値が等しいとした場合、トランジスタQ1
7に流れる電流と同じ電流がトランジスタQ18にも流
れる。
16の基準電圧Vk2を超えたときには、トランジスタ
Q16がオン状態となるため、トランジスタQ17およ
びトランジスタQ16を通して電流源I12に電流が流
れる。トランジスタQ17はトランジスタQ18とカレ
ントミラー回路を構成していることから、トランジスタ
Q17,Q18の各特性が等しく、かつ抵抗R13,R
14の各抵抗値が等しいとした場合、トランジスタQ1
7に流れる電流と同じ電流がトランジスタQ18にも流
れる。
【0046】このとき、トランジスタQ14がオフ状態
にあり、またトランジスタQ18のコレクタがノードA
に接続されていることから、トランジスタQ18に流れ
る電流は電流-電圧変換回路18に流れ込むことにな
る。これにより、電流-電圧変換回路18では、トラン
ジスタQ18から流れ込んだ電流が電流源I13に流れ
るため、その分だけトランジスタQ16に流れる電流が
減り、外部制御電圧VCに対するコレクタ電位の変化が
大きくなる。
にあり、またトランジスタQ18のコレクタがノードA
に接続されていることから、トランジスタQ18に流れ
る電流は電流-電圧変換回路18に流れ込むことにな
る。これにより、電流-電圧変換回路18では、トラン
ジスタQ18から流れ込んだ電流が電流源I13に流れ
るため、その分だけトランジスタQ16に流れる電流が
減り、外部制御電圧VCに対するコレクタ電位の変化が
大きくなる。
【0047】したがって、外部制御電圧VCが基準電圧
Vk2を超える電圧領域では、外部制御電圧VCが高く
なるにつれて、内部制御電圧Vcが高くなる割合がVk
1〜Vk2の電圧範囲での変化の割合よりも大きくな
る。そして、この変化の割合の大きい内部制御電圧Vc
を利得可変回路11に印加することにより、図3(B)
に示すように、利得制御特性がその最大利得Gmax近
傍まで直線性を延ばすことができる。
Vk2を超える電圧領域では、外部制御電圧VCが高く
なるにつれて、内部制御電圧Vcが高くなる割合がVk
1〜Vk2の電圧範囲での変化の割合よりも大きくな
る。そして、この変化の割合の大きい内部制御電圧Vc
を利得可変回路11に印加することにより、図3(B)
に示すように、利得制御特性がその最大利得Gmax近
傍まで直線性を延ばすことができる。
【0048】上述したように、Vk1〜Vk2の電圧範
囲では外部制御電圧VCに対してリニアに変化する内部
制御電圧Vcを生成し、基準電圧Vk1を下回る電圧領
域および基準電圧Vk2を超える電圧領域ではVk1〜
Vk2の電圧範囲よりも変化の割合が大きい内部制御電
圧Vcを生成し、これを利得可変回路11にその利得制
御電圧として印加するようにしたことにより、図3
(B)に点線で示した従来例に係る利得制御特性におい
てその直線性が失われる領域の非直線性を補償すること
ができる。その結果、外部制御電圧VCに対する利得制
御特性の直線性を向上できるため、直線として使用でき
る直線領域の範囲を拡大できる。
囲では外部制御電圧VCに対してリニアに変化する内部
制御電圧Vcを生成し、基準電圧Vk1を下回る電圧領
域および基準電圧Vk2を超える電圧領域ではVk1〜
Vk2の電圧範囲よりも変化の割合が大きい内部制御電
圧Vcを生成し、これを利得可変回路11にその利得制
御電圧として印加するようにしたことにより、図3
(B)に点線で示した従来例に係る利得制御特性におい
てその直線性が失われる領域の非直線性を補償すること
ができる。その結果、外部制御電圧VCに対する利得制
御特性の直線性を向上できるため、直線として使用でき
る直線領域の範囲を拡大できる。
【0049】図4は、本発明の第2実施形態に係る利得
制御回路の構成を示すブロック図である。
制御回路の構成を示すブロック図である。
【0050】本実施形態に係る利得制御回路は、図1か
ら明らかなように、互いに縦続接続された差動入出力の
複数段(本例では、3段)の利得可変回路31,32,
33と、これら利得可変回路31,32,33に対して
外部制御電圧発生源34から与えられる外部制御電圧V
Cに基づいて生成した内部制御電圧Vc1,Vc2,V
c3を印加する制御電圧印加回路35とを有する構成と
なっている。
ら明らかなように、互いに縦続接続された差動入出力の
複数段(本例では、3段)の利得可変回路31,32,
33と、これら利得可変回路31,32,33に対して
外部制御電圧発生源34から与えられる外部制御電圧V
Cに基づいて生成した内部制御電圧Vc1,Vc2,V
c3を印加する制御電圧印加回路35とを有する構成と
なっている。
【0051】利得可変回路31,32,33は利得可変
範囲が一定範囲に制限されており、バッファ36,37
を介して互いに縦続接続されている。これらの利得可変
回路31,32,33の利得制御端子VC1,VC2,
VC3には、制御電圧印加回路35において各々設定さ
れた内部制御電圧Vc1,Vc2,Vc3が利得制御電
圧としてそれぞれ印加される。
範囲が一定範囲に制限されており、バッファ36,37
を介して互いに縦続接続されている。これらの利得可変
回路31,32,33の利得制御端子VC1,VC2,
VC3には、制御電圧印加回路35において各々設定さ
れた内部制御電圧Vc1,Vc2,Vc3が利得制御電
圧としてそれぞれ印加される。
【0052】上記構成の第2実施形態に係る利得制御回
路において、利得可変回路31,32,33の各々とし
て、図2に示した回路構成の利得可変回路が用いられ
る。これら利得可変回路31,32,33の縦続接続に
よって広い利得制御範囲を持つ利得制御回路が構成され
る。そして、例えば、1段目の利得可変回路31が広い
利得制御範囲の利得最小領域を担う段として、3段目の
利得可変回路33が利得最大領域を担う段として用いら
れる。
路において、利得可変回路31,32,33の各々とし
て、図2に示した回路構成の利得可変回路が用いられ
る。これら利得可変回路31,32,33の縦続接続に
よって広い利得制御範囲を持つ利得制御回路が構成され
る。そして、例えば、1段目の利得可変回路31が広い
利得制御範囲の利得最小領域を担う段として、3段目の
利得可変回路33が利得最大領域を担う段として用いら
れる。
【0053】また、制御電圧印加回路35として、図1
に示した回路構成の制御電圧印加回路13が用いられ
る。このとき、図3(A)に示す外部制御電圧VC-内
部制御電圧Vcの特性において、制御電圧印加回路35
から出力される内部制御電圧Vc1,Vc2,Vc3は
それぞれオフセットを持ち、利得可変回路31,32,
33にそれぞれ印加される。
に示した回路構成の制御電圧印加回路13が用いられ
る。このとき、図3(A)に示す外部制御電圧VC-内
部制御電圧Vcの特性において、制御電圧印加回路35
から出力される内部制御電圧Vc1,Vc2,Vc3は
それぞれオフセットを持ち、利得可変回路31,32,
33にそれぞれ印加される。
【0054】すなわち、制御電圧印加回路35で生成さ
れた内部制御電圧Vc1,Vc2,Vc3は、利得可変
回路31,32,33によって得られる全体の利得制御
特性の直線性が失われる領域の非直線性を補償する利得
制御電圧として、利得可変回路31,32,33に印加
されることになる。
れた内部制御電圧Vc1,Vc2,Vc3は、利得可変
回路31,32,33によって得られる全体の利得制御
特性の直線性が失われる領域の非直線性を補償する利得
制御電圧として、利得可変回路31,32,33に印加
されることになる。
【0055】このように、利得可変回路31,32,3
3が縦続接続されてなり、広い利得制御範囲を持つ利得
制御回路において、利得制御特性の直線性が失われる領
域の非直線性を補償する内部制御電圧Vc1,Vc2,
VC3を生成し、これを利得可変回路31,32,33
の各々に印加するようにしたことにより、利得可変回路
31,32,33個々の利得制御特性の直線性を向上で
きるため、図3(B)に実線で示すように、全体の利得
制御特性の直線領域を従来(点線)よりも大幅に拡大で
きる。
3が縦続接続されてなり、広い利得制御範囲を持つ利得
制御回路において、利得制御特性の直線性が失われる領
域の非直線性を補償する内部制御電圧Vc1,Vc2,
VC3を生成し、これを利得可変回路31,32,33
の各々に印加するようにしたことにより、利得可変回路
31,32,33個々の利得制御特性の直線性を向上で
きるため、図3(B)に実線で示すように、全体の利得
制御特性の直線領域を従来(点線)よりも大幅に拡大で
きる。
【0056】逆に、利得制御特性の直線領域の範囲が従
来と同等で良いとした場合には、利得可変回路31,3
2,33個々の利得制御特性の直線性が良いことから、
例えば、従来3段必要であった利得可変回路を2段に削
減できる。すなわち、縦続接続する利得可変回路を従来
の段数よりも1段減られた状態で、従来と同等の直線性
を得ることができる。これにより、その削減した段で消
費する分だけ全体の消費電流を低減できる。
来と同等で良いとした場合には、利得可変回路31,3
2,33個々の利得制御特性の直線性が良いことから、
例えば、従来3段必要であった利得可変回路を2段に削
減できる。すなわち、縦続接続する利得可変回路を従来
の段数よりも1段減られた状態で、従来と同等の直線性
を得ることができる。これにより、その削減した段で消
費する分だけ全体の消費電流を低減できる。
【0057】また、利得可変回路を1段削減できること
により、その分だけ回路規模を縮小化できる。しかも、
利得可変回路を削減できることで利得可変回路間に介在
するバッファ(36,37)についても1個削減できる
ため、消費電流および回路規模の点でさらに有利とな
る。
により、その分だけ回路規模を縮小化できる。しかも、
利得可変回路を削減できることで利得可変回路間に介在
するバッファ(36,37)についても1個削減できる
ため、消費電流および回路規模の点でさらに有利とな
る。
【0058】なお、本実施形態においては、説明を簡略
化するために、利得可変回路を3段縦続接続してなる利
得制御回路の場合を例にとって説明したが、その段数は
3段に限られるものではなく、4段以上縦続接続するこ
とも可能である。
化するために、利得可変回路を3段縦続接続してなる利
得制御回路の場合を例にとって説明したが、その段数は
3段に限られるものではなく、4段以上縦続接続するこ
とも可能である。
【0059】上記構成の第2実施形態に係る利得制御回
路は、例えばCDMA方式携帯電話装置におけるRFフ
ロントエンド部の利得制御回路(AGCアンプ)を構成
するのに用いられる。図5は、CDMA方式携帯電話装
置におけるRFフロントエンド部の構成の一例を示すブ
ロック図である。
路は、例えばCDMA方式携帯電話装置におけるRFフ
ロントエンド部の利得制御回路(AGCアンプ)を構成
するのに用いられる。図5は、CDMA方式携帯電話装
置におけるRFフロントエンド部の構成の一例を示すブ
ロック図である。
【0060】図5において、アンテナ41で受信された
受信波は、送信/受信に共用される帯域振分けフィルタ
42を通過し、低ノイズアンプ43を介してミキサ44
に供給される。ミキサ44では、局部発振器45からの
局部発振周波数と混合され、中間周波(IF)に変換さ
れる。そして、AGCアンプ46にて信号レベルが一定
にされた後、後段のベースバンドIC47に供給され
る。
受信波は、送信/受信に共用される帯域振分けフィルタ
42を通過し、低ノイズアンプ43を介してミキサ44
に供給される。ミキサ44では、局部発振器45からの
局部発振周波数と混合され、中間周波(IF)に変換さ
れる。そして、AGCアンプ46にて信号レベルが一定
にされた後、後段のベースバンドIC47に供給され
る。
【0061】一方、送信側では、前段のベースバンドI
C47から供給されるIF信号がAGCアンプ48で増
幅された後ミキサ49に供給され、ここで局部発振器5
0からの局部発振周波数と混合されてRF信号に変換さ
れる。そして、このRF信号は、パワーアンプ51およ
び帯域振分けフィルタ42を経てアンテナ41から送信
される。
C47から供給されるIF信号がAGCアンプ48で増
幅された後ミキサ49に供給され、ここで局部発振器5
0からの局部発振周波数と混合されてRF信号に変換さ
れる。そして、このRF信号は、パワーアンプ51およ
び帯域振分けフィルタ42を経てアンテナ41から送信
される。
【0062】上記構成のCDMA方式携帯電話装置のR
Fフロントエンド部において、例えば、送信系において
IF信号を増幅してミキサ49に供給するAGCアンプ
48として、先述した第2実施形態に係る利得制御回
路、即ち利得可変回路が複数段縦続接続されてなり、広
い利得制御範囲を持つ利得制御回路が用いられる。
Fフロントエンド部において、例えば、送信系において
IF信号を増幅してミキサ49に供給するAGCアンプ
48として、先述した第2実施形態に係る利得制御回
路、即ち利得可変回路が複数段縦続接続されてなり、広
い利得制御範囲を持つ利得制御回路が用いられる。
【0063】このように、CDMA方式携帯電話装置の
送信系において、AGCアンプ48として、第2実施形
態に係る利得制御回路を用いることにより、少ない段数
の利得可変回路で直線領域の広い利得制御特性を得るこ
とができるため、利得可変回路の段数を削減できる分だ
け低消費電流化を図ることができる。したがって、バッ
テリー駆動が必要である携帯端末装置に適用すること
で、長時間動作に大きな効果が期待できる。
送信系において、AGCアンプ48として、第2実施形
態に係る利得制御回路を用いることにより、少ない段数
の利得可変回路で直線領域の広い利得制御特性を得るこ
とができるため、利得可変回路の段数を削減できる分だ
け低消費電流化を図ることができる。したがって、バッ
テリー駆動が必要である携帯端末装置に適用すること
で、長時間動作に大きな効果が期待できる。
【0064】なお、上記適用例では、CDMA方式携帯
電話装置に適用した場合を例にとって説明したが、本発
明はこの適用例に限定されるものではなく、無線通信装
置全般に適用することが可能である。
電話装置に適用した場合を例にとって説明したが、本発
明はこの適用例に限定されるものではなく、無線通信装
置全般に適用することが可能である。
【0065】
【発明の効果】以上説明したように、本発明によれば、
第1基準電圧からこれよりも高い第2基準電圧までの電
圧範囲では外部制御電圧に対してリニアに変化する内部
制御電圧を生成し、第1基準電圧を下回る電圧領域およ
び第2基準電圧を超える電圧領域では上記電圧範囲より
も変化の割合が大きい内部制御電圧を生成し、これを利
得可変回路にその利得制御電圧として印加するようにし
たことにより、従来例に係る利得制御特性においてその
直線性が失われる領域の非直線性を補償することができ
るため、外部制御電圧に対する利得制御特性の直線性を
向上でき、よって直線領域の範囲の広い利得制御特性を
得ることができる。
第1基準電圧からこれよりも高い第2基準電圧までの電
圧範囲では外部制御電圧に対してリニアに変化する内部
制御電圧を生成し、第1基準電圧を下回る電圧領域およ
び第2基準電圧を超える電圧領域では上記電圧範囲より
も変化の割合が大きい内部制御電圧を生成し、これを利
得可変回路にその利得制御電圧として印加するようにし
たことにより、従来例に係る利得制御特性においてその
直線性が失われる領域の非直線性を補償することができ
るため、外部制御電圧に対する利得制御特性の直線性を
向上でき、よって直線領域の範囲の広い利得制御特性を
得ることができる。
【図1】本発明の第1実施形態に係る利得制御回路の要
部の構成を示す回路図である。
部の構成を示す回路図である。
【図2】利得可変回路の具体的な回路構成例を示す回路
図である。
図である。
【図3】外部制御電圧に対する内部制御電圧の特性
(A)および外部制御電圧に対する利得の特性(B)を
示す特性図である。
(A)および外部制御電圧に対する利得の特性(B)を
示す特性図である。
【図4】本発明の第2実施形態に係る利得制御回路の構
成を示すブロック図である。
成を示すブロック図である。
【図5】CDMA方式携帯電話装置におけるRFフロン
トエンド部の構成の一例を示すブロック図である。
トエンド部の構成の一例を示すブロック図である。
【図6】従来例に係る利得制御回路の構成を示す回路図
である。
である。
【図7】従来例に係る外部制御電圧-利得の特性図であ
る。
る。
11,31,32,33…利得可変回路、12,34…
外部制御電圧発生源、13,35…制御電圧印加回路、
44,49…ミキサ、46,48…AGCアンプ
外部制御電圧発生源、13,35…制御電圧印加回路、
44,49…ミキサ、46,48…AGCアンプ
───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 5J100 AA04 AA14 AA16 BA06 BB01 BC02 CA01 CA18 CA22 CA33 DA06 EA02 FA01 JA01 KA05 LA09 QA01 SA01 5K060 BB05 DD04 HH08 JJ08 KK06
Claims (6)
- 【請求項1】 利得可変範囲が一定範囲に制限された利
得可変回路と、 外部制御電圧に対する前記利得可変回路の利得制御特性
の直線性が失われる領域において、その非直線性を補償
する内部制御電圧を前記外部制御電圧に応じて生成し、
この生成した内部制御電圧を前記利得可変回路にその利
得制御電圧として印加する制御電圧印加回路とを備えた
ことを特徴とする利得制御回路。 - 【請求項2】 前記制御電圧印加回路は、第1基準電圧
からこれよりも高い第2基準電圧までの電圧範囲では外
部制御電圧に対してリニアに変化する内部制御電圧を生
成し、前記第1基準電圧を下回る電圧領域及び前記第2
基準電圧を超える電圧領域では前記電圧範囲よりも変化
の割合が大きい内部制御電圧を生成することを特徴とす
る請求項1記載の利得制御回路。 - 【請求項3】 前記利得可変回路が複数段縦続接続され
てなることを特徴とする請求項1記載の利得制御回路。 - 【請求項4】 送信系においてIF信号を増幅してミキ
サに供給する増幅手段を有し、 前記増幅手段は、利得可変範囲が一定範囲に制限された
利得可変回路と、外部制御電圧に対する前記利得可変回
路の利得制御特性の直線性が失われる領域において、そ
の非直線性を補償する内部制御電圧を前記外部制御電圧
に応じて生成し、この生成した内部制御電圧を前記利得
可変回路にその利得制御電圧として印加する制御電圧印
加回路とを有する利得制御回路からなることを特徴とす
る無線通信装置。 - 【請求項5】 前記制御電圧印加回路は、第1基準電圧
からこれよりも高い第2基準電圧までの電圧範囲では外
部制御電圧に対してリニアに変化する内部制御電圧を生
成し、前記第1基準電圧を下回る電圧領域及び前記第2
基準電圧を超える電圧領域では前記電圧範囲よりも変化
の割合が大きい内部制御電圧を生成することを特徴とす
る請求項4記載の無線通信装置。 - 【請求項6】 前記利得可変回路が複数段縦続接続され
てなることを特徴とする請求項4記載の無線通信装置。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000007359A JP2001196872A (ja) | 2000-01-17 | 2000-01-17 | 利得制御回路およびこれを用いた無線通信装置 |
US09/759,213 US6876257B2 (en) | 2000-01-17 | 2001-01-16 | Gain control circuit, and a radio communication apparatus using the same |
US11/066,438 US7015758B2 (en) | 2000-01-17 | 2005-02-28 | Gain control circuit, and a radio communication apparatus using the same |
US11/066,439 US7042292B2 (en) | 2000-01-17 | 2005-02-28 | Gain control circuit, and a radio communication apparatus using the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000007359A JP2001196872A (ja) | 2000-01-17 | 2000-01-17 | 利得制御回路およびこれを用いた無線通信装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2001196872A true JP2001196872A (ja) | 2001-07-19 |
Family
ID=18535757
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000007359A Abandoned JP2001196872A (ja) | 2000-01-17 | 2000-01-17 | 利得制御回路およびこれを用いた無線通信装置 |
Country Status (2)
Country | Link |
---|---|
US (3) | US6876257B2 (ja) |
JP (1) | JP2001196872A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016029665A (ja) * | 2010-02-26 | 2016-03-03 | ローム株式会社 | 半導体チップおよびそれを用いた発光装置、ディスプレイ装置 |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001196872A (ja) * | 2000-01-17 | 2001-07-19 | Sony Corp | 利得制御回路およびこれを用いた無線通信装置 |
DE602004012255T2 (de) * | 2004-08-26 | 2009-03-19 | Stmicroelectronics S.R.L., Agrate Brianza | Rauscharmer Verstärker |
JP2011250126A (ja) * | 2010-05-26 | 2011-12-08 | Sumitomo Electric Ind Ltd | トランスインピーダンスアンプ及び光レシーバ |
US8467750B2 (en) * | 2010-10-21 | 2013-06-18 | Marvell World Trade Ltd. | Gain control in a shared RF front-end path for different standards that use the same frequency band |
US10367466B2 (en) * | 2017-11-03 | 2019-07-30 | Huawei Technologies Co., Ltd. | Hybrid variable gain amplifier |
US20200373895A1 (en) * | 2019-05-21 | 2020-11-26 | Infineon Technologies Ag | Programmable Gain Amplifier |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2626061B2 (ja) * | 1989-06-17 | 1997-07-02 | 東芝ライテック株式会社 | 白熱電球 |
JP2986832B2 (ja) * | 1990-03-13 | 1999-12-06 | 三菱電機株式会社 | 利得可変増幅器 |
US5606284A (en) * | 1994-08-26 | 1997-02-25 | Matsushita Electric Industrial Co., Ltd. | Automatic gain control device for producing constant amplitude output signal |
JP3479408B2 (ja) * | 1996-04-23 | 2003-12-15 | アルプス電気株式会社 | Agc電圧補正回路 |
US5862460A (en) * | 1996-09-13 | 1999-01-19 | Motorola, Inc. | Power control circuit for a radio frequency transmitter |
US5933771A (en) * | 1997-06-20 | 1999-08-03 | Nortel Networks Corporation | Low voltage gain controlled mixer |
US6259682B1 (en) * | 1997-11-25 | 2001-07-10 | Uniden America Corporation | Closed loop transmitter with improved stability and accuracy over a wide range of power levels having means for maintaining constant loop gain |
JP3314723B2 (ja) * | 1998-06-10 | 2002-08-12 | 日本電気株式会社 | ディジタル自動利得制御用リニアライザ及びこれを用いたディジタル自動利得制御回路 |
JP2000031763A (ja) * | 1998-07-14 | 2000-01-28 | Fujitsu Ltd | 可変利得回路 |
JP3469486B2 (ja) * | 1998-12-25 | 2003-11-25 | 株式会社東芝 | 可変利得回路 |
JP2001196872A (ja) * | 2000-01-17 | 2001-07-19 | Sony Corp | 利得制御回路およびこれを用いた無線通信装置 |
-
2000
- 2000-01-17 JP JP2000007359A patent/JP2001196872A/ja not_active Abandoned
-
2001
- 2001-01-16 US US09/759,213 patent/US6876257B2/en not_active Expired - Fee Related
-
2005
- 2005-02-28 US US11/066,438 patent/US7015758B2/en not_active Expired - Fee Related
- 2005-02-28 US US11/066,439 patent/US7042292B2/en not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016029665A (ja) * | 2010-02-26 | 2016-03-03 | ローム株式会社 | 半導体チップおよびそれを用いた発光装置、ディスプレイ装置 |
Also Published As
Publication number | Publication date |
---|---|
US7015758B2 (en) | 2006-03-21 |
US20050143033A1 (en) | 2005-06-30 |
US7042292B2 (en) | 2006-05-09 |
US20010008836A1 (en) | 2001-07-19 |
US20050170804A1 (en) | 2005-08-04 |
US6876257B2 (en) | 2005-04-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6744319B2 (en) | Exponential function generator embodied by using a CMOS process and variable gain amplifier employing the same | |
US6763228B2 (en) | Precision automatic gain control circuit | |
JP3585822B2 (ja) | 可変利得増幅器を用いた無線通信装置 | |
US7443241B2 (en) | RF variable gain amplifier | |
US7432765B2 (en) | Variable gain amplifier, mixer and quadrature modulator using the same | |
US5999053A (en) | Current steering variable gain amplifier with linearizer | |
US5900782A (en) | AGC voltage correction circuit | |
US8232831B2 (en) | Multiple input/gain stage Gilbert cell mixers | |
JP2002520937A (ja) | 温度補償機能を備えた変換器回路ならびに可変利得増幅器 | |
US7015758B2 (en) | Gain control circuit, and a radio communication apparatus using the same | |
US6445251B1 (en) | Variable gain amplifier with high linearity and low noise | |
JP3592980B2 (ja) | 送信回路及び無線送信装置 | |
JP3532782B2 (ja) | 信号入力回路及びこれを用いた可変利得増幅器 | |
JP2001196868A (ja) | 増幅器およびこれを用いた無線通信装置 | |
US7496338B1 (en) | Multi-segment gain control system | |
JPH07240663A (ja) | アクティブフィルタ回路 | |
JP2001177361A (ja) | 利得制御回路およびこれを用いた無線通信装置 | |
JP3388196B2 (ja) | 利得制御回路 | |
JP3851889B2 (ja) | 可変電流分割回路 | |
US6594474B1 (en) | Controlled-gain power amplifier device, in particular for radio-frequency circuits applied to cellular mobile telephony | |
JP3308596B2 (ja) | 差動増幅器およびこれを用いたフィルタ | |
JP2001223549A (ja) | 利得制御回路およびこれを用いた無線通信装置 | |
JPH1155054A (ja) | 利得可変増幅回路 | |
KR100228461B1 (ko) | 가변 감쇠기 | |
JPH0846463A (ja) | 利得制御回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061120 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090623 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090901 |
|
A762 | Written abandonment of application |
Free format text: JAPANESE INTERMEDIATE CODE: A762 Effective date: 20091001 |