JPH0846119A - Lead frame and semiconductor device - Google Patents

Lead frame and semiconductor device

Info

Publication number
JPH0846119A
JPH0846119A JP6201353A JP20135394A JPH0846119A JP H0846119 A JPH0846119 A JP H0846119A JP 6201353 A JP6201353 A JP 6201353A JP 20135394 A JP20135394 A JP 20135394A JP H0846119 A JPH0846119 A JP H0846119A
Authority
JP
Japan
Prior art keywords
resin
lead frame
die pad
lead
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6201353A
Other languages
Japanese (ja)
Inventor
Hisaki Koyama
寿樹 小山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP6201353A priority Critical patent/JPH0846119A/en
Publication of JPH0846119A publication Critical patent/JPH0846119A/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

PURPOSE:To obtain a leaf frame in which generation of void can be prevented and a semiconductor device employing it. CONSTITUTION:A die pad 3 is disposed between two substantially parallel frame parts 2 through a suspension lead 31 and leads 4 are extended outward from the periphery of the die pad 3. The die pad 3 mounting a semiconductor element is then set in the cavity of a die and a resin is injected through a gate of the die to the air vent side thus obtaining a lead frame 1 for resin sealing the semiconductor element. A pattern 5 resisting against the resin flow is provided closer to the air vent side of the die than the die pad 3. The invention also includes a semiconductor device produced using such lead frame 1.

Description

【発明の詳細な説明】Detailed Description of the Invention

【０００１】[0001]

【産業上の利用分野】本発明は、半導体素子をダイパッ
ドに実装した状態で金型のキャビティ内にセットし、こ
のキャビティ内に樹脂を流し込んで半導体素子を封止す
るために使用するリードフレームおよびこれを用いた半
導体装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a lead frame used for sealing a semiconductor element by setting a semiconductor element mounted on a die pad in a cavity of a mold and pouring resin into the cavity. The present invention relates to a semiconductor device using the same.

【０００２】[0002]

【従来の技術】半導体装置の製造で使用するリードフレ
ームは、４２アロイ（鉄−ニッケル４２％合金）等の長
尺状の金属板をプレス加工したりエッチング加工したり
することでダイパッドやリード部分が形成される。図８
は従来のリードフレームの一素子単位を示す平面図であ
る。すなわち、リードフレーム１は、主として略平行な
２本のフレーム部２と、フレーム部２の間に吊りリード
３１を介して配置されるダイパッド３と、ダイパッド３
の周囲から外方に向けて延出する複数本のリード４とか
ら構成されている。2. Description of the Related Art A lead frame used for manufacturing a semiconductor device is a die pad or a lead portion formed by pressing or etching a long metal plate such as 42 alloy (iron-nickel 42% alloy). Is formed. FIG.
FIG. 6 is a plan view showing one element unit of a conventional lead frame. That is, the lead frame 1 mainly includes two frame portions 2 that are substantially parallel to each other, a die pad 3 arranged via the suspension leads 31 between the frame portions 2, and a die pad 3.
And a plurality of leads 4 extending outward from the periphery of the.

【０００３】このリードフレーム１を用いて半導体装置
を製造するには、先ずダイパッド３上にチップ状の半導
体素子を実装し、半導体素子とリード４とをボンディン
グワイヤーにて配線する。次いで、この状態で金型のキ
ャビティ内に半導体素子が実装されたダイパッド３を配
置した後、キャビティ内に樹脂を流し込み、半導体素子
を樹脂にて封止した状態で硬化させて半導体装置のパッ
ケージを構成する。To manufacture a semiconductor device using the lead frame 1, first, a chip-shaped semiconductor element is mounted on the die pad 3, and the semiconductor element and the lead 4 are wired by a bonding wire. Next, in this state, after the die pad 3 on which the semiconductor element is mounted is arranged in the cavity of the mold, resin is poured into the cavity and the semiconductor element is cured while being sealed with the resin to form a semiconductor device package. Configure.

【０００４】図９はこの際の樹脂の流れを（ａ）〜
（ｃ）の順に説明する断面図である。図９（ａ）に示す
ように、樹脂６は上型２１と下型２２との間に設けられ
るゲート２４からキャビティ２３内に注入され、半導体
素子１０の上側とダイパッド３の下側とに流動してい
く。キャビティ２３に関してゲート２４の反対側となる
位置にはエアベント２５が設けられており、樹脂６がキ
ャビティ２３内に注入される際にキャビティ２３内の空
気を外部へ排出できるようになっている。FIG. 9 shows the flow of resin at this time from (a) to
It is sectional drawing explaining in order of (c). As shown in FIG. 9A, the resin 6 is injected into the cavity 23 from the gate 24 provided between the upper die 21 and the lower die 22, and flows into the upper side of the semiconductor element 10 and the lower side of the die pad 3. I will do it. An air vent 25 is provided at a position opposite to the gate 24 with respect to the cavity 23, so that the air in the cavity 23 can be discharged to the outside when the resin 6 is injected into the cavity 23.

【０００５】樹脂６は、図９（ｂ）から図９（ｃ）に示
すように半導体素子１０の上側とダイパッド３の下側と
に流動していき、最終的に半導体素子１０およびダイパ
ッド３を封止する状態となる。As shown in FIGS. 9B to 9C, the resin 6 flows to the upper side of the semiconductor element 10 and the lower side of the die pad 3, and finally the semiconductor element 10 and the die pad 3 are separated. It is in a sealed state.

【０００６】[0006]

【発明が解決しようとする課題】しかしながら、図９
（ａ）に示すように、半導体素子１０の上側における樹
脂６の流速と、ダイパッド３の下側における樹脂６の流
速とが異なると、先にエアベント２５側へ達した一方側
の樹脂６が他方側へ回り込む際にエアベント２５をふさ
ぐ状態となる（図９（ｂ）参照）。これによって、他方
側の樹脂６が流れ込むキャビティ２３内の空気が逃げ場
を失い、ボイド６１として残ってしまうという不都合が
生じる（図９（ｃ）参照）。However, as shown in FIG.
As shown in (a), when the flow velocity of the resin 6 on the upper side of the semiconductor element 10 and the flow velocity of the resin 6 on the lower side of the die pad 3 are different, the resin 6 on the one side that has reached the air vent 25 side earlier is on the other side. The air vent 25 is closed when it goes around (see FIG. 9B). This causes an inconvenience that the air in the cavity 23 into which the resin 6 on the other side flows disappears and remains as a void 61 (see FIG. 9C).

【０００７】通常、半導体素子１０の上側における樹脂
６の厚さとダイパッド３の下側における樹脂６の厚さと
を等しくして樹脂６の流速が等しくなるように設定する
が、ダイパッド３のディプレス量やチップ厚、ダイボン
ド材の厚さ、金型の堀り込み量等のばらつきによって必
ずしも等しくならない。このため、ボイド６１の発生を
防止するのが非常に困難となり、半導体装置におけるパ
ッケージ信頼性を向上する上での問題となっている。よ
って、本発明は半導体素子の上側とダイパッドの下側と
による樹脂の流速の違いを吸収してボイドの発生を防止
できるリードフレームおよびこれを用いた半導体装置を
提供することを目的とする。Normally, the thickness of the resin 6 on the upper side of the semiconductor element 10 and the thickness of the resin 6 on the lower side of the die pad 3 are set to be equal so that the flow rates of the resin 6 are equal. It is not always equal due to variations in chip thickness, die bond material thickness, die engraving amount, and the like. Therefore, it is very difficult to prevent the void 61 from being generated, which is a problem in improving the package reliability of the semiconductor device. Therefore, an object of the present invention is to provide a lead frame capable of absorbing a difference in resin flow velocity between the upper side of a semiconductor element and the lower side of a die pad to prevent generation of voids, and a semiconductor device using the same.

【０００８】[0008]

【課題を解決するための手段】本発明は、上記の目的を
達成するために成されたリードフレームおよびこれを用
いた半導体装置である。すなわち、本発明のリードフレ
ームは、略平行な２本のフレーム部の間に吊りリードを
介してダイパッドが配置され、ダイパッドの周辺から外
方へリードが延出しており、半導体素子を実装したダイ
パッドを金型のキャビティ内に配置し、金型のゲートか
らエアベント側へ樹脂を流し込み、半導体素子を樹脂に
て封止するために使用するものであって、ダイパッドよ
りも金型のエアベント側に樹脂の流れに対して抵抗とな
る抵抗パターンを設けている。また、本発明の半導体装
置はこのようなリードフレームを用いて製造したもので
ある。DISCLOSURE OF THE INVENTION The present invention is a lead frame and a semiconductor device using the same which are formed to achieve the above object. That is, in the lead frame of the present invention, the die pad is arranged between the two substantially parallel frame portions via the suspension lead, and the lead extends outward from the periphery of the die pad. Is used to seal the semiconductor element with resin by pouring the resin into the cavity of the mold and pouring the resin from the gate of the mold to the air vent side. A resistance pattern is provided to resist the flow of The semiconductor device of the present invention is manufactured by using such a lead frame.

【０００９】[0009]

【作用】本発明では、ダイパッドよりも金型のエアベン
ト側に樹脂の流れに対して抵抗となる抵抗パターンを設
けているため、半導体素子の上側とダイパッドの下側と
の樹脂の流速が異なる場合であっても、先にエアベント
側まで達した樹脂がこの抵抗パターンにて妨げられるこ
とになる。このため、先にエアベント側まで達した樹脂
がエアベントをふさぐことがなくなり、キャビティ全体
に樹脂が行き渡るまでキャビティ内の空気を全て外部へ
排出することができるようになる。これによって、パッ
ケージにボイドの無い半導体装置を構成できる。In the present invention, since the resistance pattern which is a resistance against the flow of resin is provided on the air vent side of the die with respect to the die pad, when the flow velocity of the resin on the upper side of the semiconductor element is different from that on the lower side of the die pad. However, the resin that reaches the air vent side first is blocked by this resistance pattern. For this reason, the resin that has reached the air vent side first does not block the air vent, and it becomes possible to discharge all the air in the cavity to the outside until the resin has spread to the entire cavity. This makes it possible to construct a semiconductor device having no void in the package.

【００１０】[0010]

【実施例】以下に、本発明のリードフレームおよびこれ
を用いた半導体装置の実施例を図に基づいて説明する。
図１は本発明のリードフレームにおける第１実施例を示
す平面図、図２は第１実施例におけるリードフレームを
用いた場合の樹脂の流れを説明する断面図である。図１
に示すように、第１実施例におけるリードフレーム１
は、略平行な２本のフレーム２の間に吊りリード３１を
介して配置されるダイパッド３と、ダイパッド３の周囲
から外方へ向けて延出する複数本のリード４とを備えた
構成となっている。Embodiments of the lead frame of the present invention and a semiconductor device using the same will be described below with reference to the drawings.
FIG. 1 is a plan view showing a first embodiment of a lead frame of the present invention, and FIG. 2 is a cross-sectional view illustrating the flow of resin when the lead frame of the first embodiment is used. FIG.
As shown in FIG. 1, the lead frame 1 in the first embodiment
Is a configuration including a die pad 3 arranged between two substantially parallel frames 2 via suspension leads 31, and a plurality of leads 4 extending outward from the periphery of the die pad 3. Has become.

【００１１】リードフレーム１は、ダイパッド３に半導
体素子１０（図２参照）を実装した状態で上型２１と下
型２２（図２参照）とから成る金型間にセットされる。
図１においては、図中下側が金型のゲート２４（図２参
照）側となり、上側が金型のエアベント２５（図２参
照）側となって樹脂６（図２参照）がキャビティ２３
（図２参照）内に注入されることになる。第１実施例に
おけるリードフレーム１では、ダイパッド３よりも金型
のエアベント側に樹脂６（図２参照）の流れに対する抵
抗となる抵抗パターン５が設けられている。The lead frame 1 is set between dies including an upper die 21 and a lower die 22 (see FIG. 2) with the semiconductor element 10 (see FIG. 2) mounted on the die pad 3.
In FIG. 1, the lower side in the figure is the mold gate 24 (see FIG. 2) side, and the upper side is the mold air vent 25 (see FIG. 2) side, and the resin 6 (see FIG. 2) is the cavity 23.
(See FIG. 2). In the lead frame 1 in the first embodiment, a resistance pattern 5 that is a resistance against the flow of the resin 6 (see FIG. 2) is provided on the air vent side of the die with respect to the die pad 3.

【００１２】このリードフレーム１においては、抵抗パ
ターン５がリード４に設けられており、ボンディングワ
イヤー１１（図２参照）によって半導体素子１０（図２
参照）と接続される。このため、抵抗パターン５はリー
ド４と一体的に形成されており、他のリード４と比べて
幅が広くなっている。すなわち、ダイパッド３よりもエ
アベント側ではフレームパターンの無い部分が非常に少
なくなっている。In this lead frame 1, a resistance pattern 5 is provided on the lead 4, and a semiconductor element 10 (see FIG. 2) is formed by a bonding wire 11 (see FIG. 2).
Refer to)). Therefore, the resistance pattern 5 is formed integrally with the lead 4 and has a wider width than the other leads 4. That is, on the air vent side with respect to the die pad 3, there are very few portions without a frame pattern.

【００１３】次に、第１実施例におけるリードフレーム
１を用いた場合の樹脂の流れを図２に基づいて説明す
る。樹脂６による封止を行うに先立ち、リードフレーム
１のダイパッド３上にチップ状の半導体素子１０を実装
し、さらに半導体素子１０とリード４（図１参照）およ
び抵抗パターン５とをボンディングワイヤー１１にて配
線しておく。この状態で、図２（ａ）に示すように、上
型２１と下型２２との間にリードフレーム１をセット
し、半導体素子１０が実装されたダイパッド３、ボンデ
ィングワイヤー１１およびリード４の先端部分（インナ
ーリード部）をキャビティ２３内に配置する。Next, the flow of resin when the lead frame 1 in the first embodiment is used will be described with reference to FIG. Prior to the sealing with the resin 6, the chip-shaped semiconductor element 10 is mounted on the die pad 3 of the lead frame 1, and the semiconductor element 10, the lead 4 (see FIG. 1) and the resistance pattern 5 are connected to the bonding wire 11. Wiring. In this state, as shown in FIG. 2A, the lead frame 1 is set between the upper die 21 and the lower die 22, and the die pad 3, the bonding wire 11 and the tip of the lead 4 on which the semiconductor element 10 is mounted are mounted. The portion (inner lead portion) is arranged in the cavity 23.

【００１４】次いで、上型２１と下型２２との間に設け
られるゲート２４から溶融した樹脂６をキャビティ２３
内に注入する。樹脂６は、ゲート２４からキャビティ２
３内に流れ込み、半導体素子１０の上側とダイパッド３
の下側とに分かれて流動する。この際、諸条件（ダイパ
ッド３のディプレス量やチップ厚、ダイボンド材の厚
さ、金型の堀り込み量等）のばらつきにより、半導体素
子１０の上側とダイパッド３の下側との樹脂６の流速に
差が生じることになる。Next, the resin 6 melted from the gate 24 provided between the upper mold 21 and the lower mold 22 is filled with the cavity 23.
Inject into. The resin 6 moves from the gate 24 to the cavity 2
3 into the die pad 3 and the upper side of the semiconductor element 10.
It splits into the lower side and flows. At this time, due to variations in various conditions (depress amount of die pad 3, chip thickness, thickness of die bond material, amount of die engraved, etc.), resin 6 between the upper side of semiconductor element 10 and the lower side of die pad 3 is changed. There will be a difference in the flow velocities.

【００１５】例えば、半導体素子１０の上側における樹
脂６の流速の方がダイパッド３の下側における樹脂６の
流速よりも速い場合には、半導体素子１０の上側を流れ
る樹脂６が先にエアベント２５側まで達する。ところ
が、この位置には抵抗パターン５が配置されているた
め、半導体素子１０の上側から流れる樹脂６は容易にダ
イパッド３の下側へ回り込むことができなくなる。For example, when the flow velocity of the resin 6 on the upper side of the semiconductor element 10 is faster than the flow velocity of the resin 6 on the lower side of the die pad 3, the resin 6 flowing on the upper side of the semiconductor element 10 first comes to the air vent 25 side. Reach However, since the resistance pattern 5 is arranged at this position, the resin 6 flowing from the upper side of the semiconductor element 10 cannot easily go around to the lower side of the die pad 3.

【００１６】この間、半導体素子１０の上側から流れ込
む樹脂６がエアベント２５をふさぐことがなくなる。つ
まり、ダイパッド３の下側から流れ込む樹脂６がエアベ
ント２５側へ達するまで間エアベント２５が開いている
状態となり、キャビティ２３内の空気を外部へ排出でき
ることになる。これによって、半導体素子１０の上側お
よびダイパッド３の下側から流れ込む樹脂６を完全にキ
ャビティ２３内に充填させることができ、ボイド６１
（図９（ｃ）参照）を発生させることなく半導体素子１
０等を樹脂６にて封止できることになる。During this time, the resin 6 flowing from the upper side of the semiconductor element 10 does not block the air vent 25. That is, the air vent 25 remains open until the resin 6 flowing from the lower side of the die pad 3 reaches the air vent 25 side, and the air in the cavity 23 can be discharged to the outside. As a result, the resin 6 flowing from the upper side of the semiconductor element 10 and the lower side of the die pad 3 can be completely filled in the cavity 23, and the void 61
(See FIG. 9C) The semiconductor device 1
It is possible to seal 0 and the like with the resin 6.

【００１７】つまり、このようなリードフレーム１を用
いることでパッケージにボイドの無い半導体装置を製造
することが可能となる。また、第１実施例におけるリー
ドフレーム１では、先に説明したように抵抗パターン５
をリード４と一体的に形成しているため、他のリード４
よりも幅が広くなっている。このような、抵抗パターン
５を半導体素子１０の電源電位や接地電位として使用す
ることで、電気的特性の安定した半導体装置を提供でき
るというメリットもある。That is, by using such a lead frame 1, it is possible to manufacture a semiconductor device having no void in the package. Further, in the lead frame 1 in the first embodiment, as described above, the resistance pattern 5 is formed.
Is formed integrally with the lead 4, the other lead 4
Is wider than. By using such a resistance pattern 5 as the power supply potential or the ground potential of the semiconductor element 10, there is also an advantage that a semiconductor device having stable electrical characteristics can be provided.

【００１８】次に、本発明のリードフレームにおける第
２実施例を説明する。図３は第２実施例におけるリード
フレームを示す平面図、図４は第２実施例におけるリー
ドフレームを使用した場合の樹脂の流れを説明する断面
図である。なお、図３においても図１と同様に図中上側
が金型のエアベント側となり、下側がゲート側となって
いる。Next, a second embodiment of the lead frame of the present invention will be described. FIG. 3 is a plan view showing a lead frame in the second embodiment, and FIG. 4 is a sectional view for explaining the flow of resin when the lead frame in the second embodiment is used. In FIG. 3, the upper side in the figure is the air vent side of the mold and the lower side is the gate side as in FIG.

【００１９】第２実施例におけるリードフレーム１で
は、金型のゲート２４（図４参照）からエアベント２５
（図４参照）側へ流動する樹脂６（図４参照）に対する
抵抗パターンとしてダミーリード５１が設けられてい
る。ダミーリード５１は、ダイパッド３よりもエアベン
ト側においてリード４と同様にダイパッド３の周辺から
細長く延出しており、最終的にリード４とつながってい
る。例えば、リード４の両脇に１本づつダミーリード５
１が設けられている。In the lead frame 1 according to the second embodiment, the die gate 24 (see FIG. 4) to the air vent 25 are used.
Dummy leads 51 are provided as a resistance pattern for the resin 6 (see FIG. 4) flowing to the side (see FIG. 4). The dummy lead 51 is elongated from the periphery of the die pad 3 on the air vent side of the die pad 3 similarly to the lead 4, and is finally connected to the lead 4. For example, one dummy lead 5 on each side of the lead 4
1 is provided.

【００２０】次に、このようなリードフレーム１を用い
た場合における樹脂の流れを図４に基づいて説明する。
樹脂６による封止に先立ち、ダイパッド３上には半導体
素子１０が実装され、さらに半導体素子１０とリード４
とがボンディングワイヤー１１にて配線されている。こ
の状態で、図４（ａ）に示すように、上型２１と下型２
２との間にリードフレーム１をセットし、半導体素子１
０が実装されたダイパッド３、ボンディングワイヤー１
１およびリード４の先端部分（インナーリード部）をキ
ャビティ２３内に配置する。Next, the flow of resin when using such a lead frame 1 will be described with reference to FIG.
Prior to the sealing with the resin 6, the semiconductor element 10 is mounted on the die pad 3, and the semiconductor element 10 and the leads 4 are further mounted.
And are wired by the bonding wire 11. In this state, as shown in FIG. 4A, the upper mold 21 and the lower mold 2
Set the lead frame 1 between the two and the semiconductor element 1
0 is mounted die pad 3, bonding wire 1
1 and the tip portions (inner lead portions) of the leads 4 are arranged in the cavity 23.

【００２１】次いで、上型２１と下型２２との間に設け
られるゲート２４から溶融した樹脂６をキャビティ２３
内に注入する。これによって、樹脂６は半導体素子１０
の上側とダイパッド３の下側とに分かれて流動する。こ
の際、諸条件（ダイパッド３のディプレス量やチップ
厚、ダイボンド材の厚さ、金型の堀り込み量等）のばら
つきにより、半導体素子１０の上側における樹脂６の流
速とダイパッド３の下側における樹脂６の流速とに差が
生じる。Next, the molten resin 6 is fed from the gate 24 provided between the upper mold 21 and the lower mold 22 to the cavity 23.
Inject into. As a result, the resin 6 is transferred to the semiconductor element 10
And the lower side of the die pad 3 flow separately. At this time, due to variations in various conditions (depress amount of die pad 3, chip thickness, thickness of die bond material, engraving amount of die, etc.), the flow rate of resin 6 on the upper side of semiconductor element 10 and the lower side of die pad 3 There is a difference in the flow velocity of the resin 6 on the side.

【００２２】例えば、半導体素子１０の上側における樹
脂６の流速の方が速い場合には、この樹脂６の方が先に
エアベント２５側に達することになる。ところが、エア
ベント２５付近には抵抗パターンとなるダミーリード５
１が配置されているため、この樹脂６がダイパッド３の
下側のキャビティ２３内へ回り込もうとするのを防ぐこ
とになる。For example, when the flow velocity of the resin 6 on the upper side of the semiconductor element 10 is faster, the resin 6 reaches the air vent 25 side first. However, in the vicinity of the air vent 25, the dummy lead 5 serving as a resistance pattern is formed.
Since 1 is arranged, this prevents the resin 6 from going into the cavity 23 below the die pad 3.

【００２３】この間、半導体素子１０の上側から流れ込
む樹脂６がエアベント２５をふさぐことがなくなり、ダ
イパッド３の下側から流れ込む樹脂６がエアベント２５
側へ達するまで間キャビティ２３内の空気を外部へ排出
できることになる。これによって、図４（ｂ）に示すよ
うに、半導体素子１０の上側およびダイパッド３の下側
から流れ込む樹脂６を完全にキャビティ２３内に充填さ
せることができ、ボイド６１（図９（ｃ）参照）を発生
させることなく半導体素子１０等を樹脂６にて封止でき
ることになる。During this time, the resin 6 flowing from the upper side of the semiconductor element 10 does not block the air vent 25, and the resin 6 flowing from the lower side of the die pad 3 is removed.
The air in the cavity 23 can be discharged to the outside while reaching the side. As a result, as shown in FIG. 4B, the resin 6 that flows from the upper side of the semiconductor element 10 and the lower side of the die pad 3 can be completely filled in the cavity 23, and the void 61 (see FIG. 9C). Therefore, the semiconductor element 10 and the like can be sealed with the resin 6 without generating

【００２４】第２実施例におけるリードフレーム１で
は、ダミーリード５１がリード４の脇に複数本設けられ
ている構造となっているため、ダミーリード５１とリー
ド４との隙間を調節することにより樹脂６の流れに対す
る抵抗を変化させることができる。つまり、ダミーリー
ド５１とリード４との隙間を広くすることで樹脂６の流
れに対する抵抗を小さくでき、反対に隙間を狭くするこ
とで樹脂６の流れに対する抵抗を大きくできる。Since the lead frame 1 in the second embodiment has a structure in which a plurality of dummy leads 51 are provided beside the lead 4, the resin can be adjusted by adjusting the gap between the dummy lead 51 and the lead 4. The resistance to the flow of 6 can be varied. That is, the resistance to the flow of the resin 6 can be reduced by widening the gap between the dummy lead 51 and the lead 4, and the resistance to the flow of the resin 6 can be increased by narrowing the gap.

【００２５】また、ダイパッド３をディプレス加工する
際に同時にダミーリード５１をディプレス加工し、ダミ
ーリード５１とリード４との隙間を調節するようにして
もよい。これによって、同じダミーリード５１を備えた
リードフレーム１であっても半導体素子１０の厚さやダ
イパッド３のディプレス量等の諸条件に応じて樹脂６の
流れに対する抵抗を調節できることになる。Further, when the die pad 3 is depressurized, the dummy leads 51 may be depressurized at the same time to adjust the gap between the dummy leads 51 and the leads 4. As a result, even with the lead frame 1 having the same dummy leads 51, the resistance to the flow of the resin 6 can be adjusted according to various conditions such as the thickness of the semiconductor element 10 and the amount of depression of the die pad 3.

【００２６】さらに、第２実施例におけるリードフレー
ム１では、ダミーリード５１が通常のリード４と同様な
形状となっているため、リードフレーム１をプレス加工
やエッチング加工して製造する際に通常のリードフレー
ムを製造する場合と同様な負荷にて成形することが可能
である。また、第１実施例と同様に、ダミーリード５１
とリード４へ電源電位や接地電位を複数本接続する（ボ
ンディングする）ことにより、電気的特性の安定した半
導体装置を提供できるというメリットもある。Further, in the lead frame 1 in the second embodiment, the dummy lead 51 has the same shape as the normal lead 4, and therefore, when the lead frame 1 is manufactured by press working or etching working, It is possible to mold under the same load as when manufacturing a lead frame. Further, similarly to the first embodiment, the dummy lead 51
By connecting (bonding) a plurality of power supply potentials or ground potentials to the leads 4 and 4 there is an advantage that a semiconductor device having stable electrical characteristics can be provided.

【００２７】次に、本発明におけるリードフレームの第
３実施例〜第５実施例を図５〜図７に基づき説明する。
図５は第３実施例におけるリードフレームを示す平面
図、図６は第４実施例におけるリードフレームを示す平
面図、図７は第５実施例におけるリードフレームを示す
平面図である。Next, third to fifth embodiments of the lead frame according to the present invention will be described with reference to FIGS.
5 is a plan view showing the lead frame in the third embodiment, FIG. 6 is a plan view showing the lead frame in the fourth embodiment, and FIG. 7 is a plan view showing the lead frame in the fifth embodiment.

【００２８】図５に示すように、第３実施例におけるリ
ードフレーム１は、ダイパッド３よりもエアベント側の
吊りリード３１に樹脂の流れに対する抵抗パターンとな
るプレート５２を備えたものである。また、図６に示す
第４実施例におけるリードフレーム１は、ダイパッド３
よりもエアベント側の吊りリード３１に樹脂の流れに対
する抵抗パターンとなるバー５３を複数本備えたもので
ある。また、図７に示す第５実施例におけるリードフレ
ーム１は、第４実施例におけるバー５３をエアベント側
およびゲート側に備えたものである。As shown in FIG. 5, the lead frame 1 in the third embodiment is provided with a plate 52 serving as a resistance pattern against the resin flow on the suspension lead 31 on the air vent side of the die pad 3. The lead frame 1 in the fourth embodiment shown in FIG.
The suspension lead 31 on the side closer to the air vent is provided with a plurality of bars 53 serving as a resistance pattern against the flow of resin. Further, the lead frame 1 in the fifth embodiment shown in FIG. 7 is provided with the bar 53 in the fourth embodiment on the air vent side and the gate side.

【００２９】第３実施例におけるリードフレーム１で
は、プレート５２の大きさを調節することにより樹脂の
流れに対する抵抗を変化させることができる。また、第
４実施例および第５実施例におけるリードフレーム１で
は、隣合うバー５３の隙間を調節することで樹脂の流れ
に対する抵抗を変化させることができる。なお、第５実
施例におけるリードフレーム１においては、エアベント
側のバー５３による隙間で最終的な樹脂の流れに対する
抵抗を決めるようにする。In the lead frame 1 of the third embodiment, the resistance to the resin flow can be changed by adjusting the size of the plate 52. Further, in the lead frame 1 in the fourth and fifth embodiments, the resistance to the resin flow can be changed by adjusting the gap between the adjacent bars 53. In the lead frame 1 of the fifth embodiment, the final resistance to the resin flow is determined by the gap formed by the bar 53 on the air vent side.

【００３０】いずれのリードフレーム１であっても、第
１実施例および第２実施例におけるリードフレーム１と
同様に抵抗パターンであるプレート５２またはバー５３
によって先にエアベント側へ達した一方側の樹脂が他方
側への回り込むのを防止できるため、他方側の樹脂がエ
アベント側へ達するまでエアベントのふさがりを無くす
ことができる。つまり、図２、図４に示すようにキャビ
ティ２３全体に樹脂６が充填するまでエアベント２５か
ら空気を外部へ排出することができ、ボイド６１（図９
参照）を発生させることなく半導体素子１０を樹脂６に
て封止することができるようになる。In any of the lead frames 1, the plate 52 or the bar 53, which is a resistance pattern, is the same as the lead frame 1 in the first and second embodiments.
As a result, it is possible to prevent the resin on one side that has reached the air vent side from wrapping around to the other side, so that it is possible to eliminate the clogging of the air vent until the resin on the other side reaches the air vent side. That is, as shown in FIGS. 2 and 4, air can be discharged to the outside from the air vent 25 until the resin 6 is filled in the entire cavity 23, and the void 61 (FIG. 9).
It becomes possible to seal the semiconductor element 10 with the resin 6 without generating the (see).

【００３１】また、第５実施例におけるリードフレーム
１では、ダイパッド３を境にしてゲート側およびエアベ
ント側に各々バー５３が設けられる対称構造となってい
るため、リードフレーム１をプレス加工したりエッチン
グ加工したりする際のバランスが良くなるとともにリー
ドフレーム１の設計が容易となるメリットがある。な
お、本発明におけるリードフレーム１の抵抗パターンは
第１実施例〜第５実施例で示した形状に限定されること
はなく、樹脂の流れに対する抵抗となればどのような形
状であっても同様である。また、いずれの実施例におい
てもＳＯＰ型の半導体装置となるリードフレーム１の例
を示して説明したが、本発明はこれに限定されず例えば
ＱＦＰ型の半導体装置となるリードフレームであっても
同様である。Further, the lead frame 1 in the fifth embodiment has a symmetrical structure in which the bars 53 are provided on the gate side and the air vent side with the die pad 3 as a boundary, so that the lead frame 1 is pressed or etched. There is an advantage that the balance at the time of processing is improved and the lead frame 1 is easily designed. In addition, the resistance pattern of the lead frame 1 in the present invention is not limited to the shapes shown in the first to fifth embodiments, and any shape may be used as long as it is a resistance to the flow of resin. Is. Further, in each of the embodiments, the example of the lead frame 1 serving as the SOP type semiconductor device has been described, but the present invention is not limited to this, and the same applies to a lead frame serving as a QFP type semiconductor device, for example. Is.

【００３２】[0032]

【発明の効果】以上説明したように、本発明のリードフ
レームおよびこれを用いた半導体装置によれば次のよう
な効果がある。すなわち、本発明のリードフレームでは
ダイパッドよりもエアベント側に樹脂の流れに対する抵
抗となる抵抗パターンが設けられているため、金型のキ
ャビティ内において半導体素子の上側とダイパッドの下
側とを流動する樹脂の流速に差が生じても、この抵抗パ
ターンによって先にエアベント側へ達した樹脂が妨げら
れてエアベントをふさぐのを防止できる。これによっ
て、樹脂がキャビティ全体に充填するまで空気を排出す
ることができ、ボイドを発生させることなく半導体素子
を樹脂にて封止することが可能となる。このようなリー
ドフレームを用いることで、樹脂封止型の半導体装置に
おけるパッケージ信頼性を向上させることが可能とな
る。As described above, the lead frame of the present invention and the semiconductor device using the same have the following effects. That is, in the lead frame of the present invention, since the resistance pattern that is a resistance against the flow of resin is provided on the air vent side of the die pad, the resin that flows between the upper side of the semiconductor element and the lower side of the die pad in the cavity of the mold. Even if there is a difference in the flow velocities of the air vents, it is possible to prevent the resin that has reached the air vent side first from being blocked by this resistance pattern and blocking the air vents. As a result, the air can be discharged until the resin fills the entire cavity, and the semiconductor element can be sealed with the resin without generating voids. By using such a lead frame, it becomes possible to improve the package reliability in the resin-sealed semiconductor device.

【図面の簡単な説明】[Brief description of drawings]

【図１】本発明におけるリードフレームの第１実施例を
示す平面図である。FIG. 1 is a plan view showing a first embodiment of a lead frame according to the present invention.

【図２】第１実施例におけるリードフレームを使用した
場合の樹脂の流れを（ａ）〜（ｂ）の順に説明する断面
図である。FIG. 2 is a cross-sectional view illustrating the flow of resin when using the lead frame in the first embodiment in the order of (a) and (b).

【図３】本発明におけるリードフレームの第２実施例を
示す平面図である。FIG. 3 is a plan view showing a second embodiment of the lead frame of the present invention.

【図４】第２実施例におけるリードフレームを使用した
場合の樹脂の流れを（ａ）〜（ｂ）の順に説明する断面
図である。FIG. 4 is a cross-sectional view illustrating the flow of resin in the case of using the lead frame in the second embodiment in the order of (a) and (b).

【図５】本発明におけるリードフレームの第３実施例を
示す平面図である。FIG. 5 is a plan view showing a third embodiment of the lead frame of the present invention.

【図６】本発明におけるリードフレームの第４実施例を
示す平面図である。FIG. 6 is a plan view showing a fourth embodiment of the lead frame of the present invention.

【図７】本発明におけるリードフレームの第５実施例を
示す平面図である。FIG. 7 is a plan view showing a fifth embodiment of the lead frame of the present invention.

【図８】従来のリードフレームを示す平面図である。FIG. 8 is a plan view showing a conventional lead frame.

【図９】従来のリードフレームを使用した場合の樹脂の
流れを（ａ）〜（ｃ）の順に説明する断面図である。FIG. 9 is a cross-sectional view for explaining the flow of resin when using a conventional lead frame in the order of (a) to (c).

【符号の説明】[Explanation of symbols]

１ リードフレーム ２ フレーム部 ３ ダイパッド ４ リード ５ 抵抗パターン ６ 樹脂 １０ 半導体素子 ２４ ゲート ２５ エアベント ５１ ダミーリード ５２ プレート ５３ バー 1 lead frame 2 frame part 3 die pad 4 lead 5 resistance pattern 6 resin 10 semiconductor element 24 gate 25 air vent 51 dummy lead 52 plate 53 bar

Claims (4)

【特許請求の範囲】[Claims] 【請求項１】 略平行な２本のフレーム部の間に吊りリ
ードを介して配置されるダイパッドと、該ダイパッドの
周辺から外方へ延出するリードとを備え、 半導体素子を実装した前記ダイパッドを金型のキャビテ
ィ内に配置し、該金型のゲートからエアベント側へ樹脂
を流し込み、該半導体素子を該樹脂にて封止するために
使用するリードフレームであって、 前記ダイパッドよりも前記金型のエアベント側には、前
記樹脂の流れに対して抵抗となる抵抗パターンが設けら
れていることを特徴とするリードフレーム。1. A die pad on which a semiconductor element is mounted, comprising a die pad disposed between two substantially parallel frame portions via a suspension lead, and a lead extending outward from the periphery of the die pad. A lead frame used to seal the semiconductor element with the resin by pouring a resin into the cavity of the mold, injecting resin from the gate of the mold to the air vent side, The lead frame is characterized in that a resistance pattern is provided on the air vent side of the mold so as to resist the flow of the resin. 【請求項２】 前記抵抗パターンは前記リードに設けら
れていることを特徴とする請求項１記載のリードフレー
ム。2. The lead frame according to claim 1, wherein the resistance pattern is provided on the lead. 【請求項３】 前記抵抗パターンは前記吊りリードに設
けられていることを特徴とする請求項１記載のリードフ
レーム。3. The lead frame according to claim 1, wherein the resistance pattern is provided on the suspension lead. 【請求項４】 請求項１から請求項３のうちいずれか１
項に記載のリードフレームを用いて製造したことを特徴
とする半導体装置。4. Any one of claims 1 to 3
A semiconductor device manufactured by using the lead frame according to the item 1.
JP6201353A 1994-08-02 1994-08-02 Lead frame and semiconductor device Pending JPH0846119A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6201353A JPH0846119A (en) 1994-08-02 1994-08-02 Lead frame and semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6201353A JPH0846119A (en) 1994-08-02 1994-08-02 Lead frame and semiconductor device

Publications (1)

Publication Number Publication Date
JPH0846119A true JPH0846119A (en) 1996-02-16

Family

ID=16439636

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6201353A Pending JPH0846119A (en) 1994-08-02 1994-08-02 Lead frame and semiconductor device

Country Status (1)

Country Link
JP (1) JPH0846119A (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2754387A1 (en) * 1996-10-04 1998-04-10 Samsung Electronics Co Ltd SEMICONDUCTOR DEVICE HOUSING
US6153923A (en) * 1998-10-07 2000-11-28 Oki Electric Industry Co., Ltd. Semiconductor device
JP2002289758A (en) * 2001-03-23 2002-10-04 Hitachi Chem Co Ltd Semiconductor device
KR100387171B1 (en) * 1998-05-12 2003-06-11 미쓰비시덴키 가부시키가이샤 Method of producing semiconductor device and configuration thereof
US10403513B2 (en) 2017-03-21 2019-09-03 Renesas Electronics Corporation Manufacturing method of semiconductor device and semiconductor device
JP2020123691A (en) * 2019-01-31 2020-08-13 株式会社三社電機製作所 Semiconductor product

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2754387A1 (en) * 1996-10-04 1998-04-10 Samsung Electronics Co Ltd SEMICONDUCTOR DEVICE HOUSING
KR100387171B1 (en) * 1998-05-12 2003-06-11 미쓰비시덴키 가부시키가이샤 Method of producing semiconductor device and configuration thereof
US6153923A (en) * 1998-10-07 2000-11-28 Oki Electric Industry Co., Ltd. Semiconductor device
JP2002289758A (en) * 2001-03-23 2002-10-04 Hitachi Chem Co Ltd Semiconductor device
US10403513B2 (en) 2017-03-21 2019-09-03 Renesas Electronics Corporation Manufacturing method of semiconductor device and semiconductor device
US10811281B2 (en) 2017-03-21 2020-10-20 Renesas Electronics Corporation Manufacturing method of semiconductor device and semiconductor device
JP2020123691A (en) * 2019-01-31 2020-08-13 株式会社三社電機製作所 Semiconductor product

Similar Documents

Publication Publication Date Title
JP2526787B2 (en) Lead frame for semiconductor device
US4894704A (en) Lead frame having projections for resin molding
EP0589569B1 (en) Lead frame with slots and a method for molding integrated circuit packages
US5623163A (en) Leadframe for semiconductor devices
JPH0846119A (en) Lead frame and semiconductor device
JP2988232B2 (en) Electronic circuit device and method of manufacturing the same
JP2555428B2 (en) Lead frame and method of manufacturing semiconductor device using the same
JP3550006B2 (en) Lead frame and semiconductor device using the same
JPH10107054A (en) Device for molding semiconductor chip package
JP5281797B2 (en) Resin-sealed semiconductor device
JP2552139Y2 (en) Lead frame
JP3005508B2 (en) Lead frame and semiconductor device
JPH05190733A (en) Semiconductor device
JPH05243464A (en) Lead frame and plastic molded type semiconductor device using the same
JPH0637126A (en) Resin-molded semiconductor device and its manufacture
JPH11220087A (en) Lead frame, semiconductor device using the same and its manufacture
KR100983304B1 (en) Lead frame, semiconductor package manufactured by applying same, and manufacturing method of semiconductor package
KR100651806B1 (en) Lead frame, semi-conductor package and method for manufacturing same
JPH05326799A (en) Semiconductor device lead frame and resin sealing method of semiconductor chip provided therewith
JPH09219413A (en) Mold for encapsulating semiconductor device with resin
JP2865458B2 (en) Method for manufacturing semiconductor device
JPH09283549A (en) Semiconductor device and manufacturing method thereof
JPH06151682A (en) Lead frame and manufacture of lead frame
KR980012363A (en) A lead frame having an air vent hole for improving moldability
JPH0590317A (en) Formation of mold part in electronic part