JPH0845879A - 半導体ウエハを切断する方法 - Google Patents

半導体ウエハを切断する方法

Info

Publication number
JPH0845879A
JPH0845879A JP8509695A JP8509695A JPH0845879A JP H0845879 A JPH0845879 A JP H0845879A JP 8509695 A JP8509695 A JP 8509695A JP 8509695 A JP8509695 A JP 8509695A JP H0845879 A JPH0845879 A JP H0845879A
Authority
JP
Japan
Prior art keywords
semiconductor wafer
scribing
cut
scribe line
test pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8509695A
Other languages
English (en)
Inventor
Mirek Boruta
ミレック・ボルタ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LSI Corp
Original Assignee
LSI Logic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LSI Logic Corp filed Critical LSI Logic Corp
Publication of JPH0845879A publication Critical patent/JPH0845879A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H01L21/3043—Making grooves, e.g. cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T225/00—Severing by tearing or breaking
    • Y10T225/10—Methods
    • Y10T225/12—With preliminary weakening
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T83/00—Cutting
    • Y10T83/02—Other than completely through work thickness
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T83/00—Cutting
    • Y10T83/02—Other than completely through work thickness
    • Y10T83/0304—Grooving

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Dicing (AREA)
  • Processing Of Stones Or Stones Resemblance Materials (AREA)

Abstract

(57)【要約】 【目的】 スクライブラインにテストパターンを含む半
導体ウエハを、スライバを生じないで切断する方法を提
供する。 【構成】 スクライブラインに沿って堆積された材料３
２を除去しながら、プレート状のウエハ、特に半導体ウ
エハ３０を切断する方法。堆積された材料は、一般にの
こ刃３３の幅より広い幅を有する。この方法は、スクラ
イブラインの一方の側に１つのスクライビング切込みを
行うステップと、スクライブラインの他方の側に第２の
スクライビング切込みを行うステップと、スクライブラ
インに沿って分断切込みを行い、ウエハをダイスするス
テップとを含む。

Description

【発明の詳細な説明】
【０００１】
【発明の背景】この発明は、一般にプレート状の材料を
切断する方法に関し、より特定的には、スクライブライ
ンに沿って金属堆積物を含む半導体ウエハを切断する方
法に関する。
【０００２】半導体装置の製造において、多数の半導体
装置は、典型的には円形シリコンウエハの一方の表面に
配置される。多数の半導体装置をダイヤモンドで被覆さ
れたのこ刃で、スクライブラインに沿って切り離すまた
はダイスすることが知られている。
【０００３】しかしながら、半導体ウエハは、ウエハの
表面のスクライブラインに沿って堆積されたテストパタ
ーンを有し得る。これらのテストパターンは、金属から
なり、かつ標準的なダイヤモンドのこ刃の幅よりも広い
幅を有し得る。そのため、ウエハが切断された後に、切
込みの端縁に金属が残るかもしれず、次に金属スライバ
が押しのけられることになるかもしれない。スライバ
は、半導体装置の動作を妨げるかもしれず、したがって
装置の信頼性に影響を及ぼす。
【０００４】
【発明の概要】この発明は、スクライブラインにテスト
パターンを含む半導体ウエハを、スライバを生じないで
切断する方法を提供する。この発明は、過剰なテストパ
ターン材料を除去するために多数のスクライビング切込
みを用い、次に、スクライブラインに沿って半導体ウエ
ハをダイスし、テストパターン材料がもし残っていれば
それを除去するために分断切込みを用いる。
【０００５】この発明の実施例では、テストパターン
は、斜めのまたはＶ型の刃でスクライビング切込みを行
うことによって除去される。次に半導体ウエハは、標準
的な平坦表面のこ刃でスクライブラインに沿って分断さ
れる。
【０００６】この発明の性質および利点のさらなる理解
は、明細書の残りの部分と図面とを参照することにより
得られることができる。
【０００７】
【特定の実施例の説明】この発明の特定の実施例の例
は、半導体ウエハに第１、第２、および第３の切込みを
行うことを説明する。しかしながら、これらの指定は、
便宜上のものであり、切込みが規定される順序で行なわ
なければならないことを意味するととられるべきではな
い。同様に、切込みの数は、ここで説明する特定の実施
例に示されるより多くてもまたは少なくてもよい。
【０００８】図１（Ａ）および図１（Ｂ）は、半導体ウ
エハを切断する先行技術の方法を示す。図１（Ａ）で
は、半導体ウエハ１０は、ウエハの表面に堆積された金
属テストパターン１２を有する。テストパターンは、ス
クライブラインとして知られている領域に沿って堆積さ
れ得る。スクライブラインまたはストリートは、ダイヤ
モンドのこ刃１３が半導体ウエハを分断するまたはダイ
スする半導体装置間の領域である。のこ刃は一般には、
スクライブラインの幅より狭い幅を有する。典型的に
は、のこ刃の刃の厚さは、１．２ミルから１．６ミルで
ある。
【０００９】半導体ウエハは、ウエハの下側につけられ
た取付テープ１４の層を有して示される。取付テープ
は、フレーム（図示せず）に付着され、切断プロセスの
間およびその後にウエハダイを固定する。のこ刃は、取
付テープを分断しない。
【００１０】図１（Ｂ）は、先行技術に従って切断され
た後の半導体ウエハを示す。この切断は、スクライブラ
インの真ん中で半導体ウエハを分断し、溝１６を作る。
テストパターンの幅がのこ刃より広いこともあるので、
テストパターン１２の２つの部分が溝１６の近くのウエ
ハの上面に残る。テストパターンのこれらの部分は、ス
ライバとして押しのけられることになるかもしれず、実
装された半導体装置の信頼性に影響を及ぼす。これは、
テストパターンが導電材料からなるときに特に当てはま
る。なぜなら、スライバは半導体装置を短絡させ得るか
らである。
【００１１】図２（Ａ）から図２（Ｄ）までに示される
この発明の実施例では、２つのスクライビング切込み
は、テストパターンの部分を除去するために用いられ、
第３の分断切込みは、ウエハをダイスし、残っているテ
ストパターンの部分があれば、どんな部分でも除去す
る。
【００１２】図２（Ａ）では、半導体ウエハ３０は、ウ
エハの表面のスクライブラインに沿って堆積された金属
テストパターン３２を有する。標準的な平坦表面のこ刃
３３は、ウエハに切込みを行うために用いられる。取付
テープ３４は、半導体ウエハの下側につけられ、かつフ
レーム（図示せず）に付着される。
【００１３】第１のスクライビング切込みは、スクライ
ブラインの一方の側の半導体ウエハに行なわれ、テスト
パターン３２の第１の部分を除去する。図２（Ｂ）は、
溝３６を残す第１のスクライビング切込みの後のウエハ
を示す。次に、スクライブラインの他方の側の半導体ウ
エハに第２のスクライビング切込みが行なわれ、テスト
パターン３２の第２の部分を除去する。第２の切込み
は、溝３８を残し、図２（Ｃ）に示される。第１または
第２のスクライビング切込みのいずれも、ウエハを分断
せず、のこ刃の幅を超えたテストパターンの部分を除去
することが意図されるだけである。したがって、第１お
よび第２の切込みは表面だけでもよい。
【００１４】次に第３の分断切込みは、スクライブライ
ンの中央に沿ってつけられ、ウエハを分断する。図２
（Ｄ）は、溝３９を残す第３の切込みの後のウエハを示
す。この切込みは、ウエハを分断するが、取付テープ３
４を分断しない。この説明および図はウエハを通る第３
の分断切込みを示すが、この発明はまた、第３の切込み
がウエハを分断しないように実施されてもよい。その場
合ウエハは、当業者に知られている多くの方法で、スク
ライブラインに沿って破断されてもよい。
【００１５】以下は、上述の多重切断ダイシング方法を
実施するための機械設定の例である。
【００１６】
【表１】
【００１７】これらの設定は、標準的な半導体ウエハの
ためのものであり、他の使用のために変形され得る。
【００１８】図３（Ａ）から図３（Ｄ）までに示される
この発明の別の実施例では、２つのスクライビング切込
みが、斜めのまたはＶ型ののこ刃で行なわれ、テストパ
ターンを除去する。第３の分断切込みは、標準的な平坦
表面刃で行なわれ、ウエハを分断する。
【００１９】図３（Ａ）では、半導体ウエハ６０は、ウ
エハの表面のスクライブラインに沿って堆積された金属
テストパターン６２を有する。Ｖ型のこ刃６３は、スク
ライブラインに沿ってウエハをスクライブするために用
いられる。取付テープ６４は、半導体ウエハの下側につ
けられる。
【００２０】第１のスクライビング切込みは、スクライ
ブラインの一方の半分に沿って半導体ウエハに行なわ
れ、テストパターン６２の第１の部分を除去する。図３
（Ｂ）は、溝６８を残す第１のスクライビング切込みが
行なわれた後のウエハを示す。次に第２のスクライビン
グ切込みが、スクライブラインの他方の半分に沿って半
導体ウエハに行なわれ、テストパターン６２の第２の部
分を除去する。第２のスクライビング切込みは、溝７０
を残し、図３（Ｃ）に示される。第１または第２のスク
ライビング切込みのいずれも、ウエハを分断せず、テス
トパターンを除去することが意図されるだけである。
【００２１】次に第３の分断切込みが、スクライブライ
ンに沿って行なわれ、ウエハを分断する。図３（Ｄ）
は、第３の分断切込みが行なわれた後のウエハを示す。
第３の切込みは、標準的な平坦表面のこ刃７２で行なわ
れることができ、溝７４を残す。第３の切込みは、ウエ
ハを分断するが、取付テープ６４を分断しない。この実
施例には、スクライブラインに沿って斜めの上端縁を生
じる利点がある。斜めの端縁は、半導体ウエハの欠け
（chipping）を少なくするのに役立つ。
【００２２】図４（Ａ）から図４（Ｄ）に示されるこの
発明の別の実施例では、１つのスクライビング切込み
が、Ｖ型のこ刃で行なわれ、テストパターンを除去す
る。のこ刃は、テストパターンの幅より広い厚さを有す
る。第２の分断切込みは、平坦表面のこ刃で行なわれ、
ウエハを分断する。
【００２３】図４（Ａ）では、半導体ウエハ８０は、ウ
エハの表面のスクライブラインに沿って堆積された金属
テストパターン８２を有する。Ｖ型のこ刃８３は、スク
ライブラインに沿ってウエハをスクライブするために用
いられる。のこ刃は、１つの切込みだけがテストパター
ンをスクライブするのに必要とされるように、テストパ
ターンの幅より広い厚さを有する。取付テープ８４は、
半導体ウエハの下側につけられる。
【００２４】第１のスクライビング切込みが、半導体ウ
エハに行なわれ、テストパターン８２を除去する。図４
（Ｂ）は、溝８６を残す第１のスクライビング切込みが
行なわれた後のウエハを示す。次に第２の分断切込み
が、スクライブラインに沿って行なわれ、ウエハをダイ
スする。図４（Ｃ）は、第２の分断切込みを行うために
用いられ得る平坦表面のこ刃８８を示す。図４（Ｄ）
は、溝９０を残す第２の分断切込みの後のウエハを示
す。第２の分断切込みは、ウエハを分断するが、取付テ
ープ８４を分断しない。この実施例にはまた、スクライ
ブラインに沿って斜めの上端縁を生じる利点があり、こ
れは半導体ウエハ欠けを少なくするのに役立つ。
【００２５】この発明はまた、テストパターンの幅より
広い厚さを有するＶ型のこ刃で、単一スクライビング／
分断切込みが行われるように実施され得る。この方法
は、図５（Ａ）および図５（Ｂ）に示される。
【００２６】図５（Ａ）では、半導体ウエハ１００は、
ウエハの表面のスクライブラインに沿って堆積された金
属テストパターン１０２を有する。Ｖ型のこ刃１０３
は、スクライブラインに沿ってウエハをスクライブしか
つ分断するために用いられる。のこ刃がテストパターン
の幅より広い厚さを有するので、分断切込みは、テスト
パターンをもスクライブし得る。取付テープ１０４は、
半導体ウエハの下側につけられる。
【００２７】第１のスクライビング／分断切込みは、半
導体ウエハに行われ、テストパターン１０２を除去し、
かつウエハを分断する。図５（Ｂ）は、溝１０６を残す
第１のスクライビング／分断切込みが行なわれた後のウ
エハを示す。スクライビング／分断切込みは、ウエハを
分断するが、取付テープ１０４を分断しない。この実施
例にはまた、スクライブラインに沿って斜めの上端縁を
生じる利点があり、これは半導体ウエハ欠けを少なくす
るのに役立つ。
【００２８】この発明の実施例の上述の説明は、包括的
なものではなく例示的なものであると意図される。切込
みの数、のこ刃の表面、切込みの深さ、および切込みを
行う速度に関してこの発明の変形があってもよく、その
ような変形は依然として、前掲の特許請求の範囲により
規定されるこの発明の保護の意図された範囲内である。
【図面の簡単な説明】
【図１】先行技術に従う半導体ウエハの切断方法を示
し、（Ａ）は切断前の半導体ウエハの断面図であり、
（Ｂ）は切断後の半導体ウエハの断面図である。
【図２】この発明の実施例に従う半導体ウエハの切断方
法を示し、（Ａ）は切断前の半導体ウエハの断面図であ
り、（Ｂ）は第１のスクライビング切込みが行われた後
の半導体ウエハの断面図であり、（Ｃ）は第２のスクラ
イビング切込みが行われた後の半導体ウエハの断面図で
あり、（Ｄ）は第３の分断切込みが行われた後の半導体
ウエハの断面図である。
【図３】この発明の実施例に従う半導体ウエハの切断方
法を示し、（Ａ）は切断前の半導体ウエハの断面図であ
り、（Ｂ）は第１のスクライビング切込みが行われた後
の半導体ウエハの断面図であり、（Ｃ）は第２のスクラ
イビング切込みが行われた後の半導体ウエハの断面図で
あり、（Ｄ）は第３の分断切込みが行われた後の半導体
ウエハの断面図である。
【図４】この発明の実施例に従う半導体ウエハの切断方
法を示し、（Ａ）は切断前の半導体ウエハの断面図であ
り、（Ｂ）は第１のスクライビング切込みが行われた後
の半導体ウエハの断面図であり、（Ｃ）は第２の分断切
込みが行われる前の半導体ウエハの断面図であり、
（Ｄ）は第２の分断切込みが行われた後の半導体ウエハ
の断面図である。
【図５】この発明の実施例に従う半導体ウエハの切断方
法を示し、（Ａ）は切断前の半導体ウエハの断面図であ
り、（Ｂ）は切断後の半導体ウエハの断面図である。
【符号の説明】
３０ 半導体ウエハ ３２ テストパターン ３３ のこ刃

Claims (19)

    【特許請求の範囲】
  1. 【請求項１】 のこ刃でスクライブラインに沿って半導
    体ウエハを切断する方法であって、前記スクライブライ
    ンは、前記半導体ウエハの上面に位置決めされ、前記ス
    クライブラインの上に堆積されたテストパターンを有
    し、前記方法は、 前記テストパターンを含む前記半導体ウエハの上面に少
    なくとも１つのスクライビング切込みを行い、残余して
    いる前記テストパターンの幅が前記のこ刃の厚さより広
    くないようにするステップと、 スクライブラインに沿って分断切込みを行い、前記残余
    しているテストパターンを除去し、かつ前記半導体ウエ
    ハを分断するステップとを含む、半導体ウエハを切断す
    る方法。
  2. 【請求項２】 前記半導体ウエハへのスクライビング切
    込みおよび分断切込みは、前記半導体ウエハの上面に対
    して実質的に垂直な角度で行なわれる、請求項１に記載
    の方法。
  3. 【請求項３】 前記少なくとも１つのスクライビング切
    込みは、前記テストパターンを除去する、請求項１に記
    載の方法。
  4. 【請求項４】 前記分断切込みは、前記半導体ウエハを
    部分的に分断する、請求項１に記載の方法。
  5. 【請求項５】 前記分断切込みに沿って前記半導体ウエ
    ハを破断するステップをさらに含む、請求項４に記載の
    方法。
  6. 【請求項６】 前記半導体ウエハの下側に取付テープを
    貼るステップをさらに含む、請求項１に記載の方法。
  7. 【請求項７】 前記分断切込みは、前記取付テープを分
    断せずに前記半導体ウエハを分断する、請求項６に記載
    の方法。
  8. 【請求項８】 前記少なくとも１つのスクライビング切
    込みは、 前記スクライブラインの一方の側に沿って第１のスクラ
    イビング切込みを行うステップと、 前記スクライブラインの他方の側に沿って第２のスクラ
    イビング切込みを行うステップとを含む、請求項１に記
    載の方法。
  9. 【請求項９】 Ｖ型のこ刃でスクライブラインに沿って
    半導体ウエハを切断する方法であって、前記スクライブ
    ラインは、前記半導体ウエハの上面に位置決めされ、前
    記スクライブラインの上に堆積されたテストパターンを
    有し、前記方法は、 前記テストパターンを含む前記半導体ウエハの上面に少
    なくとも１つのスクライビング切込みを行うステップ
    と、 スクライブラインに沿って分断切込みを行い、前記半導
    体ウエハを分断するステップとを含む、半導体ウエハを
    切断する方法。
  10. 【請求項１０】 前記少なくとも１つのスクライビング
    切込みは、前記テストパターンを除去する、請求項９に
    記載の方法。
  11. 【請求項１１】 前記分断切込みは、平坦表面のこ刃で
    行なわれる、請求項９に記載の方法。
  12. 【請求項１２】 前記分断切込みは、前記半導体ウエハ
    を部分的に分断する、請求項９に記載の方法。
  13. 【請求項１３】 前記分断切込みに沿って前記半導体ウ
    エハを破断するステップをさらに含む、請求項１２に記
    載の方法。
  14. 【請求項１４】 前記半導体ウエハの下側に取付テープ
    を貼るステップをさらに含む、請求項９に記載の方法。
  15. 【請求項１５】 前記分断切込みは、前記取付テープを
    分断せずに前記半導体ウエハを分断する、請求項１４に
    記載の方法。
  16. 【請求項１６】 前記少なくとも１つのスクライビング
    切込みは、 前記スクライブラインの一方の側に沿って第１のスクラ
    イビング切込みを行うステップと、 前記スクライブラインの他方の側に沿って第２のスクラ
    イビング切込みを行うステップとを含む、請求項９に記
    載の方法。
  17. 【請求項１７】 Ｖ型のこ刃でスクライブラインに沿っ
    て半導体ウエハを切断する方法であって、前記スクライ
    ブラインは、前記半導体ウエハの上面に位置決めされ、
    前記スクライブラインの上に堆積されたテストパターン
    を有し、前記方法は、前記半導体ウエハの上面に切込み
    を行い、前記テストパターンをスクライブし、かつ前記
    半導体ウエハを分断するステップを含み、前記のこ刃
    は、前記テストパターンの幅よりも広い厚みを有する、
    半導体ウエハを切断する方法。
  18. 【請求項１８】 前記半導体ウエハの下側に取付テープ
    を貼るステップをさらに含む、請求項１７に記載の方
    法。
  19. 【請求項１９】 前記切込みは、前記取付テープを分断
    せずに前記半導体ウエハを分断する、請求項１８に記載
    の方法。
JP8509695A 1994-04-12 1995-04-11 半導体ウエハを切断する方法 Pending JPH0845879A (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US22590494A 1994-04-12 1994-04-12
US225904 1994-04-12
US23363094A 1994-04-26 1994-04-26
US233630 1994-04-26

Publications (1)

Publication Number Publication Date
JPH0845879A true JPH0845879A (ja) 1996-02-16

Family

ID=26920026

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8509695A Pending JPH0845879A (ja) 1994-04-12 1995-04-11 半導体ウエハを切断する方法

Country Status (3)

Country Link
US (1) US5786266A (ja)
EP (1) EP0678904A1 (ja)
JP (1) JPH0845879A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001044141A (ja) * 1999-07-30 2001-02-16 Nippon Sheet Glass Co Ltd 半導体基板の切断方法
JP2002231659A (ja) * 2001-02-05 2002-08-16 Hitachi Ltd 半導体装置の製造方法
JP2007194469A (ja) * 2006-01-20 2007-08-02 Renesas Technology Corp 半導体装置の製造方法
JP2007294585A (ja) * 2006-04-24 2007-11-08 Disco Abrasive Syst Ltd ウェーハの切削方法及び切削装置
JP2011166183A (ja) * 2005-11-10 2011-08-25 Renesas Electronics Corp 半導体装置の製造方法
US8772135B2 (en) 2005-11-10 2014-07-08 Renesas Electronics Corporation Semiconductor device manufacturing method using laser irradiation and dicing saw and semiconductor device thereof

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09172223A (ja) * 1995-12-19 1997-06-30 Sony Corp 半導体装置と半導体装置の製造方法
CN1097849C (zh) * 1996-06-07 2003-01-01 罗姆股份有限公司 半导体芯片及半导体芯片的制造方法
JPH1027971A (ja) * 1996-07-10 1998-01-27 Nec Corp 有機薄膜多層配線基板の切断方法
KR100236432B1 (ko) * 1996-07-31 1999-12-15 미야즈 쥰이치로 광학 편광기, 이의 제조 방법 및 광학 편광기 제조용 블레이드
NL1004016C2 (nl) * 1996-09-12 1998-03-13 Oce Tech Bv Inktstraal-drukkop.
US6127245A (en) * 1997-02-04 2000-10-03 Micron Technology, Inc. Grinding technique for integrated circuits
IL120656A (en) * 1997-04-13 2001-04-30 Inspectech Ltd Apparatus for analyzing cuts
KR100273704B1 (ko) * 1997-12-20 2000-12-15 윤종용 반도체기판제조방법
KR100295637B1 (ko) * 1997-12-29 2001-10-24 김영환 반도체웨이퍼의구조및반도체칩의제조방법
JP3497722B2 (ja) * 1998-02-27 2004-02-16 富士通株式会社 半導体装置及びその製造方法及びその搬送トレイ
US6271102B1 (en) * 1998-02-27 2001-08-07 International Business Machines Corporation Method and system for dicing wafers, and semiconductor structures incorporating the products thereof
US6066513A (en) * 1998-10-02 2000-05-23 International Business Machines Corporation Process for precise multichip integration and product thereof
US6339251B2 (en) 1998-11-10 2002-01-15 Samsung Electronics Co., Ltd Wafer grooves for reducing semiconductor wafer warping
DE19855803B4 (de) * 1998-12-03 2006-01-26 Gfm Gmbh Verfahren und Vorrichtung zum Herstellen einer Fase oder einer Keilnut an einem Werkstück
US6357330B1 (en) * 1999-01-07 2002-03-19 Intel Corporation Method and apparatus for cutting a wafer
JP3128548B2 (ja) * 1999-03-11 2001-01-29 沖電気工業株式会社 半導体装置および半導体装置の製造方法
DE29911152U1 (de) * 1999-06-26 1999-11-04 Mate Precision Tooling Gmbh Werkzeugvorrichtung zur spanenden Bearbeitung tafelförmiger Werkstücke
JP2001345289A (ja) * 2000-05-31 2001-12-14 Nec Corp 半導体装置の製造方法
US6281047B1 (en) * 2000-11-10 2001-08-28 Siliconware Precision Industries, Co., Ltd. Method of singulating a batch of integrated circuit package units constructed on a single matrix base
ATE419963T1 (de) * 2001-05-29 2009-01-15 Koninkl Philips Electronics Nv Verfahren zum abtrennen von komponenten von einem substrat
CN1582486A (zh) * 2001-12-25 2005-02-16 株式会社日立制作所 半导体器件及其制造方法
US6910783B2 (en) * 2002-10-04 2005-06-28 Lumitex, Inc. Transparent light emitting members and method of manufacture
US20070248307A1 (en) * 2002-10-04 2007-10-25 Page David J Transparent light emitting members and method of manufacture
US7717311B2 (en) * 2002-11-22 2010-05-18 Mitsuboshi Diamond Industrial Co., Ltd. Method for dividing substrate and method for manufacturing substrate using such method
US7244664B2 (en) * 2003-10-30 2007-07-17 Texas Instruments Incorporated Method for dicing and singulating substrates
JP4422463B2 (ja) * 2003-11-07 2010-02-24 株式会社ディスコ 半導体ウエーハの分割方法
TWI324829B (en) * 2004-02-06 2010-05-11 Advanced Semiconductor Eng Optical semiconductor package and method for manufacturing the same
US7265034B2 (en) * 2005-02-18 2007-09-04 Taiwan Semiconductor Manufacturing Company, Ltd. Method of cutting integrated circuit chips from wafer by ablating with laser and cutting with saw blade
NL1030004C2 (nl) * 2005-09-21 2007-03-22 Fico Singulation B V Inrichting en werkwijze voor het separeren van elektronische componenten.
TW200714936A (en) * 2005-10-06 2007-04-16 Asia Optical Co Inc The cutting method for DWDM optical filter
TW200714937A (en) * 2005-10-06 2007-04-16 Asia Optical Co Inc The cutting method for DWDM optical filter
WO2007060724A1 (ja) * 2005-11-24 2007-05-31 Renesas Technology Corp. 半導体装置の製造方法
JP2007165789A (ja) * 2005-12-16 2007-06-28 Olympus Corp 半導体装置の製造方法
KR20120043933A (ko) * 2010-10-27 2012-05-07 삼성전자주식회사 반도체 장치의 제조방법
KR101922191B1 (ko) * 2012-03-02 2019-02-20 엘지이노텍 주식회사 인쇄회로기판 및 그의 제조 방법
DE102014112207A1 (de) * 2014-08-26 2016-03-03 Epcos Ag Verfahren zur Herstellung von keramischen Vielschichtbauelementen und keramisches Vielschichtbauelement
US10297500B2 (en) 2016-12-15 2019-05-21 Nexperia B.V. Semiconductor wafer dicing method

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5412563A (en) * 1977-06-29 1979-01-30 Toshiba Corp Fabricating method of semiconductor crystals
JPS5424572A (en) * 1977-07-25 1979-02-23 Nec Corp Manufacture for semiconductor element
JPS56103447A (en) * 1980-01-22 1981-08-18 Toshiba Corp Dicing method of semiconductor wafer
US4355457A (en) * 1980-10-29 1982-10-26 Rca Corporation Method of forming a mesa in a semiconductor device with subsequent separation into individual devices
JPS57107039A (en) * 1980-12-25 1982-07-03 Nec Home Electronics Ltd Manufacture of semiconductor
JPS60154639A (ja) * 1984-01-25 1985-08-14 Hitachi Ltd ダイシング方法及び装置
JPH0740609B2 (ja) * 1985-12-20 1995-05-01 セイコー電子工業株式会社 半導体装置の製造方法
JPS62298138A (ja) * 1986-06-18 1987-12-25 Hitachi Tokyo Electron Co Ltd 半導体装置の製造方法
JPS63276276A (ja) * 1987-05-08 1988-11-14 Nec Corp 半導体装置の製造方法
JPH01225131A (ja) * 1988-03-04 1989-09-08 Hitachi Ltd 半導体装置
US4851371A (en) * 1988-12-05 1989-07-25 Xerox Corporation Fabricating process for large array semiconductive devices
US5000811A (en) * 1989-11-22 1991-03-19 Xerox Corporation Precision buttable subunits via dicing
JPH0758725B2 (ja) * 1990-01-19 1995-06-21 株式会社東芝 半導体ウェハ
JPH0825136B2 (ja) * 1990-04-24 1996-03-13 株式会社ジャパンエナジー 脆性材料の切断加工方法
JPH0442949A (ja) * 1990-06-06 1992-02-13 Ricoh Co Ltd ダイシングスリット付き半導体装置
JP2637852B2 (ja) * 1991-02-06 1997-08-06 日本電気株式会社 半導体ウェハーのダイシング方法
US5128282A (en) * 1991-11-04 1992-07-07 Xerox Corporation Process for separating image sensor dies and the like from a wafer that minimizes silicon waste

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001044141A (ja) * 1999-07-30 2001-02-16 Nippon Sheet Glass Co Ltd 半導体基板の切断方法
JP4581158B2 (ja) * 1999-07-30 2010-11-17 富士ゼロックス株式会社 半導体基板の切断方法
JP2002231659A (ja) * 2001-02-05 2002-08-16 Hitachi Ltd 半導体装置の製造方法
JP2011166183A (ja) * 2005-11-10 2011-08-25 Renesas Electronics Corp 半導体装置の製造方法
US8772135B2 (en) 2005-11-10 2014-07-08 Renesas Electronics Corporation Semiconductor device manufacturing method using laser irradiation and dicing saw and semiconductor device thereof
US9070560B2 (en) 2005-11-10 2015-06-30 Renesas Electronics Corporation Semiconductor chip with modified regions for dividing the chip
US10002808B2 (en) 2005-11-10 2018-06-19 Renesas Electronics Corporation Semiconductor device manufacturing method and semiconductor device
JP2007194469A (ja) * 2006-01-20 2007-08-02 Renesas Technology Corp 半導体装置の製造方法
JP2007294585A (ja) * 2006-04-24 2007-11-08 Disco Abrasive Syst Ltd ウェーハの切削方法及び切削装置

Also Published As

Publication number Publication date
US5786266A (en) 1998-07-28
EP0678904A1 (en) 1995-10-25

Similar Documents

Publication Publication Date Title
JPH0845879A (ja) 半導体ウエハを切断する方法
KR960005047B1 (ko) 화합물 반도체 웨이퍼의 다이싱방법
JPH07211674A (ja) 電気光学デバイスを製造する方法
CN101213645A (zh) 半导体晶片的切割刀片及方法
TWI622092B (zh) 晶片製造方法
EP0776029B1 (en) Improvements in or relating to semiconductor chip separation
JP2861264B2 (ja) 半導体装置の製造方法
US10636707B2 (en) Method of manufacturing a semiconductor device
US6621149B2 (en) Semiconductor chip production method and semiconductor wafer
JP2013161944A (ja) ダイシング方法
JPH02179708A (ja) 半導体ウエハの破折分離方法
JPH05285935A (ja) 半導体基板の分割方法
JP2002075918A (ja) セラミック基板の製造方法および半導体装置の製造方法
JP2000021819A (ja) ダイヤモンドウェハのチップ化方法
JPH04254352A (ja) 半導体ウェハーのダイシング方法
JPH0442949A (ja) ダイシングスリット付き半導体装置
JPH091542A (ja) 薄板状素材の切断方法
JP2004517501A (ja) ウエハをチップに分割する方法
JP2001203175A (ja) ダイシング方法
JPS61251050A (ja) 半導体ウエハのチツプ分割方法
JPS5922345A (ja) 半導体基板の分割方法
JP3472377B2 (ja) 一体型マルチ電鋳ブレードの製造方法
JPH04326550A (ja) チップ分離の方法
JPH03106609A (ja) 半導体ウエーハ
JPH0383613A (ja) 被加工物の分割方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20041021

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20041026

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20050125

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20050131

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050425

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20050906