JPH0844441A - 定電圧回路 - Google Patents
定電圧回路Info
- Publication number
- JPH0844441A JPH0844441A JP6179328A JP17932894A JPH0844441A JP H0844441 A JPH0844441 A JP H0844441A JP 6179328 A JP6179328 A JP 6179328A JP 17932894 A JP17932894 A JP 17932894A JP H0844441 A JPH0844441 A JP H0844441A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- current
- output
- collector
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Control Of Electrical Variables (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
Abstract
(57)【要約】
【目的】 本発明は定電圧回路に関し、出力トランジス
タが飽和領域にあるときにベース電流を十分抑制でき、
入力電流を小さくできることを目的とする。 【構成】 出力トランジスタQ1 とベース,エミッタが
共通接続され、エミッタ面積比がN1 :1のトランジス
タQ1aと、トランジスタQ1aのコレクタにトランジスタ
Q4 が接続され、エミッタ面積比がN4 :1のカレント
ミラー回路Q4 ,Q4 a と、誤差増幅器A1 の出力に応
じ、トランジスタQ1 のベース電流の1/N2 のコレク
タ電流を生成するトランジスタQ3 と、トランジスタQ
3 とベース,エミッタが共通接続され、コレクタがトラ
ンジスタQ4aに接続され、トランジスタQ3 とのエミッ
タ面積比がN3 :1のトランジスタQ3aと、トランジス
タQ 3aのコレクタと誤差増幅器A1 の入力端子間に接続
され、出力トランジスタQ1が飽和時に、ドライブ電流
制御電流を供給するダイオードD1 とを有する。
タが飽和領域にあるときにベース電流を十分抑制でき、
入力電流を小さくできることを目的とする。 【構成】 出力トランジスタQ1 とベース,エミッタが
共通接続され、エミッタ面積比がN1 :1のトランジス
タQ1aと、トランジスタQ1aのコレクタにトランジスタ
Q4 が接続され、エミッタ面積比がN4 :1のカレント
ミラー回路Q4 ,Q4 a と、誤差増幅器A1 の出力に応
じ、トランジスタQ1 のベース電流の1/N2 のコレク
タ電流を生成するトランジスタQ3 と、トランジスタQ
3 とベース,エミッタが共通接続され、コレクタがトラ
ンジスタQ4aに接続され、トランジスタQ3 とのエミッ
タ面積比がN3 :1のトランジスタQ3aと、トランジス
タQ 3aのコレクタと誤差増幅器A1 の入力端子間に接続
され、出力トランジスタQ1が飽和時に、ドライブ電流
制御電流を供給するダイオードD1 とを有する。
Description
【0001】
【産業上の利用分野】本発明は定電圧回路に係り、特
に、集積回路にて構成される定電圧回路に関する。
に、集積回路にて構成される定電圧回路に関する。
【0002】
【従来の技術】図6は、従来の一例の定電圧回路31の
回路図を示す。定電圧回路31は、入力電圧Vinを供給
されて、規定の定電圧Vout =VOCを生成し、負荷回路
に供給する回路である。基準電圧VZ を生成する定電圧
ダイオードDZ のアノードは接地され、カソードには、
定電流源21から定電流IZ が供給される。基準電圧V
Z は、誤差増幅器A1 の反転入力端子に供給される。
回路図を示す。定電圧回路31は、入力電圧Vinを供給
されて、規定の定電圧Vout =VOCを生成し、負荷回路
に供給する回路である。基準電圧VZ を生成する定電圧
ダイオードDZ のアノードは接地され、カソードには、
定電流源21から定電流IZ が供給される。基準電圧V
Z は、誤差増幅器A1 の反転入力端子に供給される。
【0003】誤差増幅器A1 の非反転入力端子には、出
力電圧Vout を抵抗R1 ,R2 で分圧した電圧VS が供
給される。抵抗R1 ,R2 の比は、出力電圧Vout が規
定値VOCであるときに、電圧VS =VZ となるように設
定してある。
力電圧Vout を抵抗R1 ,R2 で分圧した電圧VS が供
給される。抵抗R1 ,R2 の比は、出力電圧Vout が規
定値VOCであるときに、電圧VS =VZ となるように設
定してある。
【0004】誤差増幅器A1 は、例えば差動増幅器で構
成され、出力電圧がPNP型トランジスタQ12のベース
に供給される。誤差増幅器A1 の出力電流は、トランジ
スタQ12のベース電流として、出力端子に流入する。ト
ランジスタQ12のエミッタは、入力電圧Vinが供給され
る入力端子T1 に接続されている。
成され、出力電圧がPNP型トランジスタQ12のベース
に供給される。誤差増幅器A1 の出力電流は、トランジ
スタQ12のベース電流として、出力端子に流入する。ト
ランジスタQ12のエミッタは、入力電圧Vinが供給され
る入力端子T1 に接続されている。
【0005】ダイオード接続のNPN型トランジスタQ
13は、エミッタが接地され、コレクタがトランジスタQ
12のコレクタに接続されている。NPN型トランジスタ
Q14,Q15は、トランジスタQ13とミラー接続であり、
ベース及びエミッタがトランジスタQ13と共通に接続さ
れている。
13は、エミッタが接地され、コレクタがトランジスタQ
12のコレクタに接続されている。NPN型トランジスタ
Q14,Q15は、トランジスタQ13とミラー接続であり、
ベース及びエミッタがトランジスタQ13と共通に接続さ
れている。
【0006】PNP型の出力トランジスタQ11は、エミ
ッタが入力電圧Vinが供給される入力端子T1 に接続さ
れ、コレクタが出力端子T2 に接続されている。PNP
型のトランジスタQ11a は、トランジスタQ11とミラー
接続であり、エミッタ及びベースがトランジスタQ11と
共通接続されている。また、トランジスタQ11のベース
エミッタ間には、抵抗R3 が接続されている。
ッタが入力電圧Vinが供給される入力端子T1 に接続さ
れ、コレクタが出力端子T2 に接続されている。PNP
型のトランジスタQ11a は、トランジスタQ11とミラー
接続であり、エミッタ及びベースがトランジスタQ11と
共通接続されている。また、トランジスタQ11のベース
エミッタ間には、抵抗R3 が接続されている。
【0007】トランジスタQ11のベースは、トランジス
タQ14のコレクタに接続されており、トランジスタQ
11a のコレクタは、トランジスタQ15のコレクタに接続
されている。
タQ14のコレクタに接続されており、トランジスタQ
11a のコレクタは、トランジスタQ15のコレクタに接続
されている。
【0008】また、ダイオードD11のアノードはトラン
ジスタQ12のコレクタに接続され、カソードはトランジ
スタQ15のコレクタに接続されている。
ジスタQ12のコレクタに接続され、カソードはトランジ
スタQ15のコレクタに接続されている。
【0009】トランジスタQ11a ,Q15、ダイオードD
11は、トランジスタQ11のベース電流IB11 の制御回路
であり、後述するように、入力電圧Vinが小さく、トラ
ンジスタQ11が飽和領域にあるときのトランジスタQ11
のベース電流IB11 を抑えるために設けてある。
11は、トランジスタQ11のベース電流IB11 の制御回路
であり、後述するように、入力電圧Vinが小さく、トラ
ンジスタQ11が飽和領域にあるときのトランジスタQ11
のベース電流IB11 を抑えるために設けてある。
【0010】ミラー接続のトランジスタQ11とトランジ
スタQ11a は、エミッタ面積比をm 11:n11に設定して
ある。また、ミラー接続のトランジスタQ14とトランジ
スタQ15は、エミッタ面積比をm12:n12に設定してあ
る。
スタQ11a は、エミッタ面積比をm 11:n11に設定して
ある。また、ミラー接続のトランジスタQ14とトランジ
スタQ15は、エミッタ面積比をm12:n12に設定してあ
る。
【0011】また、トランジスタQ13とトランジスタQ
14は、エミッタ面積比を例えば1:m12に設定してあ
る。
14は、エミッタ面積比を例えば1:m12に設定してあ
る。
【0012】図7(A)は、入力電圧Vinとトランジス
タQ11のhfe11の関係の説明図を示す。入力電圧Vin
が小さく、出力電圧の規定値VOC以下であるとき、トラ
ンジスタQ11は飽和領域にある。この場合、トランジス
タQ11のhfe11は、通常動作時の値hfe11S に比べ
て小さくなる。
タQ11のhfe11の関係の説明図を示す。入力電圧Vin
が小さく、出力電圧の規定値VOC以下であるとき、トラ
ンジスタQ11は飽和領域にある。この場合、トランジス
タQ11のhfe11は、通常動作時の値hfe11S に比べ
て小さくなる。
【0013】図7(A)では、入力電圧VinがVin0 以
上のとき、トランジスタQ11が飽和領域を抜けて、hf
e11は、通常動作時の値hfe11S にほぼ一致してい
る。入力電圧VinがVin0 以下では、トランジスタQ11
が飽和領域に入り、hfe11が低下している。
上のとき、トランジスタQ11が飽和領域を抜けて、hf
e11は、通常動作時の値hfe11S にほぼ一致してい
る。入力電圧VinがVin0 以下では、トランジスタQ11
が飽和領域に入り、hfe11が低下している。
【0014】まず、入力電圧Vinが出力電圧の規定値V
OCに対して十分大きい、定常動作時について説明する。
トランジスタQ12のコレクタ電流I12は、そのまま、ト
ランジスタQ13のコレクタ電流I13となる。トランジス
タQ14には、トランジスタQ 13のコレクタ電流I13のm
12倍の値のコレクタ電流I14が流れる。このコレクタ電
流I14が、トランジスタQ11のベース電流IB11 とな
る。なお、m11>>n11に設定してあるため、トランジ
スタQ11a のベース電流IB11aは、IB11 に比べて十分
小さくなるため、無視できる。トランジスタQ11には、
ベース電流IB11のhfe11倍のコレクタ電流IC11 が
流れる。コレクタ電流IC11 は、出力端子T1 に接続さ
れた負荷回路と、抵抗R1 ,R2 の直列回路に流れる。
OCに対して十分大きい、定常動作時について説明する。
トランジスタQ12のコレクタ電流I12は、そのまま、ト
ランジスタQ13のコレクタ電流I13となる。トランジス
タQ14には、トランジスタQ 13のコレクタ電流I13のm
12倍の値のコレクタ電流I14が流れる。このコレクタ電
流I14が、トランジスタQ11のベース電流IB11 とな
る。なお、m11>>n11に設定してあるため、トランジ
スタQ11a のベース電流IB11aは、IB11 に比べて十分
小さくなるため、無視できる。トランジスタQ11には、
ベース電流IB11のhfe11倍のコレクタ電流IC11 が
流れる。コレクタ電流IC11 は、出力端子T1 に接続さ
れた負荷回路と、抵抗R1 ,R2 の直列回路に流れる。
【0015】負荷の変動等によらず、出力電圧Vout が
規定の電圧VOCを維持するように、誤差増幅器A1 の働
きにより、トランジスタQ12のベース電流が制御され
る。
規定の電圧VOCを維持するように、誤差増幅器A1 の働
きにより、トランジスタQ12のベース電流が制御され
る。
【0016】トランジスタQ15のコレクタ電流I15は、
I15=I14・(n12/m12)なる値となる。この電流I
15が、トランジスタQ11a のコレクタ電流I11a とな
る。
I15=I14・(n12/m12)なる値となる。この電流I
15が、トランジスタQ11a のコレクタ電流I11a とな
る。
【0017】定常動作時における、トランジスタQ11の
hfe11S =IC11 /IB11 の値は、大きな値、例え
ば、100〜200程度の値となる。後述するように、
エミッタ面積比m11/n11は、hfe11S よりは小さな
値、例えば100に設定し、また、エミッタ面積比m12
/n12は、1より大きな値、例えば2に設定してある。
hfe11S =IC11 /IB11 の値は、大きな値、例え
ば、100〜200程度の値となる。後述するように、
エミッタ面積比m11/n11は、hfe11S よりは小さな
値、例えば100に設定し、また、エミッタ面積比m12
/n12は、1より大きな値、例えば2に設定してある。
【0018】トランジスタQ11a には、エミッタ面積比
m11:n11により決まる電流I11a=IC11 ・(n11/
m11)なる値の電流が流れようとするが、トランジスタ
Q15からは、IC11 ・(n11/m11)よりも、かなり小
さな電流I15=I14・(n12/m12)=(IC11 /hf
e11S )・(n12/m12) しか供給されない。このた
め、トランジスタQ11a は、定常動作時には、飽和状態
となっている。このとき、トランジスタQ15のコレクタ
電圧は、入力電圧Vinに近い値となっており、ダイオー
ドD11は、オフとなっている。
m11:n11により決まる電流I11a=IC11 ・(n11/
m11)なる値の電流が流れようとするが、トランジスタ
Q15からは、IC11 ・(n11/m11)よりも、かなり小
さな電流I15=I14・(n12/m12)=(IC11 /hf
e11S )・(n12/m12) しか供給されない。このた
め、トランジスタQ11a は、定常動作時には、飽和状態
となっている。このとき、トランジスタQ15のコレクタ
電圧は、入力電圧Vinに近い値となっており、ダイオー
ドD11は、オフとなっている。
【0019】次に、入力電圧Vinが規定の出力電圧VOC
以下となり、トランジスタQ11が飽和領域にあるときの
動作について説明する。
以下となり、トランジスタQ11が飽和領域にあるときの
動作について説明する。
【0020】入力電圧VinがトランジスタQ11が飽和領
域に入る電圧Vin0 以下となり(図7(A)参照)、h
fe11がある程度小さくなったときに、トランジスタQ
11aのコレクタ・エミッタ間電圧が大きくなり、トラン
ジスタQ11a が能動領域に入る。このとき、トランジス
タQ11a のコレクタ電流I11a については、下記(1)式
が成立する。
域に入る電圧Vin0 以下となり(図7(A)参照)、h
fe11がある程度小さくなったときに、トランジスタQ
11aのコレクタ・エミッタ間電圧が大きくなり、トラン
ジスタQ11a が能動領域に入る。このとき、トランジス
タQ11a のコレクタ電流I11a については、下記(1)式
が成立する。
【0021】 I11a =IC11 ・(n11/m11)=IC11 /N11 (1) また、トランジスタQ14のコレクタ電流I14とトランジ
スタQ15のコレクタ電流I15には、下記(2) 式が成立す
る。
スタQ15のコレクタ電流I15には、下記(2) 式が成立す
る。
【0022】 I15=I14・(n12/m12)=I14/N12 (2) ダイオードD11がオフで、ダイオードD11の電流ID11
=0とすると、電流I 11a =I15であるので、式(1) ,
(2) から、下記(3) 式が成立する。
=0とすると、電流I 11a =I15であるので、式(1) ,
(2) から、下記(3) 式が成立する。
【0023】 IC11 /N11 =I14/N12 (3) ここで、m11>>n11に設定するので、トランジスタQ
11a のベース電流IB1 1aは、トランジスタQ11のベース
電流IB11 に比べて十分小さくなる。このため、I14=
IB11 +IB11a≒IB11 となる。従って、式(3) は、下
記(4) 式のようになる。
11a のベース電流IB1 1aは、トランジスタQ11のベース
電流IB11 に比べて十分小さくなる。このため、I14=
IB11 +IB11a≒IB11 となる。従って、式(3) は、下
記(4) 式のようになる。
【0024】 IC11 /N11 =IB11 /N12 (4) 従って、このときの、トランジスタQ11のhfe11は、
下記(5) 式のように表せる。
下記(5) 式のように表せる。
【0025】 hfe11=IC11 /IB11 =N11/N12=hfe11L (5) トランジスタQ11のhfe11が低下して、hfe11L と
なったときに、以下のようにして、ダイオードD11がオ
フからオンに切り換わる。ダイオードD11のアノードの
電圧は、トランジスタQ13の順方向電圧VF (約0.6
V)である。一方、hfe11が低下して、hfe11L 以
下になろうとすると、トランジスタQ15が飽和して、ト
ランジスタQ15のコレクタ電圧がほぼ接地電位となる。
このため、ダイオードD11がオンとなる。
なったときに、以下のようにして、ダイオードD11がオ
フからオンに切り換わる。ダイオードD11のアノードの
電圧は、トランジスタQ13の順方向電圧VF (約0.6
V)である。一方、hfe11が低下して、hfe11L 以
下になろうとすると、トランジスタQ15が飽和して、ト
ランジスタQ15のコレクタ電圧がほぼ接地電位となる。
このため、ダイオードD11がオンとなる。
【0026】このように、ダイオードD11がオンとなる
と、電流ID11 がトランジスタQ12のコレクタからトラ
ンジスタQ15のコレクタに流れ込み、トランジスタQ13
のコレクタ電流I13が減少し、これに伴い、トランジス
タQ14のコレクタ電流I14,即ち、トランジスタQ11の
ベース電流IB11 が減少する。
と、電流ID11 がトランジスタQ12のコレクタからトラ
ンジスタQ15のコレクタに流れ込み、トランジスタQ13
のコレクタ電流I13が減少し、これに伴い、トランジス
タQ14のコレクタ電流I14,即ち、トランジスタQ11の
ベース電流IB11 が減少する。
【0027】このようにして、トランジスタQ11が飽和
領域に入り、hfe11が hfe11 L =N11/N12に低
下したときに、ダイオードD11に電流ID11 が流れて、
トランジスタQ11のベース電流IB11 が抑制される。
領域に入り、hfe11が hfe11 L =N11/N12に低
下したときに、ダイオードD11に電流ID11 が流れて、
トランジスタQ11のベース電流IB11 が抑制される。
【0028】図7(B)は、入力電圧Vinとダイオード
D11の電流ID11 の関係を示す図である。なお、入力電
圧Vinは、図7(A)と同じスケールである。図7
(B)に示すように、入力電圧VinがVin0 以下でトラ
ンジスタQ11が飽和領域に入り、hfe11がN11/N12
に低下したところで、ダイオードD11に電流ID11 が流
れ始めており、Vin1 の電圧で、ピーク値に達してい
る。
D11の電流ID11 の関係を示す図である。なお、入力電
圧Vinは、図7(A)と同じスケールである。図7
(B)に示すように、入力電圧VinがVin0 以下でトラ
ンジスタQ11が飽和領域に入り、hfe11がN11/N12
に低下したところで、ダイオードD11に電流ID11 が流
れ始めており、Vin1 の電圧で、ピーク値に達してい
る。
【0029】N11/N12の値は、トランジスタQ11のh
fe特性に合わせて設定する。例えば、通常動作時のh
fe11が100〜200程度の場合、例えばN11/N12
=50に設定して、hfe11が50に低下したところ
で、ベース電流IB11 の制御回路が動作開始するように
設定する。
fe特性に合わせて設定する。例えば、通常動作時のh
fe11が100〜200程度の場合、例えばN11/N12
=50に設定して、hfe11が50に低下したところ
で、ベース電流IB11 の制御回路が動作開始するように
設定する。
【0030】図8は、図6の回路における、入力電圧V
inと入力電流Iinの関係の説明図である。図8は、負荷
回路の負荷電流が0(無負荷時)のときの、入力電圧V
inと入力電流Iinの関係を示す。
inと入力電流Iinの関係の説明図である。図8は、負荷
回路の負荷電流が0(無負荷時)のときの、入力電圧V
inと入力電流Iinの関係を示す。
【0031】トランジスタQ11が飽和領域にあるとき、
トランジスタQ11のコレクタ・エミッタ間電圧VCE11が
極めて小さく、hfe11が小さくなるため、トランジス
タQ 11のエミッタ電流は、ほとんどベース側に抜けてし
まう。これにより、トランジスタQ14のドライブ能力分
のコレクタ電流I14がトランジスタQ11のベースに流れ
てしまう。
トランジスタQ11のコレクタ・エミッタ間電圧VCE11が
極めて小さく、hfe11が小さくなるため、トランジス
タQ 11のエミッタ電流は、ほとんどベース側に抜けてし
まう。これにより、トランジスタQ14のドライブ能力分
のコレクタ電流I14がトランジスタQ11のベースに流れ
てしまう。
【0032】このため、ベース電流IB11 の制御回路が
無い場合は、Vin1 におけるベース電流IB11 のピーク
値が極めて大きな値となり、これに伴い、定電圧回路3
1の入力電流Iinも図中破線で示すように、ピーク値が
極めて大きな値となる。これに対して、ベース電流I
B11 の制御回路を設けていることにより、ベース電流I
B11 のピーク値を抑えることができ、図8中、実線で示
すように、入力電流Iinも抑えることができる。
無い場合は、Vin1 におけるベース電流IB11 のピーク
値が極めて大きな値となり、これに伴い、定電圧回路3
1の入力電流Iinも図中破線で示すように、ピーク値が
極めて大きな値となる。これに対して、ベース電流I
B11 の制御回路を設けていることにより、ベース電流I
B11 のピーク値を抑えることができ、図8中、実線で示
すように、入力電流Iinも抑えることができる。
【0033】例えば、ベース電流IB11 の制御回路が無
い場合は、ベース電流IB11 のピーク値が数mAになる
のに対して、ベース電流IB11 の制御回路を設けている
ことにより、ベース電流IB11 のピーク値を数百μAに
抑えることができる。
い場合は、ベース電流IB11 のピーク値が数mAになる
のに対して、ベース電流IB11 の制御回路を設けている
ことにより、ベース電流IB11 のピーク値を数百μAに
抑えることができる。
【0034】図9(A)は、飽和領域におけるトランジ
スタQ11のコレクタ電流Ic11 とhfe11の関係図を示
す。図9(B)は、飽和領域におけるトランジスタQ11
のコレクタ電流Ic11 とダイオードD11の電流ID11 の
関係図を示す。コレクタ電流Ic11 が大きくなると、h
fe11は、設定されているhfe11L =N1 /N2 の値
に近づき、コレクタ電流Ic11 が小さくなると、hfe
11の値は、理論値N1/N2 よりも減少してしまう。
スタQ11のコレクタ電流Ic11 とhfe11の関係図を示
す。図9(B)は、飽和領域におけるトランジスタQ11
のコレクタ電流Ic11 とダイオードD11の電流ID11 の
関係図を示す。コレクタ電流Ic11 が大きくなると、h
fe11は、設定されているhfe11L =N1 /N2 の値
に近づき、コレクタ電流Ic11 が小さくなると、hfe
11の値は、理論値N1/N2 よりも減少してしまう。
【0035】図6の回路での具体例として、通常動作時
でのトランジスタQ11のhfe11が100〜200程度
の場合に、m11=100,n11=1(N11=100)、
m12=8,n12=4(N12=2)に設定した例について
説明する。この場合、N1 /N2 =50に設定される。
でのトランジスタQ11のhfe11が100〜200程度
の場合に、m11=100,n11=1(N11=100)、
m12=8,n12=4(N12=2)に設定した例について
説明する。この場合、N1 /N2 =50に設定される。
【0036】Vinが規定の出力電圧VOC(例えば5V)
よりも大きい通常動作時において、コレクタ電流IC11
=5mAの条件で、下記の実測値が得られている。
よりも大きい通常動作時において、コレクタ電流IC11
=5mAの条件で、下記の実測値が得られている。
【0037】IB11 =I14=42μA I15=I11a =22μA トランジスタQ11のhfe11=5mA/42μA=11
9 このとき、ダイオードD11はオフである。また、トラン
ジスタQ11a は、飽和状態であり、IC11 /I11a の値
は、N11よりも大きな値となっている。
9 このとき、ダイオードD11はオフである。また、トラン
ジスタQ11a は、飽和状態であり、IC11 /I11a の値
は、N11よりも大きな値となっている。
【0038】Vinが規定の出力電圧Vout 以下であり、
トランジスタQ11が飽和領域にあるときにおいて、コレ
クタ電流IC11 =5mAの条件で、下記の実測値が得ら
れている。
トランジスタQ11が飽和領域にあるときにおいて、コレ
クタ電流IC11 =5mAの条件で、下記の実測値が得ら
れている。
【0039】IB11 =I14=200μA I15=100μA I11a =60μA ID11 =40μA トランジスタQ11のhfe11=5mA/200μA=2
5 このように、トランジスタQ11が飽和領域にあるとき、
トランジスタQ15がダイオードD11を介して、トランジ
スタQ12から電流ID11 を引き込むことで、ベース電流
IB11 が抑制される。しかし、ダイオードD11がオフか
らオンになるときの電流I15に比べて、ベース電流I
B11 を制御するためのID11 の値が大きくなる。結果と
して、ベース電流IB11 の抑制が不十分となり、hfe
11の実測値は、理論値N1 /N2 =50よりも小さな値
となっている。
5 このように、トランジスタQ11が飽和領域にあるとき、
トランジスタQ15がダイオードD11を介して、トランジ
スタQ12から電流ID11 を引き込むことで、ベース電流
IB11 が抑制される。しかし、ダイオードD11がオフか
らオンになるときの電流I15に比べて、ベース電流I
B11 を制御するためのID11 の値が大きくなる。結果と
して、ベース電流IB11 の抑制が不十分となり、hfe
11の実測値は、理論値N1 /N2 =50よりも小さな値
となっている。
【0040】また、ベース電流IB11 を制御するための
電流I15は、100μAと大きな値となる。
電流I15は、100μAと大きな値となる。
【0041】また、コレクタ電流IC11 が小さくなった
場合、ベース電流IB11 を制御する能力が不十分で、無
負荷の場合でも、ベース電流IB11 は200μA程度、
電流I15は100μA程度流れてしまう。
場合、ベース電流IB11 を制御する能力が不十分で、無
負荷の場合でも、ベース電流IB11 は200μA程度、
電流I15は100μA程度流れてしまう。
【0042】
【発明が解決しようとする課題】前記のように、図6の
従来回路では、出力トランジスタQ11が飽和領域にある
ときのベース電流IB11 を抑えることができるものの、
まだその抑制が不十分であり、ベース電流IB11 の制御
回路の電流も大きいという問題がある。
従来回路では、出力トランジスタQ11が飽和領域にある
ときのベース電流IB11 を抑えることができるものの、
まだその抑制が不十分であり、ベース電流IB11 の制御
回路の電流も大きいという問題がある。
【0043】本発明は、上記の点に鑑みてなされたもの
で、出力トランジスタが飽和領域にあるときの出力トラ
ンジスタのベース電流を十分抑えることができ、ベース
電流の制御に要する電流も小さくでき、入力電流を小さ
くできる、定電圧回路を提供することを目的とする。
で、出力トランジスタが飽和領域にあるときの出力トラ
ンジスタのベース電流を十分抑えることができ、ベース
電流の制御に要する電流も小さくでき、入力電流を小さ
くできる、定電圧回路を提供することを目的とする。
【0044】
【課題を解決するための手段】請求項1の発明の定電圧
回路は、出力電圧を負荷に供給する出力トランジスタ
と、前記出力電圧と規定電圧との差に応じた出力信号を
生成する誤差増幅器と、前記誤差増幅器の出力信号に応
じて、前記出力トランジスタのベース側ドライブ電流を
供給するドライブ電流供給回路を有する定電圧回路にお
いて、前記出力トランジスタとベース及びエミッタが共
通接続されており、前記出力トランジスタとのエミッタ
面積比がN1 :1に設定された第1のトランジスタと、
前記第1のトランジスタのコレクタに入力側トランジス
タのコレクタが接続されており、前記入力側トランジス
タと出力側トランジスタのエミッタ面積比がN 4 :1に
設定された第1のカレントミラー回路と、前記ドライブ
電流供給回路内に設けられ、前記誤差増幅器の出力信号
に応じて、前記出力トランジスタのドライブ電流の1/
N2 倍のコレクタ電流を生成する第2のトランジスタ
と、前記第2のトランジスタとベース及びエミッタが共
通接続され、かつ、コレクタが前記第1のカレントミラ
ー回路の出力側トランジスタのコレクタに接続されてお
り、前記第2のトランジスタとのエミッタ面積比が
N3 :1に設定された第3のトランジスタと、前記第1
のカレントミラー回路の出力側トランジスタと前記第3
のトランジスタの接続点と前記誤差増幅器の入力端子と
の間に接続されており、前記出力トランジスタが飽和領
域にあるときに、前記誤差増幅器の入力端子にドライブ
電流制御電流を供給するスイッチ素子とを有する構成と
する。
回路は、出力電圧を負荷に供給する出力トランジスタ
と、前記出力電圧と規定電圧との差に応じた出力信号を
生成する誤差増幅器と、前記誤差増幅器の出力信号に応
じて、前記出力トランジスタのベース側ドライブ電流を
供給するドライブ電流供給回路を有する定電圧回路にお
いて、前記出力トランジスタとベース及びエミッタが共
通接続されており、前記出力トランジスタとのエミッタ
面積比がN1 :1に設定された第1のトランジスタと、
前記第1のトランジスタのコレクタに入力側トランジス
タのコレクタが接続されており、前記入力側トランジス
タと出力側トランジスタのエミッタ面積比がN 4 :1に
設定された第1のカレントミラー回路と、前記ドライブ
電流供給回路内に設けられ、前記誤差増幅器の出力信号
に応じて、前記出力トランジスタのドライブ電流の1/
N2 倍のコレクタ電流を生成する第2のトランジスタ
と、前記第2のトランジスタとベース及びエミッタが共
通接続され、かつ、コレクタが前記第1のカレントミラ
ー回路の出力側トランジスタのコレクタに接続されてお
り、前記第2のトランジスタとのエミッタ面積比が
N3 :1に設定された第3のトランジスタと、前記第1
のカレントミラー回路の出力側トランジスタと前記第3
のトランジスタの接続点と前記誤差増幅器の入力端子と
の間に接続されており、前記出力トランジスタが飽和領
域にあるときに、前記誤差増幅器の入力端子にドライブ
電流制御電流を供給するスイッチ素子とを有する構成と
する。
【0045】請求項2の発明では、前記ドライブ電流供
給回路は、前記出力トランジスタのベース側ドライブ電
流を供給する出力側トランジスタと入力側トランジスタ
のエミッタ面積比がN2 :1に設定された第2のカレン
トミラー回路と、前記第2のカレントミラー回路の入力
側トランジスタのコレクタにコレクタが接続されてお
り、前記誤差増幅器の出力信号に応じて、前記出力トラ
ンジスタのドライブ電流の1/N2 倍のコレクタ電流を
生成する第2のトランジスタとから構成される。
給回路は、前記出力トランジスタのベース側ドライブ電
流を供給する出力側トランジスタと入力側トランジスタ
のエミッタ面積比がN2 :1に設定された第2のカレン
トミラー回路と、前記第2のカレントミラー回路の入力
側トランジスタのコレクタにコレクタが接続されてお
り、前記誤差増幅器の出力信号に応じて、前記出力トラ
ンジスタのドライブ電流の1/N2 倍のコレクタ電流を
生成する第2のトランジスタとから構成される。
【0046】請求項3の発明は、請求項2の定電圧回路
において、前記第2のカレントミラー回路の入力側トラ
ンジスタのエミッタと電源端子間に抵抗を設けた構成と
する。
において、前記第2のカレントミラー回路の入力側トラ
ンジスタのエミッタと電源端子間に抵抗を設けた構成と
する。
【0047】
【作用】請求項1の発明では、出力トランジスタが飽和
領域にあり、電流増幅率が通常動作時に比べて低下し
て、(N1 ・N4 )/(N2 ・N3 )なる値になると、
スイッチ素子を介して、ドライブ電流制御電流が、前記
誤差増幅器の入力端子に流入する。これにより、出力ト
ランジスタのベース側ドライブ電流が抑制される。
領域にあり、電流増幅率が通常動作時に比べて低下し
て、(N1 ・N4 )/(N2 ・N3 )なる値になると、
スイッチ素子を介して、ドライブ電流制御電流が、前記
誤差増幅器の入力端子に流入する。これにより、出力ト
ランジスタのベース側ドライブ電流が抑制される。
【0048】N1 ・N4 の値、及びN2 ・N3 の値を大
きく設定することができ、第1のカレントミラー回路と
第3のトランジスタに流れる電流の値を小さくすること
ができるため、ドライブ電流を制御するために要する電
流を小さくできる。かつ、スイッチ素子には、極僅かな
値のドライブ電流制御電流を流すだけで、誤差増幅器の
出力信号を大きく変えて、出力トランジスタのドライブ
電流を充分抑制することができる。
きく設定することができ、第1のカレントミラー回路と
第3のトランジスタに流れる電流の値を小さくすること
ができるため、ドライブ電流を制御するために要する電
流を小さくできる。かつ、スイッチ素子には、極僅かな
値のドライブ電流制御電流を流すだけで、誤差増幅器の
出力信号を大きく変えて、出力トランジスタのドライブ
電流を充分抑制することができる。
【0049】このように、ドライブ電流の制御に要する
電流を小さくでき、かつ、ドライブ電流を充分抑制する
ことができるため、従来回路に比べて、出力トランジス
タが飽和領域にあるときの回路の入力電流を小さくする
ことを可能とする。
電流を小さくでき、かつ、ドライブ電流を充分抑制する
ことができるため、従来回路に比べて、出力トランジス
タが飽和領域にあるときの回路の入力電流を小さくする
ことを可能とする。
【0050】請求項2の発明では、出力トランジスタが
飽和領域にあるときに小さな入力電流でドライブ電流を
抑制できる定電圧回路を、簡単な回路構成で、実現する
ことを可能とする。
飽和領域にあるときに小さな入力電流でドライブ電流を
抑制できる定電圧回路を、簡単な回路構成で、実現する
ことを可能とする。
【0051】請求項3の発明では、出力トランジスタが
飽和領域にあるときの出力トランジスタの電流増幅率の
変化を小さくでき、回路設計をより容易にすることを可
能とする。
飽和領域にあるときの出力トランジスタの電流増幅率の
変化を小さくでき、回路設計をより容易にすることを可
能とする。
【0052】
【実施例】図1は本発明の第1実施例の定電圧回路11
の回路図を示す。図1において、図6と同一構成部分に
は、同一符号を付し、適宜説明を省略する。
の回路図を示す。図1において、図6と同一構成部分に
は、同一符号を付し、適宜説明を省略する。
【0053】定電圧回路11は、入力電圧Vinを供給さ
れて、規定の定電圧Vout =VOCを生成し、負荷回路に
供給する回路である。基準電圧VZ を生成する定電圧ダ
イオードDZ のアノードは接地され、カソードには、定
電流源21から定電流IZ が供給される。基準電圧VZ
は、誤差増幅器A1 の反転入力端子に供給される。
れて、規定の定電圧Vout =VOCを生成し、負荷回路に
供給する回路である。基準電圧VZ を生成する定電圧ダ
イオードDZ のアノードは接地され、カソードには、定
電流源21から定電流IZ が供給される。基準電圧VZ
は、誤差増幅器A1 の反転入力端子に供給される。
【0054】誤差増幅器A1 の非反転入力端子には、出
力電圧Vout を抵抗R1 ,R2 で分圧した電圧VS が供
給される。抵抗R1 ,R2 の比は、出力電圧Vout が規
定値VOCであるときに、電圧VS =VZ となるように設
定してある。
力電圧Vout を抵抗R1 ,R2 で分圧した電圧VS が供
給される。抵抗R1 ,R2 の比は、出力電圧Vout が規
定値VOCであるときに、電圧VS =VZ となるように設
定してある。
【0055】誤差増幅器A1 は、例えば差動増幅器で構
成され、出力電圧がPNP型トランジスタQ3 (第2の
トランジスタ)のベースに供給される。誤差増幅器A1
の出力電流は、トランジスタQ3 ,Q3aのベース電流と
して、出力端子に流入する。トランジスタQ3 のエミッ
タは、入力電圧Vinが供給される入力端子T11に接続さ
れている。トランジスタQ3a(第3のトランジスタ)
は、トランジスタQ3 とミラー接続であり、ベース及び
エミッタが共通に接続されている。
成され、出力電圧がPNP型トランジスタQ3 (第2の
トランジスタ)のベースに供給される。誤差増幅器A1
の出力電流は、トランジスタQ3 ,Q3aのベース電流と
して、出力端子に流入する。トランジスタQ3 のエミッ
タは、入力電圧Vinが供給される入力端子T11に接続さ
れている。トランジスタQ3a(第3のトランジスタ)
は、トランジスタQ3 とミラー接続であり、ベース及び
エミッタが共通に接続されている。
【0056】ダイオード接続のNPN型トランジスタQ
2aは、エミッタが接地され、コレクタがトランジスタQ
3 のコレクタに接続されている。NPN型トランジスタ
Q2は、トランジスタQ2aとミラー接続であり、ベース
及びエミッタが共通に接続されている。トランジスタQ
2a,Q2 により第2のカレントミラー回路を構成してい
る。
2aは、エミッタが接地され、コレクタがトランジスタQ
3 のコレクタに接続されている。NPN型トランジスタ
Q2は、トランジスタQ2aとミラー接続であり、ベース
及びエミッタが共通に接続されている。トランジスタQ
2a,Q2 により第2のカレントミラー回路を構成してい
る。
【0057】PNP型の出力トランジスタQ1 は、エミ
ッタが入力電圧Vinが供給される入力端子T11に接続さ
れ、コレクタが出力端子T12に接続されている。PNP
型のトランジスタQ1a(第1のトランジスタ)は、トラ
ンジスタQ1 とミラー接続であり、エミッタ及びベース
がトランジスタQ1 と共通接続されている。また、トラ
ンジスタQ1 のベースエミッタ間には、抵抗R3 が接続
されている。
ッタが入力電圧Vinが供給される入力端子T11に接続さ
れ、コレクタが出力端子T12に接続されている。PNP
型のトランジスタQ1a(第1のトランジスタ)は、トラ
ンジスタQ1 とミラー接続であり、エミッタ及びベース
がトランジスタQ1 と共通接続されている。また、トラ
ンジスタQ1 のベースエミッタ間には、抵抗R3 が接続
されている。
【0058】トランジスタQ1 のベースは、トランジス
タQ2aのコレクタに接続されている。ダイオード接続の
NPN型トランジスタQ4 は、エミッタが接地され、コ
レクタがトランジスタQ1aのコレクタに接続されてい
る。NPN型トランジスタQ4aは、トランジスタQ4 と
ミラー接続であり、ベース及びエミッタが共通に接続さ
れている。トランジスタQ4 ,Q4aにより第1のカレン
トミラー回路を構成している。
タQ2aのコレクタに接続されている。ダイオード接続の
NPN型トランジスタQ4 は、エミッタが接地され、コ
レクタがトランジスタQ1aのコレクタに接続されてい
る。NPN型トランジスタQ4aは、トランジスタQ4 と
ミラー接続であり、ベース及びエミッタが共通に接続さ
れている。トランジスタQ4 ,Q4aにより第1のカレン
トミラー回路を構成している。
【0059】トランジスタQ4aのコレクタは、トランジ
スタQ3aのコレクタに接続されている。
スタQ3aのコレクタに接続されている。
【0060】また、ダイオードD1 (スイッチ素子)の
アノードはトランジスタQ3aのコレクタに接続され、カ
ソードは誤差増幅器A1 の非反転入力端子に接続されて
いる。
アノードはトランジスタQ3aのコレクタに接続され、カ
ソードは誤差増幅器A1 の非反転入力端子に接続されて
いる。
【0061】トランジスタQ3 ,Q2a,Q2 は、トラン
ジスタQ1 のベース電流IB1を供給するドライブ電流供
給回路を構成する。
ジスタQ1 のベース電流IB1を供給するドライブ電流供
給回路を構成する。
【0062】トランジスタQ1a,Q4 ,Q4a,Q3a、ダ
イオードD1 は、トランジスタQ1のベース電流IB1の
制御回路を構成する。このベース電流IB1の制御回路に
より、後述するように、入力電圧Vinが小さく、トラン
ジスタQ1 が飽和領域にあるときのトランジスタQ1 の
ベース電流IB1を抑える。
イオードD1 は、トランジスタQ1のベース電流IB1の
制御回路を構成する。このベース電流IB1の制御回路に
より、後述するように、入力電圧Vinが小さく、トラン
ジスタQ1 が飽和領域にあるときのトランジスタQ1 の
ベース電流IB1を抑える。
【0063】ミラー接続のトランジスタQ1 とトランジ
スタQ1aは、エミッタ面積比をm1:n1 =N1 :1に
設定してある。また、ミラー接続のトランジスタQ2 と
トランジスタQ2aは、エミッタ面積比をm2 :n2 =N
2 :1に設定してある。また、ミラー接続のトランジス
タQ3 とトランジスタQ3aは、エミッタ面積比をm3:
n3 =N3 :1に設定してある。また、ミラー接続のト
ランジスタQ4 とトランジスタQ4aは、エミッタ面積比
をm4 :n4 =N4 :1に設定してある。
スタQ1aは、エミッタ面積比をm1:n1 =N1 :1に
設定してある。また、ミラー接続のトランジスタQ2 と
トランジスタQ2aは、エミッタ面積比をm2 :n2 =N
2 :1に設定してある。また、ミラー接続のトランジス
タQ3 とトランジスタQ3aは、エミッタ面積比をm3:
n3 =N3 :1に設定してある。また、ミラー接続のト
ランジスタQ4 とトランジスタQ4aは、エミッタ面積比
をm4 :n4 =N4 :1に設定してある。
【0064】図2(A)は、入力電圧Vinとトランジス
タQ1 のhfe1 の関係の説明図を示す。入力電圧Vin
が小さく、出力電圧の規定値VOC以下であるとき、トラ
ンジスタQ1 は飽和領域にある。この場合、トランジス
タQ1 のhfe1 は、通常動作時の値hfe1Sに比べて
小さくなる。
タQ1 のhfe1 の関係の説明図を示す。入力電圧Vin
が小さく、出力電圧の規定値VOC以下であるとき、トラ
ンジスタQ1 は飽和領域にある。この場合、トランジス
タQ1 のhfe1 は、通常動作時の値hfe1Sに比べて
小さくなる。
【0065】図2(A)では、入力電圧VinがVin0 以
上のとき、トランジスタQ1 が飽和領域を抜けて、hf
e1 は、通常動作時の値hfe1Sにほぼ一致している。
入力電圧VinがVin0 以下では、トランジスタQ1 が飽
和領域に入り、hfe1 が低下している。
上のとき、トランジスタQ1 が飽和領域を抜けて、hf
e1 は、通常動作時の値hfe1Sにほぼ一致している。
入力電圧VinがVin0 以下では、トランジスタQ1 が飽
和領域に入り、hfe1 が低下している。
【0066】まず、入力電圧Vinが出力電圧の規定値V
OCに対して十分大きい、定常動作時について説明する。
トランジスタQ3 のコレクタ電流I3 は、そのまま、ト
ランジスタQ2aのコレクタ電流I2aとなる。トランジス
タQ2 には、トランジスタQ 2aのコレクタ電流I2aのm
2 /n2 倍の値のコレクタ電流I2 が流れる。このコレ
クタ電流I2 が、トランジスタQ1 のベース電流I
B1(ドライブ電流)となる。なお、m1 >>n1 に設定
してあるため、トランジスタQ1aのベース電流I
B1 a は、IB1に比べて十分小さくなるため、無視でき
る。トランジスタQ1 には、ベース電流IB1のhfe1
倍のコレクタ電流IC1が流れる。コレクタ電流IC1は、
出力端子T12に接続された負荷回路と、抵抗R1 ,R2
の直列回路に流れる。
OCに対して十分大きい、定常動作時について説明する。
トランジスタQ3 のコレクタ電流I3 は、そのまま、ト
ランジスタQ2aのコレクタ電流I2aとなる。トランジス
タQ2 には、トランジスタQ 2aのコレクタ電流I2aのm
2 /n2 倍の値のコレクタ電流I2 が流れる。このコレ
クタ電流I2 が、トランジスタQ1 のベース電流I
B1(ドライブ電流)となる。なお、m1 >>n1 に設定
してあるため、トランジスタQ1aのベース電流I
B1 a は、IB1に比べて十分小さくなるため、無視でき
る。トランジスタQ1 には、ベース電流IB1のhfe1
倍のコレクタ電流IC1が流れる。コレクタ電流IC1は、
出力端子T12に接続された負荷回路と、抵抗R1 ,R2
の直列回路に流れる。
【0067】負荷の変動等によらず、出力電圧Vout が
規定の電圧VOCを維持するように、誤差増幅器A1 の働
きにより、トランジスタQ3 のベース電流が制御され
る。
規定の電圧VOCを維持するように、誤差増幅器A1 の働
きにより、トランジスタQ3 のベース電流が制御され
る。
【0068】トランジスタQ4 には、トランジスタQ1a
のコレクタ電流I1aがそのまま、コレクタ電流I4 とし
て流れる。
のコレクタ電流I1aがそのまま、コレクタ電流I4 とし
て流れる。
【0069】トランジスタQ3aのコレクタ電流I3aは、
I3a=I3 ・(n3 /m3 )=IB1・(n2 /m2 )・
(n3 /m3 )=(IC1/hfe1S)・(n2 /m2 )
・(n3 /m3 )=(IC1/hfe1S)/(N2 ・
N3 ) なる値となる。
I3a=I3 ・(n3 /m3 )=IB1・(n2 /m2 )・
(n3 /m3 )=(IC1/hfe1S)・(n2 /m2 )
・(n3 /m3 )=(IC1/hfe1S)/(N2 ・
N3 ) なる値となる。
【0070】定常動作時における、トランジスタQ1 の
hfe1S=IC1/IB1の値は、大きな値、例えば、10
0〜200程度の値となる。また、後述するように、エ
ミッタ面積比N1 ,N2 ,N3 ,N4 は、 hfe1S・
(N2 ・N3 )>N1 ・N4となるように設定する。
hfe1S=IC1/IB1の値は、大きな値、例えば、10
0〜200程度の値となる。また、後述するように、エ
ミッタ面積比N1 ,N2 ,N3 ,N4 は、 hfe1S・
(N2 ・N3 )>N1 ・N4となるように設定する。
【0071】トランジスタQ4aには、I4a=I4 ・(n
4 /m4 )=IC1・(n1 /m1 )・(n4 /m4 )=
IC1/(N1 ・N4 ) なる値のコレクタ電流I4aが流
れようとする。しかし、前記のように、hfe1S・(N
2 ・N3 )>N1 ・N4 であるため、トランジスタQ4a
には、IC1/(N1 ・N4 )よりかなり小さな値である
電流I3a=(IC1/hfe1S)/(N2 ・N3 )しか流
れない。従って、トランジスタQ4aは、定常動作時に
は、飽和状態となっている。このとき、トランジスタQ
3aのコレクタ電圧は、接地電位に近い値となっており、
ダイオードD1 は、オフとなっている。
4 /m4 )=IC1・(n1 /m1 )・(n4 /m4 )=
IC1/(N1 ・N4 ) なる値のコレクタ電流I4aが流
れようとする。しかし、前記のように、hfe1S・(N
2 ・N3 )>N1 ・N4 であるため、トランジスタQ4a
には、IC1/(N1 ・N4 )よりかなり小さな値である
電流I3a=(IC1/hfe1S)/(N2 ・N3 )しか流
れない。従って、トランジスタQ4aは、定常動作時に
は、飽和状態となっている。このとき、トランジスタQ
3aのコレクタ電圧は、接地電位に近い値となっており、
ダイオードD1 は、オフとなっている。
【0072】次に、入力電圧Vinが規定の出力電圧VOC
以下となり、トランジスタQ1 が飽和領域にあるときの
動作について説明する。
以下となり、トランジスタQ1 が飽和領域にあるときの
動作について説明する。
【0073】入力電圧VinがトランジスタQ1 が飽和領
域に入る電圧Vin0 以下となり(図2(A)参照)、h
fe1 がある程度小さくなったときに、トランジスタQ
4aのコレクタ・エミッタ間電圧が大きくなり、トランジ
スタQ4aが能動領域に入る。このとき、以下の関係が成
立する。
域に入る電圧Vin0 以下となり(図2(A)参照)、h
fe1 がある程度小さくなったときに、トランジスタQ
4aのコレクタ・エミッタ間電圧が大きくなり、トランジ
スタQ4aが能動領域に入る。このとき、以下の関係が成
立する。
【0074】トランジスタQ1aのコレクタ電流I1aにつ
いては、下記(1) 式が成立する。
いては、下記(1) 式が成立する。
【0075】 I1a=IC1・(n1 /m1 )=IC1/N1 (6) また、トランジスタQ4 のコレクタ電流I4 とトランジ
スタQ4aのコレクタ電流I4aには、下記(7) 式が成立す
る。
スタQ4aのコレクタ電流I4aには、下記(7) 式が成立す
る。
【0076】 I4a=I4 ・(n4 /m4 )=I4 /N4 =I1a/N4 (7) また、トランジスタQ2 のコレクタ電流I2 とトランジ
スタQ2aのコレクタ電流I2aには、下記(8) 式が成立す
る。
スタQ2aのコレクタ電流I2aには、下記(8) 式が成立す
る。
【0077】 I2a=I2 ・(n2 /m2 )=I2 /N2 =IB1/N2 (8) また、トランジスタQ3 のコレクタ電流I3 とトランジ
スタQ3aのコレクタ電流I3aには、下記(9) 式が成立す
る。
スタQ3aのコレクタ電流I3aには、下記(9) 式が成立す
る。
【0078】 I3a=I3 ・(n3 /m3 )=I3 /N3 =I2a/N3 (9) ダイオードD1 がオフで、ダイオードD1 の電流ID1=
0とすると、電流I3a a =I4aである。このとき、式
(6) 〜(9) から、トランジスタQ1 のhfe1 は、下記
(10)式で表せる。
0とすると、電流I3a a =I4aである。このとき、式
(6) 〜(9) から、トランジスタQ1 のhfe1 は、下記
(10)式で表せる。
【0079】 IC1/IB1=(N1 ・N4 )/(N2 ・N3 )=hfe1L (10) トランジスタQ1 のhfe1 が低下して、hfe1Lとな
ったときに、以下のようにして、ダイオードD1 がオフ
からオンに切り換わる。
ったときに、以下のようにして、ダイオードD1 がオフ
からオンに切り換わる。
【0080】ダイオードD1 がオフのとき、ダイオード
D1 のカソード電圧は、ほぼ、VZである。hfe1 が
低下して、hfe1L以下になろうとすると、ベース電流
IB1が増加して、トランジスタQ3aのコレクタ電流I3a
が増加しようとする。これにより、トランジスタQ3aの
コレクタ電圧が持ち上がり、VZ +VF の電圧以上とな
り、ダイオードD1 がオンとなる。
D1 のカソード電圧は、ほぼ、VZである。hfe1 が
低下して、hfe1L以下になろうとすると、ベース電流
IB1が増加して、トランジスタQ3aのコレクタ電流I3a
が増加しようとする。これにより、トランジスタQ3aの
コレクタ電圧が持ち上がり、VZ +VF の電圧以上とな
り、ダイオードD1 がオンとなる。
【0081】このように、ダイオードD1 がオンとなる
と、電流ID1(ドライブ電流制御電流)がトランジスタ
Q3aのコレクタから抵抗R1 と抵抗R2 の接続点に流れ
込み、誤差増幅器A1 の非反転入力端子の電圧が上昇す
る。これにより、誤差増幅器A1 の出力に流れ込む電
流,即ち、トランジスタQ3 のベース電流が減少する。
従って、トランジスタQ2aのコレクタ電流I2aが減少
し、これに伴い、トランジスタQ2 のコレクタ電流
I2 ,即ち、トランジスタQ1 のベース電流IB1が減少
する。
と、電流ID1(ドライブ電流制御電流)がトランジスタ
Q3aのコレクタから抵抗R1 と抵抗R2 の接続点に流れ
込み、誤差増幅器A1 の非反転入力端子の電圧が上昇す
る。これにより、誤差増幅器A1 の出力に流れ込む電
流,即ち、トランジスタQ3 のベース電流が減少する。
従って、トランジスタQ2aのコレクタ電流I2aが減少
し、これに伴い、トランジスタQ2 のコレクタ電流
I2 ,即ち、トランジスタQ1 のベース電流IB1が減少
する。
【0082】このようにして、トランジスタQ1 が飽和
領域に入り、hfe1 が hfe1L=(N1 ・N4 )/
(N2 ・N3 )に低下したときに、ダイオードD1 に電
流I D1が流れて、トランジスタQ1 のベース電流IB1が
抑制される。
領域に入り、hfe1 が hfe1L=(N1 ・N4 )/
(N2 ・N3 )に低下したときに、ダイオードD1 に電
流I D1が流れて、トランジスタQ1 のベース電流IB1が
抑制される。
【0083】図2(B)は、入力電圧Vinとダイオード
D1 の電流ID1の関係を示す図である。なお、入力電圧
Vinは、図2(A)と同じスケールである。図2(B)
に示すように、入力電圧VinがVin0 以下でトランジス
タQ1 が飽和領域に入り、hfe1 がhfe1Lに低下し
たところで、ダイオードD1 に電流ID1が流れ始めてお
り、Vin1 の電圧で、ピーク値に達している。
D1 の電流ID1の関係を示す図である。なお、入力電圧
Vinは、図2(A)と同じスケールである。図2(B)
に示すように、入力電圧VinがVin0 以下でトランジス
タQ1 が飽和領域に入り、hfe1 がhfe1Lに低下し
たところで、ダイオードD1 に電流ID1が流れ始めてお
り、Vin1 の電圧で、ピーク値に達している。
【0084】(N1 ・N4 )/(N2 ・N3 )の値は、
トランジスタQ1 のhfe特性に合わせて設定する。例
えば、通常動作時のhfe1 が100〜200程度の場
合、例えば(N1 ・N4 )/(N2 ・N3 )=40程度
に設定して、hfe1 が40に低下したところで、ベー
ス電流IB1の制御回路が動作開始するように設定する。
トランジスタQ1 のhfe特性に合わせて設定する。例
えば、通常動作時のhfe1 が100〜200程度の場
合、例えば(N1 ・N4 )/(N2 ・N3 )=40程度
に設定して、hfe1 が40に低下したところで、ベー
ス電流IB1の制御回路が動作開始するように設定する。
【0085】図3は、図1の回路における、入力電圧V
inと入力電流Iinの関係の説明図を示す。図3は、負荷
回路の負荷電流が0(無負荷時)のときの、入力電圧V
inと入力電流Iinの関係を示す。
inと入力電流Iinの関係の説明図を示す。図3は、負荷
回路の負荷電流が0(無負荷時)のときの、入力電圧V
inと入力電流Iinの関係を示す。
【0086】図3では、本実施例での入力電流Iinを実
線で示し、図6の従来回路での入力電流Iinを破線で示
している。
線で示し、図6の従来回路での入力電流Iinを破線で示
している。
【0087】本実施例では、N1 ・N4 の値、及びN2
・N3 の値を大きく設定することができ、これにより、
制御回路の電流I4 +I3aの値を小さくすることができ
る。かつ、ダイオードD1 には、極僅かな値の電流ID1
を流すだけで、誤差増幅器A 1 の出力電圧を大きく変え
て、トランジスタQ3 のコレクタ電流I3 を制御して、
ベース電流IB1を充分抑制できる。
・N3 の値を大きく設定することができ、これにより、
制御回路の電流I4 +I3aの値を小さくすることができ
る。かつ、ダイオードD1 には、極僅かな値の電流ID1
を流すだけで、誤差増幅器A 1 の出力電圧を大きく変え
て、トランジスタQ3 のコレクタ電流I3 を制御して、
ベース電流IB1を充分抑制できる。
【0088】このため、本実施例では、従来回路に比べ
て、ベース電流IB1を充分抑制でき、かつ、ベース電流
IB1の制御回路の電流を小さくできる。また、コレクタ
電流IC1が小さい領域においても、充分ベース電流をI
B1抑制でき、hfe1 を従来回路よりも大きくすること
ができる。このため、従来回路に比べて、出力トランジ
スタQ1 が飽和領域にあるときの入力電流Iinを小さく
することができる。
て、ベース電流IB1を充分抑制でき、かつ、ベース電流
IB1の制御回路の電流を小さくできる。また、コレクタ
電流IC1が小さい領域においても、充分ベース電流をI
B1抑制でき、hfe1 を従来回路よりも大きくすること
ができる。このため、従来回路に比べて、出力トランジ
スタQ1 が飽和領域にあるときの入力電流Iinを小さく
することができる。
【0089】例えば、図6の従来回路の場合、無負荷時
の入力電流Iinのピーク値が数百μAになるのに対し
て、本実施例では、入力電流Iinのピーク値を数十μA
に抑えることができる。
の入力電流Iinのピーク値が数百μAになるのに対し
て、本実施例では、入力電流Iinのピーク値を数十μA
に抑えることができる。
【0090】図1の回路での具体例として、通常動作時
でのトランジスタQ1 のhfe1 が100〜200程度
の場合に、m1 =200,n1 =1(N1 =200)、
m4=3,n4 =1(N4 =3)、m2 =16,n2 =
1(N2 =16)、m3 =1,n3 =1(N3 =1)に
設定した例について説明する。この場合、hfe1L=
(N1 ・N4 )/(N2 ・N3 )=37.5に設定され
る。
でのトランジスタQ1 のhfe1 が100〜200程度
の場合に、m1 =200,n1 =1(N1 =200)、
m4=3,n4 =1(N4 =3)、m2 =16,n2 =
1(N2 =16)、m3 =1,n3 =1(N3 =1)に
設定した例について説明する。この場合、hfe1L=
(N1 ・N4 )/(N2 ・N3 )=37.5に設定され
る。
【0091】Vinが規定の出力電圧VOC(例えば5V)
よりも大きい通常動作時において、コレクタ電流IC1=
5mAの条件で、下記の実測値が得られている。
よりも大きい通常動作時において、コレクタ電流IC1=
5mAの条件で、下記の実測値が得られている。
【0092】IB1=I2 =25μA I2a=1.6μA I3 =I3a=I4a=1.8μA I4 =19μA ID1=0μA トランジスタQ1 のhfe1 =5mA/25μA=20
0 このとき、ダイオードD11はオフである。また、トラン
ジスタQ4aは、飽和状態であり、I4 /I4aの値は、N
4 よりも大きな値となっている。
0 このとき、ダイオードD11はオフである。また、トラン
ジスタQ4aは、飽和状態であり、I4 /I4aの値は、N
4 よりも大きな値となっている。
【0093】Vinが規定の出力電圧Vout 以下であり、
トランジスタQ1 が飽和領域にあるときにおいて、コレ
クタ電流IC1=5mAの条件で、下記の実測値が得られ
ている。
トランジスタQ1 が飽和領域にあるときにおいて、コレ
クタ電流IC1=5mAの条件で、下記の実測値が得られ
ている。
【0094】IB1=I2 =150μA I2a=9μA I3 =10μA I3a=10.1μA I4 =30μA I4a=10μA ID1=0.1μA トランジスタQ1 のhfe1 =5mA/150μA=3
3.3 このように、トランジスタQ1 が飽和領域にあるとき、
トランジスタQ3aからダイオードD1 に電流ID1が流れ
ることにより、ベース電流IB1が抑制される。
3.3 このように、トランジスタQ1 が飽和領域にあるとき、
トランジスタQ3aからダイオードD1 に電流ID1が流れ
ることにより、ベース電流IB1が抑制される。
【0095】本実施例では、この例のように、図6の従
来回路に比べて、ベース電流IB1の制御回路の電流I4
+I3aの値を小さくすることができる。かつ、ダイオー
ドD 1 には、極僅かな値の電流ID1を流すだけで、ベー
ス電流IB1を充分抑制できる。
来回路に比べて、ベース電流IB1の制御回路の電流I4
+I3aの値を小さくすることができる。かつ、ダイオー
ドD 1 には、極僅かな値の電流ID1を流すだけで、ベー
ス電流IB1を充分抑制できる。
【0096】結果として、ベース電流IB1を充分、抑制
することができ、hfe1 の実測値は、理論値(N1 ・
N4 )/(N2 ・N3 )=37.5にかなり近い値にす
ることができている。
することができ、hfe1 の実測値は、理論値(N1 ・
N4 )/(N2 ・N3 )=37.5にかなり近い値にす
ることができている。
【0097】また、コレクタ電流IC1が小さくなった場
合でも、ベース電流IB1を制御する能力が十分あり、無
負荷の場合は、ベース電流IB1を10μA程度に抑制で
き、ベース電流IB1の制御回路の電流I4 +I3aの値は
数μA程度と小さくすることができる。
合でも、ベース電流IB1を制御する能力が十分あり、無
負荷の場合は、ベース電流IB1を10μA程度に抑制で
き、ベース電流IB1の制御回路の電流I4 +I3aの値は
数μA程度と小さくすることができる。
【0098】図4は、本発明の第2実施例の定電圧回路
11A の回路図を示す。図4において、図1と同一構成
部分には、同一符号を付し、適宜説明を省略する。
11A の回路図を示す。図4において、図1と同一構成
部分には、同一符号を付し、適宜説明を省略する。
【0099】第2実施例では、トランジスタQ2aのエミ
ッタ・接地間に抵抗R4 を設けている点だけが、図1の
第1実施例の回路と異なる。
ッタ・接地間に抵抗R4 を設けている点だけが、図1の
第1実施例の回路と異なる。
【0100】図5は、トランジスタQ1 が飽和領域にあ
るときの、電流IC1とhfe1 の関係の説明図を示す。
図5で、破線は第1実施例の場合を示し、実線が第2実
施例の場合を示す。
るときの、電流IC1とhfe1 の関係の説明図を示す。
図5で、破線は第1実施例の場合を示し、実線が第2実
施例の場合を示す。
【0101】出力トランジスタQ1 のコレクタ電流IC1
が大きくなると、電流IB1,I2 が増加するため、抵抗
R4 により、トランジスタQ2aのエミッタ電圧が上が
り、トランジスタQ2aのベース・エミッタ間電圧VBEが
圧縮されていく。これにより、実質的な、エミッタ面積
比N2 =m2 /n2 が大きくなり、hfe1L=(N1 ・
N4 )/(N2 ・N3 )の値が抑制される。従って、h
fe1 の値は、図5の実線に示すように、ある程度以上
のIC1では、ほぼ一定の値となる。
が大きくなると、電流IB1,I2 が増加するため、抵抗
R4 により、トランジスタQ2aのエミッタ電圧が上が
り、トランジスタQ2aのベース・エミッタ間電圧VBEが
圧縮されていく。これにより、実質的な、エミッタ面積
比N2 =m2 /n2 が大きくなり、hfe1L=(N1 ・
N4 )/(N2 ・N3 )の値が抑制される。従って、h
fe1 の値は、図5の実線に示すように、ある程度以上
のIC1では、ほぼ一定の値となる。
【0102】このため、第2実施例では、トランジスタ
Q1 が飽和領域にあるときに、負荷電流の変化によるダ
イオードD1 の電流変化を小さくできる。これにより、
回路の設計をより容易とすることができる。
Q1 が飽和領域にあるときに、負荷電流の変化によるダ
イオードD1 の電流変化を小さくできる。これにより、
回路の設計をより容易とすることができる。
【0103】
【発明の効果】上述の如く、請求項1の発明によれば、
出力トランジスタのドライブ電流の制御に要する電流を
小さくでき、かつ、ドライブ電流を充分抑制することが
できるため、従来回路に比べて、出力トランジスタが飽
和領域にあるときの回路の入力電流を小さくすることが
できる。
出力トランジスタのドライブ電流の制御に要する電流を
小さくでき、かつ、ドライブ電流を充分抑制することが
できるため、従来回路に比べて、出力トランジスタが飽
和領域にあるときの回路の入力電流を小さくすることが
できる。
【0104】請求項2の発明によれば、出力トランジス
タが飽和領域にあるときに小さな入力電流でドライブ電
流を抑制できる定電圧回路を、簡単な回路構成で、実現
することができる。
タが飽和領域にあるときに小さな入力電流でドライブ電
流を抑制できる定電圧回路を、簡単な回路構成で、実現
することができる。
【0105】請求項3の発明によれば、出力トランジス
タが飽和領域にあるときの出力トランジスタの電流増幅
率の変化を小さくでき、回路設計をより容易にすること
ができる。
タが飽和領域にあるときの出力トランジスタの電流増幅
率の変化を小さくでき、回路設計をより容易にすること
ができる。
【図1】本発明の第1実施例の定電圧回路の回路図であ
る。
る。
【図2】図1の回路での、入力電圧と出力トランジスタ
のhfe,ダイオード電流の関係の説明図である。
のhfe,ダイオード電流の関係の説明図である。
【図3】図1の回路での、入力電圧と入力電流の関係の
説明図である。
説明図である。
【図4】本発明の第2実施例の定電圧回路の回路図であ
る。
る。
【図5】出力トランジスタのコレクタ電流とhfeの関
係の説明図である。
係の説明図である。
【図6】従来の一例の定電圧回路の回路図である。
【図7】図6の回路での、入力電圧と出力トランジスタ
のhfe,ダイオード電流の関係の説明図である。
のhfe,ダイオード電流の関係の説明図である。
【図8】従来回路における、入力電圧と入力電流の関係
の説明図である。
の説明図である。
【図9】図6の回路での、出力トランジスタのコレクタ
電流とhfe、ダイオード電流の関係の説明図である。
電流とhfe、ダイオード電流の関係の説明図である。
11,11A 定電圧回路 Q1 出力トランジスタ Q1a 第1のトランジスタ Q4 ,Q4a カレントミラー回路 Q2 ,Q2a カレントミラー回路 Q3 第2のトランジスタ Q3a 第3のトランジスタ D1 ダイオード A1 誤差増幅器
Claims (3)
- 【請求項1】 出力電圧を負荷に供給する出力トランジ
スタと、前記出力電圧と規定電圧との差に応じた出力信
号を生成する誤差増幅器と、前記誤差増幅器の出力信号
に応じて、前記出力トランジスタのベース側ドライブ電
流を供給するドライブ電流供給回路を有する定電圧回路
において、 前記出力トランジスタとベース及びエミッタが共通接続
されており、前記出力トランジスタとのエミッタ面積比
がN1 :1に設定された第1のトランジスタと、 前記第1のトランジスタのコレクタに入力側トランジス
タのコレクタが接続されており、前記入力側トランジス
タと出力側トランジスタのエミッタ面積比がN 4 :1に
設定された第1のカレントミラー回路と、 前記ドライブ電流供給回路内に設けられ、前記誤差増幅
器の出力信号に応じて、前記出力トランジスタのドライ
ブ電流の1/N2 倍のコレクタ電流を生成する第2のト
ランジスタと、 前記第2のトランジスタとベース及びエミッタが共通接
続され、かつ、コレクタが前記第1のカレントミラー回
路の出力側トランジスタのコレクタに接続されており、
前記第2のトランジスタとのエミッタ面積比がN3 :1
に設定された第3のトランジスタと、 前記第1のカレントミラー回路の出力側トランジスタと
前記第3のトランジスタの接続点と前記誤差増幅器の入
力端子との間に接続されており、前記出力トランジスタ
が飽和領域にあるときに、前記誤差増幅器の入力端子に
ドライブ電流制御電流を供給するスイッチ素子とを有す
ることを特徴とする定電圧回路。 - 【請求項2】 前記ドライブ電流供給回路は、 前記出力トランジスタのベース側ドライブ電流を供給す
る出力側トランジスタと入力側トランジスタのエミッタ
面積比がN2 :1に設定された第2のカレントミラー回
路と、 前記第2のカレントミラー回路の入力側トランジスタの
コレクタにコレクタが接続されており、前記誤差増幅器
の出力信号に応じて、前記出力トランジスタのドライブ
電流の1/N2 倍のコレクタ電流を生成する第2のトラ
ンジスタとから構成されることを特徴とする請求項1記
載の定電圧回路。 - 【請求項3】 前記第2のカレントミラー回路の入力側
トランジスタのエミッタと電源端子間に抵抗を設けたこ
とを特徴とする請求項2記載の定電圧回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6179328A JPH0844441A (ja) | 1994-07-29 | 1994-07-29 | 定電圧回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6179328A JPH0844441A (ja) | 1994-07-29 | 1994-07-29 | 定電圧回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0844441A true JPH0844441A (ja) | 1996-02-16 |
Family
ID=16063924
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP6179328A Pending JPH0844441A (ja) | 1994-07-29 | 1994-07-29 | 定電圧回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0844441A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7012791B2 (en) | 2003-10-21 | 2006-03-14 | Rohm Co., Ltd. | Constant-voltage power supply unit |
-
1994
- 1994-07-29 JP JP6179328A patent/JPH0844441A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7012791B2 (en) | 2003-10-21 | 2006-03-14 | Rohm Co., Ltd. | Constant-voltage power supply unit |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US3962592A (en) | Current source circuit arrangement | |
US4389579A (en) | Sample and hold circuit | |
US4268789A (en) | Limiter circuit | |
US5831473A (en) | Reference voltage generating circuit capable of suppressing spurious voltage | |
JPH04315207A (ja) | 電源回路 | |
US4347531A (en) | Circuit converting a pair of differential input signals to single-ended output signals | |
US5099139A (en) | Voltage-current converting circuit having an output switching function | |
JP2533201B2 (ja) | Am検波回路 | |
JPH0844441A (ja) | 定電圧回路 | |
US4366447A (en) | Push-pull amplifier circuit | |
JPS5922245B2 (ja) | テイデンアツバイアスカイロ | |
US4502016A (en) | Final bridge stage for a receiver audio amplifier | |
US4117391A (en) | Current stabilizing circuit | |
US5877655A (en) | Device for limiting the output current of an operational amplifier | |
JP2647725B2 (ja) | 電圧比較器 | |
JP2687160B2 (ja) | スイッチ回路 | |
JPH0786895A (ja) | 出力回路 | |
US6225839B1 (en) | Buffer circuit | |
JP2623954B2 (ja) | 利得可変増幅器 | |
JPH11136105A (ja) | 電圧比較回路 | |
JPH1051248A (ja) | 差動増幅回路 | |
JPS6182521A (ja) | 差動型コンパレ−タ回路 | |
JPH11112246A (ja) | 出力回路 | |
JPH05343933A (ja) | 電圧電流変換回路 | |
JPH09260971A (ja) | 差動増幅器 |