JPH0844441A - 定電圧回路 - Google Patents

Abstract

(57)【要約】 【目的】 本発明は定電圧回路に関し、出力トランジス
タが飽和領域にあるときにベース電流を十分抑制でき、
入力電流を小さくできることを目的とする。 【構成】 出力トランジスタＱ₁ とベース，エミッタが
共通接続され、エミッタ面積比がＮ₁ ：１のトランジス
タＱ_1aと、トランジスタＱ_1aのコレクタにトランジスタ
Ｑ₄ が接続され、エミッタ面積比がＮ₄ ：１のカレント
ミラー回路Ｑ₄ ，Ｑ_{4 a} と、誤差増幅器Ａ₁ の出力に応
じ、トランジスタＱ₁ のベース電流の１／Ｎ₂ のコレク
タ電流を生成するトランジスタＱ₃ と、トランジスタＱ
₃ とベース，エミッタが共通接続され、コレクタがトラ
ンジスタＱ_4aに接続され、トランジスタＱ₃ とのエミッ
タ面積比がＮ₃ ：１のトランジスタＱ_3aと、トランジス
タＱ _3aのコレクタと誤差増幅器Ａ₁ の入力端子間に接続
され、出力トランジスタＱ₁が飽和時に、ドライブ電流
制御電流を供給するダイオードＤ₁ とを有する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は定電圧回路に係り、特
に、集積回路にて構成される定電圧回路に関する。

【０００２】

【従来の技術】図６は、従来の一例の定電圧回路３１の
回路図を示す。定電圧回路３１は、入力電圧Ｖ_inを供給
されて、規定の定電圧Ｖ_out ＝Ｖ_OCを生成し、負荷回路
に供給する回路である。基準電圧Ｖ_Z を生成する定電圧
ダイオードＤ_Z のアノードは接地され、カソードには、
定電流源２１から定電流Ｉ_Z が供給される。基準電圧Ｖ
_Z は、誤差増幅器Ａ₁ の反転入力端子に供給される。

【０００３】誤差増幅器Ａ₁ の非反転入力端子には、出
力電圧Ｖ_out を抵抗Ｒ₁ ，Ｒ₂ で分圧した電圧Ｖ_S が供
給される。抵抗Ｒ₁ ，Ｒ₂ の比は、出力電圧Ｖ_out が規
定値Ｖ_OCであるときに、電圧Ｖ_S ＝Ｖ_Z となるように設
定してある。

【０００４】誤差増幅器Ａ₁ は、例えば差動増幅器で構
成され、出力電圧がＰＮＰ型トランジスタＱ₁₂のベース
に供給される。誤差増幅器Ａ₁ の出力電流は、トランジ
スタＱ₁₂のベース電流として、出力端子に流入する。ト
ランジスタＱ₁₂のエミッタは、入力電圧Ｖ_inが供給され
る入力端子Ｔ₁ に接続されている。

【０００５】ダイオード接続のＮＰＮ型トランジスタＱ
₁₃は、エミッタが接地され、コレクタがトランジスタＱ
₁₂のコレクタに接続されている。ＮＰＮ型トランジスタ
Ｑ₁₄，Ｑ₁₅は、トランジスタＱ₁₃とミラー接続であり、
ベース及びエミッタがトランジスタＱ₁₃と共通に接続さ
れている。

【０００６】ＰＮＰ型の出力トランジスタＱ₁₁は、エミ
ッタが入力電圧Ｖ_inが供給される入力端子Ｔ₁ に接続さ
れ、コレクタが出力端子Ｔ₂ に接続されている。ＰＮＰ
型のトランジスタＱ_11a は、トランジスタＱ₁₁とミラー
接続であり、エミッタ及びベースがトランジスタＱ₁₁と
共通接続されている。また、トランジスタＱ₁₁のベース
エミッタ間には、抵抗Ｒ₃ が接続されている。

【０００７】トランジスタＱ₁₁のベースは、トランジス
タＱ₁₄のコレクタに接続されており、トランジスタＱ
_11a のコレクタは、トランジスタＱ₁₅のコレクタに接続
されている。

【０００８】また、ダイオードＤ₁₁のアノードはトラン
ジスタＱ₁₂のコレクタに接続され、カソードはトランジ
スタＱ₁₅のコレクタに接続されている。

【０００９】トランジスタＱ_11a ，Ｑ₁₅、ダイオードＤ
₁₁は、トランジスタＱ₁₁のベース電流Ｉ_B11 の制御回路
であり、後述するように、入力電圧Ｖ_inが小さく、トラ
ンジスタＱ₁₁が飽和領域にあるときのトランジスタＱ₁₁
のベース電流Ｉ_B11 を抑えるために設けてある。

【００１０】ミラー接続のトランジスタＱ₁₁とトランジ
スタＱ_11a は、エミッタ面積比をｍ ₁₁：ｎ₁₁に設定して
ある。また、ミラー接続のトランジスタＱ₁₄とトランジ
スタＱ₁₅は、エミッタ面積比をｍ₁₂：ｎ₁₂に設定してあ
る。

【００１１】また、トランジスタＱ₁₃とトランジスタＱ
₁₄は、エミッタ面積比を例えば１：ｍ₁₂に設定してあ
る。

【００１２】図７（Ａ）は、入力電圧Ｖ_inとトランジス
タＱ₁₁のｈｆｅ₁₁の関係の説明図を示す。入力電圧Ｖ_in
が小さく、出力電圧の規定値Ｖ_OC以下であるとき、トラ
ンジスタＱ₁₁は飽和領域にある。この場合、トランジス
タＱ₁₁のｈｆｅ₁₁は、通常動作時の値ｈｆｅ_11S に比べ
て小さくなる。

【００１３】図７（Ａ）では、入力電圧Ｖ_inがＶ_in0 以
上のとき、トランジスタＱ₁₁が飽和領域を抜けて、ｈｆ
ｅ₁₁は、通常動作時の値ｈｆｅ_11S にほぼ一致してい
る。入力電圧Ｖ_inがＶ_in0 以下では、トランジスタＱ₁₁
が飽和領域に入り、ｈｆｅ₁₁が低下している。

【００１４】まず、入力電圧Ｖ_inが出力電圧の規定値Ｖ
_OCに対して十分大きい、定常動作時について説明する。
トランジスタＱ₁₂のコレクタ電流Ｉ₁₂は、そのまま、ト
ランジスタＱ₁₃のコレクタ電流Ｉ₁₃となる。トランジス
タＱ₁₄には、トランジスタＱ ₁₃のコレクタ電流Ｉ₁₃のｍ
₁₂倍の値のコレクタ電流Ｉ₁₄が流れる。このコレクタ電
流Ｉ₁₄が、トランジスタＱ₁₁のベース電流Ｉ_B11 とな
る。なお、ｍ₁₁＞＞ｎ₁₁に設定してあるため、トランジ
スタＱ_11a のベース電流Ｉ_B11aは、Ｉ_B11 に比べて十分
小さくなるため、無視できる。トランジスタＱ₁₁には、
ベース電流Ｉ_B11のｈｆｅ₁₁倍のコレクタ電流Ｉ_C11 が
流れる。コレクタ電流Ｉ_C11 は、出力端子Ｔ₁ に接続さ
れた負荷回路と、抵抗Ｒ₁ ，Ｒ₂ の直列回路に流れる。

【００１５】負荷の変動等によらず、出力電圧Ｖ_out が
規定の電圧Ｖ_OCを維持するように、誤差増幅器Ａ₁ の働
きにより、トランジスタＱ₁₂のベース電流が制御され
る。

【００１６】トランジスタＱ₁₅のコレクタ電流Ｉ₁₅は、
Ｉ₁₅＝Ｉ₁₄・（ｎ₁₂／ｍ₁₂）なる値となる。この電流Ｉ
₁₅が、トランジスタＱ_11a のコレクタ電流Ｉ_11a とな
る。

【００１７】定常動作時における、トランジスタＱ₁₁の
ｈｆｅ_11S ＝Ｉ_C11 ／Ｉ_B11 の値は、大きな値、例え
ば、１００〜２００程度の値となる。後述するように、
エミッタ面積比ｍ₁₁／ｎ₁₁は、ｈｆｅ_11S よりは小さな
値、例えば１００に設定し、また、エミッタ面積比ｍ₁₂
／ｎ₁₂は、１より大きな値、例えば２に設定してある。

【００１８】トランジスタＱ_11a には、エミッタ面積比
ｍ₁₁：ｎ₁₁により決まる電流Ｉ_11a＝Ｉ_C11 ・（ｎ₁₁／
ｍ₁₁）なる値の電流が流れようとするが、トランジスタ
Ｑ₁₅からは、Ｉ_C11 ・（ｎ₁₁／ｍ₁₁）よりも、かなり小
さな電流Ｉ₁₅＝Ｉ₁₄・（ｎ₁₂／ｍ₁₂）＝（Ｉ_C11 ／ｈｆ
ｅ_11S ）・（ｎ₁₂／ｍ₁₂） しか供給されない。このた
め、トランジスタＱ_11a は、定常動作時には、飽和状態
となっている。このとき、トランジスタＱ₁₅のコレクタ
電圧は、入力電圧Ｖ_inに近い値となっており、ダイオー
ドＤ₁₁は、オフとなっている。

【００１９】次に、入力電圧Ｖ_inが規定の出力電圧Ｖ_OC
以下となり、トランジスタＱ₁₁が飽和領域にあるときの
動作について説明する。

【００２０】入力電圧Ｖ_inがトランジスタＱ₁₁が飽和領
域に入る電圧Ｖ_in0 以下となり（図７（Ａ）参照）、ｈ
ｆｅ₁₁がある程度小さくなったときに、トランジスタＱ
_11aのコレクタ・エミッタ間電圧が大きくなり、トラン
ジスタＱ_11a が能動領域に入る。このとき、トランジス
タＱ_11a のコレクタ電流Ｉ_11a については、下記(1)式
が成立する。

【００２１】 Ｉ_11a ＝Ｉ_C11 ・（ｎ₁₁／ｍ₁₁）＝Ｉ_C11 ／Ｎ₁₁ (1) また、トランジスタＱ₁₄のコレクタ電流Ｉ₁₄とトランジ
スタＱ₁₅のコレクタ電流Ｉ₁₅には、下記(2) 式が成立す
る。

【００２２】 Ｉ₁₅＝Ｉ₁₄・（ｎ₁₂／ｍ₁₂）＝Ｉ₁₄／Ｎ₁₂ (2) ダイオードＤ₁₁がオフで、ダイオードＤ₁₁の電流Ｉ_D11
＝０とすると、電流Ｉ _11a ＝Ｉ₁₅であるので、式(1) ，
(2) から、下記(3) 式が成立する。

【００２３】 Ｉ_C11 ／Ｎ₁₁ ＝Ｉ₁₄／Ｎ₁₂ (3) ここで、ｍ₁₁＞＞ｎ₁₁に設定するので、トランジスタＱ
_11a のベース電流Ｉ_{B1 1a}は、トランジスタＱ₁₁のベース
電流Ｉ_B11 に比べて十分小さくなる。このため、Ｉ₁₄＝
Ｉ_B11 ＋Ｉ_B11a≒Ｉ_B11 となる。従って、式(3) は、下
記(4) 式のようになる。

【００２４】 Ｉ_C11 ／Ｎ₁₁ ＝Ｉ_B11 ／Ｎ₁₂ (4) 従って、このときの、トランジスタＱ₁₁のｈｆｅ₁₁は、
下記(5) 式のように表せる。

【００２５】 ｈｆｅ₁₁＝Ｉ_C11 ／Ｉ_B11 ＝Ｎ₁₁／Ｎ₁₂＝ｈｆｅ_11L (5) トランジスタＱ₁₁のｈｆｅ₁₁が低下して、ｈｆｅ_11L と
なったときに、以下のようにして、ダイオードＤ₁₁がオ
フからオンに切り換わる。ダイオードＤ₁₁のアノードの
電圧は、トランジスタＱ₁₃の順方向電圧Ｖ_F （約０．６
Ｖ）である。一方、ｈｆｅ₁₁が低下して、ｈｆｅ_11L 以
下になろうとすると、トランジスタＱ₁₅が飽和して、ト
ランジスタＱ₁₅のコレクタ電圧がほぼ接地電位となる。
このため、ダイオードＤ₁₁がオンとなる。

【００２６】このように、ダイオードＤ₁₁がオンとなる
と、電流Ｉ_D11 がトランジスタＱ₁₂のコレクタからトラ
ンジスタＱ₁₅のコレクタに流れ込み、トランジスタＱ₁₃
のコレクタ電流Ｉ₁₃が減少し、これに伴い、トランジス
タＱ₁₄のコレクタ電流Ｉ₁₄，即ち、トランジスタＱ₁₁の
ベース電流Ｉ_B11 が減少する。

【００２７】このようにして、トランジスタＱ₁₁が飽和
領域に入り、ｈｆｅ₁₁が ｈｆｅ_{11 L} ＝Ｎ₁₁／Ｎ₁₂に低
下したときに、ダイオードＤ₁₁に電流Ｉ_D11 が流れて、
トランジスタＱ₁₁のベース電流Ｉ_B11 が抑制される。

【００２８】図７（Ｂ）は、入力電圧Ｖ_inとダイオード
Ｄ₁₁の電流Ｉ_D11 の関係を示す図である。なお、入力電
圧Ｖ_inは、図７（Ａ）と同じスケールである。図７
（Ｂ）に示すように、入力電圧Ｖ_inがＶ_in0 以下でトラ
ンジスタＱ₁₁が飽和領域に入り、ｈｆｅ₁₁がＮ₁₁／Ｎ₁₂
に低下したところで、ダイオードＤ₁₁に電流Ｉ_D11 が流
れ始めており、Ｖ_in1 の電圧で、ピーク値に達してい
る。

【００２９】Ｎ₁₁／Ｎ₁₂の値は、トランジスタＱ₁₁のｈ
ｆｅ特性に合わせて設定する。例えば、通常動作時のｈ
ｆｅ₁₁が１００〜２００程度の場合、例えばＮ₁₁／Ｎ₁₂
＝５０に設定して、ｈｆｅ₁₁が５０に低下したところ
で、ベース電流Ｉ_B11 の制御回路が動作開始するように
設定する。

【００３０】図８は、図６の回路における、入力電圧Ｖ
_inと入力電流Ｉ_inの関係の説明図である。図８は、負荷
回路の負荷電流が０（無負荷時）のときの、入力電圧Ｖ
_inと入力電流Ｉ_inの関係を示す。

【００３１】トランジスタＱ₁₁が飽和領域にあるとき、
トランジスタＱ₁₁のコレクタ・エミッタ間電圧Ｖ_CE11が
極めて小さく、ｈｆｅ₁₁が小さくなるため、トランジス
タＱ ₁₁のエミッタ電流は、ほとんどベース側に抜けてし
まう。これにより、トランジスタＱ₁₄のドライブ能力分
のコレクタ電流Ｉ₁₄がトランジスタＱ₁₁のベースに流れ
てしまう。

【００３２】このため、ベース電流Ｉ_B11 の制御回路が
無い場合は、Ｖ_in1 におけるベース電流Ｉ_B11 のピーク
値が極めて大きな値となり、これに伴い、定電圧回路３
１の入力電流Ｉ_inも図中破線で示すように、ピーク値が
極めて大きな値となる。これに対して、ベース電流Ｉ
_B11 の制御回路を設けていることにより、ベース電流Ｉ
_B11 のピーク値を抑えることができ、図８中、実線で示
すように、入力電流Ｉ_inも抑えることができる。

【００３３】例えば、ベース電流Ｉ_B11 の制御回路が無
い場合は、ベース電流Ｉ_B11 のピーク値が数ｍＡになる
のに対して、ベース電流Ｉ_B11 の制御回路を設けている
ことにより、ベース電流Ｉ_B11 のピーク値を数百μＡに
抑えることができる。

【００３４】図９（Ａ）は、飽和領域におけるトランジ
スタＱ₁₁のコレクタ電流Ｉ_c11 とｈｆｅ₁₁の関係図を示
す。図９（Ｂ）は、飽和領域におけるトランジスタＱ₁₁
のコレクタ電流Ｉ_c11 とダイオードＤ₁₁の電流Ｉ_D11 の
関係図を示す。コレクタ電流Ｉ_c11 が大きくなると、ｈ
ｆｅ₁₁は、設定されているｈｆｅ_11L ＝Ｎ₁ ／Ｎ₂ の値
に近づき、コレクタ電流Ｉ_c11 が小さくなると、ｈｆｅ
₁₁の値は、理論値Ｎ₁／Ｎ₂ よりも減少してしまう。

【００３５】図６の回路での具体例として、通常動作時
でのトランジスタＱ₁₁のｈｆｅ₁₁が１００〜２００程度
の場合に、ｍ₁₁＝１００，ｎ₁₁＝１（Ｎ₁₁＝１００）、
ｍ₁₂＝８，ｎ₁₂＝４（Ｎ₁₂＝２）に設定した例について
説明する。この場合、Ｎ₁ ／Ｎ₂ ＝５０に設定される。

【００３６】Ｖ_inが規定の出力電圧Ｖ_OC（例えば５Ｖ）
よりも大きい通常動作時において、コレクタ電流Ｉ_C11
＝５ｍＡの条件で、下記の実測値が得られている。

【００３７】Ｉ_B11 ＝Ｉ₁₄＝４２μＡ Ｉ₁₅＝Ｉ_11a ＝２２μＡ トランジスタＱ₁₁のｈｆｅ₁₁＝５ｍＡ／４２μＡ＝１１
９ このとき、ダイオードＤ₁₁はオフである。また、トラン
ジスタＱ_11a は、飽和状態であり、Ｉ_C11 ／Ｉ_11a の値
は、Ｎ₁₁よりも大きな値となっている。

【００３８】Ｖ_inが規定の出力電圧Ｖ_out 以下であり、
トランジスタＱ₁₁が飽和領域にあるときにおいて、コレ
クタ電流Ｉ_C11 ＝５ｍＡの条件で、下記の実測値が得ら
れている。

【００３９】Ｉ_B11 ＝Ｉ₁₄＝２００μＡ Ｉ₁₅＝１００μＡ Ｉ_11a ＝６０μＡ Ｉ_D11 ＝４０μＡ トランジスタＱ₁₁のｈｆｅ₁₁＝５ｍＡ／２００μＡ＝２
５ このように、トランジスタＱ₁₁が飽和領域にあるとき、
トランジスタＱ₁₅がダイオードＤ₁₁を介して、トランジ
スタＱ₁₂から電流Ｉ_D11 を引き込むことで、ベース電流
Ｉ_B11 が抑制される。しかし、ダイオードＤ₁₁がオフか
らオンになるときの電流Ｉ₁₅に比べて、ベース電流Ｉ
_B11 を制御するためのＩ_D11 の値が大きくなる。結果と
して、ベース電流Ｉ_B11 の抑制が不十分となり、ｈｆｅ
₁₁の実測値は、理論値Ｎ₁ ／Ｎ₂ ＝５０よりも小さな値
となっている。

【００４０】また、ベース電流Ｉ_B11 を制御するための
電流Ｉ₁₅は、１００μＡと大きな値となる。

【００４１】また、コレクタ電流Ｉ_C11 が小さくなった
場合、ベース電流Ｉ_B11 を制御する能力が不十分で、無
負荷の場合でも、ベース電流Ｉ_B11 は２００μＡ程度、
電流Ｉ₁₅は１００μＡ程度流れてしまう。

【００４２】

【発明が解決しようとする課題】前記のように、図６の
従来回路では、出力トランジスタＱ₁₁が飽和領域にある
ときのベース電流Ｉ_B11 を抑えることができるものの、
まだその抑制が不十分であり、ベース電流Ｉ_B11 の制御
回路の電流も大きいという問題がある。

【００４３】本発明は、上記の点に鑑みてなされたもの
で、出力トランジスタが飽和領域にあるときの出力トラ
ンジスタのベース電流を十分抑えることができ、ベース
電流の制御に要する電流も小さくでき、入力電流を小さ
くできる、定電圧回路を提供することを目的とする。

【００４４】

【課題を解決するための手段】請求項１の発明の定電圧
回路は、出力電圧を負荷に供給する出力トランジスタ
と、前記出力電圧と規定電圧との差に応じた出力信号を
生成する誤差増幅器と、前記誤差増幅器の出力信号に応
じて、前記出力トランジスタのベース側ドライブ電流を
供給するドライブ電流供給回路を有する定電圧回路にお
いて、前記出力トランジスタとベース及びエミッタが共
通接続されており、前記出力トランジスタとのエミッタ
面積比がＮ₁ ：１に設定された第１のトランジスタと、
前記第１のトランジスタのコレクタに入力側トランジス
タのコレクタが接続されており、前記入力側トランジス
タと出力側トランジスタのエミッタ面積比がＮ ₄ ：１に
設定された第１のカレントミラー回路と、前記ドライブ
電流供給回路内に設けられ、前記誤差増幅器の出力信号
に応じて、前記出力トランジスタのドライブ電流の１／
Ｎ₂ 倍のコレクタ電流を生成する第２のトランジスタ
と、前記第２のトランジスタとベース及びエミッタが共
通接続され、かつ、コレクタが前記第１のカレントミラ
ー回路の出力側トランジスタのコレクタに接続されてお
り、前記第２のトランジスタとのエミッタ面積比が
Ｎ₃ ：１に設定された第３のトランジスタと、前記第１
のカレントミラー回路の出力側トランジスタと前記第３
のトランジスタの接続点と前記誤差増幅器の入力端子と
の間に接続されており、前記出力トランジスタが飽和領
域にあるときに、前記誤差増幅器の入力端子にドライブ
電流制御電流を供給するスイッチ素子とを有する構成と
する。

【００４５】請求項２の発明では、前記ドライブ電流供
給回路は、前記出力トランジスタのベース側ドライブ電
流を供給する出力側トランジスタと入力側トランジスタ
のエミッタ面積比がＮ₂ ：１に設定された第２のカレン
トミラー回路と、前記第２のカレントミラー回路の入力
側トランジスタのコレクタにコレクタが接続されてお
り、前記誤差増幅器の出力信号に応じて、前記出力トラ
ンジスタのドライブ電流の１／Ｎ₂ 倍のコレクタ電流を
生成する第２のトランジスタとから構成される。

【００４６】請求項３の発明は、請求項２の定電圧回路
において、前記第２のカレントミラー回路の入力側トラ
ンジスタのエミッタと電源端子間に抵抗を設けた構成と
する。

【００４７】

【作用】請求項１の発明では、出力トランジスタが飽和
領域にあり、電流増幅率が通常動作時に比べて低下し
て、（Ｎ₁ ・Ｎ₄ ）／（Ｎ₂ ・Ｎ₃ ）なる値になると、
スイッチ素子を介して、ドライブ電流制御電流が、前記
誤差増幅器の入力端子に流入する。これにより、出力ト
ランジスタのベース側ドライブ電流が抑制される。

【００４８】Ｎ₁ ・Ｎ₄ の値、及びＮ₂ ・Ｎ₃ の値を大
きく設定することができ、第１のカレントミラー回路と
第３のトランジスタに流れる電流の値を小さくすること
ができるため、ドライブ電流を制御するために要する電
流を小さくできる。かつ、スイッチ素子には、極僅かな
値のドライブ電流制御電流を流すだけで、誤差増幅器の
出力信号を大きく変えて、出力トランジスタのドライブ
電流を充分抑制することができる。

【００４９】このように、ドライブ電流の制御に要する
電流を小さくでき、かつ、ドライブ電流を充分抑制する
ことができるため、従来回路に比べて、出力トランジス
タが飽和領域にあるときの回路の入力電流を小さくする
ことを可能とする。

【００５０】請求項２の発明では、出力トランジスタが
飽和領域にあるときに小さな入力電流でドライブ電流を
抑制できる定電圧回路を、簡単な回路構成で、実現する
ことを可能とする。

【００５１】請求項３の発明では、出力トランジスタが
飽和領域にあるときの出力トランジスタの電流増幅率の
変化を小さくでき、回路設計をより容易にすることを可
能とする。

【００５２】

【実施例】図１は本発明の第１実施例の定電圧回路１１
の回路図を示す。図１において、図６と同一構成部分に
は、同一符号を付し、適宜説明を省略する。

【００５３】定電圧回路１１は、入力電圧Ｖ_inを供給さ
れて、規定の定電圧Ｖ_out ＝Ｖ_OCを生成し、負荷回路に
供給する回路である。基準電圧Ｖ_Z を生成する定電圧ダ
イオードＤ_Z のアノードは接地され、カソードには、定
電流源２１から定電流Ｉ_Z が供給される。基準電圧Ｖ_Z
は、誤差増幅器Ａ₁ の反転入力端子に供給される。

【００５４】誤差増幅器Ａ₁ の非反転入力端子には、出
力電圧Ｖ_out を抵抗Ｒ₁ ，Ｒ₂ で分圧した電圧Ｖ_S が供
給される。抵抗Ｒ₁ ，Ｒ₂ の比は、出力電圧Ｖ_out が規
定値Ｖ_OCであるときに、電圧Ｖ_S ＝Ｖ_Z となるように設
定してある。

【００５５】誤差増幅器Ａ₁ は、例えば差動増幅器で構
成され、出力電圧がＰＮＰ型トランジスタＱ₃ （第２の
トランジスタ）のベースに供給される。誤差増幅器Ａ₁
の出力電流は、トランジスタＱ₃ ，Ｑ_3aのベース電流と
して、出力端子に流入する。トランジスタＱ₃ のエミッ
タは、入力電圧Ｖ_inが供給される入力端子Ｔ₁₁に接続さ
れている。トランジスタＱ_3a（第３のトランジスタ）
は、トランジスタＱ₃ とミラー接続であり、ベース及び
エミッタが共通に接続されている。

【００５６】ダイオード接続のＮＰＮ型トランジスタＱ
_2aは、エミッタが接地され、コレクタがトランジスタＱ
₃ のコレクタに接続されている。ＮＰＮ型トランジスタ
Ｑ₂は、トランジスタＱ_2aとミラー接続であり、ベース
及びエミッタが共通に接続されている。トランジスタＱ
_2a，Ｑ₂ により第２のカレントミラー回路を構成してい
る。

【００５７】ＰＮＰ型の出力トランジスタＱ₁ は、エミ
ッタが入力電圧Ｖ_inが供給される入力端子Ｔ₁₁に接続さ
れ、コレクタが出力端子Ｔ₁₂に接続されている。ＰＮＰ
型のトランジスタＱ_1a（第１のトランジスタ）は、トラ
ンジスタＱ₁ とミラー接続であり、エミッタ及びベース
がトランジスタＱ₁ と共通接続されている。また、トラ
ンジスタＱ₁ のベースエミッタ間には、抵抗Ｒ₃ が接続
されている。

【００５８】トランジスタＱ₁ のベースは、トランジス
タＱ_2aのコレクタに接続されている。ダイオード接続の
ＮＰＮ型トランジスタＱ₄ は、エミッタが接地され、コ
レクタがトランジスタＱ_1aのコレクタに接続されてい
る。ＮＰＮ型トランジスタＱ_4aは、トランジスタＱ₄ と
ミラー接続であり、ベース及びエミッタが共通に接続さ
れている。トランジスタＱ₄ ，Ｑ_4aにより第１のカレン
トミラー回路を構成している。

【００５９】トランジスタＱ_4aのコレクタは、トランジ
スタＱ_3aのコレクタに接続されている。

【００６０】また、ダイオードＤ₁ （スイッチ素子）の
アノードはトランジスタＱ_3aのコレクタに接続され、カ
ソードは誤差増幅器Ａ₁ の非反転入力端子に接続されて
いる。

【００６１】トランジスタＱ₃ ，Ｑ_2a，Ｑ₂ は、トラン
ジスタＱ₁ のベース電流Ｉ_B1を供給するドライブ電流供
給回路を構成する。

【００６２】トランジスタＱ_1a，Ｑ₄ ，Ｑ_4a，Ｑ_3a、ダ
イオードＤ₁ は、トランジスタＱ₁のベース電流Ｉ_B1の
制御回路を構成する。このベース電流Ｉ_B1の制御回路に
より、後述するように、入力電圧Ｖ_inが小さく、トラン
ジスタＱ₁ が飽和領域にあるときのトランジスタＱ₁ の
ベース電流Ｉ_B1を抑える。

【００６３】ミラー接続のトランジスタＱ₁ とトランジ
スタＱ_1aは、エミッタ面積比をｍ₁：ｎ₁ ＝Ｎ₁ ：１に
設定してある。また、ミラー接続のトランジスタＱ₂ と
トランジスタＱ_2aは、エミッタ面積比をｍ₂ ：ｎ₂ ＝Ｎ
₂ ：１に設定してある。また、ミラー接続のトランジス
タＱ₃ とトランジスタＱ_3aは、エミッタ面積比をｍ₃：
ｎ₃ ＝Ｎ₃ ：１に設定してある。また、ミラー接続のト
ランジスタＱ₄ とトランジスタＱ_4aは、エミッタ面積比
をｍ₄ ：ｎ₄ ＝Ｎ₄ ：１に設定してある。

【００６４】図２（Ａ）は、入力電圧Ｖ_inとトランジス
タＱ₁ のｈｆｅ₁ の関係の説明図を示す。入力電圧Ｖ_in
が小さく、出力電圧の規定値Ｖ_OC以下であるとき、トラ
ンジスタＱ₁ は飽和領域にある。この場合、トランジス
タＱ₁ のｈｆｅ₁ は、通常動作時の値ｈｆｅ_1Sに比べて
小さくなる。

【００６５】図２（Ａ）では、入力電圧Ｖ_inがＶ_in0 以
上のとき、トランジスタＱ₁ が飽和領域を抜けて、ｈｆ
ｅ₁ は、通常動作時の値ｈｆｅ_1Sにほぼ一致している。
入力電圧Ｖ_inがＶ_in0 以下では、トランジスタＱ₁ が飽
和領域に入り、ｈｆｅ₁ が低下している。

【００６６】まず、入力電圧Ｖ_inが出力電圧の規定値Ｖ
_OCに対して十分大きい、定常動作時について説明する。
トランジスタＱ₃ のコレクタ電流Ｉ₃ は、そのまま、ト
ランジスタＱ_2aのコレクタ電流Ｉ_2aとなる。トランジス
タＱ₂ には、トランジスタＱ _2aのコレクタ電流Ｉ_2aのｍ
₂ ／ｎ₂ 倍の値のコレクタ電流Ｉ₂ が流れる。このコレ
クタ電流Ｉ₂ が、トランジスタＱ₁ のベース電流Ｉ
_B1（ドライブ電流）となる。なお、ｍ₁ ＞＞ｎ₁ に設定
してあるため、トランジスタＱ_1aのベース電流Ｉ
_{B1 a} は、Ｉ_B1に比べて十分小さくなるため、無視でき
る。トランジスタＱ₁ には、ベース電流Ｉ_B1のｈｆｅ₁
倍のコレクタ電流Ｉ_C1が流れる。コレクタ電流Ｉ_C1は、
出力端子Ｔ₁₂に接続された負荷回路と、抵抗Ｒ₁ ，Ｒ₂
の直列回路に流れる。

【００６７】負荷の変動等によらず、出力電圧Ｖ_out が
規定の電圧Ｖ_OCを維持するように、誤差増幅器Ａ₁ の働
きにより、トランジスタＱ₃ のベース電流が制御され
る。

【００６８】トランジスタＱ₄ には、トランジスタＱ_1a
のコレクタ電流Ｉ_1aがそのまま、コレクタ電流Ｉ₄ とし
て流れる。

【００６９】トランジスタＱ_3aのコレクタ電流Ｉ_3aは、
Ｉ_3a＝Ｉ₃ ・（ｎ₃ ／ｍ₃ ）＝Ｉ_B1・（ｎ₂ ／ｍ₂ ）・
（ｎ₃ ／ｍ₃ ）＝（Ｉ_C1／ｈｆｅ_1S）・（ｎ₂ ／ｍ₂ ）
・（ｎ₃ ／ｍ₃ ）＝（Ｉ_C1／ｈｆｅ_1S）／（Ｎ₂ ・
Ｎ₃ ） なる値となる。

【００７０】定常動作時における、トランジスタＱ₁ の
ｈｆｅ_1S＝Ｉ_C1／Ｉ_B1の値は、大きな値、例えば、１０
０〜２００程度の値となる。また、後述するように、エ
ミッタ面積比Ｎ₁ ，Ｎ₂ ，Ｎ₃ ，Ｎ₄ は、 ｈｆｅ_1S・
（Ｎ₂ ・Ｎ₃ ）＞Ｎ₁ ・Ｎ₄となるように設定する。

【００７１】トランジスタＱ_4aには、Ｉ_4a＝Ｉ₄ ・（ｎ
₄ ／ｍ₄ ）＝Ｉ_C1・（ｎ₁ ／ｍ₁ ）・（ｎ₄ ／ｍ₄ ）＝
Ｉ_C1／（Ｎ₁ ・Ｎ₄ ） なる値のコレクタ電流Ｉ_4aが流
れようとする。しかし、前記のように、ｈｆｅ_1S・（Ｎ
₂ ・Ｎ₃ ）＞Ｎ₁ ・Ｎ₄ であるため、トランジスタＱ_4a
には、Ｉ_C1／（Ｎ₁ ・Ｎ₄ ）よりかなり小さな値である
電流Ｉ_3a＝（Ｉ_C1／ｈｆｅ_1S）／（Ｎ₂ ・Ｎ₃ ）しか流
れない。従って、トランジスタＱ_4aは、定常動作時に
は、飽和状態となっている。このとき、トランジスタＱ
_3aのコレクタ電圧は、接地電位に近い値となっており、
ダイオードＤ₁ は、オフとなっている。

【００７２】次に、入力電圧Ｖ_inが規定の出力電圧Ｖ_OC
以下となり、トランジスタＱ₁ が飽和領域にあるときの
動作について説明する。

【００７３】入力電圧Ｖ_inがトランジスタＱ₁ が飽和領
域に入る電圧Ｖ_in0 以下となり（図２（Ａ）参照）、ｈ
ｆｅ₁ がある程度小さくなったときに、トランジスタＱ
_4aのコレクタ・エミッタ間電圧が大きくなり、トランジ
スタＱ_4aが能動領域に入る。このとき、以下の関係が成
立する。

【００７４】トランジスタＱ_1aのコレクタ電流Ｉ_1aにつ
いては、下記(1) 式が成立する。

【００７５】 Ｉ_1a＝Ｉ_C1・（ｎ₁ ／ｍ₁ ）＝Ｉ_C1／Ｎ₁ (6) また、トランジスタＱ₄ のコレクタ電流Ｉ₄ とトランジ
スタＱ_4aのコレクタ電流Ｉ_4aには、下記(7) 式が成立す
る。

【００７６】 Ｉ_4a＝Ｉ₄ ・（ｎ₄ ／ｍ₄ ）＝Ｉ₄ ／Ｎ₄ ＝Ｉ_1a／Ｎ₄ (7) また、トランジスタＱ₂ のコレクタ電流Ｉ₂ とトランジ
スタＱ_2aのコレクタ電流Ｉ_2aには、下記(8) 式が成立す
る。

【００７７】 Ｉ_2a＝Ｉ₂ ・（ｎ₂ ／ｍ₂ ）＝Ｉ₂ ／Ｎ₂ ＝Ｉ_B1／Ｎ₂ (8) また、トランジスタＱ₃ のコレクタ電流Ｉ₃ とトランジ
スタＱ_3aのコレクタ電流Ｉ_3aには、下記(9) 式が成立す
る。

【００７８】 Ｉ_3a＝Ｉ₃ ・（ｎ₃ ／ｍ₃ ）＝Ｉ₃ ／Ｎ₃ ＝Ｉ_2a／Ｎ₃ (9) ダイオードＤ₁ がオフで、ダイオードＤ₁ の電流Ｉ_D1＝
０とすると、電流Ｉ_{3a a} ＝Ｉ_4aである。このとき、式
(6) 〜(9) から、トランジスタＱ₁ のｈｆｅ₁ は、下記
(10)式で表せる。

【００７９】 Ｉ_C1／Ｉ_B1＝（Ｎ₁ ・Ｎ₄ ）／（Ｎ₂ ・Ｎ₃ ）＝ｈｆｅ_1L (10) トランジスタＱ₁ のｈｆｅ₁ が低下して、ｈｆｅ_1Lとな
ったときに、以下のようにして、ダイオードＤ₁ がオフ
からオンに切り換わる。

【００８０】ダイオードＤ₁ がオフのとき、ダイオード
Ｄ₁ のカソード電圧は、ほぼ、Ｖ_Zである。ｈｆｅ₁ が
低下して、ｈｆｅ_1L以下になろうとすると、ベース電流
Ｉ_B1が増加して、トランジスタＱ_3aのコレクタ電流Ｉ_3a
が増加しようとする。これにより、トランジスタＱ_3aの
コレクタ電圧が持ち上がり、Ｖ_Z ＋Ｖ_F の電圧以上とな
り、ダイオードＤ₁ がオンとなる。

【００８１】このように、ダイオードＤ₁ がオンとなる
と、電流Ｉ_D1（ドライブ電流制御電流）がトランジスタ
Ｑ_3aのコレクタから抵抗Ｒ₁ と抵抗Ｒ₂ の接続点に流れ
込み、誤差増幅器Ａ₁ の非反転入力端子の電圧が上昇す
る。これにより、誤差増幅器Ａ₁ の出力に流れ込む電
流，即ち、トランジスタＱ₃ のベース電流が減少する。
従って、トランジスタＱ_2aのコレクタ電流Ｉ_2aが減少
し、これに伴い、トランジスタＱ₂ のコレクタ電流
Ｉ₂ ，即ち、トランジスタＱ₁ のベース電流Ｉ_B1が減少
する。

【００８２】このようにして、トランジスタＱ₁ が飽和
領域に入り、ｈｆｅ₁ が ｈｆｅ_1L＝（Ｎ₁ ・Ｎ₄ ）／
（Ｎ₂ ・Ｎ₃ ）に低下したときに、ダイオードＤ₁ に電
流Ｉ _D1が流れて、トランジスタＱ₁ のベース電流Ｉ_B1が
抑制される。

【００８３】図２（Ｂ）は、入力電圧Ｖ_inとダイオード
Ｄ₁ の電流Ｉ_D1の関係を示す図である。なお、入力電圧
Ｖ_inは、図２（Ａ）と同じスケールである。図２（Ｂ）
に示すように、入力電圧Ｖ_inがＶ_in0 以下でトランジス
タＱ₁ が飽和領域に入り、ｈｆｅ₁ がｈｆｅ_1Lに低下し
たところで、ダイオードＤ₁ に電流Ｉ_D1が流れ始めてお
り、Ｖ_in1 の電圧で、ピーク値に達している。

【００８４】（Ｎ₁ ・Ｎ₄ ）／（Ｎ₂ ・Ｎ₃ ）の値は、
トランジスタＱ₁ のｈｆｅ特性に合わせて設定する。例
えば、通常動作時のｈｆｅ₁ が１００〜２００程度の場
合、例えば（Ｎ₁ ・Ｎ₄ ）／（Ｎ₂ ・Ｎ₃ ）＝４０程度
に設定して、ｈｆｅ₁ が４０に低下したところで、ベー
ス電流Ｉ_B1の制御回路が動作開始するように設定する。

【００８５】図３は、図１の回路における、入力電圧Ｖ
_inと入力電流Ｉ_inの関係の説明図を示す。図３は、負荷
回路の負荷電流が０（無負荷時）のときの、入力電圧Ｖ
_inと入力電流Ｉ_inの関係を示す。

【００８６】図３では、本実施例での入力電流Ｉ_inを実
線で示し、図６の従来回路での入力電流Ｉ_inを破線で示
している。

【００８７】本実施例では、Ｎ₁ ・Ｎ₄ の値、及びＮ₂
・Ｎ₃ の値を大きく設定することができ、これにより、
制御回路の電流Ｉ₄ ＋Ｉ_3aの値を小さくすることができ
る。かつ、ダイオードＤ₁ には、極僅かな値の電流Ｉ_D1
を流すだけで、誤差増幅器Ａ ₁ の出力電圧を大きく変え
て、トランジスタＱ₃ のコレクタ電流Ｉ₃ を制御して、
ベース電流Ｉ_B1を充分抑制できる。

【００８８】このため、本実施例では、従来回路に比べ
て、ベース電流Ｉ_B1を充分抑制でき、かつ、ベース電流
Ｉ_B1の制御回路の電流を小さくできる。また、コレクタ
電流Ｉ_C1が小さい領域においても、充分ベース電流をＩ
_B1抑制でき、ｈｆｅ₁ を従来回路よりも大きくすること
ができる。このため、従来回路に比べて、出力トランジ
スタＱ₁ が飽和領域にあるときの入力電流Ｉ_inを小さく
することができる。

【００８９】例えば、図６の従来回路の場合、無負荷時
の入力電流Ｉ_inのピーク値が数百μＡになるのに対し
て、本実施例では、入力電流Ｉ_inのピーク値を数十μＡ
に抑えることができる。

【００９０】図１の回路での具体例として、通常動作時
でのトランジスタＱ₁ のｈｆｅ₁ が１００〜２００程度
の場合に、ｍ₁ ＝２００，ｎ₁ ＝１（Ｎ₁ ＝２００）、
ｍ₄＝３，ｎ₄ ＝１（Ｎ₄ ＝３）、ｍ₂ ＝１６，ｎ₂ ＝
１（Ｎ₂ ＝１６）、ｍ₃ ＝１，ｎ₃ ＝１（Ｎ₃ ＝１）に
設定した例について説明する。この場合、ｈｆｅ_1L＝
（Ｎ₁ ・Ｎ₄ ）／（Ｎ₂ ・Ｎ₃ ）＝３７．５に設定され
る。

【００９１】Ｖ_inが規定の出力電圧Ｖ_OC（例えば５Ｖ）
よりも大きい通常動作時において、コレクタ電流Ｉ_C1＝
５ｍＡの条件で、下記の実測値が得られている。

【００９２】Ｉ_B1＝Ｉ₂ ＝２５μＡ Ｉ_2a＝１．６μＡ Ｉ₃ ＝Ｉ_3a＝Ｉ_4a＝１．８μＡ Ｉ₄ ＝１９μＡ Ｉ_D1＝０μＡ トランジスタＱ₁ のｈｆｅ₁ ＝５ｍＡ／２５μＡ＝２０
０ このとき、ダイオードＤ₁₁はオフである。また、トラン
ジスタＱ_4aは、飽和状態であり、Ｉ₄ ／Ｉ_4aの値は、Ｎ
₄ よりも大きな値となっている。

【００９３】Ｖ_inが規定の出力電圧Ｖ_out 以下であり、
トランジスタＱ₁ が飽和領域にあるときにおいて、コレ
クタ電流Ｉ_C1＝５ｍＡの条件で、下記の実測値が得られ
ている。

【００９４】Ｉ_B1＝Ｉ₂ ＝１５０μＡ Ｉ_2a＝９μＡ Ｉ₃ ＝１０μＡ Ｉ_3a＝１０．１μＡ Ｉ₄ ＝３０μＡ Ｉ_4a＝１０μＡ Ｉ_D1＝０．１μＡ トランジスタＱ₁ のｈｆｅ₁ ＝５ｍＡ／１５０μＡ＝３
３．３ このように、トランジスタＱ₁ が飽和領域にあるとき、
トランジスタＱ_3aからダイオードＤ₁ に電流Ｉ_D1が流れ
ることにより、ベース電流Ｉ_B1が抑制される。

【００９５】本実施例では、この例のように、図６の従
来回路に比べて、ベース電流Ｉ_B1の制御回路の電流Ｉ₄
＋Ｉ_3aの値を小さくすることができる。かつ、ダイオー
ドＤ ₁ には、極僅かな値の電流Ｉ_D1を流すだけで、ベー
ス電流Ｉ_B1を充分抑制できる。

【００９６】結果として、ベース電流Ｉ_B1を充分、抑制
することができ、ｈｆｅ₁ の実測値は、理論値（Ｎ₁ ・
Ｎ₄ ）／（Ｎ₂ ・Ｎ₃ ）＝３７．５にかなり近い値にす
ることができている。

【００９７】また、コレクタ電流Ｉ_C1が小さくなった場
合でも、ベース電流Ｉ_B1を制御する能力が十分あり、無
負荷の場合は、ベース電流Ｉ_B1を１０μＡ程度に抑制で
き、ベース電流Ｉ_B1の制御回路の電流Ｉ₄ ＋Ｉ_3aの値は
数μＡ程度と小さくすることができる。

【００９８】図４は、本発明の第２実施例の定電圧回路
１１_A の回路図を示す。図４において、図１と同一構成
部分には、同一符号を付し、適宜説明を省略する。

【００９９】第２実施例では、トランジスタＱ_2aのエミ
ッタ・接地間に抵抗Ｒ₄ を設けている点だけが、図１の
第１実施例の回路と異なる。

【０１００】図５は、トランジスタＱ₁ が飽和領域にあ
るときの、電流Ｉ_C1とｈｆｅ₁ の関係の説明図を示す。
図５で、破線は第１実施例の場合を示し、実線が第２実
施例の場合を示す。

【０１０１】出力トランジスタＱ₁ のコレクタ電流Ｉ_C1
が大きくなると、電流Ｉ_B1，Ｉ₂ が増加するため、抵抗
Ｒ₄ により、トランジスタＱ_2aのエミッタ電圧が上が
り、トランジスタＱ_2aのベース・エミッタ間電圧Ｖ_BEが
圧縮されていく。これにより、実質的な、エミッタ面積
比Ｎ₂ ＝ｍ₂ ／ｎ₂ が大きくなり、ｈｆｅ_1L＝（Ｎ₁ ・
Ｎ₄ ）／（Ｎ₂ ・Ｎ₃ ）の値が抑制される。従って、ｈ
ｆｅ₁ の値は、図５の実線に示すように、ある程度以上
のＩ_C1では、ほぼ一定の値となる。

【０１０２】このため、第２実施例では、トランジスタ
Ｑ₁ が飽和領域にあるときに、負荷電流の変化によるダ
イオードＤ₁ の電流変化を小さくできる。これにより、
回路の設計をより容易とすることができる。

【０１０３】

【発明の効果】上述の如く、請求項１の発明によれば、
出力トランジスタのドライブ電流の制御に要する電流を
小さくでき、かつ、ドライブ電流を充分抑制することが
できるため、従来回路に比べて、出力トランジスタが飽
和領域にあるときの回路の入力電流を小さくすることが
できる。

【０１０４】請求項２の発明によれば、出力トランジス
タが飽和領域にあるときに小さな入力電流でドライブ電
流を抑制できる定電圧回路を、簡単な回路構成で、実現
することができる。

【０１０５】請求項３の発明によれば、出力トランジス
タが飽和領域にあるときの出力トランジスタの電流増幅
率の変化を小さくでき、回路設計をより容易にすること
ができる。

【図面の簡単な説明】

【図１】本発明の第１実施例の定電圧回路の回路図であ
る。

【図２】図１の回路での、入力電圧と出力トランジスタ
のｈｆｅ，ダイオード電流の関係の説明図である。

【図３】図１の回路での、入力電圧と入力電流の関係の
説明図である。

【図４】本発明の第２実施例の定電圧回路の回路図であ
る。

【図５】出力トランジスタのコレクタ電流とｈｆｅの関
係の説明図である。

【図６】従来の一例の定電圧回路の回路図である。

【図７】図６の回路での、入力電圧と出力トランジスタ
のｈｆｅ，ダイオード電流の関係の説明図である。

【図８】従来回路における、入力電圧と入力電流の関係
の説明図である。

【図９】図６の回路での、出力トランジスタのコレクタ
電流とｈｆｅ、ダイオード電流の関係の説明図である。

【符号の説明】

１１，１１_A 定電圧回路 Ｑ₁ 出力トランジスタ Ｑ_1a 第１のトランジスタ Ｑ₄ ，Ｑ_4a カレントミラー回路 Ｑ₂ ，Ｑ_2a カレントミラー回路 Ｑ₃ 第２のトランジスタ Ｑ_3a 第３のトランジスタ Ｄ₁ ダイオード Ａ₁ 誤差増幅器

Claims (3)

【特許請求の範囲】
1. 【請求項１】 出力電圧を負荷に供給する出力トランジ
   スタと、前記出力電圧と規定電圧との差に応じた出力信
   号を生成する誤差増幅器と、前記誤差増幅器の出力信号
   に応じて、前記出力トランジスタのベース側ドライブ電
   流を供給するドライブ電流供給回路を有する定電圧回路
   において、 前記出力トランジスタとベース及びエミッタが共通接続
   されており、前記出力トランジスタとのエミッタ面積比
   がＮ₁ ：１に設定された第１のトランジスタと、 前記第１のトランジスタのコレクタに入力側トランジス
   タのコレクタが接続されており、前記入力側トランジス
   タと出力側トランジスタのエミッタ面積比がＮ ₄ ：１に
   設定された第１のカレントミラー回路と、 前記ドライブ電流供給回路内に設けられ、前記誤差増幅
   器の出力信号に応じて、前記出力トランジスタのドライ
   ブ電流の１／Ｎ₂ 倍のコレクタ電流を生成する第２のト
   ランジスタと、 前記第２のトランジスタとベース及びエミッタが共通接
   続され、かつ、コレクタが前記第１のカレントミラー回
   路の出力側トランジスタのコレクタに接続されており、
   前記第２のトランジスタとのエミッタ面積比がＮ₃ ：１
   に設定された第３のトランジスタと、 前記第１のカレントミラー回路の出力側トランジスタと
   前記第３のトランジスタの接続点と前記誤差増幅器の入
   力端子との間に接続されており、前記出力トランジスタ
   が飽和領域にあるときに、前記誤差増幅器の入力端子に
   ドライブ電流制御電流を供給するスイッチ素子とを有す
   ることを特徴とする定電圧回路。
2. 【請求項２】 前記ドライブ電流供給回路は、 前記出力トランジスタのベース側ドライブ電流を供給す
   る出力側トランジスタと入力側トランジスタのエミッタ
   面積比がＮ₂ ：１に設定された第２のカレントミラー回
   路と、 前記第２のカレントミラー回路の入力側トランジスタの
   コレクタにコレクタが接続されており、前記誤差増幅器
   の出力信号に応じて、前記出力トランジスタのドライブ
   電流の１／Ｎ₂ 倍のコレクタ電流を生成する第２のトラ
   ンジスタとから構成されることを特徴とする請求項１記
   載の定電圧回路。
3. 【請求項３】 前記第２のカレントミラー回路の入力側
   トランジスタのエミッタと電源端子間に抵抗を設けたこ
   とを特徴とする請求項２記載の定電圧回路。