JPH084206B2 - Amplifier circuit - Google Patents
Amplifier circuitInfo
- Publication number
- JPH084206B2 JPH084206B2 JP61167905A JP16790586A JPH084206B2 JP H084206 B2 JPH084206 B2 JP H084206B2 JP 61167905 A JP61167905 A JP 61167905A JP 16790586 A JP16790586 A JP 16790586A JP H084206 B2 JPH084206 B2 JP H084206B2
- Authority
- JP
- Japan
- Prior art keywords
- feedback
- circuit
- amplifier
- amplifier circuit
- gain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Amplifiers (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は広帯域に渡り一次進み特性を有する帰還形増
幅器回路に係り、特に磁気記録信号を再生するヘッド回
路に接続され、一次遅れ特性の出力を有する前置増幅器
回路の後段補正回路に好適な増幅器回路に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a feedback type amplifier circuit having a first-order lead characteristic over a wide band, and in particular, it is connected to a head circuit for reproducing a magnetic recording signal and outputs a first-order lag characteristic. The present invention relates to an amplifier circuit suitable for a post-stage correction circuit having a preamplifier circuit.
帰還増幅器の一般の回路を第２図に示す。第２図にお
いて１は入力信号、２は入力端子、５は出力端子、16は
差動増幅器、17および18は帰還抵抗、19は帰還容量、20
はICピンである。第２図の回路は全体で１つの負帰還増
幅器回路を構成している。A general circuit of the feedback amplifier is shown in FIG. In FIG. 2, 1 is an input signal, 2 is an input terminal, 5 is an output terminal, 16 is a differential amplifier, 17 and 18 are feedback resistors, 19 is a feedback capacitance, and 20 is a feedback capacitor.
Is the IC pin. The circuit shown in FIG. 2 constitutes one negative feedback amplifier circuit as a whole.
第３図は、負帰還回路の一般的表示である。第３図に
おいて21は減算器、22は増幅器、23は帰還率βの帰還回
路、24は構成要素21〜23から成る負帰還回路である。増
幅器22の利得をＡ、帰還率23をβとすると、負帰還回路
24の利得ANFは次式で表される。FIG. 3 is a general representation of a negative feedback circuit. In FIG. 3, reference numeral 21 is a subtractor, 22 is an amplifier, 23 is a feedback circuit having a feedback rate β, and 24 is a negative feedback circuit composed of constituent elements 21-23. If the gain of the amplifier 22 is A and the feedback ratio 23 is β, the negative feedback circuit
The gain A NF of 24 is expressed by the following equation.
よって、 の条件の下に（２）式は と近似できる。 Therefore, Under the condition of Can be approximated.
さて、第３図の帰還回路において、 を所望特性と考える。増幅器22の利得Ａは無限大が理想
であるが、実際には有限である。このため、利得Ａの低
下に伴い、ANFも低下し、1/βからのずれが生じてく
る。これを数値的に求めると次表１のようになる。Now, in the feedback circuit of FIG. 3, Is a desired characteristic. The gain A of the amplifier 22 is ideally infinite, but is actually finite. Therefore, as the gain A decreases, A NF also decreases, causing a deviation from 1 / β. Table 1 below shows this numerically.
したがって帰還回路の利得ANFを所望の利得1/βに対
して、1dB以内の誤差に抑えるために必要な増幅器22の
利得Ａは表１より、 である。 Therefore, the gain A of the amplifier 22 required to suppress the gain A NF of the feedback circuit to an error within 1 dB with respect to the desired gain 1 / β is as follows from Table 1. Is.
20log108.20＝18.3〔dB〕 であるから、すなわち、1/βに対し＋18.3dB以上の利得
Ａをもつ増幅器22が必要となる。Since 20log 10 8.20 = 18.3 [dB], that is, the amplifier 22 having a gain A of +18.3 dB or more for 1 / β is required.
利得ANFの誤差3dB以内に抑える場合は同様の計算によ
り、1/βに対し＋7.7dB以上の利得Ａをもつ増幅器22が
必要となる。When the error of the gain A NF is suppressed within 3 dB, the same calculation requires the amplifier 22 having the gain A of +7.7 dB or more with respect to 1 / β.
第２図の従来回路例は、負帰還回路を構成しており、
帰還率βは抵抗17,抵抗18および容量19により次式で表
される。The conventional circuit example of FIG. 2 constitutes a negative feedback circuit,
The feedback ratio β is represented by the following equation by the resistor 17, the resistor 18, and the capacitor 19.
式（４）は第４図に示すようなラグリード形一次遅れ特
性を与える。低域カットオフ周波数L0，高域カットオ
フ周波数H0，ゲインg0は次式で与えられる。 Equation (4) gives the lag lead type first-order lag characteristic as shown in FIG. The low cutoff frequency L 0 , the high cutoff frequency H 0 , and the gain g 0 are given by the following equations.
したがって第２図の負帰還回路の総合特性ANFは、増幅
器16の利得Ａが帰還率βに対して なる関係にあれば、式（３）および式（４）より次式の
ように表される。 Therefore, the overall characteristic A NF of the negative feedback circuit in FIG. 2 is that the gain A of the amplifier 16 is relative to the feedback rate β. If there is a relation, the following expression is obtained from the expressions (3) and (4).
式（７）は式（４）の逆特性であり、第５図に示すよう
なラグリード形一次進み特性を与える。換言すれば、第
５図の特性が、第２図の回路において増幅器16の利得Ａ
が十分大きいときに得られるANFの所望特性である。 Expression (7) is the inverse characteristic of expression (4), and gives the lag lead type first-order lead characteristic as shown in FIG. In other words, the characteristic of FIG. 5 is the gain A of the amplifier 16 in the circuit of FIG.
Is the desired characteristic of A NF obtained when is sufficiently large.
ところで、特願昭61-107719号に記載された増幅回路
において、前置増幅器回路の後段に設置する補正回路の
所望特性は概略第６図のようになる。今回、第６図の所
望特性を第２図の回路構成で実現しようと試みた。しか
し、前述のように、所望特性からの誤差を1dB以内に抑
えることを目標としたとき、ANF＝＋28dBに対して必要
とされる増幅器16の利得Ａは、 Ａ≧＋28＋18.3＝＋46.3〔dB〕 …（８） と求められる。必要な帯域を5MHz以下としても、5MHz以
下で＋46.3dB以上の利得Ａを有する増幅器は実現が困難
であり、実現できたとしてもかなり複雑な回路構成が必
要とされ、コスト的に不都合が生じる。By the way, in the amplifier circuit described in Japanese Patent Application No. 61-107719, the desired characteristics of the correction circuit installed in the subsequent stage of the preamplifier circuit are roughly as shown in FIG. This time, we tried to realize the desired characteristics of FIG. 6 with the circuit configuration of FIG. However, as described above, the gain A of the amplifier 16 required for A NF = + 28 dB is A ≧ + 28 + 18.3 = + 46. It is calculated as 3 [dB] (8). Even if the required band is 5 MHz or less, it is difficult to realize an amplifier having a gain A of +46.3 dB or more at 5 MHz or less, and even if it can be realized, a considerably complicated circuit configuration is required, which causes cost inconvenience. .
上記従来技術は、帰還増幅器の閉ループ利得ANFを実
現するために必要なループ内増幅器の利得Ａが、ANFの
許容誤差Δｇに対して Δｇ≦1dBのとき Ａ≧ANF＋18.3〔dB〕 …（９） Δｇ≦3dBのとき Ａ≧ANF＋ 7.7〔dB〕 …（10） なる関係があるために、ANF値が大きな場合や広帯域が
要求される場合に、上記のような利得Ａを有する増幅器
の実現が困難であるという問題点があった。The above prior art, the gain A of the loop amplifier necessary for realizing the closed loop gain A NF of the feedback amplifier, A NF tolerance Delta] g Delta] g ≦ 1 dB when A ≧ A NF +18.3 [dB relative ] (9) When Δg ≤ 3 dB A ≥ A NF + 7.7 [dB] (10) Because of the relationship, when the A NF value is large or a wide band is required, the above gain is obtained. There is a problem that it is difficult to realize an amplifier having A.
本発明の目的は、所望の帰還増幅器利得ANFを、比較
的小さな利得Ａを有する増幅器を構成要素として実現す
る技術手段を提供することにある。An object of the present invention is to provide a technical means for realizing a desired feedback amplifier gain A NF with an amplifier having a relatively small gain A as a constituent element.
上記目的は、ラグリード形の一次進み特性である閉ル
ープ利得ANFを有する帰還増幅器回路を多段に直列接続
し、ラグリード特性におけるカットオフ周波数を適当に
選ぶことにより、閉ループ利得ANFにおいて＋6dB/oct特
性を示す周波数範囲をつなぎ合せ、総合で広帯域に渡る
＋6dB/oct特性を実現することにより、達成される。The above-mentioned object is + 6dB / oct characteristic in closed loop gain A NF by connecting feedback amplifier circuits having closed loop gain A NF which is a lag lead type first-order characteristic in series in multiple stages and selecting the cutoff frequency in lag lead characteristic appropriately. It is achieved by connecting the frequency ranges shown by and realizing + 6dB / oct characteristic over a wide band in total.
多段に直列接続された個々の帰還増幅器回路はそれぞ
れラグリード形の一次進み特性を閉ループ利得ANFとし
て有するが、所望の＋6dB/oct特性領域を各段の帰還増
幅器に分配するため、各々１段の帰還増幅器が実現すべ
き＋6dB/oct特性領域はかなり狭くなり、該帰還増幅器
の構成要素である増幅器に要求される利得Ａは、比較的
小さな値となり、容易に実現可能となる。Each of the feedback amplifier circuits connected in series in multiple stages has a lag lead type first-order lead characteristic as a closed loop gain A NF , but in order to distribute a desired +6 dB / oct characteristic region to each stage of the feedback amplifier circuit, one stage of each is provided. The +6 dB / oct characteristic region to be realized by the feedback amplifier is considerably narrowed, and the gain A required for the amplifier, which is a constituent element of the feedback amplifier, becomes a relatively small value, which can be easily realized.
以下、本発明の一実施例を第１図，第６図および第７
図により説明する。An embodiment of the present invention will be described below with reference to FIGS. 1, 6, and 7.
It will be described with reference to the drawings.
第１図は本発明による帰還増幅器回路の一実施例であ
る。図において、１は入力信号、２は１段目帰還増幅器
回路の入力端、３は同出力端、４は２段目帰還増幅器回
路の入力端、５は同出力端、６および７は増幅器、８〜
11は帰還抵抗、12および13は帰還容量、14および15はIC
ピンである。FIG. 1 shows an embodiment of a feedback amplifier circuit according to the present invention. In the figure, 1 is an input signal, 2 is an input end of a first stage feedback amplifier circuit, 3 is an output end thereof, 4 is an input end of a second stage feedback amplifier circuit, 5 is an output end thereof, 6 and 7 are amplifiers, 8 ~
11 is a feedback resistor, 12 and 13 are feedback capacitors, and 14 and 15 are ICs
It's a pin.
本実施例において第６図に示すような所望特性を実現
することを考える。第６図の特性は低域カットオフ周波
数Ｌ＝0.2MHz、高域カットオフ周波数Ｈ＝5MHzのラ
グリード形一次進み特性である。0.2MHz〜5MHzの周波数
領域で＋6dB/oct特性を示している。この帯域を２段の
帰還増幅器回路に割り合てる。一例として、第１段目帰
還増幅器回路において第７図実線で示すように、低域カ
ットオフ周波数L1＝0.2MHz、高域カットオフ周波数
H1＝1MHzのラグリード形一次進み特性を実現し、第２段
目帰還増幅器回路において、第７図一点鎖線で示すよう
に、低域カットオフ周波数L2＝1MHz,高域カットオフ
周波数H2＝5MHzのラグリード形一次進み特性を実現
し、総合で第６図の特性を実現することが可能である。
この場合、各々の帰還増幅器で実現する閉ループゲイン
ANFは最大＋14dBである。したがって、条件式（９）よ
り、ANFの許容誤差Δｇ≦1dBを実現するのに必要な増幅
器６の利得Ａv1は、 Ａv1≧＋14＋18.3＝＋32.3dB …（11） と求められる。第２図の従来回路において式（８）に示
すように＋46.3dB以上のゲインを必要としたことと比較
すれば、14dB低い利得の増幅器で実現できるため、はる
かに有利である。本実施例では２段の帰還増幅器回路で
実現しているが、さらに多くの段数を接続することで、
各段の増幅器において必要とされる利得をさらに下げる
ことも可能である。It is considered that the desired characteristics shown in FIG. 6 are realized in this embodiment. The characteristic of FIG. 6 is a lag lead type first-order lead characteristic of low cutoff frequency L = 0.2 MHz and high cutoff frequency H = 5 MHz. It shows +6 dB / oct characteristics in the frequency range of 0.2 MHz to 5 MHz. This band is allocated to a two-stage feedback amplifier circuit. As an example, in the first stage feedback amplifier circuit, as shown by the solid line in FIG. 7, low cutoff frequency L 1 = 0.2 MHz, high cutoff frequency
A lag lead type first-order lead characteristic of H 1 = 1 MHz is realized, and in the second stage feedback amplifier circuit, as shown by the dashed line in FIG. 7, low cutoff frequency L 2 = 1 MHz, high cutoff frequency H 2 It is possible to realize the lag-lead type first-order lead characteristic of = 5MHz and to achieve the characteristics shown in Fig. 6 in total.
In this case, the closed-loop gain realized by each feedback amplifier
The maximum A NF is +14 dB. Therefore, from the conditional expression (9), the gain A v1 of the amplifier 6 required to realize the A NF tolerance Δg ≦ 1 dB is calculated as A v1 ≧ + 14 + 18.3 = + 32.3 dB (11). Compared with the case where the conventional circuit of FIG. 2 requires a gain of +46.3 dB or more as shown in equation (8), it can be realized with an amplifier having a gain of 14 dB lower, which is far more advantageous. In this embodiment, the feedback amplifier circuit has two stages. However, by connecting a larger number of stages,
It is possible to further reduce the gain required in each stage amplifier.
さて、上記実施例において第１段目のカットオフ周波
数L1およびH1、第２段目のカットオフ周波数L2お
よびH2は、それぞれ以下のように求められる。Now, in the above embodiment, the cutoff frequencies L 1 and H 1 of the first stage and the cutoff frequencies L 2 and H 2 of the second stage are respectively calculated as follows.
本実施例において広い周波数領域に渡り良好な特性を得
るためには、上記H1とL2を一致させることが重要で
ある。H1とL2とが一致しないと総合特性において、
接続点である1MHz付近で段差が生じて特性の劣化とな
る。式（13）および（14）より、H1＝L2となるため
には、 C1Rb1＝C2(Ra2+Rb2) …（16） 本実施例においては、増幅器６および増幅器７におい
て必要とされる利得は＋32.3dBと比較的小さく、IC化す
ることが可能である。IC内素子は絶対値ばらつきは非常
に大きいが、２つ以上の素子間でペアをとることによ
り、比精度良く構成することは容易である。したがっ
て、第１図における帰還素子Ra1,Rb1,C1,Ra2,Rb2,C2を
全部IC内蔵化し、容量および抵抗をそれぞれ比精度良く
構成すれば、式（17）の関係は、素子ばらつきの影響を
受けにくくなり良好に保たれる。 In order to obtain good characteristics over a wide frequency range in this embodiment, it is important to match H 1 and L 2 described above. If H 1 and L 2 do not match, in the overall characteristics,
There is a step around 1MHz, which is the connection point, and the characteristics deteriorate. From equations (13) and (14), in order for H 1 = L 2 to be satisfied, C 1 Rb 1 = C 2 (Ra 2 + Rb 2 ) ... (16) In this embodiment, the gain required in the amplifier 6 and the amplifier 7 is +32.3 dB, which is relatively small, and can be integrated into an IC. The elements in the IC have very large variations in absolute value, but it is easy to configure them with a high specific accuracy by forming a pair between two or more elements. Therefore, if the feedback elements Ra 1 , Rb 1 , C 1 , Ra 2 , Rb 2 and C 2 in FIG. , And is kept in good condition because it is less affected by element variations.
ところがIC内において実現可能な容量値は通常20pF程
度以下に制限されてくる。このため、第１図に示すよう
にICピン14および15を用いて、帰還容量C1およびC2をIC
周辺部品として個別部品を用いる場合が一般的である。
この場合は、帰還抵抗はIC内で比精度良く構成し、帰還
容量は個別部品で絶対値精度の良いものを使うことが望
ましい。ところで第１図の回路を5MHz以下の帯域といっ
たように比較的高い周波数で用いる場合、種々の寄生容
量により周波数特性に影響が生じてくる。特に、第１図
のように、容量C1およびC2をICピンを介して接続する場
合、各ピンと接地点との間に生じる寄生容量（以下ピン
容量と略す）が１〜2pF程度存在し、またICを実装する
基板のレイアウト状態などにより、ICピンには数pF〜数
十pFの容量が寄生容量として生じてくる。ピン14および
ピン15に接続される基板上レイアウトを同一のパタンに
すれば、上記ピンと接地点の間で生じる寄生容量値はほ
ぼ同一となる。この値をCSとしておく。H1＝H2なる
関係が、上記CSの影響で劣化しないための条件は、式
（17）より、 これを解いて C1＝C2 …（18） よって、２つの帰還容量値を等しく設定することでICピ
ンに生じる寄生容量の悪影響を軽減することができる。
このときH1＝H2を成り立たせるための条件は、式
（17）に式（18）を代入して、 Ra2＋Rb2＝Rb1 …（18） となる。However, the achievable capacitance value in the IC is usually limited to about 20 pF or less. Therefore, as shown in FIG. 1, the feedback capacitances C 1 and C 2 are connected to the IC by using IC pins 14 and 15.
It is common to use individual parts as peripheral parts.
In this case, it is desirable that the feedback resistor be configured in the IC with a high precision and the feedback capacitance be an individual component with a high absolute value precision. By the way, when the circuit of FIG. 1 is used at a relatively high frequency such as a band of 5 MHz or less, the frequency characteristics are affected by various parasitic capacitances. In particular, as shown in FIG. 1, when the capacitors C 1 and C 2 are connected via IC pins, parasitic capacitance (hereinafter abbreviated as pin capacitance) between each pin and the grounding point is about 1 to 2 pF. Also, due to the layout condition of the board on which the IC is mounted, a capacitance of several pF to several tens of pF is generated in the IC pin as a parasitic capacitance. If the layouts on the board connected to the pins 14 and 15 have the same pattern, the parasitic capacitance values generated between the pins and the ground point will be substantially the same. Let this value be C S. The condition that the relationship H 1 = H 2 does not deteriorate under the influence of the above C S is as follows from Equation (17). Solving this, C 1 = C 2 (18) Therefore, by setting the two feedback capacitance values to be equal, it is possible to reduce the adverse effects of the parasitic capacitance generated in the IC pin.
At this time, the condition for satisfying H 1 = H 2 is Ra 2 + Rb 2 = Rb 1 (18) by substituting the formula (18) into the formula (17).
本発明によれば、低域カットオフ周波数Ｌ＝0.2MH
z、高域カットオフ周波数Ｈ＝5MHzのラグリード形一
次進み特性を帰還増幅器回路の閉ループ利得ANFの所望
特性として、これを1dB以内の許容誤差で実現しようと
したときに、第２図に示すような従来回路では、構成要
素となる増幅器の利得が＋46.3dB以上必要であったのに
対し、第１図実施例を用いれば、上記増幅器利得は＋3
2.3dB以上であれば良いので、増幅器回路の設計が容易
となり簡略化できる。また、第１図の実施例は帰還増幅
器回路２段で構成されているが、段数を増やすことによ
り、各段の増幅器回路で必要とされる利得を、さらに小
さくすることが可能である。According to the present invention, the low cutoff frequency L = 0.2MH
Fig. 2 shows the lag-lead type first-order lead characteristic with a high cutoff frequency H = 5MHz as the desired characteristic of the closed loop gain A NF of the feedback amplifier circuit, when attempting to realize this with a tolerance of 1 dB or less. In such a conventional circuit, the gain of the amplifier, which is a constituent element, needs to be +46.3 dB or more, whereas if the embodiment of FIG. 1 is used, the amplifier gain is +3.
Since it is good if it is 2.3 dB or more, the amplifier circuit can be easily designed and simplified. Further, although the embodiment of FIG. 1 is composed of two stages of the feedback amplifier circuit, it is possible to further reduce the gain required in the amplifier circuit of each stage by increasing the number of stages.
第１図は本発明の一実施例の回路図、第２図は従来回路
例の回路図、第３図は帰還増幅器の一般的表示を行なっ
た回路図、第４図は第２図の回路の帰還率の特性図、第
５図は第２図の回路の閉ループ利得の特性図、第６図は
帰還増幅器回路の閉ループ利得の所望特性の一例を示す
特性図、第７図は第６図の特性を第１図の実施例で実現
する場合の各段帰還増幅器回路における閉ループ利得の
特性の一例を示す特性図である。 ６〜７……増幅器回路、８〜11……帰還抵抗 12〜13……帰還容量1 is a circuit diagram of an embodiment of the present invention, FIG. 2 is a circuit diagram of a conventional circuit example, FIG. 3 is a circuit diagram showing a general representation of a feedback amplifier, and FIG. 4 is a circuit diagram of FIG. 5 is a characteristic diagram of the feedback factor of the circuit, FIG. 5 is a characteristic diagram of the closed loop gain of the circuit of FIG. 2, FIG. 6 is a characteristic diagram showing an example of a desired characteristic of the closed loop gain of the feedback amplifier circuit, and FIG. 7 is FIG. 6 is a characteristic diagram showing an example of closed loop gain characteristics in each stage feedback amplifier circuit when the characteristics of FIG. 6 to 7 …… Amplifier circuit, 8 to 11 …… Feedback resistance 12 to 13 …… Feedback capacitance
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭53−98763（ＪＰ，Ａ) 特開 昭58−107704（ＪＰ，Ａ) 特開 昭56−164605（ＪＰ，Ａ) 実開 昭58−132410（ＪＰ，Ｕ) ─────────────────────────────────────────────────── --Continued from the front page (56) References JP-A-53-98763 (JP, A) JP-A-58-107704 (JP, A) JP-A-56-164605 (JP, A) Actual development Sho-58- 132410 (JP, U)
Claims (1)
に負帰還を施すための帰還抵抗と帰還容量から成り、か
つ、一次遅れ特性を帰還率として有するとともに、該高
利得増幅器回路及び該帰還抵抗を集積回路上に形成し、
該帰還容量を該集積回路のピンを介して周辺部品として
形成した帰還形増幅器回路において、前記帰還形増幅器
回路を複数個多段接続し、かつ、各段の前記帰還形増幅
器回路の帯域が連続するように連続点における高域遮断
周波数の値と低域遮断周波数を一致させることにより、
前記各段の帰還形増幅器回路の一次進み特性をつなぎ合
わせるとともに、前記各段の帰還形増幅器回路に対応す
る複数の前記帰還容量の値を等しくすることにより、前
記各段の帰還形増幅器回路に対応する複数の前記ピンと
接地点との間に生じる各寄生容量の作用を類似させたこ
とを特徴とする増幅器回路。1. A high gain amplifier circuit and a feedback resistor and a feedback capacitor for giving a negative feedback to the high gain amplifier circuit, and having a first-order lag characteristic as a feedback ratio, and the high gain amplifier circuit and the feedback. Forming a resistor on the integrated circuit,
In a feedback type amplifier circuit in which the feedback capacitance is formed as a peripheral component via a pin of the integrated circuit, a plurality of the feedback type amplifier circuits are connected in multiple stages, and the band of the feedback type amplifier circuit in each stage is continuous. By matching the high cutoff frequency value and the low cutoff frequency at consecutive points,
By combining the first-order advance characteristics of the feedback amplifier circuits of the respective stages and equalizing the values of the plurality of feedback capacitors corresponding to the feedback amplifier circuits of the respective stages, the feedback amplifier circuits of the respective stages are formed. An amplifier circuit in which the action of each parasitic capacitance generated between a corresponding plurality of pins and a ground point is made similar.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61167905A JPH084206B2 (en) | 1986-07-18 | 1986-07-18 | Amplifier circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61167905A JPH084206B2 (en) | 1986-07-18 | 1986-07-18 | Amplifier circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6326011A JPS6326011A (en) | 1988-02-03 |
| JPH084206B2 true JPH084206B2 (en) | 1996-01-17 |
Family
ID=15858224
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61167905A Expired - Lifetime JPH084206B2 (en) | 1986-07-18 | 1986-07-18 | Amplifier circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH084206B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5839258A (en) * | 1995-11-28 | 1998-11-24 | Mitsubishi Chemical Corporation | Storing method for adsorbent particles |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5398763A (en) * | 1977-02-03 | 1978-08-29 | Matsushita Electric Ind Co Ltd | Amplifier unit |
| JPS56164605A (en) * | 1980-05-21 | 1981-12-17 | Hitachi Ltd | Multistage amplifying circuit |
| JPS58107704A (en) * | 1981-12-21 | 1983-06-27 | Canon Inc | Operation circuit for flexible wiring board |
| JPS58132410U (en) * | 1982-03-02 | 1983-09-07 | 日本コロムビア株式会社 | rear equalizer circuit |
-
1986
- 1986-07-18 JP JP61167905A patent/JPH084206B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6326011A (en) | 1988-02-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS58213514A (en) | N-p-n arithmetic amplifier | |
| US5081423A (en) | Integrator and active filter including integrator with simple phase compensation | |
| US4246542A (en) | Filter using a state-variable biquadratic transfer function circuit | |
| JP2571811B2 (en) | Integrated active electronic filter | |
| JPH084206B2 (en) | Amplifier circuit | |
| US4456885A (en) | Filter circuit suitable for being fabricated into integrated circuit | |
| JPH0818357A (en) | Imtermediate frequency amplifier circuit | |
| JPH04148388A (en) | Differentiator for time constant variable | |
| JPH0237723B2 (en) | ||
| US4684832A (en) | Analog circuit improvement in a digital integrated circuit technology | |
| JP2653474B2 (en) | Active filter circuit | |
| JPS61170113A (en) | Second order active phase equalizer | |
| JPS63244922A (en) | Capacitance circuit | |
| US5929698A (en) | Filter circuit arrangement | |
| JPS62196908A (en) | Amplifying circuit | |
| JPH0225286B2 (en) | ||
| JPS59115610A (en) | Semiconductor filter circuit | |
| JPS6223137Y2 (en) | ||
| JPH0936702A (en) | Active low pass filter | |
| JP3099679B2 (en) | Low-pass filtering circuit | |
| JPH06283965A (en) | Active type low-pass filter | |
| JP2736081B2 (en) | Active filter circuit | |
| JP3452232B2 (en) | Filter circuit and electronic equipment | |
| JP3301989B2 (en) | Active filter circuit | |
| JPS58516U (en) | Graphic equalizer circuit |