JPH0837163A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH0837163A
JPH0837163A JP19213294A JP19213294A JPH0837163A JP H0837163 A JPH0837163 A JP H0837163A JP 19213294 A JP19213294 A JP 19213294A JP 19213294 A JP19213294 A JP 19213294A JP H0837163 A JPH0837163 A JP H0837163A
Authority
JP
Japan
Prior art keywords
hydrogen
barrier metal
semiconductor device
sintering
pressure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP19213294A
Other languages
English (en)
Inventor
Takashi Fukusho
孝 福所
Masaru Sugimoto
大 杉本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP19213294A priority Critical patent/JPH0837163A/ja
Publication of JPH0837163A publication Critical patent/JPH0837163A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 【目的】 水素吸蔵性を有する金属をバリアメタル6と
して用いた半導体装置の製造方法において、バリアメタ
ル6により水素が吸蔵されて半導体基板1の界面準位の
消去が不充分になることを防止し、もって特性の向上、
特性の安定性の向上を図る。 【構成】 シンターを、760Torr(≒0.10M
Pa)以下の圧力下で行う。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、半導体装置の製造方
法、特に水素吸蔵性を有する金属をバリアメタルとして
用いた半導体装置の製造方法に関する。
【0002】
【背景技術】半導体装置の配線としてアルミニウム系の
金属材料を用いる場合、その配線と半導体基板表面との
コンタクト部分における相互拡散を防止するためにその
間にチタン系の金属(例えばTi、TiN、Ti0N、
TiW等)からなるバリアメタルが形成される。図3は
そのような半導体装置の一例を示す断面図である。図面
において、1はシリコンからなる半導体基板、2はゲー
ト酸化膜、3はポリシリコンからなるゲート電極、4は
PSGからなる層間絶縁膜、5はコンタクトホール、6
はバリアメタルで、チタン系の材料、例えばTi/Ti
Nからなる。
【0003】7はアルミニウムからなる配線、8はP
(プラズマ)−SiNからなるパシベーション膜であ
る。このような半導体装置は、シリコン半導体基板1の
表面部に必要な不純物層を形成した後、熱酸化法でゲー
ト酸化膜2を形成し、次いで、ポリシリコン層の形成及
びフォトエッチングによりゲート電極3等を形成し、次
いで、PSG膜からなる層間絶縁膜4を形成し、該層間
絶縁膜4の選択的エッチングによりコンタクトホール5
を形成し、次に、バリアメタル6(例えばTi/Ti
N)をスパッタにより形成する。更にそれに引き続いて
配線7となるアルミニウム膜もスパッタにより形成す
る。
【0004】その後、バリアメタル6及び配線7のパタ
ーニングが行われるが、その前後にシンターが行われ
る。このシンターはコンタクトのオーミック性を得る、
水素(アルミニウムからなる配線7中に吸蔵された水素
或いはシンター雰囲気中の水素等)を例えばMOS界面
等に到達させて界面準位を消滅させることにより特性の
向上(例えば暗電流の低減)、特性の安定(例えばしき
い値電圧の安定)を図る等の目的のために行われる。こ
のシンターは、300〜500℃程度の比較的低い温度
で行われる低温熱処理であり、一般に拡散炉を用いて行
われる。そして、従来においては、そのシンターは常
圧、即ち略760Torr(≒0.10MPa)の下で
行われていた。尚、上記シンターの終了後、P−SiN
からなるところの最終保護膜としてのパシベーション膜
8を形成し、更に裏面オーミック処理等が行われるが、
この裏面オーミック処理の終了後にもダメージ除去を目
的として300〜500℃での低温熱処理が行われる場
合が多いが、これも拡散炉を用いて常圧下で行われた。
このように、シンターは1乃至2回行われる。
【0005】
【発明が解決しようとする課題】ところで、従来におい
ては、シンターをしても界面準位を充分に少なくするこ
とが難しかった。そこで、その原因を調べたところ、バ
リアメタル6を成すチタン系の金属が水素吸蔵性を有
し、そのため、例えば、アルミニウムからなる配線7中
の水素或いはシンター時の雰囲気中の水素が半導体基板
1とゲート絶縁膜2等との界面に到達する前にバリアメ
タル6中に吸蔵され、界面準位の消滅に寄与する水素が
少なくなるためであることが判明した。これを放置する
ことは、暗電流の減少を困難にし、しきい値電圧の安定
性の向上を阻むことになる。具体的には、暗電流は、例
えばDRAMのような半導体装置の場合、記録保持能力
の低下の原因になり、CCD型固体撮像素子のような半
導体装置の場合、高温ダーク時における画像欠陥の発生
原因になる。
【0006】本発明はこのような問題点を解決すべく為
されたものであり、水素吸蔵性を有する金属をバリアメ
タルとして用いた半導体装置の製造方法において、バリ
アメタルにより水素が吸蔵されて半導体基板の界面準位
の消去が不充分になることを防止し、もって特性の向
上、特性の安定性の向上を図ることを目的とする。
【0007】
【課題を解決するための手段】請求項1の半導体装置の
製造方法は、バリアメタルに対するシンターを、760
Torr以下の圧力下で行うことを特徴とする。請求項
2の半導体装置の製造方法は、請求項1の半導体装置の
製造方法においてシンター温度が300〜500℃であ
ることを特徴とする。
【0008】
【作用】請求項1の半導体装置の製造方法によれば、従
来の常圧より低い圧力下でシンターを行うので、シンタ
ー時の圧力が低いほど図2に示すように水素吸蔵性を有
する金属の水素吸蔵濃度が低くなることから、シンター
によりバリアメタルが吸蔵できる水素の濃度が低くな
り、延いては半導体基板の界面に達して界面準位の消滅
に寄与する水素が多くなる。従って、暗電流の低減を図
り、しきい値電圧の安定化を図ることが出来る。請求項
2の半導体装置の製造方法によれば、シンター温度は従
来通り300乃至500℃なので、シンター効果が低減
するおそれはない。従って、シンター効果の低減を伴う
ことなく界面準位の減少を図り、特性の向上、特性の安
定性の向上を図ることができる。
【0009】
【実施例】以下、本発明半導体装置の製造方法を図示実
施例に従って詳細に説明する。図1は本発明半導体装置
の製造方法の一つの実施例を説明するところのシンター
時における状態を示す断面図である。本半導体装置の製
造方法は、前述の従来の半導体装置の製造方法とはシン
ター時の圧力のみが異なり、従来は常圧であったが、本
発明では常圧(760Torr≒0.10MPa)以下
の圧力下でシンターを行うのである。具体的には、シン
ター時における圧力を例えば、10-2〜10-4Torr
(≒1.33〜0.01P)の圧力にする。すると、バ
リアメタル6の水素吸蔵性が図2に示すように低下す
る。この図2はTi/TiNからなるバリアメタルの置
かれた圧力Pとその水素濃度Cとの関係を温度Tをパラ
メータとして示すところのPCT曲線図であり、この図
から圧力Pが低いほどバリアメタル内に吸蔵された水素
の濃度が低くなることが解る。
【0010】具体的には、例えば、温度400℃の場合
に着目すると、常圧のとき水素濃度が1019cm-3程度
であるが、10-2〜10-4Torr程度に圧力が下がっ
た場合には1015cm-3程度に低くなる。温度が変わっ
てもその傾向は変らない。このようにバリアメタル6の
水素吸蔵性を低くしてシンターを行うと、バリアメタル
6により横取りできる水素の量が少なくなるので、必然
的に半導体基板1とゲート絶縁膜2との界面に達して界
面準位の消滅に寄与する水素が多くなる。従って、暗電
流の低減を図り、しきい値電圧の安定化を図ることが出
来る。
【0011】即ち、従来においては、バリアメタル6の
水素吸蔵性が強い条件でシンターが行われていたので、
アルミニウムからなる配線7内の水素やシンター雰囲気
中の水素が半導体基板1とゲート絶縁膜2との界面に進
入する過程でその多くが図1において破線で示すように
バリアメタル6内に吸蔵されてしまったが、本半導体装
置の製造方法によれば、バリアメタル6の水素吸蔵性が
低い条件下でシンターが行われるので、上記水素はその
ほとんどがバリアメタル6に吸蔵されることなく図1に
おいて実線で示すように上記界面に達して界面準位の消
去に寄与することとなるのである。尚、シンター温度は
従来通り300〜500℃で行うので、シンター効果が
低減するということがない。ちなみに、シンターにおけ
るフォーミングガスは、例えば、3〜6%H2 入りのN
2 ガスであり、シンター時間は、例えば、10〜120
分程度である。ところで、シンターは、配線7とバリア
メタル6のパターニングの前あるいは後のみならず、最
終保護膜としてのパシベーション膜(例えばプラズマシ
リコンナイトライドからなる。図3参照)8を形成し更
に裏面オーミック処理等を終了した後にもダメージ除去
を目的として300〜500℃での低温熱処理が行われ
る場合が多いが、この裏面オーミック処理後のシンター
もやはり常圧よりも低い圧力下、例えば10-2〜10-4
Torrで行うようにすることが界面準位をなくすうえ
で好ましい。
【0012】
【発明の効果】請求項1の半導体装置の製造方法は、バ
リアメタルに対するシンターを、760Torr以下の
圧力下で行うことを特徴とする。従って、請求項1の半
導体装置の製造方法によれば、従来の常圧より低い圧力
下でシンターを行うので、シンター時の圧力が低いほど
水素吸蔵性を有する金属の水素吸蔵濃度が低くなること
から、シンターによりバリアメタルが吸蔵できる水素の
濃度が低くなり、延いては半導体基板の界面に達して界
面準位の消滅に寄与する水素が多くなる。従って、暗電
流の低減を図り、しきい値電圧の安定化を図ることが出
来る。具体的には、例えばDRAMのような半導体装置
の場合、暗電流の低減を図ることにより、記録保持能力
を高める(記録保持時間が長くなり、記録保持に必要な
電圧が低くなる。)ことができる。また、CCD型固体
撮像素子のような半導体装置の場合、高温ダーク時にお
ける画像欠陥を少なくできる。そして、しきい値電圧の
安定性が高くなる。
【0013】請求項2の半導体装置の製造方法は、シン
ター温度が300〜500℃であることを特徴とする。
従って、請求項2の半導体装置の製造方法によれば、シ
ンター温度は従来通り300乃至500℃なので、シン
ター効果が低減するおそれはない。依って、シンター効
果の低減を伴うことなく界面準位の減少を図り、特性の
向上、特性の安定性の向上を図ることが出来る。
【図面の簡単な説明】
【図1】本発明半導体装置の製造方法の一つの実施例を
示す断面図である。
【図2】チタン系バリアメタルの水素吸蔵に関するPC
T曲線図である。
【図3】チタン系バリアメタルを形成した半導体装置の
一例を示す断面図である。
【符号の説明】
1 半導体基板 6 バリアメタル 7 配線(アルミニウム)

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 水素吸蔵性を有する金属をバリアメタル
    として用いた半導体装置の製造方法において、 上記バリアメタルに対するシンターを、760Torr
    以下の圧力下で行うことを特徴とする半導体装置の製造
    方法
  2. 【請求項2】 シンター温度が300〜500℃である
    ことを特徴とする半導体装置の製造方法
JP19213294A 1994-07-23 1994-07-23 半導体装置の製造方法 Pending JPH0837163A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19213294A JPH0837163A (ja) 1994-07-23 1994-07-23 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19213294A JPH0837163A (ja) 1994-07-23 1994-07-23 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH0837163A true JPH0837163A (ja) 1996-02-06

Family

ID=16286218

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19213294A Pending JPH0837163A (ja) 1994-07-23 1994-07-23 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH0837163A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003151917A (ja) * 2001-11-09 2003-05-23 Sanyo Electric Co Ltd 半導体装置の製造方法
JP2017108074A (ja) * 2015-12-11 2017-06-15 富士電機株式会社 半導体装置および半導体装置の製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003151917A (ja) * 2001-11-09 2003-05-23 Sanyo Electric Co Ltd 半導体装置の製造方法
JP2017108074A (ja) * 2015-12-11 2017-06-15 富士電機株式会社 半導体装置および半導体装置の製造方法
CN107017288A (zh) * 2015-12-11 2017-08-04 富士电机株式会社 半导体装置及半导体装置的制造方法

Similar Documents

Publication Publication Date Title
US6165873A (en) Process for manufacturing a semiconductor integrated circuit device
US6887716B2 (en) Process for producing high quality PZT films for ferroelectric memory integrated circuits
JP3063606B2 (ja) 半導体装置の製造方法
JPH10270552A (ja) 半導体デバイス
JPH07263453A (ja) 半導体装置及びその製造方法
GB2351608A (en) Method of fabricating an integrated circuit device with composite oxide dielectric
JP2002203914A (ja) 2段階熱処理による半導体メモリ素子のキャパシタ製造方法
JPH07335641A (ja) シリコン酸化膜の形成方法及び半導体装置の酸化膜
JP3276500B2 (ja) シリコンウェーハとその製造方法
JP2004055813A (ja) 半導体装置及びその製造方法
JPH02290019A (ja) 電極配線構造体と半導体集積回路装置の製造方法
US6384443B1 (en) Stacked capacitor and method of manufacturing same
KR100616498B1 (ko) 폴리/텅스텐 게이트 전극을 갖는 반도체 소자의 제조방법
JPH0837163A (ja) 半導体装置の製造方法
US20030153144A1 (en) Methods of selective oxidation conditions for dielectric conditioning
JPH0936307A (ja) Mosキャパシタ
JPH06268234A (ja) 半導体装置およびその製造方法
US6177341B1 (en) Method for forming interconnections in semiconductor devices
US5895268A (en) High pressure nitridation of tungsten
US6839220B1 (en) Multi-layer barrier allowing recovery anneal for ferroelectric capacitors
US6323098B1 (en) Manufacturing method of a semiconductor device
JPS61193459A (ja) シリコンウエハの処理方法
KR100541701B1 (ko) 반도체소자 제조방법
KR100755053B1 (ko) 반도체 소자의 비트라인 형성 방법
TW442875B (en) Method for forming silicide without bridge phenomena