JPH0836373A - ディスプレイ用コントローラ - Google Patents
ディスプレイ用コントローラInfo
- Publication number
- JPH0836373A JPH0836373A JP19100994A JP19100994A JPH0836373A JP H0836373 A JPH0836373 A JP H0836373A JP 19100994 A JP19100994 A JP 19100994A JP 19100994 A JP19100994 A JP 19100994A JP H0836373 A JPH0836373 A JP H0836373A
- Authority
- JP
- Japan
- Prior art keywords
- display
- signal
- gradation
- pixel
- scanning
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
(57)【要約】
【目的】 高品質の階調表示が行なわれ、且つ低製造コ
ストで製造可能なディスプレイ用コントローラを提供す
る。 【構成】 信号側駆動IC2a〜2cに2値表示用の駆
動ICを用い、表示コントローラ8によって、走査側駆
動IC3a3bの1走査時間に対して、信号側駆動IC
2a〜2cを複数回出力状態にして、階調表示が行なわ
れる。
ストで製造可能なディスプレイ用コントローラを提供す
る。 【構成】 信号側駆動IC2a〜2cに2値表示用の駆
動ICを用い、表示コントローラ8によって、走査側駆
動IC3a3bの1走査時間に対して、信号側駆動IC
2a〜2cを複数回出力状態にして、階調表示が行なわ
れる。
Description
【0001】
【産業上の利用分野】本発明はディスプレイ用コントロ
ーラに関する。
ーラに関する。
【0002】
【従来の技術】ディスプレイ用の表示パネルでは、画像
の階調表示を行なうことが要求される。この要求に対し
て、例えば液晶パネルを取り上げて説明すると、フレー
ム変調、パルス幅変調、電圧変調の3種の階調表示が行
なわれている。
の階調表示を行なうことが要求される。この要求に対し
て、例えば液晶パネルを取り上げて説明すると、フレー
ム変調、パルス幅変調、電圧変調の3種の階調表示が行
なわれている。
【0003】
【発明が解決しようとする課題】前述のパルス幅変調、
電圧変調による階調表示は、表示品質が優れているが、
それぞれ専用の駆動ICが必要で、製造コストの面で問
題がある。一方、フレーム変調による階調表示は、2値
表示用の駆動ICが使用可能で、製造コスト上で問題は
ないが、表示にフリッカを生じて表示品質の面で問題が
生じる。このために、現状ではフレーム変調による階調
表示は、低価格の製品に取り入れられ、パルス幅変調、
電圧変調による階調表示は、高価格の製品に取り入れら
れている。
電圧変調による階調表示は、表示品質が優れているが、
それぞれ専用の駆動ICが必要で、製造コストの面で問
題がある。一方、フレーム変調による階調表示は、2値
表示用の駆動ICが使用可能で、製造コスト上で問題は
ないが、表示にフリッカを生じて表示品質の面で問題が
生じる。このために、現状ではフレーム変調による階調
表示は、低価格の製品に取り入れられ、パルス幅変調、
電圧変調による階調表示は、高価格の製品に取り入れら
れている。
【0004】本発明は、前述したような階調表示の現状
に鑑みてなされたものであり、その目的は、高品質の階
調表示が行なわれ、且つ低製造コストで製造可能なディ
スプレイ用コントローラを提供することにある。
に鑑みてなされたものであり、その目的は、高品質の階
調表示が行なわれ、且つ低製造コストで製造可能なディ
スプレイ用コントローラを提供することにある。
【0005】
【課題を解決するための手段】前記目的を達成するため
に、請求項1記載の発明は、信号駆動ICに2値表示用
の駆動ICを用いたディスプレイ用コントローラであ
り、走査側の1走査時間に対し、前記信号駆動ICを複
数回出力状態にして、階調表示を行なう制御手段を有す
ることを特徴とするものである。
に、請求項1記載の発明は、信号駆動ICに2値表示用
の駆動ICを用いたディスプレイ用コントローラであ
り、走査側の1走査時間に対し、前記信号駆動ICを複
数回出力状態にして、階調表示を行なう制御手段を有す
ることを特徴とするものである。
【0006】同様に前記目的を達成するために、請求項
2記載の発明は、請求項1記載の発明において、前記制
御手段が、ディスプレイに表示する各画素の階調信号に
基づいて、前記信号側ICを、予め設定した時間の間出
力状態にすることにより階調表示を行なうことを特徴と
するものである。
2記載の発明は、請求項1記載の発明において、前記制
御手段が、ディスプレイに表示する各画素の階調信号に
基づいて、前記信号側ICを、予め設定した時間の間出
力状態にすることにより階調表示を行なうことを特徴と
するものである。
【0007】同様に前記目的を達成するために、請求項
3記載の発明は、請求項2記載の発明において、前記制
御手段が、前記各画素の階調信号のビット数nに対し、
前記信号側ICを最大2n −1回出力状態にすることを
特徴とするものである。
3記載の発明は、請求項2記載の発明において、前記制
御手段が、前記各画素の階調信号のビット数nに対し、
前記信号側ICを最大2n −1回出力状態にすることを
特徴とするものである。
【0008】同様に前記目的を達成するために、請求項
4記載の発明は、請求項2記載の発明において、前記予
め設定した時間tm が、各画素の階調信号のビット数
をn、nより小さい自然数をmとして、tm =2(m-1)
×T/(2n −1)であることを特徴とするものであ
る。
4記載の発明は、請求項2記載の発明において、前記予
め設定した時間tm が、各画素の階調信号のビット数
をn、nより小さい自然数をmとして、tm =2(m-1)
×T/(2n −1)であることを特徴とするものであ
る。
【0009】同様に前記目的を達成するために、請求項
5記載の発明は、請求項2記載の発明において、前記信
号駆動ICの出力状態の時間は、画素の階調信号の各ビ
ットbm (m =1、2・・ )について、前記1走査時間を
T、nを各画素に入力される階調信号のビット数、bm
が前記出力状態がONで1 、OFFで0となるものと
して、{T/(2n −1)}Σ(2(m-1) ×bm )であ
ることを特徴とするものであ る。
5記載の発明は、請求項2記載の発明において、前記信
号駆動ICの出力状態の時間は、画素の階調信号の各ビ
ットbm (m =1、2・・ )について、前記1走査時間を
T、nを各画素に入力される階調信号のビット数、bm
が前記出力状態がONで1 、OFFで0となるものと
して、{T/(2n −1)}Σ(2(m-1) ×bm )であ
ることを特徴とするものであ る。
【0010】同様に前記目的を達成するために、請求項
6記載の発明は、請求項5記載の発明において、前記信
号側駆動ICの出力状態の時間は、メモリの格納データ
に基づいて設定されることを特徴とするものである。
6記載の発明は、請求項5記載の発明において、前記信
号側駆動ICの出力状態の時間は、メモリの格納データ
に基づいて設定されることを特徴とするものである。
【0011】同様に前記目的を達成するために、請求項
7記載の発明は、請求項6記載の発明において、前記メ
モリの格納データが、書換可能であることを特徴とする
ものである。
7記載の発明は、請求項6記載の発明において、前記メ
モリの格納データが、書換可能であることを特徴とする
ものである。
【0012】同様に前記目的を達成するために、請求項
8記載の発明は、請求項3ないし請求項7の何れかに記
載の発明に対して、各画素の階調表示データを1走査ラ
イン分以上格納する格納手段と、前記階調表示データを
各画素ごとに1ビットづつ、前記格納手段から読出し表
示する表示手段とを、さらに有することを特徴とするも
のである。
8記載の発明は、請求項3ないし請求項7の何れかに記
載の発明に対して、各画素の階調表示データを1走査ラ
イン分以上格納する格納手段と、前記階調表示データを
各画素ごとに1ビットづつ、前記格納手段から読出し表
示する表示手段とを、さらに有することを特徴とするも
のである。
【0013】同様に前記目的を達成するために、請求項
9記載の発明は、請求項8記載の発明において、ディス
プレイとして、絶縁層に硬質炭素膜を用い、MIM素子
で構成したマトリクスアレイを電極基板に用いた液晶パ
ネルを使用したことを特徴とするものである。
9記載の発明は、請求項8記載の発明において、ディス
プレイとして、絶縁層に硬質炭素膜を用い、MIM素子
で構成したマトリクスアレイを電極基板に用いた液晶パ
ネルを使用したことを特徴とするものである。
【0014】
【作用】請求項1記載の発明では、信号駆動ICに2値
表示用の駆動ICを用いたディスプレイ用コントローラ
において、走査側の1走査時間に対し、信号駆動ICを
複数回出力状態にして、階調表示が行なわれる。
表示用の駆動ICを用いたディスプレイ用コントローラ
において、走査側の1走査時間に対し、信号駆動ICを
複数回出力状態にして、階調表示が行なわれる。
【0015】請求項2記載の発明では、請求項1記載の
発明において、ディスプレイに表示する各画素の階調信
号に基づいて、信号側ICを、予め設定した時間の間出
力状態にすることにより階調表示が行なわれる。
発明において、ディスプレイに表示する各画素の階調信
号に基づいて、信号側ICを、予め設定した時間の間出
力状態にすることにより階調表示が行なわれる。
【0016】請求項3記載の発明では、請求項2記載の
発明において、各画素の階調信号のビット数nに対し、
信号側ICを最大2n −1回出力状態にすることにより
階調表示が行なわれる。
発明において、各画素の階調信号のビット数nに対し、
信号側ICを最大2n −1回出力状態にすることにより
階調表示が行なわれる。
【0017】請求項4記載の発明では、請求項2記載の
発明において、予め設定した時間tm が、走査時間を
T、各画素の階調信号のビット数をn、nより小さい自
然数をmとして、tm =2(m-1) ×T/(2n −1)に
設定される。
発明において、予め設定した時間tm が、走査時間を
T、各画素の階調信号のビット数をn、nより小さい自
然数をmとして、tm =2(m-1) ×T/(2n −1)に
設定される。
【0018】請求項5記載の発明では、請求項2記載の
発明において、信号駆動ICの出力状態の時間は、画素
の階調信号の各ビットbm (m =1、2・・ )について、1
走査時間をT、nを各画素に入力される階調信号のビッ
ト数、bm を前記出力状態がONで1 、OFFで0と
なるものとして、{T/(2n −1)}Σ(2(m-1)×
bm )に設定される。
発明において、信号駆動ICの出力状態の時間は、画素
の階調信号の各ビットbm (m =1、2・・ )について、1
走査時間をT、nを各画素に入力される階調信号のビッ
ト数、bm を前記出力状態がONで1 、OFFで0と
なるものとして、{T/(2n −1)}Σ(2(m-1)×
bm )に設定される。
【0019】請求項6記載の発明では、請求項5記載の
発明において、信号側駆動ICの出力状態の時間は、メ
モリの格納データに基づいて設定される。
発明において、信号側駆動ICの出力状態の時間は、メ
モリの格納データに基づいて設定される。
【0020】請求項7記載の発明では、請求項6記載の
発明において、メモリの格納データが、必要に応じて書
換えられる。
発明において、メモリの格納データが、必要に応じて書
換えられる。
【0021】請求項8記載の発明、及び請求項9記載の
発明では、請求項3ないし請求項7の何れかに記載の発
明において、階調表示データが、格納手段によって1走
査ライン分以上格納され、表示手段によって、階調表示
データが各画素ごとに1ビットづつ、格納手段から読出
し表示される。
発明では、請求項3ないし請求項7の何れかに記載の発
明において、階調表示データが、格納手段によって1走
査ライン分以上格納され、表示手段によって、階調表示
データが各画素ごとに1ビットづつ、格納手段から読出
し表示される。
【0022】
[第1の実施例]本発明の第1の実施例を、図1ないし
図6を参照して説明する。図1は本発明の第1の実施例
のディスプレイのパネル部の構成を示す説明図、図2は
本実施例の全体構成を示すブロック図、図3は図2の表
示コントローラの構成を示すブロック図、図4は本実施
例のMIM(metal insulator metal )素子の構造を示
す説明図、図5は本実施例の階調表示動作を示すタイム
チャート、図6は本実施例の階調信号とデコーダ出力と
の関係を示す説明図である。
図6を参照して説明する。図1は本発明の第1の実施例
のディスプレイのパネル部の構成を示す説明図、図2は
本実施例の全体構成を示すブロック図、図3は図2の表
示コントローラの構成を示すブロック図、図4は本実施
例のMIM(metal insulator metal )素子の構造を示
す説明図、図5は本実施例の階調表示動作を示すタイム
チャート、図6は本実施例の階調信号とデコーダ出力と
の関係を示す説明図である。
【0023】本実施例では、図1に示すように、フラッ
トパネルディスプレイの表示パネル1において、信号側
には、入力されるデータに基づいて、表示パネル1に対
するON/OFF信号を出力する2値駆動用IC2a〜
2cが、走査側には、クロック信号の入力によって、順
次1ラインを選択する走査側駆動IC3a、3bがそれ
ぞれ実装されている。走査側駆動IC3a、3bは1ラ
インづつ順次走査を行い、走査されている電極上の各画
素に対応するON/OFF信号が、2値駆動用IC2a
〜2cから出力されることにより、表示パネル1に対し
て画像形成が行なわれる。本実施例では、n階調の表示
を行なう場合に、1走査時間内に信号側からn−1回の
出力を行なうようにし、1走査時間内に出力されたON
信号の回数によって変調を行なって、n階調の表示を行
なうように構成されている。
トパネルディスプレイの表示パネル1において、信号側
には、入力されるデータに基づいて、表示パネル1に対
するON/OFF信号を出力する2値駆動用IC2a〜
2cが、走査側には、クロック信号の入力によって、順
次1ラインを選択する走査側駆動IC3a、3bがそれ
ぞれ実装されている。走査側駆動IC3a、3bは1ラ
インづつ順次走査を行い、走査されている電極上の各画
素に対応するON/OFF信号が、2値駆動用IC2a
〜2cから出力されることにより、表示パネル1に対し
て画像形成が行なわれる。本実施例では、n階調の表示
を行なう場合に、1走査時間内に信号側からn−1回の
出力を行なうようにし、1走査時間内に出力されたON
信号の回数によって変調を行なって、n階調の表示を行
なうように構成されている。
【0024】本実施例で8階調表示を行なう場合を説明
すると、3ビットで8階調を表現可能であるが、本実施
例では、周辺回路が簡単にデータを操作できるように、
無効ビットを1ビット加えて、1画素当たり4ビットを
割り当て、1操作時間に7回のON/OFF信号を信号
側駆動IC2a〜2cが出力するようにしてある。この
ために、入力した画素当たりの階調信号をb1、b2、
b2、b4の4ビットで表示すると、b1を無効ビット
として1操作時間内の出力回数をNで示すと、本実施例
は、(1)式で表される変換を1画素ずつ行い、1走査
時間にN回のON/OFF信号を出力する機能を有して
いる。 N=b2×4+b3×2+b4×1 ・・・ (1)
すると、3ビットで8階調を表現可能であるが、本実施
例では、周辺回路が簡単にデータを操作できるように、
無効ビットを1ビット加えて、1画素当たり4ビットを
割り当て、1操作時間に7回のON/OFF信号を信号
側駆動IC2a〜2cが出力するようにしてある。この
ために、入力した画素当たりの階調信号をb1、b2、
b2、b4の4ビットで表示すると、b1を無効ビット
として1操作時間内の出力回数をNで示すと、本実施例
は、(1)式で表される変換を1画素ずつ行い、1走査
時間にN回のON/OFF信号を出力する機能を有して
いる。 N=b2×4+b3×2+b4×1 ・・・ (1)
【0025】本実施例には、図2に示すように、階調信
号b1〜b4が入力され、表示データが作成されるデー
タデコーダ5が設けられ、このデータデコーダ5に表示
データが格納されるメモリ6が接続され、メモリ6は、
表示パネル1の信号側駆動IC2a〜2cに接続されて
いる。このメモリ6には、クロックとイネーブル信号が
入力されるアドレスカウンタ7が接続されている。ま
た、表示パネル1の信号側駆動IC2a〜2c及び走査
側駆動IC3a、3bには、表示パネル1の表示を制御
する表示コントローラ8が接続され、この表示コントロ
ーラ8はアドレスカウンタ7にも接続されている。
号b1〜b4が入力され、表示データが作成されるデー
タデコーダ5が設けられ、このデータデコーダ5に表示
データが格納されるメモリ6が接続され、メモリ6は、
表示パネル1の信号側駆動IC2a〜2cに接続されて
いる。このメモリ6には、クロックとイネーブル信号が
入力されるアドレスカウンタ7が接続されている。ま
た、表示パネル1の信号側駆動IC2a〜2c及び走査
側駆動IC3a、3bには、表示パネル1の表示を制御
する表示コントローラ8が接続され、この表示コントロ
ーラ8はアドレスカウンタ7にも接続されている。
【0026】表示コントローラ8には、図3に示すよう
に、クロックを発生する基準発振器10が設けられ、基
準発振器10には、信号側のセグメントカウンタ11が
接続され、セグメントカウンタ11にはデコーダ12が
接続されている。また、デコーダ12には、ラッチカウ
ンタ13が接続され、ラッチカウンタ13にはデコーダ
14が接続され、デコーダ14には走査側のコモンカウ
ンタ15が接続され、コモンカウンタ15にはデコーダ
16が接続されている。
に、クロックを発生する基準発振器10が設けられ、基
準発振器10には、信号側のセグメントカウンタ11が
接続され、セグメントカウンタ11にはデコーダ12が
接続されている。また、デコーダ12には、ラッチカウ
ンタ13が接続され、ラッチカウンタ13にはデコーダ
14が接続され、デコーダ14には走査側のコモンカウ
ンタ15が接続され、コモンカウンタ15にはデコーダ
16が接続されている。
【0027】本実施例では、図3に示す表示コントロー
ラを含む図2に示す構成の全体の回路が、FPGA(フ
ィールド・プログラマブル・ゲートアレイ)を用いて構
成されている。また、表示パネル1としては、硬質炭素
膜を絶縁材料に用いたMIM素子によって作成されるア
クティブマトリクス型液晶パネルが使用されている。こ
のアクティブマトリクス型液晶パネルの作成方法を簡単
に説明する。基板31としてパイレックスが使用され、
この基板31上に、マグネトロンスパッタ法により、8
00Åの厚さにITO膜(酸化インジュウム膜)を形成
し、パターン化して画素電極32を作成する。次に、能
動素子として、硬質炭素膜を使用したMIM素子を以下
のようにして設ける。先ず、基板31の画素電極32上
にAlを蒸着法により1000Åの厚さに堆積し、パタ
ーン化することにより下部電極33を形成する。この下
部電極33上に、絶縁膜として硬質炭素膜34を、プラ
ズマCVD法により1100Åの厚さに堆積し、その後
にドライエッチングによりパターン化する。さらに、各
硬質炭素膜上に、Niを蒸着法により1000Åの厚さ
に堆積し、その後にパターン化して上部電極35を形成
する。
ラを含む図2に示す構成の全体の回路が、FPGA(フ
ィールド・プログラマブル・ゲートアレイ)を用いて構
成されている。また、表示パネル1としては、硬質炭素
膜を絶縁材料に用いたMIM素子によって作成されるア
クティブマトリクス型液晶パネルが使用されている。こ
のアクティブマトリクス型液晶パネルの作成方法を簡単
に説明する。基板31としてパイレックスが使用され、
この基板31上に、マグネトロンスパッタ法により、8
00Åの厚さにITO膜(酸化インジュウム膜)を形成
し、パターン化して画素電極32を作成する。次に、能
動素子として、硬質炭素膜を使用したMIM素子を以下
のようにして設ける。先ず、基板31の画素電極32上
にAlを蒸着法により1000Åの厚さに堆積し、パタ
ーン化することにより下部電極33を形成する。この下
部電極33上に、絶縁膜として硬質炭素膜34を、プラ
ズマCVD法により1100Åの厚さに堆積し、その後
にドライエッチングによりパターン化する。さらに、各
硬質炭素膜上に、Niを蒸着法により1000Åの厚さ
に堆積し、その後にパターン化して上部電極35を形成
する。
【0028】次に、他方の透明基板(対向基板)とし
て、パイレックス上にITOをスパッタリング法により
1000Åの厚さに形成し、ストライブ状にパターン化
して共通画素電極を作成する。そして、両基板の上に配
向膜としてポリイミド膜を形成し、ラピング処理を行な
い、これらの基板を各画素電極側を内側にして対向さ
せ、ギャップ剤を介して貼り合わせ、形成されたセル内
に液晶材を封入することにより液晶パネルを形成する。
信号側駆動IC2a〜2c及び走査側駆動IC3a3b
は、熱硬化型異方性導電膜を使用して、熱圧着法により
表示パネル1に実装する。
て、パイレックス上にITOをスパッタリング法により
1000Åの厚さに形成し、ストライブ状にパターン化
して共通画素電極を作成する。そして、両基板の上に配
向膜としてポリイミド膜を形成し、ラピング処理を行な
い、これらの基板を各画素電極側を内側にして対向さ
せ、ギャップ剤を介して貼り合わせ、形成されたセル内
に液晶材を封入することにより液晶パネルを形成する。
信号側駆動IC2a〜2c及び走査側駆動IC3a3b
は、熱硬化型異方性導電膜を使用して、熱圧着法により
表示パネル1に実装する。
【0029】本実施例では、各画素の4ビットの階調信
号は、図2のデータデコーダ5で、1走査時間のON/
OFFを示す表示データに変換され、入力される階調デ
ータと表示データとの関係は、図6に示すようになる。
データデコーダ5からの表示データはメモリ6に格納さ
れ、この表示データが、図3のラッチカウンタ13及び
デコーダ14の動作に基づいて、1走査時間に1ビット
ずつ7回読み出されて、走査時間内での変調が行なわれ
る。この場合、階調表示データを1走査分以上格納する
メモリを使用すると、高速な描画を行なうことが可能に
なる。この際使用するメモリとしては、FIFO、マル
チポートVRAM、SRAM、DRAMなどの書換可能
なメモリが最適である。特に、FIFOは、1走査分の
データを処理する際に、周辺回路を容易に構築すること
ができ便利である。
号は、図2のデータデコーダ5で、1走査時間のON/
OFFを示す表示データに変換され、入力される階調デ
ータと表示データとの関係は、図6に示すようになる。
データデコーダ5からの表示データはメモリ6に格納さ
れ、この表示データが、図3のラッチカウンタ13及び
デコーダ14の動作に基づいて、1走査時間に1ビット
ずつ7回読み出されて、走査時間内での変調が行なわれ
る。この場合、階調表示データを1走査分以上格納する
メモリを使用すると、高速な描画を行なうことが可能に
なる。この際使用するメモリとしては、FIFO、マル
チポートVRAM、SRAM、DRAMなどの書換可能
なメモリが最適である。特に、FIFOは、1走査分の
データを処理する際に、周辺回路を容易に構築すること
ができ便利である。
【0030】このように、本実施例によると、1走査時
間において、各階調信号に対応して、図5に示すような
画素のON/OFF信号が得られ、フリッカの発生のな
い8階調の高品質の階調表示を行なうことが可能にな
る。また、本実施例では、硬質炭素膜を絶縁層にしたM
IMアクティブマトリクス液晶表示パネルを使用するこ
とにより、製造コストを低減して高品質な階調表示を行
なうことが可能になる。
間において、各階調信号に対応して、図5に示すような
画素のON/OFF信号が得られ、フリッカの発生のな
い8階調の高品質の階調表示を行なうことが可能にな
る。また、本実施例では、硬質炭素膜を絶縁層にしたM
IMアクティブマトリクス液晶表示パネルを使用するこ
とにより、製造コストを低減して高品質な階調表示を行
なうことが可能になる。
【0031】[第2の実施例]本発明の第2の実施例
を、図7を参照して説明する。図7は本実施例の階調信
号とデコーダ出力との関係を示す説明図である。
を、図7を参照して説明する。図7は本実施例の階調信
号とデコーダ出力との関係を示す説明図である。
【0032】本実施例では、信号側の出力は、図3に示
すセグメントカウンタ11に接続されたデコーダ12に
よつて、それぞれ1回、2回、4回出力する3ブロック
に分割されるように構成されている。本実施例のその他
の部分の構成は、すでに説明した第1の実施例と同一で
ある。
すセグメントカウンタ11に接続されたデコーダ12に
よつて、それぞれ1回、2回、4回出力する3ブロック
に分割されるように構成されている。本実施例のその他
の部分の構成は、すでに説明した第1の実施例と同一で
ある。
【0033】本実施例では、1走査時間において、各階
調信号に対応して、図7に示すような画素のON/OF
F信号が得られ、フリッカの発生のない8階調の高品質
の表示を行なうことが可能である。本実施例のその他の
動作及び効果は、すでに説明した第1の実施例と同一で
ある。
調信号に対応して、図7に示すような画素のON/OF
F信号が得られ、フリッカの発生のない8階調の高品質
の表示を行なうことが可能である。本実施例のその他の
動作及び効果は、すでに説明した第1の実施例と同一で
ある。
【0034】[第3の実施例]本発明の第3の実施例
を、図8を参照して説明する。図8は、実施例の表示コ
ントローラの構成を示す説明図である。
を、図8を参照して説明する。図8は、実施例の表示コ
ントローラの構成を示す説明図である。
【0035】本実施例の表示コントローラ8Aは、図8
に示すように、すでに図3を参照して説明した第1の実
施例の表示コントローラ8に対して、デコーダ14にレ
ジスタカウンタ41が接続され、レジスタカウンタ41
にEPROMであるレジスタ42が接続されている。こ
のレジスタ42には、信号側駆動IC2a〜2cの出力
状態のデータが格納されており、この格納データは紫外
線や電気信号によつて書換が可能になつている。本実施
例のその他の部分の構成は、すでに説明した第2の実施
例と同一である。
に示すように、すでに図3を参照して説明した第1の実
施例の表示コントローラ8に対して、デコーダ14にレ
ジスタカウンタ41が接続され、レジスタカウンタ41
にEPROMであるレジスタ42が接続されている。こ
のレジスタ42には、信号側駆動IC2a〜2cの出力
状態のデータが格納されており、この格納データは紫外
線や電気信号によつて書換が可能になつている。本実施
例のその他の部分の構成は、すでに説明した第2の実施
例と同一である。
【0036】本実施例では、信号側駆動IC2a〜2c
の出力の状態、即ち出力の間隔をレジスタ42の格納デ
ータに基づいて設定し、1走査時間において、所望の出
力間隔で、表示パネル1のON/OFF信号を出力さ
せ、最適な表示階調が設定される。また、レジスタ42
の格納データに最適なデータが存在しない場合には、デ
ータを書換えて最適のデータがレジスタ42に格納され
る。表示コントローラ8Aによるラッチ信号間隔の調整
には、レジスタカウンタ41でクロック信号をカウント
し、このレジスタカウンタ41をリセットする値をレジ
スタ42に入力しておく方法が取られる。
の出力の状態、即ち出力の間隔をレジスタ42の格納デ
ータに基づいて設定し、1走査時間において、所望の出
力間隔で、表示パネル1のON/OFF信号を出力さ
せ、最適な表示階調が設定される。また、レジスタ42
の格納データに最適なデータが存在しない場合には、デ
ータを書換えて最適のデータがレジスタ42に格納され
る。表示コントローラ8Aによるラッチ信号間隔の調整
には、レジスタカウンタ41でクロック信号をカウント
し、このレジスタカウンタ41をリセットする値をレジ
スタ42に入力しておく方法が取られる。
【0037】本実施例によると、第2の実施例の効果に
加えて、レジスタ42の格納データから選択した信号側
駆動IC2a〜2cの出力状態のデータによって、表示
パネル1の階調表示を選択し、所望の階調表示を行なう
ことが可能になる。また、実際に表示を行いながら、階
調信号と表示特性の関係を補正し、最適の特性を設定す
ることが可能になる。以上の説明では、レジスタ42は
コントローラ内に設けて、部品コストを削減した場合を
説明したが、コントローラとは別体のレジスタを使用し
てもよい。
加えて、レジスタ42の格納データから選択した信号側
駆動IC2a〜2cの出力状態のデータによって、表示
パネル1の階調表示を選択し、所望の階調表示を行なう
ことが可能になる。また、実際に表示を行いながら、階
調信号と表示特性の関係を補正し、最適の特性を設定す
ることが可能になる。以上の説明では、レジスタ42は
コントローラ内に設けて、部品コストを削減した場合を
説明したが、コントローラとは別体のレジスタを使用し
てもよい。
【0038】なお、本発明では、各実施例での説明に限
定されず、一般に、各画素の階調信号のビット数nに対
し、信号側ICを最大2n −1回出力 状態にすること
により階調表示を行なうことができる。同様に本発明で
は、信号側ICが出力状態にされる時間tm が、各画素
の階調信号のビット数をn、nより小さい自然数をmと
して、tm =2(m-1) ×T/(2n −1)に設定可能で
ある。また、信号駆動ICの出力状態の時間は、画素の
階調信号の各ビットbm (m =1、2・・ )について、1走
査時間をT、nを各画素に入力される階調信号のビット
数、bm が前記出力状態がONで1、OFFで0となる
ものとして、{T/(2n −1)}Σ(2(m-1) ×bm
)に設定することができる。
定されず、一般に、各画素の階調信号のビット数nに対
し、信号側ICを最大2n −1回出力 状態にすること
により階調表示を行なうことができる。同様に本発明で
は、信号側ICが出力状態にされる時間tm が、各画素
の階調信号のビット数をn、nより小さい自然数をmと
して、tm =2(m-1) ×T/(2n −1)に設定可能で
ある。また、信号駆動ICの出力状態の時間は、画素の
階調信号の各ビットbm (m =1、2・・ )について、1走
査時間をT、nを各画素に入力される階調信号のビット
数、bm が前記出力状態がONで1、OFFで0となる
ものとして、{T/(2n −1)}Σ(2(m-1) ×bm
)に設定することができる。
【0039】
【発明の効果】請求項1記載の発明ないし請求項5記載
の発明によると、信号駆動ICに2値表示用の駆動IC
を用いたディスプレイ用コントローラにおいて、走査側
の1走査時間に対し、信号駆動ICを複数回出力状態に
して、階調表示が行なわれるので、製造コストを低減し
た状態で、フリッカの発生しない階調表示を行なうこと
が可能になる。請求項6記載の発明によると、請求項1
記載の発明ないし請求項5記載の発明での効果に加え
て、信号側駆動ICの出力状態の時間は、メモリの格納
データに基づいて設定されるので、階調表示の特性を選
択し、所望の特性での階調表示を行なうことが可能にな
る。請求項7記載の発明によると、請求項6記載の発明
の効果に加えて、メモリの格納データが、必要に応じて
書換られるので、所望の階調表示の特性を書込んで、該
階調表示の特性での階調表示を行なうことが可能にな
る。請求項8記載の発明及び請求項9記載の発明による
と、階調表示データが、格納手段によって1走査ライン
分以上格納され、表示手段によって、階調表示データが
各画素ごとに1ビットづつ、格納手段から読出し表示さ
れるので、請求項3ないし請求項7の何れかに記載の発
明の効果に加えて、より高速な階調表示を行なうことが
可能になる。
の発明によると、信号駆動ICに2値表示用の駆動IC
を用いたディスプレイ用コントローラにおいて、走査側
の1走査時間に対し、信号駆動ICを複数回出力状態に
して、階調表示が行なわれるので、製造コストを低減し
た状態で、フリッカの発生しない階調表示を行なうこと
が可能になる。請求項6記載の発明によると、請求項1
記載の発明ないし請求項5記載の発明での効果に加え
て、信号側駆動ICの出力状態の時間は、メモリの格納
データに基づいて設定されるので、階調表示の特性を選
択し、所望の特性での階調表示を行なうことが可能にな
る。請求項7記載の発明によると、請求項6記載の発明
の効果に加えて、メモリの格納データが、必要に応じて
書換られるので、所望の階調表示の特性を書込んで、該
階調表示の特性での階調表示を行なうことが可能にな
る。請求項8記載の発明及び請求項9記載の発明による
と、階調表示データが、格納手段によって1走査ライン
分以上格納され、表示手段によって、階調表示データが
各画素ごとに1ビットづつ、格納手段から読出し表示さ
れるので、請求項3ないし請求項7の何れかに記載の発
明の効果に加えて、より高速な階調表示を行なうことが
可能になる。
【図1】本発明の第1の実施例のディスプレイのパネル
部の構成を示す説明図である。
部の構成を示す説明図である。
【図2】同実施例の全体構成を示すブロック図である。
【図3】図2の表示コントローラの構成を示すブロック
図である。
図である。
【図4】同実施例のMIM素子の構造を示す説明図であ
る。
る。
【図5】同実施例の階調表示動作を示すタイムチャート
である。
である。
【図6】同実施例の階調信号とデコーダ出力との関係を
示す説明図である。
示す説明図である。
【図7】本発明の第2の実施例の階調信号とデコーダ出
力との関係を示す説明図である。
力との関係を示す説明図である。
【図8】本発明の第3の実施例の表示コントローラの構
成を示す説明図である。
成を示す説明図である。
1 表示パネル 2a〜2c 信号側駆動IC 3a、3b 走査側駆動IC 5 データデコーダ 6 メモリ 7 アドレスカウンタ 8 表示コントローラ
Claims (9)
- 【請求項1】 信号駆動ICに2値表示用の駆動ICを
用いたディスプレイ用コントローラであり、走査側の1
走査時間に対し、前記信号駆動ICを複数回出力状態に
して、階調表示を行なう制御手段を有することを特徴と
するディスプレイ用コントローラ。 - 【請求項2】 前記制御手段が、ディスプレイに表示す
る各画素の階調信号に基づいて、前記信号側ICを、予
め設定した時間の間出力状態にすることにより階調表示
を行なうことを特徴とする請求項1記載のディスプレイ
用コントローラ。 - 【請求項3】 前記制御手段が、前記各画素の階調信号
のビット数nに対し、前記信号側ICを最大2n −1回
出力状態にすることを特徴とする請求項2記載のディス
プレイ用コントローラ。 - 【請求項4】 前記予め設定した時間tm が、各画素の
階調信号のビット数をn、nより小さい自然数をmとし
て、tm =2(m-1) ×T/(2n −1)であることを特
徴とする請求項2記載のディスプレイ用コントローラ。 - 【請求項5】 前記信号駆動ICの出力状態の時間は、
画素の階調信号の各ビットbm (m =1、2・・ )につい
て、前記1走査時間をT、nを各画素に入力される階調
信号のビット数、bm が前記出力状態がONで1 、O
FFで0となるものとして、{T/(2n −1)}Σ
(2(m-1) ×bm )であることを特徴とする請求項2記
載のディスプレイ用コントローラ。 - 【請求項6】 前記信号側駆動ICの出力状態の時間
は、メモリの格納データに基づいて設定されることを特
徴とする請求項5記載のディスプレイ用コントローラ。 - 【請求項7】 前記メモリの格納データが、書換可能で
あることを特徴とする請求項6記載のディスプレイ用コ
ントローラ。 - 【請求項8】 各画素の階調表示データを1走査ライン
分以上格納する格納手段と、前記階調表示データを各画
素ごとに1ビットずつ、前記格納手段から読出し表示す
る表示手段とを、さらに有することを特徴とする請求項
3ないし請求項7の何れかに記載のディスプレイ用コン
トローラ。 - 【請求項9】 ディスプレイとして、絶縁層に硬質炭素
膜を用い、MIM素子で構成したマトリクスアレイを電
極基板に用いた液晶パネルを使用したことを特徴とする
請求項8記載のディスプレイ用コントローラ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP19100994A JPH0836373A (ja) | 1994-07-21 | 1994-07-21 | ディスプレイ用コントローラ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP19100994A JPH0836373A (ja) | 1994-07-21 | 1994-07-21 | ディスプレイ用コントローラ |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0836373A true JPH0836373A (ja) | 1996-02-06 |
Family
ID=16267363
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP19100994A Pending JPH0836373A (ja) | 1994-07-21 | 1994-07-21 | ディスプレイ用コントローラ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0836373A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002189457A (ja) * | 2000-12-21 | 2002-07-05 | Stanley Electric Co Ltd | 液晶表示装置の駆動方法 |
US6683590B1 (en) | 1998-03-20 | 2004-01-27 | The University Of Hong Kong | Tricolor LED display system having audio output |
US6937216B1 (en) | 1999-09-27 | 2005-08-30 | Seiko Epson Corporation | Electro-optical device, and electronic apparatus and display driver IC using the same |
JP2010026086A (ja) * | 2008-07-16 | 2010-02-04 | Seiko Epson Corp | 電気光学装置の駆動装置及び方法、並びに電気光学装置及び電子機器 |
JP2013195521A (ja) * | 2012-03-16 | 2013-09-30 | Mitsubishi Pencil Co Ltd | 電気泳動表示装置およびその駆動方法 |
-
1994
- 1994-07-21 JP JP19100994A patent/JPH0836373A/ja active Pending
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6683590B1 (en) | 1998-03-20 | 2004-01-27 | The University Of Hong Kong | Tricolor LED display system having audio output |
US6937216B1 (en) | 1999-09-27 | 2005-08-30 | Seiko Epson Corporation | Electro-optical device, and electronic apparatus and display driver IC using the same |
US7312775B2 (en) | 1999-09-27 | 2007-12-25 | Seiko Epson Corporation | Electro-optical device, and electronic apparatus and display driver IC using the same |
JP2002189457A (ja) * | 2000-12-21 | 2002-07-05 | Stanley Electric Co Ltd | 液晶表示装置の駆動方法 |
JP2010026086A (ja) * | 2008-07-16 | 2010-02-04 | Seiko Epson Corp | 電気光学装置の駆動装置及び方法、並びに電気光学装置及び電子機器 |
JP2013195521A (ja) * | 2012-03-16 | 2013-09-30 | Mitsubishi Pencil Co Ltd | 電気泳動表示装置およびその駆動方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5414443A (en) | Drive device for driving a matrix-type LCD apparatus | |
JP5509281B2 (ja) | 液晶表示装置 | |
TW550413B (en) | Method for driving display apparatus, driving circuit, display apparatus and electronic machine | |
JP3606830B2 (ja) | コレステリック液晶ディスプレイ用ドライバ | |
TWI269260B (en) | Display device and display control circuit | |
JP5923343B2 (ja) | 表示装置、表示装置の駆動方法、及び、電子機器 | |
JP2585463B2 (ja) | 液晶表示装置の駆動方法 | |
JP2002229547A (ja) | 画像表示システム及び画像情報伝送方法 | |
JPS63298287A (ja) | 液晶表示装置 | |
TW583616B (en) | Liquid crystal driving devices | |
JPS6337394A (ja) | マトリクス表示装置 | |
JP2804059B2 (ja) | 液晶表示装置 | |
US20020000966A1 (en) | Liquid crystal display device | |
JP2002311921A (ja) | 表示装置およびその駆動方法 | |
US6972779B2 (en) | Flat-panel display device | |
US5673061A (en) | Driving circuit for display apparatus | |
JPH0836373A (ja) | ディスプレイ用コントローラ | |
JP2659553B2 (ja) | 薄膜トランジスタ・マトリックス・アドレス式液晶ディスプレイにおけるクロストークを除去する方法とシステム | |
US20060202928A1 (en) | Active matrix display devices | |
EP0655726B1 (en) | Grey level selecting circuit for a display driver | |
JP3544707B2 (ja) | 液晶表示装置 | |
JP2983787B2 (ja) | 表示装置の駆動回路 | |
JP4463922B2 (ja) | D/a変換回路およびそれを用いた表示装置 | |
JPH05210366A (ja) | 液晶パネルの表示制御装置 | |
JPH10149141A (ja) | 液晶表示装置 |