JPH0836373A - ディスプレイ用コントローラ - Google Patents
ディスプレイ用コントローラInfo
- Publication number
- JPH0836373A JPH0836373A JP19100994A JP19100994A JPH0836373A JP H0836373 A JPH0836373 A JP H0836373A JP 19100994 A JP19100994 A JP 19100994A JP 19100994 A JP19100994 A JP 19100994A JP H0836373 A JPH0836373 A JP H0836373A
- Authority
- JP
- Japan
- Prior art keywords
- display
- signal
- gradation
- pixel
- scanning
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
(57)【要約】
【目的】 高品質の階調表示が行なわれ、且つ低製造コ
ストで製造可能なディスプレイ用コントローラを提供す
る。 【構成】 信号側駆動ＩＣ２ａ〜２ｃに２値表示用の駆
動ＩＣを用い、表示コントローラ８によって、走査側駆
動ＩＣ３ａ３ｂの１走査時間に対して、信号側駆動ＩＣ
２ａ〜２ｃを複数回出力状態にして、階調表示が行なわ
れる。
ストで製造可能なディスプレイ用コントローラを提供す
る。 【構成】 信号側駆動ＩＣ２ａ〜２ｃに２値表示用の駆
動ＩＣを用い、表示コントローラ８によって、走査側駆
動ＩＣ３ａ３ｂの１走査時間に対して、信号側駆動ＩＣ
２ａ〜２ｃを複数回出力状態にして、階調表示が行なわ
れる。
Description
【０００１】
【産業上の利用分野】本発明はディスプレイ用コントロ
ーラに関する。
ーラに関する。
【０００２】
【従来の技術】ディスプレイ用の表示パネルでは、画像
の階調表示を行なうことが要求される。この要求に対し
て、例えば液晶パネルを取り上げて説明すると、フレー
ム変調、パルス幅変調、電圧変調の３種の階調表示が行
なわれている。
の階調表示を行なうことが要求される。この要求に対し
て、例えば液晶パネルを取り上げて説明すると、フレー
ム変調、パルス幅変調、電圧変調の３種の階調表示が行
なわれている。
【０００３】
【発明が解決しようとする課題】前述のパルス幅変調、
電圧変調による階調表示は、表示品質が優れているが、
それぞれ専用の駆動ＩＣが必要で、製造コストの面で問
題がある。一方、フレーム変調による階調表示は、２値
表示用の駆動ＩＣが使用可能で、製造コスト上で問題は
ないが、表示にフリッカを生じて表示品質の面で問題が
生じる。このために、現状ではフレーム変調による階調
表示は、低価格の製品に取り入れられ、パルス幅変調、
電圧変調による階調表示は、高価格の製品に取り入れら
れている。
電圧変調による階調表示は、表示品質が優れているが、
それぞれ専用の駆動ＩＣが必要で、製造コストの面で問
題がある。一方、フレーム変調による階調表示は、２値
表示用の駆動ＩＣが使用可能で、製造コスト上で問題は
ないが、表示にフリッカを生じて表示品質の面で問題が
生じる。このために、現状ではフレーム変調による階調
表示は、低価格の製品に取り入れられ、パルス幅変調、
電圧変調による階調表示は、高価格の製品に取り入れら
れている。
【０００４】本発明は、前述したような階調表示の現状
に鑑みてなされたものであり、その目的は、高品質の階
調表示が行なわれ、且つ低製造コストで製造可能なディ
スプレイ用コントローラを提供することにある。
に鑑みてなされたものであり、その目的は、高品質の階
調表示が行なわれ、且つ低製造コストで製造可能なディ
スプレイ用コントローラを提供することにある。
【０００５】
【課題を解決するための手段】前記目的を達成するため
に、請求項１記載の発明は、信号駆動ＩＣに２値表示用
の駆動ＩＣを用いたディスプレイ用コントローラであ
り、走査側の１走査時間に対し、前記信号駆動ＩＣを複
数回出力状態にして、階調表示を行なう制御手段を有す
ることを特徴とするものである。
に、請求項１記載の発明は、信号駆動ＩＣに２値表示用
の駆動ＩＣを用いたディスプレイ用コントローラであ
り、走査側の１走査時間に対し、前記信号駆動ＩＣを複
数回出力状態にして、階調表示を行なう制御手段を有す
ることを特徴とするものである。
【０００６】同様に前記目的を達成するために、請求項
２記載の発明は、請求項１記載の発明において、前記制
御手段が、ディスプレイに表示する各画素の階調信号に
基づいて、前記信号側ＩＣを、予め設定した時間の間出
力状態にすることにより階調表示を行なうことを特徴と
するものである。
２記載の発明は、請求項１記載の発明において、前記制
御手段が、ディスプレイに表示する各画素の階調信号に
基づいて、前記信号側ＩＣを、予め設定した時間の間出
力状態にすることにより階調表示を行なうことを特徴と
するものである。
【０００７】同様に前記目的を達成するために、請求項
３記載の発明は、請求項２記載の発明において、前記制
御手段が、前記各画素の階調信号のビット数ｎに対し、
前記信号側ＩＣを最大２n −１回出力状態にすることを
特徴とするものである。
３記載の発明は、請求項２記載の発明において、前記制
御手段が、前記各画素の階調信号のビット数ｎに対し、
前記信号側ＩＣを最大２n −１回出力状態にすることを
特徴とするものである。
【０００８】同様に前記目的を達成するために、請求項
４記載の発明は、請求項２記載の発明において、前記予
め設定した時間ｔm が、各画素の階調信号のビット数
をｎ、ｎより小さい自然数をｍとして、ｔm ＝２(m-1)
×Ｔ／（２n −１）であることを特徴とするものであ
る。
４記載の発明は、請求項２記載の発明において、前記予
め設定した時間ｔm が、各画素の階調信号のビット数
をｎ、ｎより小さい自然数をｍとして、ｔm ＝２(m-1)
×Ｔ／（２n −１）であることを特徴とするものであ
る。
【０００９】同様に前記目的を達成するために、請求項
５記載の発明は、請求項２記載の発明において、前記信
号駆動ＩＣの出力状態の時間は、画素の階調信号の各ビ
ットｂm （m ＝1、2・・ ）について、前記１走査時間を
Ｔ、ｎを各画素に入力される階調信号のビット数、ｂm
が前記出力状態がＯＮで１ 、ＯＦＦで０となるものと
して、｛Ｔ／（２n −１）｝Σ（２(m-1) ×ｂm ）であ
ることを特徴とするものであ る。
５記載の発明は、請求項２記載の発明において、前記信
号駆動ＩＣの出力状態の時間は、画素の階調信号の各ビ
ットｂm （m ＝1、2・・ ）について、前記１走査時間を
Ｔ、ｎを各画素に入力される階調信号のビット数、ｂm
が前記出力状態がＯＮで１ 、ＯＦＦで０となるものと
して、｛Ｔ／（２n −１）｝Σ（２(m-1) ×ｂm ）であ
ることを特徴とするものであ る。
【００１０】同様に前記目的を達成するために、請求項
６記載の発明は、請求項５記載の発明において、前記信
号側駆動ＩＣの出力状態の時間は、メモリの格納データ
に基づいて設定されることを特徴とするものである。
６記載の発明は、請求項５記載の発明において、前記信
号側駆動ＩＣの出力状態の時間は、メモリの格納データ
に基づいて設定されることを特徴とするものである。
【００１１】同様に前記目的を達成するために、請求項
７記載の発明は、請求項６記載の発明において、前記メ
モリの格納データが、書換可能であることを特徴とする
ものである。
７記載の発明は、請求項６記載の発明において、前記メ
モリの格納データが、書換可能であることを特徴とする
ものである。
【００１２】同様に前記目的を達成するために、請求項
８記載の発明は、請求項３ないし請求項７の何れかに記
載の発明に対して、各画素の階調表示データを１走査ラ
イン分以上格納する格納手段と、前記階調表示データを
各画素ごとに１ビットづつ、前記格納手段から読出し表
示する表示手段とを、さらに有することを特徴とするも
のである。
８記載の発明は、請求項３ないし請求項７の何れかに記
載の発明に対して、各画素の階調表示データを１走査ラ
イン分以上格納する格納手段と、前記階調表示データを
各画素ごとに１ビットづつ、前記格納手段から読出し表
示する表示手段とを、さらに有することを特徴とするも
のである。
【００１３】同様に前記目的を達成するために、請求項
９記載の発明は、請求項８記載の発明において、ディス
プレイとして、絶縁層に硬質炭素膜を用い、ＭＩＭ素子
で構成したマトリクスアレイを電極基板に用いた液晶パ
ネルを使用したことを特徴とするものである。
９記載の発明は、請求項８記載の発明において、ディス
プレイとして、絶縁層に硬質炭素膜を用い、ＭＩＭ素子
で構成したマトリクスアレイを電極基板に用いた液晶パ
ネルを使用したことを特徴とするものである。
【００１４】
【作用】請求項１記載の発明では、信号駆動ＩＣに２値
表示用の駆動ＩＣを用いたディスプレイ用コントローラ
において、走査側の１走査時間に対し、信号駆動ＩＣを
複数回出力状態にして、階調表示が行なわれる。
表示用の駆動ＩＣを用いたディスプレイ用コントローラ
において、走査側の１走査時間に対し、信号駆動ＩＣを
複数回出力状態にして、階調表示が行なわれる。
【００１５】請求項２記載の発明では、請求項１記載の
発明において、ディスプレイに表示する各画素の階調信
号に基づいて、信号側ＩＣを、予め設定した時間の間出
力状態にすることにより階調表示が行なわれる。
発明において、ディスプレイに表示する各画素の階調信
号に基づいて、信号側ＩＣを、予め設定した時間の間出
力状態にすることにより階調表示が行なわれる。
【００１６】請求項３記載の発明では、請求項２記載の
発明において、各画素の階調信号のビット数ｎに対し、
信号側ＩＣを最大２n −１回出力状態にすることにより
階調表示が行なわれる。
発明において、各画素の階調信号のビット数ｎに対し、
信号側ＩＣを最大２n −１回出力状態にすることにより
階調表示が行なわれる。
【００１７】請求項４記載の発明では、請求項２記載の
発明において、予め設定した時間ｔm が、走査時間を
Ｔ、各画素の階調信号のビット数をｎ、ｎより小さい自
然数をｍとして、ｔm ＝２(m-1) ×Ｔ／（２n −１）に
設定される。
発明において、予め設定した時間ｔm が、走査時間を
Ｔ、各画素の階調信号のビット数をｎ、ｎより小さい自
然数をｍとして、ｔm ＝２(m-1) ×Ｔ／（２n −１）に
設定される。
【００１８】請求項５記載の発明では、請求項２記載の
発明において、信号駆動ＩＣの出力状態の時間は、画素
の階調信号の各ビットｂm （m ＝1、2・・ ）について、１
走査時間をＴ、ｎを各画素に入力される階調信号のビッ
ト数、ｂm を前記出力状態がＯＮで１ 、ＯＦＦで０と
なるものとして、｛Ｔ／（２n −１）｝Σ（２(m-1)×
ｂm ）に設定される。
発明において、信号駆動ＩＣの出力状態の時間は、画素
の階調信号の各ビットｂm （m ＝1、2・・ ）について、１
走査時間をＴ、ｎを各画素に入力される階調信号のビッ
ト数、ｂm を前記出力状態がＯＮで１ 、ＯＦＦで０と
なるものとして、｛Ｔ／（２n −１）｝Σ（２(m-1)×
ｂm ）に設定される。
【００１９】請求項６記載の発明では、請求項５記載の
発明において、信号側駆動ＩＣの出力状態の時間は、メ
モリの格納データに基づいて設定される。
発明において、信号側駆動ＩＣの出力状態の時間は、メ
モリの格納データに基づいて設定される。
【００２０】請求項７記載の発明では、請求項６記載の
発明において、メモリの格納データが、必要に応じて書
換えられる。
発明において、メモリの格納データが、必要に応じて書
換えられる。
【００２１】請求項８記載の発明、及び請求項９記載の
発明では、請求項３ないし請求項７の何れかに記載の発
明において、階調表示データが、格納手段によって１走
査ライン分以上格納され、表示手段によって、階調表示
データが各画素ごとに１ビットづつ、格納手段から読出
し表示される。
発明では、請求項３ないし請求項７の何れかに記載の発
明において、階調表示データが、格納手段によって１走
査ライン分以上格納され、表示手段によって、階調表示
データが各画素ごとに１ビットづつ、格納手段から読出
し表示される。
【００２２】
［第１の実施例］本発明の第１の実施例を、図１ないし
図６を参照して説明する。図１は本発明の第１の実施例
のディスプレイのパネル部の構成を示す説明図、図２は
本実施例の全体構成を示すブロック図、図３は図２の表
示コントローラの構成を示すブロック図、図４は本実施
例のＭＩＭ（metal insulator metal ）素子の構造を示
す説明図、図５は本実施例の階調表示動作を示すタイム
チャート、図６は本実施例の階調信号とデコーダ出力と
の関係を示す説明図である。
図６を参照して説明する。図１は本発明の第１の実施例
のディスプレイのパネル部の構成を示す説明図、図２は
本実施例の全体構成を示すブロック図、図３は図２の表
示コントローラの構成を示すブロック図、図４は本実施
例のＭＩＭ（metal insulator metal ）素子の構造を示
す説明図、図５は本実施例の階調表示動作を示すタイム
チャート、図６は本実施例の階調信号とデコーダ出力と
の関係を示す説明図である。
【００２３】本実施例では、図１に示すように、フラッ
トパネルディスプレイの表示パネル１において、信号側
には、入力されるデータに基づいて、表示パネル１に対
するＯＮ／ＯＦＦ信号を出力する２値駆動用ＩＣ２ａ〜
２ｃが、走査側には、クロック信号の入力によって、順
次１ラインを選択する走査側駆動ＩＣ３ａ、３ｂがそれ
ぞれ実装されている。走査側駆動ＩＣ３ａ、３ｂは１ラ
インづつ順次走査を行い、走査されている電極上の各画
素に対応するＯＮ／ＯＦＦ信号が、２値駆動用ＩＣ２ａ
〜２ｃから出力されることにより、表示パネル１に対し
て画像形成が行なわれる。本実施例では、ｎ階調の表示
を行なう場合に、１走査時間内に信号側からｎ−１回の
出力を行なうようにし、１走査時間内に出力されたＯＮ
信号の回数によって変調を行なって、ｎ階調の表示を行
なうように構成されている。
トパネルディスプレイの表示パネル１において、信号側
には、入力されるデータに基づいて、表示パネル１に対
するＯＮ／ＯＦＦ信号を出力する２値駆動用ＩＣ２ａ〜
２ｃが、走査側には、クロック信号の入力によって、順
次１ラインを選択する走査側駆動ＩＣ３ａ、３ｂがそれ
ぞれ実装されている。走査側駆動ＩＣ３ａ、３ｂは１ラ
インづつ順次走査を行い、走査されている電極上の各画
素に対応するＯＮ／ＯＦＦ信号が、２値駆動用ＩＣ２ａ
〜２ｃから出力されることにより、表示パネル１に対し
て画像形成が行なわれる。本実施例では、ｎ階調の表示
を行なう場合に、１走査時間内に信号側からｎ−１回の
出力を行なうようにし、１走査時間内に出力されたＯＮ
信号の回数によって変調を行なって、ｎ階調の表示を行
なうように構成されている。
【００２４】本実施例で８階調表示を行なう場合を説明
すると、３ビットで８階調を表現可能であるが、本実施
例では、周辺回路が簡単にデータを操作できるように、
無効ビットを１ビット加えて、１画素当たり４ビットを
割り当て、１操作時間に７回のＯＮ／ＯＦＦ信号を信号
側駆動ＩＣ２ａ〜２ｃが出力するようにしてある。この
ために、入力した画素当たりの階調信号をｂ１、ｂ２、
ｂ２、ｂ４の４ビットで表示すると、ｂ１を無効ビット
として１操作時間内の出力回数をＮで示すと、本実施例
は、（１）式で表される変換を１画素ずつ行い、１走査
時間にＮ回のＯＮ／ＯＦＦ信号を出力する機能を有して
いる。 Ｎ＝ｂ２×４＋ｂ３×２＋ｂ４×１ ・・・ （１）
すると、３ビットで８階調を表現可能であるが、本実施
例では、周辺回路が簡単にデータを操作できるように、
無効ビットを１ビット加えて、１画素当たり４ビットを
割り当て、１操作時間に７回のＯＮ／ＯＦＦ信号を信号
側駆動ＩＣ２ａ〜２ｃが出力するようにしてある。この
ために、入力した画素当たりの階調信号をｂ１、ｂ２、
ｂ２、ｂ４の４ビットで表示すると、ｂ１を無効ビット
として１操作時間内の出力回数をＮで示すと、本実施例
は、（１）式で表される変換を１画素ずつ行い、１走査
時間にＮ回のＯＮ／ＯＦＦ信号を出力する機能を有して
いる。 Ｎ＝ｂ２×４＋ｂ３×２＋ｂ４×１ ・・・ （１）
【００２５】本実施例には、図２に示すように、階調信
号ｂ１〜ｂ４が入力され、表示データが作成されるデー
タデコーダ５が設けられ、このデータデコーダ５に表示
データが格納されるメモリ６が接続され、メモリ６は、
表示パネル１の信号側駆動ＩＣ２ａ〜２ｃに接続されて
いる。このメモリ６には、クロックとイネーブル信号が
入力されるアドレスカウンタ７が接続されている。ま
た、表示パネル１の信号側駆動ＩＣ２ａ〜２ｃ及び走査
側駆動ＩＣ３ａ、３ｂには、表示パネル１の表示を制御
する表示コントローラ８が接続され、この表示コントロ
ーラ８はアドレスカウンタ７にも接続されている。
号ｂ１〜ｂ４が入力され、表示データが作成されるデー
タデコーダ５が設けられ、このデータデコーダ５に表示
データが格納されるメモリ６が接続され、メモリ６は、
表示パネル１の信号側駆動ＩＣ２ａ〜２ｃに接続されて
いる。このメモリ６には、クロックとイネーブル信号が
入力されるアドレスカウンタ７が接続されている。ま
た、表示パネル１の信号側駆動ＩＣ２ａ〜２ｃ及び走査
側駆動ＩＣ３ａ、３ｂには、表示パネル１の表示を制御
する表示コントローラ８が接続され、この表示コントロ
ーラ８はアドレスカウンタ７にも接続されている。
【００２６】表示コントローラ８には、図３に示すよう
に、クロックを発生する基準発振器１０が設けられ、基
準発振器１０には、信号側のセグメントカウンタ１１が
接続され、セグメントカウンタ１１にはデコーダ１２が
接続されている。また、デコーダ１２には、ラッチカウ
ンタ１３が接続され、ラッチカウンタ１３にはデコーダ
１４が接続され、デコーダ１４には走査側のコモンカウ
ンタ１５が接続され、コモンカウンタ１５にはデコーダ
１６が接続されている。
に、クロックを発生する基準発振器１０が設けられ、基
準発振器１０には、信号側のセグメントカウンタ１１が
接続され、セグメントカウンタ１１にはデコーダ１２が
接続されている。また、デコーダ１２には、ラッチカウ
ンタ１３が接続され、ラッチカウンタ１３にはデコーダ
１４が接続され、デコーダ１４には走査側のコモンカウ
ンタ１５が接続され、コモンカウンタ１５にはデコーダ
１６が接続されている。
【００２７】本実施例では、図３に示す表示コントロー
ラを含む図２に示す構成の全体の回路が、ＦＰＧＡ（フ
ィールド・プログラマブル・ゲートアレイ）を用いて構
成されている。また、表示パネル１としては、硬質炭素
膜を絶縁材料に用いたＭＩＭ素子によって作成されるア
クティブマトリクス型液晶パネルが使用されている。こ
のアクティブマトリクス型液晶パネルの作成方法を簡単
に説明する。基板３１としてパイレックスが使用され、
この基板３１上に、マグネトロンスパッタ法により、８
００Åの厚さにＩＴＯ膜（酸化インジュウム膜）を形成
し、パターン化して画素電極３２を作成する。次に、能
動素子として、硬質炭素膜を使用したＭＩＭ素子を以下
のようにして設ける。先ず、基板３１の画素電極３２上
にＡｌを蒸着法により１０００Åの厚さに堆積し、パタ
ーン化することにより下部電極３３を形成する。この下
部電極３３上に、絶縁膜として硬質炭素膜３４を、プラ
ズマＣＶＤ法により１１００Åの厚さに堆積し、その後
にドライエッチングによりパターン化する。さらに、各
硬質炭素膜上に、Ｎｉを蒸着法により１０００Åの厚さ
に堆積し、その後にパターン化して上部電極３５を形成
する。
ラを含む図２に示す構成の全体の回路が、ＦＰＧＡ（フ
ィールド・プログラマブル・ゲートアレイ）を用いて構
成されている。また、表示パネル１としては、硬質炭素
膜を絶縁材料に用いたＭＩＭ素子によって作成されるア
クティブマトリクス型液晶パネルが使用されている。こ
のアクティブマトリクス型液晶パネルの作成方法を簡単
に説明する。基板３１としてパイレックスが使用され、
この基板３１上に、マグネトロンスパッタ法により、８
００Åの厚さにＩＴＯ膜（酸化インジュウム膜）を形成
し、パターン化して画素電極３２を作成する。次に、能
動素子として、硬質炭素膜を使用したＭＩＭ素子を以下
のようにして設ける。先ず、基板３１の画素電極３２上
にＡｌを蒸着法により１０００Åの厚さに堆積し、パタ
ーン化することにより下部電極３３を形成する。この下
部電極３３上に、絶縁膜として硬質炭素膜３４を、プラ
ズマＣＶＤ法により１１００Åの厚さに堆積し、その後
にドライエッチングによりパターン化する。さらに、各
硬質炭素膜上に、Ｎｉを蒸着法により１０００Åの厚さ
に堆積し、その後にパターン化して上部電極３５を形成
する。
【００２８】次に、他方の透明基板（対向基板）とし
て、パイレックス上にＩＴＯをスパッタリング法により
１０００Åの厚さに形成し、ストライブ状にパターン化
して共通画素電極を作成する。そして、両基板の上に配
向膜としてポリイミド膜を形成し、ラピング処理を行な
い、これらの基板を各画素電極側を内側にして対向さ
せ、ギャップ剤を介して貼り合わせ、形成されたセル内
に液晶材を封入することにより液晶パネルを形成する。
信号側駆動ＩＣ２ａ〜２ｃ及び走査側駆動ＩＣ３ａ３ｂ
は、熱硬化型異方性導電膜を使用して、熱圧着法により
表示パネル１に実装する。
て、パイレックス上にＩＴＯをスパッタリング法により
１０００Åの厚さに形成し、ストライブ状にパターン化
して共通画素電極を作成する。そして、両基板の上に配
向膜としてポリイミド膜を形成し、ラピング処理を行な
い、これらの基板を各画素電極側を内側にして対向さ
せ、ギャップ剤を介して貼り合わせ、形成されたセル内
に液晶材を封入することにより液晶パネルを形成する。
信号側駆動ＩＣ２ａ〜２ｃ及び走査側駆動ＩＣ３ａ３ｂ
は、熱硬化型異方性導電膜を使用して、熱圧着法により
表示パネル１に実装する。
【００２９】本実施例では、各画素の４ビットの階調信
号は、図２のデータデコーダ５で、１走査時間のＯＮ／
ＯＦＦを示す表示データに変換され、入力される階調デ
ータと表示データとの関係は、図６に示すようになる。
データデコーダ５からの表示データはメモリ６に格納さ
れ、この表示データが、図３のラッチカウンタ１３及び
デコーダ１４の動作に基づいて、１走査時間に１ビット
ずつ７回読み出されて、走査時間内での変調が行なわれ
る。この場合、階調表示データを１走査分以上格納する
メモリを使用すると、高速な描画を行なうことが可能に
なる。この際使用するメモリとしては、ＦＩＦＯ、マル
チポートＶＲＡＭ、ＳＲＡＭ、ＤＲＡＭなどの書換可能
なメモリが最適である。特に、ＦＩＦＯは、１走査分の
データを処理する際に、周辺回路を容易に構築すること
ができ便利である。
号は、図２のデータデコーダ５で、１走査時間のＯＮ／
ＯＦＦを示す表示データに変換され、入力される階調デ
ータと表示データとの関係は、図６に示すようになる。
データデコーダ５からの表示データはメモリ６に格納さ
れ、この表示データが、図３のラッチカウンタ１３及び
デコーダ１４の動作に基づいて、１走査時間に１ビット
ずつ７回読み出されて、走査時間内での変調が行なわれ
る。この場合、階調表示データを１走査分以上格納する
メモリを使用すると、高速な描画を行なうことが可能に
なる。この際使用するメモリとしては、ＦＩＦＯ、マル
チポートＶＲＡＭ、ＳＲＡＭ、ＤＲＡＭなどの書換可能
なメモリが最適である。特に、ＦＩＦＯは、１走査分の
データを処理する際に、周辺回路を容易に構築すること
ができ便利である。
【００３０】このように、本実施例によると、１走査時
間において、各階調信号に対応して、図５に示すような
画素のＯＮ／ＯＦＦ信号が得られ、フリッカの発生のな
い８階調の高品質の階調表示を行なうことが可能にな
る。また、本実施例では、硬質炭素膜を絶縁層にしたＭ
ＩＭアクティブマトリクス液晶表示パネルを使用するこ
とにより、製造コストを低減して高品質な階調表示を行
なうことが可能になる。
間において、各階調信号に対応して、図５に示すような
画素のＯＮ／ＯＦＦ信号が得られ、フリッカの発生のな
い８階調の高品質の階調表示を行なうことが可能にな
る。また、本実施例では、硬質炭素膜を絶縁層にしたＭ
ＩＭアクティブマトリクス液晶表示パネルを使用するこ
とにより、製造コストを低減して高品質な階調表示を行
なうことが可能になる。
【００３１】［第２の実施例］本発明の第２の実施例
を、図７を参照して説明する。図７は本実施例の階調信
号とデコーダ出力との関係を示す説明図である。
を、図７を参照して説明する。図７は本実施例の階調信
号とデコーダ出力との関係を示す説明図である。
【００３２】本実施例では、信号側の出力は、図３に示
すセグメントカウンタ１１に接続されたデコーダ１２に
よつて、それぞれ１回、２回、４回出力する３ブロック
に分割されるように構成されている。本実施例のその他
の部分の構成は、すでに説明した第１の実施例と同一で
ある。
すセグメントカウンタ１１に接続されたデコーダ１２に
よつて、それぞれ１回、２回、４回出力する３ブロック
に分割されるように構成されている。本実施例のその他
の部分の構成は、すでに説明した第１の実施例と同一で
ある。
【００３３】本実施例では、１走査時間において、各階
調信号に対応して、図７に示すような画素のＯＮ／ＯＦ
Ｆ信号が得られ、フリッカの発生のない８階調の高品質
の表示を行なうことが可能である。本実施例のその他の
動作及び効果は、すでに説明した第１の実施例と同一で
ある。
調信号に対応して、図７に示すような画素のＯＮ／ＯＦ
Ｆ信号が得られ、フリッカの発生のない８階調の高品質
の表示を行なうことが可能である。本実施例のその他の
動作及び効果は、すでに説明した第１の実施例と同一で
ある。
【００３４】［第３の実施例］本発明の第３の実施例
を、図８を参照して説明する。図８は、実施例の表示コ
ントローラの構成を示す説明図である。
を、図８を参照して説明する。図８は、実施例の表示コ
ントローラの構成を示す説明図である。
【００３５】本実施例の表示コントローラ８Ａは、図８
に示すように、すでに図３を参照して説明した第１の実
施例の表示コントローラ８に対して、デコーダ１４にレ
ジスタカウンタ４１が接続され、レジスタカウンタ４１
にＥＰＲＯＭであるレジスタ４２が接続されている。こ
のレジスタ４２には、信号側駆動ＩＣ２ａ〜２ｃの出力
状態のデータが格納されており、この格納データは紫外
線や電気信号によつて書換が可能になつている。本実施
例のその他の部分の構成は、すでに説明した第２の実施
例と同一である。
に示すように、すでに図３を参照して説明した第１の実
施例の表示コントローラ８に対して、デコーダ１４にレ
ジスタカウンタ４１が接続され、レジスタカウンタ４１
にＥＰＲＯＭであるレジスタ４２が接続されている。こ
のレジスタ４２には、信号側駆動ＩＣ２ａ〜２ｃの出力
状態のデータが格納されており、この格納データは紫外
線や電気信号によつて書換が可能になつている。本実施
例のその他の部分の構成は、すでに説明した第２の実施
例と同一である。
【００３６】本実施例では、信号側駆動ＩＣ２ａ〜２ｃ
の出力の状態、即ち出力の間隔をレジスタ４２の格納デ
ータに基づいて設定し、１走査時間において、所望の出
力間隔で、表示パネル１のＯＮ／ＯＦＦ信号を出力さ
せ、最適な表示階調が設定される。また、レジスタ４２
の格納データに最適なデータが存在しない場合には、デ
ータを書換えて最適のデータがレジスタ４２に格納され
る。表示コントローラ８Ａによるラッチ信号間隔の調整
には、レジスタカウンタ４１でクロック信号をカウント
し、このレジスタカウンタ４１をリセットする値をレジ
スタ４２に入力しておく方法が取られる。
の出力の状態、即ち出力の間隔をレジスタ４２の格納デ
ータに基づいて設定し、１走査時間において、所望の出
力間隔で、表示パネル１のＯＮ／ＯＦＦ信号を出力さ
せ、最適な表示階調が設定される。また、レジスタ４２
の格納データに最適なデータが存在しない場合には、デ
ータを書換えて最適のデータがレジスタ４２に格納され
る。表示コントローラ８Ａによるラッチ信号間隔の調整
には、レジスタカウンタ４１でクロック信号をカウント
し、このレジスタカウンタ４１をリセットする値をレジ
スタ４２に入力しておく方法が取られる。
【００３７】本実施例によると、第２の実施例の効果に
加えて、レジスタ４２の格納データから選択した信号側
駆動ＩＣ２ａ〜２ｃの出力状態のデータによって、表示
パネル１の階調表示を選択し、所望の階調表示を行なう
ことが可能になる。また、実際に表示を行いながら、階
調信号と表示特性の関係を補正し、最適の特性を設定す
ることが可能になる。以上の説明では、レジスタ４２は
コントローラ内に設けて、部品コストを削減した場合を
説明したが、コントローラとは別体のレジスタを使用し
てもよい。
加えて、レジスタ４２の格納データから選択した信号側
駆動ＩＣ２ａ〜２ｃの出力状態のデータによって、表示
パネル１の階調表示を選択し、所望の階調表示を行なう
ことが可能になる。また、実際に表示を行いながら、階
調信号と表示特性の関係を補正し、最適の特性を設定す
ることが可能になる。以上の説明では、レジスタ４２は
コントローラ内に設けて、部品コストを削減した場合を
説明したが、コントローラとは別体のレジスタを使用し
てもよい。
【００３８】なお、本発明では、各実施例での説明に限
定されず、一般に、各画素の階調信号のビット数ｎに対
し、信号側ＩＣを最大２n −１回出力 状態にすること
により階調表示を行なうことができる。同様に本発明で
は、信号側ＩＣが出力状態にされる時間ｔm が、各画素
の階調信号のビット数をｎ、ｎより小さい自然数をｍと
して、ｔm ＝２(m-1) ×Ｔ／（２n −１）に設定可能で
ある。また、信号駆動ＩＣの出力状態の時間は、画素の
階調信号の各ビットｂm （m ＝1、2・・ ）について、１走
査時間をＴ、ｎを各画素に入力される階調信号のビット
数、ｂm が前記出力状態がＯＮで１、ＯＦＦで０となる
ものとして、｛Ｔ／（２n −１）｝Σ（２(m-1) ×ｂm
）に設定することができる。
定されず、一般に、各画素の階調信号のビット数ｎに対
し、信号側ＩＣを最大２n −１回出力 状態にすること
により階調表示を行なうことができる。同様に本発明で
は、信号側ＩＣが出力状態にされる時間ｔm が、各画素
の階調信号のビット数をｎ、ｎより小さい自然数をｍと
して、ｔm ＝２(m-1) ×Ｔ／（２n −１）に設定可能で
ある。また、信号駆動ＩＣの出力状態の時間は、画素の
階調信号の各ビットｂm （m ＝1、2・・ ）について、１走
査時間をＴ、ｎを各画素に入力される階調信号のビット
数、ｂm が前記出力状態がＯＮで１、ＯＦＦで０となる
ものとして、｛Ｔ／（２n −１）｝Σ（２(m-1) ×ｂm
）に設定することができる。
【００３９】
【発明の効果】請求項１記載の発明ないし請求項５記載
の発明によると、信号駆動ＩＣに２値表示用の駆動ＩＣ
を用いたディスプレイ用コントローラにおいて、走査側
の１走査時間に対し、信号駆動ＩＣを複数回出力状態に
して、階調表示が行なわれるので、製造コストを低減し
た状態で、フリッカの発生しない階調表示を行なうこと
が可能になる。請求項６記載の発明によると、請求項１
記載の発明ないし請求項５記載の発明での効果に加え
て、信号側駆動ＩＣの出力状態の時間は、メモリの格納
データに基づいて設定されるので、階調表示の特性を選
択し、所望の特性での階調表示を行なうことが可能にな
る。請求項７記載の発明によると、請求項６記載の発明
の効果に加えて、メモリの格納データが、必要に応じて
書換られるので、所望の階調表示の特性を書込んで、該
階調表示の特性での階調表示を行なうことが可能にな
る。請求項８記載の発明及び請求項９記載の発明による
と、階調表示データが、格納手段によって１走査ライン
分以上格納され、表示手段によって、階調表示データが
各画素ごとに１ビットづつ、格納手段から読出し表示さ
れるので、請求項３ないし請求項７の何れかに記載の発
明の効果に加えて、より高速な階調表示を行なうことが
可能になる。
の発明によると、信号駆動ＩＣに２値表示用の駆動ＩＣ
を用いたディスプレイ用コントローラにおいて、走査側
の１走査時間に対し、信号駆動ＩＣを複数回出力状態に
して、階調表示が行なわれるので、製造コストを低減し
た状態で、フリッカの発生しない階調表示を行なうこと
が可能になる。請求項６記載の発明によると、請求項１
記載の発明ないし請求項５記載の発明での効果に加え
て、信号側駆動ＩＣの出力状態の時間は、メモリの格納
データに基づいて設定されるので、階調表示の特性を選
択し、所望の特性での階調表示を行なうことが可能にな
る。請求項７記載の発明によると、請求項６記載の発明
の効果に加えて、メモリの格納データが、必要に応じて
書換られるので、所望の階調表示の特性を書込んで、該
階調表示の特性での階調表示を行なうことが可能にな
る。請求項８記載の発明及び請求項９記載の発明による
と、階調表示データが、格納手段によって１走査ライン
分以上格納され、表示手段によって、階調表示データが
各画素ごとに１ビットづつ、格納手段から読出し表示さ
れるので、請求項３ないし請求項７の何れかに記載の発
明の効果に加えて、より高速な階調表示を行なうことが
可能になる。
【図１】本発明の第１の実施例のディスプレイのパネル
部の構成を示す説明図である。
部の構成を示す説明図である。
【図２】同実施例の全体構成を示すブロック図である。
【図３】図２の表示コントローラの構成を示すブロック
図である。
図である。
【図４】同実施例のＭＩＭ素子の構造を示す説明図であ
る。
る。
【図５】同実施例の階調表示動作を示すタイムチャート
である。
である。
【図６】同実施例の階調信号とデコーダ出力との関係を
示す説明図である。
示す説明図である。
【図７】本発明の第２の実施例の階調信号とデコーダ出
力との関係を示す説明図である。
力との関係を示す説明図である。
【図８】本発明の第３の実施例の表示コントローラの構
成を示す説明図である。
成を示す説明図である。
１ 表示パネル ２ａ〜２ｃ 信号側駆動ＩＣ ３ａ、３ｂ 走査側駆動ＩＣ ５ データデコーダ ６ メモリ ７ アドレスカウンタ ８ 表示コントローラ
Claims (9)
- 【請求項１】 信号駆動ＩＣに２値表示用の駆動ＩＣを
用いたディスプレイ用コントローラであり、走査側の１
走査時間に対し、前記信号駆動ＩＣを複数回出力状態に
して、階調表示を行なう制御手段を有することを特徴と
するディスプレイ用コントローラ。 - 【請求項２】 前記制御手段が、ディスプレイに表示す
る各画素の階調信号に基づいて、前記信号側ＩＣを、予
め設定した時間の間出力状態にすることにより階調表示
を行なうことを特徴とする請求項１記載のディスプレイ
用コントローラ。 - 【請求項３】 前記制御手段が、前記各画素の階調信号
のビット数ｎに対し、前記信号側ＩＣを最大２n −１回
出力状態にすることを特徴とする請求項２記載のディス
プレイ用コントローラ。 - 【請求項４】 前記予め設定した時間ｔm が、各画素の
階調信号のビット数をｎ、ｎより小さい自然数をｍとし
て、ｔm ＝２(m-1) ×Ｔ／（２n −１）であることを特
徴とする請求項２記載のディスプレイ用コントローラ。 - 【請求項５】 前記信号駆動ＩＣの出力状態の時間は、
画素の階調信号の各ビットｂm （m ＝1、2・・ ）につい
て、前記１走査時間をＴ、ｎを各画素に入力される階調
信号のビット数、ｂm が前記出力状態がＯＮで１ 、Ｏ
ＦＦで０となるものとして、｛Ｔ／（２n −１）｝Σ
（２(m-1) ×ｂm ）であることを特徴とする請求項２記
載のディスプレイ用コントローラ。 - 【請求項６】 前記信号側駆動ＩＣの出力状態の時間
は、メモリの格納データに基づいて設定されることを特
徴とする請求項５記載のディスプレイ用コントローラ。 - 【請求項７】 前記メモリの格納データが、書換可能で
あることを特徴とする請求項６記載のディスプレイ用コ
ントローラ。 - 【請求項８】 各画素の階調表示データを１走査ライン
分以上格納する格納手段と、前記階調表示データを各画
素ごとに１ビットずつ、前記格納手段から読出し表示す
る表示手段とを、さらに有することを特徴とする請求項
３ないし請求項７の何れかに記載のディスプレイ用コン
トローラ。 - 【請求項９】 ディスプレイとして、絶縁層に硬質炭素
膜を用い、ＭＩＭ素子で構成したマトリクスアレイを電
極基板に用いた液晶パネルを使用したことを特徴とする
請求項８記載のディスプレイ用コントローラ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19100994A JPH0836373A (ja) | 1994-07-21 | 1994-07-21 | ディスプレイ用コントローラ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19100994A JPH0836373A (ja) | 1994-07-21 | 1994-07-21 | ディスプレイ用コントローラ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0836373A true JPH0836373A (ja) | 1996-02-06 |
Family
ID=16267363
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19100994A Pending JPH0836373A (ja) | 1994-07-21 | 1994-07-21 | ディスプレイ用コントローラ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0836373A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002189457A (ja) * | 2000-12-21 | 2002-07-05 | Stanley Electric Co Ltd | 液晶表示装置の駆動方法 |
| US6683590B1 (en) | 1998-03-20 | 2004-01-27 | The University Of Hong Kong | Tricolor LED display system having audio output |
| US6937216B1 (en) | 1999-09-27 | 2005-08-30 | Seiko Epson Corporation | Electro-optical device, and electronic apparatus and display driver IC using the same |
| JP2010026086A (ja) * | 2008-07-16 | 2010-02-04 | Seiko Epson Corp | 電気光学装置の駆動装置及び方法、並びに電気光学装置及び電子機器 |
| JP2013195521A (ja) * | 2012-03-16 | 2013-09-30 | Mitsubishi Pencil Co Ltd | 電気泳動表示装置およびその駆動方法 |
-
1994
- 1994-07-21 JP JP19100994A patent/JPH0836373A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6683590B1 (en) | 1998-03-20 | 2004-01-27 | The University Of Hong Kong | Tricolor LED display system having audio output |
| US6937216B1 (en) | 1999-09-27 | 2005-08-30 | Seiko Epson Corporation | Electro-optical device, and electronic apparatus and display driver IC using the same |
| US7312775B2 (en) | 1999-09-27 | 2007-12-25 | Seiko Epson Corporation | Electro-optical device, and electronic apparatus and display driver IC using the same |
| JP2002189457A (ja) * | 2000-12-21 | 2002-07-05 | Stanley Electric Co Ltd | 液晶表示装置の駆動方法 |
| JP2010026086A (ja) * | 2008-07-16 | 2010-02-04 | Seiko Epson Corp | 電気光学装置の駆動装置及び方法、並びに電気光学装置及び電子機器 |
| JP2013195521A (ja) * | 2012-03-16 | 2013-09-30 | Mitsubishi Pencil Co Ltd | 電気泳動表示装置およびその駆動方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5414443A (en) | Drive device for driving a matrix-type LCD apparatus | |
| JP5509281B2 (ja) | 液晶表示装置 | |
| TW550413B (en) | Method for driving display apparatus, driving circuit, display apparatus and electronic machine | |
| JP3606830B2 (ja) | コレステリック液晶ディスプレイ用ドライバ | |
| TWI269260B (en) | Display device and display control circuit | |
| JP5923343B2 (ja) | 表示装置、表示装置の駆動方法、及び、電子機器 | |
| JP2585463B2 (ja) | 液晶表示装置の駆動方法 | |
| JP2002229547A (ja) | 画像表示システム及び画像情報伝送方法 | |
| JPS63298287A (ja) | 液晶表示装置 | |
| TW583616B (en) | Liquid crystal driving devices | |
| JPS6337394A (ja) | マトリクス表示装置 | |
| JP2804059B2 (ja) | 液晶表示装置 | |
| US20020000966A1 (en) | Liquid crystal display device | |
| JP2002311921A (ja) | 表示装置およびその駆動方法 | |
| US6972779B2 (en) | Flat-panel display device | |
| US5673061A (en) | Driving circuit for display apparatus | |
| JPH0836373A (ja) | ディスプレイ用コントローラ | |
| JP2659553B2 (ja) | 薄膜トランジスタ・マトリックス・アドレス式液晶ディスプレイにおけるクロストークを除去する方法とシステム | |
| US20060202928A1 (en) | Active matrix display devices | |
| EP0655726B1 (en) | Grey level selecting circuit for a display driver | |
| JP3544707B2 (ja) | 液晶表示装置 | |
| JP2983787B2 (ja) | 表示装置の駆動回路 | |
| JP4463922B2 (ja) | Ｄ／ａ変換回路およびそれを用いた表示装置 | |
| JPH05210366A (ja) | 液晶パネルの表示制御装置 | |
| JPH10149141A (ja) | 液晶表示装置 |