JPH08339328A - Bank memory switching circuit - Google Patents

Abstract

PURPOSE: To enable every program to have an access to a bank memory with no intervention of a management program. CONSTITUTION: A bank memory switching circuit 10 is provided with a set bank writing register 11 which has a push-don stack structure of a multistage constitution that can set and cancel the working bank in both push-down and pop-up systems by a single command, and a bank memory connection part 12 which has the same structure as the conventional one and connects the bank memory set by the register 11 or cancels this connection.

Description

【発明の詳細な説明】Detailed Description of the Invention

【０００１】[0001]

【産業上の利用分野】本発明は、コンピュータシステム
のメモリ領域管理方式に関し、特にハードウェア割り込
み機能を有するマイクロプロセッサのバンクメモリ切換
回路の改良に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a memory area management system for a computer system, and more particularly to improvement of a bank memory switching circuit of a microprocessor having a hardware interrupt function.

【０００２】[0002]

【従来の技術】コンピュータシステムのバンクメモリ方
式は、プログラムに対するメインメモリの大きさやアド
レスの連続性などの物理的制約を緩和するために開発さ
れたもので、メインメモリに格納される情報を１つのプ
ログラムまたはデータ集合などの論理的に意味のある単
位ごとにバンクとして分割して仮想アドレス空間に割り
当てておき、データの出し入れ時には、仮想アドレスを
実アドレスに変換して、共通のアドレス領域に呼び出す
バンクメモリを選択したバンクメモリに切換え、所要の
データの書き込み、読み出しを行なうものである。2. Description of the Related Art The bank memory system of a computer system was developed in order to ease physical constraints such as the size of the main memory for programs and the continuity of addresses. A bank that is divided into banks for each logically meaningful unit such as a program or data set and assigned to a virtual address space, and when data is input or output, a virtual address is converted to a real address and called in a common address area. The memory is switched to the selected bank memory, and necessary data is written and read.

【０００３】従来のバンクメモリ切換回路は、例えば図
３に示すように、複数のバンクメモリ３，４，５と、こ
れらのバンクメモリのいずれかを選択、指定するバンク
レジスタ６と、バンク切換えプログラム２ａを含む共通
領域部および選択されたバンクメモリが切換えて格納さ
れるバンクメモリ部からなるメインメモリ２と、マイク
ロプロセッサ１とからなり、バンクメモリの切換え時に
は、管理プログラムの制御により、バンクメモリが切換
えられる。。A conventional bank memory switching circuit, for example, as shown in FIG. 3, has a plurality of bank memories 3, 4, and 5, a bank register 6 for selecting and designating one of these bank memories, and a bank switching program. The main memory 2 is composed of a common area portion including 2a and a selected bank memory, and a microprocessor 1 and a bank memory portion. The bank memory is controlled by a management program when the bank memory is switched. Can be switched. .

【０００４】しかし、この回路では、バンクメモリの切
換え中に優先度の高い割り込みがあると、バンクメモリ
のデータが破壊されてしまうことがある。However, in this circuit, if there is a high priority interrupt during the switching of the bank memory, the data in the bank memory may be destroyed.

【０００５】それを防止するために、例えば特開昭６１
−１５００４８号公報に開示されたバンクメモリ切換回
路は、図４に示すように、バンク切換え期間中の割り込
みを禁止する手段を設けている。すなわち、このバンク
メモリ切換回路は、切換え依頼のあったバンクメモリを
選択して切換える第１の切替手段と、切換えられたバン
クメモリにおけるプログラムスタック領域を配置する手
段と、スタック領域配置後切換え先バンクメモリに切換
える第２の切換手段の外に、第１と第２の切換え期間中
割込信号を禁止する手段を設け、バンクメモリの切換え
中に発生した割込信号を禁止している。割込信号禁止手
段は、割込信号を禁止し、バンクレジスタ書込信号を保
持するラッチ部と、これをクリアするデコーダとからな
る。In order to prevent this, for example, Japanese Patent Laid-Open No. 61-61
The bank memory switching circuit disclosed in Japanese Patent Laid-Open No. -150048 is provided with a means for inhibiting an interrupt during a bank switching period, as shown in FIG. That is, this bank memory switching circuit includes first switching means for selecting and switching a bank memory for which switching has been requested, means for arranging a program stack area in the switched bank memory, and a switching destination bank after stack area allocation. In addition to the second switching means for switching to the memory, a means for inhibiting the interrupt signal during the first and second switching periods is provided to inhibit the interrupt signal generated during the switching of the bank memory. The interrupt signal prohibiting means includes a latch unit that prohibits the interrupt signal and holds the bank register write signal, and a decoder that clears the latch unit.

【０００６】[0006]

【発明が解決しようとする課題】上述のように、従来の
バンクメモリ切換回路は、バンクメモリへのアクセス時
に管理プログラムを介するか、またはバンクメモリへの
アクセス中の割り込みを禁止するか、あるいは割り込み
処理中の任意のバンクメモリへのアクセスを禁止する必
要があるという問題点があった。As described above, the conventional bank memory switching circuit prohibits an interrupt during the access to the bank memory via the management program or during the access to the bank memory, or interrupts. There is a problem that it is necessary to prohibit access to an arbitrary bank memory during processing.

【０００７】本発明の目的は、上述の問題点を解消し、
管理プログラムの介在なしに各プログラムがバンクメモ
リに直接アクセスできるバンクメモリ切換回路を提供す
ることにある。An object of the present invention is to solve the above-mentioned problems,
It is an object of the present invention to provide a bank memory switching circuit in which each program can directly access the bank memory without intervention of a management program.

【０００８】[0008]

【課題を解決するための手段】本発明のバンクメモリ切
換回路は、バンク番号設定時には前回のバック番号が自
動的に保存され、新たに設定した番号のバンクメモリが
有効となり、解除時には保存されていた前回のバンク番
号が有効になる、すなわち、プッシュダウン・スタック
構造の設定バンク書込レジスタを有する。In the bank memory switching circuit of the present invention, the previous back number is automatically saved when the bank number is set, the bank memory of the newly set number is valid, and is saved when it is released. The previous bank number becomes valid, that is, it has a set-bank write register having a pushdown stack structure.

【０００９】また、設定バンク書込レジスタのスタック
段数は所要に応じて変更することができる。Further, the number of stack stages of the set bank write register can be changed as required.

【００１０】[0010]

【作用】設定バンク書込レジスタをプッシュダウン・ス
タック構造とすることにより、それぞれ１回のコマンド
でバンクメモリのバンク番号設定時には、前回のバック
番号が自動的に保存され、新に設定した番号のバンクメ
モリが有効となり、解除時には、保存されていた前回の
バンク番号が有効になる。[Function] By setting the setting bank write register to the push-down stack structure, the previous back number is automatically saved when the bank number of the bank memory is set by one command each time, and the newly set number is stored. The bank memory becomes valid, and at the time of cancellation, the previously saved bank number becomes valid.

【００１１】[0011]

【実施例】次に、本発明の実施例について図面を参照し
て説明する。Embodiments of the present invention will now be described with reference to the drawings.

【００１２】図１は本発明の１実施例のバンクメモリ切
換回路１０のブロック図、図２は図１の実施例の動作例
を示す図である。FIG. 1 is a block diagram of a bank memory switching circuit 10 according to one embodiment of the present invention, and FIG. 2 is a diagram showing an operation example of the embodiment of FIG.

【００１３】本実施例のバンクメモリ切換回路１０は、
各１回のコマンドにより、プッシュダウンおよびポップ
アップ方式で使用バンクの設定および解除ができるプッ
シュダウンスタック構造の設定バンク書込みレジスタ１
１と、設定バンク書込みレジスタ１１により設定された
バンクメモリを接続または解除する従来と同様なバンク
メモリ接続部１２とを有する。The bank memory switching circuit 10 of this embodiment is
Setting bank write register 1 with push-down stack structure that can set and release used banks by push-down and pop-up methods with one command each
1 and a bank memory connection unit 12 similar to the conventional one which connects or disconnects the bank memory set by the setting bank write register 11.

【００１４】次に、このメモリ切換回路１０の動作例に
ついて説明する。Next, an operation example of the memory switching circuit 10 will be described.

【００１５】図２は、各プログラムが使用可能なバンク
メモリが予め決められている場合の例で、プログラム１
がバンクメモリＡにアクセスして、設定バンク書込みレ
ジスタ１１にバンク番号Ａを設定して動作中に、ハード
ウェア割込みにより割込みプログラム２が開始される
と、プログラム１のバンク番号Ａが自動的に保存される
とともに、割込みプログラム２の使用するバンク番号Ｂ
が設定される。FIG. 2 shows an example in which a bank memory that can be used by each program is predetermined.
Accesses the bank memory A, sets the bank number A in the set bank write register 11, and when the interrupt program 2 is started by a hardware interrupt during operation, the bank number A of the program 1 is automatically saved. Bank number B used by interrupt program 2
Is set.

【００１６】設定するスタックの深さに応じて図のよう
にｎ段の多重割り込みも可能であり、また、連続したプ
ログラム中でバンク番号を入れ子で設定することもでき
る。すなわち、割込みプログラム２の動作中にさらに次
のプログラム３が開始されると、前と同様に、割り込み
プログラム２のバンク番号Ｂがバンク番号Ａの上に自動
的に保存されるとともに、次のプログラム３の使用する
バンク番号Ｃが新に設定される。Multiple interrupts of n stages are possible according to the stack depth to be set, and bank numbers can be set by nesting in a continuous program. That is, when the next program 3 is further started during the operation of the interrupt program 2, the bank number B of the interrupt program 2 is automatically saved on the bank number A, and the next program 3 is started. The bank number C used by No. 3 is newly set.

【００１７】バンク番号を設定してバンクメモリを使用
した各割込みプログラムが終了し、その時に有効となっ
ているバンク番号を解除すると、前回のバンク番号が有
効となり、復帰後は前のプログラムが以前の動作を継続
することができる。When a bank number is set and each interrupt program that uses the bank memory ends, and the bank number that is valid at that time is released, the previous bank number becomes valid, and after restoration, the previous program remains the same. The operation of can be continued.

【００１８】[0018]

【発明の効果】上述のように本発明は、設定バンク書込
レジスタをプッシュダウン・スタック構造とすることに
より、各プログラムが管理プログラムの介在なしに容易
な手順により直接にバンクメモリに高速にアクセスでき
る効果がある。As described above, according to the present invention, since the setting bank write register has the push-down stack structure, each program can directly access the bank memory at high speed by an easy procedure without the intervention of the management program. There is an effect that can be done.

【００１９】また、設定バンク書込レジスタのスタック
段数を変更可能とすることにより、バンク番号を入れ子
で設定して多重割込みを実施できる効果がある。Further, by making the number of stack stages of the set bank write register changeable, there is an effect that a bank number can be nested and a multiple interrupt can be implemented.

【図面の簡単な説明】[Brief description of drawings]

【図１】本発明のバンクメモリ切換回路の１実施例のブ
ロック図である。FIG. 1 is a block diagram of an embodiment of a bank memory switching circuit of the present invention.

【図２】図１の実施例の動作例を示す図である。FIG. 2 is a diagram showing an operation example of the embodiment of FIG.

【図３】従来のバンクメモリ切換回路の１例のブロック
図である。FIG. 3 is a block diagram of an example of a conventional bank memory switching circuit.

【図４】従来のバンクメモリ切換回路の他の例のブロッ
ク図である。FIG. 4 is a block diagram of another example of a conventional bank memory switching circuit.

【符号の説明】[Explanation of symbols]

１ マイクロプロセッサ ２ メインメモリ ３〜５ バンクメモリ ６ バンクレジスタ １０ メモリ切換回路 １１ 設定バンク書込みレジスタ １２ バンクメモリ接続部 1 Microprocessor 2 Main memory 3-5 Bank memory 6 Bank register 10 Memory switching circuit 11 Setting bank write register 12 Bank memory connection part

Claims (2)

【特許請求の範囲】[Claims] 【請求項１】 それぞれにバンク番号が設定され、設定
バンク書込レジスタによって切換えて共通のアドレス空
間が割り当てられる複数のバンクメモリと、ハードウェ
ア割込み機能とを有するコンピュータシステムのバンク
メモリ切換回路において、 設定バンク書込レジスタが、各バンク番号の設定時には
前回のバンク番号を保存して新たに設定された番号のバ
ンクメモリを有効とし、各バンク番号の解除時には保存
していた前回のバンク番号を有効とする、すなわち、プ
ッシュダウン・スタック構造を有することを特徴とする
バンクメモリ切換回路。1. A bank memory switching circuit of a computer system having a plurality of bank memories each of which has a bank number set therein and which is switched by a set bank write register to be assigned a common address space, and a hardware interrupt function. The setting bank write register saves the previous bank number when setting each bank number and validates the newly set bank memory, and saves the previous bank number when releasing each bank number. That is, that is, a bank memory switching circuit having a pushdown stack structure. 【請求項２】 設定バンク書込レジスタのスタック段数
が所要に応じて変更可能である請求項１に記載のバンク
メモリ切換回路。2. The bank memory switching circuit according to claim 1, wherein the number of stack stages of the set bank write register can be changed as required.