JPH08331136A - Ａｔｍセルインタフェースおよび該インタフェースを用いたａｔｍセル伝送システム - Google Patents
Ａｔｍセルインタフェースおよび該インタフェースを用いたａｔｍセル伝送システムInfo
- Publication number
- JPH08331136A JPH08331136A JP13365695A JP13365695A JPH08331136A JP H08331136 A JPH08331136 A JP H08331136A JP 13365695 A JP13365695 A JP 13365695A JP 13365695 A JP13365695 A JP 13365695A JP H08331136 A JPH08331136 A JP H08331136A
- Authority
- JP
- Japan
- Prior art keywords
- atm
- interface
- cell
- line
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
(57)【要約】
【目的】 回路構成及び制御方法を複雑にすることなく
回線を有効に利用し、コストを低減することのできるＡ
ＴＭセル伝送システムを実現すること。 【構成】 複数の回線交換機と、回線交換機間を接続す
る回線交換網を有するネットワークにおいて、回線交換
機に実装されるＡＴＭセルインタフェースで、ＡＴＭ伝
送路との間で信号を送受信するＡＴＭ回線インタフェー
スと、ＡＴＭ回線よりの伝送フレームを終端しセルを抽
出すると共にセルの同期を確立するフレーム終端／セル
同期回路と、ＡＴＭ回線の伝送速度と回線交換機の時分
割多重路の伝送速度の連いを吸収する速度変換回路と、
回線交換機の時分割多重路との間でＡＴＭセルを送受信
するための時分割スイッチインタフェースと、回線交換
機の時分割多重路より送られてきたＡＴＭセルのセル同
期を行うセル同期回路と、ＡＴＭ回線の伝送フレーム生
成を行うフレーム生成回路とを有している。
回線を有効に利用し、コストを低減することのできるＡ
ＴＭセル伝送システムを実現すること。 【構成】 複数の回線交換機と、回線交換機間を接続す
る回線交換網を有するネットワークにおいて、回線交換
機に実装されるＡＴＭセルインタフェースで、ＡＴＭ伝
送路との間で信号を送受信するＡＴＭ回線インタフェー
スと、ＡＴＭ回線よりの伝送フレームを終端しセルを抽
出すると共にセルの同期を確立するフレーム終端／セル
同期回路と、ＡＴＭ回線の伝送速度と回線交換機の時分
割多重路の伝送速度の連いを吸収する速度変換回路と、
回線交換機の時分割多重路との間でＡＴＭセルを送受信
するための時分割スイッチインタフェースと、回線交換
機の時分割多重路より送られてきたＡＴＭセルのセル同
期を行うセル同期回路と、ＡＴＭ回線の伝送フレーム生
成を行うフレーム生成回路とを有している。
Description
【０００１】
【産業上の利用分野】本発明は、ＡＴＭ交換機間のセル
伝送方式に関し、特に、回線交換網を利用したセルの伝
送方式に関する。
伝送方式に関し、特に、回線交換網を利用したセルの伝
送方式に関する。
【０００２】
【従来の技術】従来、回線交換機とＡＴＭ交換機の両方
を有するネットワークにおいては、回線交換機間の時分
割多重信号の伝送は、回線交換機間に接続された回線交
換網が用いられ、また、ＡＴＭ交換機間のＡＴＭセルの
伝送はＡＴＭ交換機間に接続されたＡＴＭセル交換網が
用いられており、回線交換網とＡＴＭ交換網の２種類の
網が構築されていた。
を有するネットワークにおいては、回線交換機間の時分
割多重信号の伝送は、回線交換機間に接続された回線交
換網が用いられ、また、ＡＴＭ交換機間のＡＴＭセルの
伝送はＡＴＭ交換機間に接続されたＡＴＭセル交換網が
用いられており、回線交換網とＡＴＭ交換網の２種類の
網が構築されていた。
【０００３】また、時分割伝送路において、回線交換モ
ードの情報とＡＴＭセル等の蓄積交換モードの情報を時
分割多重し、並存させて伝送するハイブリッド型時分割
多重方式が提案されている（例えば、特開昭６４−７７
３３２号公報等）。
ードの情報とＡＴＭセル等の蓄積交換モードの情報を時
分割多重し、並存させて伝送するハイブリッド型時分割
多重方式が提案されている（例えば、特開昭６４−７７
３３２号公報等）。
【０００４】このハイブリッド型時分割多重方式では、
ハイブリッド交換用集線多重装置に収容される加入者回
路では、回線交換モードとＡＴＭモードの両方が収容さ
れ、回線交換モードの情報とＡＴＭモードの情報とを集
線多重装置により、あらかじめ設定されている時分割多
重路の回線交換モード用タイムスロット及びＡＴＭモー
ド用タイムスロットに多重して伝送するものである。こ
のうち、ＡＴＭモード用タイムスロットは、複数の加入
者回路からのＡＴＭモードのデータを共有しており、一
方路でＡＴＭモードのデータを送出している際に、他方
路でＡＴＭモードのデータを使用しないように、方路間
で競合制御を行っている。このことにより、ハイブリッ
ド交換用集線多重装置に収容される全てのＡＴＭ回線を
１つのＡＴＭ回線に多重することにより、複数のＶＰＩ
／ＶＣＩ（仮想パス識別子／仮想チャンネル識別子）を
持つＡＴＭセルを、一つの時分割回線で伝送することが
可能となっている。
ハイブリッド交換用集線多重装置に収容される加入者回
路では、回線交換モードとＡＴＭモードの両方が収容さ
れ、回線交換モードの情報とＡＴＭモードの情報とを集
線多重装置により、あらかじめ設定されている時分割多
重路の回線交換モード用タイムスロット及びＡＴＭモー
ド用タイムスロットに多重して伝送するものである。こ
のうち、ＡＴＭモード用タイムスロットは、複数の加入
者回路からのＡＴＭモードのデータを共有しており、一
方路でＡＴＭモードのデータを送出している際に、他方
路でＡＴＭモードのデータを使用しないように、方路間
で競合制御を行っている。このことにより、ハイブリッ
ド交換用集線多重装置に収容される全てのＡＴＭ回線を
１つのＡＴＭ回線に多重することにより、複数のＶＰＩ
／ＶＣＩ（仮想パス識別子／仮想チャンネル識別子）を
持つＡＴＭセルを、一つの時分割回線で伝送することが
可能となっている。
【０００５】
【発明が解決しようとする課題】上述した従来の技術で
は、複数の回線交換機と複数のＡＴＭ交換機を設置した
場合に、回線交換機間は回線交換網で接続し、ＡＴＭ交
換機間はＡＴＭ交換網で接続するといったように、回線
交換網とＡＴＭ交換網の２種類の網を設置しなければな
らず、これにより保守・運用に手間や費用が掛かるほ
か、回線を有効に利用することが出来ず、コストが高く
なるという問題点がある。
は、複数の回線交換機と複数のＡＴＭ交換機を設置した
場合に、回線交換機間は回線交換網で接続し、ＡＴＭ交
換機間はＡＴＭ交換網で接続するといったように、回線
交換網とＡＴＭ交換網の２種類の網を設置しなければな
らず、これにより保守・運用に手間や費用が掛かるほ
か、回線を有効に利用することが出来ず、コストが高く
なるという問題点がある。
【０００６】また、ハイブリッド型時分割多重方式で
は、ＡＴＭセル用タイムスロットを複数の方路が共有し
ているため、その競合制御回路が複雑になるほか、送信
側では各加入者回路より入力されるＡＴＭセルを一つの
伝送路に多重するため、伝送路上で複数のＶＰＩ／ＶＣ
Ｉを持つセルが伝送される。このため、対局側では送ら
れて来たＡＴＭセルを、ＡＴＭセルのヘッダ内にあるＶ
ＰＩ／ＶＣＩの値により、複数ある加入者回路のなかの
いずれの加入者回路へ出カするかを制御するために、ハ
イブリッド交換用集線多重装置内にＡＴＭスイッチを持
たなければならないな等、回路構成及び制御方法が非常
に複雑になるという問題点がある。
は、ＡＴＭセル用タイムスロットを複数の方路が共有し
ているため、その競合制御回路が複雑になるほか、送信
側では各加入者回路より入力されるＡＴＭセルを一つの
伝送路に多重するため、伝送路上で複数のＶＰＩ／ＶＣ
Ｉを持つセルが伝送される。このため、対局側では送ら
れて来たＡＴＭセルを、ＡＴＭセルのヘッダ内にあるＶ
ＰＩ／ＶＣＩの値により、複数ある加入者回路のなかの
いずれの加入者回路へ出カするかを制御するために、ハ
イブリッド交換用集線多重装置内にＡＴＭスイッチを持
たなければならないな等、回路構成及び制御方法が非常
に複雑になるという問題点がある。
【０００７】本発明は上述したような従来の技術が有す
る問題点に鑑みてなされたものであって、回路構成及び
制御方法を複雑にすることなく回線を有効に利用し、コ
ストを低減することのできるＡＴＭセルインタフェース
および該インタフェースを用いたＡＴＭセル伝送システ
ムを実現することを目的とする。
る問題点に鑑みてなされたものであって、回路構成及び
制御方法を複雑にすることなく回線を有効に利用し、コ
ストを低減することのできるＡＴＭセルインタフェース
および該インタフェースを用いたＡＴＭセル伝送システ
ムを実現することを目的とする。
【０００８】
【課題を解決するための手段】本発明のＡＴＭセルイン
タフェースは、回線交換機とＡＴＭ交換機とを備えたネ
ットワークで用いられ、回線交換機内の時分割多重路と
ＡＴＭ交換機と接続するＡＴＭ伝送路の間に設けられる
ＡＴＭセルインタフェースであって、ＡＴＭ伝送路を介
して信号を送受信するＡＴＭ回線インタフェースと、時
分割多重路を介して信号を送受信する時分割スイッチイ
ンタフェースと、前記ＡＴＭ回線インタフェースと時分
割スイッチインタフェースとの間に設けられ、受信した
信号の伝送速度を送信する伝送路の伝送速度に変換する
速度変換回路と、前記ＡＴＭ回線インタフェースと速度
変換回路との間に設けられ、ＡＴＭ回線インタフェース
からの伝送フレームを終端しセルを抽出するとともに抽
出したセルの同期を確立して速度変換回路へ送出するフ
レーム終端／セル同期回路と、時分割スイッチインタフ
ェースと速度変換回路との間に設けられ、時分割スイッ
チインタフェースを介して時分割多重路より送られてき
たＡＴＭセルのセル同期を行うセル同期回路と、前記速
度変換回路とＡＴＭ回線インタフェースとの間に設けら
れ、速度変換回路により伝送速度が変換されたセル同期
回路出力による伝送フレームを生成し、ＡＴＭ回線イン
タフェースを介してＡＴＭ伝送路へ送出するフレーム生
成回路と、を有することを特徴とする。
タフェースは、回線交換機とＡＴＭ交換機とを備えたネ
ットワークで用いられ、回線交換機内の時分割多重路と
ＡＴＭ交換機と接続するＡＴＭ伝送路の間に設けられる
ＡＴＭセルインタフェースであって、ＡＴＭ伝送路を介
して信号を送受信するＡＴＭ回線インタフェースと、時
分割多重路を介して信号を送受信する時分割スイッチイ
ンタフェースと、前記ＡＴＭ回線インタフェースと時分
割スイッチインタフェースとの間に設けられ、受信した
信号の伝送速度を送信する伝送路の伝送速度に変換する
速度変換回路と、前記ＡＴＭ回線インタフェースと速度
変換回路との間に設けられ、ＡＴＭ回線インタフェース
からの伝送フレームを終端しセルを抽出するとともに抽
出したセルの同期を確立して速度変換回路へ送出するフ
レーム終端／セル同期回路と、時分割スイッチインタフ
ェースと速度変換回路との間に設けられ、時分割スイッ
チインタフェースを介して時分割多重路より送られてき
たＡＴＭセルのセル同期を行うセル同期回路と、前記速
度変換回路とＡＴＭ回線インタフェースとの間に設けら
れ、速度変換回路により伝送速度が変換されたセル同期
回路出力による伝送フレームを生成し、ＡＴＭ回線イン
タフェースを介してＡＴＭ伝送路へ送出するフレーム生
成回路と、を有することを特徴とする。
【０００９】本発明のＡＴＭセル伝送システムは、回線
交換機とＡＴＭ交換機とを備えたネットワークシステム
であって、回線交換機内の時分割多重路とＡＴＭ交換機
と接続するＡＴＭ伝送路とを上記のように構成されたＡ
ＴＭセルインタフェースを介して接続することを特徴と
する。
交換機とＡＴＭ交換機とを備えたネットワークシステム
であって、回線交換機内の時分割多重路とＡＴＭ交換機
と接続するＡＴＭ伝送路とを上記のように構成されたＡ
ＴＭセルインタフェースを介して接続することを特徴と
する。
【００１０】
【作用】上記のように構成される本発明のＡＴＭセルイ
ンタフェースにおいては、受信した信号の伝送速度を送
信する伝送路の伝送速度に変換する速度変換回路が設け
られているので、信号の伝送速度が異なる時分割多重路
とＡＴＭ伝送路とを接続することが可能となっている。
ンタフェースにおいては、受信した信号の伝送速度を送
信する伝送路の伝送速度に変換する速度変換回路が設け
られているので、信号の伝送速度が異なる時分割多重路
とＡＴＭ伝送路とを接続することが可能となっている。
【００１１】ＡＴＭ伝送路から時分割多重路への伝送に
ついては、フレーム終端／セル同期回路によるセル抽出
および確立がなされた後に、上記の速度変換回路によえ
る速度変換が行われる。時分割多重路からＡＴＭ伝送路
への伝送については、セル同期回路によるセル同期がと
られた後に速度変換回路による速度変換がなされ、フレ
ーム生成回路により伝送フレームが生成される。
ついては、フレーム終端／セル同期回路によるセル抽出
および確立がなされた後に、上記の速度変換回路によえ
る速度変換が行われる。時分割多重路からＡＴＭ伝送路
への伝送については、セル同期回路によるセル同期がと
られた後に速度変換回路による速度変換がなされ、フレ
ーム生成回路により伝送フレームが生成される。
【００１２】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。
て説明する。
【００１３】図１は、本発明の一実施例の全体構成を示
すブロック図である。
すブロック図である。
【００１４】ＡＴＭ交換機１１では、特には図示しない
ＡＴＭインタフェースよりＡＴＭ交換機１２へ送るＡＴ
Ｍセルについては、ＡＴＭインタフェース１１１へスイ
ッチングしてＡＴＭ伝送路１５へ出力する。このＡＴＭ
セルは、ＡＴＭ伝送路１５により回線交換機１３のＡＴ
Ｍセルインタフェース１３１へ入力される。
ＡＴＭインタフェースよりＡＴＭ交換機１２へ送るＡＴ
Ｍセルについては、ＡＴＭインタフェース１１１へスイ
ッチングしてＡＴＭ伝送路１５へ出力する。このＡＴＭ
セルは、ＡＴＭ伝送路１５により回線交換機１３のＡＴ
Ｍセルインタフェース１３１へ入力される。
【００１５】ＡＴＭセルインタフェース１３１では、後
に述べるＡＴＭセル−時分割多重路の変換が行われ、Ａ
ＴＭセルインタフェース１３１と回線インタフェース１
４１とが時分割多重路により時分割スイッチへ接続され
スイッチングされる。
に述べるＡＴＭセル−時分割多重路の変換が行われ、Ａ
ＴＭセルインタフェース１３１と回線インタフェース１
４１とが時分割多重路により時分割スイッチへ接続され
スイッチングされる。
【００１６】回線交換機１３と回線交換機１４の間は、
それぞれ、回線インタフェース１３２と回線インタフェ
ース１４１を介して、回線交換網１７により接続され、
回線交換機１４では、回線インタフェース１４１とＡＴ
Ｍセルインタフェース１４２が時分割スイッチにより接
続されており、ＡＴＭセルは、ＡＴＭセルインタフェー
ス１４２において後に述べる時分割多重−ＡＴＭセルの
変換が行われ、ＡＴＭ伝送路１６によりＡＴＭ交換機１
２に伝送される。
それぞれ、回線インタフェース１３２と回線インタフェ
ース１４１を介して、回線交換網１７により接続され、
回線交換機１４では、回線インタフェース１４１とＡＴ
Ｍセルインタフェース１４２が時分割スイッチにより接
続されており、ＡＴＭセルは、ＡＴＭセルインタフェー
ス１４２において後に述べる時分割多重−ＡＴＭセルの
変換が行われ、ＡＴＭ伝送路１６によりＡＴＭ交換機１
２に伝送される。
【００１７】ＡＴＭ交換機１２からＡＴＭ交換機１１へ
送られるＡＴＭセルに関しても、ＡＴＭ交換機１１から
ＡＴＭ交換機１２に送られるＡＴＭセルと同様に伝送さ
れる。
送られるＡＴＭセルに関しても、ＡＴＭ交換機１１から
ＡＴＭ交換機１２に送られるＡＴＭセルと同様に伝送さ
れる。
【００１８】また、回線交換機１３において、回線交換
機１４と特に図示しない回線交換機へＡＴＭセルを伝送
するといったような複数の方路へＡＴＭセルを伝送する
場合には、例えば、ＡＴＭセルインタフェース１３１と
ＡＴＭセルインタフェース１３３といったように複数の
ＡＴＭセルインタフェースが使用される。
機１４と特に図示しない回線交換機へＡＴＭセルを伝送
するといったような複数の方路へＡＴＭセルを伝送する
場合には、例えば、ＡＴＭセルインタフェース１３１と
ＡＴＭセルインタフェース１３３といったように複数の
ＡＴＭセルインタフェースが使用される。
【００１９】ＡＴＭセルインタフェース１３１とＡＴＭ
セルインタフェース１３３を用いる場合について説明す
ると、ＡＴＭセルインタフェース１３１は回線交換機１
３の時分割スイッチにより回線インタフェース１３２に
接続され、回線交換網１７を介して回線交換機１４のＡ
ＴＭセルインタフェース１４２に接続される。
セルインタフェース１３３を用いる場合について説明す
ると、ＡＴＭセルインタフェース１３１は回線交換機１
３の時分割スイッチにより回線インタフェース１３２に
接続され、回線交換網１７を介して回線交換機１４のＡ
ＴＭセルインタフェース１４２に接続される。
【００２０】他方のＡＴＭセルインタフェース１３３は
回線交換機１３の時分割スイッチにより特に図示しない
回線インタフェースパッケージにより他の回線交換機に
接続されたり、回線交換機の時分割スイッチによりＡＴ
Ｍセルインタフェース１３２に接続される。
回線交換機１３の時分割スイッチにより特に図示しない
回線インタフェースパッケージにより他の回線交換機に
接続されたり、回線交換機の時分割スイッチによりＡＴ
Ｍセルインタフェース１３２に接続される。
【００２１】回線インタフェース１３２では、ＡＴＭセ
ルインタフェース１３１とＡＴＭセルインタフェース１
３３といった、２つもしくはそれ以上の方路を収容して
おり、回線交換網１７を介して回線交換機１４の回線イ
ンタフェース１４１に接続されている。回線インタフェ
ース１３２の一方の方路はＡＴＭセルインタフェース１
４２へ接続され、回線インタフェース１３２の他方の方
路は回線インタフェース１４３を経由して特に図示しな
い他の回線交換機へタンデム接続されるなど、回線交換
網を利用してＡＴＭセルの伝送が行われる。
ルインタフェース１３１とＡＴＭセルインタフェース１
３３といった、２つもしくはそれ以上の方路を収容して
おり、回線交換網１７を介して回線交換機１４の回線イ
ンタフェース１４１に接続されている。回線インタフェ
ース１３２の一方の方路はＡＴＭセルインタフェース１
４２へ接続され、回線インタフェース１３２の他方の方
路は回線インタフェース１４３を経由して特に図示しな
い他の回線交換機へタンデム接続されるなど、回線交換
網を利用してＡＴＭセルの伝送が行われる。
【００２２】次に、ＡＴＭセルインタフェース１３１と
ＡＴＭセルインタフェース１３３とＡＴＭセルインタフ
ェース１４２の動作を詳細に説明する。
ＡＴＭセルインタフェース１３３とＡＴＭセルインタフ
ェース１４２の動作を詳細に説明する。
【００２３】図２は、ＡＴＭセルインタフェースの構成
を示すブロック図である。図２に示すＡＴＭセルインタ
フェース２１は、図１に示したＡＴＭセルインタフェー
ス１３１、ＡＴＭセルインタフェース１３３及びＡＴＭ
セルインタフェース１４２の回路構成を詳細に図示した
ものであり、ＡＴＭ伝送路２８は図１のＡＴＭ伝送路１
５及びＡＴＭ伝送路１６と等しいものである。また、時
分割多重路２９は、回線交換機１３及び回線交換機１４
の図１では特に図示しない時分割スイッチへ接続するた
めの時分割多重路である。
を示すブロック図である。図２に示すＡＴＭセルインタ
フェース２１は、図１に示したＡＴＭセルインタフェー
ス１３１、ＡＴＭセルインタフェース１３３及びＡＴＭ
セルインタフェース１４２の回路構成を詳細に図示した
ものであり、ＡＴＭ伝送路２８は図１のＡＴＭ伝送路１
５及びＡＴＭ伝送路１６と等しいものである。また、時
分割多重路２９は、回線交換機１３及び回線交換機１４
の図１では特に図示しない時分割スイッチへ接続するた
めの時分割多重路である。
【００２４】ＡＴＭ伝送路２８では、ＳＯＮＥＴやブロ
ックコーディング方式等の標準化されたフォーマットで
伝送される。これがＡＴＭ回線インターフェース２２に
より受信され、フレーム終端／セル同期回路２３により
伝送路上のオーバーヘッドが終端され、セル同期がとれ
ると５３バイト単位のＡＴＭセルに分割する事が出来
る。
ックコーディング方式等の標準化されたフォーマットで
伝送される。これがＡＴＭ回線インターフェース２２に
より受信され、フレーム終端／セル同期回路２３により
伝送路上のオーバーヘッドが終端され、セル同期がとれ
ると５３バイト単位のＡＴＭセルに分割する事が出来
る。
【００２５】速度変換回路２４では、ＡＴＭ伝送路２８
と時分割多重路２９の伝送速度が異なる場合にＡＴＭセ
ルの伝送速度を変換するもので、有効セルと有効セルの
間に空きセルと呼ばれる有効データがなにも情報が入っ
ていないセルを挿入したり、また、空きセルを抜き取る
ことによる速度変換を行う。
と時分割多重路２９の伝送速度が異なる場合にＡＴＭセ
ルの伝送速度を変換するもので、有効セルと有効セルの
間に空きセルと呼ばれる有効データがなにも情報が入っ
ていないセルを挿入したり、また、空きセルを抜き取る
ことによる速度変換を行う。
【００２６】この速度変換されたＡＴＭセルは、時分割
スイッチインターフェース２５により、接続される時分
割多重路２９の内、ＡＴＭセルインタフェース２１が使
用することが出来るタイムスロットにＡＴＭセルを順次
送出する。
スイッチインターフェース２５により、接続される時分
割多重路２９の内、ＡＴＭセルインタフェース２１が使
用することが出来るタイムスロットにＡＴＭセルを順次
送出する。
【００２７】図３に時分割多重路でのＡＴＭセルの伝送
概念図であり、時分割多重路３１は図２の時分割多重路
２９で送受される時分割多重路のタイムスロットを図示
したものである。
概念図であり、時分割多重路３１は図２の時分割多重路
２９で送受される時分割多重路のタイムスロットを図示
したものである。
【００２８】時分割多重路３１は、Ｔ１、Ｔ２、Ｔ３、
Ｔ４、Ｔ５、・・・、Ｔｎで１つのフレームを構成して
いる。Ｔ１〜Ｔｎはそれぞれ時分割のタイムスロットで
あり、また、ＡＴＭセル３２は、ヘッダと呼ばれるＡＴ
Ｍセルの宛先情報とペイロードと呼ばれるデータ部分と
に分けられており、これらはＨ１〜Ｈ５、Ｐ１〜Ｐ４８
と表わされている。
Ｔ４、Ｔ５、・・・、Ｔｎで１つのフレームを構成して
いる。Ｔ１〜Ｔｎはそれぞれ時分割のタイムスロットで
あり、また、ＡＴＭセル３２は、ヘッダと呼ばれるＡＴ
Ｍセルの宛先情報とペイロードと呼ばれるデータ部分と
に分けられており、これらはＨ１〜Ｈ５、Ｐ１〜Ｐ４８
と表わされている。
【００２９】図３では、時分割多重路のタイムスロット
Ｔ１〜Ｔｎの内、ＡＴＭセルインタフェースが使用する
ことが出来るタイムスロットがＴ１〜Ｔ４の場合が示さ
れている。
Ｔ１〜Ｔｎの内、ＡＴＭセルインタフェースが使用する
ことが出来るタイムスロットがＴ１〜Ｔ４の場合が示さ
れている。
【００３０】まず、ＡＴＭセル３２を時分割多重路３１
に送出する場合は、時分割多重路３１の最初のフレーム
のタイムスロットＴ１〜Ｔ４にＡＴＭセル３２のＨ１〜
Ｈ４を送出し、時分割多重路３１の２番目のフレームの
タイムスロットＴ１〜Ｔ４にＡＴＭセル３２のＨ５、Ｐ
１〜Ｐ３を送出し、時分割多重路３１の３番目のフレー
ムにＡＴＭセル３２のＰ４〜Ｐ７を送出するといったよ
うに、ＡＴＭセル３２の情報を順次時分割多重路３１の
内の使用することが出来るタイムスロットへ送出する。
に送出する場合は、時分割多重路３１の最初のフレーム
のタイムスロットＴ１〜Ｔ４にＡＴＭセル３２のＨ１〜
Ｈ４を送出し、時分割多重路３１の２番目のフレームの
タイムスロットＴ１〜Ｔ４にＡＴＭセル３２のＨ５、Ｐ
１〜Ｐ３を送出し、時分割多重路３１の３番目のフレー
ムにＡＴＭセル３２のＰ４〜Ｐ７を送出するといったよ
うに、ＡＴＭセル３２の情報を順次時分割多重路３１の
内の使用することが出来るタイムスロットへ送出する。
【００３１】次に、反対方向の時分割多重路２９よりＡ
ＴＭセルを取り出す時の時分割スイッチインターフェー
ス２５の動作を説明すると、時分割多重路２９では、図
３に示す時分割多重路３１のフォーマットに従って送ら
れてくるが、時分割スイッチインタフェース２５では、
各フレーム毎の、ＡＴＭセルインタフェース２１が使用
しているタイムスロット（図３に示す場合においてはＴ
１〜Ｔ４）の情報が抽出され、各フレーム毎のデータを
つなぎあわせることによりＡＴＭセルのデータが復元さ
れる。
ＴＭセルを取り出す時の時分割スイッチインターフェー
ス２５の動作を説明すると、時分割多重路２９では、図
３に示す時分割多重路３１のフォーマットに従って送ら
れてくるが、時分割スイッチインタフェース２５では、
各フレーム毎の、ＡＴＭセルインタフェース２１が使用
しているタイムスロット（図３に示す場合においてはＴ
１〜Ｔ４）の情報が抽出され、各フレーム毎のデータを
つなぎあわせることによりＡＴＭセルのデータが復元さ
れる。
【００３２】復元されたＡＴＭセルのデータは、このま
まだとＡＴＭセルとＡＴＭセルの区切りが分からない状
態であるため、セル同期回路２６によるセル同期が行わ
れる。セル同期は、ＡＴＭセルのヘッダ部分の５バイト
に関して、最初の４バイトのＣＲＣ演算の結果が５バイ
ト目に入っているのを利用して、ＡＴＭセルのビットス
トリームを逐次ＣＲＣ演算していき、ヘッダ部分を特定
することにより、５３バイト単位のＡＴＭセルに分割す
る。
まだとＡＴＭセルとＡＴＭセルの区切りが分からない状
態であるため、セル同期回路２６によるセル同期が行わ
れる。セル同期は、ＡＴＭセルのヘッダ部分の５バイト
に関して、最初の４バイトのＣＲＣ演算の結果が５バイ
ト目に入っているのを利用して、ＡＴＭセルのビットス
トリームを逐次ＣＲＣ演算していき、ヘッダ部分を特定
することにより、５３バイト単位のＡＴＭセルに分割す
る。
【００３３】このＡＴＭセルは速度変換回路２４により
速度変換される。速度変換は、時分割多重路２９とＡＴ
Ｍ伝送路２８との速度の違いがある場合に、その差分を
吸収するために行われ、空きセルの挿入／削除により速
度変換される。
速度変換される。速度変換は、時分割多重路２９とＡＴ
Ｍ伝送路２８との速度の違いがある場合に、その差分を
吸収するために行われ、空きセルの挿入／削除により速
度変換される。
【００３４】速度変換されたＡＴＭセルは、フレーム生
成回路によりＳＯＮＥＴやブロックコーディング方式等
の標準化されたフォーマットに変換され、ＡＴＭ回線イ
ンタフェース２２によりＡＴＭ伝送路２８へ送出され
る。
成回路によりＳＯＮＥＴやブロックコーディング方式等
の標準化されたフォーマットに変換され、ＡＴＭ回線イ
ンタフェース２２によりＡＴＭ伝送路２８へ送出され
る。
【００３５】
【発明の効果】本発明は以上説明したように構成されて
いるので、以下に記載するような効果を奏する。
いるので、以下に記載するような効果を奏する。
【００３６】請求項１に記載のものにおいては、回線交
換機とＡＴＭ交換機を有するネットワークにおける回線
交換機に実装することにより、ＡＴＭ交換機間のＡＴＭ
セルを時分割多重路で伝送することが可能になり、回線
交換網を利用して局間を伝送することが可能となる。こ
れにより、回線交換機網とＡＴＭ交換網の２種類の網が
必要になるところを、回線交換網のみでネットワークを
構築することが出来る。このため、回線を有効に利用す
ることができ、回路構成及び制御方法を複雑にすること
なくコストを低減することができる効果がある。
換機とＡＴＭ交換機を有するネットワークにおける回線
交換機に実装することにより、ＡＴＭ交換機間のＡＴＭ
セルを時分割多重路で伝送することが可能になり、回線
交換網を利用して局間を伝送することが可能となる。こ
れにより、回線交換機網とＡＴＭ交換網の２種類の網が
必要になるところを、回線交換網のみでネットワークを
構築することが出来る。このため、回線を有効に利用す
ることができ、回路構成及び制御方法を複雑にすること
なくコストを低減することができる効果がある。
【００３７】また、既に回線交換網が構築されていると
ころにＡＴＭ交換網を追加してネットワークを構築する
場合に、既存の回線交換網を利用してＡＴＭセルの伝送
を行うことが出来るという効果がある。
ころにＡＴＭ交換網を追加してネットワークを構築する
場合に、既存の回線交換網を利用してＡＴＭセルの伝送
を行うことが出来るという効果がある。
【００３８】さらに、ＡＴＭセルの行き先が複数方路あ
る場合においても、ＡＴＭセルインターフエースを複数
方路分使用し、時分割スイッチにより方路毎に伝送路を
設定することにより、ＡＴＭセルのへッダ内のアドレス
情報をもとにスイッチングする必要が無くなり、回路及
び制御方法が非常に簡単に構成することが出来るという
効果がある。
る場合においても、ＡＴＭセルインターフエースを複数
方路分使用し、時分割スイッチにより方路毎に伝送路を
設定することにより、ＡＴＭセルのへッダ内のアドレス
情報をもとにスイッチングする必要が無くなり、回路及
び制御方法が非常に簡単に構成することが出来るという
効果がある。
【００３９】請求項２に記載のものにおいては上記効果
を奏する伝送システムを実現することができる効果があ
る。
を奏する伝送システムを実現することができる効果があ
る。
【図１】本発明の一実施例の全体構成を示すブロック図
である。
である。
【図２】本発明によるＡＴＭセルインタフェース部の構
成を示すブロック図である。
成を示すブロック図である。
【図３】本発明の実施例における時分割多重路でのＡＴ
Ｍセルの伝送状態を示す概念図である。
Ｍセルの伝送状態を示す概念図である。
１１，１２ ＡＴＭ交換機 １３，１４ 回線交換機 １５，１６，２８ ＡＴＭ伝送路 １７ 回線交換網 ２１，１１１，１１２，１２１ ＡＴＭインタフェー
ス ２２ ＡＴＭ回線インタフェース ２３ フレーム終端／セル同期回路 ２４ 速度変換回路 ２５ 時分割スイッチインタフェース ２６ セル同期回路 ２７ フレーム生成回路 ２９ 時分割多重路 １３１，１３３，１４３，１４２ ＡＴＭセルインタ
フェース １３２，１４１ 回線インタフェース
ス ２２ ＡＴＭ回線インタフェース ２３ フレーム終端／セル同期回路 ２４ 速度変換回路 ２５ 時分割スイッチインタフェース ２６ セル同期回路 ２７ フレーム生成回路 ２９ 時分割多重路 １３１，１３３，１４３，１４２ ＡＴＭセルインタ
フェース １３２，１４１ 回線インタフェース
Claims (2)
- 【請求項１】 回線交換機とＡＴＭ交換機とを備えたネ
ットワークで用いられ、回線交換機内の時分割多重路と
ＡＴＭ交換機と接続するＡＴＭ伝送路の間に設けられる
ＡＴＭセルインタフェースであって、 ＡＴＭ伝送路を介して信号を送受信するＡＴＭ回線イン
タフェースと、 時分割多重路を介して信号を送受信する時分割スイッチ
インタフェースと、 前記ＡＴＭ回線インタフェースと時分割スイッチインタ
フェースとの間に設けられ、受信した信号の伝送速度を
送信する伝送路の伝送速度に変換する速度変換回路と、 前記ＡＴＭ回線インタフェースと速度変換回路との間に
設けられ、ＡＴＭ回線インタフェースからの伝送フレー
ムを終端しセルを抽出するとともに抽出したセルの同期
を確立して速度変換回路へ送出するフレーム終端／セル
同期回路と、 時分割スイッチインタフェースと速度変換回路との間に
設けられ、時分割スイッチインタフェースを介して時分
割多重路より送られてきたＡＴＭセルのセル同期を行う
セル同期回路と、 前記速度変換回路とＡＴＭ回線インタフェースとの間に
設けられ、速度変換回路により伝送速度が変換されたセ
ル同期回路出力による伝送フレームを生成し、ＡＴＭ回
線インタフェースを介してＡＴＭ伝送路へ送出するフレ
ーム生成回路と、を有することを特徴とするＡＴＭセル
インタフェース。 - 【請求項２】 回線交換機とＡＴＭ交換機とを備えたネ
ットワークシステムであって、 回線交換機内の時分割多重路とＡＴＭ交換機と接続する
ＡＴＭ伝送路とを請求項１記載のＡＴＭセルインタフェ
ースを介して接続することを特徴とするＡＴＭセル伝送
システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13365695A JP2834030B2 (ja) | 1995-05-31 | 1995-05-31 | Ａｔｍセルインタフェースおよび該インタフェースを用いたａｔｍセル伝送システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13365695A JP2834030B2 (ja) | 1995-05-31 | 1995-05-31 | Ａｔｍセルインタフェースおよび該インタフェースを用いたａｔｍセル伝送システム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08331136A true JPH08331136A (ja) | 1996-12-13 |
| JP2834030B2 JP2834030B2 (ja) | 1998-12-09 |
Family
ID=15109878
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13365695A Expired - Lifetime JP2834030B2 (ja) | 1995-05-31 | 1995-05-31 | Ａｔｍセルインタフェースおよび該インタフェースを用いたａｔｍセル伝送システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2834030B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011044973A (ja) * | 2009-08-24 | 2011-03-03 | Fujitsu Telecom Networks Ltd | データ伝送制御装置 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04157943A (ja) * | 1990-10-22 | 1992-05-29 | Nippon Telegr & Teleph Corp <Ntt> | Ａｔｍ―ｓｔｍ変換装置 |
| JPH04249447A (ja) * | 1991-02-05 | 1992-09-04 | Mitsubishi Electric Corp | Ａｔｍ伝送装置 |
| JPH04282936A (ja) * | 1991-03-12 | 1992-10-08 | Oki Electric Ind Co Ltd | Ｓｔｍ信号とａｔｍ信号の変換／逆変換方式 |
-
1995
- 1995-05-31 JP JP13365695A patent/JP2834030B2/ja not_active Expired - Lifetime
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04157943A (ja) * | 1990-10-22 | 1992-05-29 | Nippon Telegr & Teleph Corp <Ntt> | Ａｔｍ―ｓｔｍ変換装置 |
| JPH04249447A (ja) * | 1991-02-05 | 1992-09-04 | Mitsubishi Electric Corp | Ａｔｍ伝送装置 |
| JPH04282936A (ja) * | 1991-03-12 | 1992-10-08 | Oki Electric Ind Co Ltd | Ｓｔｍ信号とａｔｍ信号の変換／逆変換方式 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011044973A (ja) * | 2009-08-24 | 2011-03-03 | Fujitsu Telecom Networks Ltd | データ伝送制御装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2834030B2 (ja) | 1998-12-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6002692A (en) | Line interface unit for adapting broad bandwidth network to lower bandwidth network fabric | |
| US6424662B1 (en) | Router apparatus using ATM switch | |
| Le Boudec | The asynchronous transfer mode: a tutorial | |
| EP0513763B1 (en) | Television signal and ATM cell switching system | |
| CA2315692C (en) | Aal2 processing device and method for atm network | |
| JP2002057738A (ja) | フレーム転送装置、フレーム転送方法、フレーム転送システム | |
| JPH07327036A (ja) | 自己ルーチング交換機及び交換システム | |
| US6266333B1 (en) | Network-independent routing of communication signals | |
| JPH0670385A (ja) | 高速セル交換網のための光スイッチ | |
| EP0868042B1 (en) | Clock information transfer system for AAL type 1 transmission | |
| JPH1065681A (ja) | 多重化装置 | |
| US5561661A (en) | Method for synchronizing redundantly transmitted message cell streams | |
| US6314097B1 (en) | Transmission device | |
| JPH07505272A (ja) | デジタル送信ネットワーク用のネットワークインターフェイス方法及びネットワークインターフェイス | |
| JPH10233745A (ja) | 多重伝送方法およびシステム | |
| JPH02140037A (ja) | Ａｔｍ交換機 | |
| US6788703B2 (en) | DS0 on ATM, mapping and handling | |
| US6885661B1 (en) | Private branch exchange built using an ATM Network | |
| CA2325910A1 (en) | Accommodation frame and transmission device of different data traffics on common carrier wave | |
| JPH07221764A (ja) | オーダワイヤ中継方式 | |
| JP2834030B2 (ja) | Ａｔｍセルインタフェースおよび該インタフェースを用いたａｔｍセル伝送システム | |
| JPH10145374A (ja) | パケットコネクションの系切替方法及び非同期転送モード通信装置 | |
| JP3282707B2 (ja) | クロスコネクト回路およびこれを用いた端局装置 | |
| JPH0310543A (ja) | 広帯域ｉｓｄｎ用宅内系構成方式 | |
| KR100251743B1 (ko) | 동기 및 비동기 교환기 간의 인터워킹 구현장치 및 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19980113 |