JPH08328762A - 半導体ディスク装置及びそのメモリ管理方法 - Google Patents
半導体ディスク装置及びそのメモリ管理方法Info
- Publication number
- JPH08328762A JPH08328762A JP7139494A JP13949495A JPH08328762A JP H08328762 A JPH08328762 A JP H08328762A JP 7139494 A JP7139494 A JP 7139494A JP 13949495 A JP13949495 A JP 13949495A JP H08328762 A JPH08328762 A JP H08328762A
- Authority
- JP
- Japan
- Prior art keywords
- data
- area
- disk device
- semiconductor disk
- stored
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0662—Virtualisation aspects
- G06F3/0664—Virtualisation aspects at device level, e.g. emulation of a storage device or system
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Human Computer Interaction (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
Abstract
(57)【要約】
【目的】 フラッシュメモリに適したデータ管理を行っ
て、ＤＯＳで動作する安価で大容量な半導体ディスク装
置及びそのメモリ管理方法を得る。 【構成】 ＤＯＳで動作する半導体ディスク装置におい
て、ホスト機器と接続するためのインタフェース手段
と、データを格納するための連続したデータ格納領域を
有するブロック消去型のフラッシュメモリで構成された
主メモリと、上記インタフェース手段を介して、ＤＯＳ
で動作するホスト機器とのデータの入出力を行うと共
に、上記主メモリに対するアドレスデータやメモリ管理
を行うコントロール手段と、該コントロール手段と上記
主メモリとの間で使用されるキャッシュメモリとからな
る。
て、ＤＯＳで動作する安価で大容量な半導体ディスク装
置及びそのメモリ管理方法を得る。 【構成】 ＤＯＳで動作する半導体ディスク装置におい
て、ホスト機器と接続するためのインタフェース手段
と、データを格納するための連続したデータ格納領域を
有するブロック消去型のフラッシュメモリで構成された
主メモリと、上記インタフェース手段を介して、ＤＯＳ
で動作するホスト機器とのデータの入出力を行うと共
に、上記主メモリに対するアドレスデータやメモリ管理
を行うコントロール手段と、該コントロール手段と上記
主メモリとの間で使用されるキャッシュメモリとからな
る。
Description
【０００１】
【産業上の利用分野】本発明は、ＤＯＳ（ディスクオペ
レーティングシステム）環境で動作し、フラッシュメモ
リを記憶手段として用いると共に、メモリ管理を行うコ
ントローラを備えた、ハードディスクと代替可能な半導
体ディスク装置及びそのメモリ管理方法に関するもので
ある。
レーティングシステム）環境で動作し、フラッシュメモ
リを記憶手段として用いると共に、メモリ管理を行うコ
ントローラを備えた、ハードディスクと代替可能な半導
体ディスク装置及びそのメモリ管理方法に関するもので
ある。
【０００２】
【従来の技術】現在、コンピュータに搭載されている記
憶装置は、大規模なプログラムを記憶しておくために大
容量化が進み、その代表的なものとして磁気記憶装置で
あるハードディスクがある。しかし、該ハードディスク
は、安価で大容量なものが手に入る一方で、モータを使
用するために消費電力が大きくて駆動音がうるさく、動
作中の振動に弱く、更に大きくて重いという欠点があ
る。これらのことを考慮すれば、ハードディスクはあま
り持ち運ばないデスクトップパソコンや一部のノートブ
ック型パソコンに使用するのが最適である。これとは対
照的に、電子手帳などの携帯情報端末はバッテリーで使
用することが前提であるため、軽くて丈夫であり低価格
で大容量であると共に、特に低消費電力の記憶装置が望
まれている。
憶装置は、大規模なプログラムを記憶しておくために大
容量化が進み、その代表的なものとして磁気記憶装置で
あるハードディスクがある。しかし、該ハードディスク
は、安価で大容量なものが手に入る一方で、モータを使
用するために消費電力が大きくて駆動音がうるさく、動
作中の振動に弱く、更に大きくて重いという欠点があ
る。これらのことを考慮すれば、ハードディスクはあま
り持ち運ばないデスクトップパソコンや一部のノートブ
ック型パソコンに使用するのが最適である。これとは対
照的に、電子手帳などの携帯情報端末はバッテリーで使
用することが前提であるため、軽くて丈夫であり低価格
で大容量であると共に、特に低消費電力の記憶装置が望
まれている。
【０００３】そこで、上記ハードディスクほど安価では
ないが、フラッシュメモリを用いた半導体ディスク装置
を使用することが考えられる。しかし、従来の半導体デ
ィスク装置は上記磁気記憶装置をシミュレートしたもの
であるので、パーソナルコンピュータ（以下、ＰＣと呼
ぶ）や上記携帯情報端末といったホスト機器から送られ
てくる５１２バイト単位のデータを半導体ディスク装置
内に書き込み、又は読み出すということが行われる。
ないが、フラッシュメモリを用いた半導体ディスク装置
を使用することが考えられる。しかし、従来の半導体デ
ィスク装置は上記磁気記憶装置をシミュレートしたもの
であるので、パーソナルコンピュータ（以下、ＰＣと呼
ぶ）や上記携帯情報端末といったホスト機器から送られ
てくる５１２バイト単位のデータを半導体ディスク装置
内に書き込み、又は読み出すということが行われる。
【０００４】ここで、従来の半導体ディスク装置と該装
置内部のメモリ管理及びデータ処理方法について説明す
る。図１３は、従来の半導体ディスク装置の例を示した
概略ブロック図である。図１３において、半導体ディス
ク装置１００は、インタフェース回路１０１と、ＣＰＵ
１０２と、論理セクタ・物理セクタアドレス変換テーブ
ル（以下、変換テーブルと呼ぶ）１０３と、フラッシュ
メモリ１０４と、フラッシュ制御回路１０５と、データ
入出力用のセクタバッファ（以下、セクタバッファと呼
ぶ）１０６とからなる。
置内部のメモリ管理及びデータ処理方法について説明す
る。図１３は、従来の半導体ディスク装置の例を示した
概略ブロック図である。図１３において、半導体ディス
ク装置１００は、インタフェース回路１０１と、ＣＰＵ
１０２と、論理セクタ・物理セクタアドレス変換テーブ
ル（以下、変換テーブルと呼ぶ）１０３と、フラッシュ
メモリ１０４と、フラッシュ制御回路１０５と、データ
入出力用のセクタバッファ（以下、セクタバッファと呼
ぶ）１０６とからなる。
【０００５】携帯情報端末などのホスト機器１１０は、
半導体ディスク装置１００の上記インタフェース回路１
０１を介して上記ＣＰＵ１０２に接続され、該ＣＰＵ１
０２は上記変換テーブル１０３及びフラッシュ制御回路
１０５に接続され、該フラッシュ制御回路１０５は、フ
ラッシュメモリ１０４及びセクタバッファ１０６に接続
される。
半導体ディスク装置１００の上記インタフェース回路１
０１を介して上記ＣＰＵ１０２に接続され、該ＣＰＵ１
０２は上記変換テーブル１０３及びフラッシュ制御回路
１０５に接続され、該フラッシュ制御回路１０５は、フ
ラッシュメモリ１０４及びセクタバッファ１０６に接続
される。
【０００６】上記インタフェース回路１０１は、半導体
ディスク装置１００を接続するホスト機器１１０とデー
タをやりとりし、上記ＣＰＵ１０２は、半導体ディスク
装置１００内でアドレスデータやメモリ管理を行う。ま
た、変換テーブル１０３は、上記ホスト機器１１０から
送られてくるＬＳＡ（Logical Sector Address）、すな
わち論理セクタアドレスと半導体ディスク装置１００内
部で使用するＰＳＡ（Physical Sector Address）、す
なわち物理セクタアドレスとを対応づける。更に、フラ
ッシュ制御回路１０５は、フラッシュメモリ１０４への
データの読み出し又は書き込みの際の比較的単純な作業
を行うときに使用され、セクタバッファ１０６は、フラ
ッシュメモリ１０４へのデータの入出力の際に使用され
る。
ディスク装置１００を接続するホスト機器１１０とデー
タをやりとりし、上記ＣＰＵ１０２は、半導体ディスク
装置１００内でアドレスデータやメモリ管理を行う。ま
た、変換テーブル１０３は、上記ホスト機器１１０から
送られてくるＬＳＡ（Logical Sector Address）、すな
わち論理セクタアドレスと半導体ディスク装置１００内
部で使用するＰＳＡ（Physical Sector Address）、す
なわち物理セクタアドレスとを対応づける。更に、フラ
ッシュ制御回路１０５は、フラッシュメモリ１０４への
データの読み出し又は書き込みの際の比較的単純な作業
を行うときに使用され、セクタバッファ１０６は、フラ
ッシュメモリ１０４へのデータの入出力の際に使用され
る。
【０００７】上記フラッシュメモリ１０４は、電気的に
書き込み及び消去可能な不揮発性のメモリであり、デー
タの消去は消去ブロック単位で一括に行い、同じアドレ
スにデータの上書きができないものである。通常、半導
体ディスク装置１００内にはフラッシュメモリチップを
数個から数十個搭載しており、図１４は、上記図１３に
おけるフラッシュメモリ１０４の内部構成を示した図で
ある。図１４において、フラッシュメモリチップ本体１
２０には複数の消去ブロック１２１が存在する。フラッ
シュメモリ１０４はデータを数Ｋ〜数十Ｋバイト単位で
一括して消去することしかできないデバイスである。上
記消去ブロック１２１はフラッシュメモリ１０４が一括
して消去できる最小単位を示している。例えば、上記各
消去ブロック１２１が６４Ｋバイトである１６Ｍビット
のフラッシュメモリを考えた場合、１つのフラッシュメ
モリチップ１２０内には３２個の消去ブロックが存在す
ることになる。
書き込み及び消去可能な不揮発性のメモリであり、デー
タの消去は消去ブロック単位で一括に行い、同じアドレ
スにデータの上書きができないものである。通常、半導
体ディスク装置１００内にはフラッシュメモリチップを
数個から数十個搭載しており、図１４は、上記図１３に
おけるフラッシュメモリ１０４の内部構成を示した図で
ある。図１４において、フラッシュメモリチップ本体１
２０には複数の消去ブロック１２１が存在する。フラッ
シュメモリ１０４はデータを数Ｋ〜数十Ｋバイト単位で
一括して消去することしかできないデバイスである。上
記消去ブロック１２１はフラッシュメモリ１０４が一括
して消去できる最小単位を示している。例えば、上記各
消去ブロック１２１が６４Ｋバイトである１６Ｍビット
のフラッシュメモリを考えた場合、１つのフラッシュメ
モリチップ１２０内には３２個の消去ブロックが存在す
ることになる。
【０００８】ここで、ＤＯＳにより管理されたＰＣで扱
う大容量のハードディスクの場合、５１２バイトをセク
タ、該セクタを数個まとめたものをクラスタと呼び、デ
ータはクラスタ単位で管理される。また、該クラスタを
管理する部分がＦＡＴ（FileAllocation Table）であ
り、データの名前や書き込まれた日付、サイズ及びサブ
ディレクトリ情報などのデータはハードディスク内のデ
ィレクトリエントリ領域におかれ、データを更新する度
に書き換えられる。これに対し、フラッシュメモリを用
いた半導体ディスク装置の場合、書き込み回数に上限が
存在するため、上記ハードディスクと同様のデータ処理
を行うと、ＦＡＴ部及びディレクトリエントリ部がすぐ
に書き込み及び消去可能回数を上回ってしまう。
う大容量のハードディスクの場合、５１２バイトをセク
タ、該セクタを数個まとめたものをクラスタと呼び、デ
ータはクラスタ単位で管理される。また、該クラスタを
管理する部分がＦＡＴ（FileAllocation Table）であ
り、データの名前や書き込まれた日付、サイズ及びサブ
ディレクトリ情報などのデータはハードディスク内のデ
ィレクトリエントリ領域におかれ、データを更新する度
に書き換えられる。これに対し、フラッシュメモリを用
いた半導体ディスク装置の場合、書き込み回数に上限が
存在するため、上記ハードディスクと同様のデータ処理
を行うと、ＦＡＴ部及びディレクトリエントリ部がすぐ
に書き込み及び消去可能回数を上回ってしまう。
【０００９】更に、例えば、消去ブロックが６４Ｋバイ
トのフラッシュメモリを使用した半導体ディスク装置に
おいて１つのデータを上書きする場合、最初に消去ブロ
ック内に存在する有効なデータを退避させてからブロッ
ク消去を行い、退避させたデータと更新したデータを消
去ブロック内に書き込むことになる。しかし、このよう
な方法では、すぐに消去可能回数の上限を上回ってしま
うという問題がある。。そこで、従来の半導体ディスク
装置では、変換テーブル１０３を用いることで該問題を
回避している。
トのフラッシュメモリを使用した半導体ディスク装置に
おいて１つのデータを上書きする場合、最初に消去ブロ
ック内に存在する有効なデータを退避させてからブロッ
ク消去を行い、退避させたデータと更新したデータを消
去ブロック内に書き込むことになる。しかし、このよう
な方法では、すぐに消去可能回数の上限を上回ってしま
うという問題がある。。そこで、従来の半導体ディスク
装置では、変換テーブル１０３を用いることで該問題を
回避している。
【００１０】図１５は、変換テーブル１０３の内部構成
の例を示した図であり、図１５で示すように、該変換テ
ーブル１０３は、ホスト機器１１０がデータ管理に使用
している上記ＬＳＡと、半導体ディスク装置１００内で
データ管理するために使用されるＰＳＡを対応づけたテ
ーブルである。ＬＳＡは固定されており、ＰＳＡは半導
体ディスク装置１００内のＣＰＵ１０２を用いることで
自由に書き換えることができる。このため、図１５にお
いては、ＰＳＡに何も記さずに白紙にしてある。
の例を示した図であり、図１５で示すように、該変換テ
ーブル１０３は、ホスト機器１１０がデータ管理に使用
している上記ＬＳＡと、半導体ディスク装置１００内で
データ管理するために使用されるＰＳＡを対応づけたテ
ーブルである。ＬＳＡは固定されており、ＰＳＡは半導
体ディスク装置１００内のＣＰＵ１０２を用いることで
自由に書き換えることができる。このため、図１５にお
いては、ＰＳＡに何も記さずに白紙にしてある。
【００１１】このように、上記変換テーブル１０３を用
いることで、ホスト機器１１０から要求されるＬＳＡに
左右されることなくフラッシュメモリ１０４の任意の領
域にデータを管理することができる。なお、上記変換テ
ーブル１０３は、頻繁に書き換えられるため、通常ＳＲ
ＡＭやＤＲＡＭが用いられ、該変換テーブル１０３に必
要なメモリ容量は、例えば２０Ｍバイトの半導体ディス
ク装置で約８０Ｋバイトである。
いることで、ホスト機器１１０から要求されるＬＳＡに
左右されることなくフラッシュメモリ１０４の任意の領
域にデータを管理することができる。なお、上記変換テ
ーブル１０３は、頻繁に書き換えられるため、通常ＳＲ
ＡＭやＤＲＡＭが用いられ、該変換テーブル１０３に必
要なメモリ容量は、例えば２０Ｍバイトの半導体ディス
ク装置で約８０Ｋバイトである。
【００１２】次に、図１６は、従来の半導体ディスク装
置で使用されるフラッシュメモリの消去ブロック１２１
内の構成を示す。図１６において、ブロック消去回数な
どのブロック情報が消去ブロック情報格納領域１３０に
記憶される。また、変換テーブル１０３は揮発性のメモ
リで構成されているため、半導体ディスク装置１００へ
の電源供給が停止すると変換テーブル１０３の内容は消
えてしまう。このことから、ＰＳＡごとに対応したＬＳ
Ａデータを不揮発領域である上記消去ブロック１２１内
のＬＳＡ格納領域１３１に記憶され、半導体ディスク装
置１００に電源が供給されたときに、すべてのＬＳＡ格
納領域１３１内のデータを読み取ることにより、変換テ
ーブル１０３を再構築することができる。なお、１３２
は、データ格納領域を示す。
置で使用されるフラッシュメモリの消去ブロック１２１
内の構成を示す。図１６において、ブロック消去回数な
どのブロック情報が消去ブロック情報格納領域１３０に
記憶される。また、変換テーブル１０３は揮発性のメモ
リで構成されているため、半導体ディスク装置１００へ
の電源供給が停止すると変換テーブル１０３の内容は消
えてしまう。このことから、ＰＳＡごとに対応したＬＳ
Ａデータを不揮発領域である上記消去ブロック１２１内
のＬＳＡ格納領域１３１に記憶され、半導体ディスク装
置１００に電源が供給されたときに、すべてのＬＳＡ格
納領域１３１内のデータを読み取ることにより、変換テ
ーブル１０３を再構築することができる。なお、１３２
は、データ格納領域を示す。
【００１３】図１７は、従来におけるデータの分割管理
例を示した図である。図１７において、斜線で示した部
分がデータを示しており、ＤＯＳはデータをセクタ単位
で読み出し又は書き込みを行うために、５１２バイトを
超えるデータは５１２バイト単位に分割される。該分割
されたデータはディスク装置内に保管されてるＦＡＴを
用いて管理される。このことから、従来のハードディス
クや半導体ディスク装置では、５００バイトのデータで
あろうが、１０バイトのデータであろうがＤＯＳに従う
場合はクラスタで定義されるバイト数の記憶領域が必要
となる。
例を示した図である。図１７において、斜線で示した部
分がデータを示しており、ＤＯＳはデータをセクタ単位
で読み出し又は書き込みを行うために、５１２バイトを
超えるデータは５１２バイト単位に分割される。該分割
されたデータはディスク装置内に保管されてるＦＡＴを
用いて管理される。このことから、従来のハードディス
クや半導体ディスク装置では、５００バイトのデータで
あろうが、１０バイトのデータであろうがＤＯＳに従う
場合はクラスタで定義されるバイト数の記憶領域が必要
となる。
【００１４】図１８は、従来におけるハードディスクの
データを読み出す動作を示した概略図であり、図１８を
用いて、ハードディスクのデータの読み出し及び書き込
み動作について説明する。図１８において、例えばユー
ザーが「ＡＡＡ.ＴＸＴ」というデータをハードディス
クから読み出す場合、ホスト機器はハードディスク内の
ディレクトリエントリ領域１４０を読み出して、「ＡＡ
Ａ.ＴＸＴ」を検索する。ディレクトリエントリ領域１
４０にはファイル名のほかにデータのクラスタ番号など
が記憶されている。ホスト機器はディレクトリエントリ
領域１４０に記憶されたデータのクラスタ番号「３」か
ら、データ領域１４２に記憶されたデータ「ａ」を読み
出すことができる。
データを読み出す動作を示した概略図であり、図１８を
用いて、ハードディスクのデータの読み出し及び書き込
み動作について説明する。図１８において、例えばユー
ザーが「ＡＡＡ.ＴＸＴ」というデータをハードディス
クから読み出す場合、ホスト機器はハードディスク内の
ディレクトリエントリ領域１４０を読み出して、「ＡＡ
Ａ.ＴＸＴ」を検索する。ディレクトリエントリ領域１
４０にはファイル名のほかにデータのクラスタ番号など
が記憶されている。ホスト機器はディレクトリエントリ
領域１４０に記憶されたデータのクラスタ番号「３」か
ら、データ領域１４２に記憶されたデータ「ａ」を読み
出すことができる。
【００１５】また、クラスタ番号「３」に対応するＦＡ
Ｔ１４１には「４」が記憶されており、次にクラスタ番
号「４」からデータ「ｂ」を読み出せばいいことが分か
る。このようにして、ＦＡＴ１４１に記憶された、デー
タ連鎖の終了を示す「ＦＦＦＦ」が現れるまでデータの
読み出しを行う。なお、図１８においては、「ＡＡＡ.
ＴＸＴ」は、ａ，ｂ，ｃ，ｄというデータで成り立って
いることが分かる。
Ｔ１４１には「４」が記憶されており、次にクラスタ番
号「４」からデータ「ｂ」を読み出せばいいことが分か
る。このようにして、ＦＡＴ１４１に記憶された、デー
タ連鎖の終了を示す「ＦＦＦＦ」が現れるまでデータの
読み出しを行う。なお、図１８においては、「ＡＡＡ.
ＴＸＴ」は、ａ，ｂ，ｃ，ｄというデータで成り立って
いることが分かる。
【００１６】次に、図１９は、従来の半導体ディスク装
置１００における、データ読み出し時のＬＳＡ・ＰＳＡ
変換作業を示したアドレス変換部分の概略図である。該
変換作業は、半導体ディスク装置１００内からデータ
（ＦＡＴなども含む）を読み出す際に必ず行われるもの
である。図１９において、例えばホスト機器１１０がＬ
ＳＡの「２」からデータを読み出す場合、ＣＰＵ１０２
は、半導体ディスク装置１００内部の変換テーブル１０
３によりＰＳＡ＝４のデータを読み出せばよいことが分
かる。このことから、ＣＰＵ１０２は、フラッシュメモ
リ１０４から「ｂ」というデータを読み出す。
置１００における、データ読み出し時のＬＳＡ・ＰＳＡ
変換作業を示したアドレス変換部分の概略図である。該
変換作業は、半導体ディスク装置１００内からデータ
（ＦＡＴなども含む）を読み出す際に必ず行われるもの
である。図１９において、例えばホスト機器１１０がＬ
ＳＡの「２」からデータを読み出す場合、ＣＰＵ１０２
は、半導体ディスク装置１００内部の変換テーブル１０
３によりＰＳＡ＝４のデータを読み出せばよいことが分
かる。このことから、ＣＰＵ１０２は、フラッシュメモ
リ１０４から「ｂ」というデータを読み出す。
【００１７】図２０は、従来の半導体ディスク装置１０
０における、データ書き込み時のＬＳＡ・ＰＳＡ変換作
業を示したアドレス変換部分の概略図である。図２０に
おいて、まず、ＣＰＵ１０２は、フラッシュメモリ１０
４内の空き領域を確認し、データを書き込むことができ
る領域が存在するならばデータを書き込み、変換テーブ
ル１０３を更新する。
０における、データ書き込み時のＬＳＡ・ＰＳＡ変換作
業を示したアドレス変換部分の概略図である。図２０に
おいて、まず、ＣＰＵ１０２は、フラッシュメモリ１０
４内の空き領域を確認し、データを書き込むことができ
る領域が存在するならばデータを書き込み、変換テーブ
ル１０３を更新する。
【００１８】例えば、ＣＰＵ１０２は、ホスト機器１１
０からＬＳＡ＝１１に「ｄ」というデータを書き込む要
求が入力された場合、フラッシュメモリ１０４における
ＰＳＡ＝０〜２，５，７〜１１の空き領域から適当な領
域、例えばフラッシュメモリ１０４のＰＳＡ＝２のデー
タ格納領域１３２にデータ「ｄ」を書き込んで記憶させ
る。更に、ＣＰＵ１０２は、フラッシュメモリ１０４に
おけるＰＳＡ＝２のＬＳＡ格納領域１３１に「１１」を
書き込んで記憶させると共に、変換テーブル１０３のＬ
ＳＡ＝１１に対応するＰＳＡに「２」を書き込んで記憶
させる。
０からＬＳＡ＝１１に「ｄ」というデータを書き込む要
求が入力された場合、フラッシュメモリ１０４における
ＰＳＡ＝０〜２，５，７〜１１の空き領域から適当な領
域、例えばフラッシュメモリ１０４のＰＳＡ＝２のデー
タ格納領域１３２にデータ「ｄ」を書き込んで記憶させ
る。更に、ＣＰＵ１０２は、フラッシュメモリ１０４に
おけるＰＳＡ＝２のＬＳＡ格納領域１３１に「１１」を
書き込んで記憶させると共に、変換テーブル１０３のＬ
ＳＡ＝１１に対応するＰＳＡに「２」を書き込んで記憶
させる。
【００１９】次に、図２１は、従来の半導体ディスク装
置１００における、データを上書きする時のＬＳＡ・Ｐ
ＳＡ変換作業を示したアドレス変換部分の概略図であ
る。図２１において、例えば、ＣＰＵ１０２は、ホスト
機器１１０からＬＳＡ＝２に「ｂ1」というデータを上
書きする要求が入力された場合、フラッシュメモリ１０
４におけるＰＳＡ＝０〜２，５，７〜１１の空き領域か
ら適当な領域、例えばフラッシュメモリ１０４のＰＳＡ
＝５のデータ格納領域１３２にデータ「ｂ1」を書き込
んで記憶させる。更に、ＣＰＵ１０２は、フラッシュメ
モリ１０４におけるＰＳＡ＝５のＬＳＡ格納領域１３１
に「２」を書き込んで記憶させると共に、変換テーブル
１０３のＬＳＡ＝２に対応するＰＳＡに「５」を書き込
んで記憶させ、変換テーブル１０３を更新する。
置１００における、データを上書きする時のＬＳＡ・Ｐ
ＳＡ変換作業を示したアドレス変換部分の概略図であ
る。図２１において、例えば、ＣＰＵ１０２は、ホスト
機器１１０からＬＳＡ＝２に「ｂ1」というデータを上
書きする要求が入力された場合、フラッシュメモリ１０
４におけるＰＳＡ＝０〜２，５，７〜１１の空き領域か
ら適当な領域、例えばフラッシュメモリ１０４のＰＳＡ
＝５のデータ格納領域１３２にデータ「ｂ1」を書き込
んで記憶させる。更に、ＣＰＵ１０２は、フラッシュメ
モリ１０４におけるＰＳＡ＝５のＬＳＡ格納領域１３１
に「２」を書き込んで記憶させると共に、変換テーブル
１０３のＬＳＡ＝２に対応するＰＳＡに「５」を書き込
んで記憶させ、変換テーブル１０３を更新する。
【００２０】このように、更新前のフラッシュメモリ１
０４内のデータはそのままにしておいて、フラッシュメ
モリ１０４のデータ領域が不足してきたときに該データ
を消去する。これは、フラッシュメモリ１０４の消去回
数を必要最小限に抑えるためである。また、フラッシュ
メモリ１０４のブロック消去を行う場合は、あらかじめ
フラッシュメモリ１０４の消去するブロック内に記憶さ
れた有効なデータを他のブロックの空き領域に退避させ
てから、ブロック消去を行って変換テーブル１０３を更
新する。なお、上記図１９から図２１において、説明を
分かりやすくするために、フラッシュ制御回路１０５と
セクタバッファ１０６を省略して説明した。
０４内のデータはそのままにしておいて、フラッシュメ
モリ１０４のデータ領域が不足してきたときに該データ
を消去する。これは、フラッシュメモリ１０４の消去回
数を必要最小限に抑えるためである。また、フラッシュ
メモリ１０４のブロック消去を行う場合は、あらかじめ
フラッシュメモリ１０４の消去するブロック内に記憶さ
れた有効なデータを他のブロックの空き領域に退避させ
てから、ブロック消去を行って変換テーブル１０３を更
新する。なお、上記図１９から図２１において、説明を
分かりやすくするために、フラッシュ制御回路１０５と
セクタバッファ１０６を省略して説明した。
【００２１】
【発明が解決しようとする課題】しかし、上記従来の半
導体ディスク装置においては、すべてのデータをセクタ
単位で管理するためのデータにかなりのメモリ領域を割
かなければならないという問題があった。例えば、２０
Ｍバイトの半導体ディスク装置においては、 ２０Ｍ（バイト）÷５１２（バイト）＝４０９６０（セ
クタ） というセクタ数が必要であり、４０９６０セクタを区別
するために必要な桁数は、 ｌｎ４０９６０÷ｌｎ２＝１５.３ から、１６桁必要であり、よって、変換テーブルに必要
なメモリ容量は、 ４０９６０÷１６＝８０Ｋ（バイト） 必要となる。
導体ディスク装置においては、すべてのデータをセクタ
単位で管理するためのデータにかなりのメモリ領域を割
かなければならないという問題があった。例えば、２０
Ｍバイトの半導体ディスク装置においては、 ２０Ｍ（バイト）÷５１２（バイト）＝４０９６０（セ
クタ） というセクタ数が必要であり、４０９６０セクタを区別
するために必要な桁数は、 ｌｎ４０９６０÷ｌｎ２＝１５.３ から、１６桁必要であり、よって、変換テーブルに必要
なメモリ容量は、 ４０９６０÷１６＝８０Ｋ（バイト） 必要となる。
【００２２】上記のように、８０Ｍバイトの半導体ディ
スク装置を作製すれば１６０Ｋバイトの変換テーブル
が、１６０Ｍバイトの半導体ディスク装置を作製すれば
３２０Ｋバイト（約２.５Ｍビット）の変換テーブルが
必要となる。更に、フラッシュメモリ内のＬＳＡ格納領
域についても同様であり、ＬＳＡ格納領域に必要なメモ
リ容量は変換テーブルと同じ容量のメモリが必要とな
り、半導体ディスク装置を大容量化する障害となると共
に、コストの増大が生じる問題があった。
スク装置を作製すれば１６０Ｋバイトの変換テーブル
が、１６０Ｍバイトの半導体ディスク装置を作製すれば
３２０Ｋバイト（約２.５Ｍビット）の変換テーブルが
必要となる。更に、フラッシュメモリ内のＬＳＡ格納領
域についても同様であり、ＬＳＡ格納領域に必要なメモ
リ容量は変換テーブルと同じ容量のメモリが必要とな
り、半導体ディスク装置を大容量化する障害となると共
に、コストの増大が生じる問題があった。
【００２３】本発明は、ＤＯＳ環境で使用される半導体
ディスク装置において、従来のように磁気記憶装置を正
確にシミュレートすることによる無駄をなくし、フラッ
シュメモリに適したデータ管理を行うことができる半導
体ディスク装置及びそのメモリ管理方法を得ることを目
的とする。
ディスク装置において、従来のように磁気記憶装置を正
確にシミュレートすることによる無駄をなくし、フラッ
シュメモリに適したデータ管理を行うことができる半導
体ディスク装置及びそのメモリ管理方法を得ることを目
的とする。
【００２４】
【課題を解決するための手段】本発明は、ＤＯＳで動作
する半導体ディスク装置において、ホスト機器と接続す
るためのインタフェース手段と、データを格納するため
の連続したデータ格納領域を有するブロック消去型のフ
ラッシュメモリで構成された主メモリと、上記インタフ
ェース手段を介して、ＤＯＳで動作するホスト機器との
データの入出力を行うと共に、上記主メモリに対するア
ドレスデータやメモリ管理を行うコントロール手段と、
該コントロール手段と上記主メモリとの間で使用される
キャッシュメモリとからなることを特徴とする半導体デ
ィスク装置を提供するものである。
する半導体ディスク装置において、ホスト機器と接続す
るためのインタフェース手段と、データを格納するため
の連続したデータ格納領域を有するブロック消去型のフ
ラッシュメモリで構成された主メモリと、上記インタフ
ェース手段を介して、ＤＯＳで動作するホスト機器との
データの入出力を行うと共に、上記主メモリに対するア
ドレスデータやメモリ管理を行うコントロール手段と、
該コントロール手段と上記主メモリとの間で使用される
キャッシュメモリとからなることを特徴とする半導体デ
ィスク装置を提供するものである。
【００２５】本願の特許請求の範囲の請求項２に記載の
発明において、上記請求項１のコントロール手段は、主
メモリに格納されたすべてのデータファイルにおける各
々のディレクトリエントリファイルと各々の先頭アドレ
ス番号とを格納する拡張ディレクトリエントリ領域を、
主メモリにデータファイルを格納する度に、該データフ
ァイルを格納した領域の直後に設け、上記先頭アドレス
番号から主メモリ内における所望のデータの格納領域を
検索することを特徴とする。
発明において、上記請求項１のコントロール手段は、主
メモリに格納されたすべてのデータファイルにおける各
々のディレクトリエントリファイルと各々の先頭アドレ
ス番号とを格納する拡張ディレクトリエントリ領域を、
主メモリにデータファイルを格納する度に、該データフ
ァイルを格納した領域の直後に設け、上記先頭アドレス
番号から主メモリ内における所望のデータの格納領域を
検索することを特徴とする。
【００２６】本願の特許請求の範囲の請求項３に記載の
発明において、上記請求項２のコントロール手段は、上
記拡張ディレクトリエントリ領域において、上記各ディ
レクトリエントリファイルを格納した後、上記各先頭ア
ドレス番号を格納することを特徴とする。
発明において、上記請求項２のコントロール手段は、上
記拡張ディレクトリエントリ領域において、上記各ディ
レクトリエントリファイルを格納した後、上記各先頭ア
ドレス番号を格納することを特徴とする。
【００２７】本願の特許請求の範囲の請求項４に記載の
発明は、主メモリとしてフラッシュメモリを使用した、
ＤＯＳで動作する半導体ディスク装置におけるメモリ管
理方法において、上記主メモリにデータを格納するため
の連続したデータ格納領域を設け、書き込み時において
は、ホスト機器より取得したＬＳＡから、該ホスト機器
から送られてくるデータの種類を識別して、上記主メモ
リのデータ格納領域に該データを連続して書き込み、読
み出し時においては、ホスト機器より取得したＬＳＡか
ら、指定されたデータの読み出しを行うことを特徴とす
る半導体ディスク装置におけるメモリ管理方法を提供す
るものである。
発明は、主メモリとしてフラッシュメモリを使用した、
ＤＯＳで動作する半導体ディスク装置におけるメモリ管
理方法において、上記主メモリにデータを格納するため
の連続したデータ格納領域を設け、書き込み時において
は、ホスト機器より取得したＬＳＡから、該ホスト機器
から送られてくるデータの種類を識別して、上記主メモ
リのデータ格納領域に該データを連続して書き込み、読
み出し時においては、ホスト機器より取得したＬＳＡか
ら、指定されたデータの読み出しを行うことを特徴とす
る半導体ディスク装置におけるメモリ管理方法を提供す
るものである。
【００２８】本願の特許請求の範囲の請求項５に記載の
発明において、上記主メモリに格納されたすべてのデー
タファイルにおける各々のディレクトリエントリファイ
ルと各々の先頭アドレス番号とを格納する拡張ディレク
トリエントリ領域を、データ格納領域にデータファイル
を格納する度に、該データファイルを格納した領域の直
後に更新して設け、上記先頭アドレス番号から主メモリ
内における所望のデータの格納領域を検索することを特
徴とする。
発明において、上記主メモリに格納されたすべてのデー
タファイルにおける各々のディレクトリエントリファイ
ルと各々の先頭アドレス番号とを格納する拡張ディレク
トリエントリ領域を、データ格納領域にデータファイル
を格納する度に、該データファイルを格納した領域の直
後に更新して設け、上記先頭アドレス番号から主メモリ
内における所望のデータの格納領域を検索することを特
徴とする。
【００２９】本願の特許請求の範囲の請求項６に記載の
発明において、上記拡張ディレクトリエントリ領域にお
いて、各ディレクトリエントリファイルを格納した後、
上記各先頭アドレス番号を格納することを特徴とする。
発明において、上記拡張ディレクトリエントリ領域にお
いて、各ディレクトリエントリファイルを格納した後、
上記各先頭アドレス番号を格納することを特徴とする。
【００３０】
【作用】特許請求の範囲の請求項１に記載の半導体ディ
スク装置は、上記コントロール手段で、ホスト機器より
取得したＬＳＡから、該ホスト機器より送られてくるデ
ータの種類を識別して、ＦＡＴを用いずに上記主メモリ
のデータ格納領域に該データを連続して書き込むと共
に、読み出しを行う。
スク装置は、上記コントロール手段で、ホスト機器より
取得したＬＳＡから、該ホスト機器より送られてくるデ
ータの種類を識別して、ＦＡＴを用いずに上記主メモリ
のデータ格納領域に該データを連続して書き込むと共
に、読み出しを行う。
【００３１】特許請求の範囲の請求項２に記載の半導体
ディスク装置においては、請求項１に記載のコントロー
ル手段で、主メモリに格納されたすべてのデータファイ
ルにおける各々のディレクトリエントリファイルと各々
の先頭アドレス番号とを格納するディレクトリエントリ
領域を、主メモリにデータファイルを格納する度に、該
データファイルを格納した領域の直後に更新して設け、
上記先頭アドレス番号から主メモリ内における所望のデ
ータの格納領域を検索する。
ディスク装置においては、請求項１に記載のコントロー
ル手段で、主メモリに格納されたすべてのデータファイ
ルにおける各々のディレクトリエントリファイルと各々
の先頭アドレス番号とを格納するディレクトリエントリ
領域を、主メモリにデータファイルを格納する度に、該
データファイルを格納した領域の直後に更新して設け、
上記先頭アドレス番号から主メモリ内における所望のデ
ータの格納領域を検索する。
【００３２】特許請求の範囲の請求項３に記載の半導体
ディスク装置においては、請求項２に記載のコントロー
ル手段で、上記拡張ディレクトリエントリ領域におい
て、上記各ディレクトリエントリファイルを格納した
後、上記各先頭アドレス番号を格納する。
ディスク装置においては、請求項２に記載のコントロー
ル手段で、上記拡張ディレクトリエントリ領域におい
て、上記各ディレクトリエントリファイルを格納した
後、上記各先頭アドレス番号を格納する。
【００３３】特許請求の範囲の請求項４に記載のメモリ
管理方法は、主メモリにデータを格納するための連続し
たデータ格納領域を設け、ホスト機器より取得したＬＳ
Ａから、該ホスト機器から送られてくるデータの種類を
識別し、ＦＡＴを用いずに主メモリのデータ格納領域に
該データを書き込むと共に、読み出しを行う。
管理方法は、主メモリにデータを格納するための連続し
たデータ格納領域を設け、ホスト機器より取得したＬＳ
Ａから、該ホスト機器から送られてくるデータの種類を
識別し、ＦＡＴを用いずに主メモリのデータ格納領域に
該データを書き込むと共に、読み出しを行う。
【００３４】特許請求の範囲の請求項５に記載のメモリ
管理方法においては、請求項４に記載のメモリ管理方法
から、更に、格納されたすべてのデータファイルにおけ
る各々のディレクトリエントリファイルと各々の先頭ア
ドレス番号とを格納する拡張ディレクトリエントリ領域
を、上記データ格納領域にデータファイルを格納する度
に、該データファイルを格納した領域の直後に更新して
設け、上記先頭アドレス番号から主メモリ内における所
望のデータの格納領域を検索する。
管理方法においては、請求項４に記載のメモリ管理方法
から、更に、格納されたすべてのデータファイルにおけ
る各々のディレクトリエントリファイルと各々の先頭ア
ドレス番号とを格納する拡張ディレクトリエントリ領域
を、上記データ格納領域にデータファイルを格納する度
に、該データファイルを格納した領域の直後に更新して
設け、上記先頭アドレス番号から主メモリ内における所
望のデータの格納領域を検索する。
【００３５】特許請求の範囲の請求項６に記載のメモリ
管理方法においては、請求項５に記載のメモリ管理方法
から、更に、上記拡張ディレクトリエントリ領域におい
て、上記各ディレクトリエントリファイルを格納した
後、上記各先頭アドレス番号を格納する。
管理方法においては、請求項５に記載のメモリ管理方法
から、更に、上記拡張ディレクトリエントリ領域におい
て、上記各ディレクトリエントリファイルを格納した
後、上記各先頭アドレス番号を格納する。
【００３６】
【実施例】次に、図面に示す実施例に基づいて、本発明
を詳細に説明する。 実施例１．図１は、本発明の実施例における半導体ディ
スク装置の概略ブロック図を示す。なお、図１におい
て、上記従来例を示した図１３と同じものは同じ符号で
示しており、ここではその説明を省略すると共に、図１
３との相違点のみ説明する。図１における図１３との相
違点は、図１３の変換テーブル１０３がなく、また、該
変換テーブル１０３がない分だけフラッシュメモリ１０
４の領域を増やすことから、図１３のフラッシュメモリ
１０４をフラッシュメモリ１０４ａとすると共に、図１
３のＣＰＵ１０２をＣＰＵ１０２ａとし、これらに伴っ
て、図１３の半導体ディスク装置１００を半導体ディス
ク装置１００ａとしたことにある。
を詳細に説明する。 実施例１．図１は、本発明の実施例における半導体ディ
スク装置の概略ブロック図を示す。なお、図１におい
て、上記従来例を示した図１３と同じものは同じ符号で
示しており、ここではその説明を省略すると共に、図１
３との相違点のみ説明する。図１における図１３との相
違点は、図１３の変換テーブル１０３がなく、また、該
変換テーブル１０３がない分だけフラッシュメモリ１０
４の領域を増やすことから、図１３のフラッシュメモリ
１０４をフラッシュメモリ１０４ａとすると共に、図１
３のＣＰＵ１０２をＣＰＵ１０２ａとし、これらに伴っ
て、図１３の半導体ディスク装置１００を半導体ディス
ク装置１００ａとしたことにある。
【００３７】図１において、半導体ディスク装置１００
ａは、インタフェース回路１０１と、ＣＰＵ１０２ａ
と、フラッシュメモリ１０４ａと、フラッシュ制御回路
１０５と、セクタバッファ１０６とからなる。ホスト機
器１１０は、半導体ディスク装置１００ａの上記インタ
フェース回路１０１を介して上記ＣＰＵ１０２ａに接続
され、該ＣＰＵ１０２ａは上記フラッシュ制御回路１０
５に接続され、該フラッシュ制御回路１０５は、フラッ
シュメモリ１０４ａ及びセクタバッファ１０６に接続さ
れる。
ａは、インタフェース回路１０１と、ＣＰＵ１０２ａ
と、フラッシュメモリ１０４ａと、フラッシュ制御回路
１０５と、セクタバッファ１０６とからなる。ホスト機
器１１０は、半導体ディスク装置１００ａの上記インタ
フェース回路１０１を介して上記ＣＰＵ１０２ａに接続
され、該ＣＰＵ１０２ａは上記フラッシュ制御回路１０
５に接続され、該フラッシュ制御回路１０５は、フラッ
シュメモリ１０４ａ及びセクタバッファ１０６に接続さ
れる。
【００３８】上記インタフェース回路１０１は、該半導
体ディスク装置１００ａを接続するホスト機器１１０と
データをやりとりし、上記ＣＰＵ１０２ａは、半導体デ
ィスク装置１００ａ内でのアドレスデータやメモリ管理
を行う。また、フラッシュ制御回路１０５は、フラッシ
ュメモリ１０４ａへのデータの読み出し又は書き込みの
際の比較的単純な作業を行うときにＣＰＵ１０２ａに代
わって該作業を行うために使用されるものである。フラ
ッシュメモリ１０４ａは、データを８ビット又は１６ビ
ット単位でしか書き込み又は読み出しができないのに対
して、ＤＯＳ環境においては、ホスト機器１１０から５
１２バイト単位でデータのやりとりを行う必要があるた
め、セクタバッファ１０６をＣＰＵ１０２ａとフラッシ
ュメモリ１０４ａとのキャッシュメモリとして使用す
る。
体ディスク装置１００ａを接続するホスト機器１１０と
データをやりとりし、上記ＣＰＵ１０２ａは、半導体デ
ィスク装置１００ａ内でのアドレスデータやメモリ管理
を行う。また、フラッシュ制御回路１０５は、フラッシ
ュメモリ１０４ａへのデータの読み出し又は書き込みの
際の比較的単純な作業を行うときにＣＰＵ１０２ａに代
わって該作業を行うために使用されるものである。フラ
ッシュメモリ１０４ａは、データを８ビット又は１６ビ
ット単位でしか書き込み又は読み出しができないのに対
して、ＤＯＳ環境においては、ホスト機器１１０から５
１２バイト単位でデータのやりとりを行う必要があるた
め、セクタバッファ１０６をＣＰＵ１０２ａとフラッシ
ュメモリ１０４ａとのキャッシュメモリとして使用す
る。
【００３９】そこで、ＣＰＵ１０２ａは、セクタバッフ
ァ１０６とフラッシュメモリ１０４ａにおけるデータの
読み出し又は書き込みの際のアドレスであるベースアド
レスをそれぞれ決定して管理し、フラッシュ制御回路１
０５は、ＣＰＵ１０２ａに代わって、該各ベースアドレ
スからアドレス番号を互いにインクリメント又はデクリ
メントしてフラッシュメモリ１０４ａとセクタバッファ
１０６との間におけるデータの読み出し又は書き込みが
行われる。
ァ１０６とフラッシュメモリ１０４ａにおけるデータの
読み出し又は書き込みの際のアドレスであるベースアド
レスをそれぞれ決定して管理し、フラッシュ制御回路１
０５は、ＣＰＵ１０２ａに代わって、該各ベースアドレ
スからアドレス番号を互いにインクリメント又はデクリ
メントしてフラッシュメモリ１０４ａとセクタバッファ
１０６との間におけるデータの読み出し又は書き込みが
行われる。
【００４０】また、上記フラッシュメモリ１０４ａが、
コマンド制御型のフラッシュメモリである場合、フラッ
シュ制御回路１０５は、該フラッシュメモリ１０４ａに
対して、アドレスを指定した後、書き込みの場合はライ
トパルスを、読み込みの場合はリードパルスを出力し、
その後指定したアドレスにデータの書き込み又は読み出
しを行わせる。
コマンド制御型のフラッシュメモリである場合、フラッ
シュ制御回路１０５は、該フラッシュメモリ１０４ａに
対して、アドレスを指定した後、書き込みの場合はライ
トパルスを、読み込みの場合はリードパルスを出力し、
その後指定したアドレスにデータの書き込み又は読み出
しを行わせる。
【００４１】上記フラッシュメモリ１０４ａは、電気的
に書き込み及び消去可能な不揮発性のメモリであり、デ
ータの消去は消去ブロック単位で一括に行い、同じアド
レスにデータの上書きができないものであり、内部構成
図は上記図１４と同じであるのでここではその説明を省
略する。なお、上記インタフェース回路１０１はインタ
フェース手段を、上記ＣＰＵ１０２ａ及びフラッシュ制
御回路１０５はコントロール手段を、上記フラッシュメ
モリ１０４ａは主メモリを、上記セクタバッファ１０６
はキャッシュメモリをなす。
に書き込み及び消去可能な不揮発性のメモリであり、デ
ータの消去は消去ブロック単位で一括に行い、同じアド
レスにデータの上書きができないものであり、内部構成
図は上記図１４と同じであるのでここではその説明を省
略する。なお、上記インタフェース回路１０１はインタ
フェース手段を、上記ＣＰＵ１０２ａ及びフラッシュ制
御回路１０５はコントロール手段を、上記フラッシュメ
モリ１０４ａは主メモリを、上記セクタバッファ１０６
はキャッシュメモリをなす。
【００４２】図２は、本発明の実施例における半導体デ
ィスク装置で使用されるフラッシュメモリの消去ブロッ
ク１２１ａ内の構成を示す。なお、図２において、従来
例を示した図１６と同じものは同じ符号で示しており、
ここでは、その説明を省略すると共に、図１６との相違
点のみ説明する。図２における図１６との相違点は、図
１６のＬＳＡ格納領域１３１がなく、消去ブロック情報
格納領域１３０と、データ格納領域１３２とからなるこ
とにある。
ィスク装置で使用されるフラッシュメモリの消去ブロッ
ク１２１ａ内の構成を示す。なお、図２において、従来
例を示した図１６と同じものは同じ符号で示しており、
ここでは、その説明を省略すると共に、図１６との相違
点のみ説明する。図２における図１６との相違点は、図
１６のＬＳＡ格納領域１３１がなく、消去ブロック情報
格納領域１３０と、データ格納領域１３２とからなるこ
とにある。
【００４３】消去ブロック情報格納領域１３０は、ブロ
ック消去した回数を記憶しておくために使用される。フ
ラッシュメモリの消去回数は現在のところ１０万回程度
が限界であり、該消去回数を記憶しておくためには消去
ブロック情報格納領域１３０として３バイトあれば十分
である。更に、消去ブロック情報格納領域１３０は、何
らかの理由で使用を禁止しなければならないデータ格納
領域を記憶しておくなどの使用方法が考えられる。
ック消去した回数を記憶しておくために使用される。フ
ラッシュメモリの消去回数は現在のところ１０万回程度
が限界であり、該消去回数を記憶しておくためには消去
ブロック情報格納領域１３０として３バイトあれば十分
である。更に、消去ブロック情報格納領域１３０は、何
らかの理由で使用を禁止しなければならないデータ格納
領域を記憶しておくなどの使用方法が考えられる。
【００４４】図３〜図６は、図１で示した半導体ディス
ク装置１００ａへのデータ書き込み動作を示した概略図
であり、図３〜図６を用いて、本発明の装置におけるデ
ータ書き込み動作について説明する。なお、図３〜図６
において、図１と同じものは同じ符号で示しており、こ
こではその説明を省略する。図３において、「ＡＢＣ
Ｄ.ＴＸＴ」という容量２５００バイトのデータを本発
明の半導体ディスク装置１００ａに書き込む場合を例に
とって説明する。なお、半導体ディスク装置１００ａ内
におけるフラッシュメモリ１０４ａのデータ格納領域に
は、すでに「ＭＡＮＢＯ５.ＤＡＴ」という１０００バ
イトのデータが記憶されて格納されているものとする。
ク装置１００ａへのデータ書き込み動作を示した概略図
であり、図３〜図６を用いて、本発明の装置におけるデ
ータ書き込み動作について説明する。なお、図３〜図６
において、図１と同じものは同じ符号で示しており、こ
こではその説明を省略する。図３において、「ＡＢＣ
Ｄ.ＴＸＴ」という容量２５００バイトのデータを本発
明の半導体ディスク装置１００ａに書き込む場合を例に
とって説明する。なお、半導体ディスク装置１００ａ内
におけるフラッシュメモリ１０４ａのデータ格納領域に
は、すでに「ＭＡＮＢＯ５.ＤＡＴ」という１０００バ
イトのデータが記憶されて格納されているものとする。
【００４５】フラッシュメモリ１０４ａのアドレス０〜
ｘ−１には、ブート領域が確保されている。該ブート領
域にはホスト機器１１０が半導体ディスク装置１００ａ
からシステムを立ち上げる際に用いられる起動データを
格納する領域であり、ＬＳＡと一致する特定領域に該デ
ータを格納しておく必要があるため、ホスト機器１１０
からの書き込み要求に応じられるようにフラッシュメモ
リ１０４ａに領域を確保しておく必要がある。一般的
に、ＬＳＡ＝０にブート領域を設けなければならない。
ｘ−１には、ブート領域が確保されている。該ブート領
域にはホスト機器１１０が半導体ディスク装置１００ａ
からシステムを立ち上げる際に用いられる起動データを
格納する領域であり、ＬＳＡと一致する特定領域に該デ
ータを格納しておく必要があるため、ホスト機器１１０
からの書き込み要求に応じられるようにフラッシュメモ
リ１０４ａに領域を確保しておく必要がある。一般的
に、ＬＳＡ＝０にブート領域を設けなければならない。
【００４６】そこで、上記「ＭＡＮＢＯ５.ＤＡＴ」
は、フラッシュメモリ１０４ａのアドレスｘ〜ｙ−１ま
でを占有しているものとする。フラッシュメモリ１０４
ａが１アドレス８ビット構成の場合、上記アドレスｙ−
１はアドレスｘに９９９を加えた値となり、フラッシュ
メモリ１０４ａが１アドレス１６ビット構成の場合、上
記ｙ−１はｘに４９９を加えた値となる。更に、フラッ
シュメモリ１０４ａのアドレスｙ〜ｚ−１までを拡張デ
ィレクトリエントリ領域とする。該拡張ディレクトリエ
ントリ領域は、従来のディレクトリエントリ領域を拡張
したものであり、図７は、拡張ディレクトリエントリ領
域の内部構成を示した図である。
は、フラッシュメモリ１０４ａのアドレスｘ〜ｙ−１ま
でを占有しているものとする。フラッシュメモリ１０４
ａが１アドレス８ビット構成の場合、上記アドレスｙ−
１はアドレスｘに９９９を加えた値となり、フラッシュ
メモリ１０４ａが１アドレス１６ビット構成の場合、上
記ｙ−１はｘに４９９を加えた値となる。更に、フラッ
シュメモリ１０４ａのアドレスｙ〜ｚ−１までを拡張デ
ィレクトリエントリ領域とする。該拡張ディレクトリエ
ントリ領域は、従来のディレクトリエントリ領域を拡張
したものであり、図７は、拡張ディレクトリエントリ領
域の内部構成を示した図である。
【００４７】図７において、拡張ディレクトリエントリ
領域は、従来のディレクトリエントリ領域に格納されて
いた各ファイルごとの内容に加えて、該各ファイルが格
納されているフラッシュメモリの各々の先頭アドレス番
号が格納されている。従来のディレクトリエントリ領域
は、１ファイル当たり３２バイトで構成されており、そ
の内訳は、ファイルにおける、ファイル名（８バイ
ト）、拡張子（３バイト）、属性（１バイト）、変更時
刻（２バイト）、変更日付（２バイト）、先頭クラスタ
番号（２バイト）、ファイルサイズ（４バイト）、予約
領域（１０バイト）からなる。なお、拡張ディレクトリ
エントリ領域には、各ファイルごとに上記内容が格納さ
れている。
領域は、従来のディレクトリエントリ領域に格納されて
いた各ファイルごとの内容に加えて、該各ファイルが格
納されているフラッシュメモリの各々の先頭アドレス番
号が格納されている。従来のディレクトリエントリ領域
は、１ファイル当たり３２バイトで構成されており、そ
の内訳は、ファイルにおける、ファイル名（８バイ
ト）、拡張子（３バイト）、属性（１バイト）、変更時
刻（２バイト）、変更日付（２バイト）、先頭クラスタ
番号（２バイト）、ファイルサイズ（４バイト）、予約
領域（１０バイト）からなる。なお、拡張ディレクトリ
エントリ領域には、各ファイルごとに上記内容が格納さ
れている。
【００４８】また、従来のディレクトリエントリ領域に
格納された内容をファイルごとに格納した後に、上記フ
ラッシュメモリの先頭アドレス番号が、各ファイルごと
に格納される。これは、ＤＯＳがファイル名を３２バイ
ト単位で検索する場合があるためである。フラッシュメ
モリの先頭アドレス番号を格納する上記領域は、例え
ば、２０Ｍバイトの半導体ディスク装置において、１ア
ドレスで１６バイトのデータが読み出すことができるよ
うにフラッシュメモリを構成する場合、使用するアドレ
スは０〜１０４８５７５９であるから、これに使用する
フラッシュメモリは３バイトでよいことが分かる。
格納された内容をファイルごとに格納した後に、上記フ
ラッシュメモリの先頭アドレス番号が、各ファイルごと
に格納される。これは、ＤＯＳがファイル名を３２バイ
ト単位で検索する場合があるためである。フラッシュメ
モリの先頭アドレス番号を格納する上記領域は、例え
ば、２０Ｍバイトの半導体ディスク装置において、１ア
ドレスで１６バイトのデータが読み出すことができるよ
うにフラッシュメモリを構成する場合、使用するアドレ
スは０〜１０４８５７５９であるから、これに使用する
フラッシュメモリは３バイトでよいことが分かる。
【００４９】上記図３における「ＡＢＣＤ.ＴＸＴ」デ
ータは、 ２５００÷５１２＝４.８８≒５（セクタ） より、５セクタに分割されて半導体ディスク装置１００
ａに送られる。更に該データは、図４で示すように、半
導体ディスク装置１００ａのインタフェース回路１０
１、ＣＰＵ１０２ａ及びフラッシュ制御回路１０５を介
してセクタバッファ１０６に送られて記憶される。
ータは、 ２５００÷５１２＝４.８８≒５（セクタ） より、５セクタに分割されて半導体ディスク装置１００
ａに送られる。更に該データは、図４で示すように、半
導体ディスク装置１００ａのインタフェース回路１０
１、ＣＰＵ１０２ａ及びフラッシュ制御回路１０５を介
してセクタバッファ１０６に送られて記憶される。
【００５０】ここで、該データは５１２バイト単位で５
つのセクタに分かれているが、半導体ディスク装置１０
０ａにデータをまとめて受け入れる能力があれば、ホス
ト機器１１０は、５セクタ分を一括で上記セクタバッフ
ァ１０６に記憶させるが、半導体ディスク装置１００ａ
にその能力がない場合には、１セクタごとにデータをセ
クタバッファ１０６に転送してはフラッシュ制御回路１
０５を介してフラッシュメモリ１０４ａに記憶させて格
納するという操作を繰り返す。なお、上記フラッシュメ
モリ１０４ａは、データを８ビット又は１６ビット単位
でしか書き込むことができないため、５１２バイトのデ
ータをフラッシュメモリ１０４ａに書き込む、又はフラ
ッシュメモリ１０４ａから読み出す際に、フラッシュ制
御回路１０５を使用する。
つのセクタに分かれているが、半導体ディスク装置１０
０ａにデータをまとめて受け入れる能力があれば、ホス
ト機器１１０は、５セクタ分を一括で上記セクタバッフ
ァ１０６に記憶させるが、半導体ディスク装置１００ａ
にその能力がない場合には、１セクタごとにデータをセ
クタバッファ１０６に転送してはフラッシュ制御回路１
０５を介してフラッシュメモリ１０４ａに記憶させて格
納するという操作を繰り返す。なお、上記フラッシュメ
モリ１０４ａは、データを８ビット又は１６ビット単位
でしか書き込むことができないため、５１２バイトのデ
ータをフラッシュメモリ１０４ａに書き込む、又はフラ
ッシュメモリ１０４ａから読み出す際に、フラッシュ制
御回路１０５を使用する。
【００５１】次に、図５で示すようにフラッシュメモリ
１０４ａのアドレスｚから上記データを書き込んだ後、
図６で示すように該データ格納領域における最後のアド
レスの次のアドレスから、拡張ディレクトリエントリ領
域の内容を更新して上記データに続いて書き込む。フラ
ッシュメモリ１０４ａ内において、該拡張ディレクトリ
エントリ領域よりも上位のアドレスにはデータは存在し
ない。なお、上記図４から図６において、説明の便宜
上、ホスト機器１１０を省略して示している。また、ホ
スト機器１１０は、上記のように、半導体ディスク装置
１００ａ内に上記データを保存する際、半導体ディスク
装置１００ａに、該データを書き込ませ、ディレクトリ
エントリ領域の内容を更新させると共に、ＦＡＴにおい
ても更新を行わせる。
１０４ａのアドレスｚから上記データを書き込んだ後、
図６で示すように該データ格納領域における最後のアド
レスの次のアドレスから、拡張ディレクトリエントリ領
域の内容を更新して上記データに続いて書き込む。フラ
ッシュメモリ１０４ａ内において、該拡張ディレクトリ
エントリ領域よりも上位のアドレスにはデータは存在し
ない。なお、上記図４から図６において、説明の便宜
上、ホスト機器１１０を省略して示している。また、ホ
スト機器１１０は、上記のように、半導体ディスク装置
１００ａ内に上記データを保存する際、半導体ディスク
装置１００ａに、該データを書き込ませ、ディレクトリ
エントリ領域の内容を更新させると共に、ＦＡＴにおい
ても更新を行わせる。
【００５２】次に、上記ＦＡＴを更新する作業について
説明する。本発明の半導体ディスク装置１００ａにおい
ては、データをフラッシュメモリ１０４ａの連続したデ
ータ格納領域１３２に書き込むため、ＦＡＴが必要なく
なる。しかし、本発明の半導体ディスク装置１００ａ
は、データの入出力において従来の半導体ディスク装置
及びハードディスクと互換性を保つ必要があることか
ら、データの書き込みの際にＦＡＴをフラッシュメモリ
１０４ａに保存せずに、すべてＣＰＵ１０２ａで該ＦＡ
Ｔを無視する。
説明する。本発明の半導体ディスク装置１００ａにおい
ては、データをフラッシュメモリ１０４ａの連続したデ
ータ格納領域１３２に書き込むため、ＦＡＴが必要なく
なる。しかし、本発明の半導体ディスク装置１００ａ
は、データの入出力において従来の半導体ディスク装置
及びハードディスクと互換性を保つ必要があることか
ら、データの書き込みの際にＦＡＴをフラッシュメモリ
１０４ａに保存せずに、すべてＣＰＵ１０２ａで該ＦＡ
Ｔを無視する。
【００５３】更に、本発明の半導体ディスク装置１００
ａは、データを読み出す際においても、拡張ディレクト
リエントリ領域内におけるフラッシュ先頭アドレスをも
とにして、ホスト機器１１０から要求されたデータを読
み出す。また、半導体ディスク装置１００ａは、ホスト
機器１１０から５１２バイトずつデータを要求された場
合においても、フラッシュ制御回路１０５を介してセク
タバッファ１０６へ５１２バイトごとにフラッシュメモ
リ１０４ａからデータを読み出しながら、該データを出
力する。
ａは、データを読み出す際においても、拡張ディレクト
リエントリ領域内におけるフラッシュ先頭アドレスをも
とにして、ホスト機器１１０から要求されたデータを読
み出す。また、半導体ディスク装置１００ａは、ホスト
機器１１０から５１２バイトずつデータを要求された場
合においても、フラッシュ制御回路１０５を介してセク
タバッファ１０６へ５１２バイトごとにフラッシュメモ
リ１０４ａからデータを読み出しながら、該データを出
力する。
【００５４】次に、上記半導体ディスク装置１００ａに
おける読み出し及び書き込みの際のＣＰＵ１０２ａの動
作について、もう少し詳しく説明する。図８及び図９
は、フラッシュメモリ１０４ａからデータを読み出す際
のＣＰＵ１０２ａにおける動作を示したフローチャート
である。なお、図８及び図９の各フローにおける処理
は、特に明記しない限りＣＰＵ１０２ａで行われるもの
である。
おける読み出し及び書き込みの際のＣＰＵ１０２ａの動
作について、もう少し詳しく説明する。図８及び図９
は、フラッシュメモリ１０４ａからデータを読み出す際
のＣＰＵ１０２ａにおける動作を示したフローチャート
である。なお、図８及び図９の各フローにおける処理
は、特に明記しない限りＣＰＵ１０２ａで行われるもの
である。
【００５５】図８において、ステップＳ１でホスト機器
１１０からＬＳＡを取得し、ステップＳ２で、取得した
ＬＳＡから、ホスト機器１１０がアクセスしたい領域が
拡張ディレクトリエントリ領域におけるディレクトリエ
ントリ領域であるか否かを調べる。ここで、ＤＯＳにお
いては、ディスク装置のアドレス下位からブート領域、
ＦＡＴ領域、ディレクトリエントリ領域、データ領域の
順番に格納することが決まっており、該各領域の大きさ
もディスク容量によって決まってしまうため、ホスト機
器１１０が要求するＬＳＡをチェックすることで、ホス
ト機器１１０がどの領域をアクセスしたいのかをＣＰＵ
１０２ａで認識することができる。
１１０からＬＳＡを取得し、ステップＳ２で、取得した
ＬＳＡから、ホスト機器１１０がアクセスしたい領域が
拡張ディレクトリエントリ領域におけるディレクトリエ
ントリ領域であるか否かを調べる。ここで、ＤＯＳにお
いては、ディスク装置のアドレス下位からブート領域、
ＦＡＴ領域、ディレクトリエントリ領域、データ領域の
順番に格納することが決まっており、該各領域の大きさ
もディスク容量によって決まってしまうため、ホスト機
器１１０が要求するＬＳＡをチェックすることで、ホス
ト機器１１０がどの領域をアクセスしたいのかをＣＰＵ
１０２ａで認識することができる。
【００５６】ステップＳ２で、ホスト機器１１０がアク
セスしたい領域がディレクトリエントリ領域であるなら
ば（ＹＥＳ）、ステップＳ３で、該ディレクトリエント
リ領域のオフセット計算を行いアドレスを算出する。次
に、ステップＳ４で、フラッシュ制御回路１０５に対し
て、算出したアドレスのデータをフラッシュメモリ１０
４ａからセクタバッファ１０６に転送させて本フローは
終了する。
セスしたい領域がディレクトリエントリ領域であるなら
ば（ＹＥＳ）、ステップＳ３で、該ディレクトリエント
リ領域のオフセット計算を行いアドレスを算出する。次
に、ステップＳ４で、フラッシュ制御回路１０５に対し
て、算出したアドレスのデータをフラッシュメモリ１０
４ａからセクタバッファ１０６に転送させて本フローは
終了する。
【００５７】また、ステップＳ２で、ディレクトリエン
トリ領域でないならば（ＮＯ）、ステップＳ５で、取得
したＬＳＡから、ホスト機器１１０がアクセスしたい領
域がＦＡＴ領域であるか否かを調べ、ＦＡＴ領域である
ならば（ＹＥＳ）、ステップＳ６に進み、ステップＳ６
において、ＣＰＵ１０２ａで作った適当な値、例えばフ
ァイルの先頭クラスタ番号をインクリメントしていった
値をＦＡＴデータとして、フラッシュ制御回路１０５に
対して、セクタバッファ１０６に転送させて本フローは
終了する。このことは、本実施例の半導体ディスク装置
１００ａは、フラッシュメモリ１０４ａの連続した領域
にデータを格納するため、ＦＡＴ情報を特に使用しなく
ても所望のファイルを読み出すことができるためであ
る。
トリ領域でないならば（ＮＯ）、ステップＳ５で、取得
したＬＳＡから、ホスト機器１１０がアクセスしたい領
域がＦＡＴ領域であるか否かを調べ、ＦＡＴ領域である
ならば（ＹＥＳ）、ステップＳ６に進み、ステップＳ６
において、ＣＰＵ１０２ａで作った適当な値、例えばフ
ァイルの先頭クラスタ番号をインクリメントしていった
値をＦＡＴデータとして、フラッシュ制御回路１０５に
対して、セクタバッファ１０６に転送させて本フローは
終了する。このことは、本実施例の半導体ディスク装置
１００ａは、フラッシュメモリ１０４ａの連続した領域
にデータを格納するため、ＦＡＴ情報を特に使用しなく
ても所望のファイルを読み出すことができるためであ
る。
【００５８】また、ステップＳ５で、ＦＡＴ領域でない
ならば（ＮＯ）、ステップＳ７で、取得したＬＳＡか
ら、ホスト機器１１０がアクセスしたい領域がデータ領
域であるか否かを調べ、データ領域であるならば（ＹＥ
Ｓ）、図９のステップＳ３０に進み、図９のステップＳ
３０で、前回のアクセスはデータ領域であったか否かを
調べ、データ領域でなかった場合（ＮＯ）、ステップＳ
３１で、該ＬＳＡをクラスタ番号に変換する。その後、
ステップＳ３２で、読み出したいファイルがフラッシュ
メモリ１０４ａ内に存在するか否かの確認を行うために
拡張ディレクトリエントリ領域をチェックし、ステップ
Ｓ３３で、読み出したいファイルの先頭クラスタ番号を
取得し、該クラスタ番号に対応するファイルをチェック
して、ステップＳ３４で該ファイルに対応したフラッシ
ュメモリ１０４ａの先頭アドレス番号を取得した後、ス
テップＳ３５に進む。
ならば（ＮＯ）、ステップＳ７で、取得したＬＳＡか
ら、ホスト機器１１０がアクセスしたい領域がデータ領
域であるか否かを調べ、データ領域であるならば（ＹＥ
Ｓ）、図９のステップＳ３０に進み、図９のステップＳ
３０で、前回のアクセスはデータ領域であったか否かを
調べ、データ領域でなかった場合（ＮＯ）、ステップＳ
３１で、該ＬＳＡをクラスタ番号に変換する。その後、
ステップＳ３２で、読み出したいファイルがフラッシュ
メモリ１０４ａ内に存在するか否かの確認を行うために
拡張ディレクトリエントリ領域をチェックし、ステップ
Ｓ３３で、読み出したいファイルの先頭クラスタ番号を
取得し、該クラスタ番号に対応するファイルをチェック
して、ステップＳ３４で該ファイルに対応したフラッシ
ュメモリ１０４ａの先頭アドレス番号を取得した後、ス
テップＳ３５に進む。
【００５９】ステップＳ３５において、フラッシュ制御
回路１０５を介して、ホスト機器１１０より要求された
データをフラッシュメモリ１０４ａからセクタバッファ
１０６に転送し、ＣＰＵ１０２ａ内部に設けられた読み
出し用アドレスポインタ（図示せず）をセットして本フ
ローは終了する。ここで、上記読み出し用アドレスポイ
ンタとは、次回に読み出すべきフラッシュメモリ１０４
ａのアドレス、すなわち、前回読み出した最後のアドレ
スを示す。これは、データが５１２バイト単位で読み出
されるためこのようなポインタが必要となり、該ポイン
タを使用することで、データの読み出し時間を短縮する
ことができる。このように、読み出したいファイルに関
わるクラスタの連鎖情報を取得し、該連鎖情報に従って
データを読み出す。
回路１０５を介して、ホスト機器１１０より要求された
データをフラッシュメモリ１０４ａからセクタバッファ
１０６に転送し、ＣＰＵ１０２ａ内部に設けられた読み
出し用アドレスポインタ（図示せず）をセットして本フ
ローは終了する。ここで、上記読み出し用アドレスポイ
ンタとは、次回に読み出すべきフラッシュメモリ１０４
ａのアドレス、すなわち、前回読み出した最後のアドレ
スを示す。これは、データが５１２バイト単位で読み出
されるためこのようなポインタが必要となり、該ポイン
タを使用することで、データの読み出し時間を短縮する
ことができる。このように、読み出したいファイルに関
わるクラスタの連鎖情報を取得し、該連鎖情報に従って
データを読み出す。
【００６０】また、上記ステップＳ３０で、前回のアク
セスがデータ領域であった場合（ＹＥＳ）、ステップＳ
３７に進み、ステップＳ３７で、セットされている上記
読み出し用アドレスポインタのデータをチェックした
後、ステップＳ３５に進み、ステップＳ３５以降の処理
を行う。なお、上記読み出し用アドレスポインタはフラ
ッシュ制御回路１０５に設けられてもよい。
セスがデータ領域であった場合（ＹＥＳ）、ステップＳ
３７に進み、ステップＳ３７で、セットされている上記
読み出し用アドレスポインタのデータをチェックした
後、ステップＳ３５に進み、ステップＳ３５以降の処理
を行う。なお、上記読み出し用アドレスポインタはフラ
ッシュ制御回路１０５に設けられてもよい。
【００６１】次に、図８のステップＳ７に戻り、ステッ
プＳ７で、取得したＬＳＡから、ホスト機器１１０がア
クセスしたい領域がデータ領域でないならば（ＮＯ）、
ステップＳ８に進み、ステップＳ８で、取得したＬＳＡ
から、ホスト機器１１０がアクセスしたい領域がブート
領域であるか否かを調べ、ブート領域であるならば（Ｙ
ＥＳ）、ステップＳ９で、フラッシュメモリ１０４ａ内
のブート領域に格納されたデータをフラッシュ制御回路
１０５を介してセクタバッファ１０６に転送させて本フ
ローは終了する。また、ステップＳ８において、ホスト
機器１１０がアクセスしたい領域がブート領域でないな
らば（ＮＯ）、ステップＳ１０で、ＩＤを見つけること
ができなかったとして、所定のエラー処理を行って本フ
ローは終了する。
プＳ７で、取得したＬＳＡから、ホスト機器１１０がア
クセスしたい領域がデータ領域でないならば（ＮＯ）、
ステップＳ８に進み、ステップＳ８で、取得したＬＳＡ
から、ホスト機器１１０がアクセスしたい領域がブート
領域であるか否かを調べ、ブート領域であるならば（Ｙ
ＥＳ）、ステップＳ９で、フラッシュメモリ１０４ａ内
のブート領域に格納されたデータをフラッシュ制御回路
１０５を介してセクタバッファ１０６に転送させて本フ
ローは終了する。また、ステップＳ８において、ホスト
機器１１０がアクセスしたい領域がブート領域でないな
らば（ＮＯ）、ステップＳ１０で、ＩＤを見つけること
ができなかったとして、所定のエラー処理を行って本フ
ローは終了する。
【００６２】図１０、図１１及び図１２は、フラッシュ
メモリ１０４ａにデータを書き込む際のＣＰＵ１０２ａ
の動作を示したフローチャートである。なお、図１０か
ら図１２の各フローにおける処理は、特に明記しない限
りＣＰＵ１０２ａで行われるものである。
メモリ１０４ａにデータを書き込む際のＣＰＵ１０２ａ
の動作を示したフローチャートである。なお、図１０か
ら図１２の各フローにおける処理は、特に明記しない限
りＣＰＵ１０２ａで行われるものである。
【００６３】図１０において、ステップＳ５０でホスト
機器１１０からＬＳＡとフラッシュメモリ１０４ａに格
納するデータを取得し、ステップＳ５１で、取得したＬ
ＳＡから、取得したデータを格納したい領域が拡張ディ
レクトリエントリ領域におけるディレクトリエントリ領
域であるのか否かを調べ、ディレクトリエントリ領域で
あるならば（ＹＥＳ）、図１１のステップＳ７０に進
む。なお、図１０のステップＳ５１においても、図８の
ステップＳ２で説明したように、ホスト機器１１０が要
求するＬＳＡをチェックすることで、ホスト機器１１０
がどの領域をアクセスしたいのかをＣＰＵ１０２ａで認
識することができる。
機器１１０からＬＳＡとフラッシュメモリ１０４ａに格
納するデータを取得し、ステップＳ５１で、取得したＬ
ＳＡから、取得したデータを格納したい領域が拡張ディ
レクトリエントリ領域におけるディレクトリエントリ領
域であるのか否かを調べ、ディレクトリエントリ領域で
あるならば（ＹＥＳ）、図１１のステップＳ７０に進
む。なお、図１０のステップＳ５１においても、図８の
ステップＳ２で説明したように、ホスト機器１１０が要
求するＬＳＡをチェックすることで、ホスト機器１１０
がどの領域をアクセスしたいのかをＣＰＵ１０２ａで認
識することができる。
【００６４】図１１のステップＳ７０で、拡張ディレク
トリエントリ領域におけるディレクトリエントリ領域へ
格納したいデータに対応するファイルデータが既にフラ
ッシュメモリ１０４ａのデータ領域に格納されているか
否かを調べ、格納済みである場合（ＹＥＳ）、ステップ
Ｓ７１に進み、ステップＳ７１で、ディレクトリエント
リ領域へ格納したいデータをフラッシュ制御回路１０５
およびセクタバッファ１０６を介してフラッシュメモリ
１０４ａに書き込ませて本フローは終了する。これは、
フラッシュメモリ１０４ａに格納したいファイルデータ
が、ホスト機器１１０から先に送られフラッシュメモリ
１０４ａに既に格納された後、該ファイルデータに関す
るディレクトリエントリ領域へのデータが送られてきた
場合における処理を示している。
トリエントリ領域におけるディレクトリエントリ領域へ
格納したいデータに対応するファイルデータが既にフラ
ッシュメモリ１０４ａのデータ領域に格納されているか
否かを調べ、格納済みである場合（ＹＥＳ）、ステップ
Ｓ７１に進み、ステップＳ７１で、ディレクトリエント
リ領域へ格納したいデータをフラッシュ制御回路１０５
およびセクタバッファ１０６を介してフラッシュメモリ
１０４ａに書き込ませて本フローは終了する。これは、
フラッシュメモリ１０４ａに格納したいファイルデータ
が、ホスト機器１１０から先に送られフラッシュメモリ
１０４ａに既に格納された後、該ファイルデータに関す
るディレクトリエントリ領域へのデータが送られてきた
場合における処理を示している。
【００６５】また、ステップＳ７０で、拡張ディレクト
リエントリ領域におけるディレクトリエントリ領域へ格
納したいデータに対応するファイルデータがフラッシュ
メモリ１０４ａのデータ領域に格納されていない場合
（ＮＯ）、ステップＳ７２に進み、ステップＳ７２で、
フラッシュ制御回路１０５を介して、ディレクトリエン
トリ領域へ格納したいデータをセクタバッファ１０６内
に保存させて本フローは終了する。これは、フラッシュ
メモリ１０４ａに格納したいファイルデータよりも先
に、該ファイルデータに関するディレクトリエントリ領
域へのデータがホスト機器１１０から送られてきた場合
における処理を示している。
リエントリ領域におけるディレクトリエントリ領域へ格
納したいデータに対応するファイルデータがフラッシュ
メモリ１０４ａのデータ領域に格納されていない場合
（ＮＯ）、ステップＳ７２に進み、ステップＳ７２で、
フラッシュ制御回路１０５を介して、ディレクトリエン
トリ領域へ格納したいデータをセクタバッファ１０６内
に保存させて本フローは終了する。これは、フラッシュ
メモリ１０４ａに格納したいファイルデータよりも先
に、該ファイルデータに関するディレクトリエントリ領
域へのデータがホスト機器１１０から送られてきた場合
における処理を示している。
【００６６】次に、図１０のステップＳ５１に戻り、ス
テップＳ５１で、取得したデータを格納したい領域が拡
張ディレクトリエントリ領域におけるディレクトリエン
トリ領域でないならば（ＮＯ）、ステップＳ５２で、取
得したデータを格納したい領域がＦＡＴ領域であるか否
かを調べ、ＦＡＴ領域であるならば（ＹＥＳ）、ステッ
プＳ５３に進み、ステップＳ５３で、上記取得したデー
タを無視して本フローは終了する。これは、本実施例に
おける半導体ディスク装置においては、ＦＡＴを使用し
ないためＦＡＴ領域への書き込みデータを無視しても問
題ないためである。なお、ＦＡＴデータを保存する場合
は、使用する拡張ディレクトリエントリ領域に続く領域
に格納しておくことも可能である。
テップＳ５１で、取得したデータを格納したい領域が拡
張ディレクトリエントリ領域におけるディレクトリエン
トリ領域でないならば（ＮＯ）、ステップＳ５２で、取
得したデータを格納したい領域がＦＡＴ領域であるか否
かを調べ、ＦＡＴ領域であるならば（ＹＥＳ）、ステッ
プＳ５３に進み、ステップＳ５３で、上記取得したデー
タを無視して本フローは終了する。これは、本実施例に
おける半導体ディスク装置においては、ＦＡＴを使用し
ないためＦＡＴ領域への書き込みデータを無視しても問
題ないためである。なお、ＦＡＴデータを保存する場合
は、使用する拡張ディレクトリエントリ領域に続く領域
に格納しておくことも可能である。
【００６７】また、ステップＳ５２で、取得したデータ
を格納したい領域がＦＡＴ領域でない場合（ＮＯ）、ス
テップＳ５４で、取得したデータを格納したい領域がデ
ータ領域であるか否かを調べ、データ領域であるならば
（ＹＥＳ）、図１２のステップＳ８０に進む。
を格納したい領域がＦＡＴ領域でない場合（ＮＯ）、ス
テップＳ５４で、取得したデータを格納したい領域がデ
ータ領域であるか否かを調べ、データ領域であるならば
（ＹＥＳ）、図１２のステップＳ８０に進む。
【００６８】図１２のステップＳ８０で、ＣＰＵ１０２
ａ内部に設けられたフラッシュメモリの書き込み用アド
レスポインタ（図示せず）をチェックし、ステップＳ８
１で、フラッシュメモリ１０４ａ内に書き込むための空
き領域があるか否かを調べ、空き領域がない場合（Ｎ
Ｏ）、ステップＳ８２で、フラッシュメモリ１０４ａ内
における消去する領域を決定し、ステップＳ８３で、該
決定した領域の消去を行う。ここで、上記消去動作は、
フラッシュメモリ１０４ａ内に書き込み領域がなくなる
前に、いらなくなった記憶領域において行われ、このこ
とは、フラッシュメモリ１０４ａへのデータの更新を行
うたびに、フラッシュメモリ１０４ａ内の別の空き領域
にデータを書き込むことから上記のような消去する領域
が存在するためである。
ａ内部に設けられたフラッシュメモリの書き込み用アド
レスポインタ（図示せず）をチェックし、ステップＳ８
１で、フラッシュメモリ１０４ａ内に書き込むための空
き領域があるか否かを調べ、空き領域がない場合（Ｎ
Ｏ）、ステップＳ８２で、フラッシュメモリ１０４ａ内
における消去する領域を決定し、ステップＳ８３で、該
決定した領域の消去を行う。ここで、上記消去動作は、
フラッシュメモリ１０４ａ内に書き込み領域がなくなる
前に、いらなくなった記憶領域において行われ、このこ
とは、フラッシュメモリ１０４ａへのデータの更新を行
うたびに、フラッシュメモリ１０４ａ内の別の空き領域
にデータを書き込むことから上記のような消去する領域
が存在するためである。
【００６９】また、フラッシュメモリ１０４ａの消去ブ
ロック内に有効なデータがなければ、該ブロックを無条
件に消去し、消去ブロック内の一部に有効なデータが存
在する場合は、該有効なデータだけをフラッシュメモリ
１０４ａの書き込み可能な空き領域にコピーした後、該
消去ブロックの消去を行う。更にまた、フラッシュメモ
リ１０４ａに格納したいファイルの容量が比較的大き
く、連続したデータ書き込み領域を確保することができ
ず書き込み可能な領域が点在する場合は、フラッシュメ
モリ１０４ａ内のデータをアドレス下位から順に埋まる
ように書き込み及び消去作業を行ってフラッシュメモリ
１０４ａ内を最適化することもできる。ただし、該作業
には、時間がかかることが予想されるため、半導体ディ
スク装置がレディー状態のときにバックグランドで処理
することになる。
ロック内に有効なデータがなければ、該ブロックを無条
件に消去し、消去ブロック内の一部に有効なデータが存
在する場合は、該有効なデータだけをフラッシュメモリ
１０４ａの書き込み可能な空き領域にコピーした後、該
消去ブロックの消去を行う。更にまた、フラッシュメモ
リ１０４ａに格納したいファイルの容量が比較的大き
く、連続したデータ書き込み領域を確保することができ
ず書き込み可能な領域が点在する場合は、フラッシュメ
モリ１０４ａ内のデータをアドレス下位から順に埋まる
ように書き込み及び消去作業を行ってフラッシュメモリ
１０４ａ内を最適化することもできる。ただし、該作業
には、時間がかかることが予想されるため、半導体ディ
スク装置がレディー状態のときにバックグランドで処理
することになる。
【００７０】更に、上記書き込み可能な領域が点在する
場合においては、連続していないファイル間のフラッシ
ュメモリ１０４ａのアドレスをＦＡＴのように各ファイ
ルごとに拡張ディレクトリエントリ領域におけるディレ
クトリエントリ領域に続いて記憶しておくことで対応す
ることができる。この場合、連鎖させるフラッシュメモ
リ１０４ａの領域が従来のＦＡＴで管理する領域よりも
大きいため小容量の領域を確保することで対応が可能と
なる。
場合においては、連続していないファイル間のフラッシ
ュメモリ１０４ａのアドレスをＦＡＴのように各ファイ
ルごとに拡張ディレクトリエントリ領域におけるディレ
クトリエントリ領域に続いて記憶しておくことで対応す
ることができる。この場合、連鎖させるフラッシュメモ
リ１０４ａの領域が従来のＦＡＴで管理する領域よりも
大きいため小容量の領域を確保することで対応が可能と
なる。
【００７１】次に、ステップＳ８４に進み、ステップＳ
８４で、フラッシュメモリ１０４ａに対する書き込み用
アドレスポインタをセットし、ステップＳ８５で、フラ
ッシュ制御回路１０５及びセクタバッファ１０６を介し
て、該書き込み用アドレスポインタが指定するフラッシ
ュメモリ１０４ａ内の領域にデータを書き込んで格納す
る。次に、ステップＳ８６で、上記書き込み用アドレス
ポインタを更新し、ステップＳ８７で、セクタバッファ
１０６内にディレクトリエントリ領域に書き込むデータ
が存在しないか否かを調べ、存在する場合は（ＹＥ
Ｓ）、ステップＳ８８で、セクタバッファ１０６内にあ
るディレクトリエントリ領域に書き込むデータと、上記
ステップＳ８５で書き込んだデータにおけるフラッシュ
メモリ１０４ａの先頭アドレス番号とをフラッシュメモ
リ１０４ａ内の拡張ディレクトリエントリ領域に書き込
ませ、ステップＳ８９で、上記書き込み用アドレスポイ
ンタを更新して本フローは終了する。
８４で、フラッシュメモリ１０４ａに対する書き込み用
アドレスポインタをセットし、ステップＳ８５で、フラ
ッシュ制御回路１０５及びセクタバッファ１０６を介し
て、該書き込み用アドレスポインタが指定するフラッシ
ュメモリ１０４ａ内の領域にデータを書き込んで格納す
る。次に、ステップＳ８６で、上記書き込み用アドレス
ポインタを更新し、ステップＳ８７で、セクタバッファ
１０６内にディレクトリエントリ領域に書き込むデータ
が存在しないか否かを調べ、存在する場合は（ＹＥ
Ｓ）、ステップＳ８８で、セクタバッファ１０６内にあ
るディレクトリエントリ領域に書き込むデータと、上記
ステップＳ８５で書き込んだデータにおけるフラッシュ
メモリ１０４ａの先頭アドレス番号とをフラッシュメモ
リ１０４ａ内の拡張ディレクトリエントリ領域に書き込
ませ、ステップＳ８９で、上記書き込み用アドレスポイ
ンタを更新して本フローは終了する。
【００７２】また、上記ステップＳ８１で、フラッシュ
メモリ１０４ａ内に書き込むための空き領域がある場合
（ＹＥＳ）、ステップＳ８５に進み、ステップＳ８５以
降の処理を行う。更に、ステップＳ８７で、セクタバッ
ファ１０６内にディレクトリエントリ領域に書き込むデ
ータが存在しない場合は（ＮＯ）、本フローは終了す
る。
メモリ１０４ａ内に書き込むための空き領域がある場合
（ＹＥＳ）、ステップＳ８５に進み、ステップＳ８５以
降の処理を行う。更に、ステップＳ８７で、セクタバッ
ファ１０６内にディレクトリエントリ領域に書き込むデ
ータが存在しない場合は（ＮＯ）、本フローは終了す
る。
【００７３】次に、図１０のステップＳ５４に戻り、ス
テップＳ５４で、取得したデータを格納したい領域がデ
ータ領域でないならば（ＮＯ）、ステップＳ５５で、取
得したデータを格納したい領域がブート領域であるか否
かを調べ、ブート領域であるならば（ＹＥＳ）、ステッ
プＳ５６に進み、ステップＳ５６で、フラッシュ制御回
路１０５及びセクタバッファ１０６を介してフラッシュ
メモリ１０４ａの上記ブート領域にデータを書き込んで
本フローは終了する。また、ステップＳ５５で、取得し
たデータを格納したい領域がブート領域でないならば
（ＮＯ）、ステップＳ５７で、ＩＤを見つけることがで
きなかったとして、所定のエラー処理を行って本フロー
は終了する。
テップＳ５４で、取得したデータを格納したい領域がデ
ータ領域でないならば（ＮＯ）、ステップＳ５５で、取
得したデータを格納したい領域がブート領域であるか否
かを調べ、ブート領域であるならば（ＹＥＳ）、ステッ
プＳ５６に進み、ステップＳ５６で、フラッシュ制御回
路１０５及びセクタバッファ１０６を介してフラッシュ
メモリ１０４ａの上記ブート領域にデータを書き込んで
本フローは終了する。また、ステップＳ５５で、取得し
たデータを格納したい領域がブート領域でないならば
（ＮＯ）、ステップＳ５７で、ＩＤを見つけることがで
きなかったとして、所定のエラー処理を行って本フロー
は終了する。
【００７４】上記のように、本実施例の半導体ディスク
装置は、従来におけるＤＯＳで動作する半導体ディスク
装置のように５１２バイトのセクタ単位でデータの管
理、読み出し及び書き込みを行わないため、データ格納
領域には５１２バイトごとの区切りを設けておらず連続
した領域となっている。更に、フラッシュメモリに格納
されたすべてのデータファイルにおける各々のディレク
トリエントリ領域のデータと各々の先頭アドレス番号と
を格納する拡張ディレクトリエントリ領域を、データフ
ァイルを連続して格納する度に、該データファイルを格
納した領域の直後における上記連続したデータ格納領域
に更新して設ける。これらのことから、インタフェース
に互換性を保ちながら連続ファイルとしてＤＯＳから送
られてくるデータをフラッシュメモリ１０４ａの上記連
続領域に書き込むことから、ＦＡＴを用いずにデータを
管理することができる。
装置は、従来におけるＤＯＳで動作する半導体ディスク
装置のように５１２バイトのセクタ単位でデータの管
理、読み出し及び書き込みを行わないため、データ格納
領域には５１２バイトごとの区切りを設けておらず連続
した領域となっている。更に、フラッシュメモリに格納
されたすべてのデータファイルにおける各々のディレク
トリエントリ領域のデータと各々の先頭アドレス番号と
を格納する拡張ディレクトリエントリ領域を、データフ
ァイルを連続して格納する度に、該データファイルを格
納した領域の直後における上記連続したデータ格納領域
に更新して設ける。これらのことから、インタフェース
に互換性を保ちながら連続ファイルとしてＤＯＳから送
られてくるデータをフラッシュメモリ１０４ａの上記連
続領域に書き込むことから、ＦＡＴを用いずにデータを
管理することができる。
【００７５】上記実施例において、ホスト機器１１０か
らのＦＡＴデータは保存せず無視したが、該ＦＡＴデー
タを保存してもよく、その場合、拡張ディレクトリエン
トリ領域の直後に別途ＦＡＴ領域を設け、該領域にＦＡ
Ｔデータを格納するようにすればよい。なお、該ＦＡＴ
領域においても、拡張ディレクトリエントリ領域と同様
に、データ格納領域にデータファイルを連続して格納す
る度に更新して設けられる。このように、本発明は、様
々な変形例が考えられ、本発明の範囲は上記実施例に限
定されるものではなく、特許請求の範囲によって定めら
れるべきものであることは言うまでもない。
らのＦＡＴデータは保存せず無視したが、該ＦＡＴデー
タを保存してもよく、その場合、拡張ディレクトリエン
トリ領域の直後に別途ＦＡＴ領域を設け、該領域にＦＡ
Ｔデータを格納するようにすればよい。なお、該ＦＡＴ
領域においても、拡張ディレクトリエントリ領域と同様
に、データ格納領域にデータファイルを連続して格納す
る度に更新して設けられる。このように、本発明は、様
々な変形例が考えられ、本発明の範囲は上記実施例に限
定されるものではなく、特許請求の範囲によって定めら
れるべきものであることは言うまでもない。
【００７６】
【発明の効果】上記の説明から明らかなように、本発明
の半導体ディスク装置によれば、ＤＯＳで動作するホス
ト機器と、インタフェースに互換性を保ちながら、ホス
ト機器より取得したＬＳＡから、該ホスト機器から送ら
れてくるデータの種類を識別すると共に、主メモリに設
けた連続領域に対してデータの書き込み又は読み出しを
行うことができるため、ＤＯＳで動作する磁気記憶装置
を正確にシュミレートすることによる無駄をなくすこと
ができると共に、フラッシュメモリに適したデータ管理
を行うことができることから、安価で大容量の半導体デ
ィスク装置を提供することができる。
の半導体ディスク装置によれば、ＤＯＳで動作するホス
ト機器と、インタフェースに互換性を保ちながら、ホス
ト機器より取得したＬＳＡから、該ホスト機器から送ら
れてくるデータの種類を識別すると共に、主メモリに設
けた連続領域に対してデータの書き込み又は読み出しを
行うことができるため、ＤＯＳで動作する磁気記憶装置
を正確にシュミレートすることによる無駄をなくすこと
ができると共に、フラッシュメモリに適したデータ管理
を行うことができることから、安価で大容量の半導体デ
ィスク装置を提供することができる。
【００７７】更に、上記主メモリに格納されたすべての
データファイルにおける各々のディレクトリエントリデ
ータと先頭アドレス番号とを格納する拡張ディレクトリ
エントリ領域を、上記主メモリにデータファイルを格納
する度に、該データファイルを格納した領域の直後に更
新して設けることから、主メモリに格納されたデータの
書き込み及び読み出しをＦＡＴを用いずに行うことがで
き、従来の変換テーブルが必要なく、安価で大容量の半
導体ディスク装置を提供することができる。
データファイルにおける各々のディレクトリエントリデ
ータと先頭アドレス番号とを格納する拡張ディレクトリ
エントリ領域を、上記主メモリにデータファイルを格納
する度に、該データファイルを格納した領域の直後に更
新して設けることから、主メモリに格納されたデータの
書き込み及び読み出しをＦＡＴを用いずに行うことがで
き、従来の変換テーブルが必要なく、安価で大容量の半
導体ディスク装置を提供することができる。
【００７８】更に、拡張ディレクトリエントリ領域にお
いて、上記各ディレクトリエントリデータを格納した
後、上記各先頭アドレス番号を格納することから、拡張
ディレクトリエントリ領域を検索する際に、ＤＯＳ環境
に適応して行うことができると共に、フラッシュメモリ
に適したデータ管理を行うことができる。
いて、上記各ディレクトリエントリデータを格納した
後、上記各先頭アドレス番号を格納することから、拡張
ディレクトリエントリ領域を検索する際に、ＤＯＳ環境
に適応して行うことができると共に、フラッシュメモリ
に適したデータ管理を行うことができる。
【図１】 本発明の実施例における半導体ディスク装置
の概略ブロック図である。
の概略ブロック図である。
【図２】 図１で示した半導体ディスク装置で使用され
るフラッシュメモリの消去ブロック内の構成を示した図
である。
るフラッシュメモリの消去ブロック内の構成を示した図
である。
【図３】 図１で示した半導体ディスク装置へのデータ
書き込み動作を示した概略図である。
書き込み動作を示した概略図である。
【図４】 図１で示した半導体ディスク装置へのデータ
書き込み動作を示した概略図である。
書き込み動作を示した概略図である。
【図５】 図１で示した半導体ディスク装置へのデータ
書き込み動作を示した概略図である。
書き込み動作を示した概略図である。
【図６】 図１で示した半導体ディスク装置へのデータ
書き込み動作を示した概略図である。
書き込み動作を示した概略図である。
【図７】 拡張ディレクトリエントリ領域の内部構成を
示した図である。
示した図である。
【図８】 データを読み出す際のＣＰＵ１０２ａにおけ
る動作を示したフローチャートである。
る動作を示したフローチャートである。
【図９】 データを読み出す際のＣＰＵ１０２ａにおけ
る動作を示したフローチャートである。
る動作を示したフローチャートである。
【図１０】 データを書き込む際のＣＰＵ１０２ａにお
ける動作を示したフローチャートである。
ける動作を示したフローチャートである。
【図１１】 データを書き込む際のＣＰＵ１０２ａにお
ける動作を示したフローチャートである。
ける動作を示したフローチャートである。
【図１２】 データを書き込む際のＣＰＵ１０２ａにお
ける動作を示したフローチャートである。
ける動作を示したフローチャートである。
【図１３】 従来の半導体ディスク装置の例を示した概
略ブロック図である。
略ブロック図である。
【図１４】 図１３で示した装置におけるフラッシュメ
モリ１０４の内部構成例を示した図である。
モリ１０４の内部構成例を示した図である。
【図１５】 図１３で示した装置における変換テーブル
１０３の内部構成例を示した図である。
１０３の内部構成例を示した図である。
【図１６】 図１３で示した装置におけるフラッシュメ
モリ１０４の消去ブロック１２１内の構成例を示した図
である。
モリ１０４の消去ブロック１２１内の構成例を示した図
である。
【図１７】 従来におけるデータの分割管理例を示した
図である。
図である。
【図１８】 従来におけるハードディスクのデータを読
み出す動作例を示した概略図である。
み出す動作例を示した概略図である。
【図１９】 従来におけるデータ読み出し時のＬＳＡ・
ＰＳＡ変換作業例を示したアドレス変換部分の概略図で
ある。
ＰＳＡ変換作業例を示したアドレス変換部分の概略図で
ある。
【図２０】 従来におけるデータ書き込み時のＬＳＡ・
ＰＳＡ変換作業例を示したアドレス変換部分の概略図で
ある。
ＰＳＡ変換作業例を示したアドレス変換部分の概略図で
ある。
【図２１】 従来におけるデータを上書きする時のＬＳ
Ａ・ＰＳＡ変換作業例を示したアドレス変換部分の概略
図である。
Ａ・ＰＳＡ変換作業例を示したアドレス変換部分の概略
図である。
１００，１００ａ 半導体ディスク装置、１０１ イン
タフェース回路、１０２，１０２ａ ＣＰＵ、１０４，
１０４ａ フラッシュメモリ、１０５ フラッシュ制御
回路、１０６ セクタバッファ、１１０ ホスト機器、
１２１，１２１ａ 消去ブロック、１３２ データ格納
領域
タフェース回路、１０２，１０２ａ ＣＰＵ、１０４，
１０４ａ フラッシュメモリ、１０５ フラッシュ制御
回路、１０６ セクタバッファ、１１０ ホスト機器、
１２１，１２１ａ 消去ブロック、１３２ データ格納
領域
Claims (6)
- 【請求項１】 ＤＯＳで動作する半導体ディスク装置に
おいて、 ホスト機器と接続するためのインタフェース手段と、 データを格納するための連続したデータ格納領域を有す
るブロック消去型のフラッシュメモリで構成された主メ
モリと、 上記インタフェース手段を介して、ＤＯＳで動作するホ
スト機器とのデータの入出力を行うと共に、上記主メモ
リに対するアドレスデータやメモリ管理を行うコントロ
ール手段と、 該コントロール手段と上記主メモリとの間で使用される
キャッシュメモリとからなり、 上記コントロール手段は、ホスト機器より取得したＬＳ
Ａから、該ホスト機器より送られてくるデータの種類を
識別して、上記主メモリのデータ格納領域に該データを
連続して書き込むと共に、読み出しを行うことを特徴と
する半導体ディスク装置。 - 【請求項２】 請求項１に記載の半導体ディスク装置に
して、上記コントロール手段は、主メモリに格納された
すべてのデータファイルにおける各々のディレクトリエ
ントリファイルと各々の先頭アドレス番号とを格納する
拡張ディレクトリエントリ領域を、主メモリにデータフ
ァイルを格納する度に、該データファイルを格納した領
域の直後に更新して設け、上記先頭アドレス番号から主
メモリ内における所望のデータの格納領域を検索するこ
とを特徴とする半導体ディスク装置。 - 【請求項３】 請求項２に記載の半導体ディスク装置に
して、上記コントロール手段は、上記拡張ディレクトリ
エントリ領域において、上記各ディレクトリエントリフ
ァイルを格納した後、上記各先頭アドレス番号を格納す
ることを特徴とする半導体ディスク装置。 - 【請求項４】 主メモリとしてフラッシュメモリを使用
した、ＤＯＳで動作する半導体ディスク装置におけるメ
モリ管理方法において、 上記主メモリにデータを格納するための連続したデータ
格納領域を設け、 書き込み時においては、ホスト機器より取得したＬＳＡ
から、該ホスト機器から送られてくるデータの種類を識
別して、上記主メモリのデータ格納領域に該データを連
続して書き込み、 読み出し時においては、ホスト機器より取得したＬＳＡ
から、指定されたデータの読み出しを行うことを特徴と
する半導体ディスク装置におけるメモリ管理方法。 - 【請求項５】 請求項４に記載のメモリ管理方法にし
て、上記主メモリに格納されたすべてのデータファイル
における各々のディレクトリエントリファイルと各々の
先頭アドレス番号とを格納する拡張ディレクトリエント
リ領域を、上記データ格納領域にデータファイルを格納
する度に、該データファイルを格納した領域の直後に更
新して設け、上記先頭アドレス番号から主メモリ内にお
ける所望のデータの格納領域を検索することを特徴とす
る半導体ディスク装置におけるメモリ管理方法。 - 【請求項６】 請求項５に記載のメモリ管理方法にし
て、上記拡張ディレクトリエントリ領域において、上記
各ディレクトリエントリファイルを格納した後、上記各
先頭アドレス番号を格納することを特徴とする半導体デ
ィスク装置におけるメモリ管理方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7139494A JPH08328762A (ja) | 1995-06-06 | 1995-06-06 | 半導体ディスク装置及びそのメモリ管理方法 |
| US08/538,369 US5717886A (en) | 1995-06-06 | 1995-10-03 | Semiconductor disk device and memory management method |
| DE19537305A DE19537305A1 (de) | 1995-06-06 | 1995-10-06 | Halbleiter-Platteneinrichtung und Speicherverwaltungsmethode |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7139494A JPH08328762A (ja) | 1995-06-06 | 1995-06-06 | 半導体ディスク装置及びそのメモリ管理方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08328762A true JPH08328762A (ja) | 1996-12-13 |
Family
ID=15246581
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7139494A Pending JPH08328762A (ja) | 1995-06-06 | 1995-06-06 | 半導体ディスク装置及びそのメモリ管理方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5717886A (ja) |
| JP (1) | JPH08328762A (ja) |
| DE (1) | DE19537305A1 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010515128A (ja) * | 2006-12-27 | 2010-05-06 | インテル コーポレイション | 不揮発性メモリにおけるデータを管理する方法 |
| JP2010160809A (ja) * | 2001-06-30 | 2010-07-22 | Netac Technology Co Ltd | 多機能半導体記憶装置 |
Families Citing this family (30)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5829013A (en) | 1995-12-26 | 1998-10-27 | Intel Corporation | Memory manager to allow non-volatile memory to be used to supplement main memory |
| GB2310513B (en) * | 1996-02-20 | 2000-02-16 | Ibm | Computer with reduced power consumption |
| JPH10124381A (ja) * | 1996-10-21 | 1998-05-15 | Mitsubishi Electric Corp | 半導体記憶装置 |
| US6135648A (en) * | 1996-11-12 | 2000-10-24 | Lsi Logic Corporation | Hard disk rotational latency simulator |
| JPH10207726A (ja) * | 1997-01-23 | 1998-08-07 | Oki Electric Ind Co Ltd | 半導体ディスク装置 |
| US6182188B1 (en) | 1997-04-06 | 2001-01-30 | Intel Corporation | Method of performing reliable updates in a symmetrically blocked nonvolatile memory having a bifurcated storage architecture |
| US6311290B1 (en) | 1997-02-14 | 2001-10-30 | Intel Corporation | Methods of reliably allocating, de-allocating, re-allocating, and reclaiming objects in a symmetrically blocked nonvolatile memory having a bifurcated storage architecture |
| US5937434A (en) * | 1997-02-14 | 1999-08-10 | Intel Corporation | Method of managing a symmetrically blocked nonvolatile memory having a bifurcated storage architecture |
| US6088759A (en) | 1997-04-06 | 2000-07-11 | Intel Corporation | Method of performing reliable updates in a symmetrically blocked nonvolatile memory having a bifurcated storage architecture |
| US5930167A (en) * | 1997-07-30 | 1999-07-27 | Sandisk Corporation | Multi-state non-volatile flash memory capable of being its own two state write cache |
| US6453404B1 (en) * | 1999-05-27 | 2002-09-17 | Microsoft Corporation | Distributed data cache with memory allocation model |
| US6715074B1 (en) * | 1999-07-27 | 2004-03-30 | Hewlett-Packard Development Company, L.P. | Virus resistant and hardware independent method of flashing system bios |
| KR100577380B1 (ko) * | 1999-09-29 | 2006-05-09 | 삼성전자주식회사 | 플래시 메모리와 그 제어 방법 |
| JP2002351685A (ja) * | 2001-05-22 | 2002-12-06 | Sankyo Seiki Mfg Co Ltd | 不揮発性メモリのデータ更新方法及び制御装置 |
| KR100389867B1 (ko) * | 2001-06-04 | 2003-07-04 | 삼성전자주식회사 | 플래시 메모리 관리방법 |
| US6456528B1 (en) | 2001-09-17 | 2002-09-24 | Sandisk Corporation | Selective operation of a multi-state non-volatile memory system in a binary mode |
| US6717847B2 (en) * | 2001-09-17 | 2004-04-06 | Sandisk Corporation | Selective operation of a multi-state non-volatile memory system in a binary mode |
| US6711663B2 (en) * | 2001-11-15 | 2004-03-23 | Key Technology Corporation | Algorithm of flash memory capable of quickly building table and preventing improper operation and control system thereof |
| US6704852B2 (en) * | 2001-11-16 | 2004-03-09 | Key Technology Corporation | Control device applicable to flash memory card and method for building partial lookup table |
| US6732222B1 (en) * | 2002-02-01 | 2004-05-04 | Silicon Motion, Inc. | Method for performing flash memory file management |
| US7107414B2 (en) * | 2003-01-15 | 2006-09-12 | Avago Technologies Fiber Ip (Singapore) Ptd. Ltd. | EEPROM emulation in a transceiver |
| CN1304959C (zh) * | 2003-09-16 | 2007-03-14 | 深圳市格林耐特通信技术有限责任公司 | 用磁盘文件虚拟闪存读写数据的方法 |
| EP1701262B1 (en) * | 2005-03-08 | 2007-12-12 | Robert Bosch Gmbh | Method and device of rewriting a sector storing the bootloader code in a sector erasable semiconductor memory means |
| KR101274181B1 (ko) * | 2006-02-13 | 2013-06-14 | 삼성전자주식회사 | 플래시 메모리를 관리하는 장치 및 방법 |
| EP2189895A1 (en) | 2008-11-24 | 2010-05-26 | Deutsche Thomson OHG | Flash based memory comprising a Flash translation layer and method for storing a file therein |
| US9514055B2 (en) * | 2009-12-31 | 2016-12-06 | Seagate Technology Llc | Distributed media cache for data storage systems |
| JP5650982B2 (ja) * | 2010-10-25 | 2015-01-07 | インターナショナル・ビジネス・マシーンズ・コーポレーションＩｎｔｅｒｎａｔｉｏｎａｌ Ｂｕｓｉｎｅｓｓ Ｍａｃｈｉｎｅｓ Ｃｏｒｐｏｒａｔｉｏｎ | ファイルの重複を排除する装置及び方法 |
| CN104331250B (zh) * | 2014-11-18 | 2017-05-24 | 苏州佳世达电通有限公司 | 资料写入方法 |
| TWI631461B (zh) * | 2017-06-27 | 2018-08-01 | 晨星半導體股份有限公司 | 行車記錄器之儲存裝置的控制方法與儲存裝置控制系統 |
| US11435922B2 (en) | 2017-06-27 | 2022-09-06 | Sigmastar Technology Ltd. | Control method for storage device of driving recorder and storage device control system |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5247658A (en) * | 1989-10-31 | 1993-09-21 | Microsoft Corporation | Method and system for traversing linked list record based upon write-once predetermined bit value of secondary pointers |
| GB2251324B (en) * | 1990-12-31 | 1995-05-10 | Intel Corp | File structure for a non-volatile semiconductor memory |
| JP3328321B2 (ja) * | 1992-06-22 | 2002-09-24 | 株式会社日立製作所 | 半導体記憶装置 |
| US5437020A (en) * | 1992-10-03 | 1995-07-25 | Intel Corporation | Method and circuitry for detecting lost sectors of data in a solid state memory disk |
| JP3105092B2 (ja) * | 1992-10-06 | 2000-10-30 | 株式会社東芝 | 半導体メモリ装置 |
| US5586285A (en) * | 1993-02-19 | 1996-12-17 | Intel Corporation | Method and circuitry for increasing reserve memory in a solid state memory disk |
| US5404485A (en) * | 1993-03-08 | 1995-04-04 | M-Systems Flash Disk Pioneers Ltd. | Flash file system |
| US5473765A (en) * | 1994-01-24 | 1995-12-05 | 3Com Corporation | Apparatus for using flash memory as a floppy disk emulator in a computer system |
| US5563828A (en) * | 1994-12-27 | 1996-10-08 | Intel Corporation | Method and apparatus for searching for data in multi-bit flash EEPROM memory arrays |
-
1995
- 1995-06-06 JP JP7139494A patent/JPH08328762A/ja active Pending
- 1995-10-03 US US08/538,369 patent/US5717886A/en not_active Expired - Lifetime
- 1995-10-06 DE DE19537305A patent/DE19537305A1/de not_active Ceased
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010160809A (ja) * | 2001-06-30 | 2010-07-22 | Netac Technology Co Ltd | 多機能半導体記憶装置 |
| JP2010515128A (ja) * | 2006-12-27 | 2010-05-06 | インテル コーポレイション | 不揮発性メモリにおけるデータを管理する方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5717886A (en) | 1998-02-10 |
| DE19537305A1 (de) | 1996-12-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH08328762A (ja) | 半導体ディスク装置及びそのメモリ管理方法 | |
| JP4611024B2 (ja) | ブロック内のページをグループ化する方法及び装置 | |
| US6477616B1 (en) | Storage device, storage system, memory management method, recording medium, and computer data signal | |
| US7840617B2 (en) | Host device and memory system | |
| US7472251B2 (en) | Data storage apparatus detachably mounted to a host apparatus | |
| US7039754B2 (en) | Detachably mounted removable data storage device | |
| JP2669365B2 (ja) | 書換え可能なｒｏｍファイル装置 | |
| JP3706167B2 (ja) | 半導体ディスク装置 | |
| US6034897A (en) | Space management for managing high capacity nonvolatile memory | |
| US6262918B1 (en) | Space management for managing high capacity nonvolatile memory | |
| US6678785B2 (en) | Flash management system using only sequential write | |
| JP3197815B2 (ja) | 半導体メモリ装置及びその制御方法 | |
| US20140372685A1 (en) | Memory system, data storage device, user device and data management method thereof | |
| KR101451482B1 (ko) | 데이터 이용가능성의 마운트타임 조정 | |
| US7007140B2 (en) | Storage device, storage device controlling method, and program | |
| US20090282187A1 (en) | Flash memory device capable of preventing read disturbance | |
| JP3827682B2 (ja) | フラッシュメモリ、そのためのマッピング制御装置及び方法 | |
| KR20040082921A (ko) | 플래쉬 파일 시스템 | |
| WO2003056433A1 (fr) | Dispositif a memoire et appareil d'enregistrement/reproduction utilisant ledit dispositif | |
| KR20030036133A (ko) | 고속 데이터 액세스를 유지하면서 ｒａｍ 크기를감소시키는 방법 및 장치 | |
| US7234036B1 (en) | Method and apparatus for resolving physical blocks associated with a common logical block | |
| TWI749279B (zh) | 資料儲存裝置與資料處理方法 | |
| JP2000285001A (ja) | 半導体フラッシュメモリ装置及びその制御方法 | |
| JP2000030375A (ja) | データ処理システム、アクセス装置及び記録媒体 | |
| JP3976764B2 (ja) | 半導体ディスク装置 |