JPH0832038A - 貼り合わせｓｏｉ基板の製造方法および貼り合わせｓｏｉ基板 - Google Patents
貼り合わせｓｏｉ基板の製造方法および貼り合わせｓｏｉ基板Info
- Publication number
- JPH0832038A JPH0832038A JP18651694A JP18651694A JPH0832038A JP H0832038 A JPH0832038 A JP H0832038A JP 18651694 A JP18651694 A JP 18651694A JP 18651694 A JP18651694 A JP 18651694A JP H0832038 A JPH0832038 A JP H0832038A
- Authority
- JP
- Japan
- Prior art keywords
- single crystal
- crystal silicon
- substrate
- wafer
- bonded
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 66
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 17
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims abstract description 41
- 238000000034 method Methods 0.000 claims abstract description 20
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 17
- 239000000919 ceramic Substances 0.000 claims abstract description 8
- 239000011521 glass Substances 0.000 claims abstract description 8
- 238000005498 polishing Methods 0.000 claims abstract 3
- 235000012431 wafers Nutrition 0.000 claims description 45
- 239000002184 metal Substances 0.000 claims description 7
- 239000013078 crystal Substances 0.000 abstract description 9
- 230000003647 oxidation Effects 0.000 abstract description 4
- 238000007254 oxidation reaction Methods 0.000 abstract description 4
- 239000010453 quartz Substances 0.000 abstract description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 4
- 238000001816 cooling Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 7
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 229910021419 crystalline silicon Inorganic materials 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 230000002950 deficient Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 230000007423 decrease Effects 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- NJPPVKZQTLUDBO-UHFFFAOYSA-N novaluron Chemical compound C1=C(Cl)C(OC(F)(F)C(OC(F)(F)F)F)=CC=C1NC(=O)NC(=O)C1=C(F)C=CC=C1F NJPPVKZQTLUDBO-UHFFFAOYSA-N 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
Landscapes
- Mechanical Treatment Of Semiconductor (AREA)
- Element Separation (AREA)
Abstract
(57)【要約】
【目的】 その世代の技術では製造不可能な大口径の単
結晶ウェーハと同等以上の直径を有する貼り合わせＳＯ
Ｉ基板の製造方法を提供する。 【構成】 大口径の石英るつぼを用いて多結晶シリコン
を溶解し、これを冷却して得られた多結晶シリコンロッ
ドをスライスし、鏡面研磨を施して支持基板５とする。
また、ＣＺ法で育成した単結晶シリコンロッドの結晶方
位が〈１１１〉の場合は、これを正六角柱に加工した
後、スライス、鏡面研磨して単結晶シリコンウェーハ７
とする。このウェーハ７を酸化処理し、前記支持基板５
に隙間なく貼り合わせて、ＳＯＩ基板を構成する。その
後、前記ウェーハ７の上面を所定の厚さに研磨する。支
持基板にガラス、セラミックスなどを用いてもよい。な
お、単結晶シリコンウェーハ７の周辺に正三角形に加工
した単結晶シリコンウェーハ８を貼り合わせることによ
って、支持基板５の面積を有効に活用することができ
る。
結晶ウェーハと同等以上の直径を有する貼り合わせＳＯ
Ｉ基板の製造方法を提供する。 【構成】 大口径の石英るつぼを用いて多結晶シリコン
を溶解し、これを冷却して得られた多結晶シリコンロッ
ドをスライスし、鏡面研磨を施して支持基板５とする。
また、ＣＺ法で育成した単結晶シリコンロッドの結晶方
位が〈１１１〉の場合は、これを正六角柱に加工した
後、スライス、鏡面研磨して単結晶シリコンウェーハ７
とする。このウェーハ７を酸化処理し、前記支持基板５
に隙間なく貼り合わせて、ＳＯＩ基板を構成する。その
後、前記ウェーハ７の上面を所定の厚さに研磨する。支
持基板にガラス、セラミックスなどを用いてもよい。な
お、単結晶シリコンウェーハ７の周辺に正三角形に加工
した単結晶シリコンウェーハ８を貼り合わせることによ
って、支持基板５の面積を有効に活用することができ
る。
Description
【０００１】
【産業上の利用分野】本発明は、貼り合わせＳＯＩ基板
の製造方法および貼り合わせＳＯＩ基板に関する。
の製造方法および貼り合わせＳＯＩ基板に関する。
【０００２】
【従来の技術】バルク状の半導体基板に集積回路を作り
込むよりも、絶縁材料上に設けられた薄い半導体層に各
種の素子を形成するほうが、素子特性や素子間分離の点
で有利である。このような見地から、単結晶シリコン基
板にＳｉＯ2 の絶縁膜を介して素子形成のための単結晶
シリコン層を設けたＳＯＩ（ｓｉｌｉｃｏｎ ｏｎ ｉ
ｎｓｕｌａｔｏｒ）構造が用いられている。前記ＳＯＩ
構造を得る方法のうち、単結晶シリコンウェーハの貼り
合わせによるものは、高い結晶性のＳＯＩ活性層が得ら
れ、活性層の厚さをある程度任意に設定することができ
るとともに、埋め込み酸化膜の厚さを任意に設定するこ
とができるなどの利点を持っている。
込むよりも、絶縁材料上に設けられた薄い半導体層に各
種の素子を形成するほうが、素子特性や素子間分離の点
で有利である。このような見地から、単結晶シリコン基
板にＳｉＯ2 の絶縁膜を介して素子形成のための単結晶
シリコン層を設けたＳＯＩ（ｓｉｌｉｃｏｎ ｏｎ ｉ
ｎｓｕｌａｔｏｒ）構造が用いられている。前記ＳＯＩ
構造を得る方法のうち、単結晶シリコンウェーハの貼り
合わせによるものは、高い結晶性のＳＯＩ活性層が得ら
れ、活性層の厚さをある程度任意に設定することができ
るとともに、埋め込み酸化膜の厚さを任意に設定するこ
とができるなどの利点を持っている。
【０００３】
【発明が解決しようとする課題】しかしながら、貼り合
わせ技術によって製作されるＳＯＩ基板においては、下
記の問題点がある。 （１）貼り合わせＳＯＩ基板は、貼り合わせ時に接合界
面に欠陥を生じやすい。前記欠陥の代表的なものとし
て、接合不良領域であるボイドの発生があり、貼り合わ
せるウェーハの直径が大きくなるにつれて良品率が低下
している。 （２）支持基板に単結晶シリコンを用いると、その世代
の技術で製造可能な単結晶の直径によってＳＯＩ基板の
直径が制約されるとともに、コスト的にも非常に高価で
ある。また、電子機器製造の最終工程においては、ＳＯ
Ｉ基板を用いてＣＰＵ、メモリなどのチップを個別に製
作した後、これらのチップを所定の位置に配設してシス
テムを構成している。
わせ技術によって製作されるＳＯＩ基板においては、下
記の問題点がある。 （１）貼り合わせＳＯＩ基板は、貼り合わせ時に接合界
面に欠陥を生じやすい。前記欠陥の代表的なものとし
て、接合不良領域であるボイドの発生があり、貼り合わ
せるウェーハの直径が大きくなるにつれて良品率が低下
している。 （２）支持基板に単結晶シリコンを用いると、その世代
の技術で製造可能な単結晶の直径によってＳＯＩ基板の
直径が制約されるとともに、コスト的にも非常に高価で
ある。また、電子機器製造の最終工程においては、ＳＯ
Ｉ基板を用いてＣＰＵ、メモリなどのチップを個別に製
作した後、これらのチップを所定の位置に配設してシス
テムを構成している。
【０００４】本発明は上記従来の問題点に着目してなさ
れたもので、その世代の技術では製造不可能な大口径の
単結晶ウェーハと同等以上の直径を有する貼り合わせＳ
ＯＩ基板の製造方法および貼り合わせＳＯＩ基板の提供
と、更には一つの貼り合わせＳＯＩ基板に複数種類のデ
バイスを形成することができるようなシステムオンチッ
プ用の貼り合わせＳＯＩ基板を提供することを目的とし
ている。
れたもので、その世代の技術では製造不可能な大口径の
単結晶ウェーハと同等以上の直径を有する貼り合わせＳ
ＯＩ基板の製造方法および貼り合わせＳＯＩ基板の提供
と、更には一つの貼り合わせＳＯＩ基板に複数種類のデ
バイスを形成することができるようなシステムオンチッ
プ用の貼り合わせＳＯＩ基板を提供することを目的とし
ている。
【０００５】
【課題を解決するための手段】上記目的を達成するた
め、本発明に係る貼り合わせＳＯＩ基板の製造方法は、
鏡面加工ならびに酸化処理を行った特定の形状の無転位
単結晶シリコンウェーハを、鏡面加工を施した大口径の
多結晶シリコン、ガラス、セラミックスまたは金属から
なる支持基板に貼り合わせた後、前記無転位単結晶シリ
コンウェーハを所定の厚さに研磨する構成とし、このよ
うな構成において、前記特定の形状が、正六角形、正四
角形、長方形または正三角形であることを特徴としてい
る。また、前記製造方法による貼り合わせＳＯＩ基板
は、その世代の技術では製造不可能な大口径の単結晶シ
リコンウェーハと同等以上の直径を有する多結晶シリコ
ン、ガラス、セラミックスまたは金属からなる支持基板
に、特定の形状に加工した複数個の無転位単結晶シリコ
ンウェーハを酸化膜を介して貼り合わせたもの、あるい
は、前記支持基板に、エレクトロニクス・システムを構
成するために必要な複数種類の無転位単結晶シリコンウ
ェーハをそれぞれ所定の位置に貼り合わせる構成とし
た。
め、本発明に係る貼り合わせＳＯＩ基板の製造方法は、
鏡面加工ならびに酸化処理を行った特定の形状の無転位
単結晶シリコンウェーハを、鏡面加工を施した大口径の
多結晶シリコン、ガラス、セラミックスまたは金属から
なる支持基板に貼り合わせた後、前記無転位単結晶シリ
コンウェーハを所定の厚さに研磨する構成とし、このよ
うな構成において、前記特定の形状が、正六角形、正四
角形、長方形または正三角形であることを特徴としてい
る。また、前記製造方法による貼り合わせＳＯＩ基板
は、その世代の技術では製造不可能な大口径の単結晶シ
リコンウェーハと同等以上の直径を有する多結晶シリコ
ン、ガラス、セラミックスまたは金属からなる支持基板
に、特定の形状に加工した複数個の無転位単結晶シリコ
ンウェーハを酸化膜を介して貼り合わせたもの、あるい
は、前記支持基板に、エレクトロニクス・システムを構
成するために必要な複数種類の無転位単結晶シリコンウ
ェーハをそれぞれ所定の位置に貼り合わせる構成とし
た。
【０００６】
【作用】特定の形状に加工された単結晶シリコンウェー
ハの面積は、大口径の多結晶シリコンウェーハなどから
なる支持基板の面積に対して十分に小さい。上記構成に
よれば、あらかじめ正六角形、正四角形、長方形あるい
は正三角形などに加工して酸化処理を施した単結晶シリ
コンウェーハをＳＯＩウェーハとして用いることにした
ので、大口径の支持基板にこれと同径のＳＯＩウェーハ
を貼り合わせる場合に比べて貼り合わせが容易となり、
ボイドの発生が低減する。また、支持基板に多結晶シリ
コン、ガラス、セラミックスまたは金属を用いることに
より、単結晶シリコンでは得られないような大口径の支
持基板上に前記ＳＯＩウェーハを隙間なく貼り合わせる
ことができ、支持基板の面積を有効に利用することがで
きる。更に、大口径の支持基板に複数種類の無転位単結
晶シリコンウェーハをそれぞれ所定の位置に貼り合わせ
ることにより、システムオンチップ用のＳＯＩ基板が得
られる。
ハの面積は、大口径の多結晶シリコンウェーハなどから
なる支持基板の面積に対して十分に小さい。上記構成に
よれば、あらかじめ正六角形、正四角形、長方形あるい
は正三角形などに加工して酸化処理を施した単結晶シリ
コンウェーハをＳＯＩウェーハとして用いることにした
ので、大口径の支持基板にこれと同径のＳＯＩウェーハ
を貼り合わせる場合に比べて貼り合わせが容易となり、
ボイドの発生が低減する。また、支持基板に多結晶シリ
コン、ガラス、セラミックスまたは金属を用いることに
より、単結晶シリコンでは得られないような大口径の支
持基板上に前記ＳＯＩウェーハを隙間なく貼り合わせる
ことができ、支持基板の面積を有効に利用することがで
きる。更に、大口径の支持基板に複数種類の無転位単結
晶シリコンウェーハをそれぞれ所定の位置に貼り合わせ
ることにより、システムオンチップ用のＳＯＩ基板が得
られる。
【０００７】
【実施例】以下に、本発明に係る貼り合わせＳＯＩ基板
の製造方法の実施例について、図面を参照して説明す
る。図１は支持基板の製造工程を示す説明図である。ま
ず図１（ａ）において、大口径たとえば２４インチの石
英るつぼ１に多結晶シリコン２を充填し、ヒータ３で溶
解する。これを冷却して石英るつぼ１から取り出すと、
図１（ｂ）に示す２４インチの多結晶シリコンロッド４
が得られる。この多結晶シリコンロッド４をスライス
し、鏡面仕上げを施すと、図１（ｃ）に示す２４インチ
の支持基板５となる。前記支持基板５の厚さは１ｍｍ、
平坦度（ＴＴＶ）は１μｍ未満とする。なお、前記多結
晶シリコンロッドの製造方法として、ＣＺ法、ブリッジ
マン法、カイロポーラス法、ペディスタル法を用いても
よい。
の製造方法の実施例について、図面を参照して説明す
る。図１は支持基板の製造工程を示す説明図である。ま
ず図１（ａ）において、大口径たとえば２４インチの石
英るつぼ１に多結晶シリコン２を充填し、ヒータ３で溶
解する。これを冷却して石英るつぼ１から取り出すと、
図１（ｂ）に示す２４インチの多結晶シリコンロッド４
が得られる。この多結晶シリコンロッド４をスライス
し、鏡面仕上げを施すと、図１（ｃ）に示す２４インチ
の支持基板５となる。前記支持基板５の厚さは１ｍｍ、
平坦度（ＴＴＶ）は１μｍ未満とする。なお、前記多結
晶シリコンロッドの製造方法として、ＣＺ法、ブリッジ
マン法、カイロポーラス法、ペディスタル法を用いても
よい。
【０００８】図２はＳＯＩウェーハの製造工程を示す説
明図である。図２（ａ）はＣＺ法による単結晶シリコン
の育成で、石英るつぼ１に充填した多結晶シリコンをヒ
ータ３で溶解し、融液に種子結晶を浸漬してたとえば６
インチの単結晶シリコンロッド６を育成する。この単結
晶シリコンロッドを、結晶方位に基づいて正六角柱、正
四角柱などに加工する。図２（ｂ）は結晶方位が〈１１
１〉の単結晶シリコンロッド６を正六角柱に加工した状
態を示す。結晶方位が〈１００〉のロッドであれば正四
角柱に加工すればよい。このように、単結晶シリコンロ
ッドを特定の形状に加工することにより、オリエンテー
ションフラットまたはノッチの加工は不要となる。この
ロッドをスライスし、鏡面仕上げを施すと、図２（ｃ）
に示すように厚さが５００μｍで正六角形の単結晶シリ
コンウェーハ７が得られる。このウェーハ７に酸化処理
を施し、厚さ１０００Åの酸化膜（ＳｉＯ2 ）を形成さ
せる。
明図である。図２（ａ）はＣＺ法による単結晶シリコン
の育成で、石英るつぼ１に充填した多結晶シリコンをヒ
ータ３で溶解し、融液に種子結晶を浸漬してたとえば６
インチの単結晶シリコンロッド６を育成する。この単結
晶シリコンロッドを、結晶方位に基づいて正六角柱、正
四角柱などに加工する。図２（ｂ）は結晶方位が〈１１
１〉の単結晶シリコンロッド６を正六角柱に加工した状
態を示す。結晶方位が〈１００〉のロッドであれば正四
角柱に加工すればよい。このように、単結晶シリコンロ
ッドを特定の形状に加工することにより、オリエンテー
ションフラットまたはノッチの加工は不要となる。この
ロッドをスライスし、鏡面仕上げを施すと、図２（ｃ）
に示すように厚さが５００μｍで正六角形の単結晶シリ
コンウェーハ７が得られる。このウェーハ７に酸化処理
を施し、厚さ１０００Åの酸化膜（ＳｉＯ2 ）を形成さ
せる。
【０００９】上記単結晶シリコンウェーハを、図３およ
び図４に示すように支持基板５に貼り合わせる。図３は
支持基板５に正六角形の単結晶シリコンウェーハ７を隙
間なく貼り合わせた上、周囲の余った部分に正三角形の
単結晶シリコンウェーハ８を隙間なく貼り合わせた状態
を示している。図４において、７ａは単結晶シリコン、
７ｂは酸化膜である。これを図５に示すように単結晶シ
リコンウェーハ７，８の活性層の厚さが２０μｍになる
まで研削する。次に、単結晶シリコンウェーハ７，８の
活性層の厚さが１μｍになるまで研磨して貼り合わせＳ
ＯＩ基板を完成させた。なお、支持基板５に単結晶シリ
コンウェーハを貼り合わせる際、前記ウェーハ相互の間
に隙間を設けてもよい。また、活性層の厚さを０．１μ
ｍ程度に仕上げる場合は、活性層表面にプラズマエッチ
ングを施す。
び図４に示すように支持基板５に貼り合わせる。図３は
支持基板５に正六角形の単結晶シリコンウェーハ７を隙
間なく貼り合わせた上、周囲の余った部分に正三角形の
単結晶シリコンウェーハ８を隙間なく貼り合わせた状態
を示している。図４において、７ａは単結晶シリコン、
７ｂは酸化膜である。これを図５に示すように単結晶シ
リコンウェーハ７，８の活性層の厚さが２０μｍになる
まで研削する。次に、単結晶シリコンウェーハ７，８の
活性層の厚さが１μｍになるまで研磨して貼り合わせＳ
ＯＩ基板を完成させた。なお、支持基板５に単結晶シリ
コンウェーハを貼り合わせる際、前記ウェーハ相互の間
に隙間を設けてもよい。また、活性層の厚さを０．１μ
ｍ程度に仕上げる場合は、活性層表面にプラズマエッチ
ングを施す。
【００１０】図６はシステムオンチップ用ＳＯＩ基板の
説明図で、支持基板５に酸化膜を介して複数種類の単結
晶シリコンウェーハが貼り合わされている。たとえば、
単結晶シリコンウェーハ９はＣＰＵ用として抵抗率１〜
２Ωｃｍのもの、単結晶シリコンウェーハ１０はメモリ
用として抵抗率１０〜１５Ωｃｍのものである。これら
のウェーハはいずれもチップサイズに形成されていて、
エレクトロニクス・システムとして最終的に配置される
位置にそれぞれ貼り合わされているので、一対のウェー
ハ１１または一群のウェーハによって前記システムが完
成する。このような貼り合わせＳＯＩ基板では従来の配
線は一部を除いて不要となる。
説明図で、支持基板５に酸化膜を介して複数種類の単結
晶シリコンウェーハが貼り合わされている。たとえば、
単結晶シリコンウェーハ９はＣＰＵ用として抵抗率１〜
２Ωｃｍのもの、単結晶シリコンウェーハ１０はメモリ
用として抵抗率１０〜１５Ωｃｍのものである。これら
のウェーハはいずれもチップサイズに形成されていて、
エレクトロニクス・システムとして最終的に配置される
位置にそれぞれ貼り合わされているので、一対のウェー
ハ１１または一群のウェーハによって前記システムが完
成する。このような貼り合わせＳＯＩ基板では従来の配
線は一部を除いて不要となる。
【００１１】本実施例では支持基板として直径が２４イ
ンチの多結晶シリコンウェーハを用いたが、これに限る
ものではなく、たとえば３２インチの多結晶シリコンウ
ェーハあるいはガラス板、セラミックス板または金属板
など、その世代において利用可能な大口径のウェーハを
用いることができる。また、酸化処理を施さない単結晶
シリコンウェーハと前記支持基板との貼り合わせに際し
て本発明による製造方法を応用してもよい。
ンチの多結晶シリコンウェーハを用いたが、これに限る
ものではなく、たとえば３２インチの多結晶シリコンウ
ェーハあるいはガラス板、セラミックス板または金属板
など、その世代において利用可能な大口径のウェーハを
用いることができる。また、酸化処理を施さない単結晶
シリコンウェーハと前記支持基板との貼り合わせに際し
て本発明による製造方法を応用してもよい。
【００１２】
【発明の効果】以上説明したように本発明によれば、貼
り合わせＳＯＩ基板の支持基板に多結晶シリコン、ガラ
ス、セラミックスまたは金属を用い、この上に特定の形
状に加工された単結晶シリコンウェーハを複数個貼り合
わせることにしたので、単結晶シリコンを支持基板とし
ていたときには実現不可能な大口径のＳＯＩ基板を、高
い良品率で得ることができる。また、前記方法を利用し
てシステムオンチップ用ＳＯＩ基板を製造することによ
り、エレクトロニクス・システムの生産性向上が可能と
なる。
り合わせＳＯＩ基板の支持基板に多結晶シリコン、ガラ
ス、セラミックスまたは金属を用い、この上に特定の形
状に加工された単結晶シリコンウェーハを複数個貼り合
わせることにしたので、単結晶シリコンを支持基板とし
ていたときには実現不可能な大口径のＳＯＩ基板を、高
い良品率で得ることができる。また、前記方法を利用し
てシステムオンチップ用ＳＯＩ基板を製造することによ
り、エレクトロニクス・システムの生産性向上が可能と
なる。
【図１】支持基板の製造工程を示す説明図である。
【図２】ＳＯＩウェーハの製造工程を示す説明図であ
る。
る。
【図３】支持基板にＳＯＩウェーハを貼り合わせた状態
を示す説明図である。
を示す説明図である。
【図４】貼り合わせＳＯＩ基板の断面説明図である。
【図５】ＳＯＩ基板の活性層を研削した状態を示す説明
図である。
図である。
【図６】システムオンチップ用ＳＯＩ基板の説明図であ
る。
る。
４ 多結晶シリコンロッド ５ 支持基板 ６ 単結晶シリコンロッド ７，８，９，１０ 単結晶シリコンウェーハ ７ｂ 酸化膜
Claims (4)
- 【請求項１】 鏡面加工ならびに酸化処理を行った特定
の形状の無転位単結晶シリコンウェーハを、鏡面加工を
施した大口径の多結晶シリコン、ガラス、セラミックス
または金属からなる支持基板に貼り合わせた後、前記無
転位単結晶シリコンウェーハを所定の厚さに研磨するこ
とを特徴とする貼り合わせＳＯＩ基板の製造方法。 - 【請求項２】 前記特定の形状が、正六角形、正四角
形、長方形または正三角形であることを特徴とする請求
項１の貼り合わせＳＯＩ基板の製造方法。 - 【請求項３】 その世代の技術では製造不可能な大口径
の単結晶シリコンウェーハと同等以上の直径を有する多
結晶シリコン、ガラス、セラミックスまたは金属からな
る支持基板に、特定の形状に加工した複数個の無転位単
結晶シリコンウェーハを酸化膜を介して貼り合わせたこ
とを特徴とする貼り合わせＳＯＩ基板。 - 【請求項４】 前記支持基板に、エレクトロニクス・シ
ステムを構成するために必要な複数種類の無転位単結晶
シリコンウェーハをそれぞれ所定の位置に貼り合わせた
ことを特徴とする請求項３の貼り合わせＳＯＩ基板。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18651694A JPH0832038A (ja) | 1994-07-15 | 1994-07-15 | 貼り合わせｓｏｉ基板の製造方法および貼り合わせｓｏｉ基板 |
| TW084113188A TW330303B (en) | 1994-07-15 | 1995-12-11 | Manufacturing method of bonding SOI substrate and bonding SOI substrate |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18651694A JPH0832038A (ja) | 1994-07-15 | 1994-07-15 | 貼り合わせｓｏｉ基板の製造方法および貼り合わせｓｏｉ基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0832038A true JPH0832038A (ja) | 1996-02-02 |
Family
ID=16189870
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18651694A Pending JPH0832038A (ja) | 1994-07-15 | 1994-07-15 | 貼り合わせｓｏｉ基板の製造方法および貼り合わせｓｏｉ基板 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JPH0832038A (ja) |
| TW (1) | TW330303B (ja) |
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10311354A (ja) * | 1997-05-12 | 1998-11-24 | Sumitomo Electric Ind Ltd | 車両ブレーキ用制振装置 |
| JPH1187200A (ja) * | 1997-09-05 | 1999-03-30 | Toshiba Corp | 半導体基板及び半導体装置の製造方法 |
| JP2000036584A (ja) * | 1998-06-10 | 2000-02-02 | Lucent Technol Inc | 回路デバイスとその製造方法 |
| JP2000049065A (ja) * | 1998-07-30 | 2000-02-18 | Dowa Mining Co Ltd | 被処理体の処理方法 |
| JP2003068592A (ja) * | 2001-08-22 | 2003-03-07 | Toshiba Corp | エピタキシャル基板の製造方法、半導体素子の製造方法、及びエピタキシャル基板 |
| JP2003257804A (ja) * | 2002-02-27 | 2003-09-12 | Sony Corp | 複合基板および基板製造方法 |
| JP2003324188A (ja) * | 2002-04-30 | 2003-11-14 | Ishikawajima Harima Heavy Ind Co Ltd | 大面積単結晶シリコン基板の製造方法 |
| US6843848B2 (en) * | 2000-03-24 | 2005-01-18 | Siltronic Ag | Semiconductor wafer made from silicon and method for producing the semiconductor wafer |
| JP2009031784A (ja) * | 2007-06-29 | 2009-02-12 | Semiconductor Energy Lab Co Ltd | 表示装置およびその作製方法 |
| JP2009033139A (ja) * | 2007-06-29 | 2009-02-12 | Semiconductor Energy Lab Co Ltd | 半導体装置の製造方法 |
| WO2009028399A1 (ja) * | 2007-08-24 | 2009-03-05 | Sumco Corporation | 半導体ウェーハおよびその製造方法 |
| JP2009212505A (ja) * | 2008-02-06 | 2009-09-17 | Semiconductor Energy Lab Co Ltd | Ｓｏｉ基板の作製方法 |
| JP2010087345A (ja) * | 2008-10-01 | 2010-04-15 | Semiconductor Energy Lab Co Ltd | 半導体基板の作製方法 |
| JP2016117641A (ja) * | 2014-12-17 | 2016-06-30 | 日本電気硝子株式会社 | 支持ガラス基板及びこれを用いた積層体 |
-
1994
- 1994-07-15 JP JP18651694A patent/JPH0832038A/ja active Pending
-
1995
- 1995-12-11 TW TW084113188A patent/TW330303B/zh not_active IP Right Cessation
Cited By (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10311354A (ja) * | 1997-05-12 | 1998-11-24 | Sumitomo Electric Ind Ltd | 車両ブレーキ用制振装置 |
| JPH1187200A (ja) * | 1997-09-05 | 1999-03-30 | Toshiba Corp | 半導体基板及び半導体装置の製造方法 |
| JP2000036584A (ja) * | 1998-06-10 | 2000-02-02 | Lucent Technol Inc | 回路デバイスとその製造方法 |
| JP2000049065A (ja) * | 1998-07-30 | 2000-02-18 | Dowa Mining Co Ltd | 被処理体の処理方法 |
| US6843848B2 (en) * | 2000-03-24 | 2005-01-18 | Siltronic Ag | Semiconductor wafer made from silicon and method for producing the semiconductor wafer |
| JP2003068592A (ja) * | 2001-08-22 | 2003-03-07 | Toshiba Corp | エピタキシャル基板の製造方法、半導体素子の製造方法、及びエピタキシャル基板 |
| JP2003257804A (ja) * | 2002-02-27 | 2003-09-12 | Sony Corp | 複合基板および基板製造方法 |
| JP2003324188A (ja) * | 2002-04-30 | 2003-11-14 | Ishikawajima Harima Heavy Ind Co Ltd | 大面積単結晶シリコン基板の製造方法 |
| JP2009031784A (ja) * | 2007-06-29 | 2009-02-12 | Semiconductor Energy Lab Co Ltd | 表示装置およびその作製方法 |
| JP2009033139A (ja) * | 2007-06-29 | 2009-02-12 | Semiconductor Energy Lab Co Ltd | 半導体装置の製造方法 |
| US8431451B2 (en) | 2007-06-29 | 2013-04-30 | Semicondutor Energy Laboratory Co., Ltd. | Display device and method for manufacturing the same |
| WO2009028399A1 (ja) * | 2007-08-24 | 2009-03-05 | Sumco Corporation | 半導体ウェーハおよびその製造方法 |
| JP5294087B2 (ja) * | 2007-08-24 | 2013-09-18 | 株式会社Ｓｕｍｃｏ | 半導体ウェーハおよびその製造方法 |
| JP2009212505A (ja) * | 2008-02-06 | 2009-09-17 | Semiconductor Energy Lab Co Ltd | Ｓｏｉ基板の作製方法 |
| JP2010087345A (ja) * | 2008-10-01 | 2010-04-15 | Semiconductor Energy Lab Co Ltd | 半導体基板の作製方法 |
| JP2016117641A (ja) * | 2014-12-17 | 2016-06-30 | 日本電気硝子株式会社 | 支持ガラス基板及びこれを用いた積層体 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW330303B (en) | 1998-04-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3395661B2 (ja) | Ｓｏｉウエーハの製造方法 | |
| JP2856030B2 (ja) | 結合ウエーハの製造方法 | |
| JPH0832038A (ja) | 貼り合わせｓｏｉ基板の製造方法および貼り合わせｓｏｉ基板 | |
| JPH01315159A (ja) | 誘電体分離半導体基板とその製造方法 | |
| JP2001509095A (ja) | 大きな寸法を有した半導体材料ウェハの作製方法ならびに絶縁体上に半導体を配したタイプの基板の作製に際しての得られた基板の利用 | |
| JP2000331899A (ja) | Ｓｏｉウェーハの製造方法およびｓｏｉウェーハ | |
| JP3033655B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| JPH0312775B2 (ja) | ||
| JP2699359B2 (ja) | 半導体基板の製造方法 | |
| JP2561735B2 (ja) | 液晶表示装置の製造方法 | |
| JPH01259539A (ja) | Ｓｏｉ基板及びその製造方法 | |
| JPH01184927A (ja) | 大面積半導体基板の製造方法 | |
| JPH0488657A (ja) | 半導体装置とその製造方法 | |
| JPS6046019A (ja) | 単結晶シリコン薄膜をそなえた非晶質基板およびその製造方法 | |
| US4411060A (en) | Method of manufacturing dielectrically-isolated single-crystal semiconductor substrates | |
| JPH0722315A (ja) | 半導体膜の製造方法 | |
| JP2857456B2 (ja) | 半導体膜の製造方法 | |
| JPH10256200A (ja) | 半導体基板およびその製造方法 | |
| JPH0324719A (ja) | 単結晶膜の形成方法及び結晶物品 | |
| JPS5828731B2 (ja) | ゼツエンキバンジヨウヘノ シリコンソウサクセイホウホウ | |
| JP2003179216A (ja) | Ｓｏｉウエーハ | |
| JPH1126337A (ja) | 貼り合わせ基板の作製方法 | |
| JPH05129309A (ja) | 張り合わせ基板 | |
| JPH04267518A (ja) | 半導体薄膜素子の製造方法 | |
| JP2866262B2 (ja) | 半導体基板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040406 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040602 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040907 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041108 |
|
| A02 | Decision of refusal |
Effective date: 20050208 Free format text: JAPANESE INTERMEDIATE CODE: A02 |