JPH08317431A - Signal generator, position detector and image correction device - Google Patents
Signal generator, position detector and image correction deviceInfo
- Publication number
- JPH08317431A JPH08317431A JP12339795A JP12339795A JPH08317431A JP H08317431 A JPH08317431 A JP H08317431A JP 12339795 A JP12339795 A JP 12339795A JP 12339795 A JP12339795 A JP 12339795A JP H08317431 A JPH08317431 A JP H08317431A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- test pattern
- correction
- address
- waveform
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Video Image Reproduction Devices For Color Tv Systems (AREA)
- Testing, Inspecting, Measuring Of Stereoscopic Televisions And Televisions (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、カラ−テレビジョン受
像機の画像歪みを補正する装置に関し、画像歪み検出用
のテストパターンを発生する信号発生装置と、表示画面
での３原色の位置ずれを検出する位置検出装置と、コン
バ−ゼンスや幾何学歪補正を自動的に行う画像補正装置
に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a device for correcting image distortion of a color television receiver, and a signal generator for generating a test pattern for detecting image distortion and a positional deviation of three primary colors on a display screen. The present invention relates to a position detection device for detecting a position and an image correction device for automatically performing convergence and geometric distortion correction.
【０００２】[0002]
【従来の技術】一般に、３原色を発光する投射管を用い
てスクリーンに映像を拡大投射する投射型ディスプレイ
において、３原色投射管のスクリーンに対する集中角
や、投射型ディスプレイのスクリーンに対する投射角な
どの光学的条件により、画像の投射歪である幾何学歪や
ミスコンバーゼンスが生じる。2. Description of the Related Art Generally, in a projection type display for enlarging and projecting an image on a screen using a projection tube which emits light of three primary colors, such as a concentration angle of the three primary color projection tubes with respect to the screen and a projection angle of the projection type display with respect to the screen. Due to optical conditions, geometric distortion, which is image distortion, and misconvergence occur.
【０００３】投射型ディスプレイでは幾何学歪やコンバ
ーゼンスの調整が非常に複雑であり、手動では調整時間
がかかるため、自動的に調整を行う方法として、特公平
６−３２４８６号公報、登録１６８５７２４号の自動コ
ンバーゼンス補正方式が提案されている。またコンバ−
ゼンス調整後、受像機の電気的・材質的・機構的変動や
地磁気などの影響により発生するコンバ−ゼンスドリフ
トを自動的に調整する方法として、特公平６−９３９３
号公報、特公平６−５９６０号公報、米国特許４８５７
９９８号公報、特開昭６３−４８９８７号公報、特開平
４−３０７８８９号公報の信号発生装置や位置検出装置
および画像補正装置が提案されている。Since adjustment of geometrical distortion and convergence is very complicated in a projection type display and adjustment takes a long time manually, as a method for performing automatic adjustment, Japanese Patent Publication No. 6-32486 and Registration No. 1685724 disclose. An automatic convergence correction method has been proposed. Also convert
Japanese Patent Publication No. 6-9393 is a method for automatically adjusting the convergence drift that occurs due to the influence of the electric / material / mechanical fluctuations of the receiver and the geomagnetism after the presence adjustment.
Japanese Patent Publication No. 6-5960, US Patent No. 4857.
The signal generating device, the position detecting device, and the image correcting device have been proposed in Japanese Patent Application Laid-Open No. 998, Japanese Patent Application Laid-Open No. 63-48987, and Japanese Patent Application Laid-Open No. 4-307889.
【０００４】コンバーゼンスドリフトは、投射管のネッ
クチャ−ジ、ガンセンタ−ドリフト等や、各駆動出力回
路のドリフト、コンバ−ゼンスヨ−クや偏向ヨークの材
質的な感度変動、また地磁気や輸送などの機構的変動な
どが組み合わさったものである。Convergence drift is caused by neck charge of a projection tube, gun center drift, etc., drift of each drive output circuit, material sensitivity fluctuations of a convergence yoke or a deflection yoke, and a mechanism such as geomagnetism or transportation. It is a combination of fluctuations.
【０００５】図４４に自動的にコンバーゼンス調整を行
う従来の画像補正装置や、この装置に用いられる信号発
生装置（特開平４−３０７８８９号公報「スタテイクコ
ンバーゼンス回路」）の基本構成を示す。偏向電流の波
形と同じの垂直鋸歯状波３５１と水平鋸歯状波３３６は
比較器３５３、３３８に入力され、単安定マルチバイブ
レータ３４０に入力される。鋸歯状波信号と基準電位３
５２、３３７が比較され、この比較出力により左右・上
下のズレチェック信号を発生しているため、走査周波数
や画面サイズが変化してもチェック用信号の表示位置が
変化しないため、安定な自動コンバーゼンス調整を行う
ことができる。FIG. 44 shows a basic configuration of a conventional image correction device for automatically performing convergence adjustment and a signal generator used in this device (Japanese Patent Laid-Open No. 4-307889 "Static Convergence Circuit"). The vertical sawtooth wave 351 and the horizontal sawtooth wave 336, which have the same waveform as the deflection current, are input to the comparators 353 and 338 and the monostable multivibrator 340. Sawtooth signal and reference potential 3
52, 337 are compared, and the left and right, up and down shift check signals are generated by this comparison output, so the display position of the check signal does not change even if the scanning frequency or screen size changes, so stable automatic convergence is achieved. Adjustments can be made.
【０００６】図４５は自動的にドリフト調整を行う従来
の画像補正装置（米国特許４８５７９９８号公報「コン
バーゼンス装置」）の基本構成図である。スクリーン４
１３の周辺部に配置されたフォトセンサ４１４、４１５
で検出用テスト信号４１６、４１７が検出される。この
検出信号を位置検出回路４１８に与え、コンバーゼンス
の誤差値を求める。これによりコンバーゼンス補正回路
４２１を介してディスプレイのコンバーゼンスドリフト
を自動的に調整している。こうして投射スクリーン上に
画像を表示した状態で、自動的にドリフト調整を行うこ
とができる。FIG. 45 is a basic configuration diagram of a conventional image correction apparatus (“convergence apparatus” in US Pat. No. 4,857,998) for automatically adjusting a drift. Screen 4
Photosensors 414 and 415 arranged in the periphery of 13
The detection test signals 416 and 417 are detected at. This detection signal is applied to the position detection circuit 418 to obtain the convergence error value. Thereby, the convergence drift of the display is automatically adjusted via the convergence correction circuit 421. In this way, the drift adjustment can be automatically performed while the image is displayed on the projection screen.
【０００７】[0007]
【発明が解決しようとする課題】しかしながら前記のよ
うな構成では、偏向電流の波形と同じ鋸歯状波よりチェ
ック用信号を作成することにより、走査周波数や画面サ
イズが変化しても信号の表示位置が変化せず安定な自動
コンバーゼンス調整を行うようにしている。そしてチェ
ック用信号のパルス幅は単安定マルチバイブレータで設
定して、高周波の信号を発生している。このような方法
では飛越・順次走査などの走査方式や走査周波数の変化
に応じて信号位置が変動し、この変動量が調整精度に依
存する。また格子状の高周波成分を含む信号を発生さ
せ、輝度分布は山形状の格子状パターンであるため、パ
ルス幅の設置には各走査周波数で最適になるように再設
定しなければならないいう問題点があった。However, in the above configuration, the check signal is generated from the same sawtooth wave as the deflection current waveform, so that the display position of the signal is changed even if the scanning frequency or the screen size changes. The stable automatic convergence adjustment does not change. The pulse width of the check signal is set by a monostable multivibrator to generate a high frequency signal. In such a method, the signal position fluctuates according to the scanning method such as interlace / sequential scanning or the change of the scanning frequency, and the fluctuation amount depends on the adjustment accuracy. In addition, since a signal containing a grid-shaped high-frequency component is generated and the luminance distribution is a mountain-shaped grid pattern, it is necessary to reset the pulse width so that it is optimal for each scanning frequency. was there.
【０００８】また、画面の周辺部に検出器を設けて検出
する場合、精度よく検出するためには複雑な信号処理が
必要で、回路規模が大きくなるという問題点を有してい
た。また装置のコンバ−ゼンスドリフトと画面位相の変
動を考えると、検出器の受光面積としては大きいものが
必要であり、検出部としては非常に高価なセンサが必要
であるという問題点があった。Further, when a detector is provided in the peripheral portion of the screen for detection, complicated signal processing is required for accurate detection, and there is a problem that the circuit scale becomes large. Further, considering the convergence drift of the device and the fluctuation of the screen phase, there is a problem that a large light receiving area of the detector is required and a very expensive sensor is required as the detecting portion.
【０００９】本発明はこのような従来の問題点に鑑みて
なされたものであって、カラーディプレイ装置におい
て、画像の幾何学歪やコンバ−ゼンス調整を行うに際
し、偏向波形の中心軸上に対して対称な２次元アドレス
信号より調整用パターン信号や補正信号を発生して安定
で高精度の信号発生及び位置検出装置を実現すること
と、この信号発生と位置検出装置を用いて短時間でかつ
高精度に幾何学歪やコンバ−ゼンス調整を行うことがで
きる画像補正装置を提供することを目的とする。The present invention has been made in view of the above conventional problems, and in the color display device, when the geometrical distortion of the image or the convergence adjustment is performed, the central axis of the deflection waveform is adjusted. On the other hand, by generating an adjustment pattern signal and a correction signal from a symmetrical two-dimensional address signal to realize a stable and highly accurate signal generation and position detection device, and by using this signal generation and position detection device It is also an object of the present invention to provide an image correction device capable of highly accurately adjusting geometric distortion and convergence.
【００１０】[0010]
【課題を解決するための手段】本願第１の発明は、偏向
波形より偏向中心軸に対して対称な２次元的なアドレス
信号を発生するアドレス発生手段と、前記アドレス発生
手段からのアドレス信号に基づいてテストパターンを発
生するテストパターン発生手段とを具備することを特徴
とするものである。According to a first aspect of the present invention, an address generating means for generating a two-dimensional address signal symmetrical with respect to a deflection center axis from a deflection waveform and an address signal from the address generating means are provided. And a test pattern generating means for generating a test pattern based on the test pattern.
【００１１】本願第２の発明は、偏向波形より偏向中心
軸に対して対称な２次元的なアドレス信号を発生するア
ドレス発生手段と、前記アドレス発生手段からのアドレ
ス信号に基づいて補正信号を発生する補正信号発生手段
とを具備することを特徴とするものである。According to a second aspect of the present invention, address generating means for generating a two-dimensional address signal symmetrical with respect to a deflection center axis from a deflection waveform, and a correction signal based on the address signal from the address generating means. And a correction signal generating means for performing the same.
【００１２】本願第３の発明は、偏向波形より偏向中心
軸に対して対称な２次元的なアドレス信号を発生するア
ドレス発生手段と、補正データが記憶された記憶手段
と、前記記憶手段からの補正データを前記アドレス信号
に基づき読み出す読出手段と、前記読出手段からの補正
データの極性を偏向中心軸上に対して切り換えて補正信
号を発生する補正信号発生手段とを具備することを特徴
とするものである。According to a third aspect of the present invention, address generating means for generating a two-dimensional address signal symmetrical with respect to a deflection center axis from a deflection waveform, storage means for storing correction data, and the storage means are provided. It is characterized by further comprising: reading means for reading the correction data based on the address signal; and correction signal generating means for switching the polarity of the correction data from the reading means with respect to the deflection center axis to generate the correction signal. It is a thing.
【００１３】本願第４の発明は、表示画面の所定位置に
設けられ、前記表示画面に沿って複数の光検出素子を隣
接して配置した複数の光検出部と、表示画面に対応した
偏向波形より前記光検出部で受光できる位置に発生する
テストパターン発生手段と、前記各光検出素子に対して
表示画面上の２次元座標を割り当て、前記各光検出素子
の出力を、割り当てられた座標で重み付け加算すること
により、前記テストパターンの表示位置を算出する位置
算出手段とを具備することを特徴とするものである。According to a fourth aspect of the present invention, a plurality of photodetector portions are provided at predetermined positions on the display screen, and a plurality of photodetector elements are arranged adjacent to each other along the display screen, and a deflection waveform corresponding to the display screen. 2D coordinates on the display screen are assigned to each of the photodetector elements and the test pattern generating means that is generated at a position where the photodetector can receive light, and the output of each of the photodetector elements is assigned with the assigned coordinates. And a position calculation means for calculating the display position of the test pattern by performing weighted addition.
【００１４】本願第５の発明は、表示画面の所定位置に
複数の光検出素子を配置した複数の光検出部と、表示画
面に対応した偏向波形より前記光検出部で受光できる位
置に発生するテストパターン発生手段と、前記光検出素
子で受光された信号レベルより前記テストパターンの表
示位置を算出する位置算出手段と、前記位置算出手段か
らの信号により前記テストパターンの発生タイミングを
制御するタイミング制御手段とを具備することを特徴と
するものである。According to a fifth aspect of the present invention, a plurality of photodetectors having a plurality of photodetectors arranged at predetermined positions on the display screen and a deflection waveform corresponding to the display screen are generated at positions where the photodetectors can receive light. Test pattern generating means, position calculating means for calculating the display position of the test pattern from the signal level received by the photodetector, and timing control for controlling the generation timing of the test pattern by the signal from the position calculating means. And means.
【００１５】本願第６の発明は、表示画面の所定位置で
画像光に影響を与えない領域に複数の光検出素子を配置
した光検出部と、表示画面に対応した偏向波形より前記
光検出素子で受光できる位置に発生するテストパターン
発生手段と、前記光検出素子で受光した信号レベルから
前記テストパターンの表示位置を算出するパターン位置
算出手段と、前記パターン位置算出手段の信号から、画
像歪みとしての幾何学歪とコンバーゼンス誤差を算出す
る誤差算出手段と、前記誤差算出手段の出力とより前記
画像歪みの誤差を補正する信号を作成する補正信号作成
手段とを具備することを特徴とするものである。According to a sixth aspect of the present invention, a photodetector having a plurality of photodetectors arranged in a region which does not affect the image light at a predetermined position on the display screen, and the photodetector based on a deflection waveform corresponding to the display screen. From the signal level received by the photodetector, the pattern position calculating means for calculating the display position of the test pattern from the signal level received by the photodetector, and the signal of the pattern position calculating means as image distortion. Error correction means for calculating the geometric distortion and the convergence error, and a correction signal generation means for generating a signal for correcting the error of the image distortion from the output of the error calculation means. is there.
【００１６】[0016]
【作用】このような特徴を有する本願第１の発明によれ
ば、偏向波形より偏向中心軸に対称な２次元的なアドレ
ス信号を発生し、このアドレス信号に基づいてテストパ
ターンを発生する。こうすると走査周波数や画面サイズ
の変化に対しても、常に偏向中心軸に対称な２次元的位
置にテストパターンを発生できる。According to the first aspect of the present invention having such a feature, a two-dimensional address signal symmetrical to the deflection center axis is generated from the deflection waveform, and a test pattern is generated based on this address signal. This makes it possible to generate a test pattern at a two-dimensional position which is always symmetrical with respect to the deflection center axis even when the scanning frequency or the screen size changes.
【００１７】また本願第２の発明によれば、偏向波形よ
り偏向中心軸に対称な２次元的なアドレス信号を発生
し、このアドレス信号に基づいて補正信号を発生する。
こうすると走査周波数や画面サイズの変化に対しても、
常に偏向中心軸に対称な２次元的位置に補正信号が発生
されるため、高精度の画像歪みの補正が行える。According to the second invention of the present application, a two-dimensional address signal symmetrical to the deflection center axis is generated from the deflection waveform, and the correction signal is generated based on this address signal.
By doing this, even if the scanning frequency or screen size changes,
Since the correction signal is always generated at a two-dimensional position symmetrical with respect to the deflection center axis, highly accurate image distortion correction can be performed.
【００１８】また本願第３の発明によれば、偏向波形よ
り偏向中心軸に対称な２次元的なアドレス信号を発生
し、このアドレス信号に基づいて補正信号を発生する。
こうすると走査周波数や画面サイズの変化に対しても、
常に偏向中心軸に対称な２次元的位置に補正信号を発生
できるとともに、アドレス数とパターン発生用ＲＯＭ容
量が少なく、また量子化ビット数を約２倍に拡大でき高
精度の補正が実現できる。According to the third invention of the present application, a two-dimensional address signal symmetrical to the deflection center axis is generated from the deflection waveform, and the correction signal is generated based on this address signal.
By doing this, even if the scanning frequency or screen size changes,
A correction signal can always be generated at a two-dimensional position symmetrical with respect to the deflection center axis, the number of addresses and the ROM capacity for pattern generation are small, and the number of quantization bits can be doubled to realize highly accurate correction.
【００１９】また本願第４の発明によれば、所定の位置
に配置された複数の各光検出素子に対して、表示画面上
の二次元平面座標を割り当てる。そして偏向波形よりテ
ストパターンを発生して表示し、各光検出素子の出力で
割り当てられた座標を重み付け加算すると、テストパタ
ーンの表示位置が直接算出される。こうするとテストパ
ターンのゲイン変動やその他の変動要因の影響を受けに
くく、かつテストパターンの方向とずれ量が直接検出で
きるため、短時間でかつ高精度に画像歪みが検出され
る。According to the fourth invention of the present application, two-dimensional plane coordinates on the display screen are assigned to each of the plurality of photodetecting elements arranged at a predetermined position. Then, a test pattern is generated and displayed from the deflection waveform, and the coordinates assigned by the output of each photodetecting element are weighted and added to directly calculate the display position of the test pattern. In this case, the influence of the gain variation of the test pattern and other variation factors is less likely to occur, and the direction and the amount of deviation of the test pattern can be directly detected, so that the image distortion is detected with high accuracy in a short time.
【００２０】また本願第５の発明によれば、偏向波形よ
り偏向中心軸に対称な２次元的なアドレス信号を発生
し、このアドレス信号に基づいてテストパターンを発生
する。そして光検出素子で受光された信号よりテストパ
ターンの表示位置を算出し、この算出信号によりテスト
パターンの発生タイミングを制御される。こうすると常
に安定したテストパターンが映出されるため、短時間で
高精度の画像歪みが検出される。According to the fifth aspect of the present invention, a two-dimensional address signal symmetrical to the deflection center axis is generated from the deflection waveform, and a test pattern is generated based on this address signal. Then, the display position of the test pattern is calculated from the signal received by the photodetector, and the generation timing of the test pattern is controlled by the calculated signal. In this way, a stable test pattern is always displayed, and highly accurate image distortion can be detected in a short time.
【００２１】また本願第６の発明によれば、表示画面の
所定位置で画像光に影響を与えない領域に複数の光検出
素子を配置し、この光検出素子で受光できる位置に表示
画面に対応した偏向波形よりテストパターンを発生して
検出する。こうすると有効画面内の検出が可能となるた
め高精度の画像歪みの補正が実現できる。さらに走査周
波数や画面サイズの変化に対しても、常に光検出素子上
にテストパターンを映出できるため、少ない回数でテス
トパターンのサーチを行うことができ、サーチの効率
化、調整時間の短縮化が実現できる。According to the sixth aspect of the present invention, a plurality of photo-detecting elements are arranged in a predetermined position on the display screen in a region that does not affect the image light, and the display screen corresponds to a position where the photo-detecting elements can receive light. A test pattern is generated from the deflected waveform and detected. In this way, detection within the effective screen becomes possible, so that highly accurate image distortion correction can be realized. Further, even if the scanning frequency or screen size changes, the test pattern can always be displayed on the photodetector, so the test pattern can be searched with a small number of times, improving the efficiency of the search and shortening the adjustment time. Can be realized.
【００２２】[0022]
【実施例】本発明の第１実施例における信号発生装置に
ついて図面を参照しつつ説明する。図１は信号発生装置
の全体構成を示すブロック図である。図２と図３は各部
の動作波形図、図４がテストパターンの表示画面図であ
る。DESCRIPTION OF THE PREFERRED EMBODIMENTS A signal generator according to a first embodiment of the present invention will be described with reference to the drawings. FIG. 1 is a block diagram showing the overall configuration of the signal generator. 2 and 3 are operation waveform diagrams of respective parts, and FIG. 4 is a display screen diagram of the test pattern.
【００２３】図１において、アドレス発生回路２８は偏
向回路などの偏向波形より偏向中心軸に対して対称な２
次元的なアドレス信号を発生し、テストパターン発生回
路１はこのアドレス信号に基づき、常に同一の２次元的
位置に幾何学歪やコンバーゼンス調整用の格子状のクロ
スハッチなどのテストパターンを発生する回路で構成さ
れている。In FIG. 1, the address generation circuit 28 has a symmetry 2 with respect to the deflection center axis from the deflection waveform of the deflection circuit or the like.
A circuit for generating a dimensional address signal, and a test pattern generating circuit 1 for constantly generating a test pattern such as a geometrical distortion or a lattice-shaped crosshatch for convergence adjustment at the same two-dimensional position based on the address signal. It is composed of.
【００２４】このように構成された本実施例のアドレス
発生回路２８とテストパターン発生回路１で構成された
信号発生装置３０の動作を図２と図３の動作波形図、図
４の表示画面図を用いて詳しく説明する。The operation of the signal generating device 30 constituted by the address generating circuit 28 and the test pattern generating circuit 1 of the present embodiment thus constructed is shown in FIG. 2 and FIG. 3 operation waveform diagrams, and FIG. 4 display screen diagram. Will be described in detail.
【００２５】まず垂直方向のテストパターン発生は、１
垂直走査周期（図２（ａ））に同期した図２（ｂ）に示
す垂直ノコギリ波形は比較器３１の＋端子に入力され、
図２（ｃ）に示す垂直方向の偏向中心軸に対して対称と
なるデューティー比５０％の信号が比較器３１から出力
される。この信号はスイッチ回路３２（ＳＷ）の切換パ
ルスとして入力され図２（ｂ）に示す垂直ノコギリ波形
を切り換え図２（ｄ）に示す偏向中心に対して対称な三
角偏向波形を作成している。この信号は比較器３３に入
力され、基準電位３４（Ｖref3）を比較し、図２（ｅ）
（ｆ）に示す画面上下のアドレス信号が出力される。比
較器３１からの画面中心と比較器３３からの画面上下の
アドレス信号はＯＲ回路３５でＯＲされ出力される。図
２（ｇ）に示すＯＲ回路３５から信号（拡大）はフリッ
プフロップ回路（ＦＦ）３６で図２（ｈ）に示す水平同
期信号でラッチされて図２（ｉ）に示す水平同期信号に
同期した信号が出力される。この信号はカウンタ回路３
７に入力され図２（ｊ）に示す１水平走査期間のパルス
幅に設定され、図２（ｋ）に示す格子状のうち横バーの
みのテストパターンが出力される。First, the test pattern generation in the vertical direction is 1
The vertical sawtooth waveform shown in FIG. 2B synchronized with the vertical scanning period (FIG. 2A) is input to the + terminal of the comparator 31,
A signal having a duty ratio of 50%, which is symmetrical with respect to the vertical deflection center axis shown in FIG. 2C, is output from the comparator 31. This signal is input as a switching pulse of the switch circuit 32 (SW) to switch the vertical sawtooth waveform shown in FIG. 2 (b) to create a triangular deflection waveform symmetrical with respect to the deflection center shown in FIG. 2 (d). This signal is input to the comparator 33, which compares the reference potential 34 (Vref3) and
The address signals at the top and bottom of the screen shown in (f) are output. The center of the screen from the comparator 31 and the address signals at the top and bottom of the screen from the comparator 33 are ORed by the OR circuit 35 and output. The signal (enlarged) from the OR circuit 35 shown in FIG. 2 (g) is latched by the flip-flop circuit (FF) 36 with the horizontal synchronizing signal shown in FIG. 2 (h) and synchronized with the horizontal synchronizing signal shown in FIG. 2 (i). Signal is output. This signal is the counter circuit 3
7 and is set to the pulse width of one horizontal scanning period shown in FIG. 2 (j), and the test pattern of only the horizontal bar in the grid pattern shown in FIG. 2 (k) is output.
【００２６】次に水平方向のテストパターン発生も同様
に、１水平走査周期（図３（ａ））のに同期した図３
（ｂ）に示す水平ノコギリ波形は比較器３９の＋端子に
入力され、図３（ｃ）に示す水平方向の偏向中心軸に対
して対称となるデューティー比５０％の信号が比較器３
９から出力される。この信号はスイッチ回路４０（Ｓ
Ｗ）の切換パルスとして入力され図３（ｂ）に示す水平
ノコギリ波形を切り換え図３（ｄ）の偏向中心に対して
対称な三角偏向波形を作成している。Next, generation of the test pattern in the horizontal direction is similarly performed in FIG. 3 synchronized with one horizontal scanning period (FIG. 3A).
The horizontal sawtooth waveform shown in (b) is input to the + terminal of the comparator 39, and a signal having a duty ratio of 50% which is symmetrical with respect to the horizontal deflection center axis shown in FIG.
It is output from 9. This signal is sent to the switch circuit 40 (S
The horizontal sawtooth waveform shown in FIG. 3 (b) is input as the switching pulse of (W) to create a triangular deflection waveform symmetrical with respect to the deflection center of FIG. 3 (d).
【００２７】この信号は比較器４１に入力され、基準電
位４２（Ｖref1）と比較して図３（ｅ）（ｆ）に示す画
面左右のアドレス信号が出力される。比較器３９からの
画面中心と比較器４１からの画面左右のアドレス信号は
ＯＲ回路４３でＯＲされ出力される。この信号は単安定
モノマルチバイブレータ回路（ＭＭ）４４で水平走査周
期に対して一定のパルス幅になるように設定され図３
（ｈ）に示す信号が出力される。この信号はノコギリ波
形発生回路４５に入力され図３（ｉ）に示す画面小領域
のノコギリ波形を発生し、この信号を比較器４６で基準
電位４７（Ｖref2）と比較して図３（ｊ）に示す数ｎｓ
〜数十ｎｓのパルス幅に設定され、図３（ｋ）に示す格
子状のうち縦バーのみのテストパターンが出力される。This signal is input to the comparator 41, and compared with the reference potential 42 (Vref1), the address signals on the left and right of the screen shown in FIGS. 3E and 3F are output. The center of the screen from the comparator 39 and the address signals on the left and right of the screen from the comparator 41 are ORed by the OR circuit 43 and output. This signal is set by the monostable mono-multivibrator circuit (MM) 44 so as to have a constant pulse width with respect to the horizontal scanning period.
The signal shown in (h) is output. This signal is input to the sawtooth waveform generation circuit 45 to generate the sawtooth waveform in the small area of the screen shown in FIG. 3I, and this signal is compared by the comparator 46 with the reference potential 47 (Vref2) to obtain the waveform shown in FIG. Number ns shown in
The pulse width is set to tens of ns and the test pattern of only the vertical bars in the grid pattern shown in FIG.
【００２８】この比較器４６からの縦バー信号とカウン
タ回路３７からの横バー信号はＯＲ回路３８でＯＲされ
る。この信号の表示画面図を図４（ａ）に示すように、
ノーマルスキャン時（図２（ｂ）、図３（ｂ）の実線）
とオーバースキャン時（図２（ｂ）、図３（ｂ）の破
線）においても、同一の画面位置に格子状のテストパタ
ーンが発生される。また図４（ｂ）にその一部を拡大し
た場合の水平方向（ｘ）と垂直方向（ｖ）の輝度分布を
示すように、例えばcos2特性にような信号ピークの存在
するテストパターンを発生している。The vertical bar signal from the comparator 46 and the horizontal bar signal from the counter circuit 37 are ORed by the OR circuit 38. A display screen diagram of this signal is as shown in FIG.
Normal scan (solid line in Figure 2 (b) and Figure 3 (b))
Even during overscan (broken lines in FIG. 2B and FIG. 3B), a grid-shaped test pattern is generated at the same screen position. Further, as shown in FIG. 4B, which shows a luminance distribution in the horizontal direction (x) and the vertical direction (v) when a part thereof is enlarged, a test pattern having a signal peak such as a cos 2 characteristic is generated. are doing.
【００２９】ここでは幾何学歪やコンバーゼンスなどの
画像歪み調整用のテストパターンとして例えば格子状の
クロスハッチ信号を発生する場合について説明したが、
偏向中心軸に対して対称な信号であれば、例えば図５に
示すような、細かなクロスハッチ信号（図５（ａ））、
ドット信号（図５（ｂ））、山形状信号（図５
（ｃ））、四角錘状信号（図５（ｄ））でもよく、また
画像歪み調整以外に信号としてランプ信号やウインドウ
信号を容易に発生できることは言うまでもない。このよ
うなカラーテレビジョン受像機に使用されるテストパタ
ーンとしては、ほとんどが画面中心軸上に対して対称で
あることが分かる。Here, a case has been described in which, for example, a grid-shaped crosshatch signal is generated as a test pattern for adjusting image distortion such as geometric distortion and convergence.
If the signal is symmetrical with respect to the deflection center axis, for example, a fine crosshatch signal as shown in FIG. 5 (FIG. 5A),
Dot signal (Fig. 5 (b)), mountain shape signal (Fig. 5)
(C)), a square pyramid-shaped signal (FIG. 5D) may be used, and needless to say, a ramp signal or a window signal can be easily generated as a signal other than the image distortion adjustment. It can be seen that most of the test patterns used for such a color television receiver are symmetrical with respect to the central axis of the screen.
【００３０】偏向波形に対応した垂直および水平方向の
ノコギリ波形は、偏向電流を電流／電圧変換した波形で
行うことができるが、コンバーゼンスや幾何学歪み補正
のための補正波形発生器を用いれば、上記ノコギリ波形
（図２と図３（ｂ））とデューティー比５０％の切換パ
ルス（図２と図３（ｃ））が発生されるような構成とな
っているため、非常に簡単な構成で実現できる。The vertical and horizontal sawtooth waveforms corresponding to the deflection waveform can be obtained by converting the deflection current into a current / voltage waveform, but if a correction waveform generator for convergence and geometric distortion correction is used, The sawtooth waveform (FIGS. 2 and 3 (b)) and the switching pulse with a duty ratio of 50% (FIGS. 2 and 3 (c)) are generated, so that the configuration is very simple. realizable.
【００３１】次に走査周波数が変化する場合においても
常に一定の表示領域にクロスハッチ信号のテストパター
ンを発生する動作について説明するため、図６の表示画
面図、図７の水平方向のテストパターン発生回路１の詳
細なブロック図、図８に動作波形図を用いる。図６
（ａ）に走査線数５００本、水平走査周波数３０ｋＨ
ｚ、また図６（ｂ）に走査線線の走査線数１０００本、
水平走査周波数６０ｋＨｚの縦バー信号を映出した場合
の走査線線の配列図を示すように、走査周波数に比例し
て水平方向のパルス幅が大きくなる（ＨW1＜ＨW2）。ま
た垂直方向のパルス幅は走査線数が変化しても、ＣＲＴ
のビームスポット特性や光学的な空間周波数特性で決定
されるためほとんど変化しないことになる。Next, in order to explain the operation of generating the test pattern of the crosshatch signal in the constant display area even when the scanning frequency changes, the display screen diagram of FIG. 6 and the horizontal test pattern generation of FIG. A detailed block diagram of the circuit 1 and an operation waveform diagram are used in FIG. Figure 6
(A) 500 scanning lines, horizontal scanning frequency 30 kHz
z, and the number of scanning lines of 1000 scanning lines in FIG.
As shown in the array diagram of scanning line lines when a vertical bar signal having a horizontal scanning frequency of 60 kHz is projected, the pulse width in the horizontal direction increases in proportion to the scanning frequency (HW1 <HW2). Also, the pulse width in the vertical direction does not change even if the number of scanning lines changes.
Since it is determined by the beam spot characteristic and the optical spatial frequency characteristic of, it hardly changes.
【００３２】このように走査周波数が変化する場合にお
いても常に図６（ａ）に示す水平方向のパルス幅を実現
する方法について述べる。図１に示すＯＲ回路４３から
の水平アドレス信号としては、図６(ａ）の低走査周波
数（図８（ａ）は水平同期信号）では図８（ｂ）、また
図６（ｂ）の高走査周波数（図８（ｃ）は水平同期信
号）では図８(ｄ）に示す信号が出力される。この信号
は単安定モノマルチバイブレータ回路（ＭＭ）４４で水
平走査周期に対してデューティー比が一定となるパルス
幅になるように帰還され、図８（ｅ）と図８（ｈ）に示
す信号が出力される。このパルスデューティー比を一定
にする帰還制御方法としては、ＭＭ回路４４からの出力
を抵抗やコンデンサで構成された積分回路５０で積分し
て直流電位に変換される。この信号は比較器４９で基準
電位Ｖref4と比較され、この比較結果がＭＭ回路４０の
時定数設定回路４８に供給されて帰還制御が行われ、パ
ルスデューティー比の一定の信号がＭＭ回路４４から出
力される。A method for always realizing the horizontal pulse width shown in FIG. 6A even when the scanning frequency changes in this way will be described. As the horizontal address signal from the OR circuit 43 shown in FIG. 1, the low scanning frequency shown in FIG. 6A (the horizontal synchronizing signal shown in FIG. 8A) is shown in FIG. 8B and the horizontal address signal shown in FIG. At the scanning frequency (the horizontal synchronizing signal in FIG. 8C), the signal shown in FIG. 8D is output. This signal is fed back by the monostable mono-multivibrator circuit (MM) 44 so that the pulse width has a constant duty ratio with respect to the horizontal scanning period, and the signals shown in FIGS. 8 (e) and 8 (h) are obtained. Is output. As a feedback control method for making the pulse duty ratio constant, the output from the MM circuit 44 is integrated by an integrating circuit 50 composed of a resistor and a capacitor to be converted into a DC potential. This signal is compared with the reference potential Vref4 by the comparator 49, the comparison result is supplied to the time constant setting circuit 48 of the MM circuit 40, feedback control is performed, and a signal with a constant pulse duty ratio is output from the MM circuit 44. To be done.
【００３３】この信号はオープンコレクタのトラインジ
スタと抵抗Ｒ1、コンデンサＣ1とで構成されたノコギリ
発生回路４５に供給され、図８（ｅ）では図８（ｆ）、
図８（ｈ）では図８（ｉ）のノコギリ波形を発生され
る。このノコギリ波信号はピーク値ホールド回路５１に
供給され、その信号のピーク値がホールドされるため、
図８（ｆ）では直流電位Ｖ1、図８（ｉ）では直流電位
Ｖ2が出力される。この直流電位信号は抵抗Ｒ2とＲ3で
構成された分圧回路で基準電位を作成し、図８（ｆ）
（ｉ）の基準信号（Ｖref3.4）と前記ノコギリ波信号が
比較器４６に供給され、比較器４６からは図８（ｇ）
（ｊ）の水平走査周波数に対応したパルス幅（ＨW4＜Ｈ
W3）に設定されたテストパターンが出力される。したが
って、走査周波数が変化する場合においても常に一定の
表示領域にクロスハッチ信号のテストパターンを発生す
ることができる。This signal is supplied to a sawtooth generator circuit 45 which is composed of an open collector transistor, a resistor R1, and a capacitor C1, and in FIG. 8 (e), FIG. 8 (f),
In FIG. 8 (h), the sawtooth waveform of FIG. 8 (i) is generated. This sawtooth wave signal is supplied to the peak value holding circuit 51, and the peak value of the signal is held,
The DC potential V1 is output in FIG. 8 (f), and the DC potential V2 is output in FIG. 8 (i). This DC potential signal is used as a reference potential by a voltage dividing circuit composed of resistors R2 and R3.
The reference signal (Vref3.4) of (i) and the sawtooth wave signal are supplied to the comparator 46, and the comparator 46 outputs the signal shown in FIG.
(J) pulse width corresponding to the horizontal scanning frequency (HW4 <H
The test pattern set in W3) is output. Therefore, even when the scanning frequency changes, the test pattern of the crosshatch signal can be generated in a constant display area.
【００３４】このように本実施例によれば、偏向波形よ
り偏向中心軸に対称な２次元的なアドレス信号を発生
し、このアドレス信号に基づいてテストパターンを発生
する。こうすると走査周波数や画面サイズの変化に対し
ても、常に偏向中心軸に対称な２次元的位置にテストパ
ターンを発生できるとともに、アドレス数とパターン発
生用ＲＯＭ容量が少なくてすみ回路構成が簡単である。As described above, according to this embodiment, a two-dimensional address signal symmetrical to the deflection center axis is generated from the deflection waveform, and a test pattern is generated based on this address signal. In this way, the test pattern can always be generated at a two-dimensional position symmetrical with respect to the deflection center axis even if the scanning frequency or screen size changes, and the number of addresses and the ROM capacity for pattern generation are small, and the circuit configuration is simple. is there.
【００３５】次に本発明の第２実施例における信号発生
装置について図面を参照しつつ説明する。図９は第２実
施例の信号発生装置のブロック図である。図９において
第１実施例と同一部分は同一の符号を付け、詳細な説明
は省略する。本図においてアドレス発生回路５８は偏向
波形より偏向中心軸に対称な２次元的なアドレス信号を
発生する。補正信号発生回路５９はこのアドレス信号に
基づき補正信号を発生する装置である。Next, a signal generator according to the second embodiment of the present invention will be described with reference to the drawings. FIG. 9 is a block diagram of the signal generator of the second embodiment. In FIG. 9, the same parts as those in the first embodiment are designated by the same reference numerals, and detailed description thereof will be omitted. In the figure, the address generation circuit 58 generates a two-dimensional address signal symmetrical to the deflection center axis from the deflection waveform. The correction signal generation circuit 59 is a device that generates a correction signal based on this address signal.
【００３６】次に本実施例の補正信号発生の動作につい
て説明するため図１０の動作波形図を用いる。本処理で
は、水平・垂直方向の補正信号発生は同様の処理である
ため、ここでは、水平方向の補正信号発生についてのみ
説明する。１水平走査周期（図１０（ａ））のに同期し
た図１０（ｂ）に示す水平ノコギリ波形は比較器３９の
＋端子に入力され、図１０（ｃ）に示す水平方向の偏向
中心軸に対して対称となるデューティー比５０％の信号
が比較器３９から出力される。Next, the operation waveform diagram of FIG. 10 will be used to explain the operation of generating the correction signal of the present embodiment. In this process, generation of the correction signal in the horizontal / vertical direction is the same process, so here, only generation of the correction signal in the horizontal direction will be described. The horizontal sawtooth waveform shown in FIG. 10 (b) synchronized with one horizontal scanning period (FIG. 10 (a)) is input to the + terminal of the comparator 39, and is applied to the horizontal deflection center axis shown in FIG. 10 (c). A signal having a duty ratio of 50%, which is symmetrical with respect to the output signal, is output from the comparator 39.
【００３７】この信号はスイッチ回路４０（ＳＷ）の切
換パルスとして入力され図１０（ｂ）に示す水平ノコギ
リ波形を切り換え図１０（ｄ）の偏向中心に対して対称
な三角偏向波形を作成している。この信号は例えば量子
化３ビット（８ステップ）のＡ／Ｄ変換器５２に入力さ
れ、Ａ／Ｄ変換されて画面左右のアドレス信号が出力さ
れる。比較器３９からの画面中心とＡ／Ｄ変換器５３か
らの画面左右のアドレス信号はＯＲ回路４３でＯＲさ
れ、図１０（ｅ）に示す水平方向のアドレス信号が出力
される。This signal is input as a switching pulse of the switch circuit 40 (SW) and the horizontal sawtooth waveform shown in FIG. 10 (b) is switched to create a triangular deflection waveform symmetrical with respect to the deflection center of FIG. 10 (d). There is. This signal is input to, for example, a quantized 3-bit (8 steps) A / D converter 52, A / D-converted, and the address signals on the left and right sides of the screen are output. The center of the screen from the comparator 39 and the address signals on the left and right of the screen from the A / D converter 53 are ORed by the OR circuit 43, and the horizontal address signal shown in FIG.
【００３８】この信号は水平方向補正信号ＲＯＭ５５に
供給され、各種の補正データを読み出しＤ／Ａ変換器５
７でＤ／Ａ変換されて、図１０（ｆ）のパラボラ波形、
図１０（ｇ）のサイン波形、図１０（ｈ）の周辺波形
１、図１０（ｉ）の周辺波形２の各種の水平方向の補正
信号が発生される。このようなカラーテレビジョン受像
機に使用される画像歪みなどの補正信号としては、ほと
んどが画面中心軸上に対して対称であることが分かる。This signal is supplied to the horizontal correction signal ROM 55 to read out various correction data and to the D / A converter 5.
D / A converted at 7, and the parabolic waveform of FIG.
Various horizontal correction signals of the sine waveform of FIG. 10 (g), the peripheral waveform 1 of FIG. 10 (h), and the peripheral waveform 2 of FIG. 10 (i) are generated. It can be seen that most of the correction signals for image distortion used in such a color television receiver are symmetrical with respect to the central axis of the screen.
【００３９】次に偏向中心軸に対称な水平方向の基本補
正信号を発生する動作について詳細に説明するため、図
１１のＲＯＭ構成図、図１２の水平方向の補正信号発生
回路５９の詳細なブロック図、図１３に動作波形図を示
す。水平方向補正ＲＯＭ５５は図１１に示すように例え
ば１６×１６×８ビット（２ｋビット）で構成されてお
り、１ライン当たり２種類のデータで計３２種類の補正
データが書き込まれている。Next, in order to describe in detail the operation of generating a horizontal basic correction signal symmetrical with respect to the deflection center axis, a detailed block diagram of the ROM configuration diagram of FIG. 11 and the horizontal correction signal generating circuit 59 of FIG. FIG. 13 and FIG. 13 show operation waveform diagrams. The horizontal correction ROM 55 is composed of, for example, 16 × 16 × 8 bits (2 k bits) as shown in FIG. 11, and two types of data are written per line, and a total of 32 types of correction data are written.
【００４０】図１２おいて、水平方向補正信号ＲＯＭ５
５には図１３（ａ）の水平アドレスに対応して図１３
（ｂ）に示す補正データが書き込まれている。水平方向
補正信号ＲＯＭ５５からのＤ／Ａ変換器５８、５９を通
して各々のスイッチ回路６０、６１に供給され、図１３
（ｃ）（ｄ）にＤ／Ａ変換された信号が出力される。こ
の信号はＬＰＦ６２、６３で水平方向の平滑が行われ図
１３（ｅ）のパラボラ波形１と、図１３（ｆ）のパラボ
ラ波形２が発生される。In FIG. 12, horizontal correction signal ROM 5
5 corresponds to the horizontal address of FIG.
The correction data shown in (b) is written. The horizontal correction signal ROM 55 is supplied to the respective switch circuits 60 and 61 through the D / A converters 58 and 59 from FIG.
The signals D / A converted into (c) and (d) are output. This signal is smoothed in the horizontal direction by LPFs 62 and 63 to generate parabolic waveform 1 in FIG. 13 (e) and parabolic waveform 2 in FIG. 13 (f).
【００４１】本実施例では説明を分かり易くするため量
子化ビット数は３ビット（８ステップ）のＡ／Ｄ変換器
を用いて行う場合について述べたが、８ビット（２５６
ステップ）処理で行えば高精度の補正信号に発生が行う
ことができる。なお本実施例では説明を容易にするた
め、比較手段としてＤ／Ａ変換器を用いて行う場合につ
いて述べたが、複数基準電位との比較を行う比較器を用
いて行って良い。In this embodiment, for the sake of simplicity of explanation, the case where the A / D converter whose number of quantization bits is 3 bits (8 steps) is used is described.
By performing the step processing, a highly accurate correction signal can be generated. In the present embodiment, for ease of description, the case where the D / A converter is used as the comparison means has been described, but the comparison may be performed using a comparator that compares a plurality of reference potentials.
【００４２】このように本実施例によれば、偏向波形よ
り偏向中心軸に対称な２次元的なアドレス信号を発生
し、このアドレス信号に基づいて補正信号を発生する。
こうすると走査周波数や画面サイズの変化に対しても、
常に偏向中心軸に対称な２次元的位置に補正信号を発生
できるとともに、アドレス数とパターン発生用ＲＯＭ容
量が少なくてすみ回路構成が簡単で高精度の補正が実現
できる。As described above, according to this embodiment, a two-dimensional address signal symmetrical to the deflection center axis is generated from the deflection waveform, and the correction signal is generated based on this address signal.
By doing this, even if the scanning frequency or screen size changes,
A correction signal can always be generated at a two-dimensional position symmetrical with respect to the deflection center axis, and the number of addresses and the ROM capacity for pattern generation are small, so that the circuit configuration is simple and highly accurate correction can be realized.
【００４３】次に本発明の第３実施例における信号発生
装置について図面を参照しつつ説明する。図１４は第３
実施例の信号発生装置のブロック図である。図１４にお
いて第１、第２実施例と同一部分は同一の符号を付け、
詳細な説明は省略する。本図においてアドレス発生回路
５８は偏向波形より偏向中心軸に対称な２次元的なアド
レス信号を発生する。補正信号発生回路１６はこのアド
レス信号に基づき補正信号を発生する装置である。Next, a signal generator according to the third embodiment of the present invention will be described with reference to the drawings. FIG. 14 shows the third
It is a block diagram of the signal generator of an Example. 14, the same parts as those in the first and second embodiments are designated by the same reference numerals,
Detailed description is omitted. In the figure, the address generation circuit 58 generates a two-dimensional address signal symmetrical to the deflection center axis from the deflection waveform. The correction signal generation circuit 16 is a device that generates a correction signal based on this address signal.
【００４４】次に本実施例の補正信号発生の動作につい
て説明するため図１５の表示画面図とメモリ構成図と、
図１６の動作波形図を用いる。アドレス発生回路５８の
動作は第２実施例と同様の動作を行うため省略し、ここ
では補正信号発生回路１６に動作についてのみ説明す
る。アドレス発生回路５８からはアドレス信号として
は、図１５（ａ）に示すように有効画面内が水平方向１
１点、垂直方向９点に分割された水平／垂直方向のアド
レス信号がメモリ１０に入力される。例えば１チャンネ
ルのコンバーゼンス補正データのメモリ構成は図１５
（ｂ）に示すように、１６×１６×８ビット（２ｋビッ
ト）で構成されている。Next, in order to explain the operation of generating the correction signal of the present embodiment, the display screen diagram and memory configuration diagram of FIG.
The operation waveform diagram of FIG. 16 is used. The operation of the address generation circuit 58 is omitted because it is the same as that of the second embodiment, and only the operation of the correction signal generation circuit 16 will be described here. As an address signal from the address generation circuit 58, the horizontal direction is 1 in the effective screen as shown in FIG.
The address signal in the horizontal / vertical direction divided into one point and nine points in the vertical direction is input to the memory 10. For example, the memory configuration of the convergence correction data for one channel is shown in FIG.
As shown in (b), it is composed of 16 × 16 × 8 bits (2 k bits).
【００４５】このメモリ１０には、画面左上領域（水平
点０〜６、垂直点０〜５、ただし各方向の０アドレスは
外挿点である）の基本補正データが、それ以外の画面右
上、左下、右下領域（水平点７〜１２、垂直点６〜１
０、ただし水平点１２と垂直点１０は外挿点である）は
基本補正データに対する差分データが、その外周には極
性データが記憶されている。ＣＰＵ１１では図１５
（ｂ）に示す各データ領域や極性識別とともに、補間処
理にため同期信号より走査周波数や走査線数の検出を行
い信号判別が行われる。図１６（ａ）〜（ｄ）に垂直方
向、図１６（ｅ）〜（ｈ）に水平方向の処理動作の動作
波形図を示す。In the memory 10, basic correction data in the upper left area of the screen (horizontal points 0 to 6, vertical points 0 to 5, but 0 address in each direction is an extrapolation point) is stored in the other upper right corners of the screen. Lower left and lower right areas (horizontal points 7-12, vertical points 6-1)
0, but the horizontal point 12 and the vertical point 10 are extrapolation points), the difference data with respect to the basic correction data and the polarity data are stored on the outer periphery thereof. FIG. 15 shows the CPU 11.
In addition to the data areas and polarities shown in (b), the scanning frequency and the number of scanning lines are detected from the synchronization signal for the interpolation process to perform signal discrimination. 16A to 16D are operation waveform diagrams of the processing operation in the vertical direction, and FIGS. 16E to 16H are operation waveform diagrams of the processing operation in the horizontal direction.
【００４６】まず最初に垂直方向の処理動作について説
明する。図１６（ａ）に垂直方向のアドレス信号に示
し、メモリ１０には図１６（ｂ）に示す垂直方向の補正
データが記憶されている。このメモリ１０からの出力デ
ータはスイッチ回路１２に供給されている。ＣＰＵでは
メモリ１０に記憶されている極性データを抽出して極性
認識を行いスイッチ回路１２を制御している。例えば極
性データがマイナス（−）でれば、スイッチ回路１２か
らの出力としては図１６（ｃ）に示す垂直階段波状の信
号が出力される。また図１６（ｂ）の垂直アドレス
（９、１０）の斜線に示す差分データも加算されて、図
１６（ｄ）に示すように差分データが加算される。この
信号は補間回路１３に供給され、各走査線に対応した補
正データを作成するため垂直方向の補間処理が行われ図
１６（ｄ）に示す連続した垂直ノコギリ波状の補正信号
が出力される。First, the processing operation in the vertical direction will be described. FIG. 16A shows an address signal in the vertical direction, and the memory 10 stores the correction data in the vertical direction shown in FIG. 16B. The output data from the memory 10 is supplied to the switch circuit 12. The CPU extracts the polarity data stored in the memory 10, recognizes the polarity, and controls the switch circuit 12. For example, if the polarity data is negative (-), the switch circuit 12 outputs the signal having the vertical staircase waveform shown in FIG. 16C. The difference data indicated by the diagonal lines of the vertical address (9, 10) in FIG. 16 (b) is also added, and the difference data is added as shown in FIG. 16 (d). This signal is supplied to the interpolation circuit 13, and vertical interpolation processing is performed to create correction data corresponding to each scanning line, and a continuous vertical sawtooth wave-shaped correction signal shown in FIG. 16D is output.
【００４７】次に、水平方向の処理も同様の動作で行わ
れる。図１６（ｅ）に水平方向のアドレス信号に示し、
メモリ１０には図１６（ｆ）に示す水平方向の補正デー
タがに記憶されている。このメモリ１０からの出力デー
タはスイッチ回路１２で前記極性認識信号に基づき制御
されて図１６（ｇ）に示す水平階段波状の信号が出力さ
れる。また図１６（ｆ）の水平アドレス（１１、１２）
の斜線に示す差分データも加算されて、図１６（ｇ）に
示すように差分データが加算される。Next, the horizontal processing is performed by the same operation. FIG. 16 (e) shows a horizontal address signal,
The memory 10 stores the horizontal correction data shown in FIG. The output data from the memory 10 is controlled by the switch circuit 12 on the basis of the polarity recognition signal, and a horizontal staircase-shaped signal shown in FIG. 16 (g) is output. In addition, the horizontal address (11, 12) in FIG.
The difference data indicated by the diagonal lines is also added, and the difference data is added as shown in FIG.
【００４８】この信号は補間回路１３、Ｄ／Ａ変換器１
４を通して低域通過フィルタ（ＬＰＦ）１５にに供給さ
れ、水平方向のデータ平滑処理処理が行われ図１６
（ｈ）に示す連続した水平ノコギリ波状の補正信号が出
力される。また水平パラボラ波状の補正信号を発生する
場合も同様に、図１６（ｉ）の補正データが書き込まれ
たメモリ１０をスイッチ回路１２を通して読み出す、図
１６（ｊ）に示すパラボラ波状の信号が出力される。This signal is supplied to the interpolation circuit 13 and the D / A converter 1.
16 is supplied to the low-pass filter (LPF) 15 through 4 and the data smoothing process in the horizontal direction is performed.
The continuous horizontal sawtooth wave-shaped correction signal shown in (h) is output. Similarly, when a horizontal parabola-shaped correction signal is generated, the parabola-shaped signal shown in FIG. 16 (j) is output by reading the memory 10 in which the correction data of FIG. 16 (i) is written through the switch circuit 12. It
【００４９】この信号を補間回路１３とＤ／Ａ変換器１
４、ＬＰＦ１５を通して図１６（ｋ）に示し連続した水
平パラボラ波状の補正信号が出力される。メモリ１０に
記憶されるデータ領域としては、図１５（ａ）に示す画
面左上領域のみの基本補正データを記憶する場合につい
て述べたが、図１６（ｌ）に示すように画面対角線上
（●印）の補正データを記憶して行えばより一層のメモ
リ容量の低減が図れることになる。なお極性識別信号と
しては全ての各走査方向の各行・列に設けた場合につい
て説明したが、共通の識別信号としてもよい。また基本
補正波形データと差分データを設けた場合について説明
したが、基本補正波形のみで行ってもよい。This signal is supplied to the interpolation circuit 13 and the D / A converter 1.
4 and the continuous horizontal parabolic wave correction signal shown in FIG. 16 (k) is output through the LPF 15. As the data area to be stored in the memory 10, the case where the basic correction data of only the upper left area of the screen shown in FIG. 15 (a) is stored has been described. However, as shown in FIG. By storing the correction data of 1), the memory capacity can be further reduced. Although the polarity identification signal has been described as being provided in each row / column in all the scanning directions, a common identification signal may be used. Although the case where the basic correction waveform data and the difference data are provided has been described, the basic correction waveform may be used alone.
【００５０】このように本実施例によれば、偏向波形よ
り偏向中心軸に対称な２次元的なアドレス信号を発生
し、このアドレス信号に基づいてダイナミック的な補正
信号を発生する。こうすると走査周波数や画面サイズの
変化に対しても、常に偏向中心軸に対称な２次元的位置
に補正信号を発生できるとともに、アドレス数とパター
ン発生用ＲＯＭ容量が少なく、また量子化ビット数を約
２倍に拡大でき高精度の補正が実現できる。As described above, according to this embodiment, a two-dimensional address signal symmetrical to the deflection center axis is generated from the deflection waveform, and a dynamic correction signal is generated based on this address signal. This makes it possible to always generate a correction signal at a two-dimensional position symmetrical with respect to the deflection center axis even if the scanning frequency or screen size changes, and to reduce the number of addresses and the ROM capacity for pattern generation and to reduce the number of quantization bits. It can be enlarged to about 2 times and highly accurate correction can be realized.
【００５１】次に本発明の第４実施例における位置検出
装置について図面を参照しつつ説明する。図１７は第４
実施例の位置検出装置のブロック図である。図１７にお
いて第１、第２実施例と同一部分は同一の符号を付け、
詳細な説明は省略する。図１７は一体型ビデオプロジェ
クタ（投射型ディスプレイ）の全体構成を示すブロック
図である。図１８は投射型ディスプレイの構造を示す側
面図である。図１７、図１８に示すように、投射型ディ
スプレイ１２７は、Ｒ、Ｇ、ＢのＣＲＴ１０４と３つの
レンズ１０５とを含む拡大投射装置１２４、ミラー１０
６、スクリーン１０７、自動調整装置１２５、位置検出
装置１２６を含んで構成される。Next, a position detecting device according to a fourth embodiment of the present invention will be described with reference to the drawings. FIG. 17 is the fourth
It is a block diagram of a position detection device of an example. 17, the same parts as those in the first and second embodiments are designated by the same reference numerals,
Detailed description is omitted. FIG. 17 is a block diagram showing the overall configuration of an integrated video projector (projection display). FIG. 18 is a side view showing the structure of the projection display. As shown in FIGS. 17 and 18, the projection display 127 includes a magnifying projection device 124 including an R, G, and B CRT 104 and three lenses 105, and a mirror 10.
6, a screen 107, an automatic adjustment device 125, and a position detection device 126.
【００５２】位置検出装置１２６とは、拡大投射装置１
２４によって投射されたＲ、Ｇ、Ｂの画像の位置ずれを
検出する装置である。以下に示す各実施例では、位置検
出装置は画像の幾何学歪やコンバーゼンスの自動調整に
必要な格子状のテストパターン１２９の位置を検出する
ものとするが、他のパターンの位置を検出する場合にも
有効である。The position detecting device 126 is the magnifying projection device 1.
It is a device for detecting the positional deviation of the R, G, B images projected by 24. In each of the embodiments described below, the position detection device detects the position of the grid-shaped test pattern 129 required for automatic adjustment of geometric distortion and convergence of the image, but when detecting the position of another pattern. It is also effective.
【００５３】図１７において、アドレス発生回路２８は
偏向回路１２１からの偏向波形に基づき２次元のアドレ
ス信号を発生し、テストパターン発生回路（ＴＰ発生回
路）１は幾何学歪やコンバーゼンス調整用の格子状のク
ロスハッチなどのテストパターン２９を発生する回路で
あり、その出力は切換回路１０２に与えられる。切換回
路１０２は外部から入力される映像信号とテストパター
ンの信号を切り換える回路であり、その出力は映像回路
１０３に与えられる。映像回路１０３は入力された信号
に対して各種の処理を行い、Ｒ、Ｂ、ＧのＣＲＴ１０４
を駆動する回路である。３つのレンズ１０５は夫々のＣ
ＲＴ１０４に表示された画像を、図１８に示すようにミ
ラー１０６を介してスクリーン１０７に拡大投射するレ
ンズである。In FIG. 17, the address generation circuit 28 generates a two-dimensional address signal based on the deflection waveform from the deflection circuit 121, and the test pattern generation circuit (TP generation circuit) 1 is a grid for adjusting geometric distortion and convergence. Is a circuit for generating a test pattern 29 such as a cross hatch, and its output is given to the switching circuit 102. The switching circuit 102 is a circuit for switching a video signal and a test pattern signal input from the outside, and the output thereof is given to the video circuit 103. The video circuit 103 performs various kinds of processing on the input signal, and the R, B, G CRT 104
Is a circuit for driving. The three lenses 105 are each C
A lens for enlarging and projecting an image displayed on the RT 104 onto a screen 107 via a mirror 106 as shown in FIG.
【００５４】光検出部１０８〜１１５はスクリーン１０
７の周辺部の所定位置に配置され、表示されたテストパ
ターンの信号レベルを検出する装置である。図１７のマ
ルチプレクサ１１６は光検出部１０８〜１１５の出力信
号を入力し、処理すべき信号を選択する回路である。位
置算出部１１７はマルチプレクサ１１６の出力信号を処
理してテストパターンの表示位置を算出する回路であ
る。このように光検出部１０８〜１１５、マルチプレク
サ１１６、位置算出部１１７は、スクリーン１０７上の
光検出部１０８〜１１５上に映出されたテストパターン
の表示位置を検出する位置検出装置１２６を構成してい
る。The photodetectors 108-115 are the screen 10
7 is a device which is arranged at a predetermined position in the peripheral portion of 7 to detect the signal level of the displayed test pattern. The multiplexer 116 of FIG. 17 is a circuit that receives the output signals of the photodetectors 108 to 115 and selects a signal to be processed. The position calculation unit 117 is a circuit that processes the output signal of the multiplexer 116 and calculates the display position of the test pattern. As described above, the light detection units 108 to 115, the multiplexer 116, and the position calculation unit 117 configure the position detection device 126 that detects the display position of the test pattern displayed on the light detection units 108 to 115 on the screen 107. ing.
【００５５】誤差算出部１１８は位置算出部１１７の出
力から、幾何学歪やミスコンバーゼンス量を算出する回
路である。補正信号発生回路１１９は誤差算出部１１８
の出力をもとに、幾何学歪やコンバーゼンス誤差補正用
の補正信号を発生する回路であり、その出力はコンバー
ゼンス補正回路（Ｃ補正回路）１２０と偏向回路１２１
とに与えられる。ここでテストパターン発生回路１、誤
差算出部１１８、補正信号発生回路１１９は、画像の幾
何学歪やミスコンバーゼンスを自動調整する自動調整装
置１２５を構成している。The error calculator 118 is a circuit for calculating the geometric distortion and the amount of misconvergence from the output of the position calculator 117. The correction signal generation circuit 119 includes an error calculation unit 118.
Is a circuit for generating a correction signal for correcting geometric distortion and convergence error based on the output of the
And given to. Here, the test pattern generation circuit 1, the error calculation unit 118, and the correction signal generation circuit 119 constitute an automatic adjustment device 125 that automatically adjusts the geometric distortion and misconvergence of the image.
【００５６】コンバーゼンス補正回路１２０はコンバー
ゼンスヨーク（以下、ＣＹという）１２２にコンバーゼ
ンス補正用の制御信号を出力する回路である。偏向回路
１２１は偏向ヨーク（以下、ＤＹという）１２３に偏向
制御と偏向補正用の制御信号を出力する回路である。こ
のように拡大投射装置１２４は、切換回路１０２、映像
回路１０３、ＣＹ１２２とＤＹ１２３とを装着したＣＲ
Ｔ、レンズ１０５、コンバーゼンス補正回路１２０、偏
向回路１２１等により構成される。The convergence correction circuit 120 is a circuit which outputs a control signal for convergence correction to a convergence yoke (hereinafter referred to as CY) 122. The deflection circuit 121 is a circuit which outputs a control signal for deflection control and deflection correction to a deflection yoke (hereinafter referred to as DY) 123. As described above, the magnifying projection device 124 is a CR equipped with the switching circuit 102, the video circuit 103, and the CY122 and DY123.
The T, the lens 105, the convergence correction circuit 120, the deflection circuit 121, and the like.
【００５７】さて図１８において、投射拡大装置１２４
からの画像光はミラー１０６で反射され、透過型のスク
リーン１０７に拡大投射される。投射拡大装置１２４と
スクリーン１０７の間に設けられたミラー１０６は、一
体型ビデオプロジェクタ１２７のセットの奥行きを短く
するための光学反射手段である。自動調整装置１２５は
前述したように、スクリーン１０７上に配置した光検出
部１０８〜１１５上に、格子状のテストパターン１２９
を映出して、この光検出部の検出信号からテストパター
ンの表示位置を検出して、拡大投射装置１２４の幾何学
歪やミスコンバーゼンスなどの自動調整を行うものであ
る。Referring now to FIG. 18, the projection enlarging device 124
The image light from is reflected by the mirror 106 and enlarged and projected on the transmissive screen 107. The mirror 106 provided between the projection magnifying device 124 and the screen 107 is an optical reflection means for shortening the depth of the set of the integrated video projector 127. As described above, the automatic adjustment device 125 has the grid-shaped test pattern 129 on the photodetectors 108 to 115 arranged on the screen 107.
Is displayed, the display position of the test pattern is detected from the detection signal of the photodetector, and geometrical distortion and misconvergence of the magnifying projection device 124 are automatically adjusted.
【００５８】次に本実施例のテストパターンの位置座標
検出の動作について説明する。テストパターン発生回路
１は図１９に示すように、有効画面外のオーバースキャ
ン領域の所定位置に、例えばcos2特性のような信号ピー
クの存在するテストパターン２９を発生する。ここでは
cos2特性のテストパターンを用いるが、ピークが存在す
るような波形であれば、例えば図２０に示すように、表
示面を底面、輝度レベル方向を高さ方向として見た場
合、四角錘状となるようなテストパターンでもよい。ま
た、例えばクロスハッチのようなテストパターンについ
ても有効である。Next, the operation of detecting the position coordinates of the test pattern of this embodiment will be described. As shown in FIG. 19, the test pattern generating circuit 1 generates a test pattern 29 having a signal peak such as a cos 2 characteristic at a predetermined position in the overscan area outside the effective screen. here
A test pattern having a cos 2 characteristic is used, but if the waveform has a peak, for example, as shown in FIG. 20, when the display surface is viewed as the bottom surface and the brightness level direction is viewed as the height direction, the shape is a quadrangular pyramid shape. It may be a test pattern such that It is also effective for a test pattern such as a cross hatch.
【００５９】次にテストパターン発生回路１において発
生されたテストパターンの位置座標検出動作について図
２１、図２２を用いて詳しく説明する。ここでは、一つ
のテストパターンについて位置座標検出の説明を行う
が、その動作は他のテストパターンについても同様であ
る。図２１は光検出部１０８〜１１５の構成図、図２２
はパターン座標検出を行う位置検出装置１２６の具体的
なブロック図である。Next, the position coordinate detecting operation of the test pattern generated in the test pattern generating circuit 1 will be described in detail with reference to FIGS. 21 and 22. Here, the position coordinate detection is described for one test pattern, but the operation is the same for other test patterns. FIG. 21 is a configuration diagram of the photodetectors 108 to 115, and FIG.
FIG. 3 is a concrete block diagram of a position detection device 126 that detects pattern coordinates.
【００６０】図２１において、光検出素子ａ〜ｉは例え
ば、マトリクス状に配置されたフォトダイオードやフォ
トトランジスタなどの光検出素子である。本実施例で
は、９個の各光検出素子ａ〜ｉは、中心の光検出素子ｅ
を基準座標として表示面上の水平（ｘ方向）、垂直方向
（ｙ方向）の座標に対して格子状に配置されている。こ
れらの配置における各検出素子の座標は、ａ（−１，
１）、ｂ（０，１）、ｃ（１，１）、ｄ（−１，０）、
ｅ（０，０）、ｆ（１，０）、ｇ（−１，−１）、ｈ
（０，−１）、ｉ（１，−１）となっている。In FIG. 21, the photodetectors a to i are photodetectors such as photodiodes and phototransistors arranged in a matrix. In this embodiment, each of the nine photodetector elements a to i is the central photodetector element e.
Are used as reference coordinates and are arranged in a grid pattern with respect to horizontal (x direction) and vertical (y direction) coordinates on the display surface. The coordinates of each detection element in these arrangements are a (-1,
1), b (0,1), c (1,1), d (-1,0),
e (0,0), f (1,0), g (-1, -1), h
(0, -1) and i (1, -1).
【００６１】本実施例では、図２３（ａ）に示すよう
に、点状のテストパターンを用い、９個の光検出素子に
より格子状に配置された光検出部により本パターンの位
置を算出するが、例えば、図２３（ｃ）〜（ｈ）に示す
ように、線状のテストパターンを用い、本パターンの位
置を同図（ｃ）、（ｄ）に示すような斜め型や、同図
（ｅ）、（ｆ）に示すようなＬ字型や、同図（ｇ）の十
字型、同図（ｈ）の×型等の格子状配置の光検出素子に
より算出してもよい。本図において、水平方向のテスト
パターンのみを図示しているが、垂直方向のテストパタ
ーンについても水平方向と同様である。また、説明を簡
単にするため上記のようなｘｙ座標の割り当てを行って
いるが、座標の割り当て方法は、光検出素子の配置に見
合うものであれば、他の割り当て方法をとってもよい。In this embodiment, as shown in FIG. 23A, a dot-shaped test pattern is used, and the position of the main pattern is calculated by the photodetection sections arranged in a grid by nine photodetection elements. However, for example, as shown in FIGS. 23 (c) to 23 (h), a linear test pattern is used, and the position of this pattern is set to an oblique type as shown in FIGS. The calculation may be performed using a lattice-like photodetector such as an L-shape shown in (e) and (f), a cross shape shown in (g) of the figure, or an X shape shown in (h) of the figure. In this figure, only the horizontal test pattern is shown, but the vertical test pattern is the same as that in the horizontal direction. Moreover, although the xy coordinates are assigned as described above for the sake of simplicity, the assignment method of the coordinates may be another assignment method as long as it is suitable for the arrangement of the photodetecting elements.
【００６２】図２２において、ピークホールド回路１６
８〜１７０はマルチプレクサ１１６より選択されたスク
リーン１０７の周辺部の所定位置に配置された各光検出
素子ａ〜ｉの各信号出力のピークを検出する回路であ
る。Ａ／Ｄ変換器１７１〜１７３はピークホールド回路
１６８〜１７０の出力をディジタルデータに変換する回
路である。加算器１７４はＡ／Ｄ変換器１７１〜１７３
の出力するディジタルデータを全て加算する回路であ
る。除算器１７５〜１７７は加算器１７４の出力に対す
る各光検出素子ａ〜ｉの出力の割合を求める回路であ
る。座標変換テーブル１７８は各除算器１７５〜１７７
の出力からテストパターンの表示位置座標（ｘ, ｙ）を
求める回路である。In FIG. 22, the peak hold circuit 16
Reference numerals 8 to 170 are circuits that detect the peaks of the signal outputs of the photodetector elements a to i, which are arranged at predetermined positions on the periphery of the screen 107 selected by the multiplexer 116. The A / D converters 171 to 173 are circuits that convert the outputs of the peak hold circuits 168 to 170 into digital data. The adder 174 is the A / D converters 171 to 173.
Is a circuit that adds all the digital data output by the. The dividers 175 to 177 are circuits that obtain the ratio of the output of each photodetector a to i to the output of the adder 174. The coordinate conversion table 178 includes the dividers 175 to 177.
Is a circuit for obtaining the display position coordinates (x, y) of the test pattern from the output of.
【００６３】座標変換テーブル１７８は、除算器１７５
〜１７７の出力を夫々ＺA ＺB …,ＺI とすると、次の
（１）式で変換される値を出力する。The coordinate conversion table 178 is divided by the divider 175.
Letting the outputs of ˜177 be ZA ZB ..., ZI, the values converted by the following equation (1) are output.
【００６４】[0064]
【数２】 [Equation 2]
【００６５】この変換式を具体例を用いて説明する。例
えば、図２３（ａ）に示すようにテストパターンが光検
出素子ａ、ｂ、ｄ、ｅの配列の交差点に表示されている
場合、これら光検出素子の出力は等しくなり、その他の
光検出素子の出力は０となる。この場合光検出素子ａ、
ｂ、ｄ、ｅに対応する除算器１７５〜１７７の出力ＺA
、ＺB 、ＺD 、ＺE は図２３（ｂ）に示すように、夫
々０．２５となる。これを（１）式の座標変換テーブル
に代入すると、次式（２）のようになる。This conversion formula will be described using a specific example. For example, when the test pattern is displayed at the intersection of the arrangement of the photodetectors a, b, d, and e as shown in FIG. 23A, the outputs of these photodetectors are equal to each other, and the other photodetectors are equal. Output is zero. In this case, the photodetector a,
Output ZA of the dividers 175 to 177 corresponding to b, d, and e
, ZB, ZD, and ZE are respectively 0.25, as shown in FIG. Substituting this into the coordinate conversion table of equation (1) gives the following equation (2).
【００６６】[0066]
【数３】 (Equation 3)
【００６７】上式により、テストパターンの表示位置座
標は（ｘ, ｙ）＝（−０．５，０．５）と算出される。From the above equation, the display position coordinates of the test pattern are calculated as (x, y) = (-0.5, 0.5).
【００６８】このように光検出素子を格子状（マトリク
ス状）に配置し、これらの光検出素子に表示画面上の座
標を割り当て、マトリクス状に配置された光検出素子の
全出力に対する割合で、各光検出素子に割り当てられた
座標を重み付け加算することにより、光検出部における
テストパターンの表示位置を直接算出することができ
る。As described above, the photo-detecting elements are arranged in a lattice (matrix), coordinates on the display screen are assigned to these photo-detecting elements, and the photo-detecting elements arranged in the matrix form a ratio to the total output. The display position of the test pattern in the photodetector can be directly calculated by weighting and adding the coordinates assigned to each photodetector.
【００６９】従ってその表示位置から、幾何学歪やミス
コンバーゼンスによるテストパターンの位置座標の変位
を検出できる。検出されたテストパターンの位置座標か
ら幾何学歪やミスコンバーゼンス量の算出及び補正を行
うが、これは第１実施例の場合と同様の処理であり、説
明は省略する。本実施例では光検出素子を水平および垂
直方向に格子状（マトリクス状）に配置して、水平およ
び垂直方向の位置座標を同時に検出する場合で説明した
が、配列を変えて一方向のみの位置座標の検出も可能で
ある。Therefore, the displacement of the position coordinates of the test pattern due to geometric distortion or misconvergence can be detected from the display position. The geometrical distortion and the amount of misconvergence are calculated and corrected from the detected position coordinates of the test pattern, but this is the same processing as in the case of the first embodiment, and a description thereof will be omitted. In this embodiment, the photodetector elements are arranged in a grid pattern (matrix pattern) in the horizontal and vertical directions, and the position coordinates in the horizontal and vertical directions are simultaneously detected. Coordinates can also be detected.
【００７０】次に、前述した位置検出装置１２６により
算出されたテストパターンの座標から、誤差算出部１１
８での誤差算出、及び補正信号発生回路１１９での補正
信号作成の動作について図２４、図２５、図２６を用い
て説明する。図２４（ａ）は表示画像において、幾何学
歪が生じない理想状態を示している。図２４（ｂ）は例
えば台形の幾何学歪が生じた場合のテストパターンの変
位を示している。Next, from the coordinates of the test pattern calculated by the position detecting device 126 described above, the error calculating unit 11
The error calculation in 8 and the correction signal generation operation in the correction signal generation circuit 119 will be described with reference to FIGS. 24, 25, and 26. FIG. 24A shows an ideal state in which geometric distortion does not occur in the display image. FIG. 24B shows the displacement of the test pattern when, for example, trapezoidal geometric distortion occurs.
【００７１】図２４（ｂ）のような台形歪の場合、スク
リーン上辺（あるいは下辺）の両端に対応するテストパ
ターン２９に注目する。そしてこれらのテストパターン
の位置座標の理想状態からの変位を光検出部１０８、１
１０（又は光検出部１１３、１１５）により求める。テ
ストパターン２９において求められた変位がΔｙ1 、Δ
ｙ2 であるとすれば、台形歪の歪成分はΔｙ1 ＋Δｙ2
で求められる。誤差算出部１１８により求められた幾何
学歪やコンバーゼンス誤差をもとに、補正信号発生回路
１１９は図２４（ｃ）に示すように補正量がＹ1＋Ｙ2で
ある水平レートのノコギリ波形と垂直レートのノコギリ
波形を乗算した波形を発生させる。In the case of trapezoidal distortion as shown in FIG. 24B, pay attention to the test patterns 29 corresponding to both ends of the upper side (or lower side) of the screen. Then, the displacement of the position coordinates of these test patterns from the ideal state is detected by the light detection units 108, 1
10 (or the photo detectors 113 and 115). The displacements obtained in the test pattern 29 are Δy1, Δ
If y2, the distortion component of the trapezoidal distortion is Δy1 + Δy2
Is required. Based on the geometrical distortion and the convergence error obtained by the error calculating unit 118, the correction signal generating circuit 119 causes the horizontal rate sawtooth waveform and the vertical rate sawtooth whose correction amount is Y1 + Y2 as shown in FIG. Generates a waveform that is the product of the waveforms.
【００７２】図２５、図２６に代表的な幾何学歪とそれ
に対応する補正波形を示す。また、注目する補正点にお
いてＲ、Ｇ、Ｂの各テストパターンの位置座標を上述し
た方法により求め、Ｇのテストパターンに対するＲ及び
Ｂのテストパターンの位置座標の誤差からミスコンバー
ゼンス量を求める。なお、第１の実施例で述べたよう
に、偏向波形より偏向中心軸に対称な２次元的なアドレ
ス信号を発生し、このアドレス信号に基づいてテストパ
ターンを発生する。こうすると走査周波数や画面サイズ
の変化に対しても、常に一定の空間的位置にテストパタ
ーンが映出されることになる。25 and 26 show typical geometric distortions and correction waveforms corresponding thereto. Further, the position coordinates of each R, G, B test pattern at the correction point of interest are obtained by the method described above, and the amount of misconvergence is obtained from the error in the position coordinates of the R and B test patterns with respect to the G test pattern. As described in the first embodiment, a two-dimensional address signal symmetrical to the deflection center axis is generated from the deflection waveform, and a test pattern is generated based on this address signal. In this way, the test pattern is always displayed at a constant spatial position even if the scanning frequency or screen size changes.
【００７３】また図２４（ｂ）に示すように、地磁気な
どの影響により画面周辺部に設けられた光検出部１０８
〜１１５に受光できる位置にテストパターン２９が存在
しない場合、テストパターンを光検出部で受光できる位
置まで移動する必要がある。以下、テストパターンを光
検出部で受光できる位置に移動する操作をテストパター
ンのサーチと呼ぶ。サーチの方法としては、テストパタ
ーン自身の表示位置や偏向部や補助偏向部を制御して行
っている。Further, as shown in FIG. 24B, the photodetector 108 provided in the peripheral portion of the screen due to the influence of the earth's magnetism and the like.
If the test pattern 29 does not exist at a position where light can be received at to 115, it is necessary to move the test pattern to a position where the photodetector can receive light. Hereinafter, an operation of moving the test pattern to a position where the photodetector can receive light is referred to as a test pattern search. As a search method, the display position of the test pattern itself and the deflection unit and the auxiliary deflection unit are controlled.
【００７４】また図２７に調整順序を示す。まず最初
に、図２４（ａ）の示す画面十字上の光検出部１０９
（上）、１１４（下）、１１１（左）、１１２（右）の
４箇所にクロスハッチ信号などのテストパターンを映出
して誤差値を検出し、検出領域のみにおいて図２７に示
すスタティック、リニアリティ、サイズ、スキュー、ボ
ーの調整項目において収束動作を行う。次に、図２４
（ａ）の示す画面四隅周辺部の光検出部１０８（左
上）、１１０（右上）、１１３（左下）、１１５（右
下）の４箇所にクロスハッチ信号などのテストパターン
を映出して誤差値を検出する。そして検出領域のみにお
いて図２４に示す台形歪、ピンクッション、四隅独立の
調整項目において周辺部の収束動作を行い、全ての調整
が完了する。FIG. 27 shows the adjustment order. First, the photodetector 109 on the screen cross shown in FIG.
Error patterns are detected by projecting a test pattern such as a crosshatch signal at four positions (upper), 114 (lower), 111 (left), and 112 (right), and the static and linearity shown in FIG. Convergence operation is performed for adjustment items of size, skew, and baud. Next, FIG.
An error value is shown by projecting a test pattern such as a crosshatch signal at the four locations of the photodetectors 108 (upper left), 110 (upper right), 113 (lower left), 115 (lower right) around the four corners of the screen shown in (a). To detect. Then, only in the detection area, the trapezoidal distortion, the pincushion, and the four corner independent adjustment items shown in FIG. 24 are converged in the peripheral portion, and all the adjustments are completed.
【００７５】次に補正信号発生回路１１９について図２
８を用いて説明する。図２８は補正信号発生回路１１９
の具体的な構成を示すブロック図である。図２８におい
て、偏向振幅に対応した水平ノコギリ波形信号と垂直ノ
コギリ波形信号は夫々補正波形発生回路１５２の入力端
子１５０、１５１に供給される。この補正波形発生回路
１５２の動作は第１〜第３実施例と同様に動作を行い、
図２５、図２６に示す幾何学歪やコンバーゼンス補正に
最低必要な１２種類の基本波形（ＷＦ１〜ＷＦ１２）を
発生している。補正波形発生回路１５２は入力同期信号
に同期した補正波形を乗算型Ｄ／Ａ変換器（乗算型Ｄ／
Ａ）１５３〜１６４の基準電位端子に与える。Next, the correction signal generating circuit 119 is shown in FIG.
This will be described using 8. FIG. 28 shows a correction signal generation circuit 119.
3 is a block diagram showing a specific configuration of FIG. In FIG. 28, the horizontal sawtooth waveform signal and the vertical sawtooth waveform signal corresponding to the deflection amplitude are supplied to the input terminals 150 and 151 of the correction waveform generating circuit 152, respectively. The operation of the correction waveform generating circuit 152 is the same as in the first to third embodiments,
The 12 types of basic waveforms (WF1 to WF12) shown in FIGS. 25 and 26, which are the minimum required for geometrical distortion and convergence correction, are generated. The correction waveform generation circuit 152 uses the multiplication D / A converter (multiplication D / A converter) to convert the correction waveform synchronized with the input synchronization signal.
A) It gives to the reference potential terminals of 153-164.
【００７６】一方、図１４の誤差算出部１１８の補正デ
ータは図２８のシリアルデータ作成回路１６５に供給さ
れる。シリアルデータ作成回路１６５では、誤差算出部
１１８からの制御信号に基づきシリアル信号が作成され
る。このシリアル信号にはアドレス信号（Ａ３〜Ａ０）
とデータ信号（Ｄ７〜Ｄ０）が多重されている。このア
ドレス信号Ａにより乗算型Ｄ／Ａ変換器１５３〜１６４
の選択を行い、その後データ信号Ｄにより基本補正波形
（ＷＦ１〜ＷＦ１２）の極性と振幅が制御され、幾何学
歪やミスコンバーゼンスが補正される。なお本実施例に
おいて、テストパターンの表示位置算出の動作をハード
ウェア構成で説明したが、ソフトウェアでも同様の処理
が可能である。On the other hand, the correction data of the error calculating section 118 of FIG. 14 is supplied to the serial data creating circuit 165 of FIG. The serial data creation circuit 165 creates a serial signal based on the control signal from the error calculator 118. Address signals (A3 to A0) are included in this serial signal.
And data signals (D7 to D0) are multiplexed. This address signal A causes the multiplication type D / A converters 153-164.
And then the polarity and amplitude of the basic correction waveforms (WF1 to WF12) are controlled by the data signal D, and geometric distortion and misconvergence are corrected. In the present embodiment, the operation of calculating the display position of the test pattern has been described with the hardware configuration, but the same processing can be performed with software.
【００７７】以上説明したように、本実施例は光検出素
子の出力比から、テストパターンの表示位置を算出する
ため、テストパターンのゲイン変動やその他の変動要因
の影響を受けにくく、高精度にテストパターンの表示位
置を算出することができる。As described above, in this embodiment, the display position of the test pattern is calculated from the output ratio of the photodetector, so that it is less susceptible to the test pattern gain fluctuation and other fluctuation factors, and highly accurate. The display position of the test pattern can be calculated.
【００７８】このように本実施例によれば、所定の位置
に配置された複数の各光検出素子に対して、表示画面上
の二次元平面座標を割り当てる。そして偏向波形よりテ
ストパターンを発生して表示し、各光検出素子の出力で
割り当てられた座標を重み付け加算すると、テストパタ
ーンの表示位置が直接算出される。こうするとテストパ
ターンの方向とずれ量が光検出素子で容易に検出できる
ため、短時間で高精度に画像歪みが検出される。As described above, according to this embodiment, the two-dimensional plane coordinates on the display screen are assigned to each of the plurality of photodetecting elements arranged at the predetermined positions. Then, a test pattern is generated and displayed from the deflection waveform, and the coordinates assigned by the output of each photodetecting element are weighted and added to directly calculate the display position of the test pattern. In this way, the direction of the test pattern and the amount of deviation can be easily detected by the photodetector, so that image distortion can be detected with high accuracy in a short time.
【００７９】次に本発明の第５実施例の位置検出装置に
ついて図面を参照しつつ説明する。図２９は第５実施例
の位置検出装置を含む投射型ディスプレイの全体構成を
示すブロック図である。図２９において第１〜第４実施
例と同一部分は同一の符号を付け、詳細な説明は省略す
る。図２９において、７７は偏向波形より２次元的なア
ドレス信号を発生するアドレス発生回路、１０１は前記
アドレス発生回路７７からのアドレス信号に基づき幾何
学歪みやコンバーゼンス調整用のテストパターンを発生
するテストパターン発生回路、１０８〜１１５はスクリ
ーン１０７の十字上及び周辺部の所定位置に配置され、
表示された幾何学歪みやコンバーゼンスの調整用テスト
パターンの輝度レベルを検出する光検出部、１１６は前
記光検出部１０８〜１１５を選択するマルチプレクサ、
７８はマルチプレクサ１１６により選択された光検出部
１０８〜１１５の出力からテストパターンの表示位置を
算出する位置算出部、７６は前記位置検出部７８からの
算出信号に基づきテストパターンの表示位置を制御する
表示位置制御回路である。Next, a position detecting device according to a fifth embodiment of the present invention will be described with reference to the drawings. FIG. 29 is a block diagram showing the overall structure of a projection type display including the position detecting device of the fifth embodiment. 29, the same parts as those in the first to fourth embodiments are designated by the same reference numerals, and detailed description thereof will be omitted. In FIG. 29, reference numeral 77 is an address generating circuit for generating a two-dimensional address signal from the deflection waveform, 101 is a test pattern for generating a test pattern for geometrical distortion and convergence adjustment based on the address signal from the address generating circuit 77. The generating circuits 108 to 115 are arranged on the cross of the screen 107 and at predetermined positions on the periphery,
A photodetector for detecting the brightness level of the displayed geometric distortion or convergence adjustment test pattern, a multiplexer 116 for selecting the photodetectors 108 to 115,
Reference numeral 78 denotes a position calculation unit that calculates the display position of the test pattern from the outputs of the light detection units 108 to 115 selected by the multiplexer 116, and 76 controls the display position of the test pattern based on the calculation signal from the position detection unit 78. It is a display position control circuit.
【００８０】図３０に光検出部１０８〜１１５の詳細な
構成図を示す。ここで光検出部６０１〜６０８は同様の
構成であるので一つの光検出部について説明する。本図
において、７５、７６はフォトダイオードやフォトトラ
ンジスタなどの光検出素子であり、表示装置の水平走査
方向ｘ及び垂直走査方向ｙに対して斜めに配列されてい
る。本実施例において、説明を簡単にするため２個の光
検出素子を使用しているが、光検出素子の個数は２個以
上であれば有効である。FIG. 30 shows a detailed block diagram of the photodetectors 108-115. Since the photodetectors 601 to 608 have the same configuration, only one photodetector will be described. In the figure, reference numerals 75 and 76 denote photodetecting elements such as photodiodes and phototransistors, which are arranged obliquely with respect to the horizontal scanning direction x and the vertical scanning direction y of the display device. In this embodiment, two photodetecting elements are used for simplification of description, but it is effective if the number of photodetecting elements is two or more.
【００８１】図３１は位置算出部１２６の詳細な構成図
である。本図において、８０、８１はマルチプレクサ１
１６により選択された光検出部の各光検出素子の出力を
直流信号に変換するピークホールド回路、８２、８３は
ピークホールド回路８０、８１の出力をディジタルデー
タに変換するＡ／Ｄ変換器、８４、８５はＡ／Ｄ変換器
８２、８３の出力にある係数をかける係数ＲＯＭ、８７
は係数ＲＯＭ８４、８５の出力を加算する第１の加算
器、８６はＡ／Ｄ変換器８２、８３の出力を加算する第
２の加算器、８８は第１の加算器８７の出力を第２の加
算器８６の出力で除算する除算器である。FIG. 31 is a detailed block diagram of the position calculation unit 126. In this figure, 80 and 81 are multiplexers 1.
A peak hold circuit for converting the output of each photodetector element of the photodetector selected by 16 into a DC signal, 82 and 83 A / D converters for converting the outputs of the peak hold circuits 80 and 81 into digital data, 84 , 85 is a coefficient ROM for multiplying the coefficients of the outputs of the A / D converters 82, 83, 87
Is a first adder for adding the outputs of the coefficient ROMs 84, 85, 86 is a second adder for adding the outputs of the A / D converters 82, 83, and 88 is a second output of the first adder 87. It is a divider that divides by the output of the adder 86.
【００８２】次に本実施例のテストパターンの表示位置
の算出動作について説明する。まず本実施例において使
用するテストパターンについて説明する。テストパター
ン発生回路１０１は図３２（ａ）に示すように、有効画
面外のオーバースキャン領域の所定の位置に、たとえば
本図の９０、９１に示すように表示装置の水平走査方向
ｘ及び垂直走査方向ｙに対して、図３２（ｂ）に示すよ
うに輝度レベルがcos2特性、あるいはガウス特性を示す
ような、クロスハッチパターンを順次発生する。このよ
うな特性のテストパターンは２値のクロスハッチパター
ンを電気的および光学的な低域通過フィルタに通すこと
により簡単に得ることができる。Next, the operation of calculating the display position of the test pattern of this embodiment will be described. First, the test pattern used in this embodiment will be described. As shown in FIG. 32A, the test pattern generating circuit 101 is arranged at a predetermined position in the overscan area outside the effective screen, for example, in the horizontal scanning direction x and the vertical scanning direction of the display device as indicated by 90 and 91 in this figure. With respect to the direction y, cross hatch patterns are sequentially generated such that the brightness level exhibits a cos 2 characteristic or a Gaussian characteristic as shown in FIG. A test pattern having such characteristics can be easily obtained by passing a binary crosshatch pattern through an electrical and optical low pass filter.
【００８３】次に表示位置の算出処理について説明す
る。本処理では、図３３に示すようなテストパターンの
重心位置をその表示位置として算出する。テストパター
ンの表示位置の算出手順は、マルチプレクサ１１６で選
択された光検出部１０８〜１１５について、図２９に示
すように水平走査方向ｘ、垂直走査方向ｙのテストパタ
ーン９０、９１を表示画面に順次映出することにより行
うが、同様の処理であるので、ここでは、光検出部１０
８における水平走査方向のテストパターンの表示位置算
出処理についてのみ説明する。Next, the display position calculation process will be described. In this processing, the barycentric position of the test pattern as shown in FIG. 33 is calculated as its display position. The procedure for calculating the display position of the test pattern is as follows. For the photodetectors 108 to 115 selected by the multiplexer 116, the test patterns 90 and 91 in the horizontal scanning direction x and the vertical scanning direction y are sequentially displayed on the display screen as shown in FIG. Although it is performed by projecting the image, since the same processing is performed, here, the light detection unit 10
Only the display position calculation processing of the test pattern in the horizontal scanning direction in 8 will be described.
【００８４】まず、光検出部１０８の各光検出素子７
５、７６に対して表示画面上の座標を、例えば Xn, Xn+
1 のように割り当て、この値を光検出素子７５、７６に
それぞれ対応する係数ＲＯＭ８４、８５に記憶する。こ
こでピークホールドされＡ／Ｄ変換された光検出素子７
５、７６の出力がそれぞれ Zn, Zn+1 であるとすると、
係数ＲＯＭ８４、８５から出力される信号はそれぞれ、
Xn・Zn, Xn+1・Zn+1 となる。さらにこれらを第１の加
算器８７により加算し、その出力として Xn・Zn+ Xn+1
・Zn+1 を得る。一方、第２の加算器８６により光検出
素子７５、７６の出力の和 Zn + Zn+1 を求める。これ
ら、第１の加算器８７の出力 Xn・Zn + Xn+1・Zn+1 を
第２の加算器８６の出力 Zn + Zn+1 を除算器８８によ
り除算することにより、テストパターンの表示位置 X
を算出する。表示位置の算出処理を（１）式に示す。First, each photodetector element 7 of the photodetector 108.
The coordinates on the display screen for 5 and 76 are, for example, Xn, Xn +
The value is assigned as 1 and this value is stored in the coefficient ROMs 84 and 85 corresponding to the photodetecting elements 75 and 76, respectively. Here, the peak-held and A / D-converted photodetector element 7
If the outputs of 5 and 76 are Zn and Zn + 1 respectively,
The signals output from the coefficient ROMs 84 and 85 are
Xn · Zn, Xn + 1 · Zn + 1. Further, these are added by the first adder 87, and as the output, Xn · Zn + Xn + 1
・ Get Zn + 1. On the other hand, the second adder 86 calculates the sum Zn + Zn + 1 of the outputs of the photodetectors 75 and 76. By dividing the output Xn.Zn + Xn + 1.Zn + 1 of the first adder 87 by the output Zn + Zn + 1 of the second adder 86 by the divider 88, the display position of the test pattern X
To calculate. The calculation process of the display position is shown in Expression (1).
【００８５】 X = ( Xn・Zn + Xn+1・Zn+1 ) / ( Zn + Zn+1 ) = Xn・Zn / ( Zn + Zn+1 ) + Xn+1・Zn+1 / ( Zn + Zn+1 )・・・（３） 上式の Zn / ( Zn + Zn+1 ) と Zn+1 / ( Zn + Zn+1 )
部分はは光検出素子７５、７６のそれぞれの出力比を示
している。この出力比を光検出素子７５、７６に割り当
てられた表示画面上の座標 Xn, Xn+1 で重み付け加算す
ることによりテストパターンの表示位置を算出する。図
３３に示すようにテストパターンに対する光検出素子７
５、７６の出力比が１：１であったとすると、上式によ
りテストパターンの表示画面上での表示位置は ( Xn +
Xn+1 ) / 2 と求められ、テストパターンは、光検出素
子７５と７６の中点に位置することわかる。またテスト
パターン幅と光検出素子間隔との関係は、少なくとも２
個の光検出素子上にテストパターン信号が存在すればよ
いことになる。X = (Xn.Zn + Xn + 1.Zn + 1) / (Zn + Zn + 1) = Xn.Zn / (Zn + Zn + 1) + Xn + 1.Zn + 1 / (Zn + Zn + 1) ・ ・ ・ (3) Zn / (Zn + Zn + 1) and Zn + 1 / (Zn + Zn + 1) in the above formula
The part indicates the output ratio of each of the photodetectors 75 and 76. The display position of the test pattern is calculated by weighting and adding this output ratio with the coordinates Xn, Xn + 1 on the display screen assigned to the photodetectors 75 and 76. As shown in FIG. 33, the photodetector element 7 for the test pattern
Assuming that the output ratio of 5 and 76 is 1: 1, the display position of the test pattern on the display screen is (Xn +
Xn + 1) / 2, and it can be seen that the test pattern is located at the midpoint between the photodetector elements 75 and 76. The relationship between the test pattern width and the photodetector spacing is at least 2
It suffices if the test pattern signal exists on each photodetector.
【００８６】同様に垂直方向についてもテストパターン
の表示位置の算出を行い、水平方向、垂直方向のテスト
パターンの表示位置を算出する。さらにこれらの処理を
画面周辺部の光検出部１０９〜１１５について同様に行
い、画面周辺部の調整点に対応したＲＧＢそれぞれのテ
ストパターンの表示位置を算出することにより、幾何学
歪みやミスコンバーゼンスよるテストパターンの表示位
置の誤差を検出する。この誤差から補正データを作成
し、幾何学歪みやミスコンバーゼンスの補正を行うが、
第４実施例と同様の処理であるので省略する。また周辺
部８箇所からの検出信号を垂直走査周期での時分割処理
で多重することにより、１系統のピークホールド回路や
Ａ／Ｄで行うことも可能である。Similarly, the display positions of the test patterns are calculated also in the vertical direction, and the display positions of the test patterns in the horizontal and vertical directions are calculated. Further, these processes are similarly performed for the light detection units 109 to 115 in the peripheral portion of the screen, and the display positions of the test patterns of R, G, and B corresponding to the adjustment points in the peripheral portion of the screen are calculated, whereby geometric distortion and misconvergence occur. Detect the error in the display position of the test pattern. Correction data is created from this error, and geometric distortion and misconvergence are corrected.
Since the processing is similar to that of the fourth embodiment, the description thereof will be omitted. Further, it is also possible to carry out by one-system peak hold circuit or A / D by multiplexing the detection signals from the eight peripheral parts by time division processing in the vertical scanning cycle.
【００８７】次に表示位置の制御処理について説明する
が、まず最初にその必要性について述べる。本処理では
テストパターンの表示位置を算出して算出信号よりテス
トパターンの表示位置を制御する。テストパターンの表
示位置の算出手順は、図３２に示すように水平走査方向
ｘ、垂直走査方向ｙのテストパターン９０、９１を表示
画面に順次映出することにより行うが、図３４（ｂ）に
示すように飛越や順次走査により垂直方向のテストパタ
ーンの表示位置の変化が大ききため、ここでは、光検出
部１０８における垂直走査方向のテストパターンの表示
位置制御処理についてのみ説明する。図３４（ｂ）に走
査線配列図を示し、実線は第１フィールド、破線は第２
フィールドの走査線位置であり、そのため光検出部１０
８上に映出される垂直方向のテストパターン９１はフィ
ールド毎にテストパターン９２に移動することになる。
よって、高精度の表示位置の算出や補正を行うために
は、テストパターンを常に一定の位置に映出されるよう
に表示位置を制御することが必要となる。Next, the control processing of the display position will be described. First, its necessity will be described. In this processing, the display position of the test pattern is calculated, and the display position of the test pattern is controlled by the calculated signal. The procedure of calculating the display position of the test pattern is performed by sequentially projecting the test patterns 90 and 91 in the horizontal scanning direction x and the vertical scanning direction y on the display screen as shown in FIG. 32. As shown in the drawing, the display position of the test pattern in the vertical direction changes greatly due to the interlacing or the sequential scanning. Therefore, only the display position control process of the test pattern in the vertical scanning direction in the photodetector 108 will be described here. FIG. 34B shows a scanning line arrangement diagram, where the solid line is the first field and the broken line is the second field.
This is the scanning line position of the field, and therefore the photodetector 10
The vertical test pattern 91 displayed on the screen 8 moves to the test pattern 92 for each field.
Therefore, in order to calculate and correct the display position with high accuracy, it is necessary to control the display position so that the test pattern is always displayed at a fixed position.
【００８８】次に表示位置の具体的な制御処理について
説明するため、図３５の表示位置制御回路７６を含む信
号発生装置３０のブロック図と、図３６の動作波形図を
用いる。まず垂直方向のテストパターンの表示位置の制
御は、第１実施例と同様に１垂直走査周期（図３６
（ａ））に同期した図３６（ｂ）に示す垂直ノコギリ波
形は比較器３１の＋端子に入力され、比較器３１から図
３６（ｃ）に示すデューティー比５０％の信号が、スイ
ッチ回路３２（ＳＷ）から図３６（ｂ）に示す三角偏向
波形が、また比較器３３からの画面上下のアドレス信号
と、比較器３１からの画面中心のアドレス信号はＯＲ回
路３５でＯＲされて図３６（ｅ）に示すアドレス信号が
出力される。Next, in order to explain the concrete control processing of the display position, the block diagram of the signal generator 30 including the display position control circuit 76 of FIG. 35 and the operation waveform diagram of FIG. 36 are used. First, the control of the display position of the test pattern in the vertical direction is performed by one vertical scanning cycle (see FIG. 36) as in the first embodiment.
The vertical sawtooth waveform shown in FIG. 36B synchronized with FIG. 36A is input to the + terminal of the comparator 31, and the signal from the comparator 31 having the duty ratio of 50% shown in FIG. 36 (b), the triangular deflection waveform shown in FIG. 36 (b), the address signal at the top and bottom of the screen from the comparator 33, and the address signal at the center of the screen from the comparator 31 are ORed by the OR circuit 35 to obtain the waveform shown in FIG. The address signal shown in e) is output.
【００８９】図３６（ｆ）に示すＯＲ回路３５から信号
（図３６（ｅ）の拡大）はフリップフロップ回路３６
（ＦＦ）で図３６（ｇ）（ｈ）に示す水平パルス信号の
どちらか一方でラッチされて図３６（ｊ）（ｋ）に示す
水平同期信号に同期した信号が出力される。図３６
（ｆ）に示す入力信号を図３６（ｇ）の立ち下がりパル
ス（↓）でラッチすると、その出力は図３６（ｊ）の斜
線に示すように不定領域が存在するため、図３６（ｈ）
の信号でラッチして図３６（ｋ）に示す安定な出力が得
られる。この信号はカウンタ回路３７に入力され図３６
（ｉ）に示す１水平走査期間のパルス幅に設定され、図
３６（ｌ）に示す格子状のうち横バーのみのテストパタ
ーンが出力される。この信号はスイッチ回路９８に供給
され、図３６（ｍ）（ｎ）に示すように走査方式に状態
に応じてフィールド単位での信号有無の制御が行われ
る。The signal from the OR circuit 35 shown in FIG. 36 (f) (enlargement of FIG. 36 (e)) is the flip-flop circuit 36.
At (FF), one of the horizontal pulse signals shown in FIGS. 36 (g) and 36 (h) is latched and a signal synchronized with the horizontal synchronizing signal shown in FIGS. 36 (j) and 36 (k) is output. Fig. 36
When the input signal shown in (f) is latched by the falling pulse (↓) in FIG. 36 (g), the output thereof has an indefinite region as shown by the slanted line in FIG. 36 (j).
By latching with the signal of, the stable output shown in FIG. 36 (k) is obtained. This signal is input to the counter circuit 37 and is input to FIG.
The pulse width is set to one horizontal scanning period shown in (i), and the test pattern of only the horizontal bar in the grid pattern shown in FIG. 36 (l) is output. This signal is supplied to the switch circuit 98, and as shown in FIGS. 36 (m) and 36 (n), the presence / absence of a signal is controlled in field units according to the scanning method.
【００９０】以上をまとめると、入力端子９７、９４に
はラッチの誤動作により発生する画面上下部での変動を
解消するための制御信号が、また入力端子９９には飛越
走査に起因する全領域での変動を解消するための制御信
号が入力される。In summary, the input terminals 97 and 94 are provided with a control signal for eliminating fluctuations in the upper and lower portions of the screen caused by the malfunction of the latch, and the input terminal 99 is provided with the entire area caused by the interlaced scanning. A control signal for canceling the fluctuation of is input.
【００９１】また図３７に表示位置制御の手順を示す。
まず最初に、テストパターン発生回路からの画面周辺部
のテストパターンを有無を検出し、無信号の場合は画面
サイズを大きくする方向に再設定する。第２番目にスク
リーン上の８箇所の光検出部（１０８〜１１５）上でテ
ストパターンが受光できるかを信号サーチして判断し、
無信号の場合は表示領域を再設定する。第３番目にスク
リーン上の画面十字上の４箇所の光検出部１０９
（上）、１１４（下）、１１１（左）、１１２（右）で
テストパターンの表示位置の変動量を検出し、変動があ
る場合は前記入力端子９７、９９の制御信号を入力して
変動をなくす。第４番目にスクリーン上の画面周辺部の
４箇所の光検出部１０８（左上）、１１０（右上）、１
１３（左下）、１１５（右下）でテストパターンの表示
位置の変動量を検出し、変動がある場合は前記入力端子
９７、９４の制御信号を入力して変動をなくし、全ての
制御が完了する。このように表示位置制御としては、テ
ストパターンの映出位置のみならず映出周期などの各種
タイミングの制御を行っている。FIG. 37 shows the procedure of display position control.
First, the presence / absence of the test pattern in the peripheral portion of the screen from the test pattern generating circuit is detected, and when there is no signal, the screen size is reset to increase the screen size. Secondly, a signal search is performed to determine whether or not the test pattern can be received on the eight photodetectors (108 to 115) on the screen.
If there is no signal, reset the display area. Thirdly, the four photodetectors 109 on the screen cross on the screen
(Top), 114 (bottom), 111 (left), 112 (right) detect the amount of change in the display position of the test pattern, and if there is a change, input the control signals from the input terminals 97, 99 to change. Get rid of. Fourthly, four photodetector units 108 (upper left), 110 (upper right), 1 on the periphery of the screen on the screen, 1
13 (bottom left) and 115 (bottom right) detect the amount of change in the display position of the test pattern, and if there is a change, input the control signals from the input terminals 97 and 94 to eliminate the change and complete all controls. To do. In this way, as the display position control, not only the display position of the test pattern but also various timings such as the display cycle are controlled.
【００９２】なお、本実施例では位置算出部７８からの
変動量より上記テストパターンの映出周期や表示位置を
制御する場合について述べたが、例えば飛越走査や順次
走査の信号判別を行って制御してもよい。In the present embodiment, the case has been described in which the projection period and the display position of the test pattern are controlled based on the variation amount from the position calculation section 78. However, for example, control is performed by performing interlaced scanning or sequential scanning signal determination. You may.
【００９３】さらに、検出されたＲＧＢそれぞれのテス
トパターンの表示位置から幾何学歪みやミスコンバーゼ
ンスの検出、補正を行うが、これは第４実施例と同様の
処理であり、説明は省略する。Further, the geometrical distortion and the misconvergence are detected and corrected from the display positions of the detected RGB test patterns, but this is the same processing as that of the fourth embodiment, and the description thereof is omitted.
【００９４】このように本実施例によれば、偏向波形よ
り偏向中心軸に対称な２次元的なアドレス信号を発生
し、このアドレス信号に基づいてテストパターンを発生
する。そして光検出素子で受光された信号よりテストパ
ターンの表示位置を算出し、この算出信号によりテスト
パターンの発生タイミングを制御される。こうすると常
に安定したテストパターンが映出されるため、短時間で
高精度の画像歪みが検出される。As described above, according to this embodiment, a two-dimensional address signal symmetrical to the deflection center axis is generated from the deflection waveform, and a test pattern is generated based on this address signal. Then, the display position of the test pattern is calculated from the signal received by the photodetector, and the generation timing of the test pattern is controlled by the calculated signal. In this way, a stable test pattern is always displayed, and highly accurate image distortion can be detected in a short time.
【００９５】次に本発明の第６実施例の画像補正装置に
ついて図面を参照しつつ説明する。図３８は第６実施例
の画像補正装置の陰極線管の構造図、図３９に全画面上
でのインデックス蛍光体の形状図、図４０画像補正装置
のブロック図である。図４０において第１〜第５実施例
と同一部分は同一の符号を付け、詳細な説明は省略す
る。図３８において、２０１，２０２，２０３は各ＲＧ
Ｂ色の電子銃、２０６はインデックス蛍光体、２０４は
シャドウマスク面、２０５はＲＧＢの蛍光体が塗布され
た蛍光体面であり、図３９（ａ）にインデックス蛍光体
の形状を示すように、シャドウマスク面２０４には電子
ビームの主走査方向に対して２つの斜め方向のインデッ
クス蛍光体２０６がシャドウマスク面２０４に複数に塗
布されており、この複数のインデックス蛍光体２０６上
に図３９（ｂ）に示す垂直方向テストパターン９１が映
出される。Next, an image correction apparatus according to the sixth embodiment of the present invention will be described with reference to the drawings. FIG. 38 is a structural view of the cathode ray tube of the image correction device of the sixth embodiment, FIG. 39 is a shape diagram of the index phosphor on the entire screen, and FIG. 40 is a block diagram of the image correction device. 40, the same parts as those in the first to fifth embodiments are designated by the same reference numerals, and detailed description thereof will be omitted. In FIG. 38, 201, 202, and 203 are respective RGs.
B-color electron gun, 206 is an index phosphor, 204 is a shadow mask surface, and 205 is a phosphor surface coated with RGB phosphors. As shown in FIG. On the mask surface 204, a plurality of index phosphors 206 in two oblique directions with respect to the main scanning direction of the electron beam are applied to the shadow mask surface 204, and the plurality of index phosphors 206 are coated on the plurality of index phosphors 206 as shown in FIG. The vertical test pattern 91 shown in FIG.
【００９６】以上のように、画像光に影響されないシャ
ドウマスクの表面上の所定位置に配列されたインデック
ス蛍光体により、前記電子ビームの走査に応じて放射出
力を発生して、検出部で前記電子ビームの２次元の位置
を検出し、検出部の検出信号により電子ビームを偏向し
て自動的にコンバーゼンスや幾何学歪の補正を行うこと
ができる。As described above, the index phosphors arranged at the predetermined positions on the surface of the shadow mask that are not affected by the image light generate a radiation output in response to the scanning of the electron beam, and the detector outputs the electrons. It is possible to detect the two-dimensional position of the beam and deflect the electron beam according to the detection signal of the detection unit to automatically correct the convergence and geometric distortion.
【００９７】以上のように構成された本実施例の画像補
正装置について、以下その動作を説明するため、図４０
のブロック図と図４１の動作波形図を用いる。２個のイ
ンデックス蛍光体の拡大図を図４１（ａ）に示すよう
に、インデックス蛍光体２０６の形状は２つの斜め線形
状となっている。このインデックス蛍光体２０６上にテ
ストパターン２２４，２２５が映出された場合、テスト
パターン２２５の光電変換信号は図４１（ｂ）、テスト
パターン２２４の光電変換信号は図４１（ｃ）に示す波
形となる。光電変換素子２２１からの光電変換された信
号は、時間−電圧変換器２２２に供給されて信号の２次
元的位置が抽出され、Ａ／Ｄ変換器２２３に入力されデ
ィジタル信号に変換される、このディジタル信号は位置
算出部７８に入力され、基準信号であるテストパターン
２２５と収束信号であるテストパターン２２４の表示位
置が算出される。この位置算出部７８からの算出信号は
誤差算出部１１８に供給され位置ずれ量が算出される。In order to explain the operation of the image correcting apparatus of the present embodiment having the above-mentioned structure, FIG.
41 and the operation waveform diagram of FIG. 41 are used. As shown in an enlarged view of the two index phosphors in FIG. 41 (a), the index phosphor 206 has two oblique line shapes. When the test patterns 224 and 225 are projected on the index phosphor 206, the photoelectric conversion signal of the test pattern 225 has the waveform shown in FIG. 41 (b) and the photoelectric conversion signal of the test pattern 224 has the waveform shown in FIG. 41 (c). Become. The photoelectrically converted signal from the photoelectric conversion element 221 is supplied to the time-voltage converter 222 to extract the two-dimensional position of the signal, which is input to the A / D converter 223 and converted into a digital signal. The digital signal is input to the position calculator 78, and the display positions of the test pattern 225, which is a reference signal, and the test pattern 224, which is a convergence signal, are calculated. The calculation signal from the position calculation unit 78 is supplied to the error calculation unit 118, and the position shift amount is calculated.
【００９８】まず最初に垂直方向の表示位置の誤差を算
出する場合は、テストパターン２２５，２４の基準信号
（Ｇ信号）と収束信号（ＲＢ信号）を映出し、図４１
（ｂ）（ｃ）のように、基準信号と収束信号の表示位置
ｔ1、ｔ2を算出する。この算出の方法としては、図４１
（ｂ）（ｃ）のタイミングパルスをもとに、図４１
（ｄ）（ｅ）に示すランプ信号を発生して時間軸を電圧
情報に変換している。従って、垂直方向の基準信号の表
示位置としてはＶ1、収束信号の表示位置としてはＶ2の
直流電圧が算出できる。時間−電圧変換器２２２からの
時間電圧変換された信号は、Ａ／Ｄ変換器２２３を通し
て位置算出部７８に供給されてディジタル的に表示位置
が計測される。この信号は誤差算出部１１８に供給され
垂直方向の誤差（Ｖ1−Ｖ2）が算出される。First, when calculating the error of the display position in the vertical direction, the reference signal (G signal) and the convergence signal (RB signal) of the test patterns 225 and 24 are displayed, and FIG.
As in (b) and (c), the display positions t1 and t2 of the reference signal and the converged signal are calculated. The calculation method is shown in FIG.
Based on the timing pulses in (b) and (c) of FIG.
(D) The ramp signal shown in (e) is generated to convert the time axis into voltage information. Therefore, it is possible to calculate the DC voltage of V1 as the display position of the reference signal in the vertical direction and V2 as the display position of the convergence signal. The time-voltage converted signal from the time-voltage converter 222 is supplied to the position calculator 78 through the A / D converter 223, and the display position is digitally measured. This signal is supplied to the error calculation unit 118, and the vertical error (V1−V2) is calculated.
【００９９】次に水平方向の表示位置の誤差を算出する
場合も同様に、テストパターン２２５，２２４を順次を
映出し、図４１（ｂ）（ｃ）のように、基準信号と収束
信号の表示位置ｔ3、ｔ4を算出する。この算出の方法と
しては、図４１（ｈ）（ｉ）のタイミングパルスをもと
にゲート信号を作成し、この信号から図４１（ｊ）
（ｋ）に示すランプ信号を発生して時間軸を電圧情報に
変換している。従って、水平方向の基準信号の表示位置
としてはＶ3、収束信号の表示位置としてはＶ4の直流電
圧が算出できる。時間−電圧変換器２２２からの時間電
圧変換された信号は、Ａ／Ｄ変換器２２３を通して位置
算出部７８に供給されてディジタル的に計測される。こ
の信号は誤差算出部１１８に供給され水平方向の誤差
（Ｖ3−Ｖ4）が算出される。Similarly, when calculating the error in the horizontal display position, the test patterns 225 and 224 are projected in the same manner, and the reference signal and the convergence signal are displayed as shown in FIGS. 41 (b) and (c). The positions t3 and t4 are calculated. As a method of this calculation, a gate signal is created based on the timing pulse of FIG. 41 (h) (i), and FIG. 41 (j) is generated from this signal.
The ramp signal shown in (k) is generated to convert the time axis into voltage information. Therefore, the DC voltage of V3 can be calculated as the display position of the reference signal in the horizontal direction, and the DC voltage of V4 can be calculated as the display position of the convergence signal. The time-voltage converted signal from the time-voltage converter 222 is supplied to the position calculation unit 78 through the A / D converter 223 and digitally measured. This signal is supplied to the error calculation unit 118 to calculate the horizontal error (V3-V4).
【０１００】補正信号発生回路１１９は、第３実施例で
述べたように誤差算出部１１８からの誤差量に基づきコ
ンバーゼンスや偏向歪、画面振幅等を制御するための補
正波形が作成される。As described in the third embodiment, the correction signal generation circuit 119 creates a correction waveform for controlling the convergence, the deflection distortion, the screen amplitude, etc. based on the error amount from the error calculation unit 118.
【０１０１】図３９（ａ）のようにシャドウマスク面に
インデックス蛍光体が塗布された陰極線管において、図
３９（ｂ）に水平方向及び垂直方向の表示位置を算出す
る場合のテストパターンを示し、各検出方向とも左から
右方向のテスト信号が順次シフトして検出を行ってい
る。インデックス蛍光体６は各色のＲＧＢ光に影響され
ないように、紫外線領域の蛍光体（例えばＰ４７）が塗
布されており、光電変換素子としては光電子増倍管を用
いて検出している。In a cathode ray tube having a shadow mask surface coated with an index phosphor as shown in FIG. 39 (a), FIG. 39 (b) shows a test pattern for calculating horizontal and vertical display positions. In each detection direction, the test signals from the left to the right are sequentially shifted for detection. The index phosphor 6 is coated with a phosphor in the ultraviolet region (for example, P47) so as not to be affected by the RGB light of each color, and a photomultiplier tube is used as a photoelectric conversion element for detection.
【０１０２】インデックス蛍光体の形状は、主走査方向
に対して２つの斜め形状で構成され、主走査方向と平行
に発生される横バー信号で２種類のインデックス信号が
抽出できる位置であればどのような形状としてもよい。
２つの斜めインデックス形状の底辺に対する角度は水平
及び垂直方向を検出する重心位置を近づける方向であれ
ば２辺の角度を等しく設定する方が有利である。また水
平及び垂直方向の両方検出する観点からは４５度が有利
であるが、水平及び垂直の補正量を考慮すると補正量の
大きい方に設定する方が有利である。一般にＣＲＴ表示
装置では水平方向の補正量が大きいため角度的には４５
度より寝かせる方向（４５度以下）に設定する方が有利
である。The shape of the index phosphor is two slanted shapes with respect to the main scanning direction, and at any position where two kinds of index signals can be extracted by a horizontal bar signal generated in parallel with the main scanning direction. It may be shaped like this.
It is advantageous to set the angles of the two diagonal index shapes with respect to the bottom side so that the angles of the two sides are the same if they are directions in which the positions of the centers of gravity for detecting the horizontal and vertical directions are brought close to each other. Further, 45 degrees is advantageous from the viewpoint of detecting in both the horizontal and vertical directions, but considering the horizontal and vertical correction amounts, it is advantageous to set the correction amount to the larger one. Generally, a CRT display device has a large amount of correction in the horizontal direction, and therefore the angle is 45
It is more advantageous to set the direction to lie down (45 degrees or less) rather than the degree.
【０１０３】次に図１８に示す一体型ビデオプロジェク
タ１２７に応用した場合について説明するため、図４２
の透過型スクリーン１０７の構造図を用いる。図４２
（ａ）に一般的な透過型スクリーンの構造を示し、透過
型スクリーン１０７はレンチキュラーレンズ２３をもつ
拡散板と周辺部の光を中心に集束させるフレネルレンズ
２２で構成されており、図４２（ｂ）に例えば透過率に
低いブラックストライプ２７上に光検出素子２４が設け
られている。Next, in order to explain the case of application to the integrated video projector 127 shown in FIG. 18, FIG.
The structural diagram of the transmissive screen 107 in FIG. FIG. 42
A structure of a general transmissive screen is shown in (a), and the transmissive screen 107 is composed of a diffuser plate having a lenticular lens 23 and a Fresnel lens 22 for focusing the light of the peripheral portion, as shown in FIG. ), The photodetection element 24 is provided on the black stripe 27 having low transmittance.
【０１０４】一般にブラックストライプ２７すなわち透
過率に低い部分をスクリーン上に設けることによりコン
トラストの良い画像を映すことができる。このコントラ
ストを高める透過率の低い部分に光検出素子２４を配置
しているため、透過型スクリーンの画像の低下が起こら
ず、スクリーンの本来の性能を損なうことはない。図４
３（ａ）にスクリーン１０７上に複数の光検出部２４を
配置した構成図を示し、光検出部２４は第４実施例と同
様に例えば２個の光検出素子７５、７６は配置されてい
る。Generally, by providing the black stripe 27, that is, the portion having a low transmittance on the screen, an image with good contrast can be displayed. Since the photo-detecting element 24 is arranged in the low transmittance portion for enhancing the contrast, the image of the transmissive screen is not deteriorated and the original performance of the screen is not impaired. FIG.
3 (a) shows a configuration diagram in which a plurality of photodetector portions 24 are arranged on the screen 107. In the photodetector portion 24, for example, two photodetector elements 75 and 76 are arranged as in the fourth embodiment. .
【０１０５】また検出用のテストパターンも第５実施例
と同様に、図４３（ｂ）（ｃ）に示す水平方向テストパ
ターン９０と垂直方向テストパターン９１を順次切り換
えて検出される。それ以降の処理は第４の実施例と同様
であるため説明は省略する。本実施例では直視型では陰
極線管のシャドウマスク面にインデックス蛍光体と塗布
する場合や、投射型では透過型スクリーンのブラックス
トライプ領域に光検出素子を配置して検出を行う場合に
ついて述べたが、画像光に影響されない部分であればよ
いことは言うまでもない。The detection test pattern is also detected by sequentially switching the horizontal test pattern 90 and the vertical test pattern 91 shown in FIGS. 43 (b) and 43 (c), as in the fifth embodiment. Since the subsequent processing is the same as that of the fourth embodiment, the description is omitted. In the present embodiment, in the direct-viewing type, the case where the shadow mask surface of the cathode ray tube is coated with the index phosphor, and in the projection type, the case where the light detecting element is arranged in the black stripe region of the transmissive screen for detection is described. It goes without saying that any part that is not affected by image light may be used.
【０１０６】このように本実施例によれば、表示画面の
所定位置で画像光に影響を与えない領域に複数の光検出
素子を配置し、この光検出素子で受光できる位置に表示
画面に対応した偏向波形よりテストパターンを発生して
検出する。こうすると有効画面内の検出が可能となるた
め高精度の画像歪みの補正が実現できる。さらに走査周
波数や画面サイズの変化に対しても、常に光検出素子上
にテストパターンを映出できるため、少ない回数でテス
トパターンのサーチを行うことができ、サーチの効率
化、調整時間の短縮化が実現できる。As described above, according to this embodiment, a plurality of photodetector elements are arranged in a predetermined position on the display screen in a region that does not affect the image light, and the display screen is provided at a position where the photodetector elements can receive light. A test pattern is generated from the deflected waveform and detected. In this way, detection within the effective screen becomes possible, so that highly accurate image distortion correction can be realized. Further, even if the scanning frequency or screen size changes, the test pattern can always be displayed on the photodetector, so the test pattern can be searched with a small number of times, improving the efficiency of the search and shortening the adjustment time. Can be realized.
【０１０７】なお、各実施例において、理解を容易にす
るためＣＲＴを用いた画像表示装置について述べたが、
それ以外の表示装置についても有効であることは言うま
でもない。また、各実施例において、拡大投射装置とし
て１体型ビデオプロジェクタについて述べたが、分離型
構成の拡大投射装置においても同様である。In each of the embodiments, the image display device using the CRT is described for easy understanding.
It goes without saying that it is also effective for other display devices. Further, in each of the embodiments, the one-body type video projector has been described as the magnifying projection device, but the same applies to the magnifying projection device having the separate type configuration.
【０１０８】また第１実施例において、偏向中心軸に対
して対称なアドレス信号をノコギリ偏向波形より作成す
る場合について述べたが、それ以外の偏向波形で行って
もよい。In the first embodiment, the case where the address signal symmetrical with respect to the deflection center axis is created from the sawtooth deflection waveform has been described, but other deflection waveforms may be used.
【０１０９】また第２実施例において、偏向中心軸に対
して対称なアドレス信号を作成し、このアドレス信号よ
り各種の補正信号を発生する場合についてについて述べ
たが、それ以外の各種のタイミング信号や制御信号とし
て用いてもよい。In the second embodiment, the case where the address signal symmetrical with respect to the deflection center axis is generated and various correction signals are generated from the address signal has been described. However, various timing signals other than that and It may be used as a control signal.
【０１１０】また第３実施例において、偏向中心軸に対
して対称なアドレス信号を作成し、このアドレス信号よ
りダイナミック的なコンバーゼンス補正信号を発生する
場合についてについて述べたが、それ以外の補正信号と
して用いてもよい。In the third embodiment, the case has been described in which an address signal symmetrical with respect to the deflection center axis is generated and a dynamic convergence correction signal is generated from this address signal, but as other correction signals. You may use.
【０１１１】また第４〜６実施例において、光検出素子
をスクリーンの有効画面外の結像面近傍に設置して場合
について述べたが、有効画面内や非結像面に設置して検
出してもよい。また、各実施例において、光検出素子を
スクリーンの有効画面外の画面十字上を四隅周辺部の８
カ所に設置して場合について述べたが、その他の場所や
数として検出してもよい。また、各実施例において、幾
何学歪みやコンバーゼンスなどの画像歪みの補正を行う
場合について述べたが、それ以外の画面サイズの調整や
輝度補正などを行ってもよい。Further, in the fourth to sixth embodiments, the case where the photodetector is installed near the image forming surface outside the effective screen of the screen has been described. May be. Further, in each of the embodiments, the photodetector is provided on the screen cross outside the effective screen of the screen at 8 corners.
Although the case where it is installed in one place is described, it may be detected in other places or numbers. Further, in each of the embodiments, the case where the image distortion such as the geometrical distortion or the convergence is corrected has been described, but the other screen size adjustment or the brightness correction may be performed.
【０１１２】また、各実施例において、各検出領域の光
検出素子の数を２〜３個とした場合について述べたが、
それ以外の個数としてもよい。また、各実施例におい
て、各色の検出用のテストパターンを順次映出して位置
検出を行う場合について述べたが、光検出部上にカラー
フィルタを設けて各色を同時に検出してもい。また、各
実施例おいて、頂点に対して対称の線形山形やcos2特性
・ガウス特性のテスト信号を用いた場合について述べた
が、輝度レベルが変化するテスト信号であればどのよう
な信号でもよい。In each of the embodiments, the case where the number of the photodetecting elements in each detecting region is set to 2 to 3 has been described.
Other numbers may be used. Further, in each of the embodiments, the case has been described in which the test pattern for detecting each color is sequentially projected to detect the position, but a color filter may be provided on the photodetector to detect each color at the same time. Further, in each of the embodiments, the case where the test signal of the linear mountain shape symmetrical with respect to the apex or the cos 2 characteristic / Gauss characteristic is used is described, but any signal can be used as long as the test signal changes the luminance level. Good.
【０１１３】[0113]
【発明の効果】以上のように本願第１の発明によれば、
偏向波形より偏向中心軸に対称な２次元的なアドレス信
号を発生し、このアドレス信号に基づいてテストパター
ンを発生する。こうすると走査周波数や画面サイズの変
化に対しても、常に偏向中心軸に対称な２次元的位置に
テストパターンを発生できる。As described above, according to the first invention of the present application,
A two-dimensional address signal symmetrical to the deflection center axis is generated from the deflection waveform, and a test pattern is generated based on this address signal. This makes it possible to generate a test pattern at a two-dimensional position which is always symmetrical with respect to the deflection center axis even when the scanning frequency or the screen size changes.
【０１１４】また本願第２の発明によれば、偏向波形よ
り偏向中心軸に対称な２次元的なアドレス信号を発生
し、このアドレス信号に基づいて補正信号を発生する。
こうすると走査周波数や画面サイズの変化に対しても、
常に偏向中心軸に対称な２次元的位置に補正信号が発生
されるため、高精度の画像歪みの補正が行える。According to the second invention of the present application, a two-dimensional address signal symmetrical to the deflection center axis is generated from the deflection waveform, and the correction signal is generated based on this address signal.
By doing this, even if the scanning frequency or screen size changes,
Since the correction signal is always generated at a two-dimensional position symmetrical with respect to the deflection center axis, highly accurate image distortion correction can be performed.
【０１１５】また本願第３の発明によれば、偏向波形よ
り偏向中心軸に対称な２次元的なアドレス信号を発生
し、このアドレス信号に基づいてダイナミック的な補正
信号を発生する。こうすると走査周波数や画面サイズの
変化に対しても、常に偏向中心軸に対称な２次元的位置
に補正信号を発生できるとともに、アドレス数とパター
ン発生用ＲＯＭ容量が少なく、また量子化ビット数を約
２倍に拡大でき高精度の補正が実現できる。According to the third invention of the present application, a two-dimensional address signal symmetrical to the deflection center axis is generated from the deflection waveform, and a dynamic correction signal is generated based on this address signal. This makes it possible to always generate a correction signal at a two-dimensional position symmetrical with respect to the deflection center axis even if the scanning frequency or screen size changes, and to reduce the number of addresses and the ROM capacity for pattern generation and to reduce the number of quantization bits. It can be enlarged to about 2 times and highly accurate correction can be realized.
【０１１６】また本願第４の発明によれば、所定の位置
に配置された複数の各光検出素子に対して、表示画面上
の二次元平面座標を割り当てる。そして偏向波形よりテ
ストパターンを発生して表示し、各光検出素子の出力で
割り当てられた座標を重み付け加算すると、テストパタ
ーンの表示位置が直接算出される。こうするとテストパ
ターンのゲイン変動やその他の変動要因の影響を受けに
くく、かつテストパターンの方向とずれ量が直接検出で
きるため、短時間でかつ高精度に画像歪みが検出され
る。According to the fourth invention of the present application, two-dimensional plane coordinates on the display screen are assigned to each of the plurality of photodetecting elements arranged at a predetermined position. Then, a test pattern is generated and displayed from the deflection waveform, and the coordinates assigned by the output of each photodetecting element are weighted and added to directly calculate the display position of the test pattern. In this case, the influence of the gain variation of the test pattern and other variation factors is less likely to occur, and the direction and the amount of deviation of the test pattern can be directly detected, so that the image distortion is detected with high accuracy in a short time.
【０１１７】また本願第５の発明によれば、偏向波形よ
り偏向中心軸に対称な２次元的なアドレス信号を発生
し、このアドレス信号に基づいてテストパターンを発生
する。そして光検出素子で受光された信号よりテストパ
ターンの表示位置を算出し、この算出信号によりテスト
パターンの発生タイミングを制御される。こうすると常
に安定したテストパターンが映出されるため、短時間で
高精度の画像歪みが検出される。According to the fifth invention of the present application, a two-dimensional address signal symmetrical to the deflection center axis is generated from the deflection waveform, and a test pattern is generated based on this address signal. Then, the display position of the test pattern is calculated from the signal received by the photodetector, and the generation timing of the test pattern is controlled by the calculated signal. In this way, a stable test pattern is always displayed, and highly accurate image distortion can be detected in a short time.
【０１１８】また本願第６の発明によれば、表示画面の
所定位置で画像光に影響を与えない領域に複数の光検出
素子を配置し、この光検出素子で受光できる位置に表示
画面に対応した偏向波形よりテストパターンを発生して
検出する。こうすると有効画面内の検出が可能となるた
め高精度の画像歪みの補正が実現できる。さらに走査周
波数や画面サイズの変化に対しても、常に光検出素子上
にテストパターンを映出できるため、少ない回数でテス
トパターンのサーチを行うことができ、サーチの効率
化、調整時間の短縮化が実現できる。Further, according to the sixth aspect of the present invention, a plurality of photodetector elements are arranged in a predetermined position on the display screen in a region that does not affect the image light, and the display screen corresponds to a position where the photodetector elements can receive light. A test pattern is generated from the deflected waveform and detected. In this way, detection within the effective screen becomes possible, so that highly accurate image distortion correction can be realized. Further, even if the scanning frequency or screen size changes, the test pattern can always be displayed on the photodetector, so the test pattern can be searched with a small number of times, improving the efficiency of the search and shortening the adjustment time. Can be realized.
【０１１９】また本願の全ての請求項の発明において、
光検出素子としてフォトダイオードなどの低価格の光デ
バイスを用いることできる。例えばＣＣＤセンサなどの
光デバイスを用いたものより、低価格で画像歪補正装置
が実現でき、その実用的効果は大きい。In the inventions of all claims of the present application,
A low-cost optical device such as a photodiode can be used as the light detection element. For example, an image distortion correction device can be realized at a lower cost than that using an optical device such as a CCD sensor, and its practical effect is great.
【図１】本発明の第１実施例の信号発生装置の構成を示
すブロック図FIG. 1 is a block diagram showing a configuration of a signal generator according to a first embodiment of the present invention.
【図２】第１実施例における垂直方向の信号発生の動作
を示す波形図FIG. 2 is a waveform diagram showing the operation of signal generation in the vertical direction in the first embodiment.
【図３】第１実施例における水平方向の信号発生の動作
を示す波形図FIG. 3 is a waveform chart showing the operation of horizontal signal generation in the first embodiment.
【図４】第１実施例における信号発生の表示画面図FIG. 4 is a display screen diagram of signal generation in the first embodiment.
【図５】第１本実施例における各種の信号発生の表示画
面図FIG. 5 is a display screen diagram of various signal generation in the first embodiment.
【図６】第１実施例における信号発生の表示画面図FIG. 6 is a display screen diagram of signal generation in the first embodiment.
【図７】本発明の第２実施例の信号発生装置の構成を示
すブロック図FIG. 7 is a block diagram showing a configuration of a signal generator according to a second embodiment of the present invention.
【図８】第２実施例における水平の信号発生の動作を示
す波形図FIG. 8 is a waveform diagram showing the operation of horizontal signal generation in the second embodiment.
【図９】第２実施例における補正信号発生回路のブロッ
ク図FIG. 9 is a block diagram of a correction signal generation circuit according to a second embodiment.
【図１０】第２実施例における水平の補正信号発生の動
作を示す波形図FIG. 10 is a waveform diagram showing the operation of horizontal correction signal generation in the second embodiment.
【図１１】第２実施例における補正信号用ＲＯＭのメモ
リ構成図FIG. 11 is a memory block diagram of a correction signal ROM in the second embodiment.
【図１２】第２実施例における補正信号発生回路の詳細
なブロック図FIG. 12 is a detailed block diagram of a correction signal generation circuit in the second embodiment.
【図１３】第２実施例における補正信号発生の動作を示
す波形図FIG. 13 is a waveform diagram showing an operation of generating a correction signal in the second embodiment.
【図１４】本発明の第３実施例の信号発生装置の構成を
示すブロック図FIG. 14 is a block diagram showing the configuration of a signal generator according to a third embodiment of the present invention.
【図１５】（ａ）は第３実施例におけるアドレス信号の
表示画面図 （ｂ）は第３実施例におけるアドレス信号の表示画面の
メモリ構成図15A is a display screen diagram of an address signal in the third embodiment, and FIG. 15B is a memory configuration diagram of a display screen of the address signal in the third embodiment.
【図１６】第３実施例における補正信号発生の動作を示
す波形図FIG. 16 is a waveform diagram showing an operation of generating a correction signal in the third embodiment.
【図１７】本発明の第４実施例の位置検出装置を含む投
射型ディスプレイの構成図FIG. 17 is a configuration diagram of a projection display including a position detection device according to a fourth embodiment of the present invention.
【図１８】第４実施例おける投射型ディスプレイの内部
構成図FIG. 18 is an internal configuration diagram of the projection type display in the fourth embodiment.
【図１９】（ａ）は第４実施例の光検出部とスクリーン
との位置関係を示す平面図 （ｂ）はテストパターンの輝度分布図FIG. 19A is a plan view showing the positional relationship between the photodetector and the screen of the fourth embodiment, and FIG. 19B is a luminance distribution diagram of the test pattern.
【図２０】第４実施例のテストパターンの輝度分布図FIG. 20 is a luminance distribution diagram of the test pattern of the fourth embodiment.
【図２１】第４実施例の光検出部の構成図FIG. 21 is a configuration diagram of a photodetector unit according to a fourth embodiment.
【図２２】第４実施例の位置検出装置の構成を示すブロ
ック図FIG. 22 is a block diagram showing the configuration of a position detection device according to a fourth embodiment.
【図２３】（ａ）は第４実施例の格子状に配列された光
検出素子の配置図 （ｂ）は第３実施例の座標変換を示す図 （ｃ）は斜め型の格子状配列の光検出素子の配置図 （ｄ）は斜め型の格子状配列の光検出素子の配置図 （ｅ）はＬ字型の格子状配列の光検出素子の配置図 （ｆ）は逆Ｌ字型の格子状配列の光検出素子の配置図 （ｇ）は十字型の格子状配列の光検出素子の配置図 （ｈ）は×型の格子状配列の光検出素子の配置図23 (a) is a layout view of photo-detecting elements arranged in a grid pattern in the fourth embodiment (b) is a diagram showing coordinate conversion in the third embodiment (c) is an oblique grid array Layout of the photo-detecting elements (d) is a layout of the photo-detecting elements in an oblique grid array (e) is a layout of the photo-detecting elements in an L-shaped grid array (f) is an inverted L-shaped layout Layout of the photo-detecting elements in a grid-like array (g) is a layout of the photo-detecting elements in a cross-shaped grid-like array (h) is a layout of the photo-detecting elements in a x-shaped grid
【図２４】（ａ）は表示画面の幾何学的歪みの説明図 （ｂ）は表示画面の幾何学的歪みの説明図 （ｃ）は補正量を示す図24A is an explanatory diagram of geometric distortion of a display screen, FIG. 24B is an explanatory diagram of geometric distortion of a display screen, and FIG. 24C is a diagram showing a correction amount.
【図２５】投射型ディスプレイにおける幾何学的歪とそ
の補正波形図（その１）FIG. 25 is a geometrical distortion diagram and its correction waveform diagram in the projection display (No. 1)
【図２６】投射型ディスプレイにおける幾何学的歪とそ
の補正波形図（その２）FIG. 26 is a geometrical distortion in the projection type display and its correction waveform diagram (part 2).
【図２７】第４実施例の位置検出装置おけるテストパタ
ーンの誤差検出と収束動作の手順を示す説明図FIG. 27 is an explanatory view showing the procedure of test pattern error detection and convergence operation in the position detecting device of the fourth embodiment.
【図２８】第４実施例の位置検出装置に用いられる補正
信号発生回路のブロック図FIG. 28 is a block diagram of a correction signal generation circuit used in the position detection device of the fourth embodiment.
【図２９】本発明の第５実施例の位置検出装置を含む投
射型ディスプレイの構成図FIG. 29 is a configuration diagram of a projection display including a position detection device according to a fifth embodiment of the present invention.
【図３０】第５実施例の光検出部の構成図FIG. 30 is a configuration diagram of a photodetector section in a fifth example.
【図３１】第５実施例の位置算出部の構成図FIG. 31 is a configuration diagram of a position calculation unit of the fifth embodiment.
【図３２】（ａ）は第５実施例の光検出部とスクリーン
との位置関係を示す平面図 （ｂ）はテストパターンの輝度分布図FIG. 32A is a plan view showing the positional relationship between the photodetector and the screen of the fifth embodiment, and FIG. 32B is a brightness distribution diagram of the test pattern.
【図３３】第５実施例の位置算出動作における光検出部
とテストパターンとの位置関係を示す平面図とテストパ
ターンの輝度分布図関係図FIG. 33 is a plan view showing the positional relationship between the photodetector and the test pattern in the position calculating operation of the fifth embodiment, and a luminance distribution diagram relationship diagram of the test pattern.
【図３４】（ａ）は第５実施例の位置算出動作における
光検出部とテストパターンとの位置関係を示す平面図 （ｂ）は表示画面の走査線配列図34A is a plan view showing the positional relationship between the photodetector and the test pattern in the position calculating operation of the fifth embodiment. FIG. 34B is a scanning line array diagram of the display screen.
【図３５】第５実施例の信号発生部の構成図FIG. 35 is a configuration diagram of a signal generator according to a fifth embodiment.
【図３６】第５実施例における信号発生の動作を示す波
形図FIG. 36 is a waveform chart showing the operation of signal generation in the fifth embodiment.
【図３７】第５実施例におけるテストパターンのタイミ
ング制御の手順を示す説明図FIG. 37 is an explanatory view showing the procedure of test pattern timing control in the fifth embodiment.
【図３８】本発明の第６実施例の画像補正装置おける陰
極線管の構造図FIG. 38 is a structural diagram of a cathode ray tube in an image correction device according to a sixth embodiment of the present invention.
【図３９】第６実施例におけるインデックス蛍光体の形
状とテストパターンを示す表示画面図FIG. 39 is a display screen diagram showing the shape and test pattern of the index phosphor in the sixth embodiment.
【図４０】第６実施例における画像補正装置を含む直視
型ディスプレイの構成図FIG. 40 is a configuration diagram of a direct-view display including an image correction device according to a sixth embodiment.
【図４１】第６実施例における表示位置と誤差算出動作
を示す表示画面と波形図FIG. 41 is a display screen and waveform diagram showing the display position and error calculation operation in the sixth embodiment.
【図４２】第６実施例における画像補正装置を含む投射
型ディスプレイに応用したときのスクリーン構造図FIG. 42 is a screen structure diagram when applied to a projection display including the image correction device in the sixth embodiment.
【図４３】（ａ）は第６実施例における光検出素子の配
置図 （ｂ），（ｃ）はテストパターンを示す表示画面図FIG. 43 (a) is a layout view of a photodetector in the sixth embodiment, and FIGS. 43 (b) and (c) are display screen diagrams showing test patterns.
【図４４】従来の信号発生装置の構成例を示すブロック
図FIG. 44 is a block diagram showing a configuration example of a conventional signal generator.
【図４５】従来の拡大投射装置に用いられる画像補正装
置のブロック図FIG. 45 is a block diagram of an image correction device used in a conventional magnifying projection device.
２８、５８、７７ アドレス発生回路 １ テストパターン（ＴＰ）発生回路 ２９ テストパターン ４５ ノコギリ波発生回路 ５９、１６ 補正信号発生回路 ３０ 信号発生装置 １２６ 位置検出装置 １２５ 自動調整装置 １２４ 拡大投射装置 １１７、７８ 位置算出部 １１８ 誤差算出部 １１９ 補正信号発生回路 １２０ コンバーゼンス（Ｃ）補正回路 １２１ 偏向回路 １０２ 切換回路 １０３ 映像回路 １０８〜１１５ 光検出部 ７５、７６、２４ 光検出素子 ７６ 表示位置制御回路 ２０６ インデックス蛍光体 １０７ 透過型スクリーン ２７ ブラックストライプ 28, 58, 77 Address generation circuit 1 Test pattern (TP) generation circuit 29 Test pattern 45 Sawtooth wave generation circuit 59, 16 Correction signal generation circuit 30 Signal generation device 126 Position detection device 125 Automatic adjustment device 124 Enlarged projection device 117, 78 Position calculation unit 118 Error calculation unit 119 Correction signal generation circuit 120 Convergence (C) correction circuit 121 Deflection circuit 102 Switching circuit 103 Video circuit 108 to 115 Light detection unit 75, 76, 24 Light detection element 76 Display position control circuit 206 Index fluorescence Body 107 Transparent screen 27 Black stripe
Claims (22)
ーンを発生する信号発生装置であって、偏向波形より偏
向中心軸に対して対称な２次元的なアドレス信号を発生
するアドレス発生手段と、前記アドレス発生手段からの
アドレス信号に基づいてテストパターンを発生するテス
トパターン発生手段とを具備することを特徴とする信号
発生装置。1. A signal generator for generating a test pattern for detection at a predetermined position on a display screen, comprising address generating means for generating a two-dimensional address signal symmetrical with respect to a deflection center axis from a deflection waveform. , A test pattern generating means for generating a test pattern based on the address signal from the address generating means.
た水平および垂直方向のノコギリ波形よりアドレス信号
を発生するものであることを特徴とする請求項１記載の
信号発生装置。2. A signal generator according to claim 1, wherein the address generating means generates an address signal from a horizontal and vertical sawtooth waveform corresponding to a screen size.
は、偏向中心軸上を原点として対称な三角状の偏向波形
よりアドレス信号を発生し、このアドレス信号に基づき
偏向中心軸上に対して対称なテストパターンを発生する
ものであることを特徴とする請求項１記載の信号発生装
置。3. An address generating and test pattern generating means generates an address signal from a symmetrical triangular deflection waveform with the origin on the deflection center axis, and based on this address signal, a test symmetrical to the deflection center axis. The signal generator according to claim 1, wherein the signal generator generates a pattern.
から画面小領域のノコギリ波形を発生し、このアドレス
信号に基づき主走査方向に対し輝度分布が山形対称とな
るような格子状パターンを発生するものであることを特
徴とする請求項１記載の信号発生装置。4. The test pattern generating means generates a sawtooth waveform in a small area of a screen from an address signal, and generates a grid pattern in which the luminance distribution is symmetric with respect to the main scanning direction based on the address signal. The signal generator according to claim 1, wherein
正信号を発生する信号発生装置であって、偏向波形より
偏向中心軸に対して対称な２次元的なアドレス信号を発
生するアドレス発生手段と、前記アドレス発生手段から
のアドレス信号に基づいて補正信号を発生する補正信号
発生手段とを具備することを特徴とする信号発生装置。5. A signal generator for generating a correction signal corresponding to a two-dimensional spatial position of a display screen, wherein the address generator generates a two-dimensional address signal symmetrical with respect to a deflection center axis from a deflection waveform. And a correction signal generating means for generating a correction signal based on the address signal from the address generating means.
た水平および垂直方向のノコギリ波形よりアドレス信号
を発生するものであることを特徴とする請求項５記載の
信号発生装置。6. The signal generator according to claim 5, wherein the address generating means generates an address signal from a sawtooth waveform in the horizontal and vertical directions corresponding to the screen size.
中心軸上を原点として対称な三角状の偏向波形よりアド
レス信号を発生し、このアドレス信号に基づき補正信号
を発生するものであることを特徴とする請求項５記載の
信号発生装置。7. An address generation and correction signal generation means generates an address signal from a symmetrical triangular deflection waveform with the origin on the deflection center axis, and generates the correction signal based on this address signal. 6. The signal generator according to claim 5, which is characterized in that.
正信号を発生する信号発生装置であって、偏向波形より
偏向中心軸に対して対称な２次元的なアドレス信号を発
生するアドレス発生手段と、補正データが記憶された記
憶手段と、前記記憶手段からの補正データを前記アドレ
ス信号に基づき読み出す読出手段と、前記読出手段から
の補正データの極性を偏向中心軸上に対して切り換えて
補正信号を発生する補正信号発生手段とを具備すること
を特徴とする信号発生装置。8. A signal generator for generating a correction signal corresponding to a two-dimensional spatial position of a display screen, wherein the address generator generates a two-dimensional address signal symmetrical with respect to a deflection center axis from a deflection waveform. Means, a storage means in which the correction data is stored, a reading means for reading the correction data from the storage means based on the address signal, and a polarity of the correction data from the reading means is switched with respect to the deflection center axis. A signal generating device, comprising: a correction signal generating means for generating a correction signal.
割した１つの領域のみの基本補正データと、その他の領
域の基本補正データとの差分データと、偏向中心軸に対
しての補正データの方向と極性の識別データとを記憶す
るものであることを特徴とする請求項８記載の信号発生
装置。9. The storage means stores difference data between basic correction data of only one area obtained by dividing the screen into four areas with respect to the deflection center axis and basic correction data of other areas, and correction for the deflection center axis. 9. The signal generator according to claim 8, wherein the signal generator stores the identification data of the direction and polarity of the data.
向中心軸上を原点として対称な三角状の偏向波形よりア
ドレス信号を発生し、このアドレス信号に基づき補正信
号を発生するものであることを特徴とする請求項８記載
の信号発生装置。10. An address generation and correction signal generation means generates an address signal from a symmetrical triangular deflection waveform with the origin on the deflection center axis, and generates the correction signal based on this address signal. 9. The signal generator according to claim 8, which is characterized in that.
表示位置を検出する位置検出装置であって、表示画面の
所定位置に設けられ、前記表示画面に沿って複数の光検
出素子を隣接して配置した複数の光検出部と、表示画面
に対応した偏向波形より前記光検出部で受光できる位置
に発生するテストパターン発生手段と、前記各光検出素
子に対して表示画面上の２次元座標を割り当て、前記各
光検出素子の出力を、割り当てられた座標で重み付け加
算することにより、前記テストパターンの表示位置を算
出する位置算出手段とを具備することを特徴とする位置
検出装置。11. A position detection device for detecting a display position of a test pattern displayed on a display screen, the position detection device being provided at a predetermined position of the display screen, wherein a plurality of photodetection elements are adjacent to each other along the display screen. A plurality of photodetectors arranged, a test pattern generating means generated at a position where the photodetector can receive light based on a deflection waveform corresponding to the display screen, and two-dimensional coordinates on the display screen for each photodetector. A position detecting device, comprising: a position calculating unit that calculates the display position of the test pattern by assigning and weighting and adding the outputs of the photodetecting elements with the assigned coordinates.
に対応した水平および垂直方向のノコギリ波形よりアド
レス信号を発生し、このアドレス信号に基づいてテスト
パターンを発生するものであることを特徴とする請求項
１１記載の信号位置検出装置。12. The test pattern generating means generates an address signal from a sawtooth waveform in horizontal and vertical directions corresponding to a screen size, and generates a test pattern based on the address signal. Item 11. A signal position detecting device according to item 11.
各光検出素子を表示画面の主走査方向に対して斜め直線
上に配列し、主走査方向に対し輝度分布が山形対称とな
るようなテストパターンを発生することを特徴とする請
求項１１記載の位置検出装置。13. The light detecting section and the test pattern generating means,
12. The test pattern according to claim 11, wherein the photo-detecting elements are arranged on a straight line oblique to the main scanning direction of the display screen, and a test pattern is generated so that the luminance distribution has a mountain symmetry with respect to the main scanning direction. Position detection device.
てられた表示画面上の２次元平面座標を夫々(x1,y1),(x
2,y2),…(xn,yn) とし、各光検出素子の正規化された出
力をZ1,Z2,…,Zn とするき、次式 【数１】 によりテストパターンの表示位置(x,y) を算出するもの
であることを特徴とする請求項１１記載の位置検出装
置。14. The position calculating means calculates the two-dimensional plane coordinates on the display screen assigned to each photodetecting element by (x1, y1), (x), respectively.
2, y2), ... (xn, yn), and the normalized output of each photodetector is Z1, Z2, ..., Zn, and The position detecting device according to claim 11, wherein the display position (x, y) of the test pattern is calculated by the following.
表示位置を検出する位置検出装置であって、表示画面の
所定位置に複数の光検出素子を配置した複数の光検出部
と、表示画面に対応した偏向波形より前記光検出部で受
光できる位置に発生するテストパターン発生手段と、前
記光検出素子で受光された信号レベルより前記テストパ
ターンの表示位置を算出する位置算出手段と、前記位置
算出手段からの信号により前記テストパターンの表示位
置を制御する表示位置制御手段を具備することを特徴と
する位置検出装置。15. A position detection device for detecting a display position of a test pattern displayed on a display screen, comprising: a plurality of photodetection units having a plurality of photodetection elements arranged at predetermined positions on the display screen; Test pattern generating means that is generated at a position where the photodetector can receive light based on the corresponding deflection waveform, position calculation means that calculates the display position of the test pattern from the signal level received by the photodetector, and position calculation A position detecting device comprising display position control means for controlling the display position of the test pattern by a signal from the means.
に対応した水平および垂直方向のノコギリ波形よりアド
レス信号を発生し、このアドレス信号に基づいてテスト
パターンを発生するものであることを特徴とする請求項
１５記載の位置検出装置。16. The test pattern generating means generates an address signal from a sawtooth waveform in horizontal and vertical directions corresponding to a screen size, and generates a test pattern based on the address signal. Item 15. The position detection device according to item 15.
動誤差に基づきテストパターンの表示位置や映出周期を
制御するものであることを特徴とする請求項１５記載の
位置検出装置。17. The position detecting device according to claim 15, wherein the display position control means controls the display position and the projection cycle of the test pattern based on the variation error of the position calculation signal.
各光検出素子を表示画面の主走査方向に対して斜め直線
上に配列し、主走査方向に対し輝度分布が山形対称とな
るようなテストパターンを発生するものであることを特
徴とする請求項１５記載の位置検出装置。18. The light detecting section and the test pattern generating means,
The photodetector elements are arranged on a straight line oblique to the main scanning direction of the display screen, and a test pattern is generated so that the luminance distribution has a mountain symmetry with respect to the main scanning direction. 15. The position detection device according to item 15.
検出用のテストパターンの表示位置を検出して画像歪み
を補正する画像補正装置であって、表示画面の所定位置
で画像光に影響を与えない領域に複数の光検出素子を配
置した光検出部と、表示画面に対応した偏向波形より前
記光検出素子で受光できる位置に発生するテストパター
ン発生手段と、前記光検出素子で受光した信号レベルか
ら前記テストパターンの表示位置を算出するパターン位
置算出手段と、前記パターン位置算出手段の信号から、
画像歪みとしての幾何学歪とコンバーゼンス誤差を算出
する誤差算出手段と、前記誤差算出手段の出力とより前
記画像歪みの誤差を補正する信号を作成する補正信号作
成手段とを具備することを特徴とする画像補正装置。19. An image correction device for detecting a display position of a test pattern for detecting image distortion and correcting image distortion when an image is displayed on the display screen, and affecting image light at a predetermined position of the display screen. The photo-detecting section having a plurality of photo-detecting elements arranged in a non-given area, the test pattern generating means which is generated at a position where the photo-detecting elements can receive light from the deflection waveform corresponding to the display screen, and the photo-detecting elements received light. From the signal of the pattern position calculating means for calculating the display position of the test pattern from the signal level and the pattern position calculating means,
The image forming apparatus further comprises: an error calculating unit that calculates a geometrical distortion as an image distortion and a convergence error; and a correction signal creating unit that creates a signal for correcting the image distortion error based on the output of the error calculating unit. Image correction device.
の表面に電子ビームに応答する位置検出素子を有するカ
ラー陰極線管を用いて、このカラー陰極線管の近傍又は
内部に設けて位置検出素子の応答を検出するものである
ことを特徴とする請求項１９記載の画像補正装置。20. The light detecting section uses a color cathode ray tube having a position detecting element responsive to an electron beam on the surface of the shadow mask on the electron gun side, and the position detecting element is provided near or inside the color cathode ray tube. 20. The image correction apparatus according to claim 19, wherein the image correction apparatus detects the response of the.
クストライプ領域に光検出素子を配置して検出するもの
であることを特徴とする請求項１９記載の画像補正装
置。21. The image correction apparatus according to claim 19, wherein the photodetection section is a unit for detecting by arranging a photodetection element in a black stripe region of the transmissive screen.
は、画面サイズに対応した水平および垂直方向のノコギ
リ波形よりアドレス信号を発生し、このアドレス信号に
基づいてテストパターンと補正信号を発生するものであ
ることを特徴とする請求項１９記載の画像補正装置。22. The test pattern generating / correction signal generating means generates an address signal from a sawtooth waveform in the horizontal and vertical directions corresponding to a screen size, and generates a test pattern and a correction signal based on the address signal. The image correction device according to claim 19, wherein the image correction device is provided.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12339795A JPH08317431A (en) | 1995-05-23 | 1995-05-23 | Signal generator, position detector and image correction device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12339795A JPH08317431A (en) | 1995-05-23 | 1995-05-23 | Signal generator, position detector and image correction device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08317431A true JPH08317431A (en) | 1996-11-29 |
Family
ID=14859555
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12339795A Pending JPH08317431A (en) | 1995-05-23 | 1995-05-23 | Signal generator, position detector and image correction device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08317431A (en) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100414083B1 (en) * | 1999-12-18 | 2004-01-07 | 엘지전자 주식회사 | Method for compensating image distortion and image displaying apparatus using the same |
| KR100509105B1 (en) * | 1997-01-24 | 2005-11-16 | 도이체 톰손-브란트 게엠베하 | Circuit for convergence setting in a projection television set |
| JP2008219148A (en) * | 2007-02-28 | 2008-09-18 | Nippon Hoso Kyokai <Nhk> | Image projection system and image projection method |
| JP2008219190A (en) * | 2007-02-28 | 2008-09-18 | Nippon Hoso Kyokai <Nhk> | Image projection system and image projection method |
| WO2013129711A1 (en) * | 2012-02-27 | 2013-09-06 | 강원대학교 산학협력단 | System and apparatus for objective evaluation of image quality of digital image media |
| JP2013195741A (en) * | 2012-03-21 | 2013-09-30 | Seiko Epson Corp | Image processing apparatus, projector, and method of controlling projector |
-
1995
- 1995-05-23 JP JP12339795A patent/JPH08317431A/en active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100509105B1 (en) * | 1997-01-24 | 2005-11-16 | 도이체 톰손-브란트 게엠베하 | Circuit for convergence setting in a projection television set |
| KR100414083B1 (en) * | 1999-12-18 | 2004-01-07 | 엘지전자 주식회사 | Method for compensating image distortion and image displaying apparatus using the same |
| JP2008219148A (en) * | 2007-02-28 | 2008-09-18 | Nippon Hoso Kyokai <Nhk> | Image projection system and image projection method |
| JP2008219190A (en) * | 2007-02-28 | 2008-09-18 | Nippon Hoso Kyokai <Nhk> | Image projection system and image projection method |
| WO2013129711A1 (en) * | 2012-02-27 | 2013-09-06 | 강원대학교 산학협력단 | System and apparatus for objective evaluation of image quality of digital image media |
| US9319671B2 (en) | 2012-02-27 | 2016-04-19 | Kangwon National University University-Industry Cooperation Foundation | System and apparatus for objective evaluation of image quality of digital image media |
| JP2013195741A (en) * | 2012-03-21 | 2013-09-30 | Seiko Epson Corp | Image processing apparatus, projector, and method of controlling projector |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR920003725B1 (en) | Convergence apparatus | |
| CA2119216A1 (en) | Image correction apparatus | |
| JPS5825042A (en) | Cathode ray tube | |
| EP0431902A2 (en) | Digital convergence unit | |
| JPH08149522A (en) | Position detector and image correction device | |
| JPH08317431A (en) | Signal generator, position detector and image correction device | |
| US5414330A (en) | Cathode ray tube control apparatus | |
| CN108803006A (en) | Optical fiber scanning imaging system, equipment and its Distortion Detect and correction system | |
| JPS5824186A (en) | Electronic beam deflection controller | |
| US4617495A (en) | Autoconvergence of a cathode ray tube using a semiconductor detector | |
| US6466268B1 (en) | Image control device and method, and image display device | |
| US6304034B1 (en) | Cathode ray tube and image correcting method | |
| US6452636B1 (en) | Image control device and method, and image display device | |
| JPH0937277A (en) | Image correction device | |
| JPH07264611A (en) | Convergence correction device for projection type display | |
| EP1189190A2 (en) | Cathode ray tube and intensity controlling method | |
| JPH07143506A (en) | Projection display device | |
| JP3449085B2 (en) | Video display device | |
| JP2002369214A (en) | Automatic convergence correction circuit of three tube type projection television | |
| JP3361618B2 (en) | Automatic convergence correction device and projection type image display device using the same | |
| MXPA02005140A (en) | Automated convergence in a projection display apparatus. | |
| EP0446541B1 (en) | Automatic video convergence system | |
| JPH0576017A (en) | Picture correcting device | |
| EP1189257A1 (en) | Cathode ray tube and signal detecting method in cathode ray tube | |
| JPH04326693A (en) | Picture correcting device |