JPH08316999A - Multiplex broadcasting receiver - Google Patents

Abstract

PURPOSE: To always and stably perform a reception by adapting to the change of a reception environment by deciding a reception state from a calculated error rate and varying and setting the frequency band width of frame data to be extracted by an extraction means based on the result. CONSTITUTION: The information that an error rate measuring circuit 22 outputs is outputted to a display controller 20 and a reception state decision circuit 31. The circuit 31 decides which of three stages of a strong electric field, a medium electric field and a week electric field, for instance, the reception state is in according to the contents from the circuit 22 and transmits the setting signals corresponding to the decision result to a BPF 32 and a PLL circuit 33. This BPF 32 extracts only the 76kHz band of the sub-carrier wave frequency on which digital data is multiplexed from the FM detection signals transmitted from an FM intermediate frequency detection circuit 13 and outputs the band to a data demodulation circuits 15 and 33. The band width at the time of the extraction is varied to the three stages corresponding to the setting signal from the circuit 31.

Description

【発明の詳細な説明】Detailed Description of the Invention

【０００１】[0001]

【産業上の利用分野】本発明は、特にＦＭ文字多重放送
を受信するのに好適な多重放送受信装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a multiplex broadcast receiving apparatus suitable for receiving FM text multiplex broadcasts.

【０００２】[0002]

【従来の技術】最近、ＦＭ電波に文字などの表示情報を
多重させて送信し、その表示情報を受信側に表示させる
サービスが考えられている。このサービスは、いわゆる
移動体ＦＭ文字多重放送と呼ばれ、見えるラジオ（ＶＩ
ＳＵＡＬ ＩＮＦＯＲＭＡＳＩＯＮ ＲＡＤＩＯ）とし
て実用化されている。2. Description of the Related Art Recently, a service has been considered in which FM radio waves are multiplexed with display information such as characters and transmitted, and the display information is displayed on the receiving side. This service is called so-called mobile FM text multiplex broadcasting and is a visible radio (VI).
It has been put to practical use as SUAL INFORMATION RADIO).

【０００３】このＦＭ文字多重放送は、ＦＭ放送局から
通常の放送音声情報に文字や数字などの表示情報を多重
させた放送電波を送信すると、このＦＭ放送電波を受信
側端末である液晶などのディスプレイ付きラジオで受信
し、ＦＭ音声情報とこれに多重される表示情報とを分離
し、このうちの表示情報を文字コードに変換してディス
プレイ上に表示させるようにしたものである。In this FM teletext, when an FM broadcast station transmits a broadcast radio wave in which display information such as characters and numbers is multiplexed with normal broadcast audio information, the FM broadcast radio wave is transmitted to a receiving terminal such as a liquid crystal. FM radio information is received by a radio with a display, the FM voice information and the display information multiplexed therewith are separated, and the display information is converted into a character code and displayed on the display.

【０００４】これにより、ＦＭ放送を耳で聞きながら、
例えば放送している音楽の曲名やアーチストの名前、解
説、リクエスト得票などの放送に関連した情報、さらに
は、放送とは直接関連していないニュースや天気予報、
交通情報などを文字情報として見ることができるように
している。As a result, while listening to the FM broadcast,
For example, information related to broadcasting such as the name of the music being broadcast, the name of the artist, commentary, request votes, and news and weather forecasts that are not directly related to broadcasting,
It makes it possible to see traffic information as text information.

【０００５】図５はこのＦＭ文字多重放送に対応したＦ
Ｍラジオ受信機の特に多重された表示情報側の処理回路
を中心とした構成を例示するものである。同図で１１は
アンテナであり、このアンテナ１１はＦＭフロントエン
ド部１２に接続される。FIG. 5 shows an F corresponding to the FM character multiplex broadcasting.
1 illustrates an example of a configuration centered around a processing circuit on the side of particularly multiplexed display information of an M radio receiver. In the figure, 11 is an antenna, and this antenna 11 is connected to the FM front end section 12.

【０００６】このＦＭフロントエンド部１２は、高周波
増幅回路、混合回路及び局部発振回路からなるもので、
アンテナ１１から入力され、高周波増幅回路で増幅され
たＦＭ放送信号を混合回路にて局部発振回路で作成され
る局部発振信号を用いて周波数変換し、中間周波信号を
得てＦＭ中間周波検波回路（図では「ＦＭＩＦ検波」と
示す）１３へ出力する。The FM front end section 12 comprises a high frequency amplifier circuit, a mixing circuit and a local oscillator circuit.
The FM broadcast signal input from the antenna 11 and amplified by the high frequency amplification circuit is frequency-converted by the mixing circuit using the local oscillation signal created by the local oscillation circuit to obtain the intermediate frequency signal and the FM intermediate frequency detection circuit ( In the figure, it is shown as “FMIF detection”) 13.

【０００７】ＦＭ中間周波検波回路１３は、ＦＭフロン
トエンド部１２からの中間周波信号をＦＭ検波してデジ
タルデータを多重したＦＭ検波信号を取出し、図示しな
い音声系の処理回路に出力すると共にバンドパスフィル
タ（ＢＰＦ）１４へ送出する。The FM intermediate frequency detection circuit 13 FM-detects the intermediate frequency signal from the FM front end section 12 to take out an FM detection signal in which digital data is multiplexed, and outputs it to an audio processing circuit (not shown) and a bandpass signal. It is sent to the filter (BPF) 14.

【０００８】このバンドパスフィルタ１４は、ＦＭ検波
信号中からデジタルデータが多重されている副搬送波周
波数の７６ＫＨｚ帯域のみを抽出するもので、その出力
はデータ復調回路１５及びＰＬＬ回路１６に送られる。The bandpass filter 14 extracts only the 76 KHz band of the subcarrier frequency in which the digital data is multiplexed from the FM detection signal, and its output is sent to the data demodulation circuit 15 and the PLL circuit 16.

【０００９】このＰＬＬ回路１６は、バンドパスフィル
タ１４の出力信号中からクロックを抽出再生するべく設
けられるもので、内部の発振回路で発生したクロックに
よりバンドパスフィルタ１４の出力信号と位相比較して
ビット同期をとることでデジタルＰＬＬをかけ、上記デ
ジタルデータに同期したクロックを再生して上記データ
復調回路１５に供給する。The PLL circuit 16 is provided to extract and reproduce a clock from the output signal of the bandpass filter 14, and compares the phase with the output signal of the bandpass filter 14 by the clock generated in the internal oscillation circuit. The digital PLL is applied by bit synchronization, the clock synchronized with the digital data is reproduced and supplied to the data demodulation circuit 15.

【００１０】データ復調回路１５は、バンドパスフィル
タ１４の出力に対してＬＭＳＫ（Ｌｅｖｅｌ ｃｏｎｔ
ｒｏｌｌｅｄ Ｍｉｎｉｍｕｍ Ｓｈｉｆｔ Ｋｅｙｉ
ｎｇ）方式に基づいた、ステレオ音声信号の変調度に応
じた遅延検波を行なうことでデジタルデータを復調し、
さらにデジタルデータにかけられているスクランブルを
解除して復号化した後に誤り訂正回路１７へ送出する。The data demodulation circuit 15 receives an LMSK (Level cont) for the output of the bandpass filter 14.
rolled Minimium Shift Keyi
ng) system, the digital data is demodulated by performing differential detection according to the degree of modulation of the stereo audio signal,
Further, the scramble applied to the digital data is released and decoded, and then sent to the error correction circuit 17.

【００１１】誤り訂正回路１７では、送られてきたデジ
タルデータに対して誤り訂正及びデータ中のＣＲＣ（Ｃ
ｙｃｌｉｃ Ｒｅｄｕｎｄａｎｃｙ Ｃｏｄｅ：循環冗
長符号）のチェックを行なった後に、この受信機全体の
動作制御を行なう制御回路１８に送出する。The error correction circuit 17 performs error correction on the sent digital data and CRC (C
After checking the cyclic redundancy code (cyclic redundancy code), it is sent to the control circuit 18 which controls the operation of the entire receiver.

【００１２】制御回路１８は、例えば１チップマイクロ
コンピュータにより構成されるもので、上記ＦＭフロン
トエンド部１２にチューニング電圧を印加するチューニ
ングコントローラ１９に対して選局を行なうべき周波数
情報、具体的には後述する可変分周器の分周比情報を送
出する。The control circuit 18 is composed of, for example, a one-chip microcomputer, and frequency information for selecting a tuning controller 19 for applying a tuning voltage to the FM front end section 12, specifically, frequency information. The frequency division ratio information of the variable frequency divider described later is transmitted.

【００１３】チューニングコントローラ１９は、例えば
プリスケーラ、可変分周器、位相比較器及びローパスフ
ィルタとこれらの制御部とを有するもので、上記ＦＭフ
ロントエンド部１２内の局部発振回路とチューニングコ
ントローラ１９内のローパスフィルタ、位相比較器、可
変分周器及びプリスケーラとでＰＬＬ回路を構成する。
ＦＭフロントエンド部１２内の局部発振回路からの局部
発振信号はチューニングコントローラ１９内のプリスケ
ーラで分周され、さらに可変分周器で分周した値が基準
周波数信号と一致するように受信局の周波数から予め算
出されている分だけ制御回路１８からの分周比情報に基
づいて分周されて位相比較器に送られる。位相比較器
は、可変分周器の分周出力と基準周波数信号との位相差
に比例した出力をローパスフィルタに送り、ここで高周
波成分を除去したチューニング電圧を作成して上記ＦＭ
フロントエンド部１２に送り、その電圧値により上記局
部発振信号の周波数を直接制御する。そして、選局が完
了した時点で上記制御部から制御回路１８に対して選局
終了信号が送出される。The tuning controller 19 has, for example, a prescaler, a variable frequency divider, a phase comparator, a low-pass filter, and a control section for these elements. The local oscillator circuit in the FM front end section 12 and the tuning controller 19 have A PLL circuit is composed of a low-pass filter, a phase comparator, a variable frequency divider, and a prescaler.
The local oscillation signal from the local oscillation circuit in the FM front end unit 12 is frequency-divided by the prescaler in the tuning controller 19, and the frequency of the receiving station is adjusted so that the value divided by the variable frequency divider matches the reference frequency signal. Is divided by the amount calculated in advance based on the division ratio information from the control circuit 18 and sent to the phase comparator. The phase comparator sends an output proportional to the phase difference between the frequency-divided output of the variable frequency divider and the reference frequency signal to the low-pass filter, where a tuning voltage from which high frequency components are removed is created to generate the FM.
The frequency of the local oscillation signal is directly controlled by the voltage value sent to the front end unit 12. Then, when the tuning is completed, the controller sends a tuning end signal to the control circuit 18.

【００１４】また制御回路１８は、上記誤り訂正回路１
７で得られた誤り訂正が施されたデジタルデータの内容
に対応して必要な表示データを作成し、作成した表示デ
ータを表示コントローラ２０へ送出する。The control circuit 18 also includes the error correction circuit 1 described above.
Necessary display data is created corresponding to the content of the error-corrected digital data obtained in step 7, and the created display data is sent to the display controller 20.

【００１５】この表示コントローラ２０は、例えば文字
コードに対応したキャラクタパターンを発生するキャラ
クタジェネレータを有し、制御回路１８から送られてく
る表示データに従って例えば液晶表示パネル（ＬＣＤパ
ネル）で構成される表示部２１の信号電極及び走査電極
を駆動し、表示データに基づいた文字を表示出力させる
ものである。The display controller 20 has, for example, a character generator that generates a character pattern corresponding to a character code, and a display composed of, for example, a liquid crystal display panel (LCD panel) according to the display data sent from the control circuit 18. The signal electrodes and scan electrodes of the unit 21 are driven to display and output characters based on the display data.

【００１６】なお、上記誤り訂正回路１７では上述した
如く送られてきたデジタルデータに対して誤り訂正及び
データ中のＣＲＣのチェックを行なうものであるが、１
データブロック毎のＣＲＣのチェックの結果をエラーレ
ート計測回路２２へ送出する。The error correction circuit 17 performs error correction and CRC check on the digital data sent as described above.
The result of the CRC check for each data block is sent to the error rate measuring circuit 22.

【００１７】このエラーレート計測回路２２は、このＦ
Ｍラジオ受信機の受信感度等を検査すべく設けられたも
のであり、１データブロック毎のＣＲＣのチェックの結
果を１フレーム分まとめることで、１フレーム内にＣＲ
Ｃのエラーが出たデータブロックがいくつあったかをエ
ラーレート情報として表示コントローラ２０へ送出す
る。The error rate measuring circuit 22 uses the F
It is provided to check the receiving sensitivity of the M radio receiver, etc. By combining the results of CRC check for each data block for one frame, the CR can be set in one frame.
The number of data blocks in which a C error has occurred is sent to the display controller 20 as error rate information.

【００１８】表示コントローラ２０では、特殊なモード
設定操作に基づいてエラーレート計測回路２２からのエ
ラーレート情報から表示データを作成し、表示部２１で
モニタ表示させるもので、検査者等が例えばこのＦＭラ
ジオ受信機の出荷検査時に上記特殊なモード設定操作を
行なってこのモニタ表示内容を見ることで、受信感度等
の判断を行なう。The display controller 20 creates display data from the error rate information from the error rate measuring circuit 22 based on a special mode setting operation and causes the display section 21 to display the display data. The receiving sensitivity and the like are judged by performing the above-mentioned special mode setting operation at the time of shipping inspection of the radio receiver and observing the contents displayed on the monitor.

【００１９】[0019]

【発明が解決しようとする課題】しかるに、上記図５に
示した構成では、検査者が受信感度等を検査するためだ
けにエラーレート計測回路２２が設けられるもので、出
荷後、製品として販売された後にはエラーレート計測回
路２２は何ら使用されない。However, in the configuration shown in FIG. 5, the error rate measuring circuit 22 is provided only for the inspector to inspect the reception sensitivity and the like, and is sold as a product after shipment. After that, the error rate measuring circuit 22 is not used at all.

【００２０】ところで、上記図５の回路構成において
は、ＦＭ検波信号から多重されている文字情報を含んだ
デジタルデータの抽出を行なうバンドパスフィルタ１
４、このバンドパスフィルタ１４の出力にデジタルＰＬ
Ｌをかけてデジタルデータに同期したクロックを抽出作
成するＰＬＬ回路１６共にその動作特性、すなわちバン
ドパスフィルタ１４の通過帯域幅及びＰＬＬ回路１６の
ロックに要する時定数は固定化されており、それらの特
性によって受信感度、耐ノイズ特性等の受信特性が固定
化されることになる。By the way, in the circuit configuration of FIG. 5, the bandpass filter 1 for extracting the digital data containing the character information multiplexed from the FM detection signal.
4. Digital PL at the output of this bandpass filter 14.
The operation characteristics of both the PLL circuit 16 for extracting and creating the clock synchronized with the digital data by applying L, that is, the pass bandwidth of the bandpass filter 14 and the time constant required for locking the PLL circuit 16 are fixed. Depending on the characteristics, the receiving characteristics such as receiving sensitivity and noise resistance are fixed.

【００２１】したがって、受信環境が大きく変化した場
合にはこれに適応することができず、例えば強電界下で
フェージング等の突発的な環境変化に追従できない、あ
るいは弱電界下でノイズの影響を受けやすい、等の事態
を生じてしまうという不具合があった。Therefore, when the reception environment changes greatly, it cannot be adapted to this, and it is not possible to follow a sudden environment change such as fading under a strong electric field, or it is affected by noise under a weak electric field. There was a problem that it happened easily.

【００２２】本発明は上記のような実情に鑑みてなされ
たもので、その目的とするところは、他の回路と同様に
設けられながらも通常の受信動作時には使用されていな
い、多重されたデジタルデータのエラーレートを計測す
るための回路を有効に利用して、受信環境の変化に適応
し、常に良好な状態での安定した受信が可能な多重放送
受信装置を提供することにある。The present invention has been made in view of the above situation, and its object is to provide a multiplexed digital signal which is provided like other circuits but is not used during normal reception operation. It is an object of the present invention to provide a multiplex broadcast receiving apparatus which can effectively use a circuit for measuring an error rate of data and adapt to changes in a receiving environment and perform stable reception in an always good state.

【００２３】[0023]

【課題を解決するための手段】すなわち本発明は、 （１） 文字データを含むパケットデータを複数有する
フレームデータを多重した音声信号の放送を受信する受
信手段と、この受信手段の受信信号中から音声信号に多
重したフレームデータの周波数帯域成分を抽出する、該
帯域幅が可変可能な抽出手段と、この抽出手段で抽出さ
れたフレームデータの周波数帯域成分の信号中からクロ
ックを抽出して再生するクロック再生手段と、このクロ
ック再生手段で得られたクロックに基づいて上記フレー
ムデータの周波数帯域成分の信号中をサンプリングし、
デジタル値のフレームデータを復調する復調手段と、こ
の復調手段で復調したデジタル値のフレームデータを構
成する各パケットデータの誤り訂正を行なう誤り訂正手
段と、この誤り訂正手段による誤り訂正の結果からエラ
ーレートを算出する算出手段と、この算出手段で得たエ
ラーレートから上記受信手段での受信状態を判定し、そ
の判定結果に基づいて上記抽出手段が抽出するフレーム
データの周波数帯域成分の抽出特性を可変設定する設定
手段とを備えるようにしたものである。 （２） 文字データを含むパケットデータを複数有する
フレームデータを多重した音声信号の放送を受信する受
信手段と、この受信手段の受信信号中から音声信号に多
重したフレームデータの周波数帯域成分を抽出する抽出
手段と、この抽出手段で抽出されたフレームデータの周
波数帯域成分の信号中からクロックを抽出して再生す
る、時定数が可変可能なＰＬＬ回路を含んだクロック再
生手段と、このクロック再生手段で得られたクロックに
基づいて上記フレームデータの周波数帯域成分の信号中
をサンプリングし、デジタル値のフレームデータを復調
する復調手段と、この復調手段で復調したデジタル値の
フレームデータを構成する各パケットデータの誤り訂正
を行なう誤り訂正手段と、この誤り訂正手段による誤り
訂正の結果からエラーレートを算出する算出手段と、こ
の算出手段で得たエラーレートから上記受信手段での受
信状態を判定し、その判定結果に基づいて上記クロック
再生手段に含まれるＰＬＬ回路の時定数を可変設定する
設定手段とを備えるようにしたものである。 （３） 上記（１）項または（２）項において、上記設
定手段は算出手段で得た誤り率により段階的な可変設定
を行なうようにしたものである。 （４） 上記（１）項または（２）項において、上記設
定手段は算出手段で得た誤り率により連続的な可変設定
を行なうようにしたものである。Means for Solving the Problems That is, the present invention provides (1) a receiving means for receiving a broadcast of an audio signal in which frame data having a plurality of packet data including character data is multiplexed, and a receiving signal from the receiving means. Extraction means for extracting the frequency band component of the frame data multiplexed in the audio signal, the bandwidth being variable, and extracting and reproducing a clock from the signal of the frequency band component of the frame data extracted by the extraction means. A clock reproducing means and a signal in the frequency band component of the frame data is sampled based on the clock obtained by the clock reproducing means,
Demodulation means for demodulating digital-valued frame data, error correction means for performing error correction on each packet data forming the digital-valued frame data demodulated by this demodulation means, and error from the result of error correction by this error correction means The calculating means for calculating the rate and the receiving state in the receiving means are judged from the error rate obtained by the calculating means, and the extraction characteristic of the frequency band component of the frame data extracted by the extracting means based on the judgment result A setting means for variably setting is provided. (2) Receiving means for receiving a broadcast of an audio signal in which frame data having a plurality of packet data including character data are multiplexed, and a frequency band component of the frame data in which the audio signal is multiplexed is extracted from the received signal of the receiving means. The extraction means, the clock reproduction means including a PLL circuit having a variable time constant for extracting and reproducing a clock from the signal of the frequency band component of the frame data extracted by the extraction means, and the clock reproduction means Demodulation means for sampling the signal of the frequency band component of the frame data based on the obtained clock and demodulating the digital value frame data, and each packet data constituting the digital value frame data demodulated by this demodulation means Error correction means for performing the error correction of A calculating means for calculating the rate and a receiving state in the receiving means are judged from the error rate obtained by the calculating means, and the time constant of the PLL circuit included in the clock reproducing means is variably set based on the judgment result. And a setting means. (3) In the above item (1) or (2), the setting means is adapted to perform stepwise variable setting according to the error rate obtained by the calculating means. (4) In the above item (1) or (2), the setting means is configured to perform continuous variable setting according to the error rate obtained by the calculating means.

【００２４】[0024]

【作用】上記（１）項及び（２）項に示したいずれの構
成とすることによっても、多重されたデジタルデータの
エラーレートを計測するための回路を有効に利用して、
受信環境の変化に適応し、常に良好な状態での安定した
受信が可能となる。With any of the configurations described in the above items (1) and (2), the circuit for measuring the error rate of the multiplexed digital data is effectively used,
It adapts to changes in the reception environment and enables stable reception in good conditions.

【００２５】上記（３）項に示した構成とすることによ
り、上記（１）及び（２）項の作用に加えて、簡単な構
成で特性が可変するバンドパスフィルタまたはＰＬＬ回
路を実現することができる。上記（４）項に示した構成
とすることにより、上記（１）及び（２）項の作用に加
えて、より受信環境の変化にきめ細かく対応することが
できる。By adopting the configuration shown in the above item (3), in addition to the functions of the above items (1) and (2), it is possible to realize a bandpass filter or a PLL circuit whose characteristics are variable with a simple configuration. You can By adopting the configuration described in (4) above, in addition to the effects of (1) and (2) above, it is possible to more finely respond to changes in the receiving environment.

【００２６】[0026]

【実施例】以下本発明の一実施例として、ＤＡＲＣ（Ｄ
Ａｔａ Ｒａｄｉｏ Ｃｈａｎｎｅｌ）方式を採用した
ＦＭ文字多重放送を受信可能なＦＭラジオ受信装置に適
用したものについて図面を参照して説明する。EXAMPLE As an example of the present invention, DARC (D
An application to an FM radio receiving apparatus capable of receiving FM character multiplex broadcasting adopting the Ata Radio Channel) system will be described with reference to the drawings.

【００２７】図１は該受信装置の概略構成を示すもの
で、基本的には上記図３に示したものと同様であるの
で、同一部分には同一符号を付してその説明は省略す
る。しかるに、上記エラーレート計測回路２２が出力す
るエラーレート情報、すなわち１データブロック毎のＣ
ＲＣのチェックの結果を１フレーム分まとめることで、
１フレーム内にＣＲＣのエラーが出たデータブロックが
いくつあったかを示す情報は、上記表示コントローラ２
０の他に、受信状態判定回路３１へも送出される。FIG. 1 shows a schematic structure of the receiving apparatus, which is basically the same as that shown in FIG. 3, so that the same portions are denoted by the same reference numerals and the description thereof will be omitted. However, the error rate information output from the error rate measuring circuit 22, that is, C for each data block
By putting together the result of RC check for one frame,
Information indicating how many data blocks have a CRC error in one frame is displayed on the display controller 2 described above.
In addition to 0, it is also sent to the reception state determination circuit 31.

【００２８】この受信状態判定回路３１は、エラーレー
ト計測回路２２からのエラーレート情報の内容に応じて
受信状態が例えば強電界、中電界、弱電界の３段階のい
ずれにあるか判定し、その判定結果に対応した設定信号
をバンドパスフィルタ（ＢＰＦ）３２及びＰＬＬ回路３
３へ送出する。The reception state determination circuit 31 determines whether the reception state is in three stages, for example, a strong electric field, a medium electric field, or a weak electric field, according to the content of the error rate information from the error rate measurement circuit 22, and The setting signal corresponding to the determination result is sent to the bandpass filter (BPF) 32 and the PLL circuit 3
Send to 3.

【００２９】このバンドパスフィルタ３２は、ＦＭ中間
周波検波回路１３から送られてくるＦＭ検波信号中から
デジタルデータが多重されている副搬送波周波数の７６
ＫＨｚ帯域のみを抽出してデータ復調回路１５及びＰＬ
Ｌ回路３３に出力するもので、抽出時の帯域幅が上記受
信状態判定回路３１からの設定信号に対応して３段階に
可変となっている。The bandpass filter 32 has a sub-carrier frequency of 76 in which digital data is multiplexed from the FM detection signal sent from the FM intermediate frequency detection circuit 13.
Data demodulation circuit 15 and PL by extracting only the KHz band
It is output to the L circuit 33, and the bandwidth at the time of extraction is variable in three stages corresponding to the setting signal from the reception state determination circuit 31.

【００３０】図２（ａ）はこのバンドパスフィルタ３２
の具体的な回路構成の一例を示すものである。ここで
は、バンドパスフィルタ３２はコイルＬ１１、コンデン
サＣ１１、抵抗Ｒ１１〜Ｒ１３及びこれら抵抗Ｒ１１〜
Ｒ１３の接続状態を変えることでその抵抗値を可変する
スイッチＳＷ１１，Ｓ１２で構成されるものとし、上記
受信状態判定回路３１からの設定信号によりスイッチＳ
Ｗ１１，Ｓ１２を切換えることで、その帯域幅が図２
（ｂ）に示すように変化するようになるものとする。FIG. 2A shows this bandpass filter 32.
2 shows an example of a concrete circuit configuration of FIG. Here, the bandpass filter 32 includes a coil L11, a capacitor C11, resistors R11 to R13, and resistors R11 to R11.
It is assumed that the switch S11 and the switch S12 change the resistance value of the switch R13 by changing the connection state of the switch R13.
By switching W11 and S12, the bandwidth is
It will change as shown in (b).

【００３１】また、上記ＰＬＬ回路３３は、バンドパス
フィルタ３２の出力信号中からクロックを抽出再生する
べく設けられ、内部の発振回路で発生したクロックによ
りバンドパスフィルタ３２の出力信号と位相比較してビ
ット同期をとることでデジタルＰＬＬをかけ、上記デジ
タルデータに同期したクロックを再生して上記データ復
調回路１５に供給するもので、その時定数が上記受信状
態判定回路３１からの設定信号に対応して３段階に可変
となっている。The PLL circuit 33 is provided to extract and reproduce a clock from the output signal of the bandpass filter 32, and compares the phase with the output signal of the bandpass filter 32 by the clock generated in the internal oscillation circuit. The digital PLL is applied by bit synchronization, the clock synchronized with the digital data is reproduced and supplied to the data demodulation circuit 15, and its time constant corresponds to the setting signal from the reception state determination circuit 31. It is variable in 3 steps.

【００３２】図３（ａ）はこのＰＬＬ回路３３の具体的
な回路構成の一例を示すものである。ここでは、ＰＬＬ
回路３３は位相比較器３３ａ、ＶＣＯ３３ｂ、コンデン
サＣ２１、抵抗Ｒ２１〜Ｒ２４、及びこれら抵抗Ｒ２２
〜Ｒ２４の接続状態を変えることでその抵抗値を可変す
るスイッチＳＷ２１，Ｓ２２で構成されるものとし、上
記受信状態判定回路３１からの設定信号によりスイッチ
ＳＷ２１，Ｓ２２を切換えることで、そのロックに要す
る時定数が図３（ｂ）に示すように変化するようになる
ものとする。FIG. 3A shows an example of a concrete circuit configuration of the PLL circuit 33. Here, the PLL
The circuit 33 includes a phase comparator 33a, a VCO 33b, a capacitor C21, resistors R21 to R24, and these resistors R22.
It is assumed that the switches SW21 and S22, whose resistance values are varied by changing the connection state of R24 to R24, are switched, and the switches SW21 and S22 are switched by the setting signal from the reception state determination circuit 31 to lock them. It is assumed that the time constant changes as shown in FIG.

【００３３】なお、一般的にＦＭ多重デコーダはデジタ
ルＩＣに取込まれるため、バンドパスフィルタはＳＣＦ
（スイチッチトキャパシタフィルタ）、ＰＬＬ回路はデ
ジタルＰＬＬとなり、制御用レジスタに値を書込むこと
により可変できる構成になっているが、その構成が複雑
であるため、概念的な理解が容易となるようにあえて上
記図２及び図３で示したような構成を有するものとす
る。Since the FM multiplex decoder is generally incorporated in a digital IC, the bandpass filter is SCF.
(Switched capacitor filter), the PLL circuit is a digital PLL, and has a configuration that can be changed by writing a value in a control register, but the configuration is complicated, so conceptual understanding becomes easy. Therefore, it is assumed that the structure shown in FIGS. 2 and 3 is provided.

【００３４】次いで上記実施例の動作について説明す
る。図４は図示しないＦＭ放送局から送信されるＦＭ多
重放送のフレーム構成を示している。この場合、各フレ
ームは２７２個のブロック（パケット）から構成され、
各ブロックの先頭にはブロック識別符号として、ブロッ
ク同期およびフレーム同期を確立する１６ビットのＢＩ
Ｃが付加されている。Next, the operation of the above embodiment will be described. FIG. 4 shows a frame structure of an FM multiplex broadcast transmitted from an FM broadcast station (not shown). In this case, each frame is composed of 272 blocks (packets),
At the beginning of each block, as a block identification code, a 16-bit BI that establishes block synchronization and frame synchronization
C is added.

【００３５】また２７２個のブロックは、このうちの１
９０個のブロックをデータを伝送するデータパケットと
し、残りの８２個のブロックを列（縦）方向の誤り訂正
のためのパリティを伝送するためのパリティパケットと
している。この８２個のブロックのパリティパケット
は、実際には全てのデータパケットの縦方向のパリティ
を表し、バーストエラーに対処するように図２のように
分散配置される。Also, 272 blocks are 1 of these
90 blocks are used as data packets for transmitting data, and the remaining 82 blocks are used as parity packets for transmitting parity for error correction in the column (vertical) direction. The 82 blocks of parity packets actually represent the vertical parity of all data packets, and are distributed and arranged as shown in FIG. 2 so as to cope with burst errors.

【００３６】１９０個の各データパケットは、ここでは
示さないが３２ビットのプリフィックスと１４４ビット
のデータブロックからなる合計１７６ビットで構成され
るものであり、この後に、１４ビットのＣＲＣ及び８２
ビットの行（横）方向の誤り訂正のためのパリティが付
加される。Although not shown here, each of the 190 data packets has a total of 176 bits including a 32-bit prefix and a 144-bit data block, followed by a 14-bit CRC and 82 bits.
Parity for error correction in the row (horizontal) direction of bits is added.

【００３７】上記誤り訂正回路１７は、この図４に示す
ような構成のフレームデータをデータ復調回路１５から
入力して、まず各ブロック単位での横方向の誤り訂正を
行なうもので、このとき、１９０個の各データパケット
で１４ビットのＣＲＣを正しく検出した場合にそのデー
タパケットがエラーを生じていないもの、逆に１４ビッ
トのＣＲＣを正しく検出できなかった場合にそのデータ
パケットがエラーを生じているものと判断して判断結果
をエラーレート計測回路２２に送出し、その後に当該フ
レームデータの縦方向の誤り訂正を行なう。The error correction circuit 17 inputs the frame data having the structure as shown in FIG. 4 from the data demodulation circuit 15 and firstly performs horizontal error correction on a block-by-block basis. If a 14-bit CRC is detected correctly in each of 190 data packets, that data packet does not cause an error. Conversely, if a 14-bit CRC cannot be detected correctly, that data packet causes an error. It is determined that the frame data is present and the determination result is sent to the error rate measuring circuit 22, and then the vertical direction error correction of the frame data is performed.

【００３８】エラーレート計測回路２２は、誤り訂正回
路１７からの判断結果により１フレームデータにおける
正しくＣＲＣを検出できなかった率「ｎ／１９０」（ｎ
は整数、０≦ｎ≦１９０）をエラーレートとして上記表
示コントローラ２０及び受信状態判定回路３１へ送出す
る。The error rate measuring circuit 22 determines a rate "n / 190" (n) at which the CRC cannot be correctly detected in one frame data according to the judgment result from the error correction circuit 17.
Is an integer, 0 ≦ n ≦ 190) as an error rate and is sent to the display controller 20 and the reception state determination circuit 31.

【００３９】受信状態判定回路３１は、このエラーレー
ト計測回路２２からのエラーレート「ｎ／１９０」を２
つのしきい値ＴＨ１，ＴＨ２（０＜ＴＨ１＜ＴＨ２＜
１）とそれぞれ比較して、「０≦（ｎ／１９０）＜ＴＨ
１」「ＴＨ１≦（ｎ／１９０）＜ＴＨ２」及び「ＴＨ２
≦（ｎ／１９０）≦１」のいずれが成立するかによっ
て、現在の受信環境が強電界下、中電界下及び弱電界下
のいずれにあるかを判定する。The reception state judging circuit 31 sets the error rate "n / 190" from the error rate measuring circuit 22 to 2
Thresholds TH1, TH2 (0 <TH1 <TH2 <
1) and “0 ≦ (n / 190) <TH
1 ”“ TH1 ≦ (n / 190) <TH2 ”and“ TH2
It is determined whether the current reception environment is under a strong electric field, a medium electric field, or a weak electric field, depending on which of the following conditions is satisfied: ≦ (n / 190) ≦ 1 ”.

【００４０】「０≦（ｎ／１９０）＜ＴＨ１」が成立
し、現在の受信環境が強電界下にあると判定した場合に
受信状態判定回路３１は、その判定結果に対応した設定
信号をバンドパスフィルタ３２及びＰＬＬ回路３３に送
出する。When "0.ltoreq. (N / 190) <TH1" is satisfied and it is determined that the current reception environment is under a strong electric field, the reception state determination circuit 31 outputs the setting signal corresponding to the determination result to the band. It is sent to the pass filter 32 and the PLL circuit 33.

【００４１】この設定信号によりバンドパスフィルタ３
２は、ＦＭ検波信号中からデジタルデータが多重されて
いる副搬送波周波数の７６ＫＨｚを中心として広い帯域
幅内の信号を通過させてデジタルデータを抽出する。With this setting signal, the bandpass filter 3
2 extracts the digital data from the FM detection signal by passing a signal within a wide bandwidth centering on the subcarrier frequency of 76 KHz where the digital data is multiplexed.

【００４２】同時にこのときＰＬＬ回路３３は、受信状
態判定回路３１からの設定信号により時定数が小さく設
定されるため、バンドパスフィルタ３２から入力される
信号の周波数が急激に変化しても短い時間でロックして
信号中のクロックを作成することができる。At the same time, since the time constant of the PLL circuit 33 is set small by the setting signal from the reception state judging circuit 31, at this time, even if the frequency of the signal input from the bandpass filter 32 changes rapidly, it takes a short time. You can lock with to create a clock in the signal.

【００４３】したがって、これらバンドパスフィルタ３
２及びＰＬＬ回路３３の可変設定により、この強電界下
でたとえフェージング等の突発的な受信環境の変化が発
生したとしても充分これに追従して、良好な状態のまま
安定した受信動作を実行することができるものである。Therefore, these bandpass filters 3
2 and the variable setting of the PLL circuit 33, even if a sudden change in the reception environment such as fading occurs under this strong electric field, it sufficiently follows the change and executes a stable reception operation in a good state. Is something that can be done.

【００４４】また、上記「ＴＨ１≦（ｎ／１９０）＜Ｔ
Ｈ２」が成立し、現在の受信環境が中電界下にあると判
定した場合に受信状態判定回路３１は、その判定結果に
対応した設定信号をバンドパスフィルタ３２及びＰＬＬ
回路３３に送出する。Further, the above "TH1≤ (n / 190) <T
When it is determined that “H2” is established and the current reception environment is in the medium electric field, the reception state determination circuit 31 outputs the setting signal corresponding to the determination result to the bandpass filter 32 and the PLL.
It is sent to the circuit 33.

【００４５】この設定信号によりバンドパスフィルタ３
２は、ＦＭ検波信号中からデジタルデータが多重されて
いる副搬送波周波数の７６ＫＨｚを中心として中程度の
帯域幅内の信号を通過させてデジタルデータを抽出す
る。The bandpass filter 3 is set by this setting signal.
2 extracts the digital data from the FM detection signal by passing a signal within a medium bandwidth around the subcarrier frequency of 76 KHz where the digital data is multiplexed.

【００４６】同時にこのときＰＬＬ回路３３は、受信状
態判定回路３１からの設定信号により時定数が中程度に
設定されるため、バンドパスフィルタ３２から入力され
る信号の周波数がある程度変化しても短い時間でロック
して信号中のクロックを作成することができる。At the same time, since the time constant of the PLL circuit 33 is set to an intermediate value by the setting signal from the reception state judging circuit 31, the signal input from the bandpass filter 32 is short even if the frequency thereof changes to some extent. You can lock in time to create a clock in the signal.

【００４７】したがって、これらバンドパスフィルタ３
２及びＰＬＬ回路３３の可変設定により、この中電界下
で多少の受信環境の変化が発生したとしても充分これに
追従して、良好な状態のまま安定した受信動作を実行す
ることができるものである。Therefore, these bandpass filters 3
2 and the variable setting of the PLL circuit 33, even if a slight change in the receiving environment occurs under this medium electric field, it is possible to sufficiently follow the change and perform a stable receiving operation in a good state. is there.

【００４８】さらに、上記「ＴＨ２≦（ｎ／１９０）≦
１」が成立し、現在の受信環境が弱電界下にあると判定
した場合に受信状態判定回路３１は、その判定結果に対
応した設定信号をバンドパスフィルタ３２及びＰＬＬ回
路３３に送出する。Further, the above "TH2≤ (n / 190) ≤
1 ”is satisfied, and when it is determined that the current reception environment is under a weak electric field, the reception state determination circuit 31 sends a setting signal corresponding to the determination result to the bandpass filter 32 and the PLL circuit 33.

【００４９】この設定信号によりバンドパスフィルタ３
２は、ＦＭ検波信号中からデジタルデータが多重されて
いる副搬送波周波数の７６ＫＨｚを中心として狭い帯域
幅内の信号のみを通過させてデジタルデータを抽出す
る。With this setting signal, the bandpass filter 3
In No. 2, the digital data is extracted from the FM detection signal by passing only a signal within a narrow bandwidth centering on the sub-carrier frequency of 76 KHz where the digital data is multiplexed.

【００５０】同時にこのときＰＬＬ回路３３は、受信状
態判定回路３１からの設定信号により時定数が大きく設
定されるため、長い時間で確実にロックして信号中のク
ロックを作成することができる。At the same time, since the time constant of the PLL circuit 33 is set to a large value by the setting signal from the reception state judging circuit 31, the clock in the signal can be surely locked for a long time to generate the clock in the signal.

【００５１】したがって、これらバンドパスフィルタ３
２及びＰＬＬ回路３３の可変設定により、バンドパスフ
ィルタ３２から入力される信号中に弱電界下であるがた
めに高周波成分であるノイズ等が重畳されていたとして
も、その影響を受けずに比較的良好な状態のまま非常に
安定した受信動作を実行することができるものである。Therefore, these bandpass filters 3
2 and the variable setting of the PLL circuit 33, even if noise or the like that is a high frequency component is superposed in the signal input from the band pass filter 32 due to a weak electric field, the comparison is performed without being affected by the noise. It is possible to execute a very stable reception operation in an excellent state.

【００５２】なお、上記実施例ではバンドパスフィルタ
３２とＰＬＬ回路３３をより簡単な構成とするために、
受信状態判定回路３１がエラーレート計測回路２２で得
たエラーレートにより現在の受信状態を段階的に判定
し、その判定結果により上記バンドパスフィルタ３２の
通過帯域幅及びＰＬＬ回路３３の時定数を可変設定する
ものとして説明したが、これに限ることなく、バンドパ
スフィルタ３２の通過帯域幅及びＰＬＬ回路３３の時定
数をリニアに連続的に変化させるものとしてもよい。In the above embodiment, in order to make the bandpass filter 32 and the PLL circuit 33 simpler,
The reception state determination circuit 31 determines the current reception state stepwise based on the error rate obtained by the error rate measurement circuit 22, and the pass band width of the band pass filter 32 and the time constant of the PLL circuit 33 are changed according to the determination result. Although the setting has been described, the present invention is not limited to this, and the pass bandwidth of the band pass filter 32 and the time constant of the PLL circuit 33 may be linearly and continuously changed.

【００５３】この場合、そのときの受信環境の変化にき
め細かく対応し、常に最適な状態で安定した受信動作を
行なうことが可能となる。また、上記実施例では本発明
をＦＭ文字多重放送の受信を行なうＦＭ受信機に適用し
た場合について例示したが、これに限られるものでな
く、音声信号に多重された文字情報あるいは他のデジタ
ルデータの放送あるいは通信を受信する各種受信機にお
いても本発明は適用できる。その他、各種放送や通信に
幅広く適用可能であり、その場合の周波数帯や伝送方式
などは種々選択できるものである。In this case, it is possible to finely respond to changes in the reception environment at that time and always perform stable reception operation in an optimum state. In the above embodiment, the present invention is applied to an FM receiver for receiving FM character multiplex broadcasting. However, the present invention is not limited to this, and character information or other digital data multiplexed in an audio signal is used. The present invention can be applied to various receivers that receive the above broadcast or communication. In addition, it is widely applicable to various broadcasts and communications, and in that case, various frequency bands and transmission methods can be selected.

【００５４】[0054]

【発明の効果】以上に述べた如く本発明によれば、他の
回路と同様に設けられながらも通常の受信動作時には使
用されていない、多重されたデジタルデータのエラーレ
ートを計測するための回路を有効に利用して、受信環境
の変化に適応し、常に良好な状態での安定した受信が可
能な多重放送受信装置を提供することができる。As described above, according to the present invention, a circuit for measuring an error rate of multiplexed digital data, which is provided like other circuits but is not used during a normal receiving operation. It is possible to provide a multiplex broadcast receiving apparatus that can effectively use the above to adapt to changes in the receiving environment and can always perform stable reception in a good state.

【図面の簡単な説明】[Brief description of drawings]

【図１】本発明の一実施例に係る回路構成を示すブロッ
ク図。FIG. 1 is a block diagram showing a circuit configuration according to an embodiment of the present invention.

【図２】図１のバンドパスフィルタの具体回路構成及び
その特性可変状態を例示する図。FIG. 2 is a diagram illustrating a specific circuit configuration of the bandpass filter of FIG. 1 and a characteristic variable state thereof.

【図３】図１のＰＬＬ回路の具体回路構成及びその特性
可変状態を例示する図。FIG. 3 is a diagram illustrating a specific circuit configuration of the PLL circuit of FIG. 1 and a characteristic variable state thereof.

【図４】同実施例に係るフレームデータの構成を示す
図。FIG. 4 is a diagram showing a configuration of frame data according to the embodiment.

【図５】ＦＭ文字多重放送に対応したＦＭラジオ受信機
の特に多重信号側の処理回路構成を例示するブロック
図。FIG. 5 is a block diagram exemplifying a processing circuit configuration of an FM radio receiver corresponding to FM character multiplex broadcasting, particularly on the multiplex signal side.

【符号の説明】[Explanation of symbols]

１１…アンテナ １２…ＦＭフロントエンド部 １３…ＦＭ中間周波検波回路（ＦＭＩＦ検波） １４，３２…バンドパスフィルタ（ＢＰＦ） １５…データ復調回路 １６，３３…ＰＬＬ回路 １７…誤り訂正回路 １８…制御回路 １９…チューニングコントローラ ２０…表示コントローラ ２１…表示部 ２２…エラーレート計測回路 ３１…受信状態判定回路 11 ... Antenna 12 ... FM front end part 13 ... FM intermediate frequency detection circuit (FMIF detection) 14, 32 ... Band pass filter (BPF) 15 ... Data demodulation circuit 16, 33 ... PLL circuit 17 ... Error correction circuit 18 ... Control circuit 19 ... Tuning controller 20 ... Display controller 21 ... Display unit 22 ... Error rate measurement circuit 31 ... Reception state determination circuit

Claims (4)

【特許請求の範囲】[Claims] 【請求項１】 文字データを含むパケットデータを複数
有するフレームデータを多重した音声信号の放送を受信
する受信手段と、 この受信手段の受信信号中から音声信号に多重したフレ
ームデータの周波数帯域成分を抽出する、該帯域幅が可
変可能な抽出手段と、 この抽出手段で抽出されたフレームデータの周波数帯域
成分の信号中からクロックを抽出して再生するクロック
再生手段と、 このクロック再生手段で得られたクロックに基づいて上
記フレームデータの周波数帯域成分の信号中をサンプリ
ングし、デジタル値のフレームデータを復調する復調手
段と、 この復調手段で復調したデジタル値のフレームデータを
構成する各パケットデータの誤り訂正を行なう誤り訂正
手段と、 この誤り訂正手段による誤り訂正の結果から誤り率を算
出する算出手段と、 この算出手段で得た誤り率から上記受信手段での受信状
態を判定し、その判定結果に基づいて上記抽出手段が抽
出するフレームデータの周波数帯域幅を可変設定する設
定手段とを具備したことを特徴とする多重放送受信装
置。1. A receiving means for receiving a broadcast of an audio signal multiplexed with frame data having a plurality of packet data including character data, and a frequency band component of frame data multiplexed with an audio signal from a received signal of the receiving means. Extraction means for extracting the variable bandwidth, clock reproduction means for extracting and reproducing a clock from the signal of the frequency band component of the frame data extracted by the extraction means, and the clock reproduction means The signal of the frequency band component of the frame data is sampled based on the clock and the demodulation means for demodulating the digital value frame data, and the error of each packet data constituting the digital value frame data demodulated by this demodulation means The error rate is calculated from the error correction means that performs the correction and the result of the error correction by this error correction means. And a setting means for variably setting the frequency bandwidth of the frame data extracted by the extracting means on the basis of the result of the determination, based on the result of the determination based on the error rate obtained by the calculating means. A multiplex broadcast receiving apparatus comprising: 【請求項２】 文字データを含むパケットデータを複数
有するフレームデータを多重した音声信号の放送を受信
する受信手段と、 この受信手段の受信信号中から音声信号に多重したフレ
ームデータの周波数帯域成分を抽出する抽出手段と、 この抽出手段で抽出されたフレームデータの周波数帯域
成分の信号中からクロックを抽出して再生する、時定数
可変可能なＰＬＬ回路を含んだクロック再生手段と、 このクロック再生手段で得られたクロックに基づいて上
記フレームデータの周波数帯域成分の信号中をサンプリ
ングし、デジタル値のフレームデータを復調する復調手
段と、 この復調手段で復調したデジタル値のフレームデータを
構成する各パケットデータの誤り訂正を行なう誤り訂正
手段と、 この誤り訂正手段による誤り訂正の結果から誤り率を算
出する算出手段と、 この算出手段で得た誤り率から上記受信手段での受信状
態を判定し、その判定結果に基づいて上記クロック再生
手段に含まれるＰＬＬ回路の時定数を可変設定する設定
手段とを具備したことを特徴とする多重放送受信装置。2. Receiving means for receiving a broadcast of an audio signal multiplexed with frame data having a plurality of packet data including character data, and frequency band components of frame data multiplexed with an audio signal from the received signal of the receiving means. Extracting means for extracting, clock reproducing means including a PLL circuit with a variable time constant for extracting and reproducing a clock from the signal of the frequency band component of the frame data extracted by the extracting means, and the clock reproducing means Demodulation means for sampling the signal of the frequency band component of the frame data based on the clock obtained in step 1 to demodulate the digital value frame data, and each packet constituting the digital value frame data demodulated by the demodulation means. The error correction means for correcting the data error and the result of the error correction by this error correction means. A calculating means for calculating an error rate, and a receiving state of the receiving means is judged from the error rate obtained by the calculating means, and a time constant of a PLL circuit included in the clock reproducing means is variably set based on the judgment result. A multiplex broadcast receiving device, comprising: 【請求項３】 上記設定手段は算出手段で得た誤り率に
より段階的な可変設定を行なうことを特徴とする請求項
１または２記載の多重放送受信装置。3. The multiplex broadcast receiving apparatus according to claim 1 or 2, wherein the setting means makes a variable setting stepwise according to the error rate obtained by the calculating means. 【請求項４】 上記設定手段は算出手段で得た誤り率に
より連続的な可変設定を行なうことを特徴とする請求項
１または２記載の多重放送受信装置。4. The multiplex broadcast receiving apparatus according to claim 1 or 2, wherein the setting means performs continuous variable setting according to the error rate obtained by the calculating means.