JPH08316450A

JPH08316450A - 積層型固体撮像素子及びその製造方法

Info

Publication number: JPH08316450A
Application number: JP7118138A
Authority: JP
Inventors: Haruhiko Tanaka; 治彦田中; Toshibumi Ozaki; 俊文尾崎; Katsutaka Kimura; 勝高木村; Tokuo Kure; 得男久▲禮▼
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1995-05-17
Filing date: 1995-05-17
Publication date: 1996-11-29

Abstract

(57)【要約】【構成】シリコン基板100上に形成された光電変換膜
とMOS素子とを有する固体撮像素子において、光電変換
膜107をシリコン基板表面109上に直接形成し、かつ、シ
リコン基板の表面が光電変換膜に電圧を印加する手段の
一部となるよう構成する。【効果】光電変換膜107の下地にゲート電極103などの
凹凸がなく平坦性が高いので、光電変換膜内部の電界分
布の均一性は改善され、画素毎の感度のばらつきや暗電
流の増加を抑制することができる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、固体撮像素子及びその
製造方法に関わり、詳しくは、光電変換膜を含んだ光電
変換手段を有する所謂積層型固体撮像素子に好適な構
造、及びそれらの製造方法に関するものである。

【０００２】

【従来の技術】高精細テレビジョンの開発の進展に伴っ
て、固体撮像素子の多画素化、高密度化に対する要求が
強まっている。このような要求に応えるため、固体撮像
素子の光電変換手段として信号処理回路の上部に積層し
た光電変換膜を用いる所謂積層型の固体撮像素子が考案
されている。このような積層型固体撮像素子について
は、その一例が、"A 2-Million Pixcel CCD Imager Ove
rlaid with an AmorphousSilicon Photoconversion Lay
er", ISSCC (International Solid-State Circuits Con
ference) Digest of Technical Papers, pp. 50-51, Fe
b., 1988 （「ア２−ミリオンピクセルシーシーデ
ィーイメージャーオーバーレイドウイズアンア
モルファスシリコンフォトコンバージョンレイヤ
ー」、アイエスエスシーシー（インターナショナルソ
リッド−ステートサーキッツコンファレンス）ダイジ
ェストオブテクニカルペーパーズ、50頁〜51頁、
２月、1988年）に開示されている。

【０００３】以下これを例にとり図２により説明する。
ｐ型のシリコン基板200にはｐ型拡散層201、ｎ−型拡散
層202及びｎ＋型拡散層205が、また、ｐ型のシリコン基
板200の表面上には二酸化シリコン203を介してポリシリ
コン204が転送電極として設けられている。これらｎ−
型拡散層202、二酸化シリコン203、ポリシリコン204はM
OS構造を構成し、垂直CCDとして働く。また、ｐ型拡散
層201は素子分離層として働く拡散層である。さらに、
垂直CCDの上層にはＭｏポリサイド206、ＢＰＳＧ207、
画素電極208が設けられ、これら下地の上にアモルファ
スシリコン209が堆積されている。このアモルファスシ
リコン209の上層には、電子阻止層となるアモルファス
シリコンカーバイド210、及びアモルファスシリコン209
に電圧を印加するための、酸化インジウム鉛からなる透
明電極211がある。素子の動作は概略以下のようにな
る。透明電極211と画素電極208によって電圧の印加され
たアモルファスシリコン209に入射した光は光電変換さ
れて電気信号となり、この電気信号は画素電極208から
Ｍｏポリサイド206を経てｎ＋型拡散層205に伝達され、
さらに垂直CCDを構成するｎ−型拡散層202に送り込まれ
た後、この垂直CCDの動作にしたがって転送される。

【０００４】

【発明が解決しようとする課題】上記従来例では、垂直
CCDの上層にアモルファスシリコン209を設けて光電変換
を行なっているが、ポリシリコン204とＭｏポリサイド2
06による下地の凹凸や画素電極208のエッジ212による段
差がアモルファスシリコン209内部の電界分布を不均一
にし、画素毎の感度のばらつきや局所的電界集中による
暗電流増加を引き起こすという問題がある。画素毎の感
度のばらつきや暗電流の増加は雑音の増加と等価である
ため、この問題は感度やダイナミックレンジの低下を引
き起こす。また、光電変換膜に高い電圧を印加して膜内
部で信号の増倍を行なう場合にはこの問題は一層深刻な
ものとなり、高電界下での局所的電界集中による暗電流
増加は光電変換膜の破壊の原因にもなり得る。

【０００５】以上のように、従来例においては上記の問
題点が存在し、これについては十分には考慮されていな
かった。

【０００６】本発明の目的は、光電変換膜の下地の凹凸
や段差に起因する上記問題点を解決可能な積層型固体撮
像素子及びその製造方法を提供することにある。

【０００７】

【課題を解決するための手段】上記目的は、光電変換膜
を、MOS構造を含み且つ該電気信号を処理（信号の走査
を含む）する素子が形成されているシリコン基板の表面
もしくはこのシリコン基板の表面と同等の平坦性を有す
る他の表面に直接接触するように形成し、かつ、シリコ
ン基板の表面もしくはシリコン基板の表面と同等の平坦
性を有する他の表面が、光電変換膜に電圧を印加する手
段の一部となるよう構成することにより達成される。

【０００８】

【作用】シリコン基板表面に接触するように光電変換膜
を形成して電圧を印加することにより、光電変換膜の下
地から凹凸・段差を構成する要素（上記従来例における
ポリシリコン204、Ｍｏポリサイド206、画素電極208）
が除去されて、下地の平坦性が向上した状態で電圧が印
加されることになる。この結果、光電変換膜内部の電界
分布の均一性は改善され、画素毎の感度のばらつきや暗
電流の増加を抑制することができる。これは、シリコン
基板の表面と同等の平坦性を有する他の表面に接触する
ように光電変換膜を形成して電圧を印加した場合でも同
様の効果があることはもちろんである。

【０００９】

【実施例】

実施例１本発明の実施例１の断面図を図１に示す。図１は、光電
変換膜と、MOS構造を含み且つ該電気信号を処理する素
子と、その素子が形成されているシリコン基板とを有す
る固体撮像素子において、MOS構造を含み且つ該電気信
号を処理する素子が形成されているシリコン基板の表面
に光電変換膜を形成した構造の実施例である。

【００１０】第１導電型のシリコン基板100の内部には
第２導電型のソース・ドレイン拡散層101が、シリコン
基板100の表面109の上には例えば二酸化シリコンからな
る絶縁膜102と例えば高濃度にドープされた多結晶シリ
コンからなるゲート電極103が形成され、これらシリコ
ン基板100、絶縁膜102、ゲート電極103とでMOS構造を構
成している。また、このMOS構造とソース・ドレイン拡
散層101は、MOSトランジスタ素子として働く。さらに、
例えば二酸化シリコンからなる層間絶縁膜104を介して
例えばAlからなる配線105が形成され、その上層には例
えば二酸化シリコンからなる保護絶縁膜106が形成され
ている。これらMOSトランジスタ素子と配線105とによ
り、例えば信号処理回路が構成される。一方、例えばア
モルファスシリコンからなる光電変換膜107が、MOSトラ
ンジスタ素子の形成されているシリコン基板100の表面1
09に接触するように形成されており、その上層の透明電
極108とシリコン基板100の表面109との間に一定の電圧
を印加した状態において、入射した光を電気信号に変換
する働きをする。透明電極108の材料としては例えば酸
化インジウム鉛（ITO）を用いることができる。なお、
図１では、MOSトランジスタの素子分離構造、透明電極1
08への電圧印加手段については簡単のために図示を省略
しており、これは以下の図でも同様である。この素子
の動作は以下の通りである。光電変換膜107に入射した
光は膜内で光電変換されて電気信号となり光電変換膜10
7が接触している表面109を通ってシリコン基板100に伝
達される。そして、MOSトランジスタ素子で構成された
信号処理回路の入力端をシリコン基板100に接続するこ
とにより、この電気信号が増幅されて出力される。

【００１１】本実施例では、MOS構造を含む素子が形成
されているシリコン基板100の表面109に接触するように
光電変換膜107を形成している。一般に、ゲート電極102
や配線105などにより生じる凹凸が数十〜数百ｎｍ程度
であるのに対し、MOS構造を含む素子の形成に用いられ
るシリコン基板100の表面109の凹凸はおよそ１０ｎｍ以
下である。したがって、本実施例の構造を用いれば、光
電変換膜107をゲート電極102や配線105の上に形成した
場合と比較して下地の凹凸を大幅に低減でき、光電変換
膜内部の電界分布の均一性を改善して画素毎の感度のば
らつきや暗電流の増加を抑制することができる。

【００１２】また、シリコン基板100内にも光電変換手
段を設けることにより、入射光をより有効に電気信号に
変換でき、感度を向上させることができる。

【００１３】さらに、以下の手段及び構造を併用するこ
とにより、高い画素密度を持つ固体撮像素子を一層容易
に実現することができる。

【００１４】（１）光電変換膜107の内部で電気信号の
増倍を行なう。例えば、アバランシェ現象を起こすのに
必要な高い電界が発生するように、透明電極108とシリ
コン表面109との間に適当な電圧を印加することによ
り、光電変換膜107の中で電気信号のアバランシェ増倍
を行なわせることができる。この結果、感度の増加、ま
たは感度を維持しながら画素の縮小をはかることができ
る。

【００１５】（２）電気信号が最初に入力される、MOS
構造を含む素子の信号入力端に、光電変換膜107からの
電気信号を蓄積するための容量を設ける。これにより、
取り扱える電気信号量が増加して高い飽和光量を得るこ
とができ、画素の縮小をはかることができる。

【００１６】なお、光電変換膜107は、MOS構造を含む素
子が形成されているシリコン基板の表面ばかりでなく、
それと同等の平坦性を有する他の表面に形成したもので
あってもかまわない。また、他の基板の表面に形成した
光電変換膜を、MOS構造を含む素子が形成されているシ
リコン基板の表面に接触するように配置しても良い。ま
た、光電変換膜107は電荷注入阻止層や電界緩和層など
を含むものであってもかまわない。

【００１７】さらに、MOS構造を含む素子としてはMOSト
ランジスタ素子に限る必要はなく、例えばCCD素子であ
っても良い。

【００１８】実施例２本発明の実施例２の断面図を図３に示す。図３は、光電
変換膜と、MOS構造を含み且つ該電気信号を処理する素
子と、その素子が形成されているシリコン基板とを有す
る固体撮像素子において、MOS構造を含み且つ該電気信
号を処理する素子が形成されているシリコン基板の表面
に光電変換膜を形成した構造の他の実施例を示す。図３
に示す本実施例の断面構造は基本的には実施例１の構造
に準じているが、光電変換膜107の存在する領域に拡散
層300が形成され、電気信号は拡散層300を経てシリコン
基板に取り出される点が異なる。なお、素子動作は実施
例１に述べた内容に準じるが、拡散層300がシリコン基
板100と反対導電型である場合には、MOSトランジスタ素
子で構成された信号処理回路の入力端を拡散層300に接
続する必要がある。

【００１９】本実施例の構造をとることにより、光電変
換膜107が接触する表面109における導電型及び不純物濃
度を、シリコン基板100の導電型及び不純物濃度とは独
立に設定することが可能となる。しかも、拡散層300は
シリコン基板100内部に形成されるので、ゲート電極103
や配線105のように下地の凹凸を増大させることがな
い。この結果、光電変換膜107の下地である表面109の平
坦性を損なうことなく、光電変換膜107の特性に合わせ
て電気信号を取り出すのに最適な導電型及び不純物濃度
を選択することができる。

【００２０】実施例３本発明の実施例３の断面図を図４に、その平面図を図５
に示す。図４及び図５は、光電変換膜と、MOS構造を含
み且つ該電気信号を処理する素子と、その素子が形成さ
れているシリコン基板とを有する固体撮像素子におい
て、MOS構造を含み且つ該電気信号を処理する素子が形
成されているシリコン基板の表面に光電変換膜を形成し
た構造の他の実施例であり、特に１次元固体撮像素子に
適した構造を示している。図４に示す本実施例の断面構
造は基本的には実施例２の構造に準じているが、光電変
換膜107の存在する領域に形成された拡散層301が、シリ
コン基板100とは反対導電型で且つパターニングされて
いる点が異なる。

【００２１】以下、図５を用いてさらに詳細に説明す
る。拡散層301は光電変換膜107の存在する領域に一様に
形成されているのではなく、ストライプ上にパターニン
グされたものが複数個形成されている。そしてこれら複
数の拡散層301とシリコン基板100とで作られるダイオー
ドに逆方向バイアスを印加することにより、複数の拡散
層301間、及び拡散層301とシリコン基板100との間を電
気的に分離することができる。したがって、複数の拡散
層301を通じて光電変換膜107からの電気信号を取り出す
ことにより、入射光の１次元的な位置情報を得ることが
可能になる。このようにして得られた電気信号は、拡散
層301に電気的に接続された信号処理回路302により走査
や増幅等を行ない、さらに出力増幅回路303により十分
に増幅して外部に出力することができる。また、これら
信号処理回路302及び出力増幅回路303は、図４に含まれ
るMOS構造を用いた素子により容易に構成することが可
能である。

【００２２】以上のように、本実施例の構造をとること
により、実施例２の利点を生かしながら１次元センサを
構築することができる。

【００２３】なお、拡散層301の導電型をシリコン基板1
00と同じ導電型とする場合には、拡散層301を完全に含
むようにシリコン基板100と反対導電型の拡散層を形成
すれば良い。また、光電変換膜107の形成された領域の
外で、拡散層301と信号処理回路302との間を配線で接続
することにより、拡散層301の導電型と信号処理回路302
を構成する素子に用いられる拡散層の導電型とをそれぞ
れ独立に設定できる。さらに、拡散層301の平面形状は
図５に示されるような単純なストライプ形状に限る必要
はなく、複数の拡散層301の間の電気的な分離が可能で
あれば他の平面形状であっても良い。

【００２４】実施例４本発明の実施例４の断面図を図６に、その平面図を図７
に示す。図６及び図７は、光電変換膜と、MOS構造を含
み且つ該電気信号を処理する素子と、その素子が形成さ
れているシリコン基板とを有する固体撮像素子におい
て、MOS構造を含み且つ該電気信号を処理する素子が形
成されているシリコン基板の表面と同等の平坦性を有す
る他の表面に光電変換膜を形成した構造の実施例であ
り、特に２次元固体撮像素子に適した構造を示してい
る。

【００２５】本実施例の特徴は、MOS構造を含む素子と
光電変換膜とをそれぞれシリコン基板の異なる主面に属
する表面であって且つ同等の平坦性を有する表面に形成
し、加えて光電変換膜からMOS構造を含む素子へ電気信
号を伝える信号伝達手段をシリコン基板内部に設けた点
にある。

【００２６】まず、図６を説明する。第１導電型のシリ
コン基板600の一主面にある第１の表面109aには、絶縁
膜102と第２導電型のソース・ドレイン拡散層101、101a
とゲート電極103が形成され、これらはMOSトランジスタ
素子を構成している。一方、シリコン基板600の他の主
面にある第２の表面109bには光電変換膜107が形成され
ており、光は第１の表面109bの側から入射して光電変換
膜107内で光電変換される。そして、光電変換膜107に所
定の電圧を印加して光電変換を行なわせるために透明電
極108が、光電変換膜107で発生した電気信号を取り込む
ために第２導電型の拡散層603が形成されている。さら
に、第２導電型のソース・ドレイン拡散層101aと第２導
電型の拡散層603とは、例えばシリコン基板内に埋め込
まれかつ高濃度にドープされた第２導電型の多結晶シリ
コンからなる導電体602により電気的に接続され、これ
により電気信号は光電変換膜107から第２導電型の拡散
層603と導電体602を経て第１の表面109aのMOSトランジ
スタ素子へと伝達される。ここで、第１の表面109aのMO
Sトランジスタ素子は第２導電型の拡散層603と１対１に
対応して設けられており、光電変換膜107からの電気信
号をスイッチングする働きを持つ。また、第１導電型の
シリコン基板600として例えば両面研磨されたシリコン
基板を用いることにより、第１導電型のシリコン基板60
0の一主面にある第１の表面109aと他の主面にある第２
の表面109bの平坦性を同等のものとすることが可能であ
り、拡散層603を設けてもこの平坦性が損なわれないこ
とは実施例２に述べた通りである。なお、図６では、図
１の層間絶縁膜104、配線105、保護絶縁膜106について
は簡単のために図示を省略しており、これは本実施例以
降の断面図でも同様である。

【００２７】次に、図６の断面図に示された素子の平面
図である図７を説明する。光電変換膜107の存在する領
域には、島状に形成された第２導電型の拡散層603が２
次元的に配列されているが、実施例３と同様にしてこれ
ら複数の拡散層603及びシリコン基板600を互いに電気的
に分離できる。したがって、複数の第２導電型の拡散層
603を通じて光電変換膜107からの電気信号を取り出し、
且つＹ方向走査用信号処理回路604とＸ方向走査用信号
処理回路605を用いて図６のMOSトランジスタ素子を順次
スイッチングすることにより、２次元平面上の位置を特
定しながら電気信号を走査して取り出すこと、すなわち
２次元の固体撮像素子を構築することができる。取り出
された電気信号は、最終的に出力増幅回路303により十
分に増幅された後外部に出力される。なお、Ｘ方向走査
用信号処理回路605、Ｙ方向走査用信号処理回路604及び
出力増幅回路303は、第１の表面109aの側の主面に形成
されたMOS構造を含む素子によって構成できることは言
うまでもない。

【００２８】本実施例の構造では、MOS構造を含む素子
と光電変換膜107とをそれぞれシリコン基板600の異なる
主面に属する表面であって且つ同等の平坦性を有する表
面に形成しているため、MOS構造を含む素子による下地
段差の増大の影響を受けることなく、平坦度の高い表面
に光電変換膜を形成することが可能となる。また、実施
例１のように、MOS構造を含む素子と光電変換膜107とを
同じ主面に形成した場合、拡散層603に１対１に対応し
て電気信号のスイッチングを行なうMOSトランジスタを
形成する領域と光電変換膜107を形成する領域とを完全
に分離する必要があり、したがってチップ面積が増加す
る。これに対し、本実施例の構造では、MOS構造を含む
素子と光電変換膜107とを異なる主面に形成し、且つ信
号伝達手段をシリコン基板内部に形成している。この結
果、拡散層603に１対１に対応して電気信号のスイッチ
ングを行なうMOSトランジスタを形成する領域と光電変
換膜107を形成する領域とを完全に重ねることが可能と
なり、チップ面積の増加を抑制できる。

【００２９】以上のように、本実施例の構造をとること
により、光電変換膜の下地の平坦性を劣化させることな
く、チップ面積の小さな２次元固体撮像素子を構築する
ことが可能となる。

【００３０】なお、光が光電変換膜107に入射する前
に、目的としない波長領域の光を減衰させるフィルター
を通過させることにより、第１の表面109aの側にあるMO
S構造を含む素子の動作が入射光によって影響を受ける
のを防ぐことができる。例えば可視光領域の撮像を目的
とした素子の場合には赤外領域を減衰させるフィルター
を設けると良い。また、第２の表面109bに形成した光電
変換膜107に加えて、シリコン基板600の内部にも光電変
換手段を設けた場合の利点は、実施例１に述べた通りで
ある。

【００３１】実施例５本発明の実施例５の断面図を図８〜図１２に示す。図８
〜１２は、光電変換膜と、MOS構造を含み且つ該電気信
号を処理する素子と、その素子が形成されているシリコ
ン基板とを有する固体撮像素子において、MOS構造を含
み且つ該電気信号を処理する素子が形成されているシリ
コン基板の表面と同等の平坦性を有する他の表面に光電
変換膜を形成した構造の他の実施例であり、図８は断面
構造を、図９〜図１２はその製造方法を示す。図８の構
造は基本的には実施例４の構造に準じているが、シリコ
ン基板が貼り合わせシリコン基板であって且つ第２の表
面に接する絶縁膜を有する点、及び光電変換膜の形成さ
れる第２の表面とMOS構造を含む素子の形成される第１
の表面との間の基板厚さよりも厚い領域が存在する点が
異なる。

【００３２】まず図８を説明する。第１導電型の第１の
シリコン層801と第１導電型もしくは第２導電型の第２
のシリコン層803とそれらの間に設けられたシリコン酸
化膜802とからなる貼り合わせシリコン基板において、
第１導電型の第１のシリコン層801の第１の表面109a
に、絶縁膜102と第２導電型のソース・ドレイン拡散層1
01及び101aとゲート電極103とが形成され、これらはMOS
トランジスタ素子を構成している。また、基板厚さの小
さい領域805と基板厚さの大きい領域804とがあり、基板
厚さの小さい領域805においては、第１導電型もしくは
第２導電型の第２のシリコン層803とシリコン酸化膜802
とが除去されて第１導電型の第１のシリコン層801の第
２の表面109bが露出している。そして、この第２の表面
109bには光電変換膜107が堆積され、光は第２の表面109
bの側から入射して光電変換膜107内で光電変換される。
さらに、光電変換膜107からの電気信号は第２導電型の
拡散層603を通して取り込まれ、導電体602によって第１
の表面109aのMOSトランジスタ素子へと伝達される。一
方、基板厚さの大きい領域804では、第１導電型もしく
は第２導電型の第２のシリコン層803とシリコン酸化膜8
02とが残されている。

【００３３】図８に示した実施例では、シリコン基板と
して貼り合わせシリコン基板を用い、貼り合わせで生じ
る界面でのシリコン表面を第２の表面109bとしている。
貼り合わせシリコン基板におけるシリコン酸化膜とシリ
コンの界面は、鏡面研磨されたシリコンを熱酸化してで
きる界面か、もしくは鏡面研磨されたシリコン表面にシ
リコン酸化膜を圧着してできた界面であり、いずれにし
てもこの界面でのシリコン表面は、MOS構造を含む素子
が形成されている表面と同等の高い平坦性を持つ。ま
た、光電変換膜107が形成された領域の基板厚さが小さ
くなっているので、光電変換膜107からの電気信号を第
１の表面109aのMOSトランジスタ素子に伝達するための
信号伝達手段の形成が容易になる一方、基板厚さの大き
い領域を設けてあるためシリコン基板の機械的強度の低
下が抑えられ、素子形成プロセスを施す際にシリコン基
板に曲がりや割れが発生するのを防止することができ
る。

【００３４】以上のように、図８に示した実施例の構造
をとることにより、光電変換膜の下地の平坦性を劣化さ
せることなく、製造が容易でチップ面積の小さな２次元
固体撮像素子を構築することが可能となる。

【００３５】なお、第１の表面109aに形成されるMOS構
造を含む素子の少なくとも一部を基板厚さの大きな領域
に形成することにより、これらMOS構造を含む素子に入
射光が及ぼす影響を小さくすることができる。したがっ
て、MOS構造を含む素子を用いて構成される信号処理回
路、例えば信号増幅回路や駆動回路、Ａ／Ｄ変換回路な
どを基板厚さの大きな領域に形成することにより、これ
らの周辺回路の動作をより安定なものとすることができ
る。また、第２の主面109bに形成した光電変換膜107に
加えて、第１のシリコン層801の内部にも光電変換手段
を設けた場合の利点は、実施例１に述べた通りである。

【００３６】次に、図８の構造の製造方法を示す図９〜
図１２について説明する。図９は、素子を形成するため
のシリコン基板を示しており、第１導電型の第１のシリ
コン層801（例えばｐ型シリコン層）と第１導電型もし
くは第２導電型の第２のシリコン層803（例えばｐ型も
しくはｎ型シリコン層）、及びこの２つのシリコン層の
間に設けられたシリコン酸化膜802から構成された貼り
合わせシリコン基板である。また、109aは第１の表面
を、109bは第２の表面を示している。第１の表面109aに
は、絶縁膜102を例えば熱酸化により、ゲート電極103を
例えば多結晶シリコンを低圧CVD法により堆積、高濃度
ドーピングの後、パターニングすることにより、第２導
電型のソース・ドレイン拡散層101及び101aを例えばヒ
素をイオン打ち込み後拡散することによりそれぞれ形成
する。また、第２の表面109bには第２導電型の拡散層60
3を形成し、第１のシリコン層801の内部には例えば高濃
度にドープされた第２導電型の多結晶シリコンからなる
導電体602を形成する（図１０）。このとき、通常のシ
リコン基板では基板厚さがおよそ数百μｍ程度であるの
に対し、貼り合わせシリコン基板においては第１のシリ
コン層801の基板厚さを１〜数十μｍ程度に設定するこ
とができる。したがって、信号伝達手段を構成する導電
体602を形成することが非常に容易になる。次に、光電
変換膜を形成する基板厚さの小さい領域を作るために、
第２のシリコン層803の第３の表面109cに一部マスクを
形成したのち、第２のシリコン層803を例えばフッ酸と
硝酸の混合液によるウエットエッチングで除去する（図
１１）。なお、図１１では第３の表面109c上のマスクは
既に除去した状態を示しているが、除去しないで以降の
プロセスを施すことも可能である。さらに、第２の表面
109bを露出させるため、シリコン酸化膜802を例えばフ
ッ酸によるウエットエッチングで除去する（図１２）。
最後に、基板厚さの小さい領域805に露出している第２
の表面109bの上に、例えばアモルファスシリコンの光電
変換膜107と例えば酸化インジウム鉛からなる透明電極1
08を堆積して図８の構造が完成する。

【００３７】図９〜図１２及び図８に示した製造方法の
実施例では、第１の表面109aの側のMOS構造を含む素子
を、第２のシリコン層803を除去して基板厚さの小さい
領域805を形成する前に形成することにより、基板厚さ
の小さい領域805を形成して第２の表面109bを露出させ
た後で施すプロセス工程が少なくなる。従って、このよ
うな製造方法をとることにより、基板の割れや曲がりを
効果的に防止することができる。また、第２の表面109b
を露出させるためのシリコン酸化膜802のエッチング
は、例えばフッ酸を用いればシリコンに対して非常に高
い選択比でのエッチングが可能である。これにより、第
１のシリコン層801は良好なエッチングストッパーにな
り、従って、エッチングのばらつきによる第１のシリコ
ン層801の膜厚ばらつきを抑制することができる。

【００３８】実施例６本発明の実施例６の断面図を図１３〜図１６に示す。図
１３〜１６は、光電変換膜と、MOS構造を含み且つ該電
気信号を処理する素子と、その素子が形成されているシ
リコン基板とを有する固体撮像素子において、MOS構造
を含み且つ該電気信号を処理する素子が形成されている
シリコン基板の表面と同等の平坦性を有する他の表面に
光電変換膜を形成した構造の他の実施例であり、図１３
は断面構造を、図１４〜図１６はその構造の製造方法の
実施例を示している。本実施例の構造及び製造方法は基
本的には第５の実施例に準じているが、シリコン基板と
して用いられている貼り合わせシリコン基板が、３層の
シリコン層と２層のシリコン酸化膜とを有し、MOS構造
を含む素子と光電変換膜とが電気的に分離可能な２つの
シリコン層にそれぞれ形成されている点が異なる。

【００３９】まず図１３を説明する。第１導電型の第１
のシリコン層1301と第１導電型の第２のシリコン層1302
と第１導電型もしくは第２導電型の第３のシリコン層13
03とそれらの間に設けられた第１及び第２のシリコン酸
化膜1304、1305とからなる貼り合わせシリコン基板にお
いて、第１導電型の第１のシリコン層1301の第１の表面
109aには、絶縁膜102と第２導電型のソース・ドレイン
拡散層101及び101aとゲート電極103とが形成され、MOS
トランジスタ素子を構成している。また、基板厚さの小
さい領域805においては、第１導電型もしくは第２導電
型の第３のシリコン層1303と第２のシリコン酸化膜1305
とが除去されて第２の表面109bが露出しており、ここに
堆積された光電変換膜107が、第２の表面109bの側から
入射した光を光電変換する。さらに、発生した電気信号
は第２導電型の拡散層603を通じて取り込まれ、第１の
シリコン酸化膜1304を貫通して設けられている導電体60
2によって第１の表面109aのMOSトランジスタ素子へと伝
達される。一方、基板厚さの大きい領域804では、第１
導電型もしくは第２導電型の第３のシリコン層1303と第
２のシリコン酸化膜1305が除去されずに残っている。

【００４０】図１３に示した実施例では、第１の表面10
9aと第２の表面109bとの間に第１のシリコン酸化膜1304
を設けている。これにより、第１のシリコン層1301と第
２のシリコン層1302とを電気的に分離することが可能と
なり、それぞれに最適な基板バイアス電圧を与えること
ができる。また、各シリコン層やその中に形成された拡
散層の不純物濃度分布も、第１のシリコン層1301と第２
のシリコン層1302とで独立に設定が可能であり、それぞ
れに適した値を容易に設定できる。なお、第１のシリコ
ン層1301と第２のシリコン層1302とを異なる導電型とす
ることも可能で、このとき、ソース・ドレイン拡散層10
1及び101aと拡散層603もそれぞれの属するシリコン層の
導電型と反対の導電型とする必要がある。

【００４１】次に、図１３の構造の製造方法を示す図１
４〜図１６について説明する。図１４は、素子を形成す
るためのシリコン基板を示しており、第１導電型の第１
のシリコン層1301（例えばｐ型シリコン層）と第１導電
型の第２のシリコン層1302（例えばｐ型シリコン層）と
第１導電型もしくは第２導電型の第３のシリコン層1303
（例えばｐ型もしくはｎ型シリコン層）、及びこの３つ
の半導体層の間に設けられた第１及び第２のシリコン酸
化膜1304、1305から構成された貼り合わせシリコン基板
である。第１の表面109aには、絶縁膜102を例えば熱酸
化により、ゲート電極103を例えば多結晶シリコンを低
圧CVD法により堆積、高濃度ドーピングの後、パターニ
ングすることにより、第２導電型のソース・ドレイン拡
散層101及び101aを例えばヒ素を拡散することによりそ
れぞれ形成し、第２の表面109bには第２導電型の拡散層
603を形成する。また、電気信号を伝達するために、第
１のシリコン層1301及び第２のシリコン層1302の内部に
は例えば高濃度にドープされた第２導電型の多結晶シリ
コンからなる導電体602を第１のシリコン酸化膜1304を
貫通するように埋め込む。（図１５）。そして、光電変
換膜を形成する基板厚さの小さい領域805を作るため
に、第３のシリコン層1303の第３の表面109cに一部マス
クを形成したのち、第３のシリコン層1303を例えばフッ
酸と硝酸の混合液によるウエットエッチングで除去し、
さらに、第２の表面109bを露出させるため、第２のシリ
コン酸化膜1305を、例えばフッ酸によるウエットエッチ
ングで除去する（図１６）。最後に、基板厚の小さい領
域805に露出している第２の表面109bの上に、例えばア
モルファスシリコンからなる光電変換膜107と例えば酸
化インジウム鉛からなる透明電極108を堆積して図１３
の構造が完成する。

【００４２】実施例７本発明の実施例７の断面図を図１７及び図１８に示す。
図１７及び図１８は、光電変換膜と、MOS構造を含み且
つ該電気信号を処理する素子と、その素子が形成されて
いるシリコン基板とを有する固体撮像素子において、MO
S構造を含み且つ該電気信号を処理する素子が形成され
ているシリコン基板の表面と同等の平坦性を有する他の
表面に光電変換膜を形成した構造の他の実施例である。

【００４３】図１７の構造は基本的には実施例５の図８
の構造に、また、図１８の構造は基本的には実施例６の
図１３の構造に準じているが、第２の表面から第１の表
面へ電気信号を伝える信号伝達手段が、導電体とそれを
埋め込むためのシリコン基板内に形成された溝とを含
み、且つこの溝が光電変換膜が形成されている表面にま
で到達していない点が異なる。すなわち、図１７及び図
１８に示すように、溝1701及び1801は、第２の表面109b
にまで到達しないように形成されると共に、電気信号を
光電変換膜107から取り出すための拡散層603は少なくと
もその一部で溝1701及び1801の内部に形成された導電体
602と接触し、電気的な導通がとれるように構成されて
いる。

【００４４】本実施例では、溝1701及び1801が、光電変
換膜107の積層される第２の表面109bに到達しないよう
に形成されているため、第２の表面109bには溝1701及び
1801による凹凸が生じない。したがって、本実施例の構
造をとることにより、光電変換膜107の下地である表面1
09bの平坦性を損なうことなく信号伝達手段を形成する
ことができる。

【００４５】なお、信号伝達手段を構成する導電体602
に直結しているMOSトランジスタ素子のチャネル領域の
少なくとも一部を溝1701もしくは1801の内部の側壁に沿
って設けることにより、画素の平面面積を小さくするこ
とが可能となり、高い画素密度を持つ２次元固体撮像素
子を一層容易に実現することができる。

【００４６】実施例８本発明の実施例８の断面図を図１９に示す。図１９は、
光電変換膜と、MOS構造を含み且つ該電気信号を処理す
る素子と、その素子が形成されているシリコン基板とを
有する固体撮像素子において、MOS構造を含み且つ該電
気信号を処理する素子が形成されているシリコン基板の
表面と同等の平坦性を有する他の表面に光電変換膜を形
成した構造の他の実施例である。

【００４７】本実施例の構造は、基本的には実施例５の
図８の構造に準じているが、信号伝達手段を構成する導
電体602と信号処理回路を形成する拡散層101aとの間を
金属膜もしくはシリサイド膜からなる配線1901により接
続している点が異なる。

【００４８】本実施例では、導電体602と拡散層101aと
の間を金属膜もしくはシリサイド膜からなる配線1901に
より接続しているため、例えば導電体602がｐ型シリコ
ンでかつ拡散層101aがｎ型拡散層であるような場合で
も、導電体602と拡散層101aとの間で非オーミックな電
気特性が生じない。このため、導電体602に直結する第
１の表面109aの側の拡散層101aの導電型を、ひいては第
１の表面109aに形成されるMOSトランジスタ素子の型
を、光電変換膜107から電気信号を取り出すための拡散
層603及び導電体602の導電型とは独立に設定することが
でき、種々の回路方式への対応が容易になる。

【００４９】なお、本実施例の構造は、実施例６の図１
３の構造に対しても全く同様に適用できることは言うま
でもない。また、配線1901の下の層間絶縁膜及びコンタ
クト穴については簡単のため図１９の中では省略してい
る。

【００５０】実施例９本発明の実施例９の断面図を図２０〜図３４に示す。図
２０〜図３４は、実施例７の図１７に示した構造の製造
方法を示す実施例であり、図２０〜図２６は第１の表面
の側からの不純物イオン打ち込みを用いた例、図２７〜
図３０は信号伝達手段を構成する溝の底からの固相拡散
を用いた例、図３１〜図３４は信号伝達手段を構成する
溝の底への不純物イオン打ち込みを用いた例を示してい
る。

【００５１】まず、図２０〜図２６に示した製造方法に
ついて説明する。図２０は、実施例５の図９に示した貼
り合わせシリコン基板に対してイオン打ち込みマスク20
01を例えばレジストあるいはシリコン酸化膜あるいはＷ
等の重金属膜で形成し、これをマスクとして、例えば第
２導電型の拡散層を形成する不純物のイオン打ち込み20
02を第１の表面109aの側から行ない、第２の表面109bの
側に不純物2003を打ち込んだところである。このような
不純物イオンの打ち込みは、加速された不純物イオンの
飛程が第１導電型の第１のシリコン層801の厚さにおよ
そ等しくなるように設定することにより可能である。次
に、イオン打ち込みマスク2001を除去し、打ち込んだ不
純物を例えば900℃程度の熱処理を施すことにより活性
化し、光電変換膜から電気信号を取り出すための第２導
電型の拡散層2004を形成する（図２１）。なお、この活
性化のための熱処理は必ずしも独立に行なう必要はな
く、イオン打ち込み以降のプロセスに含まれる熱処理を
利用しても良いことは言うまでもない。

【００５２】次に、第２の表面109bまでは到達せず、か
つ拡散層2004の内部には入り込む程度にまで溝2005を、
例えばシリコンに対するドライエッチングにより形成す
る（図２２）。さらに、この溝2005を、例えば第２導電
型の不純物を含む多結晶シリコンからなる導電体2007で
充填する（図２３）。このとき溝2005の内壁に、例えば
シリコン酸化膜からなる溝内絶縁膜2006を設けることに
より、導電体2007と第１のシリコン層801との絶縁を一
層確実なものとすることができる。また、この溝内絶縁
膜2006は、例えばシリコン酸化膜を低圧CVD法で堆積し
た後、シリコン酸化膜の異方性ドライエッチを行なうこ
とにより形成することができる。なお、溝2005におい
て、第１の表面109aの側で溝内絶縁膜2006が一部溝2005
の内壁に無い部分が存在するが、これは、上記シリコン
酸化膜の異方性ドライエッチを、そのシリコン酸化膜の
膜厚分よりも多く行なうことにより実現できる。続い
て、信号処理回路を構成するMOSトランジスタ素子を、
絶縁膜102、ゲート電極103、ソース・ドレイン拡散層10
1a及び101などにより形成する（図２４）。こうして、
電気信号は拡散層2004から溝2005内部の導電体2007を通
じてMOSトランジスタ素子のソース・ドレインを成す拡
散層101aへと伝達される構造となる。溝2005において、
第１の表面109aの側で溝内絶縁膜2006を一部設けていな
いのは、この部分で導電体2007とMOSトランジスタ素子
のソース・ドレインを成す拡散層101aとを電気的に接続
するためである。もちろん、溝2005の内壁全面に溝内絶
縁膜2006を設けてもよく、この場合、導電体2007とMOS
トランジスタ素子のソース・ドレインを成す拡散層101a
との電気的接続は、例えば実施例８に示したように導電
体2007の第１の表面109aの側の上面と拡散層101aとを結
ぶ配線層を新たに設けることにより可能である。この
後、光電変換膜を積層する領域となる基板厚さの小さい
領域805を形成するために、まず第２のシリコン層803を
例えばフッ酸と硝酸の混合液によるウエットエッチング
で除去してから、シリコン酸化膜802を例えばフッ酸に
よるウエットエッチングで除去する（図２５）。最後
に、光電変換膜107と透明電極108とを堆積する（図２
６）。

【００５３】図２０〜図２６に示した製造方法の実施例
においては、第２の表面109bに、光電変換膜107からの
電気信号の取り出し口となる拡散層2004を形成する方法
として、第１の表面109aの側からの不純物イオン打ち込
みを用いている。この方法をとることにより、拡散層20
04を、第２の表面109bを露出させずに形成することが可
能となる。この結果、シリコンプロセスを実行する上
で、シリコン基板の裏面を対象とした特殊な装置を用い
る必要がなく、プロセスのコストを抑えることができ
る。また、第２の表面109bを露出させた後でのリソグラ
フィ、イオン打ち込み、熱処理等のプロセスを行なわず
にすみ、基板厚の小さい領域805に割れや曲がりが生じ
るのを防止することができる。

【００５４】次に、図２７〜図３０に示した製造方法に
ついて説明する。図２７は、実施例５の図９と同じ構造
の貼り合わせシリコン基板であり、これに対して、第２
の表面109bまでは到達しない溝2005を、例えばシリコン
に対するドライエッチングにより形成する（図２８）。
次に、この溝2005を、例えば第２導電型の不純物を含む
多結晶シリコンからなる導電体2007で充填し、さらに溝
2005の底から導電体2007が含む不純物を第１のシリコン
層801中に固相拡散させ、光電変換膜から電気信号を取
り出すための拡散層2010を形成する（図２９）。溝2005
の内壁に設けられた、例えばシリコン酸化膜からなる溝
内絶縁膜2006は、図２３の溝内絶縁膜2006と同じ働きを
持つが、さらに、導電体2007から第１のシリコン層801
への不純物の固相拡散を溝2005の底の部分のみに限定す
るという働きも有している。なお、溝内絶縁膜2006の形
成方法は、図２３の説明で述べた溝内絶縁膜2006の形成
方法に準じれば良い。なお、溝2005において、第１の表
面109aの側まで溝内絶縁膜2006を設けているのは、第１
の表面109aの側のMOSトランジスタ素子のソース・ドレ
イン拡散層の形成と第２の表面109bの側で信号取得電極
となる拡散層の形成とを独立に行なうためである。次
に、図２４と同様にして信号処理回路を構成するMOSト
ランジスタ素子を形成すると共に、実施例８の図１９と
同様にして、導電体2007とMOSトランジスタ素子のソー
ス・ドレイン拡散層101aとを接続するために金属膜もし
くはシリサイド膜からなる配線1901を、例えばシリコン
を含有するAl膜により形成する（図３０）。なお、本実
施例では図３０のように配線で接続する場合を示した
が、図２０〜図２６に示したような、溝内部の側壁で接
続することももちろん可能である。この後は、図２５及
び図２６と同様にして、第２のシリコン層803とシリコ
ン酸化膜802を一部除去して第２の表面109bを露出さ
せ、光電変換膜と透明電極とを堆積すれば良い。

【００５５】図２７〜図３０に示した製造方法の実施例
においては、第２の表面109bに拡散層2010を形成するた
めに、溝2005に充填した導電体2007に含まれる不純物を
溝2005の底から固相拡散させる方法を用いている。この
方法は、図２０〜図２６に示した製造方法と同じ利点、
すなわち第２の表面109bを露出せずに拡散層2010を形成
できるという利点を有しているが、これに加えて、図２
０〜図２６に示した方法に比較すると、高いエネルギー
の不純物イオン打ち込みを行なう必要がなく装置コスト
をさらに抑制できること、及び、溝2005と拡散層2010と
の位置合わせが自己整合的に行なわれるため微細化を行
ない易い、という利点を有する。

【００５６】最後に、図３１〜図３４に示した製造方法
について説明する。図２７に示した貼り合わせシリコン
基板から出発し、まず、第２の表面109bまでは到達しな
い溝2005を、例えばシリコンに対するドライエッチング
により形成する（図３１）。次に、溝2005の底に、第２
導電型の不純物のイオン打ち込み2020を行なう（図３
２）。さらに、図３２で打ち込んだ不純物に熱処理を加
えて拡散層2021を形成すると共に、溝2005の側壁には溝
内絶縁膜2006を形成し、溝2005の中には導電体2007を充
填する（図３３）。このとき、拡散層2021と導電体2007
とが電気的に導通する。なお、図３２に示した第２導電
型の不純物のイオン打ち込み2020は、図３３の溝内絶縁
膜2006を形成した後に行なってもよく、こうすることで
溝2005の側壁に不純物が打ち込まれるのを防止すること
ができる。そして、図２４と同様にして信号処理回路を
構成するMOSトランジスタ素子を形成する（図３４）。
ここでは、導電体2007とMOSトランジスタ素子のソース
・ドレイン拡散層101aとを固相拡散により接続している
が、もちろん配線によって接続してもよい。この後は、
図２５及び図２６と同様にして、第２のシリコン層803
とシリコン酸化膜802を一部除去して第２の表面109bを
露出させ、光電変換膜と透明電極とを堆積すれば良い。

【００５７】図３１〜図３４に示した製造方法の実施例
においては、第２の表面109bに拡散層2021を形成する方
法として、溝2005の底への不純物のイオン打ち込みを用
いている。この方法は、図２７〜図３０に示した固相拡
散を用いる方法に比較して、光電変換膜から電気信号を
取り出す拡散層2021の濃度を、不純物イオン打ち込み量
を調節することにより精度良く制御できる、という利点
を持つ。

【００５８】以上のように、本実施例の製造方法を用い
ることにより、実施例７の図１７に示した構造を低い装
置コストでかつウェハの割れ、曲がりを防止しながら精
度良く実現することができる。

【００５９】なお、本実施例においては、各製造方法を
独立に適用した場合について説明したが、これらの製造
方法を互いに組み合せて用いることももちろん可能であ
る。例えば、第２の主面からのイオン打ち込みと、溝底
からの固相拡散もしくは溝底へのイオン打ち込みとを組
み合せて用いて、第２の主面からのイオン打ち込みによ
り形成した信号取得電極となる拡散層と溝内部の導電体
とを溝底からの固相拡散もしくは溝底へのイオン打ち込
みによる拡散層で接続することができる。この場合、溝
の底を信号取得電極となる拡散層の内部にまで入り込ま
せる必要はなくなるので、溝の深さを浅くすることがで
き、その結果溝を形成するプロセスがより容易なものと
なる。

【００６０】また、本実施例では実施例５の図９と同じ
構造の貼り合わせシリコン基板から始めて実施例７の図
１７に示した構造の製造方法を説明したが、同様にし
て、実施例６の図１４の構造の貼り合わせシリコン基板
に対しても本実施例の製造方法が適用できることはいう
までもない（この場合、実施例７の図１８に示した構造
の製造方法の実施例となる）。

【００６１】実施例１０本発明の実施例１０の断面図を図３５〜図４０に示す。
図３５〜図４０は、光電変換膜と、MOS構造を含み且つ
該電気信号を処理する素子と、その素子が形成されてい
るシリコン基板とを有する固体撮像素子において、MOS
構造を含み且つ該電気信号を処理する素子が形成されて
いるシリコン基板の表面と同等の平坦性を有する他の表
面に光電変換膜を形成した構造の他の実施例であり、図
３５は断面構造を、図３６〜４０はその構造の製造方法
の実施例を示している。本実施例の構造は基本的には実
施例５の図８の構造に準じているが、信号伝達手段が溝
を含まずシリコン基板内部の拡散層で構成されている点
が異なる。まず、図３５から説明する。第１導電型の
第１のシリコン層801と第１導電型もしくは第２導電型
の第２のシリコン層803とそれらの間に設けられたシリ
コン酸化膜802とからなる貼り合わせシリコン基板にお
いて、第１導電型の第１のシリコン層801の第１の表面1
09aに、絶縁膜102と第２導電型のソース・ドレイン拡散
層101及び101aとゲート電極103とが形成され、これらは
MOSトランジスタ素子を構成している。また、基板厚さ
の小さな領域805では第１導電型の第１のシリコン層801
の第２の表面109bが露出しており、光電変換膜107が堆
積されている。さらに、光電変換膜107からの電気信号
は第２導電型の拡散層603を通して取り込まれ、第２導
電型の拡散層からなる導電体3501によって第１の表面10
9aのMOSトランジスタ素子へと伝達される。

【００６２】図３５に示した実施例では、第２の表面10
9bから第１の表面109aへと電気信号を伝える信号伝達手
段が拡散層で構成され、第１のシリコン層801の溝を含
まない。これにより、シリコン基板内部に溝を形成する
ことに伴う汚染の導入を抑制でき、雑音の原因となる拡
散層リーク電流を低減できる。したがって、図３５に示
した実施例の構造をとることにより、光電変換膜の下地
の平坦性を劣化させることなく、低雑音の２次元固体撮
像素子を構築することが可能となる。

【００６３】次に、図３５の構造の製造方法を示す図３
６〜図４０について説明する。図３６は、第１導電型の
第１のシリコン層801を有する貼り合わせシリコン基板
に第２導電型の拡散層603を例えばイオン打ち込みによ
り形成したところである。次に、第１の表面109aの側に
イオン打ち込みマスク2001を、例えばレジストあるいは
シリコン酸化膜あるいはＷ等の重金属膜で形成し、これ
をマスクとして、拡散層603と少なくとも一部が重なる
平面位置に、例えば第２導電型の拡散層を形成する不純
物のイオン打ち込み3503を行なう（図３７）。不純物打
ち込みの回数及びそれぞれの打ち込みエネルギーは、打
ち込み後の熱処理による不純物3502の広がりと接続すべ
き距離に応じて設定する（図３７は２回の打ち込みを行
なった例である）。さらに、熱処理をおこなって第２導
電型の信号伝達拡散層3501が形成された状態が図３８で
あり、図３９は第１の表面109aにMOSトランジスタ素子
が形成されると共に、信号伝達拡散層3501を介して第２
導電型の拡散層603と第２導電型のソース・ドレイン拡
散層101aとが電気的に接続された状態を示している。こ
の後、第２のシリコン層803とシリコン酸化膜802とを一
部除去することにより基板厚さの小さな領域805を設け
（図４０）、最後に露出した第２の表面109bに光電変換
膜107を、その上には透明電極108を形成して図３５の構
造が完成する。

【００６４】図３６〜図４０に示した製造方法の実施例
においては、信号伝達手段を構成する信号伝達拡散層35
01の形成を、第１の表面109aの側からのエネルギーの異
なる複数回のイオン打ち込みを用いて行なっている。こ
れにより、第２の表面109bを露出することなく信号伝達
拡散層3501を形成でき、したがって、光電変換膜の下地
の平坦性を劣化させることなく、低雑音の２次元固体撮
像素子を容易に構築することが可能となる。

【００６５】実施例１１本発明の実施例１１の断面図を図４１及び図４２に示
す。図４１及び図４２は、光電変換膜と、MOS構造を含
み且つ該電気信号を処理する素子と、その素子が形成さ
れているシリコン基板とを有する固体撮像素子におい
て、MOS構造を含み且つ該電気信号を処理する素子が形
成されているシリコン基板の表面に光電変換膜を形成し
た構造の他の実施例であり、特に暗電流の少ない拡散層
構造を示している。なお、図４１及び図４２は、実施例
３の図４の構造を、パターニングされた拡散層301の長
辺に垂直な切口から見た断面図となっている。

【００６６】本実施例の断面構造は基本的には実施例３
の図４の構造に準ずるものであるが、図４１では、パタ
ーニングされた拡散層301の周囲に拡散層301と反対導電
型で高濃度の拡散層4100を設けた点が、また、図４２で
は光電変換膜107から電気信号を取り出すためのパター
ニングされた拡散層4101がシリコン基板100に埋め込ま
れている点が異なる。

【００６７】本実施例の構造をとることにより、拡散層
301から側方への空乏層の延びが拡散層4100によって抑
えられ、空乏層が表面109に接触するのを防ぐことがで
きる（図４１）。また、図４２の構造では、電気信号を
取り出すためのパターニングされた拡散層4101がシリコ
ン基板100に埋め込まれているので、拡散層4101の側方
のみならず上方への空乏層の延び、ひいては表面109と
の接触も抑制できる。この結果、空乏層が表面109に接
触することによる拡散層リーク電流、すなわち暗電流を
低減することが可能となる。

【００６８】なお、ここでは実施例３を用いて本実施例
の構造を説明したが、本実施例の構造の適用範囲は実施
例３に限られるものではなく、実施例４〜８、さらに実
施例１０の構造に適用しても良い。また、より一般的に
言うならば、電気信号を取り出すための拡散層がシリコ
ン基板と反対導電型であるような構造であれば適用可能
である。

【００６９】ここまで述べた実施例１〜１１において、
信号処理回路はMOSトランジスタを用いた場合について
示してきたが、電荷結合素子（CCD）を含んだものであ
ってもかまわない。

【００７０】信号処理回路に関わる部分は、その効果を
実現する上でこれらの実施例に掲げたシリコン基板やシ
リコン基板内の拡散層構造に限定されるわけではない。
例えば、信号処理回路を構成するMOSトランジスタをシ
リコン基板よりも高濃度のウエルの中に配置してもよ
く、さらに複雑な拡散層構造であってもよい。また、シ
リコン基板上の絶縁膜はシリコン酸化膜に限らずシリコ
ン窒化膜やそれらの複合膜でも良く、さらにはそれらが
同一素子内で混在していてもよい。

【００７１】また、ゲート電極を構成する材料は、多結
晶シリコンに限らず、アモルファスシリコン、ドープト
シリコン、高融点金属またはそのシリサイドであっても
よく、さらにはそれらの複合膜であってもよい。

【００７２】

【発明の効果】本発明によれば、光電変換膜を用いた固
体撮像素子において、光電変換膜の下地の平坦性を大幅
に改善でき、光電変換膜内部の電界分布の均一性は改善
され、画素毎の感度のばらつきや暗電流の増加を抑制す
ることができる。この結果、雑音が少なく高感度の固体
撮像素子を容易に実現できる。

【図面の簡単な説明】

【図１】本発明の実施例１の断面図である。

【図２】MOS構造を含む素子の上に光電変換膜を設けた
固体撮像素子の一従来例の断面図である。

【図３】本発明の実施例２の断面図である。

【図４】本発明の実施例３の断面図である。

【図５】本発明の実施例３の平面図である。

【図６】本発明の実施例４の断面図である。

【図７】本発明の実施例４の平面図である。

【図８】本発明の実施例５の断面図である。

【図９】本発明の実施例５の断面図である。

【図１０】本発明の実施例５の断面図である。

【図１１】本発明の実施例５の断面図である。

【図１２】本発明の実施例５の断面図である。

【図１３】本発明の実施例６の断面図である。

【図１４】本発明の実施例６の断面図である。

【図１５】本発明の実施例６の断面図である。

【図１６】本発明の実施例６の断面図である。

【図１７】本発明の実施例７の断面図である。

【図１８】本発明の実施例７の断面図である。

【図１９】本発明の実施例８の断面図である。

【図２０】本発明の実施例９の断面図である。

【図２１】本発明の実施例９の断面図である。

【図２２】本発明の実施例９の断面図である。

【図２３】本発明の実施例９の断面図である。

【図２４】本発明の実施例９の断面図である。

【図２５】本発明の実施例９の断面図である。

【図２６】本発明の実施例９の断面図である。

【図２７】本発明の実施例９の断面図である。

【図２８】本発明の実施例９の断面図である。

【図２９】本発明の実施例９の断面図である。

【図３０】本発明の実施例９の断面図である。

【図３１】本発明の実施例９の断面図である。

【図３２】本発明の実施例９の断面図である。

【図３３】本発明の実施例９の断面図である。

【図３４】本発明の実施例９の断面図である。

【図３５】本発明の実施例１０の断面図である。

【図３６】本発明の実施例１０の断面図である。

【図３７】本発明の実施例１０の断面図である。

【図３８】本発明の実施例１０の断面図である。

【図３９】本発明の実施例１０の断面図である。

【図４０】本発明の実施例１０の断面図である。

【図４１】本発明の実施例１１の断面図である。

【図４２】本発明の実施例１１の断面図である。

【符号の説明】

200；ｐ型のシリコン基板、201；ｐ型拡散層、202；ｎ
−型拡散層、203；二酸化シリコン、204；ポリシリコ
ン、205；ｎ＋型拡散層、206；Ｍｏポリサイド、207；
ＢＰＳＧ、208；画素電極、209；アモルファスシリコ
ン、210；アモルファスシリコンカーバイド、211；透明
電極、100、600；第１導電型のシリコン基板、101、101
a；第２導電型のソース・ドレイン拡散層、109；表面、
102；絶縁膜、103；ゲート電極、104；層間絶縁膜、10
5；配線、106；保護絶縁膜、107；光電変換膜、108；透
明電極、300、301；拡散層、302；信号処理回路、303；
出力増幅回路、109a；第１の表面、109b；第２の表面、
109c；第３の表面、603、2004、2010、2021；第２導電
型の拡散層、602、2007；導電体、604；Ｙ方向走査用信
号処理回路、605；Ｘ方向走査用信号処理回路、801、13
01；第１導電型の第１のシリコン層、1302；第１導電型
の第２のシリコン層、803；第１導電型もしくは第２導
電型の第２のシリコン層、1303；第１導電型もしくは第
２導電型の第３のシリコン層、802；シリコン酸化膜、1
304；第１のシリコン酸化膜、1305；第２のシリコン酸
化膜、805；基板厚さの小さい領域、804；基板厚さの大
きい領域、1701、1801、2005；溝、1901；金属膜もしく
はシリサイド膜からなる配線、2001；イオン打ち込みマ
スク、2002、2020、3503；イオン打ち込み、2003、350
2；不純物、2006；溝内絶縁膜、3501；第２導電型の信
号伝達拡散層、4100；拡散層301と反対導電型で高濃度
の拡散層、4101；シリコン基板内に埋め込まれた拡散
層。

───────────────────────────────────────────────────── フロントページの続き (72)発明者久▲禮▼ 得男東京都国分寺市東恋ケ窪１丁目280番地株式会社日立製作所中央研究所内

Claims

【特許請求の範囲】

【請求項１】入射光を光電変換して電気信号を作り出す
光電変換膜と、MOS（Metal-Oxide-Silicon）構造を含み
且つ該電気信号を処理する素子と、該MOS構造を含み且
つ該電気信号を処理する素子が形成されているシリコン
基板とを有する積層型固体撮像素子において、該光電変
換膜は、該シリコン基板の表面もしくは該シリコン基板
の表面と同等の平坦性を有する他の表面に直接接触して
おり、かつ、該シリコン基板の表面もしくは該シリコン
基板の表面と同等の平坦性を有する他の表面は、該光電
変換膜に電圧を印加する手段の一部を構成していること
を特徴とする積層型固体撮像素子。
【請求項２】請求項１記載の積層型固体撮像素子におい
て、前記シリコン基板の表面もしくは該シリコン基板の
表面と同等の平坦性を有する他の表面に拡散層が設けら
れ、かつ前記光電変換膜で発生した電気信号が該拡散層
を通して取り出されることを特徴とする積層型固体撮像
素子。
【請求項３】請求項１又は２記載の積層型固体撮像素子
において、前記シリコン基板内部に光電変換手段を有す
ることを特徴とする積層型固体撮像素子。
【請求項４】請求項１乃至３のいずれか一項に記載の積
層型固体撮像素子において、前記電気信号が最初に入力
される、前記MOS構造を含む素子の信号入力端に、前記
光電変換膜からの前記電気信号を蓄積するための容量を
付加したことを特徴とする積層型固体撮像素子。
【請求項５】請求項１乃至４のいずれか一項に記載の積
層型固体撮像素子において、前記光電変換膜は電気信号
を増倍する機能を有することを特徴とする積層型固体撮
像素子。
【請求項６】請求項１乃至５のいずれか一項に記載の積
層型固体撮像素子において、前記光電変換膜が直接接触
する表面（以下、第２の表面と称する）と、前記MOS構
造を含み且つ該電気信号を処理する素子が形成されてい
る表面（以下、第１の表面と称する）とが、それぞれ前
記シリコン基板の異なる主面にあり、かつ該第２の表面
から該第１の表面へ電気信号を伝える信号伝達手段を前
記シリコン基板内部に備えたことを特徴とする積層型固
体撮像素子。
【請求項７】請求項６記載の積層型固体撮像素子におい
て、前記第１および第２の表面の間に絶縁膜が存在して
いることを特徴とする積層型固体撮像素子。
【請求項８】請求項７記載の積層型固体撮像素子におい
て、前記シリコン基板は貼り合わせシリコン基板である
ことを特徴とする積層型固体撮像素子。
【請求項９】請求項６又は７記載の積層型固体撮像素子
において、前記シリコン基板は、前記第２の表面に接す
るシリコン酸化膜を有した貼り合わせシリコン基板であ
ることを特徴とする積層型固体撮像素子。
【請求項１０】請求項６乃至９のいずれか一項に記載の
積層型固体撮像素子において、前記シリコン基板に、前
記第１の表面から前記第２の表面までの間のシリコン基
板の厚さよりも厚い領域が存在することを特徴とする積
層型固体撮像素子。
【請求項１１】請求項１０記載の積層型固体撮像素子に
おいて、前記第１の表面から前記第２の表面までの間の
シリコン基板の厚さよりも厚い領域の該第１の表面に前
記電気信号の処理に必要な回路の少なくとも一部が形成
されていることを特徴とする積層型固体撮像素子。
【請求項１２】請求項６乃至１１のいずれか一項に記載
の積層型固体撮像素子において、前記第２の表面から前
記第１の表面へ電気信号を伝える信号伝達手段が、前記
シリコン基板内部に形成された溝と該溝内部に形成され
た導電体とを含み、かつ該溝が前記第２の表面にまで到
達していないことを特徴とする積層型固体撮像素子。
【請求項１３】請求項６乃至１２のいずれか一項に記載
の積層型固体撮像素子において、前記第２の表面から前
記第１の表面へ電気信号を伝える信号伝達手段が、前記
シリコン基板内部に形成された溝と該溝内部に形成され
たｐ型もしくはｎ型の導電体とを含み、かつ、該ｐ型も
しくはｎ型の導電体と、前記MOS構造を含み且つ該電気
信号を処理する素子を構成しかつ該ｐ型もしくはｎ型の
導電体に接続している拡散層とが、金属膜もしくは高融
点金属のシリサイド膜からなる配線により接続されてい
ることを特徴とする積層型固体撮像素子。
【請求項１４】請求項６乃至１３のいずれか一項に記載
の積層型固体撮像素子において、前記第２の表面から前
記第１の表面へ電気信号を伝える信号伝達手段が、前記
シリコン基板内部に形成された溝を含み、かつ、前記MO
S構造により構成されたMOSトランジスタのチャネル領域
の少なくとも一部が該溝の側壁に沿って設けられている
ことを特徴とする積層型固体撮像素子。
【請求項１５】請求項６乃至１１のいずれか一項に記載
の積層型固体撮像素子において、前記第２の表面から前
記第１の表面へ電気信号を伝える信号伝達手段が、前記
シリコン基板内部に形成された溝を含まず、かつ、前記
シリコン基板内部に形成された拡散層で構成されている
ことを特徴とする積層型固体撮像素子。
【請求項１６】請求項９記載の積層型固体撮像素子を製
造する方法において、前記第２の表面がエッチングスト
ッパーとなるようにして前記第２の表面に接する絶縁膜
をエッチングする工程を含むことを特徴とする積層型固
体撮像素子の製造方法。
【請求項１７】請求項６乃至１６のいずれか一項に記載
の積層型固体撮像素子を製造する方法において、前記シ
リコン基板の前記第２の表面に拡散層を形成するための
工程が、該シリコン基板の前記第１の表面の側からのイ
オン打ち込みを行なう工程を含むことを特徴とする積層
型固体撮像素子の製造方法。
【請求項１８】請求項１２記載の積層型固体撮像素子を
製造する方法において、前記光電変換膜で発生した電気
信号を取り出すための拡散層を形成するための工程が、
前記シリコン基板内部に設けられた溝内部に形成された
導電体から該シリコン基板へ不純物の固相拡散を行なう
工程を含むことを特徴とする積層型固体撮像素子の製造
方法。
【請求項１９】請求項１２記載の積層型固体撮像素子を
製造する方法において、前記光電変換膜で発生した電気
信号を取り出すための拡散層を形成するための工程が、
前記シリコン基板内部に設けられた溝の底面に不純物イ
オン打ち込みを行う工程を含むことを特徴とする積層型
固体撮像素子の製造方法。
【請求項２０】請求項１５記載の積層型固体撮像素子を
製造する方法において、前記第２の表面から前記第１の
表面へ電気信号を伝える信号伝達手段を構成する前記拡
散層を形成するための工程が、打ち込みエネルギーの異
なる複数回の不純物イオン打ち込みを行う工程を含むこ
とを特徴とする積層型固体撮像素子の製造方法。