JPH08306865A - ビスマス系層状強誘電体を用いたキャパシタとその製造方法 - Google Patents
ビスマス系層状強誘電体を用いたキャパシタとその製造方法Info
- Publication number
- JPH08306865A JPH08306865A JP7112837A JP11283795A JPH08306865A JP H08306865 A JPH08306865 A JP H08306865A JP 7112837 A JP7112837 A JP 7112837A JP 11283795 A JP11283795 A JP 11283795A JP H08306865 A JPH08306865 A JP H08306865A
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- bismuth
- electrodes
- ferroelectric
- pair
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
- Inorganic Compounds Of Heavy Metals (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
- Ceramic Capacitors (AREA)
Abstract
(57)【要約】
【目的】 ビスマス層状強誘電体の残留分極を有効に利
用することにより、この強誘電体を用いたキャパシタ素
子の高密度化、駆動電圧の低減をはかる。 【構成】 ｃ軸配向ビスマス系層状強誘電体を用いたキ
ャパシタにおいて、強誘電体２に第１、第２の電極から
なる一対の電極１が配置され、その一対の電極１が、強
誘電体２中の一部に基板３と平行な方向の電界を発生す
ることが可能な相対的位置関係を有することを特徴とす
るキャパシタである。ここで、１対の電極１が最大分極
方向、又は、主にその方向に電界を印加するように配置
されていることが好ましい。このようなキャパシタは、
ｃ軸配向ビスマス系層状強誘電体２を形成した後、その
膜の最大分極方向を検出し、その後、主にその方向に電
界を印加する１対の電極１を形成することを特徴とする
製造方法によって得られる。
用することにより、この強誘電体を用いたキャパシタ素
子の高密度化、駆動電圧の低減をはかる。 【構成】 ｃ軸配向ビスマス系層状強誘電体を用いたキ
ャパシタにおいて、強誘電体２に第１、第２の電極から
なる一対の電極１が配置され、その一対の電極１が、強
誘電体２中の一部に基板３と平行な方向の電界を発生す
ることが可能な相対的位置関係を有することを特徴とす
るキャパシタである。ここで、１対の電極１が最大分極
方向、又は、主にその方向に電界を印加するように配置
されていることが好ましい。このようなキャパシタは、
ｃ軸配向ビスマス系層状強誘電体２を形成した後、その
膜の最大分極方向を検出し、その後、主にその方向に電
界を印加する１対の電極１を形成することを特徴とする
製造方法によって得られる。
Description
【０００１】
【産業上の利用分野】ビスマス系層状強誘電体を用いた
キャパシタとその製造方法に関する。
キャパシタとその製造方法に関する。
【０００２】
【従来の技術】ビスマス系層状強誘電体は擬ペロブスカ
イト構造が酸化ビスマス層に挟まれた構造を持ち不揮発
メモリへの応用が期待される材料である。その強誘電性
は酸化ビスマス層に挟まれた擬ペロブスカイト部分のＢ
サイトイオンの変位を起源としているが結晶軸に対する
異方性が強く、ｃ軸方向の強誘電性に比べａ軸方向の強
誘電性が大きいことがわかっている。
イト構造が酸化ビスマス層に挟まれた構造を持ち不揮発
メモリへの応用が期待される材料である。その強誘電性
は酸化ビスマス層に挟まれた擬ペロブスカイト部分のＢ
サイトイオンの変位を起源としているが結晶軸に対する
異方性が強く、ｃ軸方向の強誘電性に比べａ軸方向の強
誘電性が大きいことがわかっている。
【０００３】従来このような材料を用いたキャパシタ構
造としては、例えば、インターナショナルパテント Ｗ
Ｏ ９３／１２５４２（Ｉｎｔｅｒｎａｔｉｏｎａｌ
Ｐａｔｅｎｔ Ｐｕｂｌｉｃａｔｉｏｎ Ｎｕｍｂｅｒ
ＷＯ ９３／１２５４２）にも示されているようなも
のがある。その基本構造は、図７に示すように絶縁性基
板３上に強誘電体薄膜２を上部電極５と、下部電極６と
を挟んで積層した構造であった。
造としては、例えば、インターナショナルパテント Ｗ
Ｏ ９３／１２５４２（Ｉｎｔｅｒｎａｔｉｏｎａｌ
Ｐａｔｅｎｔ Ｐｕｂｌｉｃａｔｉｏｎ Ｎｕｍｂｅｒ
ＷＯ ９３／１２５４２）にも示されているようなも
のがある。その基本構造は、図７に示すように絶縁性基
板３上に強誘電体薄膜２を上部電極５と、下部電極６と
を挟んで積層した構造であった。
【０００４】
【発明が解決しようとする課題】ビスマス層状強誘電体
は残留分極に結晶軸に対する異方性があり、最大残留分
極が得られるのはａ軸方向で、ｃ軸方向の残留分極は非
常に小さいことがわかっている。ところがこの材料を薄
膜化する場合、スパッタ法や蒸着法等の物理的気相成長
（ＰＶＤ）法や化学的気相成長（ＣＶＤ）法等の従来の
成長方法ではｃ軸配向膜が得られやすく、最大の分極軸
方向を基板面に垂直な方向に配向させることが難しかっ
た。このため基板面と垂直方向に電界を印加する構造で
ある従来の素子構造では有効に残留分極を利用できず、
素子の微細化、低電圧化が難しいという問題があった。
は残留分極に結晶軸に対する異方性があり、最大残留分
極が得られるのはａ軸方向で、ｃ軸方向の残留分極は非
常に小さいことがわかっている。ところがこの材料を薄
膜化する場合、スパッタ法や蒸着法等の物理的気相成長
（ＰＶＤ）法や化学的気相成長（ＣＶＤ）法等の従来の
成長方法ではｃ軸配向膜が得られやすく、最大の分極軸
方向を基板面に垂直な方向に配向させることが難しかっ
た。このため基板面と垂直方向に電界を印加する構造で
ある従来の素子構造では有効に残留分極を利用できず、
素子の微細化、低電圧化が難しいという問題があった。
【０００５】また一般的にビスマス層状強誘電体薄膜成
膜時には７００Ｃ以上の高温が必要でなおかつ酸化雰囲
気中にさらされるため、下部電極、強誘電体、上部電極
の積層構造では強誘電体成膜時には下部電極と強誘電体
の反応、下部電極の酸化による導通不良がおこり、良好
な特性の素子を作製することが困難であった。
膜時には７００Ｃ以上の高温が必要でなおかつ酸化雰囲
気中にさらされるため、下部電極、強誘電体、上部電極
の積層構造では強誘電体成膜時には下部電極と強誘電体
の反応、下部電極の酸化による導通不良がおこり、良好
な特性の素子を作製することが困難であった。
【０００６】本発明の目的は、上記従来の欠点を解消し
たキャパシタの構造及び製造方法を提供することにあ
る。
たキャパシタの構造及び製造方法を提供することにあ
る。
【０００７】
【課題を解決するための手段】本発明は、絶縁性基板上
にｃ軸配向ビスマス系層状強誘電体及び電極を有するキ
ャパシタにおいて、前記強誘電体中の少なくとも一部分
に基板面と平行な方向の電界を発生する第１、第２の電
極からなる一対の電極が、前記強誘電体に接して設けら
れていることを特徴としている。このとき、電極は、ｃ
軸配向ビスマス系層状強誘電体の最大分極方向に最大の
電界が印加される位置に設けられていることによりいっ
そうの低電圧化がはかれるために好ましい。
にｃ軸配向ビスマス系層状強誘電体及び電極を有するキ
ャパシタにおいて、前記強誘電体中の少なくとも一部分
に基板面と平行な方向の電界を発生する第１、第２の電
極からなる一対の電極が、前記強誘電体に接して設けら
れていることを特徴としている。このとき、電極は、ｃ
軸配向ビスマス系層状強誘電体の最大分極方向に最大の
電界が印加される位置に設けられていることによりいっ
そうの低電圧化がはかれるために好ましい。
【０００８】また本発明によるビスマス系層状強誘電体
キャパシタの製造方法は、基板上にｃ軸配向ビスマス系
層状強誘電体を形成し、パターニングする第１の工程
と、前記強誘電体に１対の電極を形成する第２の工程と
からなることを特徴としている。ここで、強誘電体を形
成した後、もしくはパターニングを行った後に前記強誘
電体の最大分極方向を検出すれば、検出された最大分極
方向に電界を印加しうる１対の電極をパターニングされ
た強誘電体表面に形成することもできる。
キャパシタの製造方法は、基板上にｃ軸配向ビスマス系
層状強誘電体を形成し、パターニングする第１の工程
と、前記強誘電体に１対の電極を形成する第２の工程と
からなることを特徴としている。ここで、強誘電体を形
成した後、もしくはパターニングを行った後に前記強誘
電体の最大分極方向を検出すれば、検出された最大分極
方向に電界を印加しうる１対の電極をパターニングされ
た強誘電体表面に形成することもできる。
【０００９】
【作用】図１に本発明によるキャパシタ構造を示す。一
対の電極を用いて、絶縁性基板上のｃ軸配向ビスマス層
状強誘電体に基板面と平行な電界を印加することによ
り、基板面に平行な面内に制限されているａ軸方向の残
留分極を有効に利用することができる。即ち小さい電極
面積で必要な電荷を得られるため素子の微細化を図るこ
とができる。また電極を強誘電体成膜後に作製すること
により、高温下での、強誘電体膜と電極との反応や、電
極の酸化が抑制され、素子の信頼性の向上をはかること
ができる。さらに、最大分極軸方向が基板面に平行な面
内で主に１方向にそろっている場合は、更に有効電荷密
度が高くなるので、より小さい電界でキャパシタの分極
反転が可能となりさらなる低電圧化が可能である。
対の電極を用いて、絶縁性基板上のｃ軸配向ビスマス層
状強誘電体に基板面と平行な電界を印加することによ
り、基板面に平行な面内に制限されているａ軸方向の残
留分極を有効に利用することができる。即ち小さい電極
面積で必要な電荷を得られるため素子の微細化を図るこ
とができる。また電極を強誘電体成膜後に作製すること
により、高温下での、強誘電体膜と電極との反応や、電
極の酸化が抑制され、素子の信頼性の向上をはかること
ができる。さらに、最大分極軸方向が基板面に平行な面
内で主に１方向にそろっている場合は、更に有効電荷密
度が高くなるので、より小さい電界でキャパシタの分極
反転が可能となりさらなる低電圧化が可能である。
【００１０】
（実施例１）ビスマス層状強誘電体としてストロンチウ
ム酸タンタル酸ビスマス（ＳｒＢｉ2 Ｔａ2 Ｏ9 、以下
ＳＢＴ）、絶縁性基板として表面酸化処理されたシリコ
ン基板、電極材料としてＷを用い、ＳＢＴの成膜方法と
してＲＦマグネトロンスパッタを用いた場合の実施例を
図２に示す。キャパシタ作製手順は次の通りであった。
表面酸化処理されたシリコン基板上にＲＦマグネトロン
スパッタ法で１μm 厚のＳＢＴを作製すると、基板温度
７００Ｃ以上でｃ軸に配向したＳＢＴ薄膜が形成され
た。続いてこのＳＢＴ薄膜を底面０．５μm ×５μm 、
高さ１μm の凸構造にエッチング加工した後、ＣＶＤ法
でＷを０．３μm の厚さに堆積した。その後ＳＢＴ凸構
造の１μm ×５μm の側面、それからつながる引き出し
電極を残してＷをエッチング除去した。このとき１μm
×５μm の面の２つの引き出し電極は、他の素子の同一
側面からの引き出し電極とつながっており、複数のキャ
パシタを並列に接続した構造となっている。この構造の
キャパシタで得られたヒステリシス特性を図３に示す。
比較対象として上部と下部のＰｔ電極で強誘電体を挟ん
だ従来構造の特性も同時に示した。上下に電極が積層さ
れた場合（一点鎖線）は残留分極値が１．４μＣ／cm2
と非常に小さいのに対し、基板に平行な電界を印加した
場合（実線）は１０．５μＣ／cm2 となり残留分極値の
著しい増加が見られ、素子の高密度化が図れることが示
された。
ム酸タンタル酸ビスマス（ＳｒＢｉ2 Ｔａ2 Ｏ9 、以下
ＳＢＴ）、絶縁性基板として表面酸化処理されたシリコ
ン基板、電極材料としてＷを用い、ＳＢＴの成膜方法と
してＲＦマグネトロンスパッタを用いた場合の実施例を
図２に示す。キャパシタ作製手順は次の通りであった。
表面酸化処理されたシリコン基板上にＲＦマグネトロン
スパッタ法で１μm 厚のＳＢＴを作製すると、基板温度
７００Ｃ以上でｃ軸に配向したＳＢＴ薄膜が形成され
た。続いてこのＳＢＴ薄膜を底面０．５μm ×５μm 、
高さ１μm の凸構造にエッチング加工した後、ＣＶＤ法
でＷを０．３μm の厚さに堆積した。その後ＳＢＴ凸構
造の１μm ×５μm の側面、それからつながる引き出し
電極を残してＷをエッチング除去した。このとき１μm
×５μm の面の２つの引き出し電極は、他の素子の同一
側面からの引き出し電極とつながっており、複数のキャ
パシタを並列に接続した構造となっている。この構造の
キャパシタで得られたヒステリシス特性を図３に示す。
比較対象として上部と下部のＰｔ電極で強誘電体を挟ん
だ従来構造の特性も同時に示した。上下に電極が積層さ
れた場合（一点鎖線）は残留分極値が１．４μＣ／cm2
と非常に小さいのに対し、基板に平行な電界を印加した
場合（実線）は１０．５μＣ／cm2 となり残留分極値の
著しい増加が見られ、素子の高密度化が図れることが示
された。
【００１１】（実施例２）ビスマス層状強誘電体として
ストロンチウム酸ニオブ酸ビスマス（ＳｒＢｉ2Ｎｂ2
Ｏ9 、以下ＳＢＮ）、またはチタン酸ビスマス（Ｂｉ4
Ｔｉ3 Ｏ12、以下ＢＩＴ）、絶縁性基板として表面処理
されたシリコン基板、電極材料としてＷを用い、成膜方
法としてＲＦマグネトロンスパッタを用いた場合を示
す。キャパシタ作製手順は実施例１と同様である。この
構造のキャパシタで得られた強誘電特性を表１に示す。
残留分極の絶対値は小さいがＳＢＴ膜の場合と同様に基
板に平行な電界を印加した場合は残留分極値の増加が見
られ、素子の高密度化が図れることが示された。
ストロンチウム酸ニオブ酸ビスマス（ＳｒＢｉ2Ｎｂ2
Ｏ9 、以下ＳＢＮ）、またはチタン酸ビスマス（Ｂｉ4
Ｔｉ3 Ｏ12、以下ＢＩＴ）、絶縁性基板として表面処理
されたシリコン基板、電極材料としてＷを用い、成膜方
法としてＲＦマグネトロンスパッタを用いた場合を示
す。キャパシタ作製手順は実施例１と同様である。この
構造のキャパシタで得られた強誘電特性を表１に示す。
残留分極の絶対値は小さいがＳＢＴ膜の場合と同様に基
板に平行な電界を印加した場合は残留分極値の増加が見
られ、素子の高密度化が図れることが示された。
【００１２】
【表１】
【００１３】（実施例３）絶縁体基板としてＭｇＯ単結
晶（１００）面を用いて実施例１と同様の方法でＳＢＴ
を成膜し、実施例１と同様なキャパシタ構造を形成し
た。この場合ＳＢＴ薄膜はＭｇＯ基板に対してエピタキ
シャル成長するため基板に平行な面内でも分極方向がそ
ろっていた。電界を印加する方向を決定するため、ＳＢ
Ｔ膜表面上に図４の様なドット状の電極群を作製し、電
極Ａと電極ＢからＦの間でそれぞれ２端子法により残留
分極を測定した。測定結果の一例を図５に示す。この場
合では電極Ａと電極Ｄの間での分極値がもっとも大きく
この方向が最大分極軸方向であることがわかった。この
結果に従い、電極Ａ−Ｄ方向と平行に電圧が印加される
ように電極を形成した。この構造のキャパシタで得られ
た分極のヒステリシス特性を図６に示す。比較対象とし
てＰｔ電極が上部と下部に形成された同一試料の特性を
示す。上下に電極が積層された場合（一点鎖線）はほと
んどヒステリシス特性を示さないのに対し、基板に平行
な電界を印加した場合（実線）は１３．７μＣ／cm2 と
なり残留分極値の著しい増加が見られた。実施例１の基
板に平行な電界を印加した場合に比べても残留分極値で
３０％増加し、抗電界で２２％減少しており、素子の高
密度化、低電圧化が図れることが示された。
晶（１００）面を用いて実施例１と同様の方法でＳＢＴ
を成膜し、実施例１と同様なキャパシタ構造を形成し
た。この場合ＳＢＴ薄膜はＭｇＯ基板に対してエピタキ
シャル成長するため基板に平行な面内でも分極方向がそ
ろっていた。電界を印加する方向を決定するため、ＳＢ
Ｔ膜表面上に図４の様なドット状の電極群を作製し、電
極Ａと電極ＢからＦの間でそれぞれ２端子法により残留
分極を測定した。測定結果の一例を図５に示す。この場
合では電極Ａと電極Ｄの間での分極値がもっとも大きく
この方向が最大分極軸方向であることがわかった。この
結果に従い、電極Ａ−Ｄ方向と平行に電圧が印加される
ように電極を形成した。この構造のキャパシタで得られ
た分極のヒステリシス特性を図６に示す。比較対象とし
てＰｔ電極が上部と下部に形成された同一試料の特性を
示す。上下に電極が積層された場合（一点鎖線）はほと
んどヒステリシス特性を示さないのに対し、基板に平行
な電界を印加した場合（実線）は１３．７μＣ／cm2 と
なり残留分極値の著しい増加が見られた。実施例１の基
板に平行な電界を印加した場合に比べても残留分極値で
３０％増加し、抗電界で２２％減少しており、素子の高
密度化、低電圧化が図れることが示された。
【００１４】なお、以上の実施例で用いた材料は２、３
の例であり、本発明は、以上の実施例で述べた材料に限
定されず、ｃ軸配向強誘電体で、最大分極方向がｃ軸に
一致しない全ての材料に適用することが可能である。
の例であり、本発明は、以上の実施例で述べた材料に限
定されず、ｃ軸配向強誘電体で、最大分極方向がｃ軸に
一致しない全ての材料に適用することが可能である。
【００１５】
【発明の効果】本発明による素子構造を用いることによ
りビスマス層状強誘電体の残留分極の有効な利用が達成
でき、結果的に素子の高密度化、駆動電圧の低減が可能
である。さらに下部電極の導通不良が減少し高信頼化が
実現できる。
りビスマス層状強誘電体の残留分極の有効な利用が達成
でき、結果的に素子の高密度化、駆動電圧の低減が可能
である。さらに下部電極の導通不良が減少し高信頼化が
実現できる。
【図１】本発明によるキャパシタ構造を示す図である。
【図２】作製したキャパシタ素子構造を示す図である。
【図３】作製したキャパシタ素子のヒステリシス特性を
示す図である。
示す図である。
【図４】電界印加方向を決定するためのドット状電極群
を示す図である。
を示す図である。
【図５】ドット状電極間の残留分極値を示す図である。
【図６】絶縁性基板として単結晶基板を用いた場合のキ
ャパシタ素子のヒステリシス特性を示す図である。
ャパシタ素子のヒステリシス特性を示す図である。
【図７】従来法の薄膜キャパシタ構造を示す図である。
１ 電極 ２ ビスマス層状強誘電体 ３ 絶縁性基板 ４ 引き出し電極 ５ 上部電極 ６ 下部電極 ７ ドット状電極
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｃ３０Ｂ 29/30 Ｈ０１Ｇ 4/12 ３９１ Ｈ０１Ｇ 4/12 ３９１ 7/06 7/06 9276−4Ｍ Ｈ０１Ｌ 27/10 ６５１ Ｈ０１Ｌ 27/108 21/8242
Claims (4)
- 【請求項１】絶縁性基板上にｃ軸配向ビスマス系層状強
誘電体及び電極を有するキャパシタにおいて、前記強誘
電体中の少なくとも一部分に基板面と平行な方向の電界
を発生する第１、第２の電極からなる一対の電極が、前
記強誘電体に接して設けられていることを特徴とするビ
スマス層状強誘電体を用いたキャパシタ。 - 【請求項２】一対の電極が、ｃ軸配向ビスマス系層状強
誘電体の最大分極方向に最大の電界が印加される位置に
設けられていることを特徴とする請求項１記載のビスマ
ス系層状強誘電体を用いたキャパシタ。 - 【請求項３】基板上にｃ軸配向ビスマス系層状強誘電体
を形成し、パターニングする第１の工程と、前記強誘電
体に１対の電極を形成する第２の工程とからなることを
特徴とするビスマス系層状強誘電体を用いたキャパシタ
の製造方法。 - 【請求項４】強誘電体を形成した後、もしくはパターニ
ングを行った後に前記強誘電体の最大分極方向を検出
し、検出された最大分極方向に電界を印加しうる１対の
電極をパターニングされた強誘電体表面に形成すること
を特徴とする請求項３記載のビスマス系層状強誘電体を
用いたキャパシタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7112837A JP2692646B2 (ja) | 1995-05-11 | 1995-05-11 | ビスマス系層状強誘電体を用いたキャパシタとその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7112837A JP2692646B2 (ja) | 1995-05-11 | 1995-05-11 | ビスマス系層状強誘電体を用いたキャパシタとその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08306865A true JPH08306865A (ja) | 1996-11-22 |
| JP2692646B2 JP2692646B2 (ja) | 1997-12-17 |
Family
ID=14596780
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7112837A Expired - Fee Related JP2692646B2 (ja) | 1995-05-11 | 1995-05-11 | ビスマス系層状強誘電体を用いたキャパシタとその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2692646B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004044934A1 (ja) * | 2002-11-12 | 2004-05-27 | Tdk Corporation | 電源ノイズ低減用薄膜コンデンサ |
| WO2004044935A1 (ja) * | 2002-11-12 | 2004-05-27 | Tdk Corporation | コンデンサ複合回路素子およびｉｃカード積層コンデンサ |
| WO2004061881A1 (ja) * | 2002-12-27 | 2004-07-22 | Tdk Corporation | 薄膜コンデンサおよびその製造方法 |
| US7413913B2 (en) * | 2004-03-25 | 2008-08-19 | Fujitsu Limited | Semiconductor device and method of manufacturing the same |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08249876A (ja) * | 1995-03-14 | 1996-09-27 | Olympus Optical Co Ltd | 強誘電体デバイス |
-
1995
- 1995-05-11 JP JP7112837A patent/JP2692646B2/ja not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08249876A (ja) * | 1995-03-14 | 1996-09-27 | Olympus Optical Co Ltd | 強誘電体デバイス |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004044934A1 (ja) * | 2002-11-12 | 2004-05-27 | Tdk Corporation | 電源ノイズ低減用薄膜コンデンサ |
| WO2004044935A1 (ja) * | 2002-11-12 | 2004-05-27 | Tdk Corporation | コンデンサ複合回路素子およびｉｃカード積層コンデンサ |
| WO2004061881A1 (ja) * | 2002-12-27 | 2004-07-22 | Tdk Corporation | 薄膜コンデンサおよびその製造方法 |
| US7413913B2 (en) * | 2004-03-25 | 2008-08-19 | Fujitsu Limited | Semiconductor device and method of manufacturing the same |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2692646B2 (ja) | 1997-12-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5998819A (en) | Thin ferroelectric film element having a multi-layered thin ferroelectric film and method for manufacturing the same | |
| JPH11502376A (ja) | シリコン上に集積された強誘電体キャパシタのための障壁層 | |
| US6410344B1 (en) | Ferroelectric random access memory device and method for the manufacture thereof | |
| JPH1126706A (ja) | 強誘電体キャパシタおよびその製造方法並びにそれを用いたメモリセル | |
| JPH10270654A (ja) | 半導体記憶装置 | |
| JP2004165351A (ja) | 半導体装置の製造方法 | |
| JPH08274270A (ja) | 電子部品 | |
| JP2692646B2 (ja) | ビスマス系層状強誘電体を用いたキャパシタとその製造方法 | |
| US7183601B2 (en) | Semiconductor device and method for manufacturing thereof | |
| JP3159561B2 (ja) | 結晶性薄膜用電極 | |
| JP2001122698A (ja) | 酸化物電極薄膜 | |
| US6855973B2 (en) | Semiconductor memory device including a capacitor an upper electrode of which being resistant of exfoliation | |
| JPH1056140A (ja) | 強誘電体メモリ素子及びその製造方法 | |
| JPH11261028A (ja) | 薄膜キャパシタ | |
| JP4433200B2 (ja) | 強誘電体キャパシタおよび半導体装置 | |
| JP3210007B2 (ja) | 半導体装置 | |
| JP3138128B2 (ja) | 誘電体薄膜構造物 | |
| JP3130410B2 (ja) | 強誘電体メモリ素子 | |
| US20010023951A1 (en) | Method of manufacturing a ferroelectric capacitor | |
| RU210435U1 (ru) | САМОСОВМЕЩЕННЫЙ СЕГНЕТОЭЛЕКТРИЧЕСКИЙ КОНДЕНСАТОР С ЭЛЕКТРОДАМИ ИЗ LaNiO3 | |
| JPH10269842A (ja) | 導電性酸化物薄膜、薄膜キャパシタおよび磁気抵抗効果素子 | |
| JP3476845B2 (ja) | 誘電体素子及び半導体記憶装置 | |
| US20040105213A1 (en) | Ferroelectric capacitor and process for its manufacture | |
| JPH0982906A (ja) | 強誘電体薄膜素子 | |
| JP2000228494A (ja) | キャパシタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19970805 |
|
| LAPS | Cancellation because of no payment of annual fees |