JPH08305584A - 割り込み制御方式 - Google Patents
割り込み制御方式Info
- Publication number
- JPH08305584A JPH08305584A JP13482495A JP13482495A JPH08305584A JP H08305584 A JPH08305584 A JP H08305584A JP 13482495 A JP13482495 A JP 13482495A JP 13482495 A JP13482495 A JP 13482495A JP H08305584 A JPH08305584 A JP H08305584A
- Authority
- JP
- Japan
- Prior art keywords
- interrupt
- data
- circuit
- cpu
- protocol
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】 複数の割り込み信号を発生する情報処理シス
テムにおいて、割り込み処理のためのステ−タスレジス
タ等の余分な装置を必要とすることなく、割り込み要求
要因を認識することができる、汎用性に富んだ割り込み
制御方式を提供する。 【構成】 複数の機能ブロックから割り込み信号が発生
するように構成された情報処理システムにおいて、上記
複数の割り込み信号を伝達する共通割り込み信号線と、
割り込みの状態を監視する制御回路と、現在の割り込み
状態を報知する手段と、前記複数の割り込み信号を上記
共通の割り込み信号線でワイヤ−ドOR接続する手段と
を備え、所定のプロトコルに従って割り込みを制御す
る。
テムにおいて、割り込み処理のためのステ−タスレジス
タ等の余分な装置を必要とすることなく、割り込み要求
要因を認識することができる、汎用性に富んだ割り込み
制御方式を提供する。 【構成】 複数の機能ブロックから割り込み信号が発生
するように構成された情報処理システムにおいて、上記
複数の割り込み信号を伝達する共通割り込み信号線と、
割り込みの状態を監視する制御回路と、現在の割り込み
状態を報知する手段と、前記複数の割り込み信号を上記
共通の割り込み信号線でワイヤ−ドOR接続する手段と
を備え、所定のプロトコルに従って割り込みを制御す
る。
Description
【0001】
【産業上の利用分野】本発明は、割り込み制御方式に関
し、詳しくは複数の機能ブロックまたは複数のシステム
から割り込み制御信号が発生する情報処理システムにお
いて、割り込み制御効率を高め、システム構成に際して
汎用性を高めた、割り込み制御方式に関する。
し、詳しくは複数の機能ブロックまたは複数のシステム
から割り込み制御信号が発生する情報処理システムにお
いて、割り込み制御効率を高め、システム構成に際して
汎用性を高めた、割り込み制御方式に関する。
【0002】
【従来の技術】近年、半導体技術等の進歩により、安価
で大容量の半導体メモリや高速処理可能なプロセッサな
どが提供されるようになり、それに伴って多数の機能ブ
ロックや複数のシステムを統合した情報処理装置が提供
されるようになった。これらの情報処理装置において
は、メインCPUに対し、各機能ブロックやシステムか
ら頻繁に割り込み要求がなされ、複雑な処理が行われ
る。従来の割り込み制御方式では、割り込み発生要求元
(割り込み要因)から割り込み制御回路へそれぞれ独立
に制御線を備えており、その制御線を割り込みレベルに
応じた制御回路の入力端子に接続した上で、各々の割り
込み要求元からの割り込み信号をレベルに応じてCPU
に供給する方式を採用していた。
で大容量の半導体メモリや高速処理可能なプロセッサな
どが提供されるようになり、それに伴って多数の機能ブ
ロックや複数のシステムを統合した情報処理装置が提供
されるようになった。これらの情報処理装置において
は、メインCPUに対し、各機能ブロックやシステムか
ら頻繁に割り込み要求がなされ、複雑な処理が行われ
る。従来の割り込み制御方式では、割り込み発生要求元
(割り込み要因)から割り込み制御回路へそれぞれ独立
に制御線を備えており、その制御線を割り込みレベルに
応じた制御回路の入力端子に接続した上で、各々の割り
込み要求元からの割り込み信号をレベルに応じてCPU
に供給する方式を採用していた。
【0003】しかしながら、上記ような従来の割り込み
制御方式においては、複数頁の指定領域内のデータを合
成する場合は、直接合成することができず、原稿の切り
貼り等の処理を行う必要があったので操作が極めて面倒
であった。また、システムの構築時に各々の割り込み発
生元と制御回路を接続する回路を決定しておく必要があ
ったため、容易にシステム変更を行うことが不可能であ
った。さらに、同一レベルの割り込み信号線に複数の割
り込み要因をワイヤ−ドORで接続する場合、割り込み
要求元の識別が不可能であることから、別途、割り込み
用のステ−タスレジスタ等を設ける必要があった。
制御方式においては、複数頁の指定領域内のデータを合
成する場合は、直接合成することができず、原稿の切り
貼り等の処理を行う必要があったので操作が極めて面倒
であった。また、システムの構築時に各々の割り込み発
生元と制御回路を接続する回路を決定しておく必要があ
ったため、容易にシステム変更を行うことが不可能であ
った。さらに、同一レベルの割り込み信号線に複数の割
り込み要因をワイヤ−ドORで接続する場合、割り込み
要求元の識別が不可能であることから、別途、割り込み
用のステ−タスレジスタ等を設ける必要があった。
【0004】
【発明の目的】本発明は、上記のような従来の割り込み
制御方式における問題を解決するためのもので、複数の
割り込み信号が発生するシステムにおいて、割り込みの
ステ−タスレジスタ等の余分な装置を必要とすることな
く、割り込み要求元を認識することができる汎用性に富
んだ割り込み制御方式を提供することを目的としてい
る。
制御方式における問題を解決するためのもので、複数の
割り込み信号が発生するシステムにおいて、割り込みの
ステ−タスレジスタ等の余分な装置を必要とすることな
く、割り込み要求元を認識することができる汎用性に富
んだ割り込み制御方式を提供することを目的としてい
る。
【0005】
【発明の構成】上記目的を達成するために、本発明にお
いては第1の手段として、複数の機能ブロックから割り
込み信号が発生するように構成された情報処理システム
において、上記複数の割り込み信号を伝達する共通割り
込み信号線と、割り込みの状態を監視する制御回路と、
現在の割り込み状態を報知する手段と、前記複数の割り
込み信号を上記共通の割り込み信号線でワイヤ−ドOR
接続する手段とを備え、所定のプロトコルに従って割り
込みを通知するように制御する。また、本発明の第2の
手段では、上記割り込み制御方式において、上記プロト
コルを複数用意しておき、割り込みレベルに対応して所
要のプロトコルを選択して使用したことを特徴とする。
更に、第3の手段においては、上記割り込み制御方式に
おいて、上記複数の機能ブロックからの割り込み信号の
プロトコルを各機能ブロック毎に割り振った順番に従っ
て使用することを特徴とする。
いては第1の手段として、複数の機能ブロックから割り
込み信号が発生するように構成された情報処理システム
において、上記複数の割り込み信号を伝達する共通割り
込み信号線と、割り込みの状態を監視する制御回路と、
現在の割り込み状態を報知する手段と、前記複数の割り
込み信号を上記共通の割り込み信号線でワイヤ−ドOR
接続する手段とを備え、所定のプロトコルに従って割り
込みを通知するように制御する。また、本発明の第2の
手段では、上記割り込み制御方式において、上記プロト
コルを複数用意しておき、割り込みレベルに対応して所
要のプロトコルを選択して使用したことを特徴とする。
更に、第3の手段においては、上記割り込み制御方式に
おいて、上記複数の機能ブロックからの割り込み信号の
プロトコルを各機能ブロック毎に割り振った順番に従っ
て使用することを特徴とする。
【0006】
【作用】本発明は上記のように、複数の機能ブロックか
ら割り込み信号が発生するように構成された情報処理シ
ステムにおいて、上記複数の割り込み信号を伝達する共
通割り込み信号線と、割り込みの状態を監視する制御回
路と、現在の割り込み状態を報知する手段と、前記複数
の割り込み信号を上記共通の割り込み信号線でワイヤ−
ドOR接続する手段とを備え、所定のプロトコルに従っ
て割り込みを通知するように制御したので、要求元から
シリアルに割り込み要求がなされた場合、システム側で
その要求をシリアル/パラレル変換した後、割り込み要
求元の変換データを一旦保持し、CPUに割り込み発生
を報知するすと共に、CPUからの変換データリ−ドに
対して保持データを返すことにより、CPUはどの機能
ブロックまたはシステムからの割り込み要求であるかを
識別することができる。
ら割り込み信号が発生するように構成された情報処理シ
ステムにおいて、上記複数の割り込み信号を伝達する共
通割り込み信号線と、割り込みの状態を監視する制御回
路と、現在の割り込み状態を報知する手段と、前記複数
の割り込み信号を上記共通の割り込み信号線でワイヤ−
ドOR接続する手段とを備え、所定のプロトコルに従っ
て割り込みを通知するように制御したので、要求元から
シリアルに割り込み要求がなされた場合、システム側で
その要求をシリアル/パラレル変換した後、割り込み要
求元の変換データを一旦保持し、CPUに割り込み発生
を報知するすと共に、CPUからの変換データリ−ドに
対して保持データを返すことにより、CPUはどの機能
ブロックまたはシステムからの割り込み要求であるかを
識別することができる。
【0007】また、本発明の第2の手段では、上記割り
込み制御方式において、上記プロトコルを複数用意して
おき、割り込みレベルに対応して所要のプロトコルを選
択して使用するので、例えば、割り込み要求側に、ディ
ップスイッチ等を備えることによってユーザが任意に割
り込みレベルを操作することが可能となる。
込み制御方式において、上記プロトコルを複数用意して
おき、割り込みレベルに対応して所要のプロトコルを選
択して使用するので、例えば、割り込み要求側に、ディ
ップスイッチ等を備えることによってユーザが任意に割
り込みレベルを操作することが可能となる。
【0008】更に、第3の手段においては、上記割り込
み制御方式において、上記複数の機能ブロックからの割
り込み信号のプロトコルを各機能ブロック毎に割り振っ
た順番に従って使用するので、極めて多くの割り込み要
因を管理可能になると共に、システム側の登録番号を追
加することによって、簡単に割り込み要因の追加が可能
となる。
み制御方式において、上記複数の機能ブロックからの割
り込み信号のプロトコルを各機能ブロック毎に割り振っ
た順番に従って使用するので、極めて多くの割り込み要
因を管理可能になると共に、システム側の登録番号を追
加することによって、簡単に割り込み要因の追加が可能
となる。
【0009】
【実施例】以下、図面に示した実施例に基づいて本発明
を詳細に説明する。図1は本発明による割り込み制御方
式を使用した画像処理装置の一実施例を示すブロック図
である。図1に示す画像処理装置は、ホストコンピュー
タから画像データを受け取るインタ−フェ−スI/F部
1と、このI/F部1とシステムバス2によって接続さ
れ、受け取ったデータや信号の処理や他のシステム制御
を行うSCU3と、このSCU3とイメ−ジバス4にて
接続され、画像データ処理を行うIPU5と、プリンタ
部の制御を行うGAVD6と、半導体レ−ザ7の制御を
行うLD制御板8と、表示部の制御を行うLCDC制御
板9と、プリンタ部10と、ユ−ザが種々の指示を入力
する操作部11とを備え、上記LCDC制御板9、プリ
ンタ部10、操作部11は上記システムバス2によって
SCU3に接続されている。
を詳細に説明する。図1は本発明による割り込み制御方
式を使用した画像処理装置の一実施例を示すブロック図
である。図1に示す画像処理装置は、ホストコンピュー
タから画像データを受け取るインタ−フェ−スI/F部
1と、このI/F部1とシステムバス2によって接続さ
れ、受け取ったデータや信号の処理や他のシステム制御
を行うSCU3と、このSCU3とイメ−ジバス4にて
接続され、画像データ処理を行うIPU5と、プリンタ
部の制御を行うGAVD6と、半導体レ−ザ7の制御を
行うLD制御板8と、表示部の制御を行うLCDC制御
板9と、プリンタ部10と、ユ−ザが種々の指示を入力
する操作部11とを備え、上記LCDC制御板9、プリ
ンタ部10、操作部11は上記システムバス2によって
SCU3に接続されている。
【0010】図2は上記システムのSCU3の内部構成
例を示すブロック構成図である。この例に示すSCU
は、ホストコンピュ−タから画像データを受け取るパラ
レルI/F部21と、シリアルI/F部22と、ロ−カ
ルネットワ−クI/F部23と、読み取ったデータを一
時的に格納しておくDRAM24と、格納したデータを
画像データとして表示部に送信するためのMPU25
と、システム全体の制御を行うCPU26と、CPUを
動作させるためのプログラムを格納しておくROM27
と、システムの設定を登録する場合のデータを格納して
おくSRAM28と、割り込み制御回路29と、プリン
タエンジンI/F部30と、入出力デ−タを一時的に格
納しておくバッファ31と、外部記憶装置用SCSIコ
ントロ−ラ32及びそれに接続されたSCSII/F部
33と、システムを動作させるために必要なデ−タを格
納しておく第2のROM34とを備えており、これらは
第1の内部システムバス35と第2の内部システムバス
36及び両バスを連絡するバスI/F部37とによって
接続されている。
例を示すブロック構成図である。この例に示すSCU
は、ホストコンピュ−タから画像データを受け取るパラ
レルI/F部21と、シリアルI/F部22と、ロ−カ
ルネットワ−クI/F部23と、読み取ったデータを一
時的に格納しておくDRAM24と、格納したデータを
画像データとして表示部に送信するためのMPU25
と、システム全体の制御を行うCPU26と、CPUを
動作させるためのプログラムを格納しておくROM27
と、システムの設定を登録する場合のデータを格納して
おくSRAM28と、割り込み制御回路29と、プリン
タエンジンI/F部30と、入出力デ−タを一時的に格
納しておくバッファ31と、外部記憶装置用SCSIコ
ントロ−ラ32及びそれに接続されたSCSII/F部
33と、システムを動作させるために必要なデ−タを格
納しておく第2のROM34とを備えており、これらは
第1の内部システムバス35と第2の内部システムバス
36及び両バスを連絡するバスI/F部37とによって
接続されている。
【0011】図3は上記本発明の一実施例の動作を説明
するためのフロ−チャ−トであり、この図と共に、上記
図1及び図2を参照しつつ制御例を説明する。まず、電
源を投入すると(ST1)システムの初期化を行う(S
T2)。つぎに操作部からデ−タ受信モ−ドへの切り替
え指示があるか否かを判断し(ST3)、指示がない場
合は通常のデ−タ処理を行う(ST4)。一方、指示が
あった場合はデータ受信を行うが、以下パラレルI/F
としてセントロニクスI/Fを採用した場合を説明する
と、8ビットの受信デ−タDATA1〜8、ストロ−ブ
信号/STB、アクノリッジ信号/ACK、ビジ−信号
BUSY、用紙切れ信号PE、受信可能信号/SEL、
初期化信号/PRIME、エラ−状態信号/FAUL
T、等に代表される信号線をホストコンピュ−タに接続
し、ホストからのデ−タを受信する。
するためのフロ−チャ−トであり、この図と共に、上記
図1及び図2を参照しつつ制御例を説明する。まず、電
源を投入すると(ST1)システムの初期化を行う(S
T2)。つぎに操作部からデ−タ受信モ−ドへの切り替
え指示があるか否かを判断し(ST3)、指示がない場
合は通常のデ−タ処理を行う(ST4)。一方、指示が
あった場合はデータ受信を行うが、以下パラレルI/F
としてセントロニクスI/Fを採用した場合を説明する
と、8ビットの受信デ−タDATA1〜8、ストロ−ブ
信号/STB、アクノリッジ信号/ACK、ビジ−信号
BUSY、用紙切れ信号PE、受信可能信号/SEL、
初期化信号/PRIME、エラ−状態信号/FAUL
T、等に代表される信号線をホストコンピュ−タに接続
し、ホストからのデ−タを受信する。
【0012】このうち代表的な信号について説明する
と、定常状態ではシステムは受信可能状態を示すBUS
Y信号にLOWレベルを出力する(ST5)。この状態
においてホストからデータがDATA1〜8を介して伝
送されてくると、ホストコンピュ−タは同期を確立する
ためにストロ−ブ信号/STBを一瞬間LOWレベルに
変化させ、システム側ではこの/STB信号をトリガと
して内部データを保持し(ST7)、BUSY信号をH
IGHレベルにする(ST8)。この/STB信号を割
り込み要因として使用した場合、/STB信号を割り込
み制御回路に入力し、サンプリング処理を施した割り込
み信号をCPUに供給する。
と、定常状態ではシステムは受信可能状態を示すBUS
Y信号にLOWレベルを出力する(ST5)。この状態
においてホストからデータがDATA1〜8を介して伝
送されてくると、ホストコンピュ−タは同期を確立する
ためにストロ−ブ信号/STBを一瞬間LOWレベルに
変化させ、システム側ではこの/STB信号をトリガと
して内部データを保持し(ST7)、BUSY信号をH
IGHレベルにする(ST8)。この/STB信号を割
り込み要因として使用した場合、/STB信号を割り込
み制御回路に入力し、サンプリング処理を施した割り込
み信号をCPUに供給する。
【0013】CPUは供給された割り込み信号に応じて
所定の割り込み処理を開始する(ST9)。割り込み処
理が終了するとアクノリッジ信号/ACKを一瞬間LO
Wレベルにすることによって割り込み処理の終了を通知
した後(ST10)、BUSY信号をLOWレベルに
し、次のデータを受信可能にする(ST11)。CPU
は受信したデ−タをDRAM24に順次格納しデータの
終了を確認した後、デ−タの回転や変倍等の処理を行
い、IPU5にデータを転送する。転送はIPU5から
の同期信号をトリガとしてSCU3からLSYNC、L
GATE、FGATE等の同期信号と共にVCLKに同
期したVDATAをIPU5に転送する。
所定の割り込み処理を開始する(ST9)。割り込み処
理が終了するとアクノリッジ信号/ACKを一瞬間LO
Wレベルにすることによって割り込み処理の終了を通知
した後(ST10)、BUSY信号をLOWレベルに
し、次のデータを受信可能にする(ST11)。CPU
は受信したデ−タをDRAM24に順次格納しデータの
終了を確認した後、デ−タの回転や変倍等の処理を行
い、IPU5にデータを転送する。転送はIPU5から
の同期信号をトリガとしてSCU3からLSYNC、L
GATE、FGATE等の同期信号と共にVCLKに同
期したVDATAをIPU5に転送する。
【0014】図4はSCU3内部における割り込み制御
回路を説明するための要部構成図である。この例に示す
割り込み制御回路は、シリアル/パラレル変換回路41
と、割り込み通知信号発生回路42と、デ−タ保持回路
43と、プロトコル解読回路44と、割り込み処理通知
信号発生回路45とを備えており、外部から供給される
シリアルの割り込み信号はシリアル/パラレル変換回路
41によってパラレル信号に変換される。割り込みが発
生すると、シリアルデータを受信すると共に、割り込み
処理通知信号発生回路45から割り込み要求元に対して
割り込み処理中であることを通知し、デ−タ終了までの
間、他の割り込みを禁止する。
回路を説明するための要部構成図である。この例に示す
割り込み制御回路は、シリアル/パラレル変換回路41
と、割り込み通知信号発生回路42と、デ−タ保持回路
43と、プロトコル解読回路44と、割り込み処理通知
信号発生回路45とを備えており、外部から供給される
シリアルの割り込み信号はシリアル/パラレル変換回路
41によってパラレル信号に変換される。割り込みが発
生すると、シリアルデータを受信すると共に、割り込み
処理通知信号発生回路45から割り込み要求元に対して
割り込み処理中であることを通知し、デ−タ終了までの
間、他の割り込みを禁止する。
【0015】CPU26に対しては割り込み通知信号発
生回路42が割り込みを通知し、CPU26からの内部
データの読み出しを待つ。データ保持回路43で保持さ
れているデ−タをCPU26が読み出し、どの要因から
の割り込み要求であるかを確認すると、CPU26の割
り込み処理終了後、CPU26からの割り込み解除のア
クセスを待つ。CPUが割り込みを終了し、割り込み解
除のアクセスをした時点で割り込み制御回路の初期化を
実行し、次の割り込み要求に備える。
生回路42が割り込みを通知し、CPU26からの内部
データの読み出しを待つ。データ保持回路43で保持さ
れているデ−タをCPU26が読み出し、どの要因から
の割り込み要求であるかを確認すると、CPU26の割
り込み処理終了後、CPU26からの割り込み解除のア
クセスを待つ。CPUが割り込みを終了し、割り込み解
除のアクセスをした時点で割り込み制御回路の初期化を
実行し、次の割り込み要求に備える。
【0016】図5は本発明の割り込み制御方式を採用し
たシステムの具体的な一実施例を示す構成概要図であ
り、図6はその制御例を説明するための信号波形図、更
に、図7は上記信号のうちINT (割り込み信号)の拡大
図である。この例に示す実施例では、図2に示した、ホ
ストコンピュ−タから画像デ−タを受け取るパラレルI
/F部21と、シリアルI/F部22が割り込み要因と
して接続されている場合について説明する。
たシステムの具体的な一実施例を示す構成概要図であ
り、図6はその制御例を説明するための信号波形図、更
に、図7は上記信号のうちINT (割り込み信号)の拡大
図である。この例に示す実施例では、図2に示した、ホ
ストコンピュ−タから画像デ−タを受け取るパラレルI
/F部21と、シリアルI/F部22が割り込み要因と
して接続されている場合について説明する。
【0017】プロトコルの例としてパラレルI/F部2
1からの割り込みを0001、シリアルI/F部22か
らの割り込みを0010とし、 RS232Cに準拠し
た場合を説明する。今、パラレルI/F部21からの割
り込みが発生した場合を想定すると、まず、スタ−トビ
ットの受信を認識した時点で割り込み処理通知信号発生
回路45から各割り込み要因に対して割り込み禁止をレ
ベルで通知する。通知された全ての割り込み要因のう
ち、現在割り込み要因の発生を制御回路に対して通知し
ている要因(この例ではパラレルI/F部21)以外は
それ以後の割り込みが禁止される。
1からの割り込みを0001、シリアルI/F部22か
らの割り込みを0010とし、 RS232Cに準拠し
た場合を説明する。今、パラレルI/F部21からの割
り込みが発生した場合を想定すると、まず、スタ−トビ
ットの受信を認識した時点で割り込み処理通知信号発生
回路45から各割り込み要因に対して割り込み禁止をレ
ベルで通知する。通知された全ての割り込み要因のう
ち、現在割り込み要因の発生を制御回路に対して通知し
ている要因(この例ではパラレルI/F部21)以外は
それ以後の割り込みが禁止される。
【0018】その間、パラレルI/F部21から000
1の割り込み要求信号が送信され、制御回路側ではプロ
トコル解読回路44を通じてシリアル/パラレル変換回
路41に供給され、ここでパラレルデ−タに変換され
る。割り込み制御回路29の内部のデ−タ保持回路43
ではデ−タが保持され、どの割り込み要因からの割り込
みであるかを認識可能としておく。CPU26へはプロ
トコル解読回路44で、受信エラ−やプロトコルエラ−
がないことを確認すると、割り込みを通知する。
1の割り込み要求信号が送信され、制御回路側ではプロ
トコル解読回路44を通じてシリアル/パラレル変換回
路41に供給され、ここでパラレルデ−タに変換され
る。割り込み制御回路29の内部のデ−タ保持回路43
ではデ−タが保持され、どの割り込み要因からの割り込
みであるかを認識可能としておく。CPU26へはプロ
トコル解読回路44で、受信エラ−やプロトコルエラ−
がないことを確認すると、割り込みを通知する。
【0019】CPU26は通知を受けると割り込み処理
を開始し、その処理中は制御回路に対し割り込み要因の
特定あるいは割り込みレベルの特定をするために内部に
保持したデータを読み出し、そのデータに応じた処理内
容を実行する。このように制御することによって、共通
の割り込み信号線による複数の割り込み要因からの割り
込みを認識することを可能としている。
を開始し、その処理中は制御回路に対し割り込み要因の
特定あるいは割り込みレベルの特定をするために内部に
保持したデータを読み出し、そのデータに応じた処理内
容を実行する。このように制御することによって、共通
の割り込み信号線による複数の割り込み要因からの割り
込みを認識することを可能としている。
【0020】図8、図9は本発明による他の実施例を示
すシステム概要構成図および割り込み要因レベル対応図
であり、この例に示す方式は、複数の割り込み要因、例
えばセントロニクスI/F、RS232CI/Fや、そ
の他のネットワ−ク等の割り込み要因に対し、それぞれ
信号のプロトコルを割り込みレベルで発生させたもので
ある。この方法によれば、割り込み要因側に例えばディ
ップスイッチを設けることによって、ユ−ザが任意に割
り込みレベルを操作可能となる。
すシステム概要構成図および割り込み要因レベル対応図
であり、この例に示す方式は、複数の割り込み要因、例
えばセントロニクスI/F、RS232CI/Fや、そ
の他のネットワ−ク等の割り込み要因に対し、それぞれ
信号のプロトコルを割り込みレベルで発生させたもので
ある。この方法によれば、割り込み要因側に例えばディ
ップスイッチを設けることによって、ユ−ザが任意に割
り込みレベルを操作可能となる。
【0021】図10、図11は更に、本発明の他の実施
例を示すシステム構成概要図および割り込み要因のレベ
ル対応図であり、この例では割り込み要因からの割り込
み信号のプロトコルを連番等で通知する。この方式によ
れば、極めて多くの割り込み要因からの割り込み信号を
管理することが可能となり、更に、システム側の登録番
号を追加すれば、容易に割り込み要因を増加することが
できる。
例を示すシステム構成概要図および割り込み要因のレベ
ル対応図であり、この例では割り込み要因からの割り込
み信号のプロトコルを連番等で通知する。この方式によ
れば、極めて多くの割り込み要因からの割り込み信号を
管理することが可能となり、更に、システム側の登録番
号を追加すれば、容易に割り込み要因を増加することが
できる。
【0022】
【発明の効果】以上説明したように、本発明によれば、
第1に、複数の機能ブロックから割り込み信号が発生す
るように構成された情報処理システムにおいて、上記複
数の割り込み信号を伝達する共通割り込み信号線と、割
り込みの状態を監視する制御回路と、現在の割り込み状
態を報知する手段と、前記複数の割り込み信号を上記共
通の割り込み信号線でワイヤ−ドOR接続する手段とを
備え、所定のプロトコルに従って割り込みを通知するよ
うに制御したので、共通のI/Fにて容易にシステムを
構築することが可能となり、しかもシステム側において
もハ−ドウエアの変更を伴うことなくシステム変更が可
能となる。
第1に、複数の機能ブロックから割り込み信号が発生す
るように構成された情報処理システムにおいて、上記複
数の割り込み信号を伝達する共通割り込み信号線と、割
り込みの状態を監視する制御回路と、現在の割り込み状
態を報知する手段と、前記複数の割り込み信号を上記共
通の割り込み信号線でワイヤ−ドOR接続する手段とを
備え、所定のプロトコルに従って割り込みを通知するよ
うに制御したので、共通のI/Fにて容易にシステムを
構築することが可能となり、しかもシステム側において
もハ−ドウエアの変更を伴うことなくシステム変更が可
能となる。
【0023】また、本発明の第2の手段では、上記割り
込み制御方式において、上記プロトコルを複数用意して
おき、割り込みレベルに対応して所要のプロトコルを選
択して使用したので、各割り込み要因からの割り込み信
号のプロトコルを割り込みレベルで発生することがで
き、各割り込み要求側にディップスイッチ等を備えるこ
とによって、ユ−ザが任意に割り込みレベルを操作する
ことができる。
込み制御方式において、上記プロトコルを複数用意して
おき、割り込みレベルに対応して所要のプロトコルを選
択して使用したので、各割り込み要因からの割り込み信
号のプロトコルを割り込みレベルで発生することがで
き、各割り込み要求側にディップスイッチ等を備えるこ
とによって、ユ−ザが任意に割り込みレベルを操作する
ことができる。
【0024】更に、第3 の手段においては、上記割り込
み制御方式において、上記複数の機能ブロックからの割
り込み信号のプロトコルを各機能ブロック毎に割り振っ
た順番に従って使用するようにしたので、極めて多くの
割り込み要求元を識別可能となり、管理可能な割り込み
要求要因の数が多くなる。また、割り込み先を増加する
に際しても、システム側の登録番号を追加するだけでよ
い。
み制御方式において、上記複数の機能ブロックからの割
り込み信号のプロトコルを各機能ブロック毎に割り振っ
た順番に従って使用するようにしたので、極めて多くの
割り込み要求元を識別可能となり、管理可能な割り込み
要求要因の数が多くなる。また、割り込み先を増加する
に際しても、システム側の登録番号を追加するだけでよ
い。
【図1】本発明の割り込み制御方式を適用した画像処理
装置の一実施例を示す要部ブロック図である。
装置の一実施例を示す要部ブロック図である。
【図2】図1に示した本発明を採用した画像処理装置に
おける画像処理部の一実施例の詳細な構成を示すブロッ
ク図である。
おける画像処理部の一実施例の詳細な構成を示すブロッ
ク図である。
【図3】本発明の制御例を示すフロ−チャ−ト図であ
る。
る。
【図4】本発明の一実施例における割り込み制御回路の
例を示す要部ブロック図である。
例を示す要部ブロック図である。
【図5】本発明の具体的な実施例を示すシステム概要構
成図である。
成図である。
【図6】本発明の一実施例における信号波形図である。
【図7】上記図6の一部の拡大図である。
【図8】本発明の他の実施例を示すシステム概要構成図
である。
である。
【図9】本発明の実施例を説明するための割り込み要因
のレベル対応図である。
のレベル対応図である。
【図10】本発明の他の実施例を示すシステム概要構成
図である。
図である。
【図11】本発明の実施例を説明するための割り込み要
因のレベル対応図である。
因のレベル対応図である。
1…ホストI/F部、 2…システムバス、 3…SC
U、 4…イメ−ジバス、 5…IPU、 6…GAV
D、 7…半導体レ−ザ、 8…LD制御板、9…LC
DC制御板、 10…プリンタ部、 11…制御部、2
1…パラレルI/F部、 22…シリアルI/F部、
23…ネットワ−クI/F部、 24…DRAM、 2
5…MPU、26…CPU、 27…ROM、28…S
RAM、 29…割り込み制御回路、 30…プリンタ
エンジン、31…バッファ、 32…SCSIコントロ
−ラ、 33…SCSII/F部、34…ROM2、
35…システムバス1、 36…システムバス2、 3
7…バスI/F部、 41…シリアル/パラレル変換回
路、 42…割り込み通知信号発生回路、43…データ
保持回路、44…プロトコル解読回路、45…割り込み
処理信号発生回路。
U、 4…イメ−ジバス、 5…IPU、 6…GAV
D、 7…半導体レ−ザ、 8…LD制御板、9…LC
DC制御板、 10…プリンタ部、 11…制御部、2
1…パラレルI/F部、 22…シリアルI/F部、
23…ネットワ−クI/F部、 24…DRAM、 2
5…MPU、26…CPU、 27…ROM、28…S
RAM、 29…割り込み制御回路、 30…プリンタ
エンジン、31…バッファ、 32…SCSIコントロ
−ラ、 33…SCSII/F部、34…ROM2、
35…システムバス1、 36…システムバス2、 3
7…バスI/F部、 41…シリアル/パラレル変換回
路、 42…割り込み通知信号発生回路、43…データ
保持回路、44…プロトコル解読回路、45…割り込み
処理信号発生回路。
Claims (3)
- 【請求項1】 複数の機能ブロックから割り込み信号が
発生するように構成された情報処理システムにおいて、
上記複数の割り込み信号を伝達する共通割り込み信号線
と、割り込みの状態を監視する制御回路と、現在の割り
込み状態を報知する手段と、前記複数の割り込み信号を
上記共通の割り込み信号線でワイヤ−ドOR接続する手
段とを備え、所定のプロトコルに従って割り込みを制御
したことを特徴とする割り込み制御方式。 - 【請求項2】 上記プロトコルを複数用意しておき、割
り込みレベルに対応して所要のプロトコルを選択して使
用したことを特徴とする請求項1記載の割り込み制御方
式。 - 【請求項3】 上記複数の機能ブロックからの割り込み
信号のプロトコルを各機能ブロック毎に割り振った順番
に従って使用することを特徴とする請求項1記載の割り
込み制御方式。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP13482495A JPH08305584A (ja) | 1995-05-08 | 1995-05-08 | 割り込み制御方式 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP13482495A JPH08305584A (ja) | 1995-05-08 | 1995-05-08 | 割り込み制御方式 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH08305584A true JPH08305584A (ja) | 1996-11-22 |
Family
ID=15137338
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP13482495A Pending JPH08305584A (ja) | 1995-05-08 | 1995-05-08 | 割り込み制御方式 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH08305584A (ja) |
-
1995
- 1995-05-08 JP JP13482495A patent/JPH08305584A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH11296316A (ja) | 周辺処理装置およびその制御方法 | |
US20060238796A1 (en) | Image forming apparatus, control method, memory medium, and program | |
JPH10260798A (ja) | 情報処理装置及び方法、出力制御装置及び方法、情報処理システム | |
JP3529205B2 (ja) | 印刷装置 | |
JP3020699B2 (ja) | 印刷装置 | |
US7779195B2 (en) | Communication control apparatus for common bus connection devices | |
US7321438B2 (en) | Parallel processing for a first and second image data from one input image | |
JPH08305584A (ja) | 割り込み制御方式 | |
JP3935295B2 (ja) | ネットワーク用アダプタ | |
JP2999662B2 (ja) | 印刷制御装置および印刷制御方法 | |
JP2002103750A (ja) | プリンタシステム | |
JPH10228364A (ja) | データ転送装置及びその制御方法及び印刷システム | |
JP2004153742A (ja) | ネットワーク機器及びネットワークシステム | |
KR100243122B1 (ko) | 네트웍시스템의 인쇄용 데이터 전송방법 | |
JP2000155738A (ja) | データ処理装置 | |
JPH113188A (ja) | 印刷制御方式 | |
JP3007404B2 (ja) | 印刷装置および印刷方法 | |
KR100253790B1 (ko) | 중대형 컴퓨터 컨트롤러 보드의 인터페이스 방법 | |
JP2004153738A (ja) | ネットワーク機器及びネットワークシステム | |
JPH10116164A (ja) | プリンタシステム | |
JP2001092605A (ja) | データ制御装置及びインターネットプリンタ | |
JP2001092799A (ja) | データ処理装置 | |
JPH0628125A (ja) | 画像形成方法及び装置 | |
JP2003330633A (ja) | PDLコードを持つDumのIEEE1394印刷装置 | |
JP2001282709A (ja) | 電子印刷装置用の画像処理コントローラ及びそれを有する電子印刷装置。 |