JPH08298666A - 画像処理装置 - Google Patents
画像処理装置Info
- Publication number
- JPH08298666A JPH08298666A JP3607996A JP3607996A JPH08298666A JP H08298666 A JPH08298666 A JP H08298666A JP 3607996 A JP3607996 A JP 3607996A JP 3607996 A JP3607996 A JP 3607996A JP H08298666 A JPH08298666 A JP H08298666A
- Authority
- JP
- Japan
- Prior art keywords
- slot
- memory
- data
- picture
- frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T9/00—Image coding
- G06T9/004—Predictors, e.g. intraframe, interframe coding
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Compression Or Coding Systems Of Tv Signals (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Abstract
(57)【要約】
【課題】 動画像データを再生するためのMPEGデコ
ーダのインターレース変換用メモリの容量を削減する。 【解決手段】 各々2N個のスロットからなる第1のフ
レームメモリ(FM0)11及び第2のフレームメモリ
(FM1)12と、N+4個のスロットからなる第3の
フレームメモリ(FM2)13とを設ける。各スロット
は、画像8ライン分を記憶するだけの容量を持つ。各々
動き補償のための参照フレームを格納するためのFM0
及びFM1の容量は各々1フレーム分であり、Bピクチ
ャのインターレース変換のためのFM2の容量は半フレ
ーム+32ライン分である。各々FM2の1個のスロッ
ト番号を記憶するための2N+6ワードからなるスロッ
ト管理メモリ(SM)14を更に設ける。出力部16が
FM2を正しいスロット順で読み出せるように、デコー
ド部15によるFM2の書き込みの際に、制御部17に
よりSMの内容が更新される。
ーダのインターレース変換用メモリの容量を削減する。 【解決手段】 各々2N個のスロットからなる第1のフ
レームメモリ(FM0)11及び第2のフレームメモリ
(FM1)12と、N+4個のスロットからなる第3の
フレームメモリ(FM2)13とを設ける。各スロット
は、画像8ライン分を記憶するだけの容量を持つ。各々
動き補償のための参照フレームを格納するためのFM0
及びFM1の容量は各々1フレーム分であり、Bピクチ
ャのインターレース変換のためのFM2の容量は半フレ
ーム+32ライン分である。各々FM2の1個のスロッ
ト番号を記憶するための2N+6ワードからなるスロッ
ト管理メモリ(SM)14を更に設ける。出力部16が
FM2を正しいスロット順で読み出せるように、デコー
ド部15によるFM2の書き込みの際に、制御部17に
よりSMの内容が更新される。
Description
【0001】
【発明の属する技術分野】本発明は、画像情報のデコー
ド処理に好適に使用される画像処理装置に関するもので
ある。
ド処理に好適に使用される画像処理装置に関するもので
ある。
【0002】
【従来の技術】動画像データの圧縮及び伸張に関する国
際標準として、ISO/IECのワーキング・グループ
の名をとって一般にMPEG(Moving Picture Image C
odingExperts Group )と呼ばれる国際標準が知られて
いる。動画像データを再生するためのMPEGデコーダ
は、可変長復号器(Variable Length Decoder :VL
D)と、逆量子化器(Inverse Quantizer :IQ)と、
逆離散コサイン変換器(Inverse Discrete Cosine Tran
sformer :IDCT)と、動き補償器(Motion Compens
ator:MC)とで構成されたデータ処理部を主な構成要
素とする。MPEGデコーダは、動き補償や、インター
レース変換のために複数のフレームメモリをも必要とす
る。
際標準として、ISO/IECのワーキング・グループ
の名をとって一般にMPEG(Moving Picture Image C
odingExperts Group )と呼ばれる国際標準が知られて
いる。動画像データを再生するためのMPEGデコーダ
は、可変長復号器(Variable Length Decoder :VL
D)と、逆量子化器(Inverse Quantizer :IQ)と、
逆離散コサイン変換器(Inverse Discrete Cosine Tran
sformer :IDCT)と、動き補償器(Motion Compens
ator:MC)とで構成されたデータ処理部を主な構成要
素とする。MPEGデコーダは、動き補償や、インター
レース変換のために複数のフレームメモリをも必要とす
る。
【0003】MPEGは、動き補償用に時間的に前の画
像と、後の画像との2フレームを使用することが大きな
特徴となっている。一方、もし全ての画像に動き補償を
用いるとエラーの伝搬や、特殊再生などの問題があるた
め、I(Intra-coded )ピクチャ、P(Predictive-cod
ed)ピクチャ及びB(Bidirectionally predictive-cod
ed)ピクチャが導入されている。Iピクチャ、すなわち
コーディングタイプIのピクチャは、全く他の画像を参
照しない。Pピクチャ、すなわちコーディングタイプP
のピクチャは、時間的に前のフレームからの動き補償の
みを行なう。Bピクチャ、すなわちコーディングタイプ
Bのピクチャは、時間的に前のフレームと、後のフレー
ムとから双方向の動き補償を行なう。Bピクチャは、他
のフレームのデコードの際の参照フレームとして使用さ
れることはない。
像と、後の画像との2フレームを使用することが大きな
特徴となっている。一方、もし全ての画像に動き補償を
用いるとエラーの伝搬や、特殊再生などの問題があるた
め、I(Intra-coded )ピクチャ、P(Predictive-cod
ed)ピクチャ及びB(Bidirectionally predictive-cod
ed)ピクチャが導入されている。Iピクチャ、すなわち
コーディングタイプIのピクチャは、全く他の画像を参
照しない。Pピクチャ、すなわちコーディングタイプP
のピクチャは、時間的に前のフレームからの動き補償の
みを行なう。Bピクチャ、すなわちコーディングタイプ
Bのピクチャは、時間的に前のフレームと、後のフレー
ムとから双方向の動き補償を行なう。Bピクチャは、他
のフレームのデコードの際の参照フレームとして使用さ
れることはない。
【0004】それぞれのコーディングタイプの予測の様
子について説明する。I0,P3,B1,B2の順で入
力ピクチャのビットストリームがMPEGデコーダに与
えられるものとする。P3はI0から動き補償され、B
1はI0及びP3から動き補償され、B2はI0及びP
3から動き補償される。表示は、I0,B1,B2,P
3の順番でなされる。このようにMPEGデコーダで
は、デコードの順番と表示の順番とが一致していないた
め、MPEGデコーダの中で順番を変化させる必要があ
る。また、B1,B2のデコードにはI0,P3の画像
2フレームのデータが必要となるため、動き補償用とし
て画像2フレーム分のフレームメモリが必要となる。こ
のため、MPEGデコーダは、動き補償の参照用に2フ
レームを必要とする。
子について説明する。I0,P3,B1,B2の順で入
力ピクチャのビットストリームがMPEGデコーダに与
えられるものとする。P3はI0から動き補償され、B
1はI0及びP3から動き補償され、B2はI0及びP
3から動き補償される。表示は、I0,B1,B2,P
3の順番でなされる。このようにMPEGデコーダで
は、デコードの順番と表示の順番とが一致していないた
め、MPEGデコーダの中で順番を変化させる必要があ
る。また、B1,B2のデコードにはI0,P3の画像
2フレームのデータが必要となるため、動き補償用とし
て画像2フレーム分のフレームメモリが必要となる。こ
のため、MPEGデコーダは、動き補償の参照用に2フ
レームを必要とする。
【0005】次に、MPEGの画素単位でのデコードの
順番と、画像出力される際の画素単位での順番について
説明する。テレビジョンなどでは、最初は偶数ラインの
み出力し、次に奇数ラインのみを出力するというように
1ライン飛ばしで左上から右下という順番で画素の出力
が行なわれる。この偶数ラインのみの部分をトップフィ
ールド、奇数ラインのみをボトムフィールドと呼ぶ。イ
ンターレース出力は、まずトップフィールドを左上から
右下の順番で出力し、次にボトムフィールドを左上から
右下の順番で出力するものであるということができる。
順番と、画像出力される際の画素単位での順番について
説明する。テレビジョンなどでは、最初は偶数ラインの
み出力し、次に奇数ラインのみを出力するというように
1ライン飛ばしで左上から右下という順番で画素の出力
が行なわれる。この偶数ラインのみの部分をトップフィ
ールド、奇数ラインのみをボトムフィールドと呼ぶ。イ
ンターレース出力は、まずトップフィールドを左上から
右下の順番で出力し、次にボトムフィールドを左上から
右下の順番で出力するものであるということができる。
【0006】画像データは2次元であり、空間的に近い
位置のデータは相関が高いと考えられるが、インターレ
ース出力の場合、例えばトップフィールドのある1ライ
ンを考えると、その1ライン上はボトムフィールドに属
することになる。つまり、1ライン上の画素は、空間的
には非常に近いが、時間的には離れていることになる。
そこで、もし動きが激しい場合は1ライン上よりも時間
的に近い2ライン上との相関の方が高い場合がありう
る。このような場合を想定して、MPEGでは画素単位
のデコードの順番としては大きく分けて、フレーム構造
と、フィールド構造との2種類の順番がある。
位置のデータは相関が高いと考えられるが、インターレ
ース出力の場合、例えばトップフィールドのある1ライ
ンを考えると、その1ライン上はボトムフィールドに属
することになる。つまり、1ライン上の画素は、空間的
には非常に近いが、時間的には離れていることになる。
そこで、もし動きが激しい場合は1ライン上よりも時間
的に近い2ライン上との相関の方が高い場合がありう
る。このような場合を想定して、MPEGでは画素単位
のデコードの順番としては大きく分けて、フレーム構造
と、フィールド構造との2種類の順番がある。
【0007】また、MPEGでは16×16画素を1つ
のマクロブロックと呼ばれる基本単位としてデコードを
行なうようになっている。マクロブロックは左から右と
いう順番でデコードされていくが、ここで例えば画像の
一番上部の1ラインの一番右の画素は、その画面の一番
右のマクロブロックの中に含まれている。一方、一番右
のマクロブロックのデコードが終了すると、結果として
16ラインのデータがデコードされていることになる。
よって、MPEGでは、16ライン分のデータは、ほぼ
同時にデコードが終了する。
のマクロブロックと呼ばれる基本単位としてデコードを
行なうようになっている。マクロブロックは左から右と
いう順番でデコードされていくが、ここで例えば画像の
一番上部の1ラインの一番右の画素は、その画面の一番
右のマクロブロックの中に含まれている。一方、一番右
のマクロブロックのデコードが終了すると、結果として
16ラインのデータがデコードされていることになる。
よって、MPEGでは、16ライン分のデータは、ほぼ
同時にデコードが終了する。
【0008】フレーム構造の場合には、画像1フレーム
のデータがそのまま縦16画素、横16画素のマクロブ
ロックを構成して、そのマクロブロック毎にデコードさ
れていく。よって、トップフィールドとボトムフィール
ドとがほぼ同時にデコードされる。したがって、画像出
力の順序とはまったく一致しないため、順序変換が必要
となる。
のデータがそのまま縦16画素、横16画素のマクロブ
ロックを構成して、そのマクロブロック毎にデコードさ
れていく。よって、トップフィールドとボトムフィール
ドとがほぼ同時にデコードされる。したがって、画像出
力の順序とはまったく一致しないため、順序変換が必要
となる。
【0009】フィールド構造の場合には、画像フレーム
をトップフィールドとボトムフィールドとに分割し、そ
れぞれのフィールドで縦16画素、横16画素のマクロ
ブロックを構成し、そのマクロブロック毎にデコードさ
れていく。この場合、1マクロブロックは、トップフィ
ールドのみ、あるいはボトムフィールドのみであり、ト
ップフィールドのデータを全てデコードした後にボトム
フィールドのデータがデコードされる。この場合は画像
出力とおおむね一致する順番になっているが、デコード
の順序は、マクロブロック単位で行なわれるので、画像
出力の順序と完全には一致していない。
をトップフィールドとボトムフィールドとに分割し、そ
れぞれのフィールドで縦16画素、横16画素のマクロ
ブロックを構成し、そのマクロブロック毎にデコードさ
れていく。この場合、1マクロブロックは、トップフィ
ールドのみ、あるいはボトムフィールドのみであり、ト
ップフィールドのデータを全てデコードした後にボトム
フィールドのデータがデコードされる。この場合は画像
出力とおおむね一致する順番になっているが、デコード
の順序は、マクロブロック単位で行なわれるので、画像
出力の順序と完全には一致していない。
【0010】画像出力は、トップフィールド、ボトムフ
ィールドの順番で行なわれる。トップフィールドの最終
8ラインを出力開始する時点に注目すると、この最終8
ライン出力開始前には、その画像フレームの最後の16
ライン分のマクロブロックのデコードを終了していなけ
ればならない。なぜなら、最終8ラインの中の最も右の
16画素は、その画像の一番最後のマクロブロックをデ
コードして始めて値が確定するからである。よって、上
記の時点にはボトムフィールド、トップフィールドとも
デコードが完了していなければならない。一方、この時
点以降には、トップフィールド8ラインと、ボトムフィ
ールド全てを順に出力していかなければならないが、こ
のデータは既にデコードされている。よって、このトッ
プフィールド8ラインと、ボトムフィールドのデータ全
てとをフレームメモリに記憶しておかなければ、データ
が出力される前に消えてしまい、画像出力がなされなく
なってしまう。つまり、ボトムフィールドのデータ全て
とトップフィールドの8ライン分とのデータ量を記憶す
るだけの約半フレームの容量を持つフレームメモリが必
要となる。
ィールドの順番で行なわれる。トップフィールドの最終
8ラインを出力開始する時点に注目すると、この最終8
ライン出力開始前には、その画像フレームの最後の16
ライン分のマクロブロックのデコードを終了していなけ
ればならない。なぜなら、最終8ラインの中の最も右の
16画素は、その画像の一番最後のマクロブロックをデ
コードして始めて値が確定するからである。よって、上
記の時点にはボトムフィールド、トップフィールドとも
デコードが完了していなければならない。一方、この時
点以降には、トップフィールド8ラインと、ボトムフィ
ールド全てを順に出力していかなければならないが、こ
のデータは既にデコードされている。よって、このトッ
プフィールド8ラインと、ボトムフィールドのデータ全
てとをフレームメモリに記憶しておかなければ、データ
が出力される前に消えてしまい、画像出力がなされなく
なってしまう。つまり、ボトムフィールドのデータ全て
とトップフィールドの8ライン分とのデータ量を記憶す
るだけの約半フレームの容量を持つフレームメモリが必
要となる。
【0011】以上まとめると、動き補償を行なうために
2フレーム分のメモリを必要とし、更にインターレース
変換を行なうために約半フレーム分のメモリを必要とす
る。つまり、計約2.5フレーム分のメモリが最低限必
要となる。
2フレーム分のメモリを必要とし、更にインターレース
変換を行なうために約半フレーム分のメモリを必要とす
る。つまり、計約2.5フレーム分のメモリが最低限必
要となる。
【0012】石渡俊一ほか「MPEG2デコーダLSI
の開発−−効率的なメモリ割り当て」,1994年電子
情報通信学会春季大会講演論文集,C−659,199
4年3月には、インターレース変換用に1.5フレーム
分のメモリを使用するMPEGデコーダの例が記載され
ている。
の開発−−効率的なメモリ割り当て」,1994年電子
情報通信学会春季大会講演論文集,C−659,199
4年3月には、インターレース変換用に1.5フレーム
分のメモリを使用するMPEGデコーダの例が記載され
ている。
【0013】
【発明が解決しようとする課題】上記従来のMPEGデ
コーダは、インターレース変換用に1.5フレーム分の
メモリを必要とするため、MPEGデコーダがコスト高
になるという問題があった。上記のとおり原理的にはイ
ンターレース変換用に約半フレーム分のメモリで十分で
あることを考えると、改善の余地がある。
コーダは、インターレース変換用に1.5フレーム分の
メモリを必要とするため、MPEGデコーダがコスト高
になるという問題があった。上記のとおり原理的にはイ
ンターレース変換用に約半フレーム分のメモリで十分で
あることを考えると、改善の余地がある。
【0014】本発明の目的は、MPEGデコーダが有す
るフレームメモリの容量を削減することにある。
るフレームメモリの容量を削減することにある。
【0015】
【課題を解決するための手段】上記目的を達成するため
に、本発明では次の点に着目した。すなわち、Bピクチ
ャは画像出力を終えるともう使用されることはないとい
う点と、現在デコード中のマクロブロックの領域がいつ
出力されるかを入力ピクチャの付加情報の部分の解析に
よって予測できるという点とに着目したものである。具
体的には、データメモリを複数個のスロットに分割し、
スロット管理メモリに記憶されたスロット番号を用いて
データメモリの読み書きを制御することとした。
に、本発明では次の点に着目した。すなわち、Bピクチ
ャは画像出力を終えるともう使用されることはないとい
う点と、現在デコード中のマクロブロックの領域がいつ
出力されるかを入力ピクチャの付加情報の部分の解析に
よって予測できるという点とに着目したものである。具
体的には、データメモリを複数個のスロットに分割し、
スロット管理メモリに記憶されたスロット番号を用いて
データメモリの読み書きを制御することとした。
【0016】本発明によれば、データメモリが正しいス
ロット順で読み出されるように、データメモリの書き込
みの際にスロット管理メモリの内容が更新される。した
がって、このデータメモリをインターレース変換用メモ
リとすれば、約半フレーム分のメモリでBピクチャのイ
ンターレース変換を実現できる。
ロット順で読み出されるように、データメモリの書き込
みの際にスロット管理メモリの内容が更新される。した
がって、このデータメモリをインターレース変換用メモ
リとすれば、約半フレーム分のメモリでBピクチャのイ
ンターレース変換を実現できる。
【0017】
【発明の実施の形態】以下、動画像データのリアルタイ
ム再生処理を実現するためのMPEGデコーダの具体例
について、図面を参照しながら説明する。
ム再生処理を実現するためのMPEGデコーダの具体例
について、図面を参照しながら説明する。
【0018】図1は、本発明のMPEGデコーダの構成
を示している。図1のMPEGデコーダ10は、各々1
フレーム分の画像データを記憶するための第1のフレー
ムメモリ(FM0)11及び第2のフレームメモリ(F
M1)12と、Bピクチャのインターレース変換のため
の第3のフレームメモリ(FM2)13とを備えてい
る。これら3つのフレームメモリ11,12,13は、
それぞれ複数個のスロットに分割されている。MPEG
デコーダ10は、第3のフレームメモリ(FM2)13
の複数個のスロット番号を記憶するためのスロット管理
メモリ(SM)14と、入力ピクチャINのデコードを
行ない画像データを3つのフレームメモリ11,12,
13のいずれかに書き込むためのデコード部15と、3
つのフレームメモリ11,12,13のいずれかからデ
ータを読み出して出力ピクチャOUTを供給するための
出力部16と、スロット管理メモリ(SM)14を参照
して書き込みスロット番号WS1,WS2及び読み出し
スロット番号RS1,RS2を供給するための制御部1
7とを更に備えている。図1において、21はアドレス
バス、22はデータバスである。
を示している。図1のMPEGデコーダ10は、各々1
フレーム分の画像データを記憶するための第1のフレー
ムメモリ(FM0)11及び第2のフレームメモリ(F
M1)12と、Bピクチャのインターレース変換のため
の第3のフレームメモリ(FM2)13とを備えてい
る。これら3つのフレームメモリ11,12,13は、
それぞれ複数個のスロットに分割されている。MPEG
デコーダ10は、第3のフレームメモリ(FM2)13
の複数個のスロット番号を記憶するためのスロット管理
メモリ(SM)14と、入力ピクチャINのデコードを
行ない画像データを3つのフレームメモリ11,12,
13のいずれかに書き込むためのデコード部15と、3
つのフレームメモリ11,12,13のいずれかからデ
ータを読み出して出力ピクチャOUTを供給するための
出力部16と、スロット管理メモリ(SM)14を参照
して書き込みスロット番号WS1,WS2及び読み出し
スロット番号RS1,RS2を供給するための制御部1
7とを更に備えている。図1において、21はアドレス
バス、22はデータバスである。
【0019】図2は、第1のフレームメモリ(FM0)
11の内部構成を示している。第1のフレームメモリ
(FM0)11は、0から2N−1まで番号付けられた
2N個のスロットで構成されている。ここに、NはMP
EGデコーダ10がデコードを行なう画像サイズに依存
している量であり、例えばNTSC(National Televis
ion System Comittee )の画像ではNが30となる。そ
れぞれのスロットは、画像8ライン分を記憶するだけの
容量を持っている。つまり、第1のフレームメモリ(F
M0)11は、480ライン分のデータ、すなわちNT
SCの画像1フレーム分のデータを記憶することができ
る。
11の内部構成を示している。第1のフレームメモリ
(FM0)11は、0から2N−1まで番号付けられた
2N個のスロットで構成されている。ここに、NはMP
EGデコーダ10がデコードを行なう画像サイズに依存
している量であり、例えばNTSC(National Televis
ion System Comittee )の画像ではNが30となる。そ
れぞれのスロットは、画像8ライン分を記憶するだけの
容量を持っている。つまり、第1のフレームメモリ(F
M0)11は、480ライン分のデータ、すなわちNT
SCの画像1フレーム分のデータを記憶することができ
る。
【0020】図3は、第2のフレームメモリ(FM1)
12の内部構成を示している。第2のフレームメモリ
(FM1)12も、第1のフレームメモリ(FM0)1
1と同様に、0から2N−1まで番号付けられた2N個
のスロットで構成されている。それぞれのスロットは、
画像8ライン分を記憶するだけの容量を持っている。
12の内部構成を示している。第2のフレームメモリ
(FM1)12も、第1のフレームメモリ(FM0)1
1と同様に、0から2N−1まで番号付けられた2N個
のスロットで構成されている。それぞれのスロットは、
画像8ライン分を記憶するだけの容量を持っている。
【0021】図4は、第3のフレームメモリ(FM2)
13の内部構成を示している。第3のフレームメモリ
(FM2)13は、0からN+3まで番号付けられたN
+4個のスロットで構成されている。それぞれのスロッ
トは、画像8ライン分を記憶するだけの容量を持ってい
る。
13の内部構成を示している。第3のフレームメモリ
(FM2)13は、0からN+3まで番号付けられたN
+4個のスロットで構成されている。それぞれのスロッ
トは、画像8ライン分を記憶するだけの容量を持ってい
る。
【0022】図5は、スロット管理メモリ(SM)14
の内部構成を示している。スロット管理メモリ(SM)
14は、アドレス0から2N+5までの2N+6個の記
憶場所(ワード)で構成されている。それぞれのワード
は、第3のフレームメモリ(FM2)13の1個のスロ
ット番号を記憶するものである。
の内部構成を示している。スロット管理メモリ(SM)
14は、アドレス0から2N+5までの2N+6個の記
憶場所(ワード)で構成されている。それぞれのワード
は、第3のフレームメモリ(FM2)13の1個のスロ
ット番号を記憶するものである。
【0023】図6は、デコード部15の内部構成を示し
ている。デコード部15は、VLD31と、IQ32
と、IDCT33と、MC34とで構成されたデータ処
理部30を主な構成要素としている。デコード部15
は、データ書き込み部35と、メモリ選択レジスタ36
と、ロウカウンタ37とを更に備えている。
ている。デコード部15は、VLD31と、IQ32
と、IDCT33と、MC34とで構成されたデータ処
理部30を主な構成要素としている。デコード部15
は、データ書き込み部35と、メモリ選択レジスタ36
と、ロウカウンタ37とを更に備えている。
【0024】デコード部15は、入力ピクチャINのビ
ットストリームのデコードを行ない、その結果のデータ
D1を第1のフレームメモリ(FM0)11、第2のフ
レームメモリ(FM1)12又は第3のフレームメモリ
(FM2)13に書き込む役割を果たしている。また、
入力ピクチャINの解析の結果、モード信号MODE、
タイプ信号TYPE、書き込みロウ番号WROWを出力
する。デコードを行なう際に、第1のフレームメモリ
(FM0)11又は第2のフレームメモリ(FM1)1
2に書き込まれているデータを動き補償用の予測画像デ
ータD2として参照する。A1は、アドレスバス21へ
送出されるアドレスである。第3のフレームメモリ(F
M2)13に書き込みを行なう際には、制御部17から
与えられる書き込みスロット番号WS1,WS2を利用
する。デコード部15の動作タイミングは、出力部16
からの割り込み信号INTによって制御される。
ットストリームのデコードを行ない、その結果のデータ
D1を第1のフレームメモリ(FM0)11、第2のフ
レームメモリ(FM1)12又は第3のフレームメモリ
(FM2)13に書き込む役割を果たしている。また、
入力ピクチャINの解析の結果、モード信号MODE、
タイプ信号TYPE、書き込みロウ番号WROWを出力
する。デコードを行なう際に、第1のフレームメモリ
(FM0)11又は第2のフレームメモリ(FM1)1
2に書き込まれているデータを動き補償用の予測画像デ
ータD2として参照する。A1は、アドレスバス21へ
送出されるアドレスである。第3のフレームメモリ(F
M2)13に書き込みを行なう際には、制御部17から
与えられる書き込みスロット番号WS1,WS2を利用
する。デコード部15の動作タイミングは、出力部16
からの割り込み信号INTによって制御される。
【0025】入力ピクチャINは、コーディングタイプ
や、フレーム構造、フィールド構造といった付加情報の
部分と、画素データの部分とに分れている。付加情報の
部分は、画素データの部分より前にVLD31に入力さ
れるようになっている。VLD31に入力ピクチャIN
が与えられると、まず画像フレームのコーディングタイ
プ(“I”,“P”又は“B”)を示すタイプ信号TY
PEと、フレーム構造(“FR”)であるかフィールド
構造(“FD”)であるかを示すモード信号MODEと
がVLD31から出力される。タイプ信号TYPE及び
モード信号MODEは、その画像1フレームのデコード
が終了し、次の画像の付加情報のデコードを開始するま
では、変化しない。次に、画素データの部分の処理に入
るが、VLD31は、画像データ16ライン毎に割り込
み信号INTの受信を待つ。この動作の停止は、出力部
16がデータを読み出す部分との同期をとるためであ
り、具体的なタイミングについては後述する。16ライ
ンというのは、1マクロブロックに含まれる縦の画素数
の16に対応している。1フレームの画像のデコードを
終えると、VLD31は、また次の画像のデコードを開
始する。
や、フレーム構造、フィールド構造といった付加情報の
部分と、画素データの部分とに分れている。付加情報の
部分は、画素データの部分より前にVLD31に入力さ
れるようになっている。VLD31に入力ピクチャIN
が与えられると、まず画像フレームのコーディングタイ
プ(“I”,“P”又は“B”)を示すタイプ信号TY
PEと、フレーム構造(“FR”)であるかフィールド
構造(“FD”)であるかを示すモード信号MODEと
がVLD31から出力される。タイプ信号TYPE及び
モード信号MODEは、その画像1フレームのデコード
が終了し、次の画像の付加情報のデコードを開始するま
では、変化しない。次に、画素データの部分の処理に入
るが、VLD31は、画像データ16ライン毎に割り込
み信号INTの受信を待つ。この動作の停止は、出力部
16がデータを読み出す部分との同期をとるためであ
り、具体的なタイミングについては後述する。16ライ
ンというのは、1マクロブロックに含まれる縦の画素数
の16に対応している。1フレームの画像のデコードを
終えると、VLD31は、また次の画像のデコードを開
始する。
【0026】ロウカウンタ37は、16ラインの単位
で、現在デコード中の16ラインが画像のどの部分かを
示すものであり、VLD31によって書き換えが行なわ
れる。ロウカウンタ37は、VLD31が画像16ライ
ンをデコードし終えるつど、1づつ増加する。また、V
LD31が付加情報をデコードしているときにはロウカ
ウンタ37を0にする。このロウカウンタ37の内容
は、書き込みロウ番号WROWとして制御部17に出力
されるとともに、データ書き込み部35が画素データを
メモリに書き込む際にそのスロットを決定するために用
いられる。
で、現在デコード中の16ラインが画像のどの部分かを
示すものであり、VLD31によって書き換えが行なわ
れる。ロウカウンタ37は、VLD31が画像16ライ
ンをデコードし終えるつど、1づつ増加する。また、V
LD31が付加情報をデコードしているときにはロウカ
ウンタ37を0にする。このロウカウンタ37の内容
は、書き込みロウ番号WROWとして制御部17に出力
されるとともに、データ書き込み部35が画素データを
メモリに書き込む際にそのスロットを決定するために用
いられる。
【0027】MC34で作成された最終的なデコード画
像MCPは、データ書き込み部35によって、第1のフ
レームメモリ(FM0)11、第2のフレームメモリ
(FM1)12又は第3のフレームメモリ(FM2)1
3に書き込まれる。データ書き込み部35は、書き込み
スロット番号WS1,WS2、書き込みロウ番号WRO
W、タイプ信号TYPE、モード信号MODE及びメモ
リ選択レジスタ36の値WQを参照してアドレスA1を
生成し、データD1をデータバス22へ送出する。メモ
リ選択レジスタ36の値WQは、データ書き込み部35
における書き込みフレームメモリの選択と、MC34に
おける予測用フレームメモリの選択とに影響する。
像MCPは、データ書き込み部35によって、第1のフ
レームメモリ(FM0)11、第2のフレームメモリ
(FM1)12又は第3のフレームメモリ(FM2)1
3に書き込まれる。データ書き込み部35は、書き込み
スロット番号WS1,WS2、書き込みロウ番号WRO
W、タイプ信号TYPE、モード信号MODE及びメモ
リ選択レジスタ36の値WQを参照してアドレスA1を
生成し、データD1をデータバス22へ送出する。メモ
リ選択レジスタ36の値WQは、データ書き込み部35
における書き込みフレームメモリの選択と、MC34に
おける予測用フレームメモリの選択とに影響する。
【0028】図7は、出力部16の内部構成を示してい
る。出力部16は、データ読み出し部41と、値RQを
保持するためのメモリ選択レジスタ42と、読み出しロ
ウ番号RROWを供給するためのロウカウンタ43と、
ボーダーカラー信号BCLを保持するためのボーダーカ
ラーレジスタ44とで構成されている。データ読み出し
部41は、第1のフレームメモリ(FM0)11、第2
のフレームメモリ(FM1)12又は第3のフレームメ
モリ(FM2)13に書き込まれたデコードデータD3
を読み出し、出力ピクチャOUTを供給する。A2は、
アドレスバス21へ送出されるアドレスである。また、
データ読み出し部41は、他のブロックの動作タイミン
グをコントロールするための割り込み信号INTを出力
する。データ読み出し部41がデータを読み出す位置
は、デコード部15からのタイプ信号TYPEと、制御
部17からの読み出しスロット番号RS1,RS2とに
よって決定される。
る。出力部16は、データ読み出し部41と、値RQを
保持するためのメモリ選択レジスタ42と、読み出しロ
ウ番号RROWを供給するためのロウカウンタ43と、
ボーダーカラー信号BCLを保持するためのボーダーカ
ラーレジスタ44とで構成されている。データ読み出し
部41は、第1のフレームメモリ(FM0)11、第2
のフレームメモリ(FM1)12又は第3のフレームメ
モリ(FM2)13に書き込まれたデコードデータD3
を読み出し、出力ピクチャOUTを供給する。A2は、
アドレスバス21へ送出されるアドレスである。また、
データ読み出し部41は、他のブロックの動作タイミン
グをコントロールするための割り込み信号INTを出力
する。データ読み出し部41がデータを読み出す位置
は、デコード部15からのタイプ信号TYPEと、制御
部17からの読み出しスロット番号RS1,RS2とに
よって決定される。
【0029】出力部16は、3つのフレームメモリ1
1,12,13のいずれかから読み出したデータを正し
いタイミングで外部に出力する役割を持っている。出力
ピクチャOUTには、垂直帰線区間と、実際に画像出力
を行なうアクティブ期間とがある。最初の垂直帰線区間
に続くアクティブ期間にはトップフィールドのデータ
が、次のアクティブ期間にはボトムフィールドのデータ
がそれぞれ出力される。出力部16は、垂直帰線区間開
始時や、16ライン分のデータの出力を開始する際に、
割り込み信号INTを出力する。この割り込み信号IN
Tは、該割り込み信号INTを出したときが垂直帰線区
間の開始であるかどうか、また現在画像1フレームのど
の部分を出力しているかといった情報を含んでいる。
1,12,13のいずれかから読み出したデータを正し
いタイミングで外部に出力する役割を持っている。出力
ピクチャOUTには、垂直帰線区間と、実際に画像出力
を行なうアクティブ期間とがある。最初の垂直帰線区間
に続くアクティブ期間にはトップフィールドのデータ
が、次のアクティブ期間にはボトムフィールドのデータ
がそれぞれ出力される。出力部16は、垂直帰線区間開
始時や、16ライン分のデータの出力を開始する際に、
割り込み信号INTを出力する。この割り込み信号IN
Tは、該割り込み信号INTを出したときが垂直帰線区
間の開始であるかどうか、また現在画像1フレームのど
の部分を出力しているかといった情報を含んでいる。
【0030】図8は、制御部17の内部構成を示してい
る。制御部17は、各々スロット管理メモリ(SM)1
4のアドレスを保持するための書き込みポインタ(M
1)51及び読み出しポインタ(M2)53と、デコー
ド部15がデータを書き込むスロットを指定するための
第1のスロット番号指定部52と、出力部16がデータ
を読み出すスロットを指定するための第2のスロット番
号指定部54と、スロット管理メモリ(SM)14を制
御するためのメモリ制御部55とから構成されている。
61はアドレスバス、62はデータバス、Aはスロット
管理メモリ(SM)14へ供給されるアドレス、Dはデ
ータバス62の上のデータ(スロット番号)である。ス
ロット管理メモリ(SM)14と、メモリ制御部55
と、書き込みポインタ(M1)51と、読み出しポイン
タ(M2)53と、第1及び第2のスロット番号指定部
52,54とは、Bピクチャのインターレース変換の際
のメモリ管理を行なっている。
る。制御部17は、各々スロット管理メモリ(SM)1
4のアドレスを保持するための書き込みポインタ(M
1)51及び読み出しポインタ(M2)53と、デコー
ド部15がデータを書き込むスロットを指定するための
第1のスロット番号指定部52と、出力部16がデータ
を読み出すスロットを指定するための第2のスロット番
号指定部54と、スロット管理メモリ(SM)14を制
御するためのメモリ制御部55とから構成されている。
61はアドレスバス、62はデータバス、Aはスロット
管理メモリ(SM)14へ供給されるアドレス、Dはデ
ータバス62の上のデータ(スロット番号)である。ス
ロット管理メモリ(SM)14と、メモリ制御部55
と、書き込みポインタ(M1)51と、読み出しポイン
タ(M2)53と、第1及び第2のスロット番号指定部
52,54とは、Bピクチャのインターレース変換の際
のメモリ管理を行なっている。
【0031】第1のスロット番号指定部52は、書き込
みポインタ(M1)51が指し示すスロット管理メモリ
(SM)14のアドレスからスロット番号を2個取り出
し、デコード部15に書き込みスロット番号WS1,W
S2として供給する。この出力のタイミングは、出力部
16からの割り込み信号INTと、デコード部15から
のタイプ信号TYPEとに基づいている。
みポインタ(M1)51が指し示すスロット管理メモリ
(SM)14のアドレスからスロット番号を2個取り出
し、デコード部15に書き込みスロット番号WS1,W
S2として供給する。この出力のタイミングは、出力部
16からの割り込み信号INTと、デコード部15から
のタイプ信号TYPEとに基づいている。
【0032】メモリ制御部55は、書き込みポインタ
(M1)51をアドレスとしてスロット管理メモリ(S
M)14から2個のスロット番号を取り出し、それらの
スロット番号をスロット管理メモリ(SM)14の別ア
ドレスに書き込む。取り出した2個のスロット番号は、
書き込みスロット番号WS1,WS2と一致している。
別アドレスは、書き込みポインタ(M1)51、モード
信号MODE、書き込みロウ番号WROWから計算され
るものである。この動作のタイミングは、出力部16か
らの割り込み信号INTと、デコード部15からのタイ
プ信号TYPEとに基づいている。スロット管理メモリ
(SM)14への書き込みが終了し、かつ第1のスロッ
ト番号指定部52がデコード部15に書き込みスロット
番号WS1,WS2を指定した後に、メモリ制御部55
は、書き込みポインタ(M1)51を2だけ増加させ
る。
(M1)51をアドレスとしてスロット管理メモリ(S
M)14から2個のスロット番号を取り出し、それらの
スロット番号をスロット管理メモリ(SM)14の別ア
ドレスに書き込む。取り出した2個のスロット番号は、
書き込みスロット番号WS1,WS2と一致している。
別アドレスは、書き込みポインタ(M1)51、モード
信号MODE、書き込みロウ番号WROWから計算され
るものである。この動作のタイミングは、出力部16か
らの割り込み信号INTと、デコード部15からのタイ
プ信号TYPEとに基づいている。スロット管理メモリ
(SM)14への書き込みが終了し、かつ第1のスロッ
ト番号指定部52がデコード部15に書き込みスロット
番号WS1,WS2を指定した後に、メモリ制御部55
は、書き込みポインタ(M1)51を2だけ増加させ
る。
【0033】第2のスロット番号指定部54は、読み出
しポインタ(M2)53が指し示すスロット管理メモリ
(SM)14のアドレスからスロット番号を2個取り出
し、出力部16に読み出しスロット番号RS1,RS2
として供給する。その後、第2のスロット番号指定部5
4は、読み出しポインタ(M2)53を2だけ増加させ
る。この動作のタイミングは、出力部16からの割り込
み信号INTと、デコード部15からのタイプ信号TY
PEとに基づいている。
しポインタ(M2)53が指し示すスロット管理メモリ
(SM)14のアドレスからスロット番号を2個取り出
し、出力部16に読み出しスロット番号RS1,RS2
として供給する。その後、第2のスロット番号指定部5
4は、読み出しポインタ(M2)53を2だけ増加させ
る。この動作のタイミングは、出力部16からの割り込
み信号INTと、デコード部15からのタイプ信号TY
PEとに基づいている。
【0034】次に、書き込みフレームメモリの選択及び
動き補償用の参照フレームメモリの選択について説明す
る。これらのメモリ選択は、画像1フレームの付加情報
をデコードした時点で決定され、以下その画像1フレー
ムのデコードが終了するまでは同一のメモリを使用す
る。メモリ選択レジスタ36の値WQは“0”又は
“1”をとることができ、その初期値は“0”である。
VLD31からのタイプ信号TYPEに従って、次のよ
うに動作が切り換えられる。
動き補償用の参照フレームメモリの選択について説明す
る。これらのメモリ選択は、画像1フレームの付加情報
をデコードした時点で決定され、以下その画像1フレー
ムのデコードが終了するまでは同一のメモリを使用す
る。メモリ選択レジスタ36の値WQは“0”又は
“1”をとることができ、その初期値は“0”である。
VLD31からのタイプ信号TYPEに従って、次のよ
うに動作が切り換えられる。
【0035】まず、TYPE=“I”の場合を説明す
る。データ書き込み部35は、WQ=“0”ならば第1
のフレームメモリ(FM0)11を、WQ=“1”なら
ば第2のフレームメモリ(FM1)12をそれぞれ書き
込みフレームメモリとして選択する。そのIピクチャの
書き込みが終了すると、次のピクチャをデコードする前
に、メモリ選択レジスタ36の値WQが更新される。す
なわち、WQ=“0”ならば“1”に、WQ=“1”な
らば“0”にそれぞれ更新される。なお、動き補償は行
なわれない。
る。データ書き込み部35は、WQ=“0”ならば第1
のフレームメモリ(FM0)11を、WQ=“1”なら
ば第2のフレームメモリ(FM1)12をそれぞれ書き
込みフレームメモリとして選択する。そのIピクチャの
書き込みが終了すると、次のピクチャをデコードする前
に、メモリ選択レジスタ36の値WQが更新される。す
なわち、WQ=“0”ならば“1”に、WQ=“1”な
らば“0”にそれぞれ更新される。なお、動き補償は行
なわれない。
【0036】TYPE=“P”の場合を説明する。デー
タ書き込み部35は、WQ=“0”ならば第1のフレー
ムメモリ(FM0)11を、WQ=“1”ならば第2の
フレームメモリ(FM1)12をそれぞれ書き込みフレ
ームメモリとして選択する。更に、データ書き込み部3
5は、WQ=“0”ならば第2のフレームメモリ(FM
1)12を、WQ=“1”ならば第1のフレームメモリ
(FM0)11をそれぞれ前方参照用として選択する。
そのPピクチャの書き込みが終了すると、次のピクチャ
をデコードする前に、メモリ選択レジスタ36の値WQ
が更新される。すなわち、WQ=“0”ならば“1”
に、WQ=“1”ならば“0”にそれぞれ更新される。
タ書き込み部35は、WQ=“0”ならば第1のフレー
ムメモリ(FM0)11を、WQ=“1”ならば第2の
フレームメモリ(FM1)12をそれぞれ書き込みフレ
ームメモリとして選択する。更に、データ書き込み部3
5は、WQ=“0”ならば第2のフレームメモリ(FM
1)12を、WQ=“1”ならば第1のフレームメモリ
(FM0)11をそれぞれ前方参照用として選択する。
そのPピクチャの書き込みが終了すると、次のピクチャ
をデコードする前に、メモリ選択レジスタ36の値WQ
が更新される。すなわち、WQ=“0”ならば“1”
に、WQ=“1”ならば“0”にそれぞれ更新される。
【0037】TYPE=“B”の場合を説明する。書き
込みは常に第3のフレームメモリ(FM2)13に対し
て行なわれる。この際、データ書き込み部35は、WQ
=“0”ならば、第1のフレームメモリ(FM0)11
を前方参照用として、第2のフレームメモリ(FM1)
を後方参照用としてそれぞれ選択する。また、WQ=
“1”ならば、第2のフレームメモリ(FM1)を前方
参照用として、第1のフレームメモリ(FM0)11を
後方参照用としてそれぞれ選択する。この場合、メモリ
選択レジスタ36の値WQは更新されない。
込みは常に第3のフレームメモリ(FM2)13に対し
て行なわれる。この際、データ書き込み部35は、WQ
=“0”ならば、第1のフレームメモリ(FM0)11
を前方参照用として、第2のフレームメモリ(FM1)
を後方参照用としてそれぞれ選択する。また、WQ=
“1”ならば、第2のフレームメモリ(FM1)を前方
参照用として、第1のフレームメモリ(FM0)11を
後方参照用としてそれぞれ選択する。この場合、メモリ
選択レジスタ36の値WQは更新されない。
【0038】図9は、デコード部15の概略動作を示し
ている。図9では、I0,P1,P4,B2,B3の順
で入力ピクチャINのビットストリームがデコード部1
5に与えられるものとしている。なお、I0やP4とい
う表現は、最初のI,P,Bでコーディングタイプを表
し、次の数字で表示の順番を表している。
ている。図9では、I0,P1,P4,B2,B3の順
で入力ピクチャINのビットストリームがデコード部1
5に与えられるものとしている。なお、I0やP4とい
う表現は、最初のI,P,Bでコーディングタイプを表
し、次の数字で表示の順番を表している。
【0039】まず、ピクチャI0が入力されると、TY
PE=“I”かつWQ=“0”であるので、第1のフレ
ームメモリ(FM0)11にピクチャI0が書き込まれ
る。ピクチャI0のデコードが終了すると、WQは
“1”に更新される。ピクチャP1が入力されると、T
YPE=“P”かつWQ=“1”であるので、動き補償
されたピクチャP1が第2のフレームメモリ(FM1)
12に書き込まれる。この際、MC34は、第1のフレ
ームメモリ(FM0)11に既に書き込まれているピク
チャI0を前方参照する。ピクチャP1のデコードが終
了すると、WQは“0”に更新される。ピクチャP4が
入力されると、TYPE=“P”かつWQ=“0”であ
るので、動き補償されたピクチャP4が第1のフレーム
メモリ(FM0)11に書き込まれる。この際、MC3
4は、第2のフレームメモリ(FM1)12に既に書き
込まれているピクチャP1を前方参照する。ピクチャP
4のデコードが終了すると、WQは“1”に更新され
る。ピクチャB2が入力されると、TYPE=“B”で
あるので、動き補償されたピクチャB2が第3のフレー
ムメモリ(FM2)13に書き込まれる。この際、WQ
=“1”であるので、MC34は、第2のフレームメモ
リ(FM1)12に既に書き込まれているピクチャP1
を前方参照し、かつ第1のフレームメモリ(FM0)1
1に既に書き込まれているピクチャP4を後方参照す
る。WQは更新されない。ピクチャB3が入力される
と、TYPE=“B”であるので、動き補償されたピク
チャB3が第3のフレームメモリ(FM2)13に書き
込まれる。この際、WQ=“1”であるので、MC34
は、第2のフレームメモリ(FM1)12に既に書き込
まれているピクチャP1を前方参照し、かつ第1のフレ
ームメモリ(FM0)11に既に書き込まれているピク
チャP4を後方参照する。WQは更新されない。
PE=“I”かつWQ=“0”であるので、第1のフレ
ームメモリ(FM0)11にピクチャI0が書き込まれ
る。ピクチャI0のデコードが終了すると、WQは
“1”に更新される。ピクチャP1が入力されると、T
YPE=“P”かつWQ=“1”であるので、動き補償
されたピクチャP1が第2のフレームメモリ(FM1)
12に書き込まれる。この際、MC34は、第1のフレ
ームメモリ(FM0)11に既に書き込まれているピク
チャI0を前方参照する。ピクチャP1のデコードが終
了すると、WQは“0”に更新される。ピクチャP4が
入力されると、TYPE=“P”かつWQ=“0”であ
るので、動き補償されたピクチャP4が第1のフレーム
メモリ(FM0)11に書き込まれる。この際、MC3
4は、第2のフレームメモリ(FM1)12に既に書き
込まれているピクチャP1を前方参照する。ピクチャP
4のデコードが終了すると、WQは“1”に更新され
る。ピクチャB2が入力されると、TYPE=“B”で
あるので、動き補償されたピクチャB2が第3のフレー
ムメモリ(FM2)13に書き込まれる。この際、WQ
=“1”であるので、MC34は、第2のフレームメモ
リ(FM1)12に既に書き込まれているピクチャP1
を前方参照し、かつ第1のフレームメモリ(FM0)1
1に既に書き込まれているピクチャP4を後方参照す
る。WQは更新されない。ピクチャB3が入力される
と、TYPE=“B”であるので、動き補償されたピク
チャB3が第3のフレームメモリ(FM2)13に書き
込まれる。この際、WQ=“1”であるので、MC34
は、第2のフレームメモリ(FM1)12に既に書き込
まれているピクチャP1を前方参照し、かつ第1のフレ
ームメモリ(FM0)11に既に書き込まれているピク
チャP4を後方参照する。WQは更新されない。
【0040】以上のように、Iピクチャ及びPピクチャ
については、第1のフレームメモリ(FM0)11と、
第2のフレームメモリ(FM1)12とを交互に使用す
る。また、Bピクチャについては、常に第3のフレーム
メモリ(FM2)13に書き込みを行ない、第1のフレ
ームメモリ(FM0)11及び第2のフレームメモリ
(FM1)12を動き補償用の参照フレームとして使用
する。
については、第1のフレームメモリ(FM0)11と、
第2のフレームメモリ(FM1)12とを交互に使用す
る。また、Bピクチャについては、常に第3のフレーム
メモリ(FM2)13に書き込みを行ない、第1のフレ
ームメモリ(FM0)11及び第2のフレームメモリ
(FM1)12を動き補償用の参照フレームとして使用
する。
【0041】次に、選択されたフレームメモリの中のど
のスロットに書き込みを行なうかについて説明する。デ
ータ書き込み部35は、16ライン毎に書き込みスロッ
トを2個決定し、既に説明した方法で選択された書き込
みフレームメモリの2個のスロットに合計16ラインの
データを書き込む。書き込みスロットは、タイプ信号T
YPEと、モード信号MODEと、書き込みロウ番号W
ROWと、第1のスロット番号指定部52から与えられ
た書き込みスロット番号WS1,WS2とによって決定
される。その手順は、次のとおりである。
のスロットに書き込みを行なうかについて説明する。デ
ータ書き込み部35は、16ライン毎に書き込みスロッ
トを2個決定し、既に説明した方法で選択された書き込
みフレームメモリの2個のスロットに合計16ラインの
データを書き込む。書き込みスロットは、タイプ信号T
YPEと、モード信号MODEと、書き込みロウ番号W
ROWと、第1のスロット番号指定部52から与えられ
た書き込みスロット番号WS1,WS2とによって決定
される。その手順は、次のとおりである。
【0042】まず、TYPE=“I”又は“P”の場合
を説明する。MODE=“FR(フレーム構造)”なら
ば、デコードされた16ラインがトップフィールド8ラ
イン、ボトムフィールド8ラインの2つに分割され、ト
ップフィールド8ラインは書き込みロウ番号WROWと
同じ番号を持つスロットへ、ボトムフィールド8ライン
はWROW+Nの番号を持つスロットへそれぞれ書き込
まれる。MODE=“FD(フィールド構造)”なら
ば、デコードされた16ラインが上部8ライン、下部8
ラインの2つに分割され、上部8ラインはWROW×2
の番号を持つスロットへ、下部8ラインはWROW×2
+1の番号を持つスロットへそれぞれ書き込まれる。以
上の手順によって、フレーム構造、フィールド構造の場
合双方とも、スロット番号がNより小さい領域はトップ
フィールドのデータのみ、スロット番号がN以上の領域
はボトムフィールドのデータのみが書き込まれる。しか
も、同一のフィールドでは、スロット番号の大きくなる
順番と、デコードされた画像データの書き込みの順序と
が一致し、またインターレース出力の順番とも一致す
る。よって、このような書き込み方法を行なえば、画像
出力は単純にスロット番号の増加する順番で読み出すこ
とによって正しい順序でインターレース出力が実現でき
る。この読み出しについては後に詳しく述べる。
を説明する。MODE=“FR(フレーム構造)”なら
ば、デコードされた16ラインがトップフィールド8ラ
イン、ボトムフィールド8ラインの2つに分割され、ト
ップフィールド8ラインは書き込みロウ番号WROWと
同じ番号を持つスロットへ、ボトムフィールド8ライン
はWROW+Nの番号を持つスロットへそれぞれ書き込
まれる。MODE=“FD(フィールド構造)”なら
ば、デコードされた16ラインが上部8ライン、下部8
ラインの2つに分割され、上部8ラインはWROW×2
の番号を持つスロットへ、下部8ラインはWROW×2
+1の番号を持つスロットへそれぞれ書き込まれる。以
上の手順によって、フレーム構造、フィールド構造の場
合双方とも、スロット番号がNより小さい領域はトップ
フィールドのデータのみ、スロット番号がN以上の領域
はボトムフィールドのデータのみが書き込まれる。しか
も、同一のフィールドでは、スロット番号の大きくなる
順番と、デコードされた画像データの書き込みの順序と
が一致し、またインターレース出力の順番とも一致す
る。よって、このような書き込み方法を行なえば、画像
出力は単純にスロット番号の増加する順番で読み出すこ
とによって正しい順序でインターレース出力が実現でき
る。この読み出しについては後に詳しく述べる。
【0043】TYPE=“B”の場合を説明する。MO
DE=“FR(フレーム構造)”ならば、デコードされ
た16ラインがトップフィールド8ライン、ボトムフィ
ールド8ラインの2つに分割され、トップフィールド8
ラインは書き込みスロット番号WS1を持つスロット
へ、ボトムフィールド8ラインは書き込みスロット番号
WS2を持つスロットへそれぞれ書き込まれる。MOD
E=“FD(フィールド構造)”ならば、デコードされ
た16ラインが上部8ライン、下部8ラインの2つに分
割され、上部8ラインは書き込みスロット番号WS1を
持つスロットへ、下部8ラインは書き込みスロット番号
WS2を持つスロットへそれぞれ書き込まれる。第3の
フレームメモリ(FM2)13のそれぞれのスロット
は、トップフィールドのデータとボトムフィールドのデ
ータとを同時に格納することはない。この場合、スロッ
ト番号は第1のスロット番号指定部52から与えられる
ため、データ書き込み部35の動作は単純である。
DE=“FR(フレーム構造)”ならば、デコードされ
た16ラインがトップフィールド8ライン、ボトムフィ
ールド8ラインの2つに分割され、トップフィールド8
ラインは書き込みスロット番号WS1を持つスロット
へ、ボトムフィールド8ラインは書き込みスロット番号
WS2を持つスロットへそれぞれ書き込まれる。MOD
E=“FD(フィールド構造)”ならば、デコードされ
た16ラインが上部8ライン、下部8ラインの2つに分
割され、上部8ラインは書き込みスロット番号WS1を
持つスロットへ、下部8ラインは書き込みスロット番号
WS2を持つスロットへそれぞれ書き込まれる。第3の
フレームメモリ(FM2)13のそれぞれのスロット
は、トップフィールドのデータとボトムフィールドのデ
ータとを同時に格納することはない。この場合、スロッ
ト番号は第1のスロット番号指定部52から与えられる
ため、データ書き込み部35の動作は単純である。
【0044】次に、読み出しフレームメモリの選択につ
いて説明する。読み出しフレームメモリは、トップフィ
ールドの画像出力開始時でのタイプ信号TYPEと、メ
モリ選択レジスタ42の値RQとで決定される。メモリ
選択レジスタ42の値RQは“0”、“1”又は“2”
をとることができ、その初期値は“2”である。また、
初期状態の色を指定するためにボーダーカラーレジスタ
44を使用する。
いて説明する。読み出しフレームメモリは、トップフィ
ールドの画像出力開始時でのタイプ信号TYPEと、メ
モリ選択レジスタ42の値RQとで決定される。メモリ
選択レジスタ42の値RQは“0”、“1”又は“2”
をとることができ、その初期値は“2”である。また、
初期状態の色を指定するためにボーダーカラーレジスタ
44を使用する。
【0045】まず、TYPE=“I”又は“P”の場合
を説明する。RQ=“2”ならば、データ読み出し部4
1は、ボーダーカラーレジスタ44に設定されているボ
ーダーカラー信号BCLを出力ピクチャOUTとして出
力し、1フレームの出力完了時にRQを“0”に更新す
る。RQ=“0”ならば、データ読み出し部41は、第
1のフレームメモリ(FM0)11からデータを読み出
し、出力を行ない、1フレームの出力完了時にRQを
“1”に更新する。RQ=“1”ならば、データ読み出
し部41は、第2のフレームメモリ(FM1)12から
データを読み出し、出力を行ない、1フレームの出力完
了時にRQを“0”に更新する。
を説明する。RQ=“2”ならば、データ読み出し部4
1は、ボーダーカラーレジスタ44に設定されているボ
ーダーカラー信号BCLを出力ピクチャOUTとして出
力し、1フレームの出力完了時にRQを“0”に更新す
る。RQ=“0”ならば、データ読み出し部41は、第
1のフレームメモリ(FM0)11からデータを読み出
し、出力を行ない、1フレームの出力完了時にRQを
“1”に更新する。RQ=“1”ならば、データ読み出
し部41は、第2のフレームメモリ(FM1)12から
データを読み出し、出力を行ない、1フレームの出力完
了時にRQを“0”に更新する。
【0046】TYPE=“B”の場合には、常に第3の
フレームメモリ(FM2)13からデータを読み出し、
出力を行なう。メモリ選択レジスタ42の値RQは更新
されない。
フレームメモリ(FM2)13からデータを読み出し、
出力を行なう。メモリ選択レジスタ42の値RQは更新
されない。
【0047】図10は、出力部16の概略動作を示して
いる。図10では、1つのコラムが半フレーム期間に対
応している。また、ピクチャI0のデコードは、その前
のピクチャのボトムフィールド出力開始時に開始される
としている。
いる。図10では、1つのコラムが半フレーム期間に対
応している。また、ピクチャI0のデコードは、その前
のピクチャのボトムフィールド出力開始時に開始される
としている。
【0048】書き込みは、既に説明したように、Iピク
チャ及びPピクチャについては第1のフレームメモリ
(FM0)11と第2のフレームメモリ(FM1)12
とを交互に使用する。また、読み出しについても、第1
のフレームメモリ(FM0)11と第2のフレームメモ
リ(FM1)12とを、タイミングは異なるが、交互に
使用する。すると、図10に示したように、第1のフレ
ームメモリ(FM0)11、第2のフレームメモリ(F
M1)12、第3のフレームメモリ(FM2)13、第
3のフレームメモリ(FM2)13という順番で、つま
りI0,P1,B2,B3という順番で出力がなされ
る。ここで、P4が出力される前にB2及びB3が出力
されるのは、P4がB2及びB3のデコード時に後方参
照用として使用されていることを考えると当然であり、
符号化された画像を正しい順番で出力できていることが
分る。
チャ及びPピクチャについては第1のフレームメモリ
(FM0)11と第2のフレームメモリ(FM1)12
とを交互に使用する。また、読み出しについても、第1
のフレームメモリ(FM0)11と第2のフレームメモ
リ(FM1)12とを、タイミングは異なるが、交互に
使用する。すると、図10に示したように、第1のフレ
ームメモリ(FM0)11、第2のフレームメモリ(F
M1)12、第3のフレームメモリ(FM2)13、第
3のフレームメモリ(FM2)13という順番で、つま
りI0,P1,B2,B3という順番で出力がなされ
る。ここで、P4が出力される前にB2及びB3が出力
されるのは、P4がB2及びB3のデコード時に後方参
照用として使用されていることを考えると当然であり、
符号化された画像を正しい順番で出力できていることが
分る。
【0049】図10で、書き込みフレームメモリと読み
出しフレームメモリとが異なっている期間は、画像出力
が正常に行なわれる。ピクチャI0のボトムフィールド
すなわちボトム0の出力期間では第1のフレームメモリ
(FM0)11の書き込みと読み出しとが同時に行なわ
れているが、後に説明するように、第1のフレームメモ
リ(FM0)11からピクチャI0のボトムフィールド
データを読み出す前にピクチャP4のトップフィールド
データが第1のフレームメモリ(FM0)11へ書き込
まれることはない。ピクチャB2のトップフィールドす
なわちトップ2の出力期間、ピクチャB2のボトムフィ
ールドすなわちボトム2の出力期間及びピクチャB3の
トップフィールドすなわちトップ3の出力期間ではそれ
ぞれ第3のフレームメモリ(FM2)13の書き込みと
読み出しとが同時に行なわれているが、後に説明するよ
うに問題は生じない。
出しフレームメモリとが異なっている期間は、画像出力
が正常に行なわれる。ピクチャI0のボトムフィールド
すなわちボトム0の出力期間では第1のフレームメモリ
(FM0)11の書き込みと読み出しとが同時に行なわ
れているが、後に説明するように、第1のフレームメモ
リ(FM0)11からピクチャI0のボトムフィールド
データを読み出す前にピクチャP4のトップフィールド
データが第1のフレームメモリ(FM0)11へ書き込
まれることはない。ピクチャB2のトップフィールドす
なわちトップ2の出力期間、ピクチャB2のボトムフィ
ールドすなわちボトム2の出力期間及びピクチャB3の
トップフィールドすなわちトップ3の出力期間ではそれ
ぞれ第3のフレームメモリ(FM2)13の書き込みと
読み出しとが同時に行なわれているが、後に説明するよ
うに問題は生じない。
【0050】次に、選択されたフレームメモリの中のど
のスロットから読み出しを行なうかについて説明する。
データ読み出し部41は、16ラインの出力を開始する
際に、読み出しスロットの番号を前半の8ライン出力用
と後半の8ライン出力用との2個決定する。この決定の
ため、16ライン毎に1づつ増加するロウカウンタ43
を利用している。ロウカウンタ43の値、すなわち読み
出しロウ番号RROWは、現在1フレーム中のどの部分
の画像出力を行なっているかを示すものである。トップ
フィールドの最初の16ラインを出力している際にはR
ROW=“0”であり、以下16ラインを出力する毎に
1づつ増加する。
のスロットから読み出しを行なうかについて説明する。
データ読み出し部41は、16ラインの出力を開始する
際に、読み出しスロットの番号を前半の8ライン出力用
と後半の8ライン出力用との2個決定する。この決定の
ため、16ライン毎に1づつ増加するロウカウンタ43
を利用している。ロウカウンタ43の値、すなわち読み
出しロウ番号RROWは、現在1フレーム中のどの部分
の画像出力を行なっているかを示すものである。トップ
フィールドの最初の16ラインを出力している際にはR
ROW=“0”であり、以下16ラインを出力する毎に
1づつ増加する。
【0051】まず、TYPE=“I”又は“P”の場合
を説明する。最初の8ラインはRROW×2の番号を持
つスロットを、次の8ラインはRROW×2+1の番号
を持つスロットをそれぞれ使用する。データ書き込みの
際に説明したように、Iピクチャ及びPピクチャについ
ては、フレーム構造、フィールド構造にかかわらず、ト
ップフィールドとボトムフィールドとが分離されて格納
される。よって、上記のような手順で読み出しを行なえ
ば、トップフィールド、ボトムフィールドの順で正しく
出力が行なわれる。
を説明する。最初の8ラインはRROW×2の番号を持
つスロットを、次の8ラインはRROW×2+1の番号
を持つスロットをそれぞれ使用する。データ書き込みの
際に説明したように、Iピクチャ及びPピクチャについ
ては、フレーム構造、フィールド構造にかかわらず、ト
ップフィールドとボトムフィールドとが分離されて格納
される。よって、上記のような手順で読み出しを行なえ
ば、トップフィールド、ボトムフィールドの順で正しく
出力が行なわれる。
【0052】TYPE=“B”の場合には、第2のスロ
ット番号指定部54から与えられる読み出しスロット番
号RS1,RS2を使用する。
ット番号指定部54から与えられる読み出しスロット番
号RS1,RS2を使用する。
【0053】以上のように、Iピクチャ及びPピクチャ
の場合には一定の順序のスロットから、Bピクチャの場
合には第2のスロット番号指定部54によって指定され
たスロットから読み出せば良いので、データ読み出し部
41の動作は非常に単純である。
の場合には一定の順序のスロットから、Bピクチャの場
合には第2のスロット番号指定部54によって指定され
たスロットから読み出せば良いので、データ読み出し部
41の動作は非常に単純である。
【0054】次に、書き込みスロット番号WS1,WS
2及び読み出しスロット番号RS1,RS2の各々の決
定方法について説明する。第1及び第2のスロット番号
指定部52,54の各々の動作は、おおまかにいえば、
スロット管理メモリ(SM)14からスロット番号を読
み出して出力するのみである。メモリ制御部55は、ス
ロット管理メモリ(SM)14からスロット番号を取り
出し、そのデータを別のアドレスに格納するのみであ
る。この別のアドレスに格納するときのアドレス計算は
非常に簡単であり、この格納によって、第2のスロット
番号指定部54が正しい順序で読み出しスロット番号R
S1,RS2を指定できるようになる。
2及び読み出しスロット番号RS1,RS2の各々の決
定方法について説明する。第1及び第2のスロット番号
指定部52,54の各々の動作は、おおまかにいえば、
スロット管理メモリ(SM)14からスロット番号を読
み出して出力するのみである。メモリ制御部55は、ス
ロット管理メモリ(SM)14からスロット番号を取り
出し、そのデータを別のアドレスに格納するのみであ
る。この別のアドレスに格納するときのアドレス計算は
非常に簡単であり、この格納によって、第2のスロット
番号指定部54が正しい順序で読み出しスロット番号R
S1,RS2を指定できるようになる。
【0055】スロット管理メモリ(SM)14の先頭N
+4ワードの内容は、0からN+3までのスロット番号
に初期化されている。書き込みポインタ(M1)51は
初期値0であり、読み出しポインタ(M2)53は初期
値Xである。ここに、Xは第3のフレームメモリ(FM
2)13のスロット数、すなわちN+4である。
+4ワードの内容は、0からN+3までのスロット番号
に初期化されている。書き込みポインタ(M1)51は
初期値0であり、読み出しポインタ(M2)53は初期
値Xである。ここに、Xは第3のフレームメモリ(FM
2)13のスロット数、すなわちN+4である。
【0056】第1のスロット番号指定部52は、スロッ
ト管理メモリ(SM)14から2個のスロット番号を読
み出し、それを書き込みスロット番号WS1,WS2と
して供給する。スロット管理メモリ(SM)14へ供給
される読み出しアドレスは、M1及びM1+1である。
第2のスロット番号指定部54は、スロット管理メモリ
(SM)14から2個のスロット番号を読み出し、それ
を読み出しスロット番号RS1,RS2として供給す
る。スロット管理メモリ(SM)14へ供給される読み
出しアドレスは、M2及びM2+1である。第1及び第
2のスロット番号指定部52,54は、Bピクチャを1
6ラインデコードする毎に動作し、I又はPピクチャを
デコードしている際には全く動作しない。
ト管理メモリ(SM)14から2個のスロット番号を読
み出し、それを書き込みスロット番号WS1,WS2と
して供給する。スロット管理メモリ(SM)14へ供給
される読み出しアドレスは、M1及びM1+1である。
第2のスロット番号指定部54は、スロット管理メモリ
(SM)14から2個のスロット番号を読み出し、それ
を読み出しスロット番号RS1,RS2として供給す
る。スロット管理メモリ(SM)14へ供給される読み
出しアドレスは、M2及びM2+1である。第1及び第
2のスロット番号指定部52,54は、Bピクチャを1
6ラインデコードする毎に動作し、I又はPピクチャを
デコードしている際には全く動作しない。
【0057】メモリ制御部55は、データ書き込み部3
5が書き込みを行なう際に、第1のスロット番号指定部
52が読み出すのと同様に、書き込みポインタ(M1)
51を用いてスロット管理メモリ(SM)14から2個
のスロット番号WS1,WS2を読み出す。この際にス
ロット管理メモリ(SM)14へ供給される読み出しア
ドレスは、M1及びM1+1である。次に、メモリ制御
部55は、書き込みロウ番号WROWとモード信号MO
DEとによって、現在書き込まれている2個のスロット
がそれぞれ画面の先頭から何番目に出力されなければな
らないかを決定して、2個のスロット番号WS1,WS
2をスロット管理メモリ(SM)14の中の別の位置へ
それぞれ格納する。具体的には、MODE=“FR(フ
レーム構造)”ならば、WS1の値をスロット管理メモ
リ(SM)14のアドレスM1+X−WROWの位置
に、WS2の値をスロット管理メモリ(SM)14のア
ドレスM1+X−WROW+Nの位置にそれぞれ格納す
る。MODE=“FD(フィールド構造)”ならば、W
S1の値をスロット管理メモリ(SM)14のアドレス
M1+Xの位置に、WS2の値をスロット管理メモリ
(SM)14のアドレスM1+X+1の位置にそれぞれ
格納する。
5が書き込みを行なう際に、第1のスロット番号指定部
52が読み出すのと同様に、書き込みポインタ(M1)
51を用いてスロット管理メモリ(SM)14から2個
のスロット番号WS1,WS2を読み出す。この際にス
ロット管理メモリ(SM)14へ供給される読み出しア
ドレスは、M1及びM1+1である。次に、メモリ制御
部55は、書き込みロウ番号WROWとモード信号MO
DEとによって、現在書き込まれている2個のスロット
がそれぞれ画面の先頭から何番目に出力されなければな
らないかを決定して、2個のスロット番号WS1,WS
2をスロット管理メモリ(SM)14の中の別の位置へ
それぞれ格納する。具体的には、MODE=“FR(フ
レーム構造)”ならば、WS1の値をスロット管理メモ
リ(SM)14のアドレスM1+X−WROWの位置
に、WS2の値をスロット管理メモリ(SM)14のア
ドレスM1+X−WROW+Nの位置にそれぞれ格納す
る。MODE=“FD(フィールド構造)”ならば、W
S1の値をスロット管理メモリ(SM)14のアドレス
M1+Xの位置に、WS2の値をスロット管理メモリ
(SM)14のアドレスM1+X+1の位置にそれぞれ
格納する。
【0058】図11及び図12は、スロット管理メモリ
(SM)14の更新過程を示している。ここでは、簡単
のためN=6とした。1フレームあたりのスロット数は
12である。スロット管理メモリ(SM)14は、18
個のスロット番号をアドレス0〜17の位置に格納でき
るだけの容量を持つ。ピクチャB2はフレーム構造、ピ
クチャB3はフィールド構造である。期間0は初期状態
であり、スロット管理メモリ(SM)14の先頭10ワ
ードが0から9までに初期化されている。
(SM)14の更新過程を示している。ここでは、簡単
のためN=6とした。1フレームあたりのスロット数は
12である。スロット管理メモリ(SM)14は、18
個のスロット番号をアドレス0〜17の位置に格納でき
るだけの容量を持つ。ピクチャB2はフレーム構造、ピ
クチャB3はフィールド構造である。期間0は初期状態
であり、スロット管理メモリ(SM)14の先頭10ワ
ードが0から9までに初期化されている。
【0059】期間1は、ピクチャB2の最初の16ライ
ンのデコード開始時点である。このとき、書き込みは、
第3のフレームメモリ(FM2)13の10個のスロッ
トのうち書き込みポインタ(M1)51が指し示すアド
レスに対応する2個のスロット、つまりスロット0及び
1を使用する。また、メモリ制御部55は、その使用し
たスロット番号0と1とを、矢印で示される別アドレス
10,16の位置に格納する。以下、期間2、3、4と
デコードが進んでいく。期間5にB2トップフィールド
の画像出力が開始され、この時点での読み出しポインタ
(M2)53が指し示すアドレスに対応する2個のスロ
ット、つまりスロット0及び2から読み出しを行なう。
ところで、期間0では読み出しポインタ(M2)53が
指し示すアドレスのスロット番号は不定であったが、期
間5では読み出しポインタ(M2)53が指し示すアド
レスにはメモリ制御部55によってスロット番号が既に
格納されている。そして、スロット0、2ともB2トッ
プフィールドのデータが格納されており、スロット0は
最初の8ライン、スロット2は次の8ラインである。つ
まり、期間5では、B2トップフィールドの16ライン
分のデータを正しく読み出せている。このように書き込
み時のメモリ制御部55の動作によって、読み出しが正
しい順番で行なわれるようにスロット管理メモリ(S
M)14が書き換えられている。
ンのデコード開始時点である。このとき、書き込みは、
第3のフレームメモリ(FM2)13の10個のスロッ
トのうち書き込みポインタ(M1)51が指し示すアド
レスに対応する2個のスロット、つまりスロット0及び
1を使用する。また、メモリ制御部55は、その使用し
たスロット番号0と1とを、矢印で示される別アドレス
10,16の位置に格納する。以下、期間2、3、4と
デコードが進んでいく。期間5にB2トップフィールド
の画像出力が開始され、この時点での読み出しポインタ
(M2)53が指し示すアドレスに対応する2個のスロ
ット、つまりスロット0及び2から読み出しを行なう。
ところで、期間0では読み出しポインタ(M2)53が
指し示すアドレスのスロット番号は不定であったが、期
間5では読み出しポインタ(M2)53が指し示すアド
レスにはメモリ制御部55によってスロット番号が既に
格納されている。そして、スロット0、2ともB2トッ
プフィールドのデータが格納されており、スロット0は
最初の8ライン、スロット2は次の8ラインである。つ
まり、期間5では、B2トップフィールドの16ライン
分のデータを正しく読み出せている。このように書き込
み時のメモリ制御部55の動作によって、読み出しが正
しい順番で行なわれるようにスロット管理メモリ(S
M)14が書き換えられている。
【0060】次に、期間6に注目する。期間5までの書
き込みを順に追っていくと、スロット0から9まで、つ
まり第3のフレームメモリ(FM2)13の全てのスロ
ットに書き込みを行なったことになる。よって、期間6
から一度使用したスロットを再使用することになる。期
間6で書き込みポインタ(M1)51が指し示すアドレ
スは、その直前の期間5で読み出しポインタ(M2)5
3が指し示していたアドレスである。このように、書き
込みポインタ(M1)51が指し示すアドレスは、その
直前に読み出しポインタ(M2)53が指し示していた
アドレス、つまり既に読み出しが終了しているスロット
となるため、常に使用可能である。したがって、図10
中に読み出し、書き込みとも第3のフレームメモリ(F
M2)13を使用している期間(トップ2、ボトム2及
びトップ3の出力期間)があっても、問題はない。
き込みを順に追っていくと、スロット0から9まで、つ
まり第3のフレームメモリ(FM2)13の全てのスロ
ットに書き込みを行なったことになる。よって、期間6
から一度使用したスロットを再使用することになる。期
間6で書き込みポインタ(M1)51が指し示すアドレ
スは、その直前の期間5で読み出しポインタ(M2)5
3が指し示していたアドレスである。このように、書き
込みポインタ(M1)51が指し示すアドレスは、その
直前に読み出しポインタ(M2)53が指し示していた
アドレス、つまり既に読み出しが終了しているスロット
となるため、常に使用可能である。したがって、図10
中に読み出し、書き込みとも第3のフレームメモリ(F
M2)13を使用している期間(トップ2、ボトム2及
びトップ3の出力期間)があっても、問題はない。
【0061】ここで、例えばスロット0に注目すると、
スロット0のデータは期間5で読み出され、その直後の
期間6で再使用されている。このように、スロット0が
使用されていない期間はない。他のスロットも、初期状
態を除いてほとんど常に使用されているため、非常に効
率的なメモリ使用方法であることが分る。実際に、本発
明によれば、わずか半フレーム+4スロットのフレーム
メモリ(FM2)13でBピクチャのインターレース変
換を実現でき、メモリ容量の削減効果は絶大である。
スロット0のデータは期間5で読み出され、その直後の
期間6で再使用されている。このように、スロット0が
使用されていない期間はない。他のスロットも、初期状
態を除いてほとんど常に使用されているため、非常に効
率的なメモリ使用方法であることが分る。実際に、本発
明によれば、わずか半フレーム+4スロットのフレーム
メモリ(FM2)13でBピクチャのインターレース変
換を実現でき、メモリ容量の削減効果は絶大である。
【0062】図13〜図16は、図1のMPEGデコー
ダ10の詳細動作を示す図である。図13〜図16で
は、垂直帰線区間VBを利用して、画像のデコード開始
に影響がないようにしている。なお、図15及び図16
では、図11及び図12の中の対応期間の番号が括弧書
きで示されている。
ダ10の詳細動作を示す図である。図13〜図16で
は、垂直帰線区間VBを利用して、画像のデコード開始
に影響がないようにしている。なお、図15及び図16
では、図11及び図12の中の対応期間の番号が括弧書
きで示されている。
【0063】前に述べたように、VLD31は、16ラ
インの画像データのデコードを行なう前に一旦その動作
を停止し、割り込み信号INTの受信を待つ状態に入
る。VLD31の動作停止は、出力部16がデータを必
要とする前にデータ書き込み部35によってそのデータ
が書き潰されることがないようにするために必要であ
る。また、まだデコードが完了していないデータを出力
部16が誤って読み出すことを避ける意味もある。VL
D31の再起動のタイミングは、タイプ信号TYPE
と、書き込みロウ番号WROWと、割り込み信号INT
とに依存している。
インの画像データのデコードを行なう前に一旦その動作
を停止し、割り込み信号INTの受信を待つ状態に入
る。VLD31の動作停止は、出力部16がデータを必
要とする前にデータ書き込み部35によってそのデータ
が書き潰されることがないようにするために必要であ
る。また、まだデコードが完了していないデータを出力
部16が誤って読み出すことを避ける意味もある。VL
D31の再起動のタイミングは、タイプ信号TYPE
と、書き込みロウ番号WROWと、割り込み信号INT
とに依存している。
【0064】まず、TYPE=“I”又は“P”の場合
を説明する。ある画像フレームの最初の16ラインをデ
コードしようとしている場合には、書き込みロウ番号W
ROWが0となっている。WROW=0の場合には、ボ
トムフィールドの16ラインの出力の完了を待って、次
の16ラインの出力を開始する瞬間にVLD31は再起
動する。その他の場合には、書き込みロウ番号WROW
が0以外となっている。WROW≠0の場合には、出力
部16が16ラインを出力開始する瞬間、又は垂直帰線
区間VBが開始する瞬間にVLD31は再起動する。
を説明する。ある画像フレームの最初の16ラインをデ
コードしようとしている場合には、書き込みロウ番号W
ROWが0となっている。WROW=0の場合には、ボ
トムフィールドの16ラインの出力の完了を待って、次
の16ラインの出力を開始する瞬間にVLD31は再起
動する。その他の場合には、書き込みロウ番号WROW
が0以外となっている。WROW≠0の場合には、出力
部16が16ラインを出力開始する瞬間、又は垂直帰線
区間VBが開始する瞬間にVLD31は再起動する。
【0065】TYPE=“B”の場合には、垂直帰線区
間VBの開始の時、トップフィールドの16ライン(最
終16ラインを除く)の表示開始の時、又はボトムフィ
ールドの16ライン(最終16ラインを除く)の表示開
始の時に、VLD31は再起動する。また、Bピクチャ
のデコードが再開されるのと同一のタイミングで、第1
のスロット番号指定部52やメモリ制御部55は動作を
行なう。
間VBの開始の時、トップフィールドの16ライン(最
終16ラインを除く)の表示開始の時、又はボトムフィ
ールドの16ライン(最終16ラインを除く)の表示開
始の時に、VLD31は再起動する。また、Bピクチャ
のデコードが再開されるのと同一のタイミングで、第1
のスロット番号指定部52やメモリ制御部55は動作を
行なう。
【0066】図13及び図14に示すように、ピクチャ
I0及びピクチャP1をデコードして書き込みを行なう
場合には、まだ全く使用されていない領域に書き込みを
行なっていく。次のピクチャP4のデコードは、上記の
制御により、ピクチャI0のボトムフィールドのうちの
16ラインの出力の完了を待って、期間18に開始す
る。期間18では、第1のフレームメモリ(FM0)1
1への書き込みと読み出しとが同時に行なわれている
が、書き込みスロット(スロット0及び6)と読み出し
スロット(スロット8及び9)とが一致していないので
問題はない。スロット6のデータは、その直前の期間1
7で読み出されている。もしピクチャP4のデコードの
開始タイミングが期間17であるとピクチャI0のボト
ムフィールドのデータを正しく読み出せなくなることを
考えると、ピクチャP4のデコード開始時期を遅らせた
ことによる効果が分る。同様に、期間19でも、第1の
フレームメモリ(FM0)11におけるピクチャP4の
書き込みとピクチャI0の読み出しとの競合は生じな
い。
I0及びピクチャP1をデコードして書き込みを行なう
場合には、まだ全く使用されていない領域に書き込みを
行なっていく。次のピクチャP4のデコードは、上記の
制御により、ピクチャI0のボトムフィールドのうちの
16ラインの出力の完了を待って、期間18に開始す
る。期間18では、第1のフレームメモリ(FM0)1
1への書き込みと読み出しとが同時に行なわれている
が、書き込みスロット(スロット0及び6)と読み出し
スロット(スロット8及び9)とが一致していないので
問題はない。スロット6のデータは、その直前の期間1
7で読み出されている。もしピクチャP4のデコードの
開始タイミングが期間17であるとピクチャI0のボト
ムフィールドのデータを正しく読み出せなくなることを
考えると、ピクチャP4のデコード開始時期を遅らせた
ことによる効果が分る。同様に、期間19でも、第1の
フレームメモリ(FM0)11におけるピクチャP4の
書き込みとピクチャI0の読み出しとの競合は生じな
い。
【0067】次に、図15及び図16に移り、ピクチャ
B2及びピクチャB3のデコードに入る。この場合、ピ
クチャB2及びピクチャB3のデコード開始タイミング
は、垂直帰線区間VBの開始時に一致する。このタイミ
ングは、Iピクチャ及びPピクチャの場合と異なる。そ
して、前に説明したスロット管理メモリ(SM)14を
利用したコントロールが行なわれる。その結果、図15
及び図16に示すようなスロットに書き込み、読み出し
が行なわれる。期間31で読み出されているスロット0
は、その直前の期間30で書き込まれている。Bピクチ
ャの場合、基本的にあるスロットから読み出した期間の
1又は2期間後にそのスロットに書き込みが行なわれて
いるため、データが書き潰されることなく出力される。
そして、Bピクチャ用に使用されているスロット数は、
1フレーム分の12よりも少ない10スロットで十分で
ある。
B2及びピクチャB3のデコードに入る。この場合、ピ
クチャB2及びピクチャB3のデコード開始タイミング
は、垂直帰線区間VBの開始時に一致する。このタイミ
ングは、Iピクチャ及びPピクチャの場合と異なる。そ
して、前に説明したスロット管理メモリ(SM)14を
利用したコントロールが行なわれる。その結果、図15
及び図16に示すようなスロットに書き込み、読み出し
が行なわれる。期間31で読み出されているスロット0
は、その直前の期間30で書き込まれている。Bピクチ
ャの場合、基本的にあるスロットから読み出した期間の
1又は2期間後にそのスロットに書き込みが行なわれて
いるため、データが書き潰されることなく出力される。
そして、Bピクチャ用に使用されているスロット数は、
1フレーム分の12よりも少ない10スロットで十分で
ある。
【0068】上記の例では1フレームが12スロット
で、Bピクチャ用に10スロットを使用しているが、一
般に1フレームを2Nスロットとすると、Bピクチャ用
にN+4スロットを使用することによって全く同様に制
御可能である。なお、もちろんBピクチャ用にN+5以
上のスロット数を使用することも可能である。また、こ
こでは1スロットを画像8ライン分としたが、もっと大
きい単位での管理も可能である。
で、Bピクチャ用に10スロットを使用しているが、一
般に1フレームを2Nスロットとすると、Bピクチャ用
にN+4スロットを使用することによって全く同様に制
御可能である。なお、もちろんBピクチャ用にN+5以
上のスロット数を使用することも可能である。また、こ
こでは1スロットを画像8ライン分としたが、もっと大
きい単位での管理も可能である。
【0069】以上説明したように、図1のMPEGデコ
ーダ10は約2.5フレーム分のメモリを使用し、しか
も個々の回路ブロックの動作は非常に簡単である。
ーダ10は約2.5フレーム分のメモリを使用し、しか
も個々の回路ブロックの動作は非常に簡単である。
【0070】
【発明の効果】以上説明してきたとおり、本発明によれ
ば、データメモリを複数個のスロットに分割し、スロッ
ト管理メモリに記憶されたスロット番号を用いてデータ
メモリの読み書きを制御することとしたので、約半フレ
ーム分のメモリでBピクチャのインターレース変換を実
現でき、MPEGデコーダが有するフレームメモリの容
量が削減される。
ば、データメモリを複数個のスロットに分割し、スロッ
ト管理メモリに記憶されたスロット番号を用いてデータ
メモリの読み書きを制御することとしたので、約半フレ
ーム分のメモリでBピクチャのインターレース変換を実
現でき、MPEGデコーダが有するフレームメモリの容
量が削減される。
【図1】本発明に係るMPEGデコーダの具体例を示す
ブロック図である。
ブロック図である。
【図2】図1中の第1のフレームメモリの内部構成を示
す概念図である。
す概念図である。
【図3】図1中の第2のフレームメモリの内部構成を示
す概念図である。
す概念図である。
【図4】図1中の第3のフレームメモリの内部構成を示
す概念図である。
す概念図である。
【図5】図1中のスロット管理メモリの内部構成を示す
概念図である。
概念図である。
【図6】図1中のデコード部の内部構成を示すブロック
図である。
図である。
【図7】図1中の出力部の内部構成を示すブロック図で
ある。
ある。
【図8】図1中の制御部の内部構成を示すブロック図で
ある。
ある。
【図9】図1中のデコード部の概略動作を示す図であ
る。
る。
【図10】図1中の出力部の概略動作を示す図である。
【図11】図1中のスロット管理メモリの更新過程を示
す図である。
す図である。
【図12】図11に続く図である。
【図13】図1のMPEGデコーダの詳細動作を示す図
である。
である。
【図14】図13に続く図である。
【図15】図14に続く図である。
【図16】図15に続く図である。
10 MPEGデコーダ 11 第1のフレームメモリ(FM0) 12 第2のフレームメモリ(FM1) 13 第3のフレームメモリ(FM2) 14 スロット管理メモリ(SM) 15 デコード部 16 出力部 21 アドレスバス 22 データバス 30 データ処理部 31 可変長復号器(VLD) 32 逆量子化器(IQ)と、 33 逆離散コサイン変換器(IDCT) 34 動き補償器(MC) 35 データ書き込み部 36 メモリ選択レジスタ 37 ロウカウンタ 41 データ読み出し部 42 メモリ選択レジスタ 43 ロウカウンタ 44 ボーダーカラーレジスタ 51 書き込みポインタ(M1) 52 第1のスロット番号指定部 53 読み出しポインタ(M2) 54 第2のスロット番号指定部 55 メモリ制御部 61 アドレスバス 62 データバス IN 入力ピクチャ INT 割り込み信号 MODE モード信号 OUT 出力ピクチャ RROW 読み出しロウ番号 RS1,RS2 読み出しスロット番号 TYPE タイプ信号 WROW 書き込みロウ番号 WS1,WS2 書き込みスロット番号
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ウィリアム ブレント ウィルソン シンガポール国 1441 ジャラン シンガ 17
Claims (1)
- 【請求項1】 N+4個のスロットを有するデータメモ
リと、 0からN+3までに初期化された先頭のN+4個のスロ
ット番号を含む2N+6個のスロット番号を記憶するた
めのスロット管理メモリと、 初期値0を有する書き込みポインタと、 初期値N+4を有する読み出しポインタと、 前記データメモリのN+4個のスロットのうちの指定さ
れた2個のスロットにそれぞれデータを書き込むための
データ書き込み部と、 前記データメモリのN+4個のスロットのうちの指定さ
れた2個のスロットからそれぞれデータを読み出すため
のデータ読み出し部と、 前記書き込みポインタの値と、該書き込みポインタの値
に1を加えた値とを各々アドレスとして前記スロット管
理メモリから2個のスロット番号を読み出し、該読み出
した2個のスロット番号を前記データ書き込み部へ供給
するための第1のスロット番号指定部と、 前記データメモリのスロットの読み出し順序を予測し
て、前記データ書き込み部へ供給された2個のスロット
番号を前記スロット管理メモリの中の別の位置へそれぞ
れ格納し、かつ前記書き込みポインタを2だけ増加させ
るためのメモリ制御部と、 前記読み出しポインタの値と、該読み出しポインタの値
に1を加えた値とを各々アドレスとして前記スロット管
理メモリから2個のスロット番号を読み出し、該読み出
した2個のスロット番号を前記データ読み出し部へ供給
し、かつ前記読み出しポインタを2だけ増加させるため
の第2のスロット番号指定部とを備えたことを特徴とす
る画像処理装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3607996A JP3307822B2 (ja) | 1995-03-01 | 1996-02-23 | 画像処理装置 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4202795 | 1995-03-01 | ||
JP7-42027 | 1995-03-01 | ||
JP3607996A JP3307822B2 (ja) | 1995-03-01 | 1996-02-23 | 画像処理装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH08298666A true JPH08298666A (ja) | 1996-11-12 |
JP3307822B2 JP3307822B2 (ja) | 2002-07-24 |
Family
ID=26375107
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3607996A Expired - Fee Related JP3307822B2 (ja) | 1995-03-01 | 1996-02-23 | 画像処理装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3307822B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2004008776A1 (ja) * | 2002-07-15 | 2004-01-22 | Matsushita Electric Industrial Co., Ltd. | 動画像符号化装置及び動画像復号化装置 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104639176B (zh) * | 2013-11-08 | 2018-02-13 | 上海华虹集成电路有限责任公司 | Bmc信号的异步解码器及方法 |
-
1996
- 1996-02-23 JP JP3607996A patent/JP3307822B2/ja not_active Expired - Fee Related
Cited By (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2004008776A1 (ja) * | 2002-07-15 | 2004-01-22 | Matsushita Electric Industrial Co., Ltd. | 動画像符号化装置及び動画像復号化装置 |
US7742523B2 (en) | 2002-07-15 | 2010-06-22 | Panasonic Corporation | Moving picture coding apparatus and moving picture decoding apparatus |
US7760803B2 (en) | 2002-07-15 | 2010-07-20 | Panasonic Corporation | Moving picture encoding device and moving picture decoding device |
US8139637B2 (en) | 2002-07-15 | 2012-03-20 | Panasonic Corporation | Moving picture coding apparatus and moving picture decoding apparatus |
US8989264B2 (en) | 2002-07-15 | 2015-03-24 | Panasonic Intellectual Property Corporation Of America | Moving picture coding apparatus and moving picture decoding apparatus |
US9001891B2 (en) | 2002-07-15 | 2015-04-07 | Panasonic Intellectual Property Corporation Of America | Moving picture coding apparatus and moving picture decoding apparatus |
US9398305B2 (en) | 2002-07-15 | 2016-07-19 | Godo Kaisha Ip Bridge 1 | Moving picture coding apparatus and moving picture decoding apparatus |
US9402081B2 (en) | 2002-07-15 | 2016-07-26 | Godo Kaisha Ip Bridge 1 | Moving picture coding apparatus and moving picture decoding apparatus |
US9420301B2 (en) | 2002-07-15 | 2016-08-16 | Godo Kaisha Ip Bridge 1 | Moving picture coding apparatus and moving picture decoding apparatus |
US9473781B2 (en) | 2002-07-15 | 2016-10-18 | Godo Kaisha Ip Bridge 1 | Moving picture coding apparatus and moving picture decoding apparatus |
US9479790B2 (en) | 2002-07-15 | 2016-10-25 | Godo Kaisha Ip Bridge 1 | Moving picture coding apparatus and moving picture decoding apparatus |
US9906806B2 (en) | 2002-07-15 | 2018-02-27 | Godo Kaisha Ip Bridge 1 | Moving picture coding apparatus and moving picture decoding apparatus |
US9936210B2 (en) | 2002-07-15 | 2018-04-03 | Godo Kaisha Ip Bridge 1 | Moving picture coding apparatus and moving picture decoding apparatus |
US9942561B2 (en) | 2002-07-15 | 2018-04-10 | Godo Kaisha Ip Bridge 1 | Moving picture coding apparatus and moving picture decoding apparatus |
US10230971B2 (en) | 2002-07-15 | 2019-03-12 | Godo Kaisha Ip Bridge 1 | Moving picture coding apparatus and moving picture decoding apparatus |
Also Published As
Publication number | Publication date |
---|---|
JP3307822B2 (ja) | 2002-07-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3943129B2 (ja) | 3:2のプルダウンで映像をデコードしそして表示するメモリ利用法 | |
KR100376207B1 (ko) | 비디오신장프로세서에있어서디램(dram)의효율적인어드레싱을행하기위한방법및장치 | |
US6104416A (en) | Tiling in picture memory mapping to minimize memory bandwidth in compression and decompression of data sequences | |
US5841475A (en) | Image decoding with dedicated bidirectional picture storage and reduced memory requirements | |
US6320909B1 (en) | Picture decoding and display unit including a memory having reduce storage capacity for storing pixel data | |
US5729303A (en) | Memory control system and picture decoder using the same | |
US5754243A (en) | Letter-box transformation device | |
US5929911A (en) | Multiformat reduced memory MPEG-2 compliant decoder | |
EP1147671B1 (en) | Method and apparatus for performing motion compensation in a texture mapping engine | |
JP3141772B2 (ja) | Mpeg復号化器及びその復号化方法 | |
KR100472564B1 (ko) | 화상처리장치 | |
JP4879381B2 (ja) | 画像復号化方法および画像復号化装置 | |
US6064803A (en) | Image information decoder with a reduced capacity frame memory | |
JP4702967B2 (ja) | 画像復号化方法および画像処理装置 | |
JPH07184214A (ja) | 画像処理システム | |
JP3307822B2 (ja) | 画像処理装置 | |
JP2863096B2 (ja) | 並列処理による画像復号装置 | |
JPH10145237A (ja) | 圧縮データ復号装置 | |
JP3307856B2 (ja) | 画像処理装置 | |
JP4769268B2 (ja) | Mpegビデオ復号器及びmpegビデオ復号方法 | |
JPH08163575A (ja) | 画像復号方法および装置 | |
JP3262464B2 (ja) | 画像復号化装置 | |
JPH114443A (ja) | 情報処理装置 | |
Wang et al. | SDRAM bus schedule of HDTV video decoder | |
KR100269427B1 (ko) | 프레임메모리에있어서어드레스발생방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090517 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100517 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110517 Year of fee payment: 9 |
|
LAPS | Cancellation because of no payment of annual fees |