JPH08298417A - 可変減衰回路 - Google Patents
可変減衰回路Info
- Publication number
- JPH08298417A JPH08298417A JP10095395A JP10095395A JPH08298417A JP H08298417 A JPH08298417 A JP H08298417A JP 10095395 A JP10095395 A JP 10095395A JP 10095395 A JP10095395 A JP 10095395A JP H08298417 A JPH08298417 A JP H08298417A
- Authority
- JP
- Japan
- Prior art keywords
- variable attenuator
- converter
- attenuation
- control voltage
- variable
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Control Of Amplification And Gain Control (AREA)
Abstract
(57)【要約】
【目的】ＣＰＵからの制御電圧で駆動させる可変減衰器
において、Ｄ／Ａコンバータのビット数が足りない場合
でも、誤差が少ない制御が可能な可変減衰回路を提供す
ること。 【構成】ＰＩＮダイオードを用いた可変減衰器３の減衰
量をＣＰＵ４より出力されるディジタル信号を８ビット
のＤ／Ａコンバータ５でアナログ電圧にして制御電圧１
０を得ている。また、Ｄ／Ａコンバータ５と可変減衰器
３との間には、抵抗６とコンデンサ７とで構成させるロ
ーパスフィルタが設けられている。
において、Ｄ／Ａコンバータのビット数が足りない場合
でも、誤差が少ない制御が可能な可変減衰回路を提供す
ること。 【構成】ＰＩＮダイオードを用いた可変減衰器３の減衰
量をＣＰＵ４より出力されるディジタル信号を８ビット
のＤ／Ａコンバータ５でアナログ電圧にして制御電圧１
０を得ている。また、Ｄ／Ａコンバータ５と可変減衰器
３との間には、抵抗６とコンデンサ７とで構成させるロ
ーパスフィルタが設けられている。
Description
【０００１】
【産業上の利用分野】本発明は、マイクロ波帯等の高周
波帯においてレベルを変化させる際に使用するＰＩＮダ
イオードを用いた可変減衰回路に関し、特に、減衰量制
御をＣＰＵからのディジタル信号をＤ／Ａコンバータで
アナログ信号に変換した後ＰＩＮダイオードを制御する
可変減衰回路に関するものである。
波帯においてレベルを変化させる際に使用するＰＩＮダ
イオードを用いた可変減衰回路に関し、特に、減衰量制
御をＣＰＵからのディジタル信号をＤ／Ａコンバータで
アナログ信号に変換した後ＰＩＮダイオードを制御する
可変減衰回路に関するものである。
【０００２】
【従来の技術】従来この種の可変減衰回路（例えば、特
開平１−２１３０１６号公報に記載）では、図３に示す
ごとく、ＰＩＮダイオードを用いた可変減衰器３の制御
電圧１０をＣＰＵ４からのディジタル出力をＤ／Ａコン
バータ８でアナログ信号に変換して得られていた。この
種のＰＩＮダイオード可変減衰器は、ダイオード自身の
印加電圧対抵抗値の特性が非直線であるため、制御電圧
対減衰量の特性が非直線性を有することとなる。よっ
て、Ｄ／Ａコンバータ８を使用して減衰量を制御する場
合は、可変減衰器３の制御電圧対減衰量の特性をみて一
定の制御電圧に対して減衰量の変化する変化量が最も大
きい場合に対して制御誤差が所要の特性を得るような大
きなビット数のＤ／Ａコンバータ８を使用する必要があ
った。本図の場合には、１２ビットのＤ／Ａコンバータ
８を使用していた。
開平１−２１３０１６号公報に記載）では、図３に示す
ごとく、ＰＩＮダイオードを用いた可変減衰器３の制御
電圧１０をＣＰＵ４からのディジタル出力をＤ／Ａコン
バータ８でアナログ信号に変換して得られていた。この
種のＰＩＮダイオード可変減衰器は、ダイオード自身の
印加電圧対抵抗値の特性が非直線であるため、制御電圧
対減衰量の特性が非直線性を有することとなる。よっ
て、Ｄ／Ａコンバータ８を使用して減衰量を制御する場
合は、可変減衰器３の制御電圧対減衰量の特性をみて一
定の制御電圧に対して減衰量の変化する変化量が最も大
きい場合に対して制御誤差が所要の特性を得るような大
きなビット数のＤ／Ａコンバータ８を使用する必要があ
った。本図の場合には、１２ビットのＤ／Ａコンバータ
８を使用していた。
【０００３】
【発明が解決しようとする課題】しかしながら、この従
来の可変減衰器は、大きいビット数のＤ／Ａコンバータ
を使用するため、小型，低消費電力化に対して不利とな
る問題点があり、また通常ディジタルビット数が８ビッ
ト程度のＤ／Ａコンバータであれば普通のＣＰＵに内蔵
されたものが使用できるのに対して８ビットを越えると
簡易なＣＰＵが使えないという問題も有する。
来の可変減衰器は、大きいビット数のＤ／Ａコンバータ
を使用するため、小型，低消費電力化に対して不利とな
る問題点があり、また通常ディジタルビット数が８ビッ
ト程度のＤ／Ａコンバータであれば普通のＣＰＵに内蔵
されたものが使用できるのに対して８ビットを越えると
簡易なＣＰＵが使えないという問題も有する。
【０００４】図４は、ＰＩＮダイオード可変減衰器のワ
トキンスジョンソン社のＷＪ−Ｃ３０の制御電圧と減衰
量の特性を示す（ワトキンスジョンソンカンパニー ア
ールエフ エンド マイクロウェーブ コンポーネント
デザイナーズ ハンドブック ＷＡＴＯＫＩＮＳ−Ｊ
ＯＨＮＳＯＮ ＣＯＭＰＡＮＹ ＲＦ ＡＮＤ ＭＩＣ
ＲＯＷＡＶＥ ＣＯＭＰＯＮＥＮＴＳ ＤＥＳＩＧＮＥ
ＲＳ’ ＨＡＮＤＢＯＯＫ記載）。本図において、傾き
の小さい所と大きい所の差が大きいため、制御誤差が小
さいことが要求される場合には、ビット数の大きいＤ／
Ａコンバータを使用する必要がある。
トキンスジョンソン社のＷＪ−Ｃ３０の制御電圧と減衰
量の特性を示す（ワトキンスジョンソンカンパニー ア
ールエフ エンド マイクロウェーブ コンポーネント
デザイナーズ ハンドブック ＷＡＴＯＫＩＮＳ−Ｊ
ＯＨＮＳＯＮ ＣＯＭＰＡＮＹ ＲＦ ＡＮＤ ＭＩＣ
ＲＯＷＡＶＥ ＣＯＭＰＯＮＥＮＴＳ ＤＥＳＩＧＮＥ
ＲＳ’ ＨＡＮＤＢＯＯＫ記載）。本図において、傾き
の小さい所と大きい所の差が大きいため、制御誤差が小
さいことが要求される場合には、ビット数の大きいＤ／
Ａコンバータを使用する必要がある。
【０００５】本問題の解決方法の一つに可変減衰器の非
直線性をリニアライザーを使用して改善した後に、Ｄ／
Ａコンバータを使用する事が考えられる。例えば、前述
のワトキンスジョンソン社のＪＷ−Ｇ３０の例では、Ｗ
Ｊ−Ｇ３０の特性を直線化するリニアライザーＷＪ−Ｌ
Ｇ３０がある。しかしながら、前述のリニアライザー
は、一般的には温度変動特性を有しており、温度変化に
よる制御誤差が許容できない場合は、使用できず、ま
た、もし使用する場合には難しい温度補償が必要となる
問題を有していた。
直線性をリニアライザーを使用して改善した後に、Ｄ／
Ａコンバータを使用する事が考えられる。例えば、前述
のワトキンスジョンソン社のＪＷ−Ｇ３０の例では、Ｗ
Ｊ−Ｇ３０の特性を直線化するリニアライザーＷＪ−Ｌ
Ｇ３０がある。しかしながら、前述のリニアライザー
は、一般的には温度変動特性を有しており、温度変化に
よる制御誤差が許容できない場合は、使用できず、ま
た、もし使用する場合には難しい温度補償が必要となる
問題を有していた。
【０００６】
【課題を解決するための手段】本発明は、ＰＩＮダイオ
ードを用いた可変減衰器で、該可変減衰器の減衰量をＣ
ＰＵより出力させるディジタル信号をＮビット（Ｎ：正
の整数）のＤ／Ａコンバータでアナログ電圧に変換して
制御する可変減衰回路において、前記ＣＰＵは、前記可
変減衰器の所定の減衰量を与える制御電圧を前記Ｄ／Ａ
コンバータの１ビットあたりの制御電圧で除算した値の
小数点を切り上げおよび切り換えてした２つの整数ビッ
トＡ，Ｂを算出し、前記整数ビットＡ，Ｂを各々所定の
個数Ｌ，Ｍ（Ｌ，Ｍ：正の整数）だけ１フレーム内に包
含した前記ディジタル信号を発生し、繰り返し前記Ｄ／
Ａコンバータに出力している。
ードを用いた可変減衰器で、該可変減衰器の減衰量をＣ
ＰＵより出力させるディジタル信号をＮビット（Ｎ：正
の整数）のＤ／Ａコンバータでアナログ電圧に変換して
制御する可変減衰回路において、前記ＣＰＵは、前記可
変減衰器の所定の減衰量を与える制御電圧を前記Ｄ／Ａ
コンバータの１ビットあたりの制御電圧で除算した値の
小数点を切り上げおよび切り換えてした２つの整数ビッ
トＡ，Ｂを算出し、前記整数ビットＡ，Ｂを各々所定の
個数Ｌ，Ｍ（Ｌ，Ｍ：正の整数）だけ１フレーム内に包
含した前記ディジタル信号を発生し、繰り返し前記Ｄ／
Ａコンバータに出力している。
【０００７】
【作用】ＣＰＵからの減衰量制御を一定間隔で変化させ
る事で、リニアライザーを使用する事なく、制御誤差を
小さくする事が可能となる。
る事で、リニアライザーを使用する事なく、制御誤差を
小さくする事が可能となる。
【０００８】
【実施例】次に、本発明を図面を参照して説明する。図
１は本発明の一実施例の系統図であり、図３の従来構成
と同一部分には同一符号を付してある。ここで可変減衰
器３は、先に説明したＷＪ−Ｇ３０を用いている。
１は本発明の一実施例の系統図であり、図３の従来構成
と同一部分には同一符号を付してある。ここで可変減衰
器３は、先に説明したＷＪ−Ｇ３０を用いている。
【０００９】いまＤ／Ａコンバータ５は、８ビットのデ
ィジタル信号を扱い、００ｈからＦＦｈまで変えた時に
０Ｖから１５Ｖ変わるように設定してあるものとする。
仮にいま１０ｄＢの減衰量を実現したいとすると図４の
特性例から、制御電圧は４．５Ｖ加える必要がある。
ィジタル信号を扱い、００ｈからＦＦｈまで変えた時に
０Ｖから１５Ｖ変わるように設定してあるものとする。
仮にいま１０ｄＢの減衰量を実現したいとすると図４の
特性例から、制御電圧は４．５Ｖ加える必要がある。
【００１０】この場合、図４の特性を予めＣＰＵ４に記
憶しておくことにより所要の減衰量に対する制御電圧が
容易に得られる。
憶しておくことにより所要の減衰量に対する制御電圧が
容易に得られる。
【００１１】１ビット当りの電圧は、 １５Ｖ／（２8 ビット）＝５８．５９×１０-3（Ｖ／ビット）…（１） であるため、４．５Ｖを出力させるためには、 ４．５Ｖ／５８．５９×１０-3＝７６．８（ビット） …（２） となり、７６．８をＤ／Ａコンバータ５に入力させれば
４．５Ｖが出力されるが、実際にはデータは整数のた
め、四捨五入して７７（４Ｄｈ）を入力すると変換誤差
が発生することになり、また、減衰量が大きい場合は、
非直線性が大きくなるため、更に変換誤差が大きくな
る。
４．５Ｖが出力されるが、実際にはデータは整数のた
め、四捨五入して７７（４Ｄｈ）を入力すると変換誤差
が発生することになり、また、減衰量が大きい場合は、
非直線性が大きくなるため、更に変換誤差が大きくな
る。
【００１２】よって本発明では、８ビットのＤ／Ａコン
バータ５の入力を計算で求められるビットの小数点以下
を切りすて及び切り上げされた値すなわち、７６ビット
（４ｃｈ）と７７ビット（４ｄｈ）のデータを用いて平
均化処理することにより１２ビットのＤ／Ａコンバータ
５相当の制御誤差に抑える事ができる。
バータ５の入力を計算で求められるビットの小数点以下
を切りすて及び切り上げされた値すなわち、７６ビット
（４ｃｈ）と７７ビット（４ｄｈ）のデータを用いて平
均化処理することにより１２ビットのＤ／Ａコンバータ
５相当の制御誤差に抑える事ができる。
【００１３】図２にＤ／Ａコンバータ５入力するデータ
例とＤ／Ａコンバータ５から出力される電圧例を示す。
本図において、ＣＰＵ４から出力されたデータは、Ｄ／
Ａコンバータ５に入力されて電圧に変換される。その
時、ＣＰＵ４から出力されたデータは、Ｄ／Ａコンバー
タ５に入力されて電圧に変換される。その時、ＣＰＵ４
から出力するデータを１６個を１フレームにして、４ｃ
ｈのデータを３個，４ｄｈのデータを１３個として図の
ように繰り返す。図２に１フレームのデータ内容例を示
す。
例とＤ／Ａコンバータ５から出力される電圧例を示す。
本図において、ＣＰＵ４から出力されたデータは、Ｄ／
Ａコンバータ５に入力されて電圧に変換される。その
時、ＣＰＵ４から出力されたデータは、Ｄ／Ａコンバー
タ５に入力されて電圧に変換される。その時、ＣＰＵ４
から出力するデータを１６個を１フレームにして、４ｃ
ｈのデータを３個，４ｄｈのデータを１３個として図の
ように繰り返す。図２に１フレームのデータ内容例を示
す。
【００１４】その結果Ｄ／Ａコンバータ５の出力に接続
された抵抗６とコンデンサ７で構成されたローパスフィ
ルタによってその高周波成分が除去され、平均値のＤＣ
成分が可変減衰器３に印加される。
された抵抗６とコンデンサ７で構成されたローパスフィ
ルタによってその高周波成分が除去され、平均値のＤＣ
成分が可変減衰器３に印加される。
【００１５】その時の平均値は、次のとおりとなる。
【００１６】 （４．４５３＋４．５１２×４＋４．４５３＋４．５１２×４ ＋４．４５３＋４．５１２×５）／１６＝４．５ …（３） よって、８ビットのＤ／Ａコンバータでは出力できなか
った４．５Ｖが設定できるため、減衰量１０ｄＢが実現
出来る。このように、８ビットのＤ／Ａコンバータ５を
用いて１２ビットのＤ／Ａコンバータ８相当の制御がで
きるため、非直線性による制御誤差を小さく事ができ
る。
った４．５Ｖが設定できるため、減衰量１０ｄＢが実現
出来る。このように、８ビットのＤ／Ａコンバータ５を
用いて１２ビットのＤ／Ａコンバータ８相当の制御がで
きるため、非直線性による制御誤差を小さく事ができ
る。
【００１７】そのため、８ビットのＤ／Ａコンバータ５
が内蔵されたＣＰＵ４を使用すれば、機器の小型化が可
能である。
が内蔵されたＣＰＵ４を使用すれば、機器の小型化が可
能である。
【００１８】以上説明した実施例では、８ビットのＣＰ
Ｕと１２ビットのＣＰＵを用いたが、これに限定される
ものではない。すなわち、所定の減衰量を与える制御電
圧を、小さいビットのＤ／Ａコンバータの１ビットあた
りの制御電圧で除算した値の小数点を切り上げおよび切
り換えした２つの整数ビットをＡ，Ｂとすると、この整
数ビットを下記式で計算し、 （Ａ・Ｌ＋Ｂ・Ｍ）／（Ｌ＋Ｍ） …（１） 前記所定の減衰量を与える制御電圧となるようＬ，Ｍを
求めることでよい。但し、Ｌ，Ｍは少なくとも前述の小
さいビットのＤ／Ａコンバータのビット数をＮとする
と、Ｎよりも大きなＫビットのＤ／Ａコンバータ相当の
制御誤差を得るためには Ｌ＋Ｍ≧２(K-N) …（２） となるよな値とする必要がある。
Ｕと１２ビットのＣＰＵを用いたが、これに限定される
ものではない。すなわち、所定の減衰量を与える制御電
圧を、小さいビットのＤ／Ａコンバータの１ビットあた
りの制御電圧で除算した値の小数点を切り上げおよび切
り換えした２つの整数ビットをＡ，Ｂとすると、この整
数ビットを下記式で計算し、 （Ａ・Ｌ＋Ｂ・Ｍ）／（Ｌ＋Ｍ） …（１） 前記所定の減衰量を与える制御電圧となるようＬ，Ｍを
求めることでよい。但し、Ｌ，Ｍは少なくとも前述の小
さいビットのＤ／Ａコンバータのビット数をＮとする
と、Ｎよりも大きなＫビットのＤ／Ａコンバータ相当の
制御誤差を得るためには Ｌ＋Ｍ≧２(K-N) …（２） となるよな値とする必要がある。
【００１９】
【発明の効果】以上説明したように本発明は、小さいビ
ット数のＤ／Ａコンバータを使用しても、非直線性を有
する可変減衰回路の制御誤差を小さくする事ができるた
め、低コストの可変減衰回路が実現できる。
ット数のＤ／Ａコンバータを使用しても、非直線性を有
する可変減衰回路の制御誤差を小さくする事ができるた
め、低コストの可変減衰回路が実現できる。
【図１】本発明の可変減衰回路の一実施例のブロック図
である。
である。
【図２】図１に使用する可変減衰器の一例を示す図、Ｃ
ＰＵの出力データの一例と、Ｄ／Ａコンバータの出力電
圧を示す図である。
ＰＵの出力データの一例と、Ｄ／Ａコンバータの出力電
圧を示す図である。
【図３】従来の可変減衰回路の構成を示すブロック図で
ある。
ある。
【図４】可変減衰器の減衰量対制御電圧の特性を示す図
である。
である。
１ 入力端子 ２ 出力端子 ３ 可変減衰器 ４ ＣＰＵ ５ Ｄ／Ａコンバータ ６ 抵抗 ７ コンデンサ ８ Ｄ／Ａコンバータ（１２ビット） １０ 制御電圧
Claims (5)
- 【請求項１】 ＰＩＮダイオードを用いた可変減衰器
で、該可変減衰器の減衰量をＣＰＵより出力されるディ
ジタル信号をＮビット（Ｎ：正の整数）のＤ／Ａコンバ
ータでアナログ電圧に変換して制御する可変減衰回路に
おいて、前記ＣＰＵは、前記可変減衰器の所定の減衰量
を与える制御電圧を前記Ｄ／Ａコンバータの１ビットあ
たりの制御電圧で除算した値の小数点を切り上げおよび
切り下げした２つの整数ビットＡ，Ｂを算出し、前記整
数ビットＡ，Ｂを各々所定の個数Ｌ，Ｍ（Ｌ，Ｍ：正の
整数）だけ、１フレーム内に包含した前記ディジタル信
号を発生し、繰り返し前記Ｄ／Ａコンバータに出力する
ことを特徴とする可変減衰回路。 - 【請求項２】 前記可変減衰器は、Ｄ／Ａコンバータの
出力にローパスフィルタを具備し、平均化処理すること
を特徴とする請求項１記載の可変減衰回路。 - 【請求項３】 前記所定の減衰量を与える制御電圧は、
前記可変減衰器の減衰量対制御電圧の特性を予め記憶し
て得られることを特徴とする請求項１記載の可変減衰回
路。 - 【請求項４】 前記可変減衰回路は、前記整数ビット
Ａ，Ｂと前記個数Ｌ，Ｍとに基づき （Ａ・Ｌ＋Ｂ・Ｍ）／（Ｌ＋Ｍ） の計算により前記所定の減衰量を与える制御電圧を発生
するよう前記Ｌ，Ｍが決められることを特徴とする請求
項１記載の可変減衰回路。 - 【請求項５】 前記個数Ｌ，Ｍは、前記Ｄ／Ａコンバー
タが、前記Ｄ／Ａコンバータのビット数Ｎよりも大きな
ビット数Ｋ相当の制御誤差を得るため Ｌ＋Ｍ≧２(K-N) の関係を満足することを特徴とする請求項４記載の可変
減衰回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10095395A JPH08298417A (ja) | 1995-04-25 | 1995-04-25 | 可変減衰回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10095395A JPH08298417A (ja) | 1995-04-25 | 1995-04-25 | 可変減衰回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08298417A true JPH08298417A (ja) | 1996-11-12 |
Family
ID=14287729
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10095395A Pending JPH08298417A (ja) | 1995-04-25 | 1995-04-25 | 可変減衰回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08298417A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007519265A (ja) * | 2003-08-04 | 2007-07-12 | インディアン・スペース・リサーチ・オーガニゼイション | ダイオードベースのｒｆ回路のための制御回路 |
| JP2010074395A (ja) * | 2008-09-17 | 2010-04-02 | Sharp Corp | Ｔｖ放送受信用チューナモジュール及びそれを備えたｔｖ放送受信機器 |
-
1995
- 1995-04-25 JP JP10095395A patent/JPH08298417A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007519265A (ja) * | 2003-08-04 | 2007-07-12 | インディアン・スペース・リサーチ・オーガニゼイション | ダイオードベースのｒｆ回路のための制御回路 |
| JP4851792B2 (ja) * | 2003-08-04 | 2012-01-11 | インディアン・スペース・リサーチ・オーガニゼイション | ダイオードベースのｒｆ回路のための制御回路 |
| JP2010074395A (ja) * | 2008-09-17 | 2010-04-02 | Sharp Corp | Ｔｖ放送受信用チューナモジュール及びそれを備えたｔｖ放送受信機器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| RU2159505C2 (ru) | Устройство и способ преобразования аналогового сигнала в цифровую форму, устройство и способ преобразования множества двоично-кодированных числовых отсчетов сигнала в аналоговый сигнал | |
| JPH11261764A (ja) | 可変ゲイン増幅装置 | |
| US20050231281A1 (en) | Class D amplifier | |
| US6317067B1 (en) | Pulse density modulation based digital-to-analog conversion | |
| JP2924373B2 (ja) | Ａ／ｄ変換回路 | |
| US6388510B2 (en) | Transconductance-capacitance filter system | |
| TWI495270B (zh) | 混合式數位類比轉換器與其方法 | |
| US6677876B1 (en) | Differential sigma-delta DAC with dynamic spectral shaping | |
| US5323156A (en) | Delta-sigma analog-to-digital converter | |
| JPH08298417A (ja) | 可変減衰回路 | |
| KR20060048895A (ko) | 수직 블랭킹 인터럽트를 이용하여 온도 변화를 조정하는ａｄｃ 캘리브레이션 | |
| JP2599634Y2 (ja) | ディザー回路付きａｄ変換回路 | |
| US20080012633A1 (en) | Digital controlled filter system and filtering method | |
| US7733256B2 (en) | Analog signal generator | |
| US4875044A (en) | Digital limiting circuit | |
| JPH01136016A (ja) | アナログ量計測装置 | |
| JP2003060504A (ja) | Ａ／ｄ変換装置およびａ／ｄコンバータ用誤差補正装置 | |
| JPH066227A (ja) | アナログ−デジタルコンバータ | |
| JP2004029411A (ja) | 表示装置 | |
| JPH06216688A (ja) | 定インピーダンス電圧制御可変減衰器 | |
| KR960007104Y1 (ko) | 디지탈/아날로그 변환기 | |
| JP2001168716A (ja) | 電流ドレインを最小限に抑えた切換電流ｄ／ａ変換器 | |
| JP3338887B2 (ja) | 信号処理回路およびゲイン調整方法 | |
| JP2976447B2 (ja) | Ｄ／ａコンバータ | |
| JPH11220392A (ja) | アナログデジタル変換装置とその復元変換装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19990105 |