JPH08288816A - スイッチ回路 - Google Patents
スイッチ回路Info
- Publication number
- JPH08288816A JPH08288816A JP9264395A JP9264395A JPH08288816A JP H08288816 A JPH08288816 A JP H08288816A JP 9264395 A JP9264395 A JP 9264395A JP 9264395 A JP9264395 A JP 9264395A JP H08288816 A JPH08288816 A JP H08288816A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- voltage
- potential
- terminal
- mosfet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electronic Switches (AREA)
Abstract
(57)【要約】
【目的】 高電圧と低電圧の２つの電源端子の切替えを
行うハイサイド側のスイッチとして、価格が安く、種類
の多いｎチャネルのＭＯＳＦＥＴを用いて構成すること
ができるスイッチ回路を提供する。 【構成】 低電圧用の第１の電源端子１と、高電圧用の
第２の電源端子２と、第１の電源端子と出力端子とのあ
いだに接続された第１のダイオードＤ1と、第２の電源
端子と前記出力端子とあいだに直列に接続されたｎチャ
ネルＭＯＳＦＥＴＱ1および順方向の第２のダイオード
Ｄ2とからなり、第２の電源端子とアース間に分割抵抗
Ｒ2、Ｒ3が接続され、その接続点Ａと前記ＦＥＴのゲー
トとのあいだにツェナーダイオードＤ3が接続され、該
ツェナーダイオードのカソード側とアース間に第１のコ
ンデンサＣ1が接続され、前記分割抵抗の接続点Ａに高
電圧を過渡的にプラスしたりマイナスしたりするスイッ
チ手段６が設けられている。
行うハイサイド側のスイッチとして、価格が安く、種類
の多いｎチャネルのＭＯＳＦＥＴを用いて構成すること
ができるスイッチ回路を提供する。 【構成】 低電圧用の第１の電源端子１と、高電圧用の
第２の電源端子２と、第１の電源端子と出力端子とのあ
いだに接続された第１のダイオードＤ1と、第２の電源
端子と前記出力端子とあいだに直列に接続されたｎチャ
ネルＭＯＳＦＥＴＱ1および順方向の第２のダイオード
Ｄ2とからなり、第２の電源端子とアース間に分割抵抗
Ｒ2、Ｒ3が接続され、その接続点Ａと前記ＦＥＴのゲー
トとのあいだにツェナーダイオードＤ3が接続され、該
ツェナーダイオードのカソード側とアース間に第１のコ
ンデンサＣ1が接続され、前記分割抵抗の接続点Ａに高
電圧を過渡的にプラスしたりマイナスしたりするスイッ
チ手段６が設けられている。
Description
【０００１】
【産業上の利用分野】本発明は半導体を用いたスイッチ
回路に関する。さらに詳しくは、負荷より電源側に用い
るいわゆるハイサイドスイッチにｎチャネルのＭＯＳＦ
ＥＴを用いたスイッチ回路に関する。
回路に関する。さらに詳しくは、負荷より電源側に用い
るいわゆるハイサイドスイッチにｎチャネルのＭＯＳＦ
ＥＴを用いたスイッチ回路に関する。
【０００２】
【従来の技術】負荷に電圧を供給するスイッチ回路で
は、図３（ａ）に示されるように、そのスイッチ１１が
負荷１２に対して電源１３側にあるものをハイサイドス
イッチ、図３（ｂ）に示されるように、スイッチ１１が
アース側にあるものはローサイドスイッチと通常呼ばれ
ている。
は、図３（ａ）に示されるように、そのスイッチ１１が
負荷１２に対して電源１３側にあるものをハイサイドス
イッチ、図３（ｂ）に示されるように、スイッチ１１が
アース側にあるものはローサイドスイッチと通常呼ばれ
ている。
【０００３】このスイッチを半導体、たとえばパワーＭ
ＯＳＦＥＴで構成するばあい、図４（ａ）に示されるよ
うに、ハイサイドスイッチ１４にはｐチャネルＭＯＳＦ
ＥＴが用いられ、図４（ｂ）に示されるように、ローサ
イドスイッチ１５にはｎチャネルＭＯＳＦＥＴが用いら
れている。その理由は、エンハンスメント型ｎチャネル
ＭＯＳＦＥＴ（以下、エンハンスメント型は省略して記
す）では、ゲートｇの電位をソースｓの電位より高くし
なければオンしないため、ローサイドであればソースｓ
の電位をアースにしてゲートｇを電源１３の＋側の電位
を用いることによりオンさせることができるが、ｎチャ
ネルＭＯＳＦＥＴをこのままハイサイド側に用いるとパ
ワーＭＯＳＦＥＴのソースｓの電位が負荷１２で電圧降
下する前の高い電位になっているため、オンさせるため
に電源１３の＋側の電位よりさらに高い電位を必要と
し、別の電源が必要となるからである。
ＯＳＦＥＴで構成するばあい、図４（ａ）に示されるよ
うに、ハイサイドスイッチ１４にはｐチャネルＭＯＳＦ
ＥＴが用いられ、図４（ｂ）に示されるように、ローサ
イドスイッチ１５にはｎチャネルＭＯＳＦＥＴが用いら
れている。その理由は、エンハンスメント型ｎチャネル
ＭＯＳＦＥＴ（以下、エンハンスメント型は省略して記
す）では、ゲートｇの電位をソースｓの電位より高くし
なければオンしないため、ローサイドであればソースｓ
の電位をアースにしてゲートｇを電源１３の＋側の電位
を用いることによりオンさせることができるが、ｎチャ
ネルＭＯＳＦＥＴをこのままハイサイド側に用いるとパ
ワーＭＯＳＦＥＴのソースｓの電位が負荷１２で電圧降
下する前の高い電位になっているため、オンさせるため
に電源１３の＋側の電位よりさらに高い電位を必要と
し、別の電源が必要となるからである。
【０００４】すなわち、ハイサイドスイッチとしてｎチ
ャネルパワーＭＯＳＦＥＴを使用しようとすると図５に
示されるように、負荷１２に電力を供給する電源１３よ
りさらに高電圧の第２の電源１６を必要とする。なお、
１７は機械的または電気的スイッチである。
ャネルパワーＭＯＳＦＥＴを使用しようとすると図５に
示されるように、負荷１２に電力を供給する電源１３よ
りさらに高電圧の第２の電源１６を必要とする。なお、
１７は機械的または電気的スイッチである。
【０００５】一方、ｐチャネルＭＯＳＦＥＴでは、ゲー
トｇの電位をソースｓの電位より低くすることによりオ
ンになるため、ハイサイド側に使用したばあい、ソース
ｓの電位が高いためゲートｇをアースすることによりソ
ースｓの電位よりゲートｇの電位を低くすることがで
き、オンにできるため、ハイサイドスイッチとして使用
できる。
トｇの電位をソースｓの電位より低くすることによりオ
ンになるため、ハイサイド側に使用したばあい、ソース
ｓの電位が高いためゲートｇをアースすることによりソ
ースｓの電位よりゲートｇの電位を低くすることがで
き、オンにできるため、ハイサイドスイッチとして使用
できる。
【０００６】たとえば液晶バックライト電源などに用い
られる１２Ｖの高電圧用第２の電源と５Ｖの低電圧用第
１の電源とを切替えて出力するスイッチ回路のばあい、
ハイサイドスイッチであるＭＯＳＦＥＴ Ｑ11にｐチャ
ネルのＭＯＳＦＥＴを使用し、図６に示される回路（図
６ではＭＯＳＦＥＴをｎチャネルのもので示してある）
で構成されている。この構成でＭＯＳＦＥＴ Ｑ11がオ
ンになればソースｓが約１２Ｖになり、１２−ＶF2の電
圧（ＶF2は第２のダイオードＤ2の順方向電圧）が出力
端子ＯＵＴから出力され、ＭＯＳＦＥＴ Ｑ11がオフの
ときはＭＯＳＦＥＴ Ｑ11のソースｓには電位がかから
ず第１の電源の５Ｖが出力端子ＯＵＴから出力され、ス
イッチング素子ＳＷのオンオフにより５Ｖと１２Ｖの電
源が出力される。
られる１２Ｖの高電圧用第２の電源と５Ｖの低電圧用第
１の電源とを切替えて出力するスイッチ回路のばあい、
ハイサイドスイッチであるＭＯＳＦＥＴ Ｑ11にｐチャ
ネルのＭＯＳＦＥＴを使用し、図６に示される回路（図
６ではＭＯＳＦＥＴをｎチャネルのもので示してある）
で構成されている。この構成でＭＯＳＦＥＴ Ｑ11がオ
ンになればソースｓが約１２Ｖになり、１２−ＶF2の電
圧（ＶF2は第２のダイオードＤ2の順方向電圧）が出力
端子ＯＵＴから出力され、ＭＯＳＦＥＴ Ｑ11がオフの
ときはＭＯＳＦＥＴ Ｑ11のソースｓには電位がかから
ず第１の電源の５Ｖが出力端子ＯＵＴから出力され、ス
イッチング素子ＳＷのオンオフにより５Ｖと１２Ｖの電
源が出力される。
【０００７】この構成で図６に示されるようにＭＯＳＦ
ＥＴ Ｑ11としてｎチャネルのＭＯＳＦＥＴを使用する
と、スイッチング素子ＳＷがオンになりＥ側に接続さ
れ、ＭＯＳＦＥＴ Ｑ11がオフになると前述のように、
第１の電源の５Ｖが出力される。スイッチング素子ＳＷ
がオフになりＤ側に接続されると、ＭＯＳＦＥＴ Ｑ11
のゲートｇに＋１２Ｖが印加され、ＭＯＳＦＥＴ Ｑ11
がオンになる。すると、ＭＯＳＦＥＴ Ｑ11のソースｓ
の電位が上昇し、ソースｓに対するゲートｇの電圧（Ｖ
gs）が相対的に小さくなる。すなわち、オン抵抗が増加
し、ＭＯＳＦＥＴＱ11のＶds（ＯＮ）が高くなるため、
出力端子ＯＵＴには（１２−Ｖds（ＯＮ）−ＶF2）ボル
トの電圧しか出力されず、充分な出力がえられない。そ
のため、従来の簡単な回路構成でｎチャネルのＭＯＳＦ
ＥＴを使用することができない。
ＥＴ Ｑ11としてｎチャネルのＭＯＳＦＥＴを使用する
と、スイッチング素子ＳＷがオンになりＥ側に接続さ
れ、ＭＯＳＦＥＴ Ｑ11がオフになると前述のように、
第１の電源の５Ｖが出力される。スイッチング素子ＳＷ
がオフになりＤ側に接続されると、ＭＯＳＦＥＴ Ｑ11
のゲートｇに＋１２Ｖが印加され、ＭＯＳＦＥＴ Ｑ11
がオンになる。すると、ＭＯＳＦＥＴ Ｑ11のソースｓ
の電位が上昇し、ソースｓに対するゲートｇの電圧（Ｖ
gs）が相対的に小さくなる。すなわち、オン抵抗が増加
し、ＭＯＳＦＥＴＱ11のＶds（ＯＮ）が高くなるため、
出力端子ＯＵＴには（１２−Ｖds（ＯＮ）−ＶF2）ボル
トの電圧しか出力されず、充分な出力がえられない。そ
のため、従来の簡単な回路構成でｎチャネルのＭＯＳＦ
ＥＴを使用することができない。
【０００８】
【発明が解決しようとする課題】以上のように、ＭＯＳ
ＦＥＴを用いたハイサイド側のスイッチとしては一般に
ｐチャネルのＭＯＳＦＥＴが用いられるが、これはｎチ
ャネルのＭＯＳＦＥＴに比べ、（１）構成上オン抵抗が
高いこと、（２）品種が少なく特性面からの最適なＭＯ
ＳＦＥＴを選定しにくいこと、（３）製造プロセスも複
雑になるとともに、利用率も低く製造量が少ないため価
格が高いこと、などの問題がある。
ＦＥＴを用いたハイサイド側のスイッチとしては一般に
ｐチャネルのＭＯＳＦＥＴが用いられるが、これはｎチ
ャネルのＭＯＳＦＥＴに比べ、（１）構成上オン抵抗が
高いこと、（２）品種が少なく特性面からの最適なＭＯ
ＳＦＥＴを選定しにくいこと、（３）製造プロセスも複
雑になるとともに、利用率も低く製造量が少ないため価
格が高いこと、などの問題がある。
【０００９】一方、ｎチャネルのＭＯＳＦＥＴを用いる
と、前述のように、負荷駆動用の電源のほかに、それよ
り高電圧の第２の電源を必要とし、セットがコストアッ
プになるという問題がある。
と、前述のように、負荷駆動用の電源のほかに、それよ
り高電圧の第２の電源を必要とし、セットがコストアッ
プになるという問題がある。
【００１０】本発明はこのような問題を解決し、高電圧
と低電圧の２つの電源端子の切替えを行うハイサイド側
のスイッチとして、価格が安く、種類の多いｎチャネル
のＭＯＳＦＥＴを用いて構成することができるスイッチ
回路を提供することを目的とする。
と低電圧の２つの電源端子の切替えを行うハイサイド側
のスイッチとして、価格が安く、種類の多いｎチャネル
のＭＯＳＦＥＴを用いて構成することができるスイッチ
回路を提供することを目的とする。
【００１１】
【課題を解決するための手段】本発明のスイッチ回路
は、低電圧用の第１の電源端子と、高電圧用の第２の電
源端子と、前記第１の電源端子と出力端子とのあいだに
順方向に接続された第１のダイオードと、前記第２の電
源端子と前記出力端子とあいだに直列に接続されたｎチ
ャネルＭＯＳＦＥＴおよび順方向の第２のダイオードと
からなり、前記第２の電源端子とアース間に分割抵抗が
接続され、該分割抵抗の接続点を前記ＭＯＳＦＥＴのゲ
ートとのあいだに前記分割点がアノード側、前記ゲート
がカソード側となるようにツェナーダイオードが接続さ
れ、該ツェナーダイオードのカソード側とアース間に第
１のコンデンサが接続され、前記分割抵抗の接続点に第
２の電源端子に供給される電圧を過渡的にプラスしたり
マイナスしたりするスイッチ手段が設けられている。
は、低電圧用の第１の電源端子と、高電圧用の第２の電
源端子と、前記第１の電源端子と出力端子とのあいだに
順方向に接続された第１のダイオードと、前記第２の電
源端子と前記出力端子とあいだに直列に接続されたｎチ
ャネルＭＯＳＦＥＴおよび順方向の第２のダイオードと
からなり、前記第２の電源端子とアース間に分割抵抗が
接続され、該分割抵抗の接続点を前記ＭＯＳＦＥＴのゲ
ートとのあいだに前記分割点がアノード側、前記ゲート
がカソード側となるようにツェナーダイオードが接続さ
れ、該ツェナーダイオードのカソード側とアース間に第
１のコンデンサが接続され、前記分割抵抗の接続点に第
２の電源端子に供給される電圧を過渡的にプラスしたり
マイナスしたりするスイッチ手段が設けられている。
【００１２】前記スイッチ手段が、前記第２の電源端子
とアース間に直列に接続された第１の抵抗およびスイッ
チング素子と、該第１の抵抗とスイッチング素子との接
続点と前記分割抵抗の接続点のあいだに接続された第２
のコンデンサとから構成することができる。
とアース間に直列に接続された第１の抵抗およびスイッ
チング素子と、該第１の抵抗とスイッチング素子との接
続点と前記分割抵抗の接続点のあいだに接続された第２
のコンデンサとから構成することができる。
【００１３】
【作用】本発明によれば、ハイサイド側スイッチとして
ｎチャネルのＭＯＳＦＥＴを用いているが、該ＭＯＳＦ
ＥＴのゲートとアース間にコンデンサが接続され、該ゲ
ートとコンデンサの接続点に該接続点側がカソードとな
るようにツェナーダイオードが接続され、該ツェナーダ
イオードのアノード側に過渡的に高電圧側の電源電圧を
プラスしたり、マイナスしたりするスイッチ手段が設け
られているため、ＭＯＳＦＥＴのゲートにはオンにする
とき前記コンデンサに貯えられた電圧にさらに電源電圧
が加えられた電位が印加される。その結果、ＭＯＳＦＥ
Ｔのソース電位が電源電圧の電位と等しいところまで上
昇してもゲートの電位はソースの電位より高く、ＭＯＳ
ＦＥＴのオン抵抗を充分に小さくドライブすることがで
きる。そのため高電圧を出力できる。
ｎチャネルのＭＯＳＦＥＴを用いているが、該ＭＯＳＦ
ＥＴのゲートとアース間にコンデンサが接続され、該ゲ
ートとコンデンサの接続点に該接続点側がカソードとな
るようにツェナーダイオードが接続され、該ツェナーダ
イオードのアノード側に過渡的に高電圧側の電源電圧を
プラスしたり、マイナスしたりするスイッチ手段が設け
られているため、ＭＯＳＦＥＴのゲートにはオンにする
とき前記コンデンサに貯えられた電圧にさらに電源電圧
が加えられた電位が印加される。その結果、ＭＯＳＦＥ
Ｔのソース電位が電源電圧の電位と等しいところまで上
昇してもゲートの電位はソースの電位より高く、ＭＯＳ
ＦＥＴのオン抵抗を充分に小さくドライブすることがで
きる。そのため高電圧を出力できる。
【００１４】一方、前記ツェナーダイオードのアノード
側に電源電圧のマイナスの電位が印加されると、ＭＯＳ
ＦＥＴのゲートの電位は最初の前記コンデンサに貯えら
れた電位に戻り、ＭＯＳＦＥＴがオンになろうとすると
ソースの電位が上昇しオン抵抗が大きくなる。すなわ
ち、高電圧は出力されないで低電圧の電源から低電圧が
出力される。
側に電源電圧のマイナスの電位が印加されると、ＭＯＳ
ＦＥＴのゲートの電位は最初の前記コンデンサに貯えら
れた電位に戻り、ＭＯＳＦＥＴがオンになろうとすると
ソースの電位が上昇しオン抵抗が大きくなる。すなわ
ち、高電圧は出力されないで低電圧の電源から低電圧が
出力される。
【００１５】以上によりｎチャネルのＭＯＳＦＥＴを用
いても過渡的に電源電圧をプラスしたりマイナスしたり
するスイッチ手段により高電圧出力と低電圧出力との切
替をすることができる。
いても過渡的に電源電圧をプラスしたりマイナスしたり
するスイッチ手段により高電圧出力と低電圧出力との切
替をすることができる。
【００１６】
【実施例】つぎに、図面を参照しながら本発明のスイッ
チ回路について説明をする。
チ回路について説明をする。
【００１７】図１は本発明のスイッチ回路の一実施例の
等価回路図である。図１において、１は低電圧用の第１
の電源端子で、たとえば５Ｖの電源に接続されている。
２は高電圧用の第２の電源端子で、たとえば１２Ｖの電
源に接続されている。３は出力端子ＯＵＴ、４は入力端
子ＩＮ、５はアース端子ＧＮＤである。
等価回路図である。図１において、１は低電圧用の第１
の電源端子で、たとえば５Ｖの電源に接続されている。
２は高電圧用の第２の電源端子で、たとえば１２Ｖの電
源に接続されている。３は出力端子ＯＵＴ、４は入力端
子ＩＮ、５はアース端子ＧＮＤである。
【００１８】第１の電源端子１は第１のダイオードＤ1
を介して出力端子３に接続され、第２の電源端子２は直
列接続されたＭＯＳＦＥＴ Ｑ1と第２のダイオードＤ2
を介して前記出力端子４に接続され、第１の電源端子１
と第２の電源端子２とが出力端子３に対して並列に接続
されている。その結果ＭＯＳＦＥＴ Ｑ1のゲートに印
加される電圧に応じてＭＯＳＦＥＴ Ｑ1がオンになっ
て１２Ｖの高電圧がソース側に伝われば出力端子３には
高電圧が出力される。一方、ＭＯＳＦＥＴ Ｑ1がオフ
になってソース電位が低下すれば電源端子１からの低電
圧が出力端子３から出力される。
を介して出力端子３に接続され、第２の電源端子２は直
列接続されたＭＯＳＦＥＴ Ｑ1と第２のダイオードＤ2
を介して前記出力端子４に接続され、第１の電源端子１
と第２の電源端子２とが出力端子３に対して並列に接続
されている。その結果ＭＯＳＦＥＴ Ｑ1のゲートに印
加される電圧に応じてＭＯＳＦＥＴ Ｑ1がオンになっ
て１２Ｖの高電圧がソース側に伝われば出力端子３には
高電圧が出力される。一方、ＭＯＳＦＥＴ Ｑ1がオフ
になってソース電位が低下すれば電源端子１からの低電
圧が出力端子３から出力される。
【００１９】ＭＯＳＦＥＴ Ｑ1のゲートｇには、ＭＯ
ＳＦＥＴ Ｑ1をオンオフさせる回路が接続されてい
る。本発明ではこの構成の回路で分割抵抗Ｒ2、Ｒ3が第
２の電源端子２アース端子５間に直列接続され、該分割
抵抗Ｒ2、Ｒ3の接続点ＡとＭＯＳＦＥＴ Ｑ1とのゲー
トｇとのあいだに、接続点Ａがアノード側、ゲートｇが
カソード側となるようにツェナーダイオードＤ3が接続
され、ツェナーダイオードＤ3とゲートｇとの接続点Ｂ
とアース端子５とのあいだに第１のコンデンサＣ1が接
続されている。分割抵抗Ｒ2、Ｒ3の接続点Ａには過渡的
に第２の電源端子２の高電圧をプラスしたりマイナスし
たりするスイッチ手段６が接続されている。
ＳＦＥＴ Ｑ1をオンオフさせる回路が接続されてい
る。本発明ではこの構成の回路で分割抵抗Ｒ2、Ｒ3が第
２の電源端子２アース端子５間に直列接続され、該分割
抵抗Ｒ2、Ｒ3の接続点ＡとＭＯＳＦＥＴ Ｑ1とのゲー
トｇとのあいだに、接続点Ａがアノード側、ゲートｇが
カソード側となるようにツェナーダイオードＤ3が接続
され、ツェナーダイオードＤ3とゲートｇとの接続点Ｂ
とアース端子５とのあいだに第１のコンデンサＣ1が接
続されている。分割抵抗Ｒ2、Ｒ3の接続点Ａには過渡的
に第２の電源端子２の高電圧をプラスしたりマイナスし
たりするスイッチ手段６が接続されている。
【００２０】本実施例ではこのスイッチ手段６が第２の
電源端子２とアース端子５とのあいだに直列に接続され
た第１の抵抗Ｒ1およびスイッチング素子ＳＷと、第１
の抵抗Ｒ1およびスイッチング素子ＳＷの接続点Ｃと前
記分割抵抗Ｒ2、Ｒ3の接続点Ａとのあいだに第２のコン
デンサＣ2が接続されている。図１では、スイッチング
素子ＳＷとしてトランジスタが用いられ、スイッチング
素子ＳＷのエミッタを接地し、ベースには、抵抗Ｒ4を
介して入力端子４が接続され、外部からの信号によりス
イッチング素子ＳＷがオンオフするようになっている。
電源端子２とアース端子５とのあいだに直列に接続され
た第１の抵抗Ｒ1およびスイッチング素子ＳＷと、第１
の抵抗Ｒ1およびスイッチング素子ＳＷの接続点Ｃと前
記分割抵抗Ｒ2、Ｒ3の接続点Ａとのあいだに第２のコン
デンサＣ2が接続されている。図１では、スイッチング
素子ＳＷとしてトランジスタが用いられ、スイッチング
素子ＳＷのエミッタを接地し、ベースには、抵抗Ｒ4を
介して入力端子４が接続され、外部からの信号によりス
イッチング素子ＳＷがオンオフするようになっている。
【００２１】スイッチング素子ＳＷとしては、トランジ
スタの他にＣＭＯＳインバータ、パワーＭＯＳ、リレ
ー、マイコン、機械的スイッチなどの通常のスイッチン
グ素子を用いることができ、接続点Ｃとアース端子５間
の導通、非導通を行う。
スタの他にＣＭＯＳインバータ、パワーＭＯＳ、リレ
ー、マイコン、機械的スイッチなどの通常のスイッチン
グ素子を用いることができ、接続点Ｃとアース端子５間
の導通、非導通を行う。
【００２２】つぎに本発明のスイッチ回路の動作につい
て説明する。一実施例として、第１の電源端子１を５
Ｖ、第２の電源端子２を１２Ｖ、Ｒ1＝１ｋΩ、Ｒ2＝８
２ｋΩ、Ｒ3＝３９ｋΩ、Ｃ1＝０．１μＦ、Ｃ2＝３．
３μＦ、ダイオードＤ1、Ｄ2、Ｄ3の順方向電圧をそれ
ぞれＶF1＝ＶF2＝ＶF3＝０．６Ｖ、Ｄ3のツェナー電圧
ＶZ3＝１２Ｖとする。
て説明する。一実施例として、第１の電源端子１を５
Ｖ、第２の電源端子２を１２Ｖ、Ｒ1＝１ｋΩ、Ｒ2＝８
２ｋΩ、Ｒ3＝３９ｋΩ、Ｃ1＝０．１μＦ、Ｃ2＝３．
３μＦ、ダイオードＤ1、Ｄ2、Ｄ3の順方向電圧をそれ
ぞれＶF1＝ＶF2＝ＶF3＝０．６Ｖ、Ｄ3のツェナー電圧
ＶZ3＝１２Ｖとする。
【００２３】まず、スイッチング素子ＳＷがオンすなわ
ち図１のＣ点とアース端子５とのあいだが導通状態にあ
るとき、接続点Ｃの電位ＶCは０、接続点Ａの電位ＶAは ＶA＝１２×Ｒ3／（Ｒ2＋Ｒ3）＝３．９（Ｖ） また、接続点Ｂの電位ＶBは、 ＶB＝ＶA−ＶF3＝３．９−０．６＝３．３（Ｖ） これによってＭＯＳＦＥＴ Ｑ1はオンしてソース側に
１２Ｖを出力しようとするが、それに伴いソース電位が
上昇しオン抵抗が増大する。その結果、ソース側の電位
は３．３−Ｖgsしか上昇しない。
ち図１のＣ点とアース端子５とのあいだが導通状態にあ
るとき、接続点Ｃの電位ＶCは０、接続点Ａの電位ＶAは ＶA＝１２×Ｒ3／（Ｒ2＋Ｒ3）＝３．９（Ｖ） また、接続点Ｂの電位ＶBは、 ＶB＝ＶA−ＶF3＝３．９−０．６＝３．３（Ｖ） これによってＭＯＳＦＥＴ Ｑ1はオンしてソース側に
１２Ｖを出力しようとするが、それに伴いソース電位が
上昇しオン抵抗が増大する。その結果、ソース側の電位
は３．３−Ｖgsしか上昇しない。
【００２４】一方、出力端子３には第１の電源端子１の
電圧５Ｖが、５−ＶF1として出力されており、このため
ＭＯＳＦＥＴ Ｑ１の影響がなくなる。
電圧５Ｖが、５−ＶF1として出力されており、このため
ＭＯＳＦＥＴ Ｑ１の影響がなくなる。
【００２５】つぎに、スイッチング素子ＳＷがオフ、す
なわち図１のＣ点とアース端子５とのあいだが非導通状
態にあるとき、接続点Ｃの電位ＶCは約１２Ｖまで上昇
する。その結果、第２のコンデンサＣ2を介して接続点
Ａが充電され、前述の３．９Ｖよりさらに１２Ｖ上昇す
る。そのため、接続点Ｂの電位も上昇し、ＶBは ＶB＝１２＋３．９−ＶF3＝１５．３（Ｖ） すなわち、この値はソースの電位Ｖsが上昇して１２Ｖ
になったとしても、ゲートｇの電位はそれより３．３Ｖ
高く、ＭＯＳＦＥＴ Ｑ1のＶds（ＯＮ）を充分小さく
ドライブすることができる。この接続点Ｂの電位ＶBは
スイッチング素子ＳＷがオフになった瞬間に、第１のコ
ンデンサＣ1に充電される。やがて安定状態になって接
続点Ａの電位ＶAが３．９Ｖに戻ってもツェナーダイオ
ードＤ3によって接続点ＶBの電位はそのまま保持され
る。一方、第２のコンデンサＣ2の両端では接続点Ｃの
電位ＶCは１２Ｖに、接続点Ａの電位ＶAは３．９Ｖに落
ち着く。
なわち図１のＣ点とアース端子５とのあいだが非導通状
態にあるとき、接続点Ｃの電位ＶCは約１２Ｖまで上昇
する。その結果、第２のコンデンサＣ2を介して接続点
Ａが充電され、前述の３．９Ｖよりさらに１２Ｖ上昇す
る。そのため、接続点Ｂの電位も上昇し、ＶBは ＶB＝１２＋３．９−ＶF3＝１５．３（Ｖ） すなわち、この値はソースの電位Ｖsが上昇して１２Ｖ
になったとしても、ゲートｇの電位はそれより３．３Ｖ
高く、ＭＯＳＦＥＴ Ｑ1のＶds（ＯＮ）を充分小さく
ドライブすることができる。この接続点Ｂの電位ＶBは
スイッチング素子ＳＷがオフになった瞬間に、第１のコ
ンデンサＣ1に充電される。やがて安定状態になって接
続点Ａの電位ＶAが３．９Ｖに戻ってもツェナーダイオ
ードＤ3によって接続点ＶBの電位はそのまま保持され
る。一方、第２のコンデンサＣ2の両端では接続点Ｃの
電位ＶCは１２Ｖに、接続点Ａの電位ＶAは３．９Ｖに落
ち着く。
【００２６】つぎに、再度スイッチング素子ＳＷがオ
ン、すなわち図１のＥ側に接続されると、接続点Ｃの電
位ＶCは０になる。その結果、接続点Ａの電位も−１２
Ｖ変化し、接続点Ａの電位ＶAは ＶA＝３．９−１２＝−８．１（Ｖ） になる。接続点Ｂの電位ＶBはツェナーダイオードＤ3の
ツェナー電圧（１２Ｖ）のため、接続点Ａより１２Ｖ高
電位となる。
ン、すなわち図１のＥ側に接続されると、接続点Ｃの電
位ＶCは０になる。その結果、接続点Ａの電位も−１２
Ｖ変化し、接続点Ａの電位ＶAは ＶA＝３．９−１２＝−８．１（Ｖ） になる。接続点Ｂの電位ＶBはツェナーダイオードＤ3の
ツェナー電圧（１２Ｖ）のため、接続点Ａより１２Ｖ高
電位となる。
【００２７】ＶB＝−８．１＋１２＝３．９（Ｖ） すなわち、最初の３．９Ｖに戻り、第１の電源端子１の
低電圧が出力端子３より出力される。
低電圧が出力端子３より出力される。
【００２８】このスイッチング素子ＳＷのオン、オフに
伴う各接続点Ｃ、Ａ、Ｂのそれぞれの電位の変化の状態
を図２に示す。図２に示される接続点Ｂの電位が１５．
３ＶのときはＭＯＳＦＥＴ Ｑ1のオン抵抗が小さくな
り、第２の電源端子２の高電圧１２Ｖが出力端子３に出
力され、接続点Ｂの電位ＶBが３．３Ｖのときは第１の
電源端子１の低電圧５Ｖが出力端子３に出力される。
伴う各接続点Ｃ、Ａ、Ｂのそれぞれの電位の変化の状態
を図２に示す。図２に示される接続点Ｂの電位が１５．
３ＶのときはＭＯＳＦＥＴ Ｑ1のオン抵抗が小さくな
り、第２の電源端子２の高電圧１２Ｖが出力端子３に出
力され、接続点Ｂの電位ＶBが３．３Ｖのときは第１の
電源端子１の低電圧５Ｖが出力端子３に出力される。
【００２９】
【発明の効果】本発明によれば、高電圧と低電圧の２つ
の電源電圧を切替えて出力するばあいに、そのスイッチ
回路にハイサイドでありながらｎチャネルのＭＯＳＦＥ
Ｔを用いることができる。その結果、従来のｐチャネル
のＭＯＳＦＥＴに比べて安価に構成できるとともにオン
抵抗が小さく、このため消費電力も小さく、さらにＭＯ
ＳＦＥＴの種類が多いため特性に応じた最適なＭＯＳＦ
ＥＴを選定することができる。そのため、バックアップ
電源などに安価なスイッチ回路として用いることができ
る。
の電源電圧を切替えて出力するばあいに、そのスイッチ
回路にハイサイドでありながらｎチャネルのＭＯＳＦＥ
Ｔを用いることができる。その結果、従来のｐチャネル
のＭＯＳＦＥＴに比べて安価に構成できるとともにオン
抵抗が小さく、このため消費電力も小さく、さらにＭＯ
ＳＦＥＴの種類が多いため特性に応じた最適なＭＯＳＦ
ＥＴを選定することができる。そのため、バックアップ
電源などに安価なスイッチ回路として用いることができ
る。
【図１】本発明のスイッチ回路の一実施例の等価回路図
である。
である。
【図２】図１の回路で、スイッチング素子のオンオフに
よる各接続点の電位の変化を示す図である。
よる各接続点の電位の変化を示す図である。
【図３】スイッチの位置による呼称の説明図である。
【図４】ＭＯＳＦＥＴをハイサイドスイッチおよびロー
サイドスイッチとして用いたときの説明図である。
サイドスイッチとして用いたときの説明図である。
【図５】ｎチャネルのＭＯＳＦＥＴをハイサイドスイッ
チとして用いるときの回路例である。
チとして用いるときの回路例である。
【図６】従来の２電源の切替を行う回路例である。
１ 第１の電源端子 ２ 第２の電源端子 ３ 出力端子 ５ アース端子 ６ スイッチ手段 Ｑ1 ＭＯＳＦＥＴ Ｄ1 第１のダイオード Ｄ2 第２のダイオード Ｄ3 ツェナーダイオード Ｃ1 第１のコンデンサ Ｃ2 第２のコンデンサ Ｒ1 第１の抵抗 Ｒ2 分割抵抗 Ｒ3 分割抵抗 ＳＷ スイッチング素子
Claims (2)
- 【請求項１】 低電圧用の第１の電源端子と、高電圧用
の第２の電源端子と、前記第１の電源端子と出力端子と
のあいだに順方向に接続された第１のダイオードと、前
記第２の電源端子と前記出力端子とあいだに直列に接続
されたｎチャネルＭＯＳＦＥＴおよび順方向の第２のダ
イオードとからなり、前記第２の電源端子とアース間に
分割抵抗が接続され、該分割抵抗の接続点と前記ＭＯＳ
ＦＥＴのゲートとのあいだに前記分割点がアノード側、
前記ゲートがカソード側となるようにツェナーダイオー
ドが接続され、該ツェナーダイオードのカソード側とア
ース間に第１のコンデンサが接続され、前記分割抵抗の
接続点に第２の電源端子に供給される電圧を過渡的にプ
ラスしたりマイナスしたりするスイッチ手段が設けられ
てなるスイッチ回路。 - 【請求項２】 前記スイッチ手段が、前記第２の電源端
子とアース間に直列に接続された第１の抵抗およびスイ
ッチング素子と、該第１の抵抗とスイッチング素子との
接続点と前記分割抵抗の接続点のあいだに接続された第
２のコンデンサとからなる請求項１記載のスイッチ回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9264395A JPH08288816A (ja) | 1995-04-18 | 1995-04-18 | スイッチ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9264395A JPH08288816A (ja) | 1995-04-18 | 1995-04-18 | スイッチ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08288816A true JPH08288816A (ja) | 1996-11-01 |
Family
ID=14060141
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9264395A Pending JPH08288816A (ja) | 1995-04-18 | 1995-04-18 | スイッチ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08288816A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008259182A (ja) * | 2007-03-09 | 2008-10-23 | Matsushita Electric Ind Co Ltd | 昇圧回路に用いられる電流制御回路 |
| JP2010533363A (ja) * | 2007-06-19 | 2010-10-21 | シリコン・ライン・ゲー・エム・ベー・ハー | 発光部品を制御する回路装置及び方法 |
| JP2012023730A (ja) * | 2010-07-14 | 2012-02-02 | Arm Ltd | 二段電圧レベルシフト |
-
1995
- 1995-04-18 JP JP9264395A patent/JPH08288816A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008259182A (ja) * | 2007-03-09 | 2008-10-23 | Matsushita Electric Ind Co Ltd | 昇圧回路に用いられる電流制御回路 |
| JP2010533363A (ja) * | 2007-06-19 | 2010-10-21 | シリコン・ライン・ゲー・エム・ベー・ハー | 発光部品を制御する回路装置及び方法 |
| JP2012023730A (ja) * | 2010-07-14 | 2012-02-02 | Arm Ltd | 二段電圧レベルシフト |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0442688A2 (en) | Switching circuit | |
| US4736121A (en) | Charge pump circuit for driving N-channel MOS transistors | |
| JP3607033B2 (ja) | 半導体装置 | |
| US8054054B2 (en) | High voltage gate driver IC (HVIC) with internal charge pumping voltage source | |
| US8013642B2 (en) | Output drive circuit | |
| JPH0265625A (ja) | 電源バッテリの極性の逆転に対して保護されている電子回路 | |
| US20050168206A1 (en) | Bootstrap capacitor refresh circuit | |
| EP0678984B1 (en) | High-to-low-voltage signal level shift circuit | |
| EP0559996B1 (en) | Drive circuit, particularly for power MOS half-bridges | |
| US4727465A (en) | Drive circuit for N-channel power MOS transistors of push-pull stages | |
| KR0161308B1 (ko) | 전원 접속 회로 및 전원선용 스위치 집적 회로 | |
| US20020123186A1 (en) | Semiconductor circuit components | |
| KR20040086803A (ko) | 반도체 집적회로 장치 | |
| JP2007294226A (ja) | リレー駆動回路 | |
| JP2007519336A (ja) | Ｍｏｓスイッチング回路 | |
| US5513091A (en) | Voltage transforming circuit | |
| EP0321702B1 (en) | A circuit for holding a mos transistor in a conduction state in a voltage supply outage situation | |
| US6531895B1 (en) | Isolated gate drive circuit having a switched input capacitor | |
| JP4091590B2 (ja) | スイッチング回路 | |
| JPH08288816A (ja) | スイッチ回路 | |
| KR970013619A (ko) | 단전원에서의 파워 트랜지스터 구동 회로 | |
| JP2718258B2 (ja) | 出力回路 | |
| US20210351177A1 (en) | Semiconductor device | |
| KR100745857B1 (ko) | 전자 회로 | |
| JPH02230815A (ja) | 回路装置 |