JPH08288390A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JPH08288390A JPH08288390A JP11105595A JP11105595A JPH08288390A JP H08288390 A JPH08288390 A JP H08288390A JP 11105595 A JP11105595 A JP 11105595A JP 11105595 A JP11105595 A JP 11105595A JP H08288390 A JPH08288390 A JP H08288390A
- Authority
- JP
- Japan
- Prior art keywords
- film
- titanium
- tungsten
- semiconductor device
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】
【目的】 チタン膜と窒化チタン膜をバリア層としてタ
ングステンプラグを形成するものにおいて、ウェハ周辺
部に露出するチタン膜の剥離を防止する。 【構成】 シリコン基板１上にフィールド酸化膜２、拡
散層領域３を形成し、基板上に第１、第２の層間絶縁膜
４、５を形成する。コンタクトホール６を開孔し、全面
に多結晶シリコン膜７を堆積する〔図２（ａ）〕。チタ
ン膜８、窒化チタン膜９を成長させる〔図２（ｂ）〕。
窒素雰囲気中で急速熱処理を行って、露出しているチタ
ン膜９の表面を窒化するとともにチタン膜８と多結晶シ
リコン膜とを反応させてチタンシリサイドからなる密着
層を形成する。ＣＶＤ法により、タングステン膜１０を
堆積しエッチバックを行ってタングステンプラグを形成
する〔図２（ｃ）〕。その後、上層のＡｌ配線を形成す
る。
ングステンプラグを形成するものにおいて、ウェハ周辺
部に露出するチタン膜の剥離を防止する。 【構成】 シリコン基板１上にフィールド酸化膜２、拡
散層領域３を形成し、基板上に第１、第２の層間絶縁膜
４、５を形成する。コンタクトホール６を開孔し、全面
に多結晶シリコン膜７を堆積する〔図２（ａ）〕。チタ
ン膜８、窒化チタン膜９を成長させる〔図２（ｂ）〕。
窒素雰囲気中で急速熱処理を行って、露出しているチタ
ン膜９の表面を窒化するとともにチタン膜８と多結晶シ
リコン膜とを反応させてチタンシリサイドからなる密着
層を形成する。ＣＶＤ法により、タングステン膜１０を
堆積しエッチバックを行ってタングステンプラグを形成
する〔図２（ｃ）〕。その後、上層のＡｌ配線を形成す
る。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置およびその製
造方法に関し、特に、タングステンによって充填された
コンタクトホール（またはスルーホール）、すなわちに
タングステンプラグを有する半導体装置とその製造方法
に関するものである。
造方法に関し、特に、タングステンによって充填された
コンタクトホール（またはスルーホール）、すなわちに
タングステンプラグを有する半導体装置とその製造方法
に関するものである。
【０００２】
【従来の技術】近年の半導体装置の高集積化に伴い、コ
ンタクトホールの微細化も進みしかもアスペクト比が益
々高くなってきているため、コンタクトホール内部での
配線層のステップカバレッジの低下が問題化している。
この問題を解決する微細コンタクト接続技術の一つにタ
ングステンプラグコンタクト法がある。図５は、従来技
術によって形成されたタングステンプラグの断面図であ
る。
ンタクトホールの微細化も進みしかもアスペクト比が益
々高くなってきているため、コンタクトホール内部での
配線層のステップカバレッジの低下が問題化している。
この問題を解決する微細コンタクト接続技術の一つにタ
ングステンプラグコンタクト法がある。図５は、従来技
術によって形成されたタングステンプラグの断面図であ
る。
【０００３】同図において、Ａは製品形成領域の状態
を、またＢはウェハ周辺領域の状態を示す。シリコン基
板１上にフィールド酸化膜２および拡散層領域３を形成
した後、第１の層間絶縁膜４として例えば二酸化シリコ
ン膜をＣＶＤ法を用いて形成する。その後、ＢＰＳＧ膜
をＣＶＤ法を用いて堆積した後、熱処理を施してリフロ
ーさせ、第２の層間絶縁膜５を形成する。続いて、フォ
トリソグラフィ技術およびドライエッチング法を用いて
拡散層領域３の表面を露出させるコンタクトホールを開
口する。次に、スパッタ法を用いてチタン膜９および窒
化チタン膜１０を順次堆積する。
を、またＢはウェハ周辺領域の状態を示す。シリコン基
板１上にフィールド酸化膜２および拡散層領域３を形成
した後、第１の層間絶縁膜４として例えば二酸化シリコ
ン膜をＣＶＤ法を用いて形成する。その後、ＢＰＳＧ膜
をＣＶＤ法を用いて堆積した後、熱処理を施してリフロ
ーさせ、第２の層間絶縁膜５を形成する。続いて、フォ
トリソグラフィ技術およびドライエッチング法を用いて
拡散層領域３の表面を露出させるコンタクトホールを開
口する。次に、スパッタ法を用いてチタン膜９および窒
化チタン膜１０を順次堆積する。
【０００４】このときウェハ周辺領域Ｂにおいて、スパ
ッタ装置のウェハース位置合わせ精度の不足のために、
窒化チタン膜に被覆されないチタン膜露出領域Ｃが形成
される。その後、タングステン膜１０をＣＶＤ法を用い
て全面に形成した後、エッチバックを施してコンタクト
ホール内のみにタングステン膜を残すことによりタング
ステンプラグを形成する。次に、スパッタ法を用いてＡ
ｌ膜１１を堆積した後、フォトリソグラフィ技術および
ドライエッチング法を用いて所望のパターンに加工すれ
ば、図５に示す半導体装置が得られる。
ッタ装置のウェハース位置合わせ精度の不足のために、
窒化チタン膜に被覆されないチタン膜露出領域Ｃが形成
される。その後、タングステン膜１０をＣＶＤ法を用い
て全面に形成した後、エッチバックを施してコンタクト
ホール内のみにタングステン膜を残すことによりタング
ステンプラグを形成する。次に、スパッタ法を用いてＡ
ｌ膜１１を堆積した後、フォトリソグラフィ技術および
ドライエッチング法を用いて所望のパターンに加工すれ
ば、図５に示す半導体装置が得られる。
【０００５】
【発明が解決しようとする課題】上述した従来技術によ
り形成したタングステンプラグでは、ウェハ周辺領域Ｂ
においてチタン膜露出部が形成されてしまう。このチタ
ン膜は、下地のＢＰＳＧ膜に対する密着性が高くなくか
つ反応性が高いため、タングステン膜をＣＶＤ法によっ
て形成する際に、ソースガスであるＷＦ6 とチタン膜が
反応し、第２の層間絶縁膜から簡単に剥離してしまう。
その結果、パーティクルが発生し、歩留りが低下すると
いう問題が生じていた。
り形成したタングステンプラグでは、ウェハ周辺領域Ｂ
においてチタン膜露出部が形成されてしまう。このチタ
ン膜は、下地のＢＰＳＧ膜に対する密着性が高くなくか
つ反応性が高いため、タングステン膜をＣＶＤ法によっ
て形成する際に、ソースガスであるＷＦ6 とチタン膜が
反応し、第２の層間絶縁膜から簡単に剥離してしまう。
その結果、パーティクルが発生し、歩留りが低下すると
いう問題が生じていた。
【０００６】したがって、本発明の目的は、チタン膜の
反応を抑制するとともにチタン膜の密着性を高めて、Ｃ
ＶＤ法によるタングステン膜の形成時に、チタン膜の剥
離を防止しうるようにすることであり、このことにより
製造歩留りの向上を果たそうとするものである。
反応を抑制するとともにチタン膜の密着性を高めて、Ｃ
ＶＤ法によるタングステン膜の形成時に、チタン膜の剥
離を防止しうるようにすることであり、このことにより
製造歩留りの向上を果たそうとするものである。
【０００７】
【課題を解決するための手段】上記の目的を達成するた
め、本発明によれば、半導体基板（１）上または下層配
線上に設けられた絶縁膜（４、５）に半導体基板表面に
形成された拡散層（３）または前記下層配線の表面を露
出させる開口（６）が設けられ、該開口内に形成された
チタン膜（８）、窒化チタン膜（９）およびタングステ
ン膜（１０）を含む導電層を介して前記拡散層（３）ま
たは前記下層配線が上層配線（１１）と接続されている
半導体装置において、前記チタン膜とその下地層との間
には少なくとも前記絶縁膜上において多結晶シリコン膜
（７）が形成されていることを特徴とする半導体装置、
が提供される。
め、本発明によれば、半導体基板（１）上または下層配
線上に設けられた絶縁膜（４、５）に半導体基板表面に
形成された拡散層（３）または前記下層配線の表面を露
出させる開口（６）が設けられ、該開口内に形成された
チタン膜（８）、窒化チタン膜（９）およびタングステ
ン膜（１０）を含む導電層を介して前記拡散層（３）ま
たは前記下層配線が上層配線（１１）と接続されている
半導体装置において、前記チタン膜とその下地層との間
には少なくとも前記絶縁膜上において多結晶シリコン膜
（７）が形成されていることを特徴とする半導体装置、
が提供される。
【０００８】また、本発明によれば、 半導体基板上または半導体基板上に形成された下層
配線上に絶縁膜（または絶縁膜および多結晶シリコン
膜）を形成する工程と、 前記絶縁膜（または絶縁膜および多結晶シリコン
膜）を選択的に除去して半導体基板表面に形成された拡
散層または前記下層配線の表面を露出させる開口を形成
する工程と、 前記開口内を含む全面に多結晶シリコン膜、チタン
膜および窒化チタン膜（またはチタン膜および窒化チタ
ン膜）をこの順に堆積する工程と、 窒素雰囲気中にて熱処理を行って露出しているチタ
ン膜の表面を窒化する工程と、 ＣＶＤ法によりタングステンを堆積しエッチバック
を行って前記開口内をタングステンにより充填する工程
と、を有する半導体装置の製造方法、が提供される。
配線上に絶縁膜（または絶縁膜および多結晶シリコン
膜）を形成する工程と、 前記絶縁膜（または絶縁膜および多結晶シリコン
膜）を選択的に除去して半導体基板表面に形成された拡
散層または前記下層配線の表面を露出させる開口を形成
する工程と、 前記開口内を含む全面に多結晶シリコン膜、チタン
膜および窒化チタン膜（またはチタン膜および窒化チタ
ン膜）をこの順に堆積する工程と、 窒素雰囲気中にて熱処理を行って露出しているチタ
ン膜の表面を窒化する工程と、 ＣＶＤ法によりタングステンを堆積しエッチバック
を行って前記開口内をタングステンにより充填する工程
と、を有する半導体装置の製造方法、が提供される。
【０００９】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。図１は、本発明の第１の実施例により形成
された半導体装置の断面図であり、図２（ａ）〜（ｃ）
は、本発明の第１の実施例の製造方法を工程順に示した
工程断面図である。図１に示す本実施例の半導体装置の
構造はその製造方法を説明することにより明らかになる
ので、以下、図２を参照してその製造方法について説明
する。まず、シリコン基板１の表面にＬＯＣＯＳ法によ
りフィールド酸化膜２を形成し、このフィールド酸化膜
によって区画された活性領域内に拡散層領域３を形成す
る。
て説明する。図１は、本発明の第１の実施例により形成
された半導体装置の断面図であり、図２（ａ）〜（ｃ）
は、本発明の第１の実施例の製造方法を工程順に示した
工程断面図である。図１に示す本実施例の半導体装置の
構造はその製造方法を説明することにより明らかになる
ので、以下、図２を参照してその製造方法について説明
する。まず、シリコン基板１の表面にＬＯＣＯＳ法によ
りフィールド酸化膜２を形成し、このフィールド酸化膜
によって区画された活性領域内に拡散層領域３を形成す
る。
【００１０】次いで、シリコン基板表面に、ＣＶＤ法に
より例えば二酸化シリコン膜を堆積して第１の層間絶縁
膜４を形成し、さらに、第１の層間絶縁膜４上にＣＶＤ
法によりＢＰＳＧ膜からなる第２の層間絶縁膜５を形成
する。リフロー処理により第２の層間絶縁膜５の表面を
平坦化した後、フォトリソグラフィ技術および異方性ド
ライエッチング法を用いてコンタクトホール６を開口す
る。続いて、コンタクトホール６内部および第２の層間
絶縁膜５上にＣＶＤ法を用いて多結晶シリコン膜７を約
５００Å程度の膜厚に堆積する。その後、拡散層領域３
が例えばｎ型拡散層の場合、全面にリンを注入して多結
晶シリコン膜７を低抵抗化する〔図２（ａ）〕。
より例えば二酸化シリコン膜を堆積して第１の層間絶縁
膜４を形成し、さらに、第１の層間絶縁膜４上にＣＶＤ
法によりＢＰＳＧ膜からなる第２の層間絶縁膜５を形成
する。リフロー処理により第２の層間絶縁膜５の表面を
平坦化した後、フォトリソグラフィ技術および異方性ド
ライエッチング法を用いてコンタクトホール６を開口す
る。続いて、コンタクトホール６内部および第２の層間
絶縁膜５上にＣＶＤ法を用いて多結晶シリコン膜７を約
５００Å程度の膜厚に堆積する。その後、拡散層領域３
が例えばｎ型拡散層の場合、全面にリンを注入して多結
晶シリコン膜７を低抵抗化する〔図２（ａ）〕。
【００１１】その後、スパッタ法によりチタン膜８を６
００Å程度の膜厚に、窒化チタン膜９を１０００Å程度
の膜厚に順次堆積する。この際、スパッタ装置のウェハ
ース位置合わせ精度の不足により、ウェハ周辺領域Ｂに
おいてチタン膜が窒化チタン膜に被覆されないチタン膜
露出領域Ｃが形成されてしまう〔図２（ｂ）〕。その
後、窒素ガス雰囲気中でランプアニーラにより７００℃
〜８００℃で１分程度の急速加熱を行う窒化処理を施
す。これにより、チタン膜８とその下層の多結晶シリコ
ン膜７との間には、両者の反応によってチタンシリサイ
ド層の密着層が形成され、また、窒化チタン膜に被覆さ
れないチタン膜露出領域Ｃの表面には、約２００〜３０
０Åの窒化チタン層が形成される。
００Å程度の膜厚に、窒化チタン膜９を１０００Å程度
の膜厚に順次堆積する。この際、スパッタ装置のウェハ
ース位置合わせ精度の不足により、ウェハ周辺領域Ｂに
おいてチタン膜が窒化チタン膜に被覆されないチタン膜
露出領域Ｃが形成されてしまう〔図２（ｂ）〕。その
後、窒素ガス雰囲気中でランプアニーラにより７００℃
〜８００℃で１分程度の急速加熱を行う窒化処理を施
す。これにより、チタン膜８とその下層の多結晶シリコ
ン膜７との間には、両者の反応によってチタンシリサイ
ド層の密着層が形成され、また、窒化チタン膜に被覆さ
れないチタン膜露出領域Ｃの表面には、約２００〜３０
０Åの窒化チタン層が形成される。
【００１２】その後、ウェハ全面にＣＶＤ法を用いてタ
ングステン膜１０を成長させ、エッチバックを行ってコ
ンタクトホール内部のみにタングステン膜１０を残して
タングステンプラグを形成する〔図２（ｃ）〕。上記の
タングステン膜の成膜工程において、チタン膜表面が窒
化されていることにより、ＷＦ6 ガスとチタン膜との反
応が抑制されており、また仮にチタン膜がＷＦ6 と反応
することがあっても、チタン膜８と多結晶シリコン膜７
とのとの間にはチタンシリサイド層からなる密着層が形
成されているため、ＢＰＳＧ膜５からのチタン膜８の剥
がれは防止される。その後、全面にＡｌ膜１１を形成
し、フォトリソグラフィ技術およびドライエッチング法
を用いてパターニングしてＡｌ配線を形成すれば、図１
に示す半導体装置が得られる。
ングステン膜１０を成長させ、エッチバックを行ってコ
ンタクトホール内部のみにタングステン膜１０を残して
タングステンプラグを形成する〔図２（ｃ）〕。上記の
タングステン膜の成膜工程において、チタン膜表面が窒
化されていることにより、ＷＦ6 ガスとチタン膜との反
応が抑制されており、また仮にチタン膜がＷＦ6 と反応
することがあっても、チタン膜８と多結晶シリコン膜７
とのとの間にはチタンシリサイド層からなる密着層が形
成されているため、ＢＰＳＧ膜５からのチタン膜８の剥
がれは防止される。その後、全面にＡｌ膜１１を形成
し、フォトリソグラフィ技術およびドライエッチング法
を用いてパターニングしてＡｌ配線を形成すれば、図１
に示す半導体装置が得られる。
【００１３】次に、本発明の第２の実施例を図３および
図４を参照して説明する。図３は、本発明の第２の実施
例により形成された半導体装置の断面図であり、図４
（ａ）〜（ｃ）は、本発明の第２の実施例の製造方法を
工程順に示した工程断面図である。以下、図４を参照し
てその製造方法について説明する。第１の実施例で説明
した方法と同様な方法を用いて、シリコン基板表面にフ
ィールド酸化膜２、拡散層領域３を形成した後、二酸化
シリコンおよびＢＰＳＧを堆積して、第１および第２の
層間絶縁膜４、５を形成する。しかる後、第２の層間絶
縁膜５上にＣＶＤ法により多結晶シリコン膜７を５００
Å程度の膜厚に堆積する。
図４を参照して説明する。図３は、本発明の第２の実施
例により形成された半導体装置の断面図であり、図４
（ａ）〜（ｃ）は、本発明の第２の実施例の製造方法を
工程順に示した工程断面図である。以下、図４を参照し
てその製造方法について説明する。第１の実施例で説明
した方法と同様な方法を用いて、シリコン基板表面にフ
ィールド酸化膜２、拡散層領域３を形成した後、二酸化
シリコンおよびＢＰＳＧを堆積して、第１および第２の
層間絶縁膜４、５を形成する。しかる後、第２の層間絶
縁膜５上にＣＶＤ法により多結晶シリコン膜７を５００
Å程度の膜厚に堆積する。
【００１４】続いて、フォトリソグラフィ技術およびド
ライエッチング技術を用いて多結晶シリコン膜７、第
２、第１の層間絶縁膜を選択的に順次エッチング除去し
て、コンタクトホール６を形成する〔図４（ａ）〕。
ライエッチング技術を用いて多結晶シリコン膜７、第
２、第１の層間絶縁膜を選択的に順次エッチング除去し
て、コンタクトホール６を形成する〔図４（ａ）〕。
【００１５】その後、スパッタ法により、膜厚約６００
Åのチタン膜８と膜厚約１０００Åの窒化チタン膜９を
順次堆積する〔図４（ｂ）〕。そして、第１の実施例の
場合と同様に、７００℃〜８００℃の範囲の急速熱窒化
処理を施し、チタン膜露出領域Ｃのチタン膜表面を窒化
して、後のタングステン膜成膜時のＷＦ6 ガスとの反応
を抑制しうるようにするとともに、チタン膜８と多結晶
シリコン膜７とを反応させて両膜間にチタンシリサイド
からなる密着層を形成する。
Åのチタン膜８と膜厚約１０００Åの窒化チタン膜９を
順次堆積する〔図４（ｂ）〕。そして、第１の実施例の
場合と同様に、７００℃〜８００℃の範囲の急速熱窒化
処理を施し、チタン膜露出領域Ｃのチタン膜表面を窒化
して、後のタングステン膜成膜時のＷＦ6 ガスとの反応
を抑制しうるようにするとともに、チタン膜８と多結晶
シリコン膜７とを反応させて両膜間にチタンシリサイド
からなる密着層を形成する。
【００１６】その後、ウェハ全面にＣＶＤ法を用いてタ
ングステン膜１０を成長させ、エッチバックを行ってコ
ンタクトホール内部のみにタングステン膜１０を残す
〔図４（ｃ）〕。その後、全面にＡｌ膜１１を形成し、
フォトリソグラフィ技術およびドライエッチング法を用
いてパターニングして上層のＡｌ配線を形成すれば、図
３に示す第２の実施例の半導体装置が得られる。
ングステン膜１０を成長させ、エッチバックを行ってコ
ンタクトホール内部のみにタングステン膜１０を残す
〔図４（ｃ）〕。その後、全面にＡｌ膜１１を形成し、
フォトリソグラフィ技術およびドライエッチング法を用
いてパターニングして上層のＡｌ配線を形成すれば、図
３に示す第２の実施例の半導体装置が得られる。
【００１７】以上好ましい実施例について説明したが、
本発明はこれら実施例に限定されるものではなく、特許
請求の範囲に記載された範囲内において適宜の変更が可
能なものである。例えば実施例では、層間絶縁膜を二酸
化シリコン膜やＢＰＳＧ膜によって形成していたが、そ
れらの少なくとも一方をＰＳＧ膜によって置き換えるこ
とができる。また、実施例では、拡散層上にコンタクト
ホールを形成する場合の例について説明したが、本発明
は配線層間のスルーホールにも適用が可能なものであ
る。
本発明はこれら実施例に限定されるものではなく、特許
請求の範囲に記載された範囲内において適宜の変更が可
能なものである。例えば実施例では、層間絶縁膜を二酸
化シリコン膜やＢＰＳＧ膜によって形成していたが、そ
れらの少なくとも一方をＰＳＧ膜によって置き換えるこ
とができる。また、実施例では、拡散層上にコンタクト
ホールを形成する場合の例について説明したが、本発明
は配線層間のスルーホールにも適用が可能なものであ
る。
【００１８】
【発明の効果】以上説明したように、本発明は、チタン
膜と窒化チタン膜からなるバリア層を介して形成された
タングステンプラグを有する半導体装置において、チタ
ン膜の下層に多結晶シリコン膜を設け、バリア層形成後
に熱窒化処理を施すことによって、露出しているチタン
膜の表面に窒化チタン膜を形成するとともに、チタン膜
と多結晶シリコン膜との間にチタンシリサイド膜を形成
するものであるので、本発明によれば、ＣＶＤ法による
タングステン膜の成膜時にＷＦ6 ガスとチタン膜との反
応を抑制することができる。また、仮に薄い窒化チタン
膜を通してチタン膜がＷＦ6 と反応することがあって
も、チタン膜と多結晶シリコン膜との間に密着層が形成
されているため、チタン膜の下層絶縁膜からの剥がれを
防止することができる。したがって、本発明によれば、
従来生じていたパーティクルの発生を防止することがで
き、歩留りを向上させることができる。
膜と窒化チタン膜からなるバリア層を介して形成された
タングステンプラグを有する半導体装置において、チタ
ン膜の下層に多結晶シリコン膜を設け、バリア層形成後
に熱窒化処理を施すことによって、露出しているチタン
膜の表面に窒化チタン膜を形成するとともに、チタン膜
と多結晶シリコン膜との間にチタンシリサイド膜を形成
するものであるので、本発明によれば、ＣＶＤ法による
タングステン膜の成膜時にＷＦ6 ガスとチタン膜との反
応を抑制することができる。また、仮に薄い窒化チタン
膜を通してチタン膜がＷＦ6 と反応することがあって
も、チタン膜と多結晶シリコン膜との間に密着層が形成
されているため、チタン膜の下層絶縁膜からの剥がれを
防止することができる。したがって、本発明によれば、
従来生じていたパーティクルの発生を防止することがで
き、歩留りを向上させることができる。
【図１】本発明の第１の実施例の半導体装置の断面図。
【図２】本発明の第１の実施例の半導体装置の製造方法
を説明するための工程順断面図。
を説明するための工程順断面図。
【図３】本発明の第２の実施例の半導体装置の断面図。
【図４】本発明の第２の実施例の半導体装置の製造方法
を説明するための工程順断面図。
を説明するための工程順断面図。
【図５】従来法により形成された半導体装置の断面図。
１ シリコン基板 ２ フィールド酸化膜 ３ 拡散層領域 ４ 第１の層間絶縁膜 ５ 第２の層間絶縁膜 ６ コンタクトホール ７ 多結晶シリコン膜 ８ チタン膜 ９ 窒化チタン膜 １０ タングステン膜 １１ Ａｌ膜 Ａ 製品形成領域 Ｂ ウェハ周辺領域 Ｃ チタン膜露出領域
Claims (4)
- 【請求項１】 半導体基板上または下層配線上に設けら
れた絶縁膜に半導体基板表面に形成された拡散層または
前記下層配線の表面を露出させる開口が設けられ、該開
口内に形成されたチタン膜、窒化チタン膜およびタング
ステン膜を含む導電層を介して前記拡散層または前記下
層配線が上層配線と接続されている半導体装置におい
て、前記チタン膜とその下地層との間には少なくとも前
記絶縁膜上において多結晶シリコン膜が形成されている
ことを特徴とする半導体装置。 - 【請求項２】 （１）半導体基板上または半導体基板上
に形成された下層配線上に絶縁膜を形成する工程と、 （２）前記絶縁膜を選択的に除去して半導体基板表面に
形成された拡散層または前記下層配線の表面を露出させ
る開口を形成する工程と、 （３）前記開口内を含む全面に多結晶シリコン膜、チタ
ン膜および窒化チタン膜をこの順に堆積する工程と、 （４）窒素雰囲気中にて熱処理を行って露出しているチ
タン膜の表面を窒化する工程と、 （５）ＣＶＤ法によりタングステンを堆積しエッチバッ
クを行って前記開口内をタングステンにより充填する工
程と、を含むことを特徴とする半導体装置の製造方法。 - 【請求項３】 （１）半導体基板上または半導体基板上
に形成された下層配線上に絶縁膜および多結晶シリコン
膜を形成する工程と、 （２）前記多結晶シリコン膜および前記絶縁膜を選択的
に除去して半導体基板表面に形成された拡散層または前
記下層配線の表面を露出させる開口を形成する工程と、 （３）前記開口内を含む全面にチタン膜および窒化チタ
ン膜をこの順に堆積する工程と、 （４）窒素雰囲気中にて熱処理を行って露出しているチ
タン膜の表面を窒化する工程と、 （５）ＣＶＤ法によりタングステンを堆積しエッチバッ
クを行って前記開口内をタングステンにより充填する工
程と、を含むことを特徴とする半導体装置の製造方法。 - 【請求項４】 前記第（４）の工程における熱処理を、
ランプアニーラを用いた急速加熱により行うことを特徴
とする請求項２または３記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7111055A JP2768304B2 (ja) | 1995-04-13 | 1995-04-13 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7111055A JP2768304B2 (ja) | 1995-04-13 | 1995-04-13 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08288390A true JPH08288390A (ja) | 1996-11-01 |
| JP2768304B2 JP2768304B2 (ja) | 1998-06-25 |
Family
ID=14551269
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7111055A Expired - Fee Related JP2768304B2 (ja) | 1995-04-13 | 1995-04-13 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2768304B2 (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6005291A (en) * | 1997-08-22 | 1999-12-21 | Nec Corporation | Semiconductor device and process for production thereof |
| JP2000114247A (ja) * | 1998-09-28 | 2000-04-21 | Stmicroelectronics Srl | 誘電体層をエッチングする処理方法 |
| KR100289653B1 (ko) * | 1998-06-30 | 2001-05-02 | 박종섭 | 반도체소자의배선구조및그의형성방법 |
| US6265305B1 (en) * | 1999-10-01 | 2001-07-24 | United Microelectronics Corp. | Method of preventing corrosion of a titanium layer in a semiconductor wafer |
| KR100315963B1 (ko) * | 1998-12-16 | 2001-12-20 | 클라크 3세 존 엠. | 낮은 콘택 저항과 낮은 접합 누설을 갖는 금속 배선 콘택구조체 및 그 제조 방법 |
| US6451691B2 (en) * | 2000-06-28 | 2002-09-17 | Samsung Electronics Co., Ltd. | Methods of manufacturing a metal pattern of a semiconductor device which include forming nitride layer at exposed sidewalls of Ti layer of the pattern |
| US6541864B1 (en) | 1998-10-27 | 2003-04-01 | Kabushiki Kaisha Toshiba | Semiconductor device with tapered contact hole and wire groove |
| KR100400248B1 (ko) * | 2001-04-06 | 2003-10-01 | 주식회사 하이닉스반도체 | 반도체소자의 배선 형성방법 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0629241A (ja) * | 1992-07-10 | 1994-02-04 | Sony Corp | 半導体装置の製造方法 |
| JPH06342766A (ja) * | 1993-04-06 | 1994-12-13 | Sony Corp | 半導体装置及びその作製方法 |
-
1995
- 1995-04-13 JP JP7111055A patent/JP2768304B2/ja not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0629241A (ja) * | 1992-07-10 | 1994-02-04 | Sony Corp | 半導体装置の製造方法 |
| JPH06342766A (ja) * | 1993-04-06 | 1994-12-13 | Sony Corp | 半導体装置及びその作製方法 |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6005291A (en) * | 1997-08-22 | 1999-12-21 | Nec Corporation | Semiconductor device and process for production thereof |
| KR100289653B1 (ko) * | 1998-06-30 | 2001-05-02 | 박종섭 | 반도체소자의배선구조및그의형성방법 |
| JP2000114247A (ja) * | 1998-09-28 | 2000-04-21 | Stmicroelectronics Srl | 誘電体層をエッチングする処理方法 |
| US6541864B1 (en) | 1998-10-27 | 2003-04-01 | Kabushiki Kaisha Toshiba | Semiconductor device with tapered contact hole and wire groove |
| US6936924B2 (en) | 1998-10-27 | 2005-08-30 | Kabushiki Kaisha Toshiba | Semiconductor device with tapered contact hole and wire groove |
| US7001839B2 (en) | 1998-10-27 | 2006-02-21 | Kabushiki Kaisha Toshiba | Semiconductor device with tapered contact hole and wire groove |
| KR100315963B1 (ko) * | 1998-12-16 | 2001-12-20 | 클라크 3세 존 엠. | 낮은 콘택 저항과 낮은 접합 누설을 갖는 금속 배선 콘택구조체 및 그 제조 방법 |
| US6265305B1 (en) * | 1999-10-01 | 2001-07-24 | United Microelectronics Corp. | Method of preventing corrosion of a titanium layer in a semiconductor wafer |
| US6451691B2 (en) * | 2000-06-28 | 2002-09-17 | Samsung Electronics Co., Ltd. | Methods of manufacturing a metal pattern of a semiconductor device which include forming nitride layer at exposed sidewalls of Ti layer of the pattern |
| KR100400248B1 (ko) * | 2001-04-06 | 2003-10-01 | 주식회사 하이닉스반도체 | 반도체소자의 배선 형성방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2768304B2 (ja) | 1998-06-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2978748B2 (ja) | 半導体装置の製造方法 | |
| EP0634788B1 (en) | Method of manufacturing semiconductor device utilizing selective CVD method | |
| JPH06140372A (ja) | 半導体装置の製造方法 | |
| JP3175721B2 (ja) | 半導体装置の製造方法 | |
| EP0740336B1 (en) | Method for fabricating semiconductor device having buried contact structure | |
| JP2000306997A (ja) | バリアメタル層を有する半導体装置及びその製造方法 | |
| JPH08222559A (ja) | 半導体装置の製造方法 | |
| JP2768304B2 (ja) | 半導体装置の製造方法 | |
| JPH10233447A (ja) | 半導体装置及びその製造方法 | |
| JP3027946B2 (ja) | 半導体装置およびその製造方法 | |
| KR100499401B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| JP2871943B2 (ja) | 半導体装置の製造方法 | |
| JPH053170A (ja) | ブランケツトタングステンプラグ形成法 | |
| JPH0629241A (ja) | 半導体装置の製造方法 | |
| JPH079893B2 (ja) | 半導体装置の製造方法 | |
| JPH0529478A (ja) | 半導体装置の製造方法 | |
| JPH0529316A (ja) | 半導体装置の製造方法 | |
| KR100219509B1 (ko) | 반도체장치의 금속층 형성방법 | |
| JP2985218B2 (ja) | 半導体装置及びその製造方法 | |
| JP2606080B2 (ja) | 半導体装置の製造方法 | |
| JPH0689941A (ja) | 半導体装置及びその製造方法 | |
| JPH0729850A (ja) | 半導体装置の製造方法 | |
| JPS6122651A (ja) | 半導体装置の製造方法 | |
| JPH03256330A (ja) | 半導体装置の製造方法 | |
| JPH0851087A (ja) | 半導体装置の製造方法と半導体ウエハ構造 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |