JPH082880Y2 - Ｅｅｐｒｏｍのデータ書込み装置 - Google Patents
Ｅｅｐｒｏｍのデータ書込み装置Info
- Publication number
- JPH082880Y2 JPH082880Y2 JP10627589U JP10627589U JPH082880Y2 JP H082880 Y2 JPH082880 Y2 JP H082880Y2 JP 10627589 U JP10627589 U JP 10627589U JP 10627589 U JP10627589 U JP 10627589U JP H082880 Y2 JPH082880 Y2 JP H082880Y2
- Authority
- JP
- Japan
- Prior art keywords
- write
- power failure
- eeprom
- write processing
- processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【考案の詳細な説明】 〈産業上の利用分野〉 本考案は、EEPROM（Electrically erasable and prog
rammable read only memory）のデータ書込み装置に関
し、更に詳しくは、EEPROMをメモリの１つとして利用す
るマイクロプロセッサ装置において、停電直前のデータ
書込み処理の改善に関する。
rammable read only memory）のデータ書込み装置に関
し、更に詳しくは、EEPROMをメモリの１つとして利用す
るマイクロプロセッサ装置において、停電直前のデータ
書込み処理の改善に関する。
〈従来の技術〉 EEPROMは、電気的にデータの書込み／消去が行え、デ
ータの保持に電池が要らないなどの特徴があるが、デー
タの書き換え時間が、約２〜10msと長いという欠点があ
る。
ータの保持に電池が要らないなどの特徴があるが、デー
タの書き換え時間が、約２〜10msと長いという欠点があ
る。
従来、EEPROMへのデータ書込み（ライト）処理には、
いくつか用意されていて、例えば第１のライト処理（こ
の間割込み禁止）中に、停電予告信号による停電割込み
が発生すると、第１のライト処理が終了してから、停電
予告信号による割込み処理に基づく第２のライト処理を
実行するようなっている。
いくつか用意されていて、例えば第１のライト処理（こ
の間割込み禁止）中に、停電予告信号による停電割込み
が発生すると、第１のライト処理が終了してから、停電
予告信号による割込み処理に基づく第２のライト処理を
実行するようなっている。
〈考案が解決しようとする課題〉 このために、停電予告による割込み処理に基づくライ
ト処理は、第１のライト処理が完了するまでの時間、約
10ms待つ必要があった。
ト処理は、第１のライト処理が完了するまでの時間、約
10ms待つ必要があった。
本考案は、この様な点に鑑みてなされたものであっ
て、停電予告信号による割込み処理に基づく第２のライ
ト処理を、前記したような10msの待ち時間を経ないで行
えるようにしたEEPROMのデータ書込み装置を提供するこ
とを目的とする。
て、停電予告信号による割込み処理に基づく第２のライ
ト処理を、前記したような10msの待ち時間を経ないで行
えるようにしたEEPROMのデータ書込み装置を提供するこ
とを目的とする。
〈課題を解決するための手段〉 前記した目的を達成する本考案は、 EEPROMと、このEEPROMへのリード／ライト手段と、停
電予告信号を受けると立てられる停電割込み要求フラグ
とを備え、 前記リード／ライト手段は、 前記EEPROMへのデータのライト処理に、少なくとも当
該ライト処理中は割込みが禁止される第１のライト処理
と、停電予告信号による割込み要求に基づく第２のライ
ト処理が用意されており、 前記第１のライト処理を行っている途中で停電割込み
要求フラグが立てられると、当該第１のライト処理の中
で前記第２のライト処理を引続き行うように構成されて
いる。
電予告信号を受けると立てられる停電割込み要求フラグ
とを備え、 前記リード／ライト手段は、 前記EEPROMへのデータのライト処理に、少なくとも当
該ライト処理中は割込みが禁止される第１のライト処理
と、停電予告信号による割込み要求に基づく第２のライ
ト処理が用意されており、 前記第１のライト処理を行っている途中で停電割込み
要求フラグが立てられると、当該第１のライト処理の中
で前記第２のライト処理を引続き行うように構成されて
いる。
〈作用〉 リード／ライト手段はマイクロプロセッサのプログラ
ムで実現される。電源回路が正常に動作している間は、
リード／ライト手段は通常の第１のライト処理を実行し
ている。
ムで実現される。電源回路が正常に動作している間は、
リード／ライト手段は通常の第１のライト処理を実行し
ている。
電源回路が停電すると、停電直前に停電予告信号が出
力され、これにより停電割込み要求フラグが立てられ
る。リード／ライト手段は第１のライト動作中に、この
停電割込み要求フラグが立てられると、第１のライト処
理に続いて、第２のライト処理をそれまでライト処理し
ていたEEPROM内の領域（同じペーシ）内に行う。
力され、これにより停電割込み要求フラグが立てられ
る。リード／ライト手段は第１のライト動作中に、この
停電割込み要求フラグが立てられると、第１のライト処
理に続いて、第２のライト処理をそれまでライト処理し
ていたEEPROM内の領域（同じペーシ）内に行う。
これにより、停電割込み処理に要する時間を短くする
ことが可能となる。
ことが可能となる。
〈実施例〉 以下図面を用いて、本考案の一実施例を詳細に説明す
る。
る。
第１図は、本考案の一実施例を示す構成概念図であ
る。図において、１はマイクロプロセッサ、２はこのマ
イクロプロセッサに電力を供給している電源回路、３は
マイクロプロセッサ１にバスBSを介して結ばれているEE
PROM、４はROM、５はRAMである。
る。図において、１はマイクロプロセッサ、２はこのマ
イクロプロセッサに電力を供給している電源回路、３は
マイクロプロセッサ１にバスBSを介して結ばれているEE
PROM、４はROM、５はRAMである。
マイクロプロセッサ１において、11は電源回路２から
停電発生の直前に出力される停電予告信号を受け、立て
られる停電割込み要求フラグ、12はEEPROM3を含む各メ
モリへのリード／ライト手段である。このリード／ライ
ト手段は、EEPROMへのデータのライト処理に、例えば第
１のライト処理（この間割込み禁止）と、停電予告信号
による割込み要求に基づく第２のライト処理が少なくと
も用意されている。
停電発生の直前に出力される停電予告信号を受け、立て
られる停電割込み要求フラグ、12はEEPROM3を含む各メ
モリへのリード／ライト手段である。このリード／ライ
ト手段は、EEPROMへのデータのライト処理に、例えば第
１のライト処理（この間割込み禁止）と、停電予告信号
による割込み要求に基づく第２のライト処理が少なくと
も用意されている。
13は停電割込み要求フラグ11の状態を読み込むフラグ
状態読み込み手段で、ここで読み込まれた状態データ
は、メモリのリード／ライト手段12に伝えられる。
状態読み込み手段で、ここで読み込まれた状態データ
は、メモリのリード／ライト手段12に伝えられる。
ここで、第１のライト処理，第２のライト処理につい
て、本考案が、例えば、プロセスからの信号を監視して
いて、その信号の値が予め設定してある上下限範囲を越
えると警報を出力するような警報装置に適用される場合
を例にとって説明する。
て、本考案が、例えば、プロセスからの信号を監視して
いて、その信号の値が予め設定してある上下限範囲を越
えると警報を出力するような警報装置に適用される場合
を例にとって説明する。
このような警報装置にあっては、前記の上下限範囲を
決めるための上限値，下限値（パラメータ）を、ユーザ
が計器の前面から任意に設定できるように構成してあ
る。設定したパラメータは、RAM5（このRAM5はバッテリ
ーバックアップされていないものとする）あるいは、電
源が切れた場合にもこれらのパラメータが消失しないよ
うに希望する場合はEEPROM3に書き込まれる。
決めるための上限値，下限値（パラメータ）を、ユーザ
が計器の前面から任意に設定できるように構成してあ
る。設定したパラメータは、RAM5（このRAM5はバッテリ
ーバックアップされていないものとする）あるいは、電
源が切れた場合にもこれらのパラメータが消失しないよ
うに希望する場合はEEPROM3に書き込まれる。
ユーザは、設定した各パラメータが電源が切れた場合
にも消失しないように希望する場合、第１のライト処理
の指示を行い各設定パラメータを、EEPROM3側に書き込
む処理を行う。
にも消失しないように希望する場合、第１のライト処理
の指示を行い各設定パラメータを、EEPROM3側に書き込
む処理を行う。
この様に、設定されたパラメータ等を例えば外部から
の指示等に基づいてEEPROM3側に書き込むような処理が
第１のライト処理になる。
の指示等に基づいてEEPROM3側に書き込むような処理が
第１のライト処理になる。
一方、警報装置には監視すべき信号が印加されている
が、監視状態で一時的に停電が発生した場合、停電回復
後も同じ入力値から継続的に監視をしたいという要望が
ある。このような要望を満たす為には、停電発生時に停
電発生直前の入力値を停電予告信号に基づいて、一時的
にEEPROMに書き込む処理が行われる。
が、監視状態で一時的に停電が発生した場合、停電回復
後も同じ入力値から継続的に監視をしたいという要望が
ある。このような要望を満たす為には、停電発生時に停
電発生直前の入力値を停電予告信号に基づいて、一時的
にEEPROMに書き込む処理が行われる。
この様に、停電割込み要求に基づいて、例えば入力値
を一時的にEEPROMに書き込む処理が第２のライト処理に
なる。
を一時的にEEPROMに書き込む処理が第２のライト処理に
なる。
このように構成された装置の動作を説明すれば以下の
通りである。
通りである。
EEPROM3への通常のライト処理としては、複数個あ
り、それぞれEEPROM内の別々のページ（例えばNEC製
μPD28C64の場合、１ページ32バイトのブロックになっ
ており、アドレスの下位５ビットより上位の部分が共通
のもの）へライトするようになっている。
り、それぞれEEPROM内の別々のページ（例えばNEC製
μPD28C64の場合、１ページ32バイトのブロックになっ
ており、アドレスの下位５ビットより上位の部分が共通
のもの）へライトするようになっている。
第２図は、この様な第１のライト処理中に、停電予告
信号が出力された場合の動作を示すタイムチャートであ
る。
信号が出力された場合の動作を示すタイムチャートであ
る。
（ａ）は停電割込み要求信号であり、（ｂ）に示す第１
のライト処理中に停電が発生しているものとする。
のライト処理中に停電が発生しているものとする。
マイクロプロセッサ１内のフラグ状態読み込み手段13
は、（ｂ）に示すライト処理の最後付近の時点t1で、停
電割込み要求フラグ11の状態を読み込み、フラグが立て
られていると（停電割込み要求が有る場合）、停電割込
み要求に基づくEEPROM内への第２のライト処理を、
（ｂ）に示すようにそれまでライトしていた領域と同一
ページ内にライトする。なお、この領域には、第２のラ
イト処理によるデータが格納できるスペースが常にある
ものとする。
は、（ｂ）に示すライト処理の最後付近の時点t1で、停
電割込み要求フラグ11の状態を読み込み、フラグが立て
られていると（停電割込み要求が有る場合）、停電割込
み要求に基づくEEPROM内への第２のライト処理を、
（ｂ）に示すようにそれまでライトしていた領域と同一
ページ内にライトする。なお、この領域には、第２のラ
イト処理によるデータが格納できるスペースが常にある
ものとする。
この様な動作は、第２のライト処理のアドレスを、第
１のライト処理のアドレスと同一ページに割り付けるこ
とにより、第１のライト処理に続いて第２のライト処理
を連続して行え、ページモードライトが実行できる。
１のライト処理のアドレスと同一ページに割り付けるこ
とにより、第１のライト処理に続いて第２のライト処理
を連続して行え、ページモードライトが実行できる。
ここで、第２のライト処理が終了後、（ｃ）に示すよ
うに停電割込み処理が行われるが、ここでの停電割込み
処理は、既に第１のライト処理に連続して行った第２の
ライト処理によりEEPROMへのデータ書込み処理（ライト
処理）が終了しているので、このライト処理を除いた他
の停電割込処理（例えば各種フラグのリセット処理等）
が行われる。
うに停電割込み処理が行われるが、ここでの停電割込み
処理は、既に第１のライト処理に連続して行った第２の
ライト処理によりEEPROMへのデータ書込み処理（ライト
処理）が終了しているので、このライト処理を除いた他
の停電割込処理（例えば各種フラグのリセット処理等）
が行われる。
第３図は、上記以外の状態で、停電割込みが発生した
場合の動作を示すタイムチャートである。
場合の動作を示すタイムチャートである。
この様な状態では、（ａ）に示すように停電割込み要
求が発生すると、その時点で（ｂ）に示すように直ちに
この要求にも基づく停電割込み処理（第２のライト処理
を含む）を実行する。この場合でのライト処理は、EEPR
OM内のある決まった領域内に行われる。
求が発生すると、その時点で（ｂ）に示すように直ちに
この要求にも基づく停電割込み処理（第２のライト処理
を含む）を実行する。この場合でのライト処理は、EEPR
OM内のある決まった領域内に行われる。
〈考案の効果〉 以上詳細に説明したように、本考案によれば、EEPROM
へのライト処理中に、停電割込みが発生し、その割込み
の中でもライト処理をおこなう場合、両方のライト処理
を続けて行うようにしたもので、別々にこれらのライト
処理を行う場合に必要となる書き込み完了の待ち時間を
不要にでき、停電割込みに要する時間を短くすることが
できる。
へのライト処理中に、停電割込みが発生し、その割込み
の中でもライト処理をおこなう場合、両方のライト処理
を続けて行うようにしたもので、別々にこれらのライト
処理を行う場合に必要となる書き込み完了の待ち時間を
不要にでき、停電割込みに要する時間を短くすることが
できる。
第１図は本考案の一実施例を示す構成概念図、第２図は
第１のライト処理中に、停電予告信号が出力された場合
の動作を示すタイムチャート、第３図は第２図に示す以
外の状態で、停電割込みが発生した場合の動作を示すタ
イムチャートである。 １……マイクロプロセッサ ２……電源回路、３……EEPROM ４……ROM、５……RAM 11……停電割込み要求フラグ 12……リード／ライト手段 13……フラグ状態読み込み手段
第１のライト処理中に、停電予告信号が出力された場合
の動作を示すタイムチャート、第３図は第２図に示す以
外の状態で、停電割込みが発生した場合の動作を示すタ
イムチャートである。 １……マイクロプロセッサ ２……電源回路、３……EEPROM ４……ROM、５……RAM 11……停電割込み要求フラグ 12……リード／ライト手段 13……フラグ状態読み込み手段
Claims (1)
- 【請求項１】EEPROMと、このEEPROMへのリード／ライト
手段と、停電予告信号を受けると立てられる停電割込み
要求フラグとを備え、 前記リード／ライト手段は、 前記EEPROMへのデータのライト処理に、少なくとも当該
ライト処理中は割込みが禁止される第１のライト処理
と、停電予告信号による割込み要求に基づく第２のライ
ト処理が用意されており、 前記第１のライト処理を行っている途中で停電割込み要
求フラグが立てられると、当該第１のライト処理の中で
前記第２のライト処理を引続き行うように構成されてい
ることを特徴とするEEPROMのデータ書込み装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10627589U JPH082880Y2 (ja) | 1989-09-11 | 1989-09-11 | Ｅｅｐｒｏｍのデータ書込み装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10627589U JPH082880Y2 (ja) | 1989-09-11 | 1989-09-11 | Ｅｅｐｒｏｍのデータ書込み装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0345299U JPH0345299U (ja) | 1991-04-25 |
| JPH082880Y2 true JPH082880Y2 (ja) | 1996-01-29 |
Family
ID=31655011
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10627589U Expired - Lifetime JPH082880Y2 (ja) | 1989-09-11 | 1989-09-11 | Ｅｅｐｒｏｍのデータ書込み装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH082880Y2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5348541B2 (ja) * | 2009-05-20 | 2013-11-20 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
-
1989
- 1989-09-11 JP JP10627589U patent/JPH082880Y2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0345299U (ja) | 1991-04-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63223901A (ja) | 車載制御装置 | |
| JPH082880Y2 (ja) | Ｅｅｐｒｏｍのデータ書込み装置 | |
| JPH03252993A (ja) | Ｅ↑２ｐｒｏｍの情報書込み装置 | |
| JP2001147863A (ja) | フラッシュメモリ書き替え装置 | |
| JPH0731640B2 (ja) | ディスクアクセス制御方式 | |
| JP3207333B2 (ja) | プログラマブルコントロ−ラ | |
| JP2555182B2 (ja) | モニタ機能を有する工程制御方式 | |
| JPH1165884A (ja) | マイクロコンピュータ及びそのデバッグ方法 | |
| JPH0357049A (ja) | Ｅｅｐｒｏｍ内蔵マイクロコンピュータ | |
| JPH03250347A (ja) | メモリ装置 | |
| JPS58168121A (ja) | 停電復電処理方式 | |
| KR930002263Y1 (ko) | 표시데이타의 리쥼 처리 실행장치 | |
| JPS60147858A (ja) | 動作中のメモリ内容読出し方式 | |
| JPS6034132B2 (ja) | プログラマブル・コントロ−ラ | |
| JPS62287345A (ja) | メモリアクセス状況監視装置 | |
| JPH02210515A (ja) | システムのリセット方式 | |
| JPS60160447A (ja) | プログラマブルコントロ−ラ | |
| JPH02227756A (ja) | ディジタル演算装置 | |
| JPH02252039A (ja) | プロセッサのメモリ制御方式 | |
| JPS6284346A (ja) | メモリダンプ方式 | |
| JPH02156317A (ja) | 初期設定方式 | |
| JPS62272815A (ja) | デイジタル形保護継電装置 | |
| JPH10228787A (ja) | 入出力モジュール | |
| JPH0391853A (ja) | 不揮発性メモリ回路 | |
| JPS60178556A (ja) | 状態表示方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |