JPH08279601A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH08279601A JPH08279601A JP8026598A JP2659896A JPH08279601A JP H08279601 A JPH08279601 A JP H08279601A JP 8026598 A JP8026598 A JP 8026598A JP 2659896 A JP2659896 A JP 2659896A JP H08279601 A JPH08279601 A JP H08279601A
- Authority
- JP
- Japan
- Prior art keywords
- film
- capacitor
- tantalum oxide
- lower electrode
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Abstract
(57)【要約】
【目的】欠陥密度が少なくて耐圧が十分大きく、長期信
頼性が高く、容量の大きなキャパシタを有する半導体装
置の製造方法を提供すること。 【構成】キャパシタ下部電極10上に遷移金属酸化物で
誘電体膜を構成するキャパシタ絶縁膜を形成する半導体
装置の製造方法であって、遷移金属酸化物(酸化タンタ
ル膜3)をキャパシタ下部電極上に堆積してキャパシタ
絶縁膜を形成し、キャパシタ下部電極と堆積した遷移金
属酸化物との間に堆積遷移酸化物を補う酸化物を形成す
るために酸化雰囲気中の熱処理を行ない二酸化シリコン
膜2を形成し、タングステン電極4からなるキャパシタ
上部電極をキャパシタ絶縁膜(酸化タンタル膜3と二酸
化シリコン膜2の二層膜からなる誘電体膜)上に形成す
る半導体装置の製造方法。
頼性が高く、容量の大きなキャパシタを有する半導体装
置の製造方法を提供すること。 【構成】キャパシタ下部電極10上に遷移金属酸化物で
誘電体膜を構成するキャパシタ絶縁膜を形成する半導体
装置の製造方法であって、遷移金属酸化物(酸化タンタ
ル膜3)をキャパシタ下部電極上に堆積してキャパシタ
絶縁膜を形成し、キャパシタ下部電極と堆積した遷移金
属酸化物との間に堆積遷移酸化物を補う酸化物を形成す
るために酸化雰囲気中の熱処理を行ない二酸化シリコン
膜2を形成し、タングステン電極4からなるキャパシタ
上部電極をキャパシタ絶縁膜(酸化タンタル膜3と二酸
化シリコン膜2の二層膜からなる誘電体膜)上に形成す
る半導体装置の製造方法。
Description
【0001】
【産業上の利用分野】本発明は、半導体装置の製造方法
に係り、特に高容量、高信頼性のキャパシタを有する半
導体装置の製造方法に関する。
に係り、特に高容量、高信頼性のキャパシタを有する半
導体装置の製造方法に関する。
【0002】
【従来の技術】周知のように、各種半導体メモリのキャ
パシタは、二酸化シリコン膜を絶縁膜とするキャパシタ
が広く用いられている。
パシタは、二酸化シリコン膜を絶縁膜とするキャパシタ
が広く用いられている。
【0003】しかし、半導体集積回路の集積密度が増大
するにともない、キャパシタの面積も著るしく小さくな
った。キャパシタの面積が小さくなると、容量が減少し
て、半導体メモリの信頼性が低下してしまう。そのた
め、キャパシタの誘電体膜として、たとえばTa2O5な
ど、誘電率の大きい遷移金属酸化物を用いて容量の低下
を防止することが提案されている。
するにともない、キャパシタの面積も著るしく小さくな
った。キャパシタの面積が小さくなると、容量が減少し
て、半導体メモリの信頼性が低下してしまう。そのた
め、キャパシタの誘電体膜として、たとえばTa2O5な
ど、誘電率の大きい遷移金属酸化物を用いて容量の低下
を防止することが提案されている。
【0004】たとえば、特開昭59−4152号には、
シリコン基板上に酸化タンタル膜を形成した後、湿性酸
素雰囲気にて、熱処理して、酸化タンタル膜とシリコン
基板の界面に二酸化シリコン膜を成長させた後、高融点
金属、或いは高融点金属のシリサイドからなる上部電極
を、上記酸化タンタル膜上に形成してキャパシタを形成
していた。
シリコン基板上に酸化タンタル膜を形成した後、湿性酸
素雰囲気にて、熱処理して、酸化タンタル膜とシリコン
基板の界面に二酸化シリコン膜を成長させた後、高融点
金属、或いは高融点金属のシリサイドからなる上部電極
を、上記酸化タンタル膜上に形成してキャパシタを形成
していた。
【0005】さらに、キャパシタ形成技術として以下の
公知の技術がある。特開昭60−58653号公報に
は、シリコン半導体基板に直接Ta膜を形成し、そのT
a膜を酸化することでTa2O5膜とし、そしてシリコン
半導体基板とTa2O5膜との界面にSiO2膜(具体的
には80Å)形成する記載がある。このSiO2膜はキ
ャパシタの特性に依存してくる。
公知の技術がある。特開昭60−58653号公報に
は、シリコン半導体基板に直接Ta膜を形成し、そのT
a膜を酸化することでTa2O5膜とし、そしてシリコン
半導体基板とTa2O5膜との界面にSiO2膜(具体的
には80Å)形成する記載がある。このSiO2膜はキ
ャパシタの特性に依存してくる。
【0006】特開昭60−50950号公報には、Si
基板にHfN−Si3N4混合物を乾燥酸素中で酸化する
記載がある。
基板にHfN−Si3N4混合物を乾燥酸素中で酸化する
記載がある。
【0007】特開昭57−167669号公報には、多
結晶シリコン膜上にTa膜を形成し、このTa膜を乾燥
酸素中で無定形酸化タンタル層とし、さらにこの無定形
酸化タンタル層を結晶化するとともに、結晶化に伴って
生ずる結晶粒界にシリコンを拡散させ、これを酸化する
ことで結晶粒界を二酸化シリコンで充填させる。
結晶シリコン膜上にTa膜を形成し、このTa膜を乾燥
酸素中で無定形酸化タンタル層とし、さらにこの無定形
酸化タンタル層を結晶化するとともに、結晶化に伴って
生ずる結晶粒界にシリコンを拡散させ、これを酸化する
ことで結晶粒界を二酸化シリコンで充填させる。
【0008】特開昭58−154258号公報には、多
結晶シリコン膜上にTa膜を形成し、このTa膜を酸化
タンタル層とし、その酸化タンタル層に塩素を導入す
る。
結晶シリコン膜上にTa膜を形成し、このTa膜を酸化
タンタル層とし、その酸化タンタル層に塩素を導入す
る。
【0009】
【発明が解決しようとする課題】しかし、本願発明者の
検討によれば、このような方法によって形成されたキャ
パシタは、長期信頼性が低く、しかも、酸化タンタル膜
とシリコン基板の間に形成される二酸化シリコン膜の膜
厚が大きくなってしまって容量が低下し、酸化タンタル
を誘電体膜として用いた効果が、著るしく低くなってし
まうことが見出された。
検討によれば、このような方法によって形成されたキャ
パシタは、長期信頼性が低く、しかも、酸化タンタル膜
とシリコン基板の間に形成される二酸化シリコン膜の膜
厚が大きくなってしまって容量が低下し、酸化タンタル
を誘電体膜として用いた効果が、著るしく低くなってし
まうことが見出された。
【0010】すなわち、上記従来技術はシリコン基板と
酸化タンタル膜の間に二酸化シリコン膜を形成すること
により、酸化タンタル膜の欠陥密度が減少し、耐圧が向
上するという効果は有しているが単位面積当りの容量は
著しく減少する。また、二酸化シリコン膜厚が40Å以
上となると、一定電圧を印加した場合の経時的絶縁破壊
寿命は界面の二酸化シリコン膜が破壊される寿命に依存
しており、二酸化シリコン膜をうわまわる長期信頼度を
得ることはできなかった。
酸化タンタル膜の間に二酸化シリコン膜を形成すること
により、酸化タンタル膜の欠陥密度が減少し、耐圧が向
上するという効果は有しているが単位面積当りの容量は
著しく減少する。また、二酸化シリコン膜厚が40Å以
上となると、一定電圧を印加した場合の経時的絶縁破壊
寿命は界面の二酸化シリコン膜が破壊される寿命に依存
しており、二酸化シリコン膜をうわまわる長期信頼度を
得ることはできなかった。
【0011】本発明の目的は、上記従来の問題を解決
し、欠陥密度が少なくて耐圧が十分大きく、長期信頼性
が高く、容量の大きなキャパシタを有する半導体装置の
製造方法を提供することである。
し、欠陥密度が少なくて耐圧が十分大きく、長期信頼性
が高く、容量の大きなキャパシタを有する半導体装置の
製造方法を提供することである。
【0012】
【課題を解決するための手段】上記目的を達成するた
め、本発明は、キャパシタ下部電極上に遷移金属の酸化
物膜を形成した後、酸化性雰囲気中において熱処理を行
なって、その遷移金属酸化膜中の欠陥部分に酸化物を補
うことで耐圧低下を防止するようにしたものである。
め、本発明は、キャパシタ下部電極上に遷移金属の酸化
物膜を形成した後、酸化性雰囲気中において熱処理を行
なって、その遷移金属酸化膜中の欠陥部分に酸化物を補
うことで耐圧低下を防止するようにしたものである。
【0013】
【作用】下部電極上に遷移金属の酸化物膜を形成した
後、酸化性雰囲気中で熱処理を行なうと、上記遷移金属
酸化物膜の欠陥部分の下には厚く、他の部分の下には薄
く、下地材料の酸化物膜が形成される。これによって、
上記遷移金属酸化物膜の欠陥部分における絶縁膜の合計
の膜厚は補償され、実質的なキャパシタの特性はその遷
移金属酸化物により決められるとともに、耐圧の低下は
効果的に防止される。
後、酸化性雰囲気中で熱処理を行なうと、上記遷移金属
酸化物膜の欠陥部分の下には厚く、他の部分の下には薄
く、下地材料の酸化物膜が形成される。これによって、
上記遷移金属酸化物膜の欠陥部分における絶縁膜の合計
の膜厚は補償され、実質的なキャパシタの特性はその遷
移金属酸化物により決められるとともに、耐圧の低下は
効果的に防止される。
【0014】
【実施例】本発明者等によって考え出された例として、
下部電極および遷移金属の酸化物として、シリコン基板
および酸化タンタル(Ta2O5)をそれぞれ用いた場合
について説明する。
下部電極および遷移金属の酸化物として、シリコン基板
および酸化タンタル(Ta2O5)をそれぞれ用いた場合
について説明する。
【0015】シリコン基板と酸化タンタル膜の間の界面
の耐圧劣化が生ずる原因となる領域では、他の領域より
も酸化タンタル膜厚が薄い。本発明によれば、選択的に
この欠陥領域に二酸化シリコンが成長し、合計の膜厚が
厚くなるので、耐圧が向上し、キャパシタの耐圧劣化を
防止できる。一方、本発明者の検討によれば二酸化シリ
コン膜厚が40Å以上となると長期信頼度は40Å以下
の場合より低下する。そこで、上記欠陥領域以外の領域
では、シリコンと酸化タンタル膜の界面の二酸化シリコ
ン膜厚は40Å以下として、長期信頼度の低下を防止す
る。
の耐圧劣化が生ずる原因となる領域では、他の領域より
も酸化タンタル膜厚が薄い。本発明によれば、選択的に
この欠陥領域に二酸化シリコンが成長し、合計の膜厚が
厚くなるので、耐圧が向上し、キャパシタの耐圧劣化を
防止できる。一方、本発明者の検討によれば二酸化シリ
コン膜厚が40Å以上となると長期信頼度は40Å以下
の場合より低下する。そこで、上記欠陥領域以外の領域
では、シリコンと酸化タンタル膜の界面の二酸化シリコ
ン膜厚は40Å以下として、長期信頼度の低下を防止す
る。
【0016】一方、欠陥領域の下に形成される二酸化シ
リコン膜は、膜厚が40Å以上となる部分もあるが、こ
の場合は後で説明するように、欠陥部分以外の領域の耐
圧よりも十分大きい耐圧となる様に二酸化シリコン膜が
成長するので、長期信頼度も他の領域より劣らない。更
に、欠陥領域は二酸化シリコンの膜厚が大きいため、容
量は小さくなるが、欠陥部分の面積はキャパシタ全体の
面積と比較して極めて小さいので、キャパシタの全容量
に与える影響はほとんどなく、全体の容量は、欠陥部分
以外の領域の容量とほぼ等しい。欠陥領域以外の領域で
は界面に形成された二酸化シリコン膜の膜厚は40Å以
下なので、極めて大きい容量の実現することができる。
リコン膜は、膜厚が40Å以上となる部分もあるが、こ
の場合は後で説明するように、欠陥部分以外の領域の耐
圧よりも十分大きい耐圧となる様に二酸化シリコン膜が
成長するので、長期信頼度も他の領域より劣らない。更
に、欠陥領域は二酸化シリコンの膜厚が大きいため、容
量は小さくなるが、欠陥部分の面積はキャパシタ全体の
面積と比較して極めて小さいので、キャパシタの全容量
に与える影響はほとんどなく、全体の容量は、欠陥部分
以外の領域の容量とほぼ等しい。欠陥領域以外の領域で
は界面に形成された二酸化シリコン膜の膜厚は40Å以
下なので、極めて大きい容量の実現することができる。
【0017】酸化タンタル膜の下に他の部分よりも厚い
SiO2膜を形成するには、酸化タンタル膜を形成した
後、乾燥した酸化性雰囲気中で熱処理する必要がある。
もし湿った酸化雰囲気中で熱処理を行なうと、上記欠陥
領域の下部のみでなく、酸化タンタル膜とシリコン基板
の全界面に厚いSiO2膜が形成され、大きな容量を得
るのが不可能になってしまう。
SiO2膜を形成するには、酸化タンタル膜を形成した
後、乾燥した酸化性雰囲気中で熱処理する必要がある。
もし湿った酸化雰囲気中で熱処理を行なうと、上記欠陥
領域の下部のみでなく、酸化タンタル膜とシリコン基板
の全界面に厚いSiO2膜が形成され、大きな容量を得
るのが不可能になってしまう。
【0018】上記下部電極としては、シリコン基板のみ
でなく、多結晶シリコン膜や、たとえばチタンシリサイ
ドなどシリサイド膜を使用できることはいうまでもな
い。また、窒化チタン、もしくはアルミニウム(アルミ
ニウム合金でも同じ)を用いても、上記シリコンを用い
たときと同様に乾燥した酸化性雰囲気中において熱処理
することによって、酸化タンタル膜の欠陥領域の下に、
酸化チタン膜もしくは酸化アルミニウム膜を、他の部分
よりも厚く形成し、上記本発明の目的を達成できる。
でなく、多結晶シリコン膜や、たとえばチタンシリサイ
ドなどシリサイド膜を使用できることはいうまでもな
い。また、窒化チタン、もしくはアルミニウム(アルミ
ニウム合金でも同じ)を用いても、上記シリコンを用い
たときと同様に乾燥した酸化性雰囲気中において熱処理
することによって、酸化タンタル膜の欠陥領域の下に、
酸化チタン膜もしくは酸化アルミニウム膜を、他の部分
よりも厚く形成し、上記本発明の目的を達成できる。
【0019】〈実施例1〉図1は、シリコン基板1上
に、酸化タンタル膜3を形成した後、800℃〜100
0℃の乾燥酸化雰囲気において熱処理して、酸化タンタ
ル膜3とシリコン基板1の界面に二酸化シリコン膜2を
形成し、更に上記酸化タンタル膜3上に上部電極として
タングステン膜4を被着して形成されたキャパシタの断
面図である。
に、酸化タンタル膜3を形成した後、800℃〜100
0℃の乾燥酸化雰囲気において熱処理して、酸化タンタ
ル膜3とシリコン基板1の界面に二酸化シリコン膜2を
形成し、更に上記酸化タンタル膜3上に上部電極として
タングステン膜4を被着して形成されたキャパシタの断
面図である。
【0020】ここで、シリコン基板1と酸化タンタル膜
3の界面に形成される二酸化シリコン膜2の膜厚は酸化
タンタル膜3の膜厚と上記酸化性雰囲気での熱処理の温
度に依存している。この関係を図3を用いて以下説明す
る。図3では、横軸はシリコン基板1上に形成された酸
化タンタル膜3の膜厚を示している。縦軸は熱処理によ
り酸化タンタル膜3とシリコン基板1の界面に形成され
た二酸化シリコン膜2の膜厚を示している。熱処理温度
として800℃とした場合、酸化タンタル膜3の膜厚が
10nm以上であると、殆んど二酸化シリコンは界面に
成長しないが、酸化タンタル膜3の膜厚が10nmより
も薄くなるにつれて、二酸化シリコン膜2はより厚く成
長することがわかった。同様に熱処理温度を1,000
℃とした場合は、膜厚が約10nm以上の酸化タンタル
膜の下に形成されるSiO2膜の膜厚は約2nm以下に
過ぎないが、酸化タンタル膜の膜厚が10nmより薄く
なると、それ下に形成されるSiO2膜の膜厚は急激に
大きくなる。
3の界面に形成される二酸化シリコン膜2の膜厚は酸化
タンタル膜3の膜厚と上記酸化性雰囲気での熱処理の温
度に依存している。この関係を図3を用いて以下説明す
る。図3では、横軸はシリコン基板1上に形成された酸
化タンタル膜3の膜厚を示している。縦軸は熱処理によ
り酸化タンタル膜3とシリコン基板1の界面に形成され
た二酸化シリコン膜2の膜厚を示している。熱処理温度
として800℃とした場合、酸化タンタル膜3の膜厚が
10nm以上であると、殆んど二酸化シリコンは界面に
成長しないが、酸化タンタル膜3の膜厚が10nmより
も薄くなるにつれて、二酸化シリコン膜2はより厚く成
長することがわかった。同様に熱処理温度を1,000
℃とした場合は、膜厚が約10nm以上の酸化タンタル
膜の下に形成されるSiO2膜の膜厚は約2nm以下に
過ぎないが、酸化タンタル膜の膜厚が10nmより薄く
なると、それ下に形成されるSiO2膜の膜厚は急激に
大きくなる。
【0021】従って、シリコン基板や下部電極の上に酸
化タンタル膜を形成した後、乾燥した酸化性雰囲気中で
熱処理を行なえば、図1に示したように、酸化タンタル
膜3の欠陥領域(膜厚の薄い部分)の下は膜厚が厚く、
正常な領域(膜厚が厚い部分)の下は膜厚が薄いSiO
2膜2が形成される。その結果、酸化タンタル膜3の膜
厚が局所的に薄くなることによって生ずる耐圧低下は効
果的に防止され、極めて信頼性の高いキャパシタが形成
される。
化タンタル膜を形成した後、乾燥した酸化性雰囲気中で
熱処理を行なえば、図1に示したように、酸化タンタル
膜3の欠陥領域(膜厚の薄い部分)の下は膜厚が厚く、
正常な領域(膜厚が厚い部分)の下は膜厚が薄いSiO
2膜2が形成される。その結果、酸化タンタル膜3の膜
厚が局所的に薄くなることによって生ずる耐圧低下は効
果的に防止され、極めて信頼性の高いキャパシタが形成
される。
【0022】酸化タンタル膜を形成した後、上記熱処理
を行なわず、上部電極4を形成して形成されたキャパシ
タの断面構造を図2に示す。
を行なわず、上部電極4を形成して形成されたキャパシ
タの断面構造を図2に示す。
【0023】図2から明らかなように、上記熱処理を行
なわないと、膜厚が全面にわたって等しい、薄いSiO
2膜2′が形成される。このSiO2膜2′はシリコンの
自然酸化膜であり、酸化タンタル膜を酸化性雰囲気中に
おけるスパッタリングによって形成した場合は、その際
にも若干酸化される。
なわないと、膜厚が全面にわたって等しい、薄いSiO
2膜2′が形成される。このSiO2膜2′はシリコンの
自然酸化膜であり、酸化タンタル膜を酸化性雰囲気中に
おけるスパッタリングによって形成した場合は、その際
にも若干酸化される。
【0024】このSiO2膜2′は膜厚が約15nmに
すぎないため欠陥領域(酸化タンタル膜の膜厚の薄い部
分)においては誘電体膜の合計の膜厚(酸化タンタル膜
3とSiO2膜2′の膜厚の和)が不十分で耐圧不良の
原因となる。
すぎないため欠陥領域(酸化タンタル膜の膜厚の薄い部
分)においては誘電体膜の合計の膜厚(酸化タンタル膜
3とSiO2膜2′の膜厚の和)が不十分で耐圧不良の
原因となる。
【0025】また、酸化タンタル膜を形成した後の熱処
理を湿った酸化性雰囲気中において行なうと、非常に厚
いSiO2膜が、欠陥領域の下のみではなく酸化タンタ
ル膜と下部電極の界面の全面に形成されてしまい、高い
容量を得るのは不可能になる。
理を湿った酸化性雰囲気中において行なうと、非常に厚
いSiO2膜が、欠陥領域の下のみではなく酸化タンタ
ル膜と下部電極の界面の全面に形成されてしまい、高い
容量を得るのは不可能になる。
【0026】従って、酸化タンタル膜を形成した後に
は、乾燥した雰囲気中での熱処理を行なって、図1に示
したように、膜厚が部分的に異なるSiO2膜2を酸化
タンタル膜3と下部電極1の間に形成する必要がある。
は、乾燥した雰囲気中での熱処理を行なって、図1に示
したように、膜厚が部分的に異なるSiO2膜2を酸化
タンタル膜3と下部電極1の間に形成する必要がある。
【0027】このように、酸化タンタル膜3には、膜厚
が局所的に薄い部分(欠陥領域)が存在し、しかも、界
面に形成されるSiO2膜の膜厚が薄く均一であると、
酸化タンタル膜の膜厚が薄い部分において耐圧が低下
し、信頼性が低下する。
が局所的に薄い部分(欠陥領域)が存在し、しかも、界
面に形成されるSiO2膜の膜厚が薄く均一であると、
酸化タンタル膜の膜厚が薄い部分において耐圧が低下
し、信頼性が低下する。
【0028】本発明は、酸化タンタル膜と下部電極の間
の界面に、膜厚が部分的に異なるSiO2膜を、乾燥雰
囲気中における熱処理によって形成する点に特徴があ
り、酸化タンタル膜とSiO2膜の膜厚は、本発明にと
って重要なので以下に説明する。図1において、下部電
極上に形成された酸化タンタル膜3の膜厚が75Åの場
合について説明する。熱処理条件としては800℃、3
0分の条件を選んだ。上記のように、下部電極であるシ
リコン基板表面上に形成される酸化タンタル膜の膜厚は
均一にならず、75Åより薄い部分も存在する。この場
合、図3に示されているように、上記熱処理によって、
膜厚75Åの酸化タンタル膜の下には、厚さ約0.5n
mのSiO2膜が成長するので、上記熱処理前に形成さ
れていたSiO2膜と合わせて、合計約20nm膜厚を
有するSiO2膜が形成される。
の界面に、膜厚が部分的に異なるSiO2膜を、乾燥雰
囲気中における熱処理によって形成する点に特徴があ
り、酸化タンタル膜とSiO2膜の膜厚は、本発明にと
って重要なので以下に説明する。図1において、下部電
極上に形成された酸化タンタル膜3の膜厚が75Åの場
合について説明する。熱処理条件としては800℃、3
0分の条件を選んだ。上記のように、下部電極であるシ
リコン基板表面上に形成される酸化タンタル膜の膜厚は
均一にならず、75Åより薄い部分も存在する。この場
合、図3に示されているように、上記熱処理によって、
膜厚75Åの酸化タンタル膜の下には、厚さ約0.5n
mのSiO2膜が成長するので、上記熱処理前に形成さ
れていたSiO2膜と合わせて、合計約20nm膜厚を
有するSiO2膜が形成される。
【0029】本発明は、酸化タンタル膜を形成した後に
熱処理を行なうか、図4に示す様に、縦軸に実効電界強
度をとり、横軸に酸化タンタル膜厚をとって、酸化性雰
囲気での熱処理効果を説明する。ここで、実効電界強度
は、酸化タンタルと二酸化シリコンの二層膜の単位面積
当りの容量に等しい二酸化シリコン膜の膜厚でキャパシ
タに印加される電圧で割った値であり、二酸化シリコン
膜厚換算の電界強度である。図2において酸化タンタル
膜3の膜厚が75Åである領域で実効電界強度13MV
/cmを印加すると、熱処理を行なわない場合には、酸
化タンタル膜厚が75Åよりも薄い領域では、13MV
/cmより大きい高電界が印加される。例えば、酸化タ
ンタル膜3の膜厚が20Åである領域には、約19MV
/cmの実効電界強度が印加されてしまう、一方、80
0℃、30分の酸化性雰囲気での熱処理を行うと、実効
電界強度は酸化タンタルが75Åよりも薄く形成されて
いる領域では、酸化タンタルが75Å形成されている領
域に13MV/cmの実効電界強度が印加されるのに対
し、それよりも低い実効電界強度が印加される。図3に
示したように、酸化タンタル膜の膜厚が20Åである領
域では上記熱処理によって約40Åの厚さSiO2膜が
生長するので印加される実効電界強度は約8MV/cm
に過ぎない。従って、酸化タンタル膜が局所的に薄く形
成されている部分では実効的に耐圧が向上する。
熱処理を行なうか、図4に示す様に、縦軸に実効電界強
度をとり、横軸に酸化タンタル膜厚をとって、酸化性雰
囲気での熱処理効果を説明する。ここで、実効電界強度
は、酸化タンタルと二酸化シリコンの二層膜の単位面積
当りの容量に等しい二酸化シリコン膜の膜厚でキャパシ
タに印加される電圧で割った値であり、二酸化シリコン
膜厚換算の電界強度である。図2において酸化タンタル
膜3の膜厚が75Åである領域で実効電界強度13MV
/cmを印加すると、熱処理を行なわない場合には、酸
化タンタル膜厚が75Åよりも薄い領域では、13MV
/cmより大きい高電界が印加される。例えば、酸化タ
ンタル膜3の膜厚が20Åである領域には、約19MV
/cmの実効電界強度が印加されてしまう、一方、80
0℃、30分の酸化性雰囲気での熱処理を行うと、実効
電界強度は酸化タンタルが75Åよりも薄く形成されて
いる領域では、酸化タンタルが75Å形成されている領
域に13MV/cmの実効電界強度が印加されるのに対
し、それよりも低い実効電界強度が印加される。図3に
示したように、酸化タンタル膜の膜厚が20Åである領
域では上記熱処理によって約40Åの厚さSiO2膜が
生長するので印加される実効電界強度は約8MV/cm
に過ぎない。従って、酸化タンタル膜が局所的に薄く形
成されている部分では実効的に耐圧が向上する。
【0030】一方、誘電体膜が酸化タンタル膜と二酸化
シリコン膜の2層膜からなるキャパシタの長期信頼度に
ついては、図5に示す結果が得られた。この結果は、キ
ャパシタに一定の電界を印加して、キャパシタが破壊に
至る平均寿命を測定して得られたものである。図5から
明らかなように、酸化タンタル膜とシリコン基板の界面
に形成された二酸化シリコン膜の膜厚が50Å以上とな
ると、キャパシタは破壊されやすくなるが、膜厚が40
Å以下の場合は、平均寿命ははるかに長くなる。従っ
て、酸化タンタル膜と二酸化シリコン膜の2層膜を誘電
体膜として用いたキャパシタにおいては、二酸化シリコ
ン膜の膜厚を40Å以下にすれば極めてよい結果が得ら
れる。
シリコン膜の2層膜からなるキャパシタの長期信頼度に
ついては、図5に示す結果が得られた。この結果は、キ
ャパシタに一定の電界を印加して、キャパシタが破壊に
至る平均寿命を測定して得られたものである。図5から
明らかなように、酸化タンタル膜とシリコン基板の界面
に形成された二酸化シリコン膜の膜厚が50Å以上とな
ると、キャパシタは破壊されやすくなるが、膜厚が40
Å以下の場合は、平均寿命ははるかに長くなる。従っ
て、酸化タンタル膜と二酸化シリコン膜の2層膜を誘電
体膜として用いたキャパシタにおいては、二酸化シリコ
ン膜の膜厚を40Å以下にすれば極めてよい結果が得ら
れる。
【0031】図6は、膜厚75Åの酸化タンタル膜およ
びシリコン基板と酸化タンタル界面に形成された二酸化
シリコン膜からなる二層膜を誘電体とするキャパシタ
に、実効電界強度13MV/cmを印加した場合の絶縁
被壊に至る寿命を上記二酸化シリコン膜の膜厚を20Å
〜60Åの範囲で変えて測定した結果を示している。図
6から明らかなように、二酸化シリコン膜厚が40Å以
下となると急激に寿命が長くなることがわかる。この原
因は、二酸化シリコン膜厚が薄くなると、電子の伝導機
構がより多く直接トンネル成分を含む様になり二酸化シ
リコンがダメージを受けにくくなり被壊しなくなるため
である。酸化タンタル膜の膜厚が75Å以外の場合でも
同様の結果が得られた。
びシリコン基板と酸化タンタル界面に形成された二酸化
シリコン膜からなる二層膜を誘電体とするキャパシタ
に、実効電界強度13MV/cmを印加した場合の絶縁
被壊に至る寿命を上記二酸化シリコン膜の膜厚を20Å
〜60Åの範囲で変えて測定した結果を示している。図
6から明らかなように、二酸化シリコン膜厚が40Å以
下となると急激に寿命が長くなることがわかる。この原
因は、二酸化シリコン膜厚が薄くなると、電子の伝導機
構がより多く直接トンネル成分を含む様になり二酸化シ
リコンがダメージを受けにくくなり被壊しなくなるため
である。酸化タンタル膜の膜厚が75Å以外の場合でも
同様の結果が得られた。
【0032】従って、酸化タンタル膜の欠陥領域以外の
部分の下に形成される二酸化シリコン膜の膜厚は40Å
以下にすることが好ましい。
部分の下に形成される二酸化シリコン膜の膜厚は40Å
以下にすることが好ましい。
【0033】図4で示した様に、酸化タンタル膜3の膜
厚が40Åより薄い領域では、酸化タンタル膜3とシリ
コン基板1の界面に形成される二酸化シリコン膜2の膜
厚は40Å以上となる。しかし、図4に示す様にこの領
域に印加される実効電界強度は9.5MV/cmより小
さくなる。この場合、図5に示す様に105秒以上の寿
命を示し、酸化タンタルが75Åの厚さに形成されてい
る領域の寿命と比較しても劣らないことがわかる。従っ
て、酸化タンタル膜の欠陥領域の下に膜厚が40Å以上
の二酸化シリコン膜が形成されても、耐圧や平均寿命が
低下する恐れはない。酸化タンタルのみではなく、T
i,Hf,NbもしくはZrの酸化物についても同様な
効果が認められた。
厚が40Åより薄い領域では、酸化タンタル膜3とシリ
コン基板1の界面に形成される二酸化シリコン膜2の膜
厚は40Å以上となる。しかし、図4に示す様にこの領
域に印加される実効電界強度は9.5MV/cmより小
さくなる。この場合、図5に示す様に105秒以上の寿
命を示し、酸化タンタルが75Åの厚さに形成されてい
る領域の寿命と比較しても劣らないことがわかる。従っ
て、酸化タンタル膜の欠陥領域の下に膜厚が40Å以上
の二酸化シリコン膜が形成されても、耐圧や平均寿命が
低下する恐れはない。酸化タンタルのみではなく、T
i,Hf,NbもしくはZrの酸化物についても同様な
効果が認められた。
【0034】〈実施例2〉本実施例は、キャパシタの下
部電極を多結晶シリコン膜厚として、分離絶縁膜や素子
領域上に形成することのできる信頼度の優れたキャパシ
タを有する半導体デバイスの例である。
部電極を多結晶シリコン膜厚として、分離絶縁膜や素子
領域上に形成することのできる信頼度の優れたキャパシ
タを有する半導体デバイスの例である。
【0035】図7は、蓄積キャパシタと転送トランジス
タを有するメモリセルの断面図を示している。図7にお
いて記号5はP型シリコン基板、6はゲート絶縁膜、7
はフィールド絶縁膜、8,9はソース、ドレインとなる
n+領域、10はキャパシタの第1の電極(下部電極)
である多結晶シリコン膜、4はタングステン電極、12
は層間絶縁膜、11はアルミニウム配線である。13お
よび14は、それぞれ多結晶シリコンからなる第1のワ
ード線および第2のワード線である。ここでアルミニウ
ム配線11はビット線となっている。以上の様なメモリ
セルで、蓄積キャパシタの第1の電極は多結晶シリコン
膜10であり、この多結晶シリコン膜10上に、酸化タ
ンタル膜3と二酸化シリコン膜2の二層膜からなる誘電
体膜が形成されている。
タを有するメモリセルの断面図を示している。図7にお
いて記号5はP型シリコン基板、6はゲート絶縁膜、7
はフィールド絶縁膜、8,9はソース、ドレインとなる
n+領域、10はキャパシタの第1の電極(下部電極)
である多結晶シリコン膜、4はタングステン電極、12
は層間絶縁膜、11はアルミニウム配線である。13お
よび14は、それぞれ多結晶シリコンからなる第1のワ
ード線および第2のワード線である。ここでアルミニウ
ム配線11はビット線となっている。以上の様なメモリ
セルで、蓄積キャパシタの第1の電極は多結晶シリコン
膜10であり、この多結晶シリコン膜10上に、酸化タ
ンタル膜3と二酸化シリコン膜2の二層膜からなる誘電
体膜が形成されている。
【0036】図7に示されているように、酸化タンタル
膜3の局所的に薄くなっている領域の下の二酸化シリコ
ン膜2は、他の部分よりも厚く形成されている。酸化タ
ンタルが局所的に薄くなっている領域以外の領域では、
酸化タンタル膜3の下の二酸化シリコン膜2の膜厚は4
0Å以下である。上部電極としてタングステン膜4を形
成して形成されたキャパシタの性能は、実施例1に示し
たシリコン基板上に形成したキャパシタと等しい特性を
示した。図7に示したように、本実施例によるキャパシ
タは、素子領域(転送トランジスタ)や、素子分離絶縁
膜領域(厚いSiO2膜7)上にキャパシタを形成する
ことができるので、高集積メモリの製造において極めて
有効である。
膜3の局所的に薄くなっている領域の下の二酸化シリコ
ン膜2は、他の部分よりも厚く形成されている。酸化タ
ンタルが局所的に薄くなっている領域以外の領域では、
酸化タンタル膜3の下の二酸化シリコン膜2の膜厚は4
0Å以下である。上部電極としてタングステン膜4を形
成して形成されたキャパシタの性能は、実施例1に示し
たシリコン基板上に形成したキャパシタと等しい特性を
示した。図7に示したように、本実施例によるキャパシ
タは、素子領域(転送トランジスタ)や、素子分離絶縁
膜領域(厚いSiO2膜7)上にキャパシタを形成する
ことができるので、高集積メモリの製造において極めて
有効である。
【0037】酸化タンタルのみではなく、Ti,Hf,
NbもしくはZrの酸化物を用いても同様な効果が認め
られた。
NbもしくはZrの酸化物を用いても同様な効果が認め
られた。
【0038】〈実施例3〉図8に示すように、表面に急
峻な段差を有するシリコン基板5上に、周知のスパッタ
リング法によって酸化タンタル膜3およびタングステン
膜からなる上部電極4を形成して、キャパシタを形成す
る。このようにすると、酸化タンタル膜3のうち、段差
の側面上に形成された酸化部分の膜厚は、水平部上に形
成された部分の膜厚より薄くなり、耐圧不良が生じやす
い。
峻な段差を有するシリコン基板5上に、周知のスパッタ
リング法によって酸化タンタル膜3およびタングステン
膜からなる上部電極4を形成して、キャパシタを形成す
る。このようにすると、酸化タンタル膜3のうち、段差
の側面上に形成された酸化部分の膜厚は、水平部上に形
成された部分の膜厚より薄くなり、耐圧不良が生じやす
い。
【0039】しかし、Ta2O5膜を段差部上に形成した
後、900℃の乾燥酸化雰囲気でのアニールを行なう
と、図9に示したように、Ta2O5膜3の膜厚が薄い側
面部では、Ta2O5膜3とシリコン基板5の界面に平面
部より厚くSiO2膜が形成されるので、側面部の耐圧
は劣化しないため、図8に示すキャパシタの耐圧よりも
大きい耐圧が得られる。一方、平面部に形成されたTa
2O5膜3とSi基板5の界面に形成されるSiO2膜は
極めて薄いので、平面部の容量は図8に示すキャパシタ
と殆んど変わらない。従って、本発明によれば、シリコ
ン基板の段差がある領領でも、高容量、高信頼で、かつ
十分な耐圧のあるキャパシタを形成することが可能であ
る。
後、900℃の乾燥酸化雰囲気でのアニールを行なう
と、図9に示したように、Ta2O5膜3の膜厚が薄い側
面部では、Ta2O5膜3とシリコン基板5の界面に平面
部より厚くSiO2膜が形成されるので、側面部の耐圧
は劣化しないため、図8に示すキャパシタの耐圧よりも
大きい耐圧が得られる。一方、平面部に形成されたTa
2O5膜3とSi基板5の界面に形成されるSiO2膜は
極めて薄いので、平面部の容量は図8に示すキャパシタ
と殆んど変わらない。従って、本発明によれば、シリコ
ン基板の段差がある領領でも、高容量、高信頼で、かつ
十分な耐圧のあるキャパシタを形成することが可能であ
る。
【0040】〈実施例4〉上記実施例では、キャパシタ
の下部電極として、シリコン基板もしくは多結晶シリコ
ン膜を用いたが、本実施例では、下部電極として、窒化
チンタン(TiN)膜を用いた。
の下部電極として、シリコン基板もしくは多結晶シリコ
ン膜を用いたが、本実施例では、下部電極として、窒化
チンタン(TiN)膜を用いた。
【0041】図10において、記号1はシリコン基板で
あり、15はキャパシタの第1の電極であるTiN膜で
あり、16は酸化チタン膜であり、3は酸化タンタル膜
であり、4はキャパシタの第2の電極であるタングステ
ン膜をそれぞれ示している。本実施例では、まず、Ti
N膜15をシリコン膜1上にTiをターゲットとして用
い、N2−Ar混合ガスによる周知の反応性スパッタリ
ング法により500Åの膜厚で形成する。このTiN膜
15上にタンタルをターゲットとしてAr−O2混合ガ
ス中での反応性スパッタリング法により厚さ100Åの
酸化タンタル膜3を形成した後、600℃の高温乾燥酸
化性雰囲気で熱処理を行った。この熱処理によって酸化
タンタル膜3と第1の電極であるTiN膜15との界面
に酸化チタン膜16が成長する。酸化タンタル膜3上に
タングステン膜からなる第2の(上部)電極4を形成し
てキャパシタとした。図10に示したように、酸化タン
タル膜3の膜厚が薄くなっている領域では、この領域の
下の酸化チタン膜16の膜厚は他の部分よりも厚い。従
って、この部分は耐圧劣化の原因とならない。もし、酸
化を行なわないとすると、この部分には厚い酸化チタン
膜が形成されないので、耐圧劣化の原因となる。酸化タ
ンタル膜を形成した後に酸化処理を行った場合と、しな
い場合での耐圧を比較したヒストグラフを図11に示
す。上記酸化処理をすることにより、著しく耐圧が向上
していることがわかる。また、酸化チタンの誘電率は、
SiO2よりも大きいので、キャパシタの誘電体膜の一
部として、酸化チタン膜を用いても、容量の低下は無視
することができ、この点も極めて有利である。なお、T
iNを用いた場合、好ましい熱処理温度の範囲は500
〜800℃である。
あり、15はキャパシタの第1の電極であるTiN膜で
あり、16は酸化チタン膜であり、3は酸化タンタル膜
であり、4はキャパシタの第2の電極であるタングステ
ン膜をそれぞれ示している。本実施例では、まず、Ti
N膜15をシリコン膜1上にTiをターゲットとして用
い、N2−Ar混合ガスによる周知の反応性スパッタリ
ング法により500Åの膜厚で形成する。このTiN膜
15上にタンタルをターゲットとしてAr−O2混合ガ
ス中での反応性スパッタリング法により厚さ100Åの
酸化タンタル膜3を形成した後、600℃の高温乾燥酸
化性雰囲気で熱処理を行った。この熱処理によって酸化
タンタル膜3と第1の電極であるTiN膜15との界面
に酸化チタン膜16が成長する。酸化タンタル膜3上に
タングステン膜からなる第2の(上部)電極4を形成し
てキャパシタとした。図10に示したように、酸化タン
タル膜3の膜厚が薄くなっている領域では、この領域の
下の酸化チタン膜16の膜厚は他の部分よりも厚い。従
って、この部分は耐圧劣化の原因とならない。もし、酸
化を行なわないとすると、この部分には厚い酸化チタン
膜が形成されないので、耐圧劣化の原因となる。酸化タ
ンタル膜を形成した後に酸化処理を行った場合と、しな
い場合での耐圧を比較したヒストグラフを図11に示
す。上記酸化処理をすることにより、著しく耐圧が向上
していることがわかる。また、酸化チタンの誘電率は、
SiO2よりも大きいので、キャパシタの誘電体膜の一
部として、酸化チタン膜を用いても、容量の低下は無視
することができ、この点も極めて有利である。なお、T
iNを用いた場合、好ましい熱処理温度の範囲は500
〜800℃である。
【0042】TiNのみではなく、NbNもしくはTa
Nを下部電極として用い、酸化タンタル膜を形成した
後、乾燥した酸化性雰囲気中で500〜800℃の熱処
理を行なうことにより、キャパシタの耐圧と長期安定性
を著るしく向上できた。AlやAl合金(Al−Si合
金など)を下部電極として用い、上記熱処理を300〜
500℃で行なっても、良好な結果を得ることができ
た。また、たとえば、タンタル・シリサイド、タングス
テン・シリサイド、モリブデンシリサイドもしくはチタ
ンシリサイドなど、各種シリサイドをキャパシタの下部
電極として用いることができる。この場合の熱処理温度
の範囲は、単結晶シリコン基板や多結晶シリコン膜を用
いたときほぼ同じであり、600〜1,000℃の範囲
で熱処理を行なえば良好な結果が得られる。上記上部電
極(第2の電極)としては、Al、Al−SiなどのA
l合金、多結晶シリコン、W,Mo,W−シリサイド、
Ta−シリサイド、Mo−シリサイド、Ti−シリサイ
ドなど、電極や配線として用いられる多くの材料を用い
得ることはいうまでもない。
Nを下部電極として用い、酸化タンタル膜を形成した
後、乾燥した酸化性雰囲気中で500〜800℃の熱処
理を行なうことにより、キャパシタの耐圧と長期安定性
を著るしく向上できた。AlやAl合金(Al−Si合
金など)を下部電極として用い、上記熱処理を300〜
500℃で行なっても、良好な結果を得ることができ
た。また、たとえば、タンタル・シリサイド、タングス
テン・シリサイド、モリブデンシリサイドもしくはチタ
ンシリサイドなど、各種シリサイドをキャパシタの下部
電極として用いることができる。この場合の熱処理温度
の範囲は、単結晶シリコン基板や多結晶シリコン膜を用
いたときほぼ同じであり、600〜1,000℃の範囲
で熱処理を行なえば良好な結果が得られる。上記上部電
極(第2の電極)としては、Al、Al−SiなどのA
l合金、多結晶シリコン、W,Mo,W−シリサイド、
Ta−シリサイド、Mo−シリサイド、Ti−シリサイ
ドなど、電極や配線として用いられる多くの材料を用い
得ることはいうまでもない。
【0043】上記熱処理が行なわれる雰囲気は、水蒸気
含有量が約1,000ppm以下であることが好まし
い。雰囲気中の水蒸気含有量が多いと、上記のように、
欠陥部以外の部分の下にも、厚い酸化膜が形成されてし
まうが、水蒸気含有量を1,000ppm以下にすれ
ば、好ましい結果を得ることができる。
含有量が約1,000ppm以下であることが好まし
い。雰囲気中の水蒸気含有量が多いと、上記のように、
欠陥部以外の部分の下にも、厚い酸化膜が形成されてし
まうが、水蒸気含有量を1,000ppm以下にすれ
ば、好ましい結果を得ることができる。
【0044】
【発明の効果】上記説明から明らかなように、本発明に
よれば、耐圧や長期寿命を低下させることなしに、キャ
パシタの容量を著るしく大きくすることができるので、
半導体集積回路の集積密度の向上に極めて有用である。
よれば、耐圧や長期寿命を低下させることなしに、キャ
パシタの容量を著るしく大きくすることができるので、
半導体集積回路の集積密度の向上に極めて有用である。
【図1】本発明の構成を説明するための断面図。
【図2】熱処理を行なわなかったときに生ずるSiO2
膜の構造を示す断面図。
膜の構造を示す断面図。
【図3】本発明の効果を説明するための図。
【図4】本発明の効果を説明するための図。
【図5】本発明の効果を説明するための図。
【図6】本発明の効果を説明するための図。
【図7】本発明の一実施例を示す断面図。
【図8】本発明の他の実施例を説明するための図。
【図9】本発明の他の実施例を説明するための図。
【図10】本発明さらに他の実施例を説明するための断
面図およびヒストグラム。
面図およびヒストグラム。
【図11】本発明さらに他の実施例を説明するための断
面図およびヒストグラム。
面図およびヒストグラム。
1…シリコン基板 2…二酸化シリコン 3…酸化タンタル 4…タングステン 5…P型シリコン 6…ゲート絶縁膜 7…フィールド絶縁膜 8…ソース 9…ドレイン 10…多結晶シリコン 11…アルミニウム(ビット線) 12…層間絶縁膜 13…多結晶シリコン(ワード線) 14…多結晶シリコン(ワード線)
───────────────────────────────────────────────────── フロントページの続き (72)発明者 向 喜一郎 東京都国分寺市東恋ケ窪1丁目280番地 株式会社日立製作所中央研究所内
Claims (3)
- 【請求項1】キャパシタ下部電極上に遷移金属酸化物で
誘電体膜を構成するキャパシタ絶縁膜を形成する半導体
装置の製造方法であって、TiN、NbN、TaN、タ
ンタル・シリサイド、タングステン・シリサイド、モリ
ブデンシリサイド、チタンシリサイドからなる群から選
ばれたキャパシタ下部電極を、半導体基体の所定表面領
域上に形成する工程と、遷移金属酸化物を上記キャパシ
タ下部電極上に堆積してキャパシタ絶縁膜を形成する工
程と、上記キャパシタ下部電極と上記堆積した遷移金属
酸化物との間に上記堆積遷移酸化物を補う酸化物を形成
するための酸化雰囲気中の熱処理を行なう工程と、導電
性膜からなるキャパシタ上部電極を上記キャパシタ絶縁
膜上に形成する工程とを含むことを特徴とする半導体装
置の製造方法。 - 【請求項2】キャパシタ下部電極上に酸化タンタルで誘
電体膜を構成するキャパシタ絶縁膜を形成する半導体装
置の製造方法であって、TiN、NbN、TaN、タン
タル・シリサイド、タングステン・シリサイド、モリブ
デンシリサイド、チタンシリサイドからなる群から選ば
れたキャパシタ下部電極を、半導体基体の所定表面領域
上に形成する工程と、酸化タンタルを上記キャパシタ下
部電極上に堆積してキャパシタ絶縁膜を形成する工程
と、上記キャパシタ下部電極と上記キャパシタ絶縁膜の
間に上記堆積酸化タンタルを補う酸化物を形成するため
に、上記半導体基体を乾燥した酸化性雰囲気中で熱処理
を行なう工程と、導電性膜からなるキャパシタ上部電極
を上記キャパシタ絶縁膜上に形成する工程とを含むこと
を特徴とする半導体装置の製造方法。 - 【請求項3】上記キャパシタ下部電極は、上記所定表面
領域から上記半導体基体上にゲート絶縁膜およびゲート
電極を介して形成された絶縁膜、および上記半導体基体
上に形成されたフイールド酸化膜の上に、それぞれ延在
して形成することを特徴とする請求項1又は2記載の半
導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8026598A JP2918835B2 (ja) | 1996-02-14 | 1996-02-14 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8026598A JP2918835B2 (ja) | 1996-02-14 | 1996-02-14 | 半導体装置の製造方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP61269659A Division JP2617457B2 (ja) | 1985-11-29 | 1986-11-14 | 半導体装置およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH08279601A true JPH08279601A (ja) | 1996-10-22 |
JP2918835B2 JP2918835B2 (ja) | 1999-07-12 |
Family
ID=12197972
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP8026598A Expired - Lifetime JP2918835B2 (ja) | 1996-02-14 | 1996-02-14 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2918835B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1120524C (zh) * | 1997-03-04 | 2003-09-03 | 冲电气工业株式会社 | 制造半导体器件的电容器的方法 |
JP2010526443A (ja) * | 2007-05-02 | 2010-07-29 | マイクロン テクノロジー, インク. | 窒化ニオブに接した酸化タンタル層を含む構造物およびデバイス、ならびにそれらの製造方法 |
CN103311433A (zh) * | 2012-03-07 | 2013-09-18 | 中国科学院微电子研究所 | 阻变存储器的制造方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS57167669A (en) * | 1981-03-27 | 1982-10-15 | Fujitsu Ltd | Capacitor and manufacture thereof |
JPS5893265A (ja) * | 1981-11-30 | 1983-06-02 | Toshiba Corp | キヤパシタの製造方法 |
JPS6058653A (ja) * | 1983-09-10 | 1985-04-04 | Fujitsu Ltd | 半導体装置の製造方法 |
JPS6074556A (ja) * | 1983-09-30 | 1985-04-26 | Fujitsu Ltd | キヤパシタ |
JPS60211871A (ja) * | 1984-04-05 | 1985-10-24 | Nec Corp | 半導体メモリ |
-
1996
- 1996-02-14 JP JP8026598A patent/JP2918835B2/ja not_active Expired - Lifetime
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS57167669A (en) * | 1981-03-27 | 1982-10-15 | Fujitsu Ltd | Capacitor and manufacture thereof |
JPS5893265A (ja) * | 1981-11-30 | 1983-06-02 | Toshiba Corp | キヤパシタの製造方法 |
JPS6058653A (ja) * | 1983-09-10 | 1985-04-04 | Fujitsu Ltd | 半導体装置の製造方法 |
JPS6074556A (ja) * | 1983-09-30 | 1985-04-26 | Fujitsu Ltd | キヤパシタ |
JPS60211871A (ja) * | 1984-04-05 | 1985-10-24 | Nec Corp | 半導体メモリ |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1120524C (zh) * | 1997-03-04 | 2003-09-03 | 冲电气工业株式会社 | 制造半导体器件的电容器的方法 |
JP2010526443A (ja) * | 2007-05-02 | 2010-07-29 | マイクロン テクノロジー, インク. | 窒化ニオブに接した酸化タンタル層を含む構造物およびデバイス、ならびにそれらの製造方法 |
CN103311433A (zh) * | 2012-03-07 | 2013-09-18 | 中国科学院微电子研究所 | 阻变存储器的制造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2918835B2 (ja) | 1999-07-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR930010089B1 (ko) | 반도체장치 및 그 제조방법 | |
US6017791A (en) | Multi-layer silicon nitride deposition method for forming low oxidation temperature thermally oxidized silicon nitride/silicon oxide (no) layer | |
US5079191A (en) | Process for producing a semiconductor device | |
JPH04279053A (ja) | 高値タンタル酸化物コンデンサ | |
JPH10144884A (ja) | 半導体装置及びその製造方法 | |
JPH05110024A (ja) | 半導体装置及びその製造方法 | |
US6417085B1 (en) | Methods of forming a field effect transistor gate construction | |
KR20000029395A (ko) | 양호한 전기적 특성과 높은 신뢰성을 갖는 반도체기억장치의 제조방법 | |
JP2004247559A (ja) | 半導体装置及びその製造方法 | |
JPS6072261A (ja) | 半導体装置 | |
JP2001024164A (ja) | 半導体デバイスの製造方法。 | |
JP3404099B2 (ja) | キャパシタの製造方法 | |
US6818500B2 (en) | Method of making a memory cell capacitor with Ta2O5 dielectric | |
JP2001156022A (ja) | 半導体装置の製造方法 | |
JPH0311552B2 (ja) | ||
JP2918835B2 (ja) | 半導体装置の製造方法 | |
JP3340917B2 (ja) | 誘電体薄膜素子 | |
KR980012492A (ko) | 강유전체막을 구비하는 캐패시터 및 그 제조방법 | |
JPH0955478A (ja) | 半導体集積回路の製造方法 | |
JP4343486B2 (ja) | 半導体記憶装置の製造方法 | |
US20020047148A1 (en) | Methods of manufacturing integrated circuit capacitors having ruthenium upper electrodes and capacitors formed thereby | |
US20040150108A1 (en) | Low resistance barrier for a microelectronic component and method for fabricating the same | |
US20010013616A1 (en) | Integrated circuit device with composite oxide dielectric | |
JPH02151060A (ja) | 半導体装置の製造方法 | |
JP2972270B2 (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
EXPY | Cancellation because of completion of term |