JPH08274332A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JPH08274332A JPH08274332A JP23081995A JP23081995A JPH08274332A JP H08274332 A JPH08274332 A JP H08274332A JP 23081995 A JP23081995 A JP 23081995A JP 23081995 A JP23081995 A JP 23081995A JP H08274332 A JPH08274332 A JP H08274332A
- Authority
- JP
- Japan
- Prior art keywords
- forming
- oxide film
- region
- impurity
- gate electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】
【課題】 深い境界領域拡散層の存在により、ドレイン
とウェル間接合耐圧が、素子領域の端部とコンタクトホ
ール間距離に対し依存性を示さない特性を得ることがで
き、コンタクトホールが素子領域の所定の箇所に対しず
れて形成され、フィールド酸化膜領域の酸化膜厚の薄い
バイズビーク部を介しても、ウェルまたは半導体基板と
直接接続されることがなく、半導体基板内に不要な電流
が流れることを抑制することができるため、MOSトラ
ンジスタの動作を精度よく制御することができる。 【解決手段】 半導体基板上のゲート電極7とフィール
ド酸化膜3の整合する領域に設けるソース・ドレインで
ある高濃度拡散層11と素子領域14とフィールド酸化
膜3領域の境界に設け、ゲート電極7近傍に非形成領域
を有する境界領域拡散層15を設ける半導体装置および
その製造方法。
とウェル間接合耐圧が、素子領域の端部とコンタクトホ
ール間距離に対し依存性を示さない特性を得ることがで
き、コンタクトホールが素子領域の所定の箇所に対しず
れて形成され、フィールド酸化膜領域の酸化膜厚の薄い
バイズビーク部を介しても、ウェルまたは半導体基板と
直接接続されることがなく、半導体基板内に不要な電流
が流れることを抑制することができるため、MOSトラ
ンジスタの動作を精度よく制御することができる。 【解決手段】 半導体基板上のゲート電極7とフィール
ド酸化膜3の整合する領域に設けるソース・ドレインで
ある高濃度拡散層11と素子領域14とフィールド酸化
膜3領域の境界に設け、ゲート電極7近傍に非形成領域
を有する境界領域拡散層15を設ける半導体装置および
その製造方法。
Description
【0001】
【発明の属する技術分野】本発明はMOSトランジスタ
の構造とその製造方法とに関し、とくにソース・ドレイ
ンに浅い深さの高濃度拡散層を有する半導体装置の構造
と、この構造を形成するための製造方法とに関する。
の構造とその製造方法とに関し、とくにソース・ドレイ
ンに浅い深さの高濃度拡散層を有する半導体装置の構造
と、この構造を形成するための製造方法とに関する。
【0002】
【従来の技術】近年、素子の微細化に伴うショートチャ
ネル効果抑制のために、MOSトランジスタのソース・
ドレインは、深さが浅い高濃度拡散層によって設けるよ
うになっている。
ネル効果抑制のために、MOSトランジスタのソース・
ドレインは、深さが浅い高濃度拡散層によって設けるよ
うになっている。
【0003】しかしながら、ソース・ドレインを浅くし
た場合、従来の深い高濃度拡散層の場合のようにフィー
ルド酸化膜領域の端部である酸化膜厚の薄いバーズビー
ク下部に不純物を形成することができない。
た場合、従来の深い高濃度拡散層の場合のようにフィー
ルド酸化膜領域の端部である酸化膜厚の薄いバーズビー
ク下部に不純物を形成することができない。
【0004】このため、コンタクトホールが素子領域の
所定の箇所からずれて形成された場合、コンタクトホー
ルは、フィールド酸化膜領域の端部の酸化膜厚の薄いバ
ーズビーク部を介しウェルまたは半導体基板と直接接続
してしまう。
所定の箇所からずれて形成された場合、コンタクトホー
ルは、フィールド酸化膜領域の端部の酸化膜厚の薄いバ
ーズビーク部を介しウェルまたは半導体基板と直接接続
してしまう。
【0005】この結果、半導体基板内に不必要な電流が
流れ、MOSトランジスタの正常な動作を制御すること
が非常に困難となる。
流れ、MOSトランジスタの正常な動作を制御すること
が非常に困難となる。
【0006】従来技術における、浅い高濃度拡散層をソ
ース・ドレインに用いるNチャネル型のMOSトランジ
スタ(以下N型MOSトランジスタと記載する)の形成
方法を、図38から図43の断面図と、図50の平面図
とを用いて説明する。さらに図51のグラフに、従来の
技術を用いて形成した浅い高濃度拡散層をソース・ドレ
インに適用したN型MOSトランジスタにおける特性を
示す。
ース・ドレインに用いるNチャネル型のMOSトランジ
スタ(以下N型MOSトランジスタと記載する)の形成
方法を、図38から図43の断面図と、図50の平面図
とを用いて説明する。さらに図51のグラフに、従来の
技術を用いて形成した浅い高濃度拡散層をソース・ドレ
インに適用したN型MOSトランジスタにおける特性を
示す。
【0007】図38から図43は、従来技術におけるN
型MOSトランジスタの形成方法を工程順に示す断面図
である。図50は、従来のN型MOSトランジスタの平
面パターン形状を示す平面図である。さらに図51は、
従来の技術を用いて形成したN型MOSトランジスタに
ついて、N型MOSトランジスタでのドレインとウェル
間の接合耐圧を、素子領域の端部とコンタクトホール間
距離で評価した結果を示すグラフである。
型MOSトランジスタの形成方法を工程順に示す断面図
である。図50は、従来のN型MOSトランジスタの平
面パターン形状を示す平面図である。さらに図51は、
従来の技術を用いて形成したN型MOSトランジスタに
ついて、N型MOSトランジスタでのドレインとウェル
間の接合耐圧を、素子領域の端部とコンタクトホール間
距離で評価した結果を示すグラフである。
【0008】なお、以下の説明はN型MOSトランジス
タにおけるソース・ドレインの製造方法を中心に説明
し、従来技術における半導体装置の構造はこの製造方法
の説明で代用する。
タにおけるソース・ドレインの製造方法を中心に説明
し、従来技術における半導体装置の構造はこの製造方法
の説明で代用する。
【0009】まずはじめに図38に示すように、半導体
基板1に薄い不純物濃度のP型拡散層2(以後Pウェル
と記載する)を形成し、さらに素子領域14の周囲にフ
ィールド酸化膜3を形成する。
基板1に薄い不純物濃度のP型拡散層2(以後Pウェル
と記載する)を形成し、さらに素子領域14の周囲にフ
ィールド酸化膜3を形成する。
【0010】その後、素子領域14表面にゲート絶縁膜
4を形成する。さらにその後、半導体基板1上に化学気
相成長法(以下CVD法と記載する)によって、多結晶
シリコン膜5を全面に所定の膜厚で形成する。
4を形成する。さらにその後、半導体基板1上に化学気
相成長法(以下CVD法と記載する)によって、多結晶
シリコン膜5を全面に所定の膜厚で形成する。
【0011】つぎに図39に示すように、多結晶シリコ
ン膜5の全面に、イオン注入法によりN型不純物である
リンを添加し、N型不純物を添加した多結晶シリコン膜
5を形成する。
ン膜5の全面に、イオン注入法によりN型不純物である
リンを添加し、N型不純物を添加した多結晶シリコン膜
5を形成する。
【0012】さらにホトレジスト7を回転塗布法により
全面に形成し、所定のホトマスクを用いて露光処理と、
現像処理を行い、ホトレジスト6をゲート電極7の形状
にパターニングする。
全面に形成し、所定のホトマスクを用いて露光処理と、
現像処理を行い、ホトレジスト6をゲート電極7の形状
にパターニングする。
【0013】つぎに図40に示すように、このパターニ
ングしたホトレジスト6をエッチングマスクとして用い
て、異方性エッチングにより、多結晶シリコン膜5をエ
ッチングしてゲート電極7としてパターニングする。そ
の後、ホトレジスト6を除去する。
ングしたホトレジスト6をエッチングマスクとして用い
て、異方性エッチングにより、多結晶シリコン膜5をエ
ッチングしてゲート電極7としてパターニングする。そ
の後、ホトレジスト6を除去する。
【0014】つぎに図41に示すように、酸化拡散炉を
用いて酸素雰囲気中での温度900℃、時間30分間の
熱処理を行うことにより、マスク酸化膜8をゲート電極
7の表面に形成する。
用いて酸素雰囲気中での温度900℃、時間30分間の
熱処理を行うことにより、マスク酸化膜8をゲート電極
7の表面に形成する。
【0015】さらにソース・ドレインを形成するため導
電型がN型の不純物層9をイオン注入法によりにゲート
電極7に整合する半導体基板1の素子領域14に添加し
て、導電型がN型の不純物層9を形成する。
電型がN型の不純物層9をイオン注入法によりにゲート
電極7に整合する半導体基板1の素子領域14に添加し
て、導電型がN型の不純物層9を形成する。
【0016】つぎに図42に示すようにCVD法によ
り、全面にシリコン酸化膜系の層間絶縁膜10を形成す
る。
り、全面にシリコン酸化膜系の層間絶縁膜10を形成す
る。
【0017】その後、窒素雰囲気中にてアニール処理を
行い、図41を用いて説明した工程にて、N型MOSト
ランジスタのソース・ドレインとして添加した導電型が
N型の不純物層9を半導体基板1中に拡散させる。
行い、図41を用いて説明した工程にて、N型MOSト
ランジスタのソース・ドレインとして添加した導電型が
N型の不純物層9を半導体基板1中に拡散させる。
【0018】この結果、N型MOSトランジスタのソー
ス・ドレインである導電型がN型の高濃度拡散層11を
形成する。
ス・ドレインである導電型がN型の高濃度拡散層11を
形成する。
【0019】つぎに図43に示すように、異方性エッチ
ングを行うことによって層間絶縁膜11の所定の箇所を
パターニングして、コンタクトホール12を形成する。
その後、アルミニウムからなる配線13を形成すること
により、N型MOSトランジスタを完成することができ
る。
ングを行うことによって層間絶縁膜11の所定の箇所を
パターニングして、コンタクトホール12を形成する。
その後、アルミニウムからなる配線13を形成すること
により、N型MOSトランジスタを完成することができ
る。
【0020】
【発明が解決しようとする課題】図50の平面図に、上
記の図38から図43を用いて説明した従来の技術を用
いて形成した高濃度拡散層11をソース・ドレインとし
て用いるN型MOSトランジスタの平面パターン形状を
示す。図50中、破線がフィールド酸化膜3の端部を示
し、その破線周囲の実線が素子領域14を示す。
記の図38から図43を用いて説明した従来の技術を用
いて形成した高濃度拡散層11をソース・ドレインとし
て用いるN型MOSトランジスタの平面パターン形状を
示す。図50中、破線がフィールド酸化膜3の端部を示
し、その破線周囲の実線が素子領域14を示す。
【0021】さらにXに相当する値が、ドレインとウェ
ル間の接合耐圧の評価に際し基準となる素子領域14の
端部と、コンタクトホール12間との距離を示す。な
お、図50につけた符号は、図38から図43と同一箇
所には同一符号をつけている。
ル間の接合耐圧の評価に際し基準となる素子領域14の
端部と、コンタクトホール12間との距離を示す。な
お、図50につけた符号は、図38から図43と同一箇
所には同一符号をつけている。
【0022】さらに図51のグラフに、上記従来の技術
を用いて形成した高濃度拡散層11をソース・ドレイン
に用いるN型MOSトランジスタ特性を示し、素子領域
14の端部とコンタクトホール12間の距離に対するド
レインとウェル間の接合耐圧の変化を示す。
を用いて形成した高濃度拡散層11をソース・ドレイン
に用いるN型MOSトランジスタ特性を示し、素子領域
14の端部とコンタクトホール12間の距離に対するド
レインとウェル間の接合耐圧の変化を示す。
【0023】この図51のグラフは、横軸がN型MOS
トランジスタの素子領域の端部とコンタクトホール間の
距離、すなわち図50の距離Xに相当する値を示し、縦
軸がN型MOSトランジスタのドレインとウェル間の接
合耐圧を示す。
トランジスタの素子領域の端部とコンタクトホール間の
距離、すなわち図50の距離Xに相当する値を示し、縦
軸がN型MOSトランジスタのドレインとウェル間の接
合耐圧を示す。
【0024】図38から図43を用いて説明した従来の
技術で形成した高濃度拡散層11をソース・ドレインに
用いるN型MOSトランジスタでは、図51のグラフに
示すように、N型MOSトランジスタのドレインとウェ
ル間の接合耐圧は、素子領域14の端部とコンタクトホ
ール12間の距離に対して依存性を示す。
技術で形成した高濃度拡散層11をソース・ドレインに
用いるN型MOSトランジスタでは、図51のグラフに
示すように、N型MOSトランジスタのドレインとウェ
ル間の接合耐圧は、素子領域14の端部とコンタクトホ
ール12間の距離に対して依存性を示す。
【0025】浅い深さの高濃度拡散層11をソース・ド
レインに用いるN型MOSトランジスタでは、図42に
示すように、フィールド酸化膜3の端部の酸化膜厚の薄
いバーズビーク下部にソース・ドレインである高濃度拡
散層11を形成することができない。
レインに用いるN型MOSトランジスタでは、図42に
示すように、フィールド酸化膜3の端部の酸化膜厚の薄
いバーズビーク下部にソース・ドレインである高濃度拡
散層11を形成することができない。
【0026】このため、コンタクトホール12が素子領
域14の所定の箇所からずれて形成されると、すなわち
図50に示す距離Xが小さくなったとき、コンタクトホ
ール12は、フィールド酸化膜3の端部の酸化膜厚の薄
いバーズビーク部を介しPウェル2あるいは半導体基板
1と直接接続してしまう。
域14の所定の箇所からずれて形成されると、すなわち
図50に示す距離Xが小さくなったとき、コンタクトホ
ール12は、フィールド酸化膜3の端部の酸化膜厚の薄
いバーズビーク部を介しPウェル2あるいは半導体基板
1と直接接続してしまう。
【0027】この結果、半導体基板1内に不必要な電流
が流れることから、N型MOSトランジスタの正常な動
作を制御することが非常に困難となる。
が流れることから、N型MOSトランジスタの正常な動
作を制御することが非常に困難となる。
【0028】本発明の目的は、上記課題を解決して、浅
い深さのソース・ドレインを有するMOSトランジスタ
において、素子領域の端部とコンタクトホール間の距離
に対して、ドレインとウェル間の接合耐圧を充分な値に
確保することが可能な半導体装置の構造と、その製造方
法とを提供することにある。
い深さのソース・ドレインを有するMOSトランジスタ
において、素子領域の端部とコンタクトホール間の距離
に対して、ドレインとウェル間の接合耐圧を充分な値に
確保することが可能な半導体装置の構造と、その製造方
法とを提供することにある。
【0029】
【課題を解決するための手段】上記目的を達成するため
に、本発明の半導体装置の構造とその製造方法とは、下
記記載の手段を採用する。
に、本発明の半導体装置の構造とその製造方法とは、下
記記載の手段を採用する。
【0030】本発明における半導体装置は、半導体基板
に設ける素子領域と、素子領域の周囲に設けるフィール
ド酸化膜と、素子領域にゲート絶縁膜を介して設けるゲ
ート電極と、ゲート電極とフィールド酸化膜の整合する
領域に設けるソース・ドレインである高濃度拡散層と、
素子領域とフィールド酸化膜との境界に設け、ゲート電
極近傍に非形成領域を有する境界領域拡散層とを備える
ことを特徴とする。
に設ける素子領域と、素子領域の周囲に設けるフィール
ド酸化膜と、素子領域にゲート絶縁膜を介して設けるゲ
ート電極と、ゲート電極とフィールド酸化膜の整合する
領域に設けるソース・ドレインである高濃度拡散層と、
素子領域とフィールド酸化膜との境界に設け、ゲート電
極近傍に非形成領域を有する境界領域拡散層とを備える
ことを特徴とする。
【0031】本発明における半導体装置は、半導体基板
に設けるPウェルと、Pウェルに設ける素子領域と、素
子領域の周囲に設けるフィールド酸化膜と、素子領域に
ゲート絶縁膜を介して設けるゲート電極と、ゲート電極
とフィールド酸化膜の整合する領域に設けるソース・ド
レインである導電型がN型の高濃度拡散層と、素子領域
とフィールド酸化膜との境界に設け、ゲート電極近傍に
非形成領域を有する導電型がN型の境界領域拡散層とを
備えることを特徴とする。
に設けるPウェルと、Pウェルに設ける素子領域と、素
子領域の周囲に設けるフィールド酸化膜と、素子領域に
ゲート絶縁膜を介して設けるゲート電極と、ゲート電極
とフィールド酸化膜の整合する領域に設けるソース・ド
レインである導電型がN型の高濃度拡散層と、素子領域
とフィールド酸化膜との境界に設け、ゲート電極近傍に
非形成領域を有する導電型がN型の境界領域拡散層とを
備えることを特徴とする。
【0032】本発明における半導体装置は、導電型がP
型の半導体基板上に設ける素子領域と、素子領域の周囲
に設けるフィールド酸化膜と、素子領域にゲート絶縁膜
を介して設けるゲート電極と、ゲート電極とフィールド
酸化膜の整合する領域に設けるソース・ドレインである
導電型がN型の高濃度拡散層と、素子領域とフィールド
酸化膜との境界に設け、ゲート電極近傍に非形成領域を
有する導電型がN型の境界領域拡散層とを備えることを
特徴とする。
型の半導体基板上に設ける素子領域と、素子領域の周囲
に設けるフィールド酸化膜と、素子領域にゲート絶縁膜
を介して設けるゲート電極と、ゲート電極とフィールド
酸化膜の整合する領域に設けるソース・ドレインである
導電型がN型の高濃度拡散層と、素子領域とフィールド
酸化膜との境界に設け、ゲート電極近傍に非形成領域を
有する導電型がN型の境界領域拡散層とを備えることを
特徴とする。
【0033】本発明における半導体装置は、半導体基板
に設けるNウェルと、Nウェルに設ける素子領域と、素
子領域の周囲に設けるフィールド酸化膜と、素子領域に
ゲート絶縁膜を介して設けるゲート電極と、ゲート電極
とフィールド酸化膜の整合する領域に設けるソース・ド
レインである導電型がP型の高濃度拡散層と、素子領域
とフィールド酸化膜との境界に設け、ゲート電極近傍に
非形成領域を有する導電型がP型の境界領域拡散層とを
備えることを特徴とする。
に設けるNウェルと、Nウェルに設ける素子領域と、素
子領域の周囲に設けるフィールド酸化膜と、素子領域に
ゲート絶縁膜を介して設けるゲート電極と、ゲート電極
とフィールド酸化膜の整合する領域に設けるソース・ド
レインである導電型がP型の高濃度拡散層と、素子領域
とフィールド酸化膜との境界に設け、ゲート電極近傍に
非形成領域を有する導電型がP型の境界領域拡散層とを
備えることを特徴とする。
【0034】本発明における半導体装置は、導電型がN
型の半導体基板上に設ける素子領域と、素子領域の周囲
に設けるフィールド酸化膜と、素子領域にゲート絶縁膜
を介して設けるゲート電極と、ゲート電極とフィールド
酸化膜の整合する領域に設けるソース・ドレインである
導電型がP型の高濃度拡散層と、素子領域とフィールド
酸化膜との境界に設け、ゲート電極近傍に非形成領域を
有する導電型がP型の境界領域拡散層とを備えることを
特徴とする。
型の半導体基板上に設ける素子領域と、素子領域の周囲
に設けるフィールド酸化膜と、素子領域にゲート絶縁膜
を介して設けるゲート電極と、ゲート電極とフィールド
酸化膜の整合する領域に設けるソース・ドレインである
導電型がP型の高濃度拡散層と、素子領域とフィールド
酸化膜との境界に設け、ゲート電極近傍に非形成領域を
有する導電型がP型の境界領域拡散層とを備えることを
特徴とする。
【0035】本発明における半導体装置の製造方法は、
半導体基板の素子領域の周囲にフィールド酸化膜を形成
する工程と、ゲート絶縁膜とゲート電極を形成する工程
と、ゲート電極とフィールド酸化膜との整合する領域に
ソース・ドレインを形成するため不純物を添加し不純物
層を形成する工程と、素子領域とフィールド酸化膜との
境界に設けゲート電極近傍に非形成領域を設けるように
不純物を選択的に添加し不純物導入層を形成する工程
と、層間絶縁膜を形成し、熱処理を行うことによりソー
ス・ドレインである高濃度拡散層と境界領域拡散層を形
成する工程とを有することを特徴とする。
半導体基板の素子領域の周囲にフィールド酸化膜を形成
する工程と、ゲート絶縁膜とゲート電極を形成する工程
と、ゲート電極とフィールド酸化膜との整合する領域に
ソース・ドレインを形成するため不純物を添加し不純物
層を形成する工程と、素子領域とフィールド酸化膜との
境界に設けゲート電極近傍に非形成領域を設けるように
不純物を選択的に添加し不純物導入層を形成する工程
と、層間絶縁膜を形成し、熱処理を行うことによりソー
ス・ドレインである高濃度拡散層と境界領域拡散層を形
成する工程とを有することを特徴とする。
【0036】本発明における半導体装置の製造方法は、
半導体基板にPウェルを形成する工程と、Pウェルの素
子領域の周囲にフィールド酸化膜を形成する工程と、ゲ
ート絶縁膜とゲート電極を形成する工程と、ゲート電極
とフィールド酸化膜との整合する領域にソース・ドレイ
ンを形成するため導電型がN型の不純物を添加し不純物
層を形成する工程と、素子領域とフィールド酸化膜との
境界に設けゲート電極の近傍に非形成領域を設けるよう
に導電型がN型の不純物を選択的に添加し不純物導入層
を形成する工程と、層間絶縁膜を形成し、熱処理を行う
ことによりソース・ドレインである導電型がN型の高濃
度拡散層と導電型がN型の境界領域拡散層を形成する工
程とを有することを特徴とする。
半導体基板にPウェルを形成する工程と、Pウェルの素
子領域の周囲にフィールド酸化膜を形成する工程と、ゲ
ート絶縁膜とゲート電極を形成する工程と、ゲート電極
とフィールド酸化膜との整合する領域にソース・ドレイ
ンを形成するため導電型がN型の不純物を添加し不純物
層を形成する工程と、素子領域とフィールド酸化膜との
境界に設けゲート電極の近傍に非形成領域を設けるよう
に導電型がN型の不純物を選択的に添加し不純物導入層
を形成する工程と、層間絶縁膜を形成し、熱処理を行う
ことによりソース・ドレインである導電型がN型の高濃
度拡散層と導電型がN型の境界領域拡散層を形成する工
程とを有することを特徴とする。
【0037】本発明における半導体装置の製造方法は、
導電型がP型の半導体基板の素子領域の周囲にフィール
ド酸化膜を形成する工程と、ゲート絶縁膜とゲート電極
を形成する工程と、ゲート電極とフィールド酸化膜との
整合する領域にソース・ドレインを形成するために導電
型がN型の不純物を添加して不純物層を形成する工程
と、素子領域とフィールド酸化膜との境界に設けゲート
電極の近傍に非形成領域を設けるように導電型がN型の
不純物を選択的に添加し不純物導入層を形成する工程
と、層間絶縁膜を形成し、熱処理を行うことによりソー
ス・ドレインである導電型がN型の高濃度拡散層と導電
型がN型の境界領域拡散層を形成する工程とを有するこ
とを特徴とする。
導電型がP型の半導体基板の素子領域の周囲にフィール
ド酸化膜を形成する工程と、ゲート絶縁膜とゲート電極
を形成する工程と、ゲート電極とフィールド酸化膜との
整合する領域にソース・ドレインを形成するために導電
型がN型の不純物を添加して不純物層を形成する工程
と、素子領域とフィールド酸化膜との境界に設けゲート
電極の近傍に非形成領域を設けるように導電型がN型の
不純物を選択的に添加し不純物導入層を形成する工程
と、層間絶縁膜を形成し、熱処理を行うことによりソー
ス・ドレインである導電型がN型の高濃度拡散層と導電
型がN型の境界領域拡散層を形成する工程とを有するこ
とを特徴とする。
【0038】本発明における半導体装置の製造方法は、
半導体基板にNウェルを形成する工程と、Nウェルの素
子領域の周囲にフィールド酸化膜を形成する工程と、ゲ
ート絶縁膜とゲート電極を形成する工程と、ゲート電極
とフィールド酸化膜との整合する領域にソース・ドレイ
ンを形成するため導電型がN型の不純物を添加し不純物
層を形成する工程と、素子領域とフィールド酸化膜との
境界に設けゲート電極の近傍に非形成領域を設けるよう
に導電型がP型の不純物を選択的に添加し不純物導入層
を形成する工程と、層間絶縁膜を形成し、熱処理を行う
ことによりソース・ドレインである導電型がN型の高濃
度拡散層と導電型がP型の境界領域拡散層を形成する工
程とを有することを特徴とする。
半導体基板にNウェルを形成する工程と、Nウェルの素
子領域の周囲にフィールド酸化膜を形成する工程と、ゲ
ート絶縁膜とゲート電極を形成する工程と、ゲート電極
とフィールド酸化膜との整合する領域にソース・ドレイ
ンを形成するため導電型がN型の不純物を添加し不純物
層を形成する工程と、素子領域とフィールド酸化膜との
境界に設けゲート電極の近傍に非形成領域を設けるよう
に導電型がP型の不純物を選択的に添加し不純物導入層
を形成する工程と、層間絶縁膜を形成し、熱処理を行う
ことによりソース・ドレインである導電型がN型の高濃
度拡散層と導電型がP型の境界領域拡散層を形成する工
程とを有することを特徴とする。
【0039】本発明における半導体装置の製造方法は、
導電型がN型の半導体基板の素子領域の周囲にフィール
ド酸化膜を形成する工程と、ゲート絶縁膜とゲート電極
を形成する工程と、ゲート電極とフィールド酸化膜との
整合する領域にソース・ドレインを形成するために導電
型がP型の不純物を添加して不純物層を形成する工程
と、素子領域とフィールド酸化膜との境界に設けゲート
電極の近傍に非形成領域を設けるように導電型がP型の
不純物を選択的に添加し不純物導入層を形成する工程
と、層間絶縁膜を形成し、熱処理を行うことによりソー
ス・ドレインである導電型がP型の高濃度拡散層と導電
型がP型の境界領域拡散層を形成する工程とを有するこ
とを特徴とする。
導電型がN型の半導体基板の素子領域の周囲にフィール
ド酸化膜を形成する工程と、ゲート絶縁膜とゲート電極
を形成する工程と、ゲート電極とフィールド酸化膜との
整合する領域にソース・ドレインを形成するために導電
型がP型の不純物を添加して不純物層を形成する工程
と、素子領域とフィールド酸化膜との境界に設けゲート
電極の近傍に非形成領域を設けるように導電型がP型の
不純物を選択的に添加し不純物導入層を形成する工程
と、層間絶縁膜を形成し、熱処理を行うことによりソー
ス・ドレインである導電型がP型の高濃度拡散層と導電
型がP型の境界領域拡散層を形成する工程とを有するこ
とを特徴とする。
【0040】本発明における半導体装置の製造方法は、
半導体基板の素子領域の周囲にフィールド酸化膜を形成
する工程と、ゲート絶縁膜とゲート電極を形成し、さら
にマスク酸化膜を形成する工程と、ゲート電極とフィー
ルド酸化膜との整合する領域にソース・ドレインを形成
するため不純物を添加し不純物層を形成する工程と、素
子領域とフィールド酸化膜のと境界に設けゲート電極近
傍に非形成領域を設けるように不純物を選択的に添加し
不純物導入層を形成する工程と、層間絶縁膜を形成し、
熱処理を行うことによりソース・ドレインである高濃度
拡散層と境界領域拡散層を形成する工程とを有すること
を特徴とする。
半導体基板の素子領域の周囲にフィールド酸化膜を形成
する工程と、ゲート絶縁膜とゲート電極を形成し、さら
にマスク酸化膜を形成する工程と、ゲート電極とフィー
ルド酸化膜との整合する領域にソース・ドレインを形成
するため不純物を添加し不純物層を形成する工程と、素
子領域とフィールド酸化膜のと境界に設けゲート電極近
傍に非形成領域を設けるように不純物を選択的に添加し
不純物導入層を形成する工程と、層間絶縁膜を形成し、
熱処理を行うことによりソース・ドレインである高濃度
拡散層と境界領域拡散層を形成する工程とを有すること
を特徴とする。
【0041】本発明における半導体装置の製造方法は、
半導体基板にPウェルを形成する工程と、Pウェル中の
素子領域の周囲にフィールド酸化膜を形成する工程と、
ゲート絶縁膜とゲート電極を形成し、さらにマスク酸化
膜を形成する工程と、ゲート電極とフィールド酸化膜と
の整合する領域にソース・ドレインを形成するため導電
型がN型の不純物を添加し不純物層を形成する工程と、
素子領域とフィールド酸化膜との境界に設けゲート電極
近傍に非形成領域を設けるように導電型がN型の不純物
を選択的に添加して不純物導入層を形成する工程と、層
間絶縁膜を形成し、熱処理を行うことによってソース・
ドレインである導電型がN型の高濃度拡散層と導電型が
N型の境界領域拡散層を形成する工程とを有することを
特徴とする。
半導体基板にPウェルを形成する工程と、Pウェル中の
素子領域の周囲にフィールド酸化膜を形成する工程と、
ゲート絶縁膜とゲート電極を形成し、さらにマスク酸化
膜を形成する工程と、ゲート電極とフィールド酸化膜と
の整合する領域にソース・ドレインを形成するため導電
型がN型の不純物を添加し不純物層を形成する工程と、
素子領域とフィールド酸化膜との境界に設けゲート電極
近傍に非形成領域を設けるように導電型がN型の不純物
を選択的に添加して不純物導入層を形成する工程と、層
間絶縁膜を形成し、熱処理を行うことによってソース・
ドレインである導電型がN型の高濃度拡散層と導電型が
N型の境界領域拡散層を形成する工程とを有することを
特徴とする。
【0042】本発明における半導体装置の製造方法は、
導電型がP型の半導体基板の素子領域の周囲にフィール
ド酸化膜を形成する工程と、ゲート絶縁膜とゲート電極
とを形成し、さらにマスク酸化膜を形成する工程と、ゲ
ート電極とフィールド酸化膜との整合する領域にソース
・ドレインを形成するために導電型がN型の不純物を添
加し不純物層を形成する工程と、素子領域とフィールド
酸化膜との境界に設けゲート電極近傍に非形成領域を設
けるように導電型がN型の不純物を選択的に添加し不純
物導入層を形成する工程と、層間絶縁膜を形成し、熱処
理を行うことによりソース・ドレインである導電型がN
型の高濃度拡散層と導電型がN型の境界領域拡散層を形
成する工程とを有することを特徴とする。
導電型がP型の半導体基板の素子領域の周囲にフィール
ド酸化膜を形成する工程と、ゲート絶縁膜とゲート電極
とを形成し、さらにマスク酸化膜を形成する工程と、ゲ
ート電極とフィールド酸化膜との整合する領域にソース
・ドレインを形成するために導電型がN型の不純物を添
加し不純物層を形成する工程と、素子領域とフィールド
酸化膜との境界に設けゲート電極近傍に非形成領域を設
けるように導電型がN型の不純物を選択的に添加し不純
物導入層を形成する工程と、層間絶縁膜を形成し、熱処
理を行うことによりソース・ドレインである導電型がN
型の高濃度拡散層と導電型がN型の境界領域拡散層を形
成する工程とを有することを特徴とする。
【0043】本発明における半導体装置の製造方法は、
半導体基板にNウェルを形成する工程と、Nウェル中の
素子領域の周囲にフィールド酸化膜を形成する工程と、
ゲート絶縁膜とゲート電極を形成し、さらにマスク酸化
膜を形成する工程と、ゲート電極とフィールド酸化膜と
の整合する領域にソース・ドレインを形成するため導電
型がP型の不純物を添加し不純物層を形成する工程と、
素子領域とフィールド酸化膜との境界に設けゲート電極
近傍に非形成領域を設けるように導電型がP型の不純物
を選択的に添加して不純物導入層を形成する工程と、層
間絶縁膜を形成し、熱処理を行うことによってソース・
ドレインである導電型がP型の高濃度拡散層と導電型が
P型の境界領域拡散層を形成する工程とを有することを
特徴とする。
半導体基板にNウェルを形成する工程と、Nウェル中の
素子領域の周囲にフィールド酸化膜を形成する工程と、
ゲート絶縁膜とゲート電極を形成し、さらにマスク酸化
膜を形成する工程と、ゲート電極とフィールド酸化膜と
の整合する領域にソース・ドレインを形成するため導電
型がP型の不純物を添加し不純物層を形成する工程と、
素子領域とフィールド酸化膜との境界に設けゲート電極
近傍に非形成領域を設けるように導電型がP型の不純物
を選択的に添加して不純物導入層を形成する工程と、層
間絶縁膜を形成し、熱処理を行うことによってソース・
ドレインである導電型がP型の高濃度拡散層と導電型が
P型の境界領域拡散層を形成する工程とを有することを
特徴とする。
【0044】本発明における半導体装置の製造方法は、
導電型がN型の半導体基板の素子領域の周囲にフィール
ド酸化膜を形成する工程と、ゲート絶縁膜とゲート電極
とを形成し、さらにマスク酸化膜を形成する工程と、ゲ
ート電極とフィールド酸化膜との整合する領域にソース
・ドレインを形成するために導電型がP型の不純物を添
加し不純物層を形成する工程と、素子領域とフィールド
酸化膜との境界に設けゲート電極近傍に非形成領域を設
けるように導電型がP型の不純物を選択的に添加し不純
物導入層を形成する工程と、層間絶縁膜を形成し、熱処
理を行うことによりソース・ドレインである導電型がP
型の高濃度拡散層と導電型がP型の境界領域拡散層を形
成する工程とを有することを特徴とする。
導電型がN型の半導体基板の素子領域の周囲にフィール
ド酸化膜を形成する工程と、ゲート絶縁膜とゲート電極
とを形成し、さらにマスク酸化膜を形成する工程と、ゲ
ート電極とフィールド酸化膜との整合する領域にソース
・ドレインを形成するために導電型がP型の不純物を添
加し不純物層を形成する工程と、素子領域とフィールド
酸化膜との境界に設けゲート電極近傍に非形成領域を設
けるように導電型がP型の不純物を選択的に添加し不純
物導入層を形成する工程と、層間絶縁膜を形成し、熱処
理を行うことによりソース・ドレインである導電型がP
型の高濃度拡散層と導電型がP型の境界領域拡散層を形
成する工程とを有することを特徴とする。
【0045】本発明における半導体装置の製造方法は、
半導体基板の素子領域の周囲にフィールド酸化膜を形成
する工程と、ゲート絶縁膜とゲート電極を形成する工程
と、ゲート電極とフィールド酸化膜との整合する領域に
ソース・ドレインを形成するため不純物を添加し不純物
層を形成する工程と、素子領域とフィールド酸化膜との
境界に設けゲート電極近傍に非形成領域を設けるように
不純物を選択的に添加し不純物導入層を形成する工程
と、層間絶縁膜を形成し、ランプアニール装置を用い短
時間の熱処理を行うことによりソース・ドレインである
高濃度拡散層と境界領域拡散層を形成する工程とを有す
ることを特徴とする。
半導体基板の素子領域の周囲にフィールド酸化膜を形成
する工程と、ゲート絶縁膜とゲート電極を形成する工程
と、ゲート電極とフィールド酸化膜との整合する領域に
ソース・ドレインを形成するため不純物を添加し不純物
層を形成する工程と、素子領域とフィールド酸化膜との
境界に設けゲート電極近傍に非形成領域を設けるように
不純物を選択的に添加し不純物導入層を形成する工程
と、層間絶縁膜を形成し、ランプアニール装置を用い短
時間の熱処理を行うことによりソース・ドレインである
高濃度拡散層と境界領域拡散層を形成する工程とを有す
ることを特徴とする。
【0046】本発明における半導体装置の製造方法は、
半導体基板にPウェルを形成する工程と、Pウェル中の
素子領域の周囲にフィールド酸化膜を形成する工程と、
ゲート絶縁膜とゲート電極を形成する工程と、ゲート電
極とフィールド酸化膜との整合する領域にソース・ドレ
インを形成するため導電型がN型の不純物を添加し不純
物層を形成する工程と、素子領域とフィールド酸化膜と
の境界に設けゲート電極近傍に非形成領域を設けるよう
に導電型がN型の不純物を選択的に添加して不純物導入
層を形成する工程と、層間絶縁膜を形成し、ランプアニ
ール装置を用い短時間の熱処理を行うことによりソース
・ドレインである導電型がN型の高濃度拡散層と導電型
がN型の境界領域拡散層を形成する工程とを有すること
を特徴とする。
半導体基板にPウェルを形成する工程と、Pウェル中の
素子領域の周囲にフィールド酸化膜を形成する工程と、
ゲート絶縁膜とゲート電極を形成する工程と、ゲート電
極とフィールド酸化膜との整合する領域にソース・ドレ
インを形成するため導電型がN型の不純物を添加し不純
物層を形成する工程と、素子領域とフィールド酸化膜と
の境界に設けゲート電極近傍に非形成領域を設けるよう
に導電型がN型の不純物を選択的に添加して不純物導入
層を形成する工程と、層間絶縁膜を形成し、ランプアニ
ール装置を用い短時間の熱処理を行うことによりソース
・ドレインである導電型がN型の高濃度拡散層と導電型
がN型の境界領域拡散層を形成する工程とを有すること
を特徴とする。
【0047】本発明における半導体装置の製造方法は、
導電型がP型の半導体基板の素子領域の周囲にフィール
ド酸化膜を形成する工程と、ゲート絶縁膜とゲート電極
を形成する工程と、ゲート電極とフィールド酸化膜との
整合する領域にソース・ドレインを形成するため導電型
がN型の不純物を添加し不純物層を形成する工程と、素
子領域とフィールド酸化膜との境界に設けゲート電極の
近傍に非形成領域を設けるように導電型がN型の不純物
を選択的に添加し不純物導入層を形成する工程と、層間
絶縁膜を形成し、ランプアニール装置を用い短時間の熱
処理を行うことによりソース・ドレインである導電型が
N型の高濃度拡散層と導電型がN型の境界領域拡散層を
形成する工程とを有することを特徴とする。
導電型がP型の半導体基板の素子領域の周囲にフィール
ド酸化膜を形成する工程と、ゲート絶縁膜とゲート電極
を形成する工程と、ゲート電極とフィールド酸化膜との
整合する領域にソース・ドレインを形成するため導電型
がN型の不純物を添加し不純物層を形成する工程と、素
子領域とフィールド酸化膜との境界に設けゲート電極の
近傍に非形成領域を設けるように導電型がN型の不純物
を選択的に添加し不純物導入層を形成する工程と、層間
絶縁膜を形成し、ランプアニール装置を用い短時間の熱
処理を行うことによりソース・ドレインである導電型が
N型の高濃度拡散層と導電型がN型の境界領域拡散層を
形成する工程とを有することを特徴とする。
【0048】本発明における半導体装置の製造方法は、
半導体基板にNウェルを形成する工程と、Nウェル中の
素子領域の周囲にフィールド酸化膜を形成する工程と、
ゲート絶縁膜とゲート電極を形成する工程と、ゲート電
極とフィールド酸化膜との整合する領域にソース・ドレ
インを形成するため導電型がP型の不純物を添加し不純
物層を形成する工程と、素子領域とフィールド酸化膜と
の境界に設けゲート電極近傍に非形成領域を設けるよう
に導電型がP型の不純物を選択的に添加して不純物導入
層を形成する工程と、層間絶縁膜を形成し、ランプアニ
ール装置を用い短時間の熱処理を行うことによりソース
・ドレインである導電型がP型の高濃度拡散層と導電型
がP型の境界領域拡散層を形成する工程とを有すること
を特徴とする。
半導体基板にNウェルを形成する工程と、Nウェル中の
素子領域の周囲にフィールド酸化膜を形成する工程と、
ゲート絶縁膜とゲート電極を形成する工程と、ゲート電
極とフィールド酸化膜との整合する領域にソース・ドレ
インを形成するため導電型がP型の不純物を添加し不純
物層を形成する工程と、素子領域とフィールド酸化膜と
の境界に設けゲート電極近傍に非形成領域を設けるよう
に導電型がP型の不純物を選択的に添加して不純物導入
層を形成する工程と、層間絶縁膜を形成し、ランプアニ
ール装置を用い短時間の熱処理を行うことによりソース
・ドレインである導電型がP型の高濃度拡散層と導電型
がP型の境界領域拡散層を形成する工程とを有すること
を特徴とする。
【0049】本発明における半導体装置の製造方法は、
導電型がN型の半導体基板の素子領域の周囲にフィール
ド酸化膜を形成する工程と、ゲート絶縁膜とゲート電極
を形成する工程と、ゲート電極とフィールド酸化膜との
整合する領域にソース・ドレインを形成するため導電型
がP型の不純物を添加し不純物層を形成する工程と、素
子領域とフィールド酸化膜との境界に設けゲート電極の
近傍に非形成領域を設けるように導電型がP型の不純物
を選択的に添加し不純物導入層を形成する工程と、層間
絶縁膜を形成し、ランプアニール装置を用い短時間の熱
処理を行うことによりソース・ドレインである導電型が
P型の高濃度拡散層と導電型がP型の境界領域拡散層を
形成する工程とを有することを特徴とする。
導電型がN型の半導体基板の素子領域の周囲にフィール
ド酸化膜を形成する工程と、ゲート絶縁膜とゲート電極
を形成する工程と、ゲート電極とフィールド酸化膜との
整合する領域にソース・ドレインを形成するため導電型
がP型の不純物を添加し不純物層を形成する工程と、素
子領域とフィールド酸化膜との境界に設けゲート電極の
近傍に非形成領域を設けるように導電型がP型の不純物
を選択的に添加し不純物導入層を形成する工程と、層間
絶縁膜を形成し、ランプアニール装置を用い短時間の熱
処理を行うことによりソース・ドレインである導電型が
P型の高濃度拡散層と導電型がP型の境界領域拡散層を
形成する工程とを有することを特徴とする。
【0050】本発明における半導体装置の製造方法は、
半導体基板の素子領域の周囲にフィールド酸化膜を形成
する工程と、ゲート絶縁膜とゲート電極を形成し、さら
にマスク酸化膜を形成する工程と、ゲート電極とフィー
ルド酸化膜との整合する領域にソース・ドレインを形成
するため不純物を添加し不純物層を形成する工程と、素
子領域とフィールド酸化膜との境界に設けゲート電極の
近傍に非形成領域を設けるように不純物を選択的に添加
し不純物導入層を形成する工程と、層間絶縁膜を形成
し、ランプアニール装置を用い短時間の熱処理を行うこ
とによりソース・ドレインである高濃度拡散層と境界領
域拡散層を形成する工程とを有することを特徴とする。
半導体基板の素子領域の周囲にフィールド酸化膜を形成
する工程と、ゲート絶縁膜とゲート電極を形成し、さら
にマスク酸化膜を形成する工程と、ゲート電極とフィー
ルド酸化膜との整合する領域にソース・ドレインを形成
するため不純物を添加し不純物層を形成する工程と、素
子領域とフィールド酸化膜との境界に設けゲート電極の
近傍に非形成領域を設けるように不純物を選択的に添加
し不純物導入層を形成する工程と、層間絶縁膜を形成
し、ランプアニール装置を用い短時間の熱処理を行うこ
とによりソース・ドレインである高濃度拡散層と境界領
域拡散層を形成する工程とを有することを特徴とする。
【0051】本発明における半導体装置の製造方法は、
半導体基板にPウェルを形成する工程と、Pウェル中の
素子領域の周囲にフィールド酸化膜を形成する工程と、
ゲート絶縁膜とゲート電極を形成し、さらにマスク酸化
膜を形成する工程と、ゲート電極とフィールド酸化膜と
の整合する領域にソース・ドレインを形成するため導電
型がN型の不純物を添加し不純物層を形成する工程と、
素子領域とフィールド酸化膜との境界に設けゲート電極
近傍に非形成領域を設けるように導電型がN型の不純物
を選択的に添加して不純物導入層を形成する工程と、層
間絶縁膜を形成し、ランプアニール装置を用い短時間の
熱処理を行うことによりソース・ドレインである導電型
がN型の高濃度拡散層と導電型がN型の境界領域拡散層
を形成する工程とを有することを特徴とする。
半導体基板にPウェルを形成する工程と、Pウェル中の
素子領域の周囲にフィールド酸化膜を形成する工程と、
ゲート絶縁膜とゲート電極を形成し、さらにマスク酸化
膜を形成する工程と、ゲート電極とフィールド酸化膜と
の整合する領域にソース・ドレインを形成するため導電
型がN型の不純物を添加し不純物層を形成する工程と、
素子領域とフィールド酸化膜との境界に設けゲート電極
近傍に非形成領域を設けるように導電型がN型の不純物
を選択的に添加して不純物導入層を形成する工程と、層
間絶縁膜を形成し、ランプアニール装置を用い短時間の
熱処理を行うことによりソース・ドレインである導電型
がN型の高濃度拡散層と導電型がN型の境界領域拡散層
を形成する工程とを有することを特徴とする。
【0052】本発明における半導体装置の製造方法は、
導電型がP型の半導体基板の素子領域の周囲にフィール
ド酸化膜を形成する工程と、ゲート絶縁膜とゲート電極
を形成し、さらにマスク酸化膜を形成する工程と、ゲー
ト電極とフィールド酸化膜との整合する領域にソース・
ドレインを形成するため導電型がN型の不純物を添加し
不純物層を形成する工程と、素子領域とフィールド酸化
膜との境界に設けゲート電極近傍に非形成領域を設ける
ように導電型がN型の不純物を選択的に添加し不純物導
入層を形成する工程と、層間絶縁膜を形成し、ランプア
ニール装置を用い短時間の熱処理を行うことによりソー
ス・ドレインである導電型がN型の高濃度拡散層と導電
型がN型の境界領域拡散層を形成する工程とを有するこ
とを特徴とする。
導電型がP型の半導体基板の素子領域の周囲にフィール
ド酸化膜を形成する工程と、ゲート絶縁膜とゲート電極
を形成し、さらにマスク酸化膜を形成する工程と、ゲー
ト電極とフィールド酸化膜との整合する領域にソース・
ドレインを形成するため導電型がN型の不純物を添加し
不純物層を形成する工程と、素子領域とフィールド酸化
膜との境界に設けゲート電極近傍に非形成領域を設ける
ように導電型がN型の不純物を選択的に添加し不純物導
入層を形成する工程と、層間絶縁膜を形成し、ランプア
ニール装置を用い短時間の熱処理を行うことによりソー
ス・ドレインである導電型がN型の高濃度拡散層と導電
型がN型の境界領域拡散層を形成する工程とを有するこ
とを特徴とする。
【0053】本発明における半導体装置の製造方法は、
半導体基板にNウェルを形成する工程と、Nウェル中の
素子領域の周囲にフィールド酸化膜を形成する工程と、
ゲート絶縁膜とゲート電極を形成し、さらにマスク酸化
膜を形成する工程と、ゲート電極とフィールド酸化膜と
の整合する領域にソース・ドレインを形成するため導電
型がP型の不純物を添加し不純物層を形成する工程と、
素子領域とフィールド酸化膜との境界に設けゲート電極
近傍に非形成領域を設けるように導電型がP型の不純物
を選択的に添加して不純物導入層を形成する工程と、層
間絶縁膜を形成し、ランプアニール装置を用い短時間の
熱処理を行うことによりソース・ドレインである導電型
がP型の高濃度拡散層と導電型がP型の境界領域拡散層
を形成する工程とを有することを特徴とする。
半導体基板にNウェルを形成する工程と、Nウェル中の
素子領域の周囲にフィールド酸化膜を形成する工程と、
ゲート絶縁膜とゲート電極を形成し、さらにマスク酸化
膜を形成する工程と、ゲート電極とフィールド酸化膜と
の整合する領域にソース・ドレインを形成するため導電
型がP型の不純物を添加し不純物層を形成する工程と、
素子領域とフィールド酸化膜との境界に設けゲート電極
近傍に非形成領域を設けるように導電型がP型の不純物
を選択的に添加して不純物導入層を形成する工程と、層
間絶縁膜を形成し、ランプアニール装置を用い短時間の
熱処理を行うことによりソース・ドレインである導電型
がP型の高濃度拡散層と導電型がP型の境界領域拡散層
を形成する工程とを有することを特徴とする。
【0054】本発明における半導体装置の製造方法は、
導電型がN型の半導体基板の素子領域の周囲にフィール
ド酸化膜を形成する工程と、ゲート絶縁膜とゲート電極
を形成し、さらにマスク酸化膜を形成する工程と、ゲー
ト電極とフィールド酸化膜との整合する領域にソース・
ドレインを形成するため導電型がP型の不純物を添加し
不純物層を形成する工程と、素子領域とフィールド酸化
膜との境界に設けゲート電極近傍に非形成領域を設ける
ように導電型がP型の不純物を選択的に添加して不純物
導入層を形成する工程と、層間絶縁膜を形成し、ランプ
アニール装置を用い短時間の熱処理を行うことによりソ
ース・ドレインである導電型がP型の高濃度拡散層と導
電型がP型の境界領域拡散層を形成する工程とを有する
ことを特徴とする。
導電型がN型の半導体基板の素子領域の周囲にフィール
ド酸化膜を形成する工程と、ゲート絶縁膜とゲート電極
を形成し、さらにマスク酸化膜を形成する工程と、ゲー
ト電極とフィールド酸化膜との整合する領域にソース・
ドレインを形成するため導電型がP型の不純物を添加し
不純物層を形成する工程と、素子領域とフィールド酸化
膜との境界に設けゲート電極近傍に非形成領域を設ける
ように導電型がP型の不純物を選択的に添加して不純物
導入層を形成する工程と、層間絶縁膜を形成し、ランプ
アニール装置を用い短時間の熱処理を行うことによりソ
ース・ドレインである導電型がP型の高濃度拡散層と導
電型がP型の境界領域拡散層を形成する工程とを有する
ことを特徴とする。
【0055】本発明における半導体装置の製造方法は、
半導体基板の素子領域の周囲にフィールド酸化膜を形成
する工程と、ゲート絶縁膜とゲート電極を形成する工程
と、ゲート電極とフィールド酸化膜との整合する領域に
ソース・ドレインを形成するため不純物を添加し不純物
層を形成する工程と、素子領域とフィールド酸化膜との
境界に設けゲート電極近傍に非形成領域を設けるように
しかも素子領域端のフィールド酸化膜を突き抜けて半導
体基板に不純物を選択的に添加し不純物導入層を形成す
る工程と、層間絶縁膜を形成し、熱処理を行うことによ
りソース・ドレインである高濃度拡散層と境界領域拡散
層を形成する工程とを有することを特徴とする。
半導体基板の素子領域の周囲にフィールド酸化膜を形成
する工程と、ゲート絶縁膜とゲート電極を形成する工程
と、ゲート電極とフィールド酸化膜との整合する領域に
ソース・ドレインを形成するため不純物を添加し不純物
層を形成する工程と、素子領域とフィールド酸化膜との
境界に設けゲート電極近傍に非形成領域を設けるように
しかも素子領域端のフィールド酸化膜を突き抜けて半導
体基板に不純物を選択的に添加し不純物導入層を形成す
る工程と、層間絶縁膜を形成し、熱処理を行うことによ
りソース・ドレインである高濃度拡散層と境界領域拡散
層を形成する工程とを有することを特徴とする。
【0056】本発明における半導体装置の製造方法は、
半導体基板にPウェルを形成する工程と、Pウェルの素
子領域の周囲にフィールド酸化膜を形成する工程と、ゲ
ート絶縁膜とゲート電極を形成する工程と、ゲート電極
とフィールド酸化膜との整合する領域にソース・ドレイ
ンを形成するため導電型がN型の不純物を添加して不純
物層を形成する工程と、素子領域とフィールド酸化膜と
の境界に設けゲート電極の近傍に非形成領域を設けるよ
うにしかも素子領域端のフィールド酸化膜を突き抜けて
半導体基板に導電型がN型の不純物を選択的に添加し不
純物導入層を形成する工程と、層間絶縁膜を形成し、熱
処理を行うことによりソース・ドレインである導電型が
N型の高濃度拡散層と導電型がN型の境界領域拡散層を
形成する工程とを有することを特徴とする。
半導体基板にPウェルを形成する工程と、Pウェルの素
子領域の周囲にフィールド酸化膜を形成する工程と、ゲ
ート絶縁膜とゲート電極を形成する工程と、ゲート電極
とフィールド酸化膜との整合する領域にソース・ドレイ
ンを形成するため導電型がN型の不純物を添加して不純
物層を形成する工程と、素子領域とフィールド酸化膜と
の境界に設けゲート電極の近傍に非形成領域を設けるよ
うにしかも素子領域端のフィールド酸化膜を突き抜けて
半導体基板に導電型がN型の不純物を選択的に添加し不
純物導入層を形成する工程と、層間絶縁膜を形成し、熱
処理を行うことによりソース・ドレインである導電型が
N型の高濃度拡散層と導電型がN型の境界領域拡散層を
形成する工程とを有することを特徴とする。
【0057】本発明における半導体装置の製造方法は、
導電型がP型の半導体基板の素子領域の周囲にフィール
ド酸化膜を形成する工程と、ゲート絶縁膜とゲート電極
を形成する工程と、ゲート電極とフィールド酸化膜との
整合する領域にソース・ドレインを形成するために導電
型がN型の不純物を添加して不純物層を形成する工程
と、素子領域とフィールド酸化膜との境界に設けゲート
電極の近傍に非形成領域を設けるようにしかも素子領域
端のフィールド酸化膜を突き抜けて半導体基板に導電型
がN型の不純物を選択的に添加し不純物導入層を形成す
る工程と、層間絶縁膜を形成し、熱処理を行うことによ
りソース・ドレインである導電型がN型の高濃度拡散層
と導電型がN型の境界領域拡散層を形成する工程とを有
することを特徴とする。
導電型がP型の半導体基板の素子領域の周囲にフィール
ド酸化膜を形成する工程と、ゲート絶縁膜とゲート電極
を形成する工程と、ゲート電極とフィールド酸化膜との
整合する領域にソース・ドレインを形成するために導電
型がN型の不純物を添加して不純物層を形成する工程
と、素子領域とフィールド酸化膜との境界に設けゲート
電極の近傍に非形成領域を設けるようにしかも素子領域
端のフィールド酸化膜を突き抜けて半導体基板に導電型
がN型の不純物を選択的に添加し不純物導入層を形成す
る工程と、層間絶縁膜を形成し、熱処理を行うことによ
りソース・ドレインである導電型がN型の高濃度拡散層
と導電型がN型の境界領域拡散層を形成する工程とを有
することを特徴とする。
【0058】本発明における半導体装置の製造方法は、
半導体基板にNウェルを形成する工程と、Nウェルの素
子領域の周囲にフィールド酸化膜を形成する工程と、ゲ
ート絶縁膜とゲート電極を形成する工程と、ゲート電極
とフィールド酸化膜との整合する領域にソース・ドレイ
ンを形成するため導電型がN型の不純物を添加して不純
物層を形成する工程と、素子領域とフィールド酸化膜と
の境界に設けゲート電極の近傍に非形成領域を設けるよ
うにしかも素子領域端のフィールド酸化膜を突き抜けて
半導体基板に導電型がP型の不純物を選択的に添加し不
純物導入層を形成する工程と、層間絶縁膜を形成し、熱
処理を行うことによりソース・ドレインである導電型が
N型の高濃度拡散層と導電型がP型の境界領域拡散層を
形成する工程とを有することを特徴とする。
半導体基板にNウェルを形成する工程と、Nウェルの素
子領域の周囲にフィールド酸化膜を形成する工程と、ゲ
ート絶縁膜とゲート電極を形成する工程と、ゲート電極
とフィールド酸化膜との整合する領域にソース・ドレイ
ンを形成するため導電型がN型の不純物を添加して不純
物層を形成する工程と、素子領域とフィールド酸化膜と
の境界に設けゲート電極の近傍に非形成領域を設けるよ
うにしかも素子領域端のフィールド酸化膜を突き抜けて
半導体基板に導電型がP型の不純物を選択的に添加し不
純物導入層を形成する工程と、層間絶縁膜を形成し、熱
処理を行うことによりソース・ドレインである導電型が
N型の高濃度拡散層と導電型がP型の境界領域拡散層を
形成する工程とを有することを特徴とする。
【0059】本発明における半導体装置の製造方法は、
導電型がN型の半導体基板の素子領域の周囲にフィール
ド酸化膜を形成する工程と、ゲート絶縁膜とゲート電極
を形成する工程と、ゲート電極とフィールド酸化膜との
整合する領域にソース・ドレインを形成するために導電
型がP型の不純物を添加して不純物層を形成する工程
と、素子領域とフィールド酸化膜との境界に設けゲート
電極の近傍に非形成領域を設けるようにしかも素子領域
端のフィールド酸化膜を突き抜けて半導体基板に導電型
がP型の不純物を選択的に添加し不純物導入層を形成す
る工程と、層間絶縁膜を形成し、熱処理を行うことによ
りソース・ドレインである導電型がP型の高濃度拡散層
と導電型がP型の境界領域拡散層を形成する工程とを有
することを特徴とする。
導電型がN型の半導体基板の素子領域の周囲にフィール
ド酸化膜を形成する工程と、ゲート絶縁膜とゲート電極
を形成する工程と、ゲート電極とフィールド酸化膜との
整合する領域にソース・ドレインを形成するために導電
型がP型の不純物を添加して不純物層を形成する工程
と、素子領域とフィールド酸化膜との境界に設けゲート
電極の近傍に非形成領域を設けるようにしかも素子領域
端のフィールド酸化膜を突き抜けて半導体基板に導電型
がP型の不純物を選択的に添加し不純物導入層を形成す
る工程と、層間絶縁膜を形成し、熱処理を行うことによ
りソース・ドレインである導電型がP型の高濃度拡散層
と導電型がP型の境界領域拡散層を形成する工程とを有
することを特徴とする。
【0060】本発明における半導体装置の製造方法は、
半導体基板の素子領域の周囲にフィールド酸化膜を形成
する工程と、ゲート絶縁膜とゲート電極を形成し、さら
にマスク酸化膜を形成する工程と、ゲート電極とフィー
ルド酸化膜との整合する領域にソース・ドレインを形成
するため不純物を添加し不純物層を形成する工程と、素
子領域とフィールド酸化膜のと境界に設けゲート電極近
傍に非形成領域を設けるようにしかも素子領域端のフィ
ールド酸化膜を突き抜けて半導体基板に不純物を選択的
に添加し不純物導入層を形成する工程と、層間絶縁膜を
形成し、熱処理を行うことによりソース・ドレインであ
る高濃度拡散層と境界領域拡散層を形成する工程とを有
することを特徴とする。
半導体基板の素子領域の周囲にフィールド酸化膜を形成
する工程と、ゲート絶縁膜とゲート電極を形成し、さら
にマスク酸化膜を形成する工程と、ゲート電極とフィー
ルド酸化膜との整合する領域にソース・ドレインを形成
するため不純物を添加し不純物層を形成する工程と、素
子領域とフィールド酸化膜のと境界に設けゲート電極近
傍に非形成領域を設けるようにしかも素子領域端のフィ
ールド酸化膜を突き抜けて半導体基板に不純物を選択的
に添加し不純物導入層を形成する工程と、層間絶縁膜を
形成し、熱処理を行うことによりソース・ドレインであ
る高濃度拡散層と境界領域拡散層を形成する工程とを有
することを特徴とする。
【0061】本発明における半導体装置の製造方法は、
半導体基板にPウェルを形成する工程と、Pウェル中の
素子領域の周囲にフィールド酸化膜を形成する工程と、
ゲート絶縁膜とゲート電極を形成し、さらにマスク酸化
膜を形成する工程と、ゲート電極とフィールド酸化膜と
の整合する領域にソース・ドレインを形成するため導電
型がN型の不純物を添加し不純物層を形成する工程と、
素子領域とフィールド酸化膜との境界に設けゲート電極
近傍に非形成領域を設けるようにしかも素子領域端のフ
ィールド酸化膜を突き抜けて半導体基板に導電型がN型
の不純物を選択的に添加し不純物導入層を形成する工程
と、層間絶縁膜を形成し、熱処理を行うことによりソー
ス・ドレインである導電型がN型の高濃度拡散層と導電
型がN型の境界領域拡散層を形成する工程とを有するこ
とを特徴とする。
半導体基板にPウェルを形成する工程と、Pウェル中の
素子領域の周囲にフィールド酸化膜を形成する工程と、
ゲート絶縁膜とゲート電極を形成し、さらにマスク酸化
膜を形成する工程と、ゲート電極とフィールド酸化膜と
の整合する領域にソース・ドレインを形成するため導電
型がN型の不純物を添加し不純物層を形成する工程と、
素子領域とフィールド酸化膜との境界に設けゲート電極
近傍に非形成領域を設けるようにしかも素子領域端のフ
ィールド酸化膜を突き抜けて半導体基板に導電型がN型
の不純物を選択的に添加し不純物導入層を形成する工程
と、層間絶縁膜を形成し、熱処理を行うことによりソー
ス・ドレインである導電型がN型の高濃度拡散層と導電
型がN型の境界領域拡散層を形成する工程とを有するこ
とを特徴とする。
【0062】本発明における半導体装置の製造方法は、
導電型がP型の半導体基板の素子領域の周囲にフィール
ド酸化膜を形成する工程と、ゲート絶縁膜とゲート電極
とを形成し、さらにマスク酸化膜を形成する工程と、ゲ
ート電極とフィールド酸化膜との整合する領域にソース
・ドレインを形成するために導電型がN型の不純物を添
加し不純物層を形成する工程と、素子領域とフィールド
酸化膜との境界に設けゲート電極近傍に非形成領域を設
けるようにしかも素子領域端のフィールド酸化膜を突き
抜けて半導体基板に導電型がN型の不純物を選択的に添
加し不純物導入層を形成する工程と、層間絶縁膜を形成
し、熱処理を行うことによりソース・ドレインである導
電型がN型の高濃度拡散層と導電型がN型の境界領域拡
散層を形成する工程とを有することを特徴とする。
導電型がP型の半導体基板の素子領域の周囲にフィール
ド酸化膜を形成する工程と、ゲート絶縁膜とゲート電極
とを形成し、さらにマスク酸化膜を形成する工程と、ゲ
ート電極とフィールド酸化膜との整合する領域にソース
・ドレインを形成するために導電型がN型の不純物を添
加し不純物層を形成する工程と、素子領域とフィールド
酸化膜との境界に設けゲート電極近傍に非形成領域を設
けるようにしかも素子領域端のフィールド酸化膜を突き
抜けて半導体基板に導電型がN型の不純物を選択的に添
加し不純物導入層を形成する工程と、層間絶縁膜を形成
し、熱処理を行うことによりソース・ドレインである導
電型がN型の高濃度拡散層と導電型がN型の境界領域拡
散層を形成する工程とを有することを特徴とする。
【0063】本発明における半導体装置の製造方法は、
半導体基板にNウェルを形成する工程と、Nウェル中の
素子領域の周囲にフィールド酸化膜を形成する工程と、
ゲート絶縁膜とゲート電極を形成し、さらにマスク酸化
膜を形成する工程と、ゲート電極とフィールド酸化膜と
の整合する領域にソース・ドレインを形成するため導電
型がP型の不純物を添加し不純物層を形成する工程と、
素子領域とフィールド酸化膜との境界に設けゲート電極
近傍に非形成領域を設けるようにしかも素子領域端のフ
ィールド酸化膜を突き抜けて半導体基板に導電型がP型
の不純物を選択的に添加し不純物導入層を形成する工程
と、層間絶縁膜を形成し、熱処理を行うことによりソー
ス・ドレインである導電型がP型の高濃度拡散層と導電
型がP型の境界領域拡散層を形成する工程とを有するこ
とを特徴とする。
半導体基板にNウェルを形成する工程と、Nウェル中の
素子領域の周囲にフィールド酸化膜を形成する工程と、
ゲート絶縁膜とゲート電極を形成し、さらにマスク酸化
膜を形成する工程と、ゲート電極とフィールド酸化膜と
の整合する領域にソース・ドレインを形成するため導電
型がP型の不純物を添加し不純物層を形成する工程と、
素子領域とフィールド酸化膜との境界に設けゲート電極
近傍に非形成領域を設けるようにしかも素子領域端のフ
ィールド酸化膜を突き抜けて半導体基板に導電型がP型
の不純物を選択的に添加し不純物導入層を形成する工程
と、層間絶縁膜を形成し、熱処理を行うことによりソー
ス・ドレインである導電型がP型の高濃度拡散層と導電
型がP型の境界領域拡散層を形成する工程とを有するこ
とを特徴とする。
【0064】本発明における半導体装置の製造方法は、
導電型がN型の半導体基板の素子領域の周囲にフィール
ド酸化膜を形成する工程と、ゲート絶縁膜とゲート電極
とを形成し、さらにマスク酸化膜を形成する工程と、ゲ
ート電極とフィールド酸化膜との整合する領域にソース
・ドレインを形成するために導電型がP型の不純物を添
加し不純物層を形成する工程と、素子領域とフィールド
酸化膜との境界に設けゲート電極近傍に非形成領域を設
けるようにしかも素子領域端のフィールド酸化膜を突き
抜けて半導体基板に導電型がP型の不純物を選択的に添
加し不純物導入層を形成する工程と、層間絶縁膜を形成
し、熱処理を行うことによりソース・ドレインである導
電型がP型の高濃度拡散層と導電型がP型の境界領域拡
散層を形成する工程とを有することを特徴とする。
導電型がN型の半導体基板の素子領域の周囲にフィール
ド酸化膜を形成する工程と、ゲート絶縁膜とゲート電極
とを形成し、さらにマスク酸化膜を形成する工程と、ゲ
ート電極とフィールド酸化膜との整合する領域にソース
・ドレインを形成するために導電型がP型の不純物を添
加し不純物層を形成する工程と、素子領域とフィールド
酸化膜との境界に設けゲート電極近傍に非形成領域を設
けるようにしかも素子領域端のフィールド酸化膜を突き
抜けて半導体基板に導電型がP型の不純物を選択的に添
加し不純物導入層を形成する工程と、層間絶縁膜を形成
し、熱処理を行うことによりソース・ドレインである導
電型がP型の高濃度拡散層と導電型がP型の境界領域拡
散層を形成する工程とを有することを特徴とする。
【0065】本発明における半導体装置の製造方法は、
半導体基板の素子領域の周囲にフィールド酸化膜を形成
する工程と、ゲート絶縁膜とゲート電極を形成する工程
と、ゲート電極とフィールド酸化膜との整合する領域に
ソース・ドレインを形成するため不純物を添加し不純物
層を形成する工程と、素子領域とフィールド酸化膜との
境界に設けゲート電極近傍に非形成領域を設けるように
しかも素子領域端のフィールド酸化膜を突き抜けて半導
体基板に不純物を選択的に添加し不純物導入層を形成す
る工程と、層間絶縁膜を形成し、ランプアニール装置を
用い短時間の熱処理を行うことによりソース・ドレイン
である高濃度拡散層と境界領域拡散層を形成する工程と
を有することを特徴とする。
半導体基板の素子領域の周囲にフィールド酸化膜を形成
する工程と、ゲート絶縁膜とゲート電極を形成する工程
と、ゲート電極とフィールド酸化膜との整合する領域に
ソース・ドレインを形成するため不純物を添加し不純物
層を形成する工程と、素子領域とフィールド酸化膜との
境界に設けゲート電極近傍に非形成領域を設けるように
しかも素子領域端のフィールド酸化膜を突き抜けて半導
体基板に不純物を選択的に添加し不純物導入層を形成す
る工程と、層間絶縁膜を形成し、ランプアニール装置を
用い短時間の熱処理を行うことによりソース・ドレイン
である高濃度拡散層と境界領域拡散層を形成する工程と
を有することを特徴とする。
【0066】本発明における半導体装置の製造方法は、
半導体基板にPウェルを形成する工程と、Pウェル中の
素子領域の周囲にフィールド酸化膜を形成する工程と、
ゲート絶縁膜とゲート電極を形成する工程と、ゲート電
極とフィールド酸化膜との整合する領域にソース・ドレ
インを形成するため導電型がN型の不純物を添加し不純
物層を形成する工程と、素子領域とフィールド酸化膜と
の境界に設けゲート電極近傍に非形成領域を設けるよう
にしかも素子領域端のフィールド酸化膜を突き抜けて半
導体基板に導電型がN型の不純物を選択的に添加し不純
物導入層を形成する工程と、層間絶縁膜を形成し、ラン
プアニール装置を用い短時間の熱処理を行うことにより
ソース・ドレインである導電型がN型の高濃度拡散層と
導電型がN型の境界領域拡散層を形成する工程とを有す
ることを特徴とする。
半導体基板にPウェルを形成する工程と、Pウェル中の
素子領域の周囲にフィールド酸化膜を形成する工程と、
ゲート絶縁膜とゲート電極を形成する工程と、ゲート電
極とフィールド酸化膜との整合する領域にソース・ドレ
インを形成するため導電型がN型の不純物を添加し不純
物層を形成する工程と、素子領域とフィールド酸化膜と
の境界に設けゲート電極近傍に非形成領域を設けるよう
にしかも素子領域端のフィールド酸化膜を突き抜けて半
導体基板に導電型がN型の不純物を選択的に添加し不純
物導入層を形成する工程と、層間絶縁膜を形成し、ラン
プアニール装置を用い短時間の熱処理を行うことにより
ソース・ドレインである導電型がN型の高濃度拡散層と
導電型がN型の境界領域拡散層を形成する工程とを有す
ることを特徴とする。
【0067】本発明における半導体装置の製造方法は、
導電型がP型の半導体基板の素子領域の周囲にフィール
ド酸化膜を形成する工程と、ゲート絶縁膜とゲート電極
を形成する工程と、ゲート電極とフィールド酸化膜との
整合する領域にソース・ドレインを形成するため導電型
がN型の不純物を添加し不純物層を形成する工程と、素
子領域とフィールド酸化膜との境界に設けゲート電極の
近傍に非形成領域を設けるようにしかも素子領域端のフ
ィールド酸化膜を突き抜けて半導体基板に導電型がN型
の不純物を選択的に添加し不純物導入層を形成する工程
と、層間絶縁膜を形成し、ランプアニール装置を用い短
時間の熱処理を行うことによりソース・ドレインである
導電型がN型の高濃度拡散層と導電型がN型の境界領域
拡散層を形成する工程とを有することを特徴とする。
導電型がP型の半導体基板の素子領域の周囲にフィール
ド酸化膜を形成する工程と、ゲート絶縁膜とゲート電極
を形成する工程と、ゲート電極とフィールド酸化膜との
整合する領域にソース・ドレインを形成するため導電型
がN型の不純物を添加し不純物層を形成する工程と、素
子領域とフィールド酸化膜との境界に設けゲート電極の
近傍に非形成領域を設けるようにしかも素子領域端のフ
ィールド酸化膜を突き抜けて半導体基板に導電型がN型
の不純物を選択的に添加し不純物導入層を形成する工程
と、層間絶縁膜を形成し、ランプアニール装置を用い短
時間の熱処理を行うことによりソース・ドレインである
導電型がN型の高濃度拡散層と導電型がN型の境界領域
拡散層を形成する工程とを有することを特徴とする。
【0068】本発明における半導体装置の製造方法は、
半導体基板にNウェルを形成する工程と、Nウェル中の
素子領域の周囲にフィールド酸化膜を形成する工程と、
ゲート絶縁膜とゲート電極を形成する工程と、ゲート電
極とフィールド酸化膜との整合する領域にソース・ドレ
インを形成するため導電型がP型の不純物を添加し不純
物層を形成する工程と、素子領域とフィールド酸化膜と
の境界に設けゲート電極近傍に非形成領域を設けるよう
にしかも素子領域端のフィールド酸化膜を突き抜けて半
導体基板に導電型がP型の不純物を選択的に添加し不純
物導入層を形成する工程と、層間絶縁膜を形成し、ラン
プアニール装置を用い短時間の熱処理を行うことにより
ソース・ドレインである導電型がP型の高濃度拡散層と
導電型がP型の境界領域拡散層を形成する工程とを有す
ることを特徴とする。
半導体基板にNウェルを形成する工程と、Nウェル中の
素子領域の周囲にフィールド酸化膜を形成する工程と、
ゲート絶縁膜とゲート電極を形成する工程と、ゲート電
極とフィールド酸化膜との整合する領域にソース・ドレ
インを形成するため導電型がP型の不純物を添加し不純
物層を形成する工程と、素子領域とフィールド酸化膜と
の境界に設けゲート電極近傍に非形成領域を設けるよう
にしかも素子領域端のフィールド酸化膜を突き抜けて半
導体基板に導電型がP型の不純物を選択的に添加し不純
物導入層を形成する工程と、層間絶縁膜を形成し、ラン
プアニール装置を用い短時間の熱処理を行うことにより
ソース・ドレインである導電型がP型の高濃度拡散層と
導電型がP型の境界領域拡散層を形成する工程とを有す
ることを特徴とする。
【0069】本発明における半導体装置の製造方法は、
導電型がN型の半導体基板の素子領域の周囲にフィール
ド酸化膜を形成する工程と、ゲート絶縁膜とゲート電極
を形成する工程と、ゲート電極とフィールド酸化膜との
整合する領域にソース・ドレインを形成するため導電型
がP型の不純物を添加し不純物層を形成する工程と、素
子領域とフィールド酸化膜との境界に設けゲート電極の
近傍に非形成領域を設けるようにしかも素子領域端のフ
ィールド酸化膜を突き抜けて半導体基板に導電型がP型
の不純物を選択的に添加し不純物導入層を形成する工程
と、層間絶縁膜を形成し、ランプアニール装置を用い短
時間の熱処理を行うことによりソース・ドレインである
導電型がP型の高濃度拡散層と導電型がP型の境界領域
拡散層を形成する工程とを有することを特徴とする。
導電型がN型の半導体基板の素子領域の周囲にフィール
ド酸化膜を形成する工程と、ゲート絶縁膜とゲート電極
を形成する工程と、ゲート電極とフィールド酸化膜との
整合する領域にソース・ドレインを形成するため導電型
がP型の不純物を添加し不純物層を形成する工程と、素
子領域とフィールド酸化膜との境界に設けゲート電極の
近傍に非形成領域を設けるようにしかも素子領域端のフ
ィールド酸化膜を突き抜けて半導体基板に導電型がP型
の不純物を選択的に添加し不純物導入層を形成する工程
と、層間絶縁膜を形成し、ランプアニール装置を用い短
時間の熱処理を行うことによりソース・ドレインである
導電型がP型の高濃度拡散層と導電型がP型の境界領域
拡散層を形成する工程とを有することを特徴とする。
【0070】本発明における半導体装置の製造方法は、
半導体基板の素子領域の周囲にフィールド酸化膜を形成
する工程と、ゲート絶縁膜とゲート電極を形成し、さら
にマスク酸化膜を形成する工程と、ゲート電極とフィー
ルド酸化膜との整合する領域にソース・ドレインを形成
するため不純物を添加し不純物層を形成する工程と、素
子領域とフィールド酸化膜との境界に設けゲート電極の
近傍に非形成領域を設けるようにしかも素子領域端のフ
ィールド酸化膜を突き抜けて半導体基板に不純物を選択
的に添加し不純物導入層を形成する工程と、層間絶縁膜
を形成し、ランプアニール装置を用い短時間の熱処理を
行うことによりソース・ドレインである高濃度拡散層と
境界領域拡散層を形成する工程とを有することを特徴と
する。
半導体基板の素子領域の周囲にフィールド酸化膜を形成
する工程と、ゲート絶縁膜とゲート電極を形成し、さら
にマスク酸化膜を形成する工程と、ゲート電極とフィー
ルド酸化膜との整合する領域にソース・ドレインを形成
するため不純物を添加し不純物層を形成する工程と、素
子領域とフィールド酸化膜との境界に設けゲート電極の
近傍に非形成領域を設けるようにしかも素子領域端のフ
ィールド酸化膜を突き抜けて半導体基板に不純物を選択
的に添加し不純物導入層を形成する工程と、層間絶縁膜
を形成し、ランプアニール装置を用い短時間の熱処理を
行うことによりソース・ドレインである高濃度拡散層と
境界領域拡散層を形成する工程とを有することを特徴と
する。
【0071】本発明における半導体装置の製造方法は、
半導体基板にPウェルを形成する工程と、Pウェル中の
素子領域の周囲にフィールド酸化膜を形成する工程と、
ゲート絶縁膜とゲート電極を形成し、さらにマスク酸化
膜を形成する工程と、ゲート電極とフィールド酸化膜と
の整合する領域にソース・ドレインを形成するため導電
型がN型の不純物を添加し不純物層を形成する工程と、
素子領域とフィールド酸化膜との境界に設けゲート電極
近傍に非形成領域を設けるようにしかも素子領域端のフ
ィールド酸化膜を突き抜けて半導体基板に導電型がN型
の不純物を選択的に添加し不純物導入層を形成する工程
と、層間絶縁膜を形成し、ランプアニール装置を用い短
時間の熱処理を行うことによりソース・ドレインである
導電型がN型の高濃度拡散層と導電型がN型の境界領域
拡散層を形成する工程とを有することを特徴とする。
半導体基板にPウェルを形成する工程と、Pウェル中の
素子領域の周囲にフィールド酸化膜を形成する工程と、
ゲート絶縁膜とゲート電極を形成し、さらにマスク酸化
膜を形成する工程と、ゲート電極とフィールド酸化膜と
の整合する領域にソース・ドレインを形成するため導電
型がN型の不純物を添加し不純物層を形成する工程と、
素子領域とフィールド酸化膜との境界に設けゲート電極
近傍に非形成領域を設けるようにしかも素子領域端のフ
ィールド酸化膜を突き抜けて半導体基板に導電型がN型
の不純物を選択的に添加し不純物導入層を形成する工程
と、層間絶縁膜を形成し、ランプアニール装置を用い短
時間の熱処理を行うことによりソース・ドレインである
導電型がN型の高濃度拡散層と導電型がN型の境界領域
拡散層を形成する工程とを有することを特徴とする。
【0072】本発明における半導体装置の製造方法は、
導電型がP型の半導体基板の素子領域の周囲にフィール
ド酸化膜を形成する工程と、ゲート絶縁膜とゲート電極
を形成し、さらにマスク酸化膜を形成する工程と、ゲー
ト電極とフィールド酸化膜との整合する領域にソース・
ドレインを形成するため導電型がN型の不純物を添加し
不純物層を形成する工程と、素子領域とフィールド酸化
膜との境界に設けゲート電極近傍に非形成領域を設ける
ようにしかも素子領域端のフィールド酸化膜を突き抜け
て半導体基板に導電型がN型の不純物を選択的に添加し
不純物導入層を形成する工程と、層間絶縁膜を形成し、
ランプアニール装置を用い短時間の熱処理を行うことに
よりソース・ドレインである導電型がN型の高濃度拡散
層と導電型がN型の境界領域拡散層を形成する工程とを
有することを特徴とする。
導電型がP型の半導体基板の素子領域の周囲にフィール
ド酸化膜を形成する工程と、ゲート絶縁膜とゲート電極
を形成し、さらにマスク酸化膜を形成する工程と、ゲー
ト電極とフィールド酸化膜との整合する領域にソース・
ドレインを形成するため導電型がN型の不純物を添加し
不純物層を形成する工程と、素子領域とフィールド酸化
膜との境界に設けゲート電極近傍に非形成領域を設ける
ようにしかも素子領域端のフィールド酸化膜を突き抜け
て半導体基板に導電型がN型の不純物を選択的に添加し
不純物導入層を形成する工程と、層間絶縁膜を形成し、
ランプアニール装置を用い短時間の熱処理を行うことに
よりソース・ドレインである導電型がN型の高濃度拡散
層と導電型がN型の境界領域拡散層を形成する工程とを
有することを特徴とする。
【0073】本発明における半導体装置の製造方法は、
半導体基板にNウェルを形成する工程と、Nウェル中の
素子領域の周囲にフィールド酸化膜を形成する工程と、
ゲート絶縁膜とゲート電極を形成し、さらにマスク酸化
膜を形成する工程と、ゲート電極とフィールド酸化膜と
の整合する領域にソース・ドレインを形成するため導電
型がP型の不純物を添加し不純物層を形成する工程と、
素子領域とフィールド酸化膜との境界に設けゲート電極
近傍に非形成領域を設けるようにしかも素子領域端のフ
ィールド酸化膜を突き抜けて半導体基板に導電型がP型
の不純物を選択的に添加し不純物導入層を形成する工程
と、層間絶縁膜を形成し、ランプアニール装置を用い短
時間の熱処理を行うことによりソース・ドレインである
導電型がP型の高濃度拡散層と導電型がP型の境界領域
拡散層を形成する工程とを有することを特徴とする。
半導体基板にNウェルを形成する工程と、Nウェル中の
素子領域の周囲にフィールド酸化膜を形成する工程と、
ゲート絶縁膜とゲート電極を形成し、さらにマスク酸化
膜を形成する工程と、ゲート電極とフィールド酸化膜と
の整合する領域にソース・ドレインを形成するため導電
型がP型の不純物を添加し不純物層を形成する工程と、
素子領域とフィールド酸化膜との境界に設けゲート電極
近傍に非形成領域を設けるようにしかも素子領域端のフ
ィールド酸化膜を突き抜けて半導体基板に導電型がP型
の不純物を選択的に添加し不純物導入層を形成する工程
と、層間絶縁膜を形成し、ランプアニール装置を用い短
時間の熱処理を行うことによりソース・ドレインである
導電型がP型の高濃度拡散層と導電型がP型の境界領域
拡散層を形成する工程とを有することを特徴とする。
【0074】本発明における半導体装置の製造方法は、
導電型がN型の半導体基板の素子領域の周囲にフィール
ド酸化膜を形成する工程と、ゲート絶縁膜とゲート電極
を形成し、さらにマスク酸化膜を形成する工程と、ゲー
ト電極とフィールド酸化膜との整合する領域にソース・
ドレインを形成するため導電型がP型の不純物を添加し
不純物層を形成する工程と、素子領域とフィールド酸化
膜との境界に設けゲート電極近傍に非形成領域を設ける
ようにしかも素子領域端のフィールド酸化膜を突き抜け
て半導体基板に導電型がP型の不純物を選択的に添加し
不純物導入層を形成する工程と、層間絶縁膜を形成し、
ランプアニール装置を用い短時間の熱処理を行うことに
よりソース・ドレインである導電型がP型の高濃度拡散
層と導電型がP型の境界領域拡散層を形成する工程とを
有することを特徴とする。
導電型がN型の半導体基板の素子領域の周囲にフィール
ド酸化膜を形成する工程と、ゲート絶縁膜とゲート電極
を形成し、さらにマスク酸化膜を形成する工程と、ゲー
ト電極とフィールド酸化膜との整合する領域にソース・
ドレインを形成するため導電型がP型の不純物を添加し
不純物層を形成する工程と、素子領域とフィールド酸化
膜との境界に設けゲート電極近傍に非形成領域を設ける
ようにしかも素子領域端のフィールド酸化膜を突き抜け
て半導体基板に導電型がP型の不純物を選択的に添加し
不純物導入層を形成する工程と、層間絶縁膜を形成し、
ランプアニール装置を用い短時間の熱処理を行うことに
よりソース・ドレインである導電型がP型の高濃度拡散
層と導電型がP型の境界領域拡散層を形成する工程とを
有することを特徴とする。
【0075】本発明における半導体装置の製造方法は、
半導体基板にパッド酸化膜を形成する工程と、素子領域
にシリコン窒化膜を形成する工程と、シリコン窒化膜を
耐酸化膜として素子領域の周囲にフィールド酸化膜を形
成する工程と、シリコン窒化膜除去後、素子領域とフィ
ールド酸化膜との境界に設け、のちに形成するゲート電
極近傍に非形成領域を設けるように不純物を選択的に添
加し不純物導入層を形成する工程と、ゲート絶縁膜を形
成し、このゲート絶縁膜の形成と同時に境界領域拡散層
を形成する工程と、ゲート電極を形成する工程と、ゲー
ト電極とフィールド酸化膜との整合する領域にソース・
ドレインを形成するため不純物を添加し不純物層を形成
する工程と、層間絶縁膜を形成し、熱処理を行うことに
よりソース・ドレインである高濃度拡散層を形成する工
程とを有することを特徴とする。
半導体基板にパッド酸化膜を形成する工程と、素子領域
にシリコン窒化膜を形成する工程と、シリコン窒化膜を
耐酸化膜として素子領域の周囲にフィールド酸化膜を形
成する工程と、シリコン窒化膜除去後、素子領域とフィ
ールド酸化膜との境界に設け、のちに形成するゲート電
極近傍に非形成領域を設けるように不純物を選択的に添
加し不純物導入層を形成する工程と、ゲート絶縁膜を形
成し、このゲート絶縁膜の形成と同時に境界領域拡散層
を形成する工程と、ゲート電極を形成する工程と、ゲー
ト電極とフィールド酸化膜との整合する領域にソース・
ドレインを形成するため不純物を添加し不純物層を形成
する工程と、層間絶縁膜を形成し、熱処理を行うことに
よりソース・ドレインである高濃度拡散層を形成する工
程とを有することを特徴とする。
【0076】本発明における半導体装置の製造方法は、
半導体基板にPウェルを形成しパッド酸化膜を形成する
工程と、素子領域にシリコン窒化膜を形成する工程と、
シリコン窒化膜を耐酸化膜として素子領域の周囲にフィ
ールド酸化膜を形成する工程と、シリコン窒化膜除去
後、Pウェルの素子領域とフィールド酸化膜との境界に
設け、のちに形成するゲート電極近傍に非形成領域を設
けるように導電型がN型の不純物を選択的に添加し不純
物導入層を形成する工程と、ゲート絶縁膜を形成し、こ
のゲート絶縁膜の形成と同時に導電型がN型の境界領域
拡散層を形成する工程と、ゲート電極を形成する工程
と、ゲート電極とフィールド酸化膜との整合する領域に
ソース・ドレインを形成するため導電型がN型の不純物
を添加して不純物層を形成する工程と、層間絶縁膜を形
成し、熱処理を行うことによってソース・ドレインであ
る導電型がN型の高濃度拡散層を形成する工程とを有す
ることを特徴とする。
半導体基板にPウェルを形成しパッド酸化膜を形成する
工程と、素子領域にシリコン窒化膜を形成する工程と、
シリコン窒化膜を耐酸化膜として素子領域の周囲にフィ
ールド酸化膜を形成する工程と、シリコン窒化膜除去
後、Pウェルの素子領域とフィールド酸化膜との境界に
設け、のちに形成するゲート電極近傍に非形成領域を設
けるように導電型がN型の不純物を選択的に添加し不純
物導入層を形成する工程と、ゲート絶縁膜を形成し、こ
のゲート絶縁膜の形成と同時に導電型がN型の境界領域
拡散層を形成する工程と、ゲート電極を形成する工程
と、ゲート電極とフィールド酸化膜との整合する領域に
ソース・ドレインを形成するため導電型がN型の不純物
を添加して不純物層を形成する工程と、層間絶縁膜を形
成し、熱処理を行うことによってソース・ドレインであ
る導電型がN型の高濃度拡散層を形成する工程とを有す
ることを特徴とする。
【0077】本発明における半導体装置の製造方法は、
導電型がP型の半導体基板にパッド酸化膜を形成し、素
子領域にシリコン窒化膜を形成する工程と、シリコン窒
化膜を耐酸化膜として素子領域の周囲にフィールド酸化
膜を形成する工程と、シリコン窒化膜除去後、素子領域
とフィールド酸化膜との境界に設け、のちに形成するゲ
ート電極近傍に非形成領域を設けるように導電型がN型
の不純物を選択的に添加し不純物導入層を形成する工程
と、ゲート絶縁膜を形成し、このゲート絶縁膜の形成と
同時に導電型がN型の境界領域拡散層を形成する工程
と、ゲート電極を形成する工程と、ゲート電極とフィー
ルド酸化膜との整合する領域にソース・ドレインを形成
するため導電型がN型の不純物を添加して不純物層を形
成する工程と、層間絶縁膜を形成し、熱処理を行うこと
によりソース・ドレインである導電型がN型の高濃度拡
散層を形成する工程とを有することを特徴とする。
導電型がP型の半導体基板にパッド酸化膜を形成し、素
子領域にシリコン窒化膜を形成する工程と、シリコン窒
化膜を耐酸化膜として素子領域の周囲にフィールド酸化
膜を形成する工程と、シリコン窒化膜除去後、素子領域
とフィールド酸化膜との境界に設け、のちに形成するゲ
ート電極近傍に非形成領域を設けるように導電型がN型
の不純物を選択的に添加し不純物導入層を形成する工程
と、ゲート絶縁膜を形成し、このゲート絶縁膜の形成と
同時に導電型がN型の境界領域拡散層を形成する工程
と、ゲート電極を形成する工程と、ゲート電極とフィー
ルド酸化膜との整合する領域にソース・ドレインを形成
するため導電型がN型の不純物を添加して不純物層を形
成する工程と、層間絶縁膜を形成し、熱処理を行うこと
によりソース・ドレインである導電型がN型の高濃度拡
散層を形成する工程とを有することを特徴とする。
【0078】本発明における半導体装置の製造方法は、
半導体基板にNウェルを形成しパッド酸化膜を形成する
工程と、素子領域にシリコン窒化膜を形成する工程と、
シリコン窒化膜を耐酸化膜として素子領域の周囲にフィ
ールド酸化膜を形成する工程と、シリコン窒化膜除去
後、Nウェルの素子領域とフィールド酸化膜との境界に
設け、のちに形成するゲート電極近傍に非形成領域を設
けるように導電型がP型の不純物を選択的に添加し不純
物導入層を形成する工程と、ゲート絶縁膜を形成し、こ
のゲート絶縁膜の形成と同時に導電型がP型の境界領域
拡散層を形成する工程と、ゲート電極を形成する工程
と、ゲート電極とフィールド酸化膜との整合する領域に
ソース・ドレインを形成するため導電型がP型の不純物
を添加して不純物層を形成する工程と、層間絶縁膜を形
成し、熱処理を行うことによってソース・ドレインであ
る導電型がP型の高濃度拡散層を形成する工程とを有す
ることを特徴とする。
半導体基板にNウェルを形成しパッド酸化膜を形成する
工程と、素子領域にシリコン窒化膜を形成する工程と、
シリコン窒化膜を耐酸化膜として素子領域の周囲にフィ
ールド酸化膜を形成する工程と、シリコン窒化膜除去
後、Nウェルの素子領域とフィールド酸化膜との境界に
設け、のちに形成するゲート電極近傍に非形成領域を設
けるように導電型がP型の不純物を選択的に添加し不純
物導入層を形成する工程と、ゲート絶縁膜を形成し、こ
のゲート絶縁膜の形成と同時に導電型がP型の境界領域
拡散層を形成する工程と、ゲート電極を形成する工程
と、ゲート電極とフィールド酸化膜との整合する領域に
ソース・ドレインを形成するため導電型がP型の不純物
を添加して不純物層を形成する工程と、層間絶縁膜を形
成し、熱処理を行うことによってソース・ドレインであ
る導電型がP型の高濃度拡散層を形成する工程とを有す
ることを特徴とする。
【0079】本発明における半導体装置の製造方法は、
導電型がN型の半導体基板にパッド酸化膜を形成し、素
子領域にシリコン窒化膜を形成する工程と、シリコン窒
化膜を耐酸化膜として素子領域の周囲にフィールド酸化
膜を形成する工程と、シリコン窒化膜除去後、素子領域
とフィールド酸化膜との境界に設け、のちに形成するゲ
ート電極近傍に非形成領域を設けるように導電型がP型
の不純物を選択的に添加し不純物導入層を形成する工程
と、ゲート絶縁膜を形成し、このゲート絶縁膜の形成と
同時に導電型がP型の境界領域拡散層を形成する工程
と、ゲート電極を形成する工程と、ゲート電極とフィー
ルド酸化膜との整合する領域にソース・ドレインを形成
するため導電型がP型の不純物を添加して不純物層を形
成する工程と、層間絶縁膜を形成し、熱処理を行うこと
によりソース・ドレインである導電型がP型の高濃度拡
散層を形成する工程とを有することを特徴とする。
導電型がN型の半導体基板にパッド酸化膜を形成し、素
子領域にシリコン窒化膜を形成する工程と、シリコン窒
化膜を耐酸化膜として素子領域の周囲にフィールド酸化
膜を形成する工程と、シリコン窒化膜除去後、素子領域
とフィールド酸化膜との境界に設け、のちに形成するゲ
ート電極近傍に非形成領域を設けるように導電型がP型
の不純物を選択的に添加し不純物導入層を形成する工程
と、ゲート絶縁膜を形成し、このゲート絶縁膜の形成と
同時に導電型がP型の境界領域拡散層を形成する工程
と、ゲート電極を形成する工程と、ゲート電極とフィー
ルド酸化膜との整合する領域にソース・ドレインを形成
するため導電型がP型の不純物を添加して不純物層を形
成する工程と、層間絶縁膜を形成し、熱処理を行うこと
によりソース・ドレインである導電型がP型の高濃度拡
散層を形成する工程とを有することを特徴とする。
【0080】本発明の半導体装置の製造方法は、半導体
基板にパッド酸化膜を形成し、素子領域にシリコン窒化
膜を形成する工程と、シリコン窒化膜を耐酸化膜として
素子領域の周囲にフィールド酸化膜を形成する工程と、
シリコン窒化膜とパッド酸化膜を除去後、ホワイトリボ
ン酸化膜を形成する工程と、素子領域とフィールド酸化
膜との境界に設け、後に形成するゲート電極近傍に非形
成領域を設けるように不純物を選択的に添加して不純物
導入層を形成する工程と、ホワイトリボン酸化膜除去
後、ゲート絶縁膜を形成し、このゲート絶縁膜の形成と
同時に境界領域拡散層を形成する工程と、ゲート電極を
形成する工程と、ゲート電極とフィールド酸化膜との整
合する領域にソース・ドレインを形成するため不純物を
添加して不純物層を形成する工程と、層間絶縁膜を形成
し、熱処理を行うことによってソース・ドレインである
高濃度拡散層を形成する工程とを有することを特徴とす
る。
基板にパッド酸化膜を形成し、素子領域にシリコン窒化
膜を形成する工程と、シリコン窒化膜を耐酸化膜として
素子領域の周囲にフィールド酸化膜を形成する工程と、
シリコン窒化膜とパッド酸化膜を除去後、ホワイトリボ
ン酸化膜を形成する工程と、素子領域とフィールド酸化
膜との境界に設け、後に形成するゲート電極近傍に非形
成領域を設けるように不純物を選択的に添加して不純物
導入層を形成する工程と、ホワイトリボン酸化膜除去
後、ゲート絶縁膜を形成し、このゲート絶縁膜の形成と
同時に境界領域拡散層を形成する工程と、ゲート電極を
形成する工程と、ゲート電極とフィールド酸化膜との整
合する領域にソース・ドレインを形成するため不純物を
添加して不純物層を形成する工程と、層間絶縁膜を形成
し、熱処理を行うことによってソース・ドレインである
高濃度拡散層を形成する工程とを有することを特徴とす
る。
【0081】本発明における導体装置の製造方法は、半
導体基板にPウェルを形成し、パッド酸化膜を形成する
工程と、素子領域にシリコン窒化膜を形成する工程と、
シリコン窒化膜を耐酸化膜として素子領域の周囲にフィ
ールド酸化膜を形成する工程と、シリコン窒化膜とパッ
ド酸化膜除去後、ホワイトリボン酸化膜を形成する工程
と、Pウェルの素子領域とフィールド酸化膜との境界に
設け、後に形成するゲート電極近傍に非形成領域を設け
るように導電型がN型の不純物を選択的に添加し不純物
導入層を形成する工程と、ホワイトリボン酸化膜除去
後、ゲート絶縁膜を形成し、このゲート絶縁膜の形成と
同時に導電型がN型の境界領域拡散層を形成する工程
と、ゲート電極を形成する工程と、ゲート電極とフィー
ルド酸化膜との整合する領域にソース・ドレインを形成
するため導電型がN型の不純物を添加し不純物層を形成
する工程と、層間絶縁膜を形成し、熱処理を行うことに
よりソース・ドレインである導電型がN型の高濃度拡散
層を形成する工程とを有することを特徴とする。
導体基板にPウェルを形成し、パッド酸化膜を形成する
工程と、素子領域にシリコン窒化膜を形成する工程と、
シリコン窒化膜を耐酸化膜として素子領域の周囲にフィ
ールド酸化膜を形成する工程と、シリコン窒化膜とパッ
ド酸化膜除去後、ホワイトリボン酸化膜を形成する工程
と、Pウェルの素子領域とフィールド酸化膜との境界に
設け、後に形成するゲート電極近傍に非形成領域を設け
るように導電型がN型の不純物を選択的に添加し不純物
導入層を形成する工程と、ホワイトリボン酸化膜除去
後、ゲート絶縁膜を形成し、このゲート絶縁膜の形成と
同時に導電型がN型の境界領域拡散層を形成する工程
と、ゲート電極を形成する工程と、ゲート電極とフィー
ルド酸化膜との整合する領域にソース・ドレインを形成
するため導電型がN型の不純物を添加し不純物層を形成
する工程と、層間絶縁膜を形成し、熱処理を行うことに
よりソース・ドレインである導電型がN型の高濃度拡散
層を形成する工程とを有することを特徴とする。
【0082】本発明における導体装置の製造方法は、導
電型がP型の半導体基板にパッド酸化膜を形成し、素子
領域にシリコン窒化膜を形成する工程と、シリコン窒化
膜を耐酸化膜として素子領域の周囲にフィールド酸化膜
を形成する工程と、シリコン窒化膜とパッド酸化膜除去
後、ホワイトリボン酸化膜を形成する工程と、素子領域
とフィールド酸化膜との境界に設け、後に形成するゲー
ト電極近傍に非形成領域を設けるように導電型がN型の
不純物を選択的に添加して不純物導入層を形成する工程
と、ホワイトリボン酸化膜除去後、ゲート絶縁膜を形成
し、このゲート絶縁膜の形成と同時に導電型がN型の境
界領域拡散層を形成する工程と、ゲート電極を形成する
工程と、ゲート電極とフィールド酸化膜との整合する領
域にソース・ドレインを形成するため導電型がN型の不
純物を添加し不純物層を形成する工程と、層間絶縁膜を
形成し、熱処理を行うことによりソース・ドレインであ
る導電型がN型の高濃度拡散層を形成する工程とを有す
ることを特徴とする。
電型がP型の半導体基板にパッド酸化膜を形成し、素子
領域にシリコン窒化膜を形成する工程と、シリコン窒化
膜を耐酸化膜として素子領域の周囲にフィールド酸化膜
を形成する工程と、シリコン窒化膜とパッド酸化膜除去
後、ホワイトリボン酸化膜を形成する工程と、素子領域
とフィールド酸化膜との境界に設け、後に形成するゲー
ト電極近傍に非形成領域を設けるように導電型がN型の
不純物を選択的に添加して不純物導入層を形成する工程
と、ホワイトリボン酸化膜除去後、ゲート絶縁膜を形成
し、このゲート絶縁膜の形成と同時に導電型がN型の境
界領域拡散層を形成する工程と、ゲート電極を形成する
工程と、ゲート電極とフィールド酸化膜との整合する領
域にソース・ドレインを形成するため導電型がN型の不
純物を添加し不純物層を形成する工程と、層間絶縁膜を
形成し、熱処理を行うことによりソース・ドレインであ
る導電型がN型の高濃度拡散層を形成する工程とを有す
ることを特徴とする。
【0083】本発明における導体装置の製造方法は、半
導体基板にNウェルを形成し、パッド酸化膜を形成する
工程と、素子領域にシリコン窒化膜を形成する工程と、
シリコン窒化膜を耐酸化膜として素子領域の周囲にフィ
ールド酸化膜を形成する工程と、シリコン窒化膜とパッ
ド酸化膜除去後、ホワイトリボン酸化膜を形成する工程
と、Nウェルの素子領域とフィールド酸化膜との境界に
設け、後に形成するゲート電極近傍に非形成領域を設け
るように導電型がP型の不純物を選択的に添加し不純物
導入層を形成する工程と、ホワイトリボン酸化膜除去
後、ゲート絶縁膜を形成し、このゲート絶縁膜の形成と
同時に導電型がP型の境界領域拡散層を形成する工程
と、ゲート電極を形成する工程と、ゲート電極とフィー
ルド酸化膜との整合する領域にソース・ドレインを形成
するため導電型がP型の不純物を添加し不純物層を形成
する工程と、層間絶縁膜を形成し、熱処理を行うことに
よりソース・ドレインである導電型がP型の高濃度拡散
層を形成する工程とを有することを特徴とする。
導体基板にNウェルを形成し、パッド酸化膜を形成する
工程と、素子領域にシリコン窒化膜を形成する工程と、
シリコン窒化膜を耐酸化膜として素子領域の周囲にフィ
ールド酸化膜を形成する工程と、シリコン窒化膜とパッ
ド酸化膜除去後、ホワイトリボン酸化膜を形成する工程
と、Nウェルの素子領域とフィールド酸化膜との境界に
設け、後に形成するゲート電極近傍に非形成領域を設け
るように導電型がP型の不純物を選択的に添加し不純物
導入層を形成する工程と、ホワイトリボン酸化膜除去
後、ゲート絶縁膜を形成し、このゲート絶縁膜の形成と
同時に導電型がP型の境界領域拡散層を形成する工程
と、ゲート電極を形成する工程と、ゲート電極とフィー
ルド酸化膜との整合する領域にソース・ドレインを形成
するため導電型がP型の不純物を添加し不純物層を形成
する工程と、層間絶縁膜を形成し、熱処理を行うことに
よりソース・ドレインである導電型がP型の高濃度拡散
層を形成する工程とを有することを特徴とする。
【0084】本発明における導体装置の製造方法は、導
電型がN型の半導体基板にパッド酸化膜を形成し、素子
領域にシリコン窒化膜を形成する工程と、シリコン窒化
膜を耐酸化膜として素子領域の周囲にフィールド酸化膜
を形成する工程と、シリコン窒化膜とパッド酸化膜除去
後、ホワイトリボン酸化膜を形成する工程と、素子領域
とフィールド酸化膜との境界に設け、後に形成するゲー
ト電極近傍に非形成領域を設けるように導電型がP型の
不純物を選択的に添加して不純物導入層を形成する工程
と、ホワイトリボン酸化膜除去後、ゲート絶縁膜を形成
し、このゲート絶縁膜の形成と同時に導電型がP型の境
界領域拡散層を形成する工程と、ゲート電極を形成する
工程と、ゲート電極とフィールド酸化膜との整合する領
域にソース・ドレインを形成するため導電型がP型の不
純物を添加し不純物層を形成する工程と、層間絶縁膜を
形成し、熱処理を行うことによりソース・ドレインであ
る導電型がP型の高濃度拡散層を形成する工程とを有す
ることを特徴とする。
電型がN型の半導体基板にパッド酸化膜を形成し、素子
領域にシリコン窒化膜を形成する工程と、シリコン窒化
膜を耐酸化膜として素子領域の周囲にフィールド酸化膜
を形成する工程と、シリコン窒化膜とパッド酸化膜除去
後、ホワイトリボン酸化膜を形成する工程と、素子領域
とフィールド酸化膜との境界に設け、後に形成するゲー
ト電極近傍に非形成領域を設けるように導電型がP型の
不純物を選択的に添加して不純物導入層を形成する工程
と、ホワイトリボン酸化膜除去後、ゲート絶縁膜を形成
し、このゲート絶縁膜の形成と同時に導電型がP型の境
界領域拡散層を形成する工程と、ゲート電極を形成する
工程と、ゲート電極とフィールド酸化膜との整合する領
域にソース・ドレインを形成するため導電型がP型の不
純物を添加し不純物層を形成する工程と、層間絶縁膜を
形成し、熱処理を行うことによりソース・ドレインであ
る導電型がP型の高濃度拡散層を形成する工程とを有す
ることを特徴とする。
【0085】本発明における導体装置の製造方法は、半
導体基板の素子領域の周囲にフィールド酸化膜を形成す
る工程と、ゲート絶縁膜とゲート電極を形成する工程
と、素子領域とフィールド酸化膜との境界に設け、ゲー
ト電極近傍に非形成領域を設けるように不純物を選択的
に添加し不純物導入層を形成する工程と、マスク酸化膜
を形成し、このマスク酸化膜の形成と同時に境界領域拡
散層を形成する工程と、ゲート電極とフィールド酸化膜
との整合する領域にソース・ドレインを形成するため不
純物を添加し不純物層を形成する工程と、層間絶縁膜を
形成し、熱処理を行うことによりソース・ドレインであ
る高濃度拡散層を形成する工程とを有することを特徴と
する。
導体基板の素子領域の周囲にフィールド酸化膜を形成す
る工程と、ゲート絶縁膜とゲート電極を形成する工程
と、素子領域とフィールド酸化膜との境界に設け、ゲー
ト電極近傍に非形成領域を設けるように不純物を選択的
に添加し不純物導入層を形成する工程と、マスク酸化膜
を形成し、このマスク酸化膜の形成と同時に境界領域拡
散層を形成する工程と、ゲート電極とフィールド酸化膜
との整合する領域にソース・ドレインを形成するため不
純物を添加し不純物層を形成する工程と、層間絶縁膜を
形成し、熱処理を行うことによりソース・ドレインであ
る高濃度拡散層を形成する工程とを有することを特徴と
する。
【0086】本発明における導体装置の製造方法は、半
導体基板にPウェルを形成する工程と、Pウェルの素子
領域の周囲にフィールド酸化膜を形成する工程と、ゲー
ト絶縁膜とゲート電極を形成する工程と、素子領域とフ
ィールド酸化膜との境界に設け、ゲート電極の近傍に非
形成領域を設けるように導電型がN型の不純物を選択的
に添加し不純物導入層を形成する工程と、マスク酸化膜
を形成し、このマスク酸化膜の形成と同時に導電型がN
型の境界領域拡散層を形成する工程と、ゲート電極とフ
ィールド酸化膜との整合する領域にソース・ドレインを
形成するため導電型がN型の不純物を添加し不純物層を
形成する工程と、層間絶縁膜を形成し、熱処理を行うこ
とによりソース・ドレインである導電型がN型の高濃度
拡散層を形成する工程とを有することを特徴とする。
導体基板にPウェルを形成する工程と、Pウェルの素子
領域の周囲にフィールド酸化膜を形成する工程と、ゲー
ト絶縁膜とゲート電極を形成する工程と、素子領域とフ
ィールド酸化膜との境界に設け、ゲート電極の近傍に非
形成領域を設けるように導電型がN型の不純物を選択的
に添加し不純物導入層を形成する工程と、マスク酸化膜
を形成し、このマスク酸化膜の形成と同時に導電型がN
型の境界領域拡散層を形成する工程と、ゲート電極とフ
ィールド酸化膜との整合する領域にソース・ドレインを
形成するため導電型がN型の不純物を添加し不純物層を
形成する工程と、層間絶縁膜を形成し、熱処理を行うこ
とによりソース・ドレインである導電型がN型の高濃度
拡散層を形成する工程とを有することを特徴とする。
【0087】本発明における導体装置の製造方法は、導
電型がP型の半導体基板の素子領域の周囲にフィールド
酸化膜を形成する工程と、ゲート絶縁膜とゲート電極を
形成する工程と、素子領域とフィールド酸化膜との境界
に設け、ゲート電極の近傍に非形成領域を設けるように
導電型がN型の不純物を選択的に添加し不純物導入層を
形成する工程と、マスク酸化膜を形成し、このマスク酸
化膜の形成と同時に導電型がN型の境界領域拡散層を形
成する工程と、ゲート電極とフィールド酸化膜との整合
する領域にソース・ドレインを形成するため導電型がN
型の不純物を添加し不純物層を形成する工程と、層間絶
縁膜を形成し、熱処理を行うことによりソース・ドレイ
ンである導電型がN型の高濃度拡散層を形成する工程と
を有することを特徴とする。
電型がP型の半導体基板の素子領域の周囲にフィールド
酸化膜を形成する工程と、ゲート絶縁膜とゲート電極を
形成する工程と、素子領域とフィールド酸化膜との境界
に設け、ゲート電極の近傍に非形成領域を設けるように
導電型がN型の不純物を選択的に添加し不純物導入層を
形成する工程と、マスク酸化膜を形成し、このマスク酸
化膜の形成と同時に導電型がN型の境界領域拡散層を形
成する工程と、ゲート電極とフィールド酸化膜との整合
する領域にソース・ドレインを形成するため導電型がN
型の不純物を添加し不純物層を形成する工程と、層間絶
縁膜を形成し、熱処理を行うことによりソース・ドレイ
ンである導電型がN型の高濃度拡散層を形成する工程と
を有することを特徴とする。
【0088】本発明における導体装置の製造方法は、半
導体基板にNウェルを形成する工程と、Nウェルの素子
領域の周囲にフィールド酸化膜を形成する工程と、ゲー
ト絶縁膜とゲート電極を形成する工程と、素子領域とフ
ィールド酸化膜との境界に設け、ゲート電極の近傍に非
形成領域を設けるように導電型がP型の不純物を選択的
に添加し不純物導入層を形成する工程と、マスク酸化膜
を形成し、このマスク酸化膜の形成と同時に導電型がP
型の境界領域拡散層を形成する工程と、ゲート電極とフ
ィールド酸化膜との整合する領域にソース・ドレインを
形成するため導電型がP型の不純物を添加し不純物層を
形成する工程と、層間絶縁膜を形成し、熱処理を行うこ
とによりソース・ドレインである導電型がP型の高濃度
拡散層を形成する工程とを有することを特徴とする。
導体基板にNウェルを形成する工程と、Nウェルの素子
領域の周囲にフィールド酸化膜を形成する工程と、ゲー
ト絶縁膜とゲート電極を形成する工程と、素子領域とフ
ィールド酸化膜との境界に設け、ゲート電極の近傍に非
形成領域を設けるように導電型がP型の不純物を選択的
に添加し不純物導入層を形成する工程と、マスク酸化膜
を形成し、このマスク酸化膜の形成と同時に導電型がP
型の境界領域拡散層を形成する工程と、ゲート電極とフ
ィールド酸化膜との整合する領域にソース・ドレインを
形成するため導電型がP型の不純物を添加し不純物層を
形成する工程と、層間絶縁膜を形成し、熱処理を行うこ
とによりソース・ドレインである導電型がP型の高濃度
拡散層を形成する工程とを有することを特徴とする。
【0089】本発明における導体装置の製造方法は、導
電型がN型の半導体基板の素子領域の周囲にフィールド
酸化膜を形成する工程と、ゲート絶縁膜とゲート電極を
形成する工程と、素子領域とフィールド酸化膜との境界
に設け、ゲート電極の近傍に非形成領域を設けるように
導電型がP型の不純物を選択的に添加し不純物導入層を
形成する工程と、マスク酸化膜を形成し、このマスク酸
化膜の形成と同時に導電型がP型の境界領域拡散層を形
成する工程と、ゲート電極とフィールド酸化膜との整合
する領域にソース・ドレインを形成するため導電型がP
型の不純物を添加し不純物層を形成する工程と、層間絶
縁膜を形成し、熱処理を行うことによりソース・ドレイ
ンである導電型がP型の高濃度拡散層を形成する工程と
を有することを特徴とする。
電型がN型の半導体基板の素子領域の周囲にフィールド
酸化膜を形成する工程と、ゲート絶縁膜とゲート電極を
形成する工程と、素子領域とフィールド酸化膜との境界
に設け、ゲート電極の近傍に非形成領域を設けるように
導電型がP型の不純物を選択的に添加し不純物導入層を
形成する工程と、マスク酸化膜を形成し、このマスク酸
化膜の形成と同時に導電型がP型の境界領域拡散層を形
成する工程と、ゲート電極とフィールド酸化膜との整合
する領域にソース・ドレインを形成するため導電型がP
型の不純物を添加し不純物層を形成する工程と、層間絶
縁膜を形成し、熱処理を行うことによりソース・ドレイ
ンである導電型がP型の高濃度拡散層を形成する工程と
を有することを特徴とする。
【0090】本発明における導体装置の製造方法は、半
導体基板の素子領域の周囲にフィールド酸化膜を形成す
る工程と、ゲート絶縁膜とゲート電極を形成し、さらに
マスク酸化膜を形成する工程と、素子領域とフィールド
酸化膜のと境界に設け、ゲート電極近傍に非形成領域を
設けるように不純物を選択的に添加し不純物導入層を形
成する工程と、不活性気体中の熱処理を行うことにより
境界領域拡散層を形成する工程と、ゲート絶縁膜とフィ
ールド酸化膜との整合する領域にソース・ドレインを形
成するため不純物を添加し不純物層を形成する工程と、
層間絶縁膜を形成し、熱処理を行うことによりソース・
ドレインである高濃度拡散層を形成する工程とを有する
ことを特徴とする。
導体基板の素子領域の周囲にフィールド酸化膜を形成す
る工程と、ゲート絶縁膜とゲート電極を形成し、さらに
マスク酸化膜を形成する工程と、素子領域とフィールド
酸化膜のと境界に設け、ゲート電極近傍に非形成領域を
設けるように不純物を選択的に添加し不純物導入層を形
成する工程と、不活性気体中の熱処理を行うことにより
境界領域拡散層を形成する工程と、ゲート絶縁膜とフィ
ールド酸化膜との整合する領域にソース・ドレインを形
成するため不純物を添加し不純物層を形成する工程と、
層間絶縁膜を形成し、熱処理を行うことによりソース・
ドレインである高濃度拡散層を形成する工程とを有する
ことを特徴とする。
【0091】本発明における導体装置の製造方法は、半
導体基板にPウェルを形成する工程と、Pウェル中の素
子領域の周囲にフィールド酸化膜を形成する工程と、ゲ
ート絶縁膜とゲート電極を形成し、さらにマスク酸化膜
を形成する工程と、素子領域とフィールド酸化膜との境
界に設け、ゲート電極近傍に非形成領域を設けるように
導電型がN型の不純物を選択的に添加し不純物導入層を
形成する工程と、不活性気体中の熱処理を行うことによ
り導電型がN型の境界領域拡散層を形成する工程と、ゲ
ート電極とフィールド酸化膜との整合する領域にソース
・ドレインを形成するため導電型がN型の不純物を添加
し不純物層を形成する工程と、層間絶縁膜を形成し、熱
処理を行うことによりソース・ドレインである導電型が
N型の高濃度拡散層を形成する工程とを有することを特
徴とする。
導体基板にPウェルを形成する工程と、Pウェル中の素
子領域の周囲にフィールド酸化膜を形成する工程と、ゲ
ート絶縁膜とゲート電極を形成し、さらにマスク酸化膜
を形成する工程と、素子領域とフィールド酸化膜との境
界に設け、ゲート電極近傍に非形成領域を設けるように
導電型がN型の不純物を選択的に添加し不純物導入層を
形成する工程と、不活性気体中の熱処理を行うことによ
り導電型がN型の境界領域拡散層を形成する工程と、ゲ
ート電極とフィールド酸化膜との整合する領域にソース
・ドレインを形成するため導電型がN型の不純物を添加
し不純物層を形成する工程と、層間絶縁膜を形成し、熱
処理を行うことによりソース・ドレインである導電型が
N型の高濃度拡散層を形成する工程とを有することを特
徴とする。
【0092】本発明における導体装置の製造方法は、導
電型がP型の半導体基板の素子領域の周囲にフィールド
酸化膜を形成する工程と、ゲート絶縁膜とゲート電極を
形成する工程と、さらにマスク酸化膜を形成する工程
と、素子領域とフィールド酸化膜との境界に設け、ゲー
ト電極の近傍に非形成領域を設けるように導電型がN型
の不純物を選択的に添加し不純物導入層を形成する工程
と、不活性気体中の熱処理を行うことにより導電型がN
型の境界領域拡散層を形成する工程と、ゲート電極とフ
ィールド酸化膜との整合する領域にソース・ドレインを
形成するため導電型がN型の不純物を添加し不純物層を
形成する工程と、層間絶縁膜を形成し、熱処理を行うこ
とによりソース・ドレインである導電型がN型の高濃度
拡散層を形成する工程とを有することを特徴とする。
電型がP型の半導体基板の素子領域の周囲にフィールド
酸化膜を形成する工程と、ゲート絶縁膜とゲート電極を
形成する工程と、さらにマスク酸化膜を形成する工程
と、素子領域とフィールド酸化膜との境界に設け、ゲー
ト電極の近傍に非形成領域を設けるように導電型がN型
の不純物を選択的に添加し不純物導入層を形成する工程
と、不活性気体中の熱処理を行うことにより導電型がN
型の境界領域拡散層を形成する工程と、ゲート電極とフ
ィールド酸化膜との整合する領域にソース・ドレインを
形成するため導電型がN型の不純物を添加し不純物層を
形成する工程と、層間絶縁膜を形成し、熱処理を行うこ
とによりソース・ドレインである導電型がN型の高濃度
拡散層を形成する工程とを有することを特徴とする。
【0093】本発明における導体装置の製造方法は、半
導体基板にNウェルを形成する工程と、Nウェル中の素
子領域の周囲にフィールド酸化膜を形成する工程と、ゲ
ート絶縁膜とゲート電極を形成し、さらにマスク酸化膜
を形成する工程と、素子領域とフィールド酸化膜との境
界に設け、ゲート電極近傍に非形成領域を設けるように
導電型がP型の不純物を選択的に添加し不純物導入層を
形成する工程と、不活性気体中の熱処理を行うことによ
り導電型がP型の境界領域拡散層を形成する工程と、ゲ
ート電極とフィールド酸化膜との整合する領域にソース
・ドレインを形成するため導電型がP型の不純物を添加
し不純物層を形成する工程と、層間絶縁膜を形成し、熱
処理を行うことによりソース・ドレインである導電型が
P型の高濃度拡散層を形成する工程とを有することを特
徴とする。
導体基板にNウェルを形成する工程と、Nウェル中の素
子領域の周囲にフィールド酸化膜を形成する工程と、ゲ
ート絶縁膜とゲート電極を形成し、さらにマスク酸化膜
を形成する工程と、素子領域とフィールド酸化膜との境
界に設け、ゲート電極近傍に非形成領域を設けるように
導電型がP型の不純物を選択的に添加し不純物導入層を
形成する工程と、不活性気体中の熱処理を行うことによ
り導電型がP型の境界領域拡散層を形成する工程と、ゲ
ート電極とフィールド酸化膜との整合する領域にソース
・ドレインを形成するため導電型がP型の不純物を添加
し不純物層を形成する工程と、層間絶縁膜を形成し、熱
処理を行うことによりソース・ドレインである導電型が
P型の高濃度拡散層を形成する工程とを有することを特
徴とする。
【0094】本発明における導体装置の製造方法は、導
電型がN型の半導体基板の素子領域の周囲にフィールド
酸化膜を形成する工程と、ゲート絶縁膜とゲート電極を
形成する工程と、さらにマスク酸化膜を形成する工程
と、素子領域とフィールド酸化膜との境界に設け、ゲー
ト電極の近傍に非形成領域を設けるように導電型がP型
の不純物を選択的に添加し不純物導入層を形成する工程
と、不活性気体中の熱処理を行うことにより導電型がP
型の境界領域拡散層を形成する工程と、ゲート電極とフ
ィールド酸化膜との整合する領域にソース・ドレインを
形成するため導電型がP型の不純物を添加し不純物層を
形成する工程と、層間絶縁膜を形成し、熱処理を行うこ
とによりソース・ドレインである導電型がP型の高濃度
拡散層を形成する工程とを有することを特徴とする。
電型がN型の半導体基板の素子領域の周囲にフィールド
酸化膜を形成する工程と、ゲート絶縁膜とゲート電極を
形成する工程と、さらにマスク酸化膜を形成する工程
と、素子領域とフィールド酸化膜との境界に設け、ゲー
ト電極の近傍に非形成領域を設けるように導電型がP型
の不純物を選択的に添加し不純物導入層を形成する工程
と、不活性気体中の熱処理を行うことにより導電型がP
型の境界領域拡散層を形成する工程と、ゲート電極とフ
ィールド酸化膜との整合する領域にソース・ドレインを
形成するため導電型がP型の不純物を添加し不純物層を
形成する工程と、層間絶縁膜を形成し、熱処理を行うこ
とによりソース・ドレインである導電型がP型の高濃度
拡散層を形成する工程とを有することを特徴とする。
【0095】深さが浅い高濃度拡散層をソース・ドレイ
ンに適用するMOSトランジスタでは、コンタクトホー
ルが素子領域の所定の箇所からずれて形成されると、コ
ンタクトホールがフイールド酸化膜の端部の素子領域の
境界の酸化膜厚の薄いバーズビーク部を介し、ウェルま
たは半導体基板と直接接続してしまう。
ンに適用するMOSトランジスタでは、コンタクトホー
ルが素子領域の所定の箇所からずれて形成されると、コ
ンタクトホールがフイールド酸化膜の端部の素子領域の
境界の酸化膜厚の薄いバーズビーク部を介し、ウェルま
たは半導体基板と直接接続してしまう。
【0096】ウェルあるいは半導体基板とコンタクトホ
ールとが直接接続すると半導体基板内に不必要な電流が
流れ、ドレインとウェル間の接合耐圧あるいはドレイン
と半導体基板間の接合耐圧は、素子領域の端部とコンタ
クトホール間の距離に対して依存性を示す。
ールとが直接接続すると半導体基板内に不必要な電流が
流れ、ドレインとウェル間の接合耐圧あるいはドレイン
と半導体基板間の接合耐圧は、素子領域の端部とコンタ
クトホール間の距離に対して依存性を示す。
【0097】この接合耐圧の変化する現象は、ショート
チャネル効果抑制のために、浅い深さの高濃度拡散層を
ソース・ドレインに用いるMOSトランジスタでは、従
来の深い高濃度拡散層を用いるソース・ドレインのよう
に、フィールド酸化膜のバーズビーク下部に不純物を形
成することができないことに起因する。
チャネル効果抑制のために、浅い深さの高濃度拡散層を
ソース・ドレインに用いるMOSトランジスタでは、従
来の深い高濃度拡散層を用いるソース・ドレインのよう
に、フィールド酸化膜のバーズビーク下部に不純物を形
成することができないことに起因する。
【0098】そこで本発明における半導体装置は、素子
領域とフィールド酸化膜との境界に設けしかもゲート電
極近傍に非形成領域を有する不純物導入層からなる境界
領域拡散層を設けている。そしてこの境界領域拡散層
は、ソース・ドレインである高濃度拡散層と同じ導電型
とする。
領域とフィールド酸化膜との境界に設けしかもゲート電
極近傍に非形成領域を有する不純物導入層からなる境界
領域拡散層を設けている。そしてこの境界領域拡散層
は、ソース・ドレインである高濃度拡散層と同じ導電型
とする。
【0099】このことから、ドレインとウェル間の接合
耐圧あるいはドレインと半導体基板間の接合耐圧は、素
子領域の端部とコンタクトホール間の距離に対して依存
性を示さない特性を有する半導体装置を得ることができ
る。
耐圧あるいはドレインと半導体基板間の接合耐圧は、素
子領域の端部とコンタクトホール間の距離に対して依存
性を示さない特性を有する半導体装置を得ることができ
る。
【0100】このため本発明の半導体装置は、コンタク
トホールが素子領域の所定の箇所からずれて形成され、
そしてフィールド酸化膜の端部の酸化膜厚の薄いバイズ
ビーク部を介してもウェルまたは半導体基板と直接接続
することはない。
トホールが素子領域の所定の箇所からずれて形成され、
そしてフィールド酸化膜の端部の酸化膜厚の薄いバイズ
ビーク部を介してもウェルまたは半導体基板と直接接続
することはない。
【0101】したがって、半導体基板内に不要な電流が
流れることを抑制することができるため、MOSトラン
ジスタの動作を精度よく制御することができる。
流れることを抑制することができるため、MOSトラン
ジスタの動作を精度よく制御することができる。
【0102】
【発明の実施の形態】以下、図面を用いて本発明の実施
例における半導体装置の構造とその製造方法とを説明す
る。以下の発明の実施の形態の説明では、N型MOSト
ランジスタを対象として説明するが、p型MOSトラン
ジスタでも不純物を変更すれば実施できる。まずはじめ
に、図12の断面図と図44の平面図とを用いて本発明
の実施例における半導体装置の構造を説明する。以下、
図12と図44とを交互に参照して説明する。
例における半導体装置の構造とその製造方法とを説明す
る。以下の発明の実施の形態の説明では、N型MOSト
ランジスタを対象として説明するが、p型MOSトラン
ジスタでも不純物を変更すれば実施できる。まずはじめ
に、図12の断面図と図44の平面図とを用いて本発明
の実施例における半導体装置の構造を説明する。以下、
図12と図44とを交互に参照して説明する。
【0103】本発明の半導体装置は、図12と図44に
示すように、半導体基板1にPウェル2を設け、このP
ウェル2に素子領域14を設ける。さらに、素子領域1
4の周囲にフィールド酸化膜3を設ける。
示すように、半導体基板1にPウェル2を設け、このP
ウェル2に素子領域14を設ける。さらに、素子領域1
4の周囲にフィールド酸化膜3を設ける。
【0104】さらに素子領域14にゲート絶縁膜4を介
して設けるゲート電極7と、このゲート電極7とフィー
ルド酸化膜3との整合する領域に導電型がN型の高濃度
拡散層11を設ける。この高濃度拡散層11が、MOS
トランジスタのソース・ドレインとなる。さらに、ゲー
ト電極7の表面にマスク酸化膜8を設ける。
して設けるゲート電極7と、このゲート電極7とフィー
ルド酸化膜3との整合する領域に導電型がN型の高濃度
拡散層11を設ける。この高濃度拡散層11が、MOS
トランジスタのソース・ドレインとなる。さらに、ゲー
ト電極7の表面にマスク酸化膜8を設ける。
【0105】そして素子領域14とフィールド酸化膜3
との境界に設け、しかもゲート電極7近傍に非形成領域
を有し導電型がN型の境界領域拡散層15を設ける。な
お、この境界領域拡散層15の平面パターン形状は、図
44の平面図の斜線を描いた領域に相当する。
との境界に設け、しかもゲート電極7近傍に非形成領域
を有し導電型がN型の境界領域拡散層15を設ける。な
お、この境界領域拡散層15の平面パターン形状は、図
44の平面図の斜線を描いた領域に相当する。
【0106】さらに層間絶縁膜10にコンタクトホール
12を設け、さらにまたソース・ドレインである導電型
がN型の高濃度拡散層11と接続する配線13を設け
る。
12を設け、さらにまたソース・ドレインである導電型
がN型の高濃度拡散層11と接続する配線13を設け
る。
【0107】図12と図44とを用いて説明した本発明
の半導体装置では、素子領域14とフィールド酸化膜3
の境界領域に設け、しかもゲート電極7近傍に非形成領
域を有する導電型がN型の境界領域拡散層15を設けて
いる。
の半導体装置では、素子領域14とフィールド酸化膜3
の境界領域に設け、しかもゲート電極7近傍に非形成領
域を有する導電型がN型の境界領域拡散層15を設けて
いる。
【0108】この境界領域拡散層15は高濃度不純物領
域であることと、ソース・ドレインである高濃度拡散層
11と同じ導電型であることとから、フィールド酸化膜
3のの端部の酸化膜厚の薄いバーズビーク下部領域に不
純物濃度が高い領域を設けることができる。
域であることと、ソース・ドレインである高濃度拡散層
11と同じ導電型であることとから、フィールド酸化膜
3のの端部の酸化膜厚の薄いバーズビーク下部領域に不
純物濃度が高い領域を設けることができる。
【0109】このためコンタクトホール12が素子領域
14内の所定の箇所に対してずれて形成され、フィール
ド酸化膜3の端部の酸化膜厚の薄いバーズビーク部を介
して配線13が接続しても、半導体基板1内に不必要な
電流が流れることはない。
14内の所定の箇所に対してずれて形成され、フィール
ド酸化膜3の端部の酸化膜厚の薄いバーズビーク部を介
して配線13が接続しても、半導体基板1内に不必要な
電流が流れることはない。
【0110】つぎに、この図12と図44とを用いて説
明した本発明の半導体装置の構造を形成するための製造
方法を、図1〜図12の断面図と図44の平面図とを用
いて説明する。さらに図45のグラフに本発明の実施例
におけるN型MOSトランジスタの代表的な特性を示
す。
明した本発明の半導体装置の構造を形成するための製造
方法を、図1〜図12の断面図と図44の平面図とを用
いて説明する。さらに図45のグラフに本発明の実施例
におけるN型MOSトランジスタの代表的な特性を示
す。
【0111】図1〜図12は、本発明の半導体装置の構
造を有し導電型がN型のMOSトランジスタの製造方法
を工程順に示す断面図である。さらに図44は本発明の
実施例の製造方法により形成したN型MOSトランジス
タの平面パターン形状を示す平面図である。さらに図4
5は、本発明における半導体装置の製造方法により形成
したN型MOSトランジスタについて、ドレインとウェ
ル間の接合耐圧を素子領域の端部とコンタクトホール間
の距離に対して評価した測定結果を示すグラフである。
造を有し導電型がN型のMOSトランジスタの製造方法
を工程順に示す断面図である。さらに図44は本発明の
実施例の製造方法により形成したN型MOSトランジス
タの平面パターン形状を示す平面図である。さらに図4
5は、本発明における半導体装置の製造方法により形成
したN型MOSトランジスタについて、ドレインとウェ
ル間の接合耐圧を素子領域の端部とコンタクトホール間
の距離に対して評価した測定結果を示すグラフである。
【0112】まず図1に示すように、半導体基板1のP
ウェル2の形成領域にP型不純物であるボロンを、イオ
ン注入量1013atoms/cm2 程度の条件でイオン
注入法により選択的に添加する。
ウェル2の形成領域にP型不純物であるボロンを、イオ
ン注入量1013atoms/cm2 程度の条件でイオン
注入法により選択的に添加する。
【0113】その後、窒素雰囲気中における温度114
0℃の熱拡散処理を行うことによって、ボロンを半導体
基板1に拡散させ、Pウェル2を形成する。
0℃の熱拡散処理を行うことによって、ボロンを半導体
基板1に拡散させ、Pウェル2を形成する。
【0114】さらに温度1000℃の酸素雰囲気中にて
酸化処理を行い、半導体基板1の表面に膜厚30nmの
パッド酸化膜16を形成する。
酸化処理を行い、半導体基板1の表面に膜厚30nmの
パッド酸化膜16を形成する。
【0115】つぎに図2に示すように、パッド酸化膜1
6上に、反応ガスとしてジクロロシラン(SiH2 Cl
2 )とアンモニア(NH3 )とを用いるCVD法によっ
て、シリコン窒化膜17を膜厚150nmで形成する。
6上に、反応ガスとしてジクロロシラン(SiH2 Cl
2 )とアンモニア(NH3 )とを用いるCVD法によっ
て、シリコン窒化膜17を膜厚150nmで形成する。
【0116】つぎにホトレジスト6を回転塗布法により
全面に形成し、所定のホトマスクを用いて露光処理と、
現像処理を行いホトレジスト6を素子領域14上に残存
するようにパターニングする。
全面に形成し、所定のホトマスクを用いて露光処理と、
現像処理を行いホトレジスト6を素子領域14上に残存
するようにパターニングする。
【0117】その後、このパターニングしたホトレジス
ト6をエッチングマスクとして使用し、反応ガスに三フ
ッ化メタン(CHF3 )と六フッ化イオウ(SF6 )と
ヘリウム(He)とを用いるドライエッチング法によ
り、シリコン窒化膜17を素子領域14に形成するよう
パターニングする。
ト6をエッチングマスクとして使用し、反応ガスに三フ
ッ化メタン(CHF3 )と六フッ化イオウ(SF6 )と
ヘリウム(He)とを用いるドライエッチング法によ
り、シリコン窒化膜17を素子領域14に形成するよう
パターニングする。
【0118】つぎに図3に示すように、エッチングマス
クとして使用したホトレジスト6を除去する。その後、
シリコン窒化膜17を耐酸化膜として用い、温度100
0℃の酸素雰囲気中における選択酸化処理により、フィ
ールド酸化膜3を550nmの膜厚で形成する。この選
択酸化処理の結果、素子領域14の周囲にフィールド酸
化膜3を形成することができる。
クとして使用したホトレジスト6を除去する。その後、
シリコン窒化膜17を耐酸化膜として用い、温度100
0℃の酸素雰囲気中における選択酸化処理により、フィ
ールド酸化膜3を550nmの膜厚で形成する。この選
択酸化処理の結果、素子領域14の周囲にフィールド酸
化膜3を形成することができる。
【0119】つぎに図4に示すように、シリコン窒化膜
17を温度160℃に加熱した熱リン酸(H3 PO4 )
を用いて除去し、さらにシリコン窒化膜17下層のパッ
ド酸化膜16をバッファードフッ酸(NH4 F+HF)
溶液により除去する。
17を温度160℃に加熱した熱リン酸(H3 PO4 )
を用いて除去し、さらにシリコン窒化膜17下層のパッ
ド酸化膜16をバッファードフッ酸(NH4 F+HF)
溶液により除去する。
【0120】つぎに図5に示すように、素子領域14の
周囲領域にフィールド酸化膜3を形成した半導体基板1
に、温度1000℃の熱酸化処理を行う。この酸化処理
のにより素子領域14の表面にゲート絶縁膜4を、膜厚
20nmで形成することができる。
周囲領域にフィールド酸化膜3を形成した半導体基板1
に、温度1000℃の熱酸化処理を行う。この酸化処理
のにより素子領域14の表面にゲート絶縁膜4を、膜厚
20nmで形成することができる。
【0121】その後、反応ガスにモノシラン(SiH
4 )を用いるCVD法により、全面に多結晶シリコン膜
5を膜厚350nmで形成する。
4 )を用いるCVD法により、全面に多結晶シリコン膜
5を膜厚350nmで形成する。
【0122】つぎに図6に示すように、全面に導電型が
N型不純物であるリンを、イオン注入量が1016ato
ms/cm2 程度の条件でイオン注入法により多結晶シ
リコン膜5に添加し、N型MOSトランジスタ形成領域
にN型の不純物を導入した多結晶シリコン膜5を形成す
る。
N型不純物であるリンを、イオン注入量が1016ato
ms/cm2 程度の条件でイオン注入法により多結晶シ
リコン膜5に添加し、N型MOSトランジスタ形成領域
にN型の不純物を導入した多結晶シリコン膜5を形成す
る。
【0123】つぎに図7に示すように、ホトレジスト6
を回転塗布法により全面に形成し、所定のホトマスクを
用いて露光処理と、現像処理を行い、ホトレジスト6を
ゲート電極7の形状にパターニングする。
を回転塗布法により全面に形成し、所定のホトマスクを
用いて露光処理と、現像処理を行い、ホトレジスト6を
ゲート電極7の形状にパターニングする。
【0124】つぎに図8に示すように、このパターニン
グしたホトレジスト6をエッチングマスクとし、エッチ
ングガスに六フッ化イオウ(SF6 )と塩素(Cl2 )
と二フッ化メタン(CH2 F2 )とを用いて、異方性エ
ッチングにより多結晶シリコン膜5をエッチングしてゲ
ート電極7としてパターニングする。
グしたホトレジスト6をエッチングマスクとし、エッチ
ングガスに六フッ化イオウ(SF6 )と塩素(Cl2 )
と二フッ化メタン(CH2 F2 )とを用いて、異方性エ
ッチングにより多結晶シリコン膜5をエッチングしてゲ
ート電極7としてパターニングする。
【0125】その後、エッチングマスクとして使用した
ゲート電極7上のホトレジスト6を除去する。
ゲート電極7上のホトレジスト6を除去する。
【0126】つぎに図9に示すように、酸化拡散炉を用
い、温度900℃の酸素雰囲気中にて熱酸化処理を行
う。この結果、膜厚10nmのマスク酸化膜8をゲート
電極7の表面に形成することができる。
い、温度900℃の酸素雰囲気中にて熱酸化処理を行
う。この結果、膜厚10nmのマスク酸化膜8をゲート
電極7の表面に形成することができる。
【0127】その後、ソース・ドレインを形成するため
導電型がN型の不純物層9である砒素をイオン注入エネ
ルギー60KeV、イオン注入量1015atoms/c
m2程度の条件でイオン注入法により、ゲート電極7と
フィールド酸化膜3との整合する半導体基板1の素子領
域14に添加する。
導電型がN型の不純物層9である砒素をイオン注入エネ
ルギー60KeV、イオン注入量1015atoms/c
m2程度の条件でイオン注入法により、ゲート電極7と
フィールド酸化膜3との整合する半導体基板1の素子領
域14に添加する。
【0128】つぎに図10に示すように、ホトレジスト
6を回転塗布法によって全面に形成し、所定のホトマス
クを用いて露光処理と、現像処理を行い、ホトレジスト
6をN型MOSトランジスタの境界領域拡散層15の形
成領域が開口するようにパターニングする。
6を回転塗布法によって全面に形成し、所定のホトマス
クを用いて露光処理と、現像処理を行い、ホトレジスト
6をN型MOSトランジスタの境界領域拡散層15の形
成領域が開口するようにパターニングする。
【0129】このとき図44の平面図に示すように、素
子領域14とフィールド酸化膜3との境界領域で、しか
もゲート電極7に近傍には非形成領域を有するイオン注
入時の阻止膜としてホトレジスト6を形成する。すなわ
ち、図44の斜線を描いた領域は、ホトレジスト6に開
口部を形成している。
子領域14とフィールド酸化膜3との境界領域で、しか
もゲート電極7に近傍には非形成領域を有するイオン注
入時の阻止膜としてホトレジスト6を形成する。すなわ
ち、図44の斜線を描いた領域は、ホトレジスト6に開
口部を形成している。
【0130】そしてこのホトレジスト6をイオン注入時
の阻止膜として用いて、導電型がN型の不純物導入層1
8であるリンをイオン注入エネルギー50KeV、イオ
ン注入量1015atoms/cm2 程度の条件でイオン
注入法により添加して不純物導入層18を形成する。こ
のときリンイオンは、フィールド酸化膜3と素子領域1
4との境界領域の鳥の嘴状の膜厚の薄いバーズビークを
透過し、Pウェル2に注入され不純物導入層18を形成
する。その後、イオン注入時の阻止膜として用いたホト
レジスト6を除去する。
の阻止膜として用いて、導電型がN型の不純物導入層1
8であるリンをイオン注入エネルギー50KeV、イオ
ン注入量1015atoms/cm2 程度の条件でイオン
注入法により添加して不純物導入層18を形成する。こ
のときリンイオンは、フィールド酸化膜3と素子領域1
4との境界領域の鳥の嘴状の膜厚の薄いバーズビークを
透過し、Pウェル2に注入され不純物導入層18を形成
する。その後、イオン注入時の阻止膜として用いたホト
レジスト6を除去する。
【0131】つぎに図11に示すように、反応ガスとし
てモノシラン(SiH4 )とジボラン(B2 H6 )とフ
ォスフィン(PH3 )とを用い、CVD法によりボロン
とリンを含むシリコン酸化膜からなる層間絶縁膜10を
膜厚500nmで全面に形成する。
てモノシラン(SiH4 )とジボラン(B2 H6 )とフ
ォスフィン(PH3 )とを用い、CVD法によりボロン
とリンを含むシリコン酸化膜からなる層間絶縁膜10を
膜厚500nmで全面に形成する。
【0132】その後、酸化拡散炉を用い、温度900℃
の窒素雰囲気中にてアニール処理を行う。この熱処理を
行うことにより、図9と図10とを用いて説明した工程
にて所定の領域にイオン注入法により添加した導電型が
N型の不純物層9である砒素と、導電型がN型の不純物
導入層15であるリンとを同時に活性化させる。
の窒素雰囲気中にてアニール処理を行う。この熱処理を
行うことにより、図9と図10とを用いて説明した工程
にて所定の領域にイオン注入法により添加した導電型が
N型の不純物層9である砒素と、導電型がN型の不純物
導入層15であるリンとを同時に活性化させる。
【0133】この結果、N型MOSトランジスタのソー
ス・ドレインである導電型がN型の高濃度拡散層11
と、導電型がN型の境界領域拡散層15とを同時に形成
することができる。
ス・ドレインである導電型がN型の高濃度拡散層11
と、導電型がN型の境界領域拡散層15とを同時に形成
することができる。
【0134】つぎに図12に示すように、反応ガスとし
て二フッ化メタン(CH2 F2 )と三フッ化メタン(C
HF3 )を用い、異方性エッチングにより層間絶縁膜1
0の所定の箇所を、ホトレジスト(図示せず)をエッチ
ングマスクに用いてパターニングして、コンタクトホー
ル12を形成する。
て二フッ化メタン(CH2 F2 )と三フッ化メタン(C
HF3 )を用い、異方性エッチングにより層間絶縁膜1
0の所定の箇所を、ホトレジスト(図示せず)をエッチ
ングマスクに用いてパターニングして、コンタクトホー
ル12を形成する。
【0135】その後、アルミニウム合金からなる配線1
3材料をスパッタリング法により全面に形成し、配線1
3形状にパターニングしたホトレジストをエッチングマ
スクに用いてエッチングを行い配線13を形成すること
によりN型MOSトランジスタを完成することができ
る。
3材料をスパッタリング法により全面に形成し、配線1
3形状にパターニングしたホトレジストをエッチングマ
スクに用いてエッチングを行い配線13を形成すること
によりN型MOSトランジスタを完成することができ
る。
【0136】図44の平面図に、以上説明した実施例に
おける製造方法を用いて形成したソース・ドレインであ
る導電型がN型の高濃度拡散層11と、境界領域拡散層
15とを有するN型MOSトランジスタの平面パターン
形状を示す。
おける製造方法を用いて形成したソース・ドレインであ
る導電型がN型の高濃度拡散層11と、境界領域拡散層
15とを有するN型MOSトランジスタの平面パターン
形状を示す。
【0137】図44では、破線がフィールド酸化膜3の
端部を示し、その破線の周囲の実線が素子領域14をそ
れぞれ示す。さらにXに相当する値が、ドレインとウェ
ル間の接合耐圧の評価に際し基準となる素子領域14端
部とコンタクトホール12とのあいだの距離を示す。な
お、図44につけた符号は、図1から図12と同一箇所
には同一符号をつけている。
端部を示し、その破線の周囲の実線が素子領域14をそ
れぞれ示す。さらにXに相当する値が、ドレインとウェ
ル間の接合耐圧の評価に際し基準となる素子領域14端
部とコンタクトホール12とのあいだの距離を示す。な
お、図44につけた符号は、図1から図12と同一箇所
には同一符号をつけている。
【0138】図45のグラフに、以上説明した本発明の
実施例を用いるN型MOSトランジスタにおける、素子
領域14の端部とコンタクトホール12間の距離に対す
るドレインとウェル間の接合耐圧の変化を示す。
実施例を用いるN型MOSトランジスタにおける、素子
領域14の端部とコンタクトホール12間の距離に対す
るドレインとウェル間の接合耐圧の変化を示す。
【0139】この図45グラフは、横軸がN型MOSト
ランジスタの素子領域14端部とコンタクトホール12
間の距離、すなわち図44の距離Xに相当する値を示
し、縦軸がN型MOSトランジスタのドレインとウェル
間接合耐圧を示す。
ランジスタの素子領域14端部とコンタクトホール12
間の距離、すなわち図44の距離Xに相当する値を示
し、縦軸がN型MOSトランジスタのドレインとウェル
間接合耐圧を示す。
【0140】図45に示すように、以上説明した本発明
の実施例におけるN型MOSトランジスタでは、従来の
技術において問題となっているN型MOSトランジスタ
に関するドレインとウェル間の接合耐圧の素子領域の端
部とコンタクトホール間の距離に対する依存性は発生し
ていない。
の実施例におけるN型MOSトランジスタでは、従来の
技術において問題となっているN型MOSトランジスタ
に関するドレインとウェル間の接合耐圧の素子領域の端
部とコンタクトホール間の距離に対する依存性は発生し
ていない。
【0141】これは、本発明の半導体装置およびその製
造方法で設ける導電型がN型の境界領域拡散層15をフ
ィールド酸化膜3の端部の酸化膜厚の薄いバーズビーク
下部領域に形成しているためである。
造方法で設ける導電型がN型の境界領域拡散層15をフ
ィールド酸化膜3の端部の酸化膜厚の薄いバーズビーク
下部領域に形成しているためである。
【0142】これによってN型MOSトランジスタに関
するドレインとウェル間接合耐圧の素子領域端部とコン
タクトホール間距離に対する依存性は、大幅に改善され
ているのである。
するドレインとウェル間接合耐圧の素子領域端部とコン
タクトホール間距離に対する依存性は、大幅に改善され
ているのである。
【0143】なお以上の本発明の実施例の説明において
は、半導体基板1上にPウェル2を形成し、ソース・ド
レインである導電型がN型の高濃度拡散層11と、導電
型がN型の境界領域拡散層15とを有するN型MOSト
ランジスタを形成する例で説明している。
は、半導体基板1上にPウェル2を形成し、ソース・ド
レインである導電型がN型の高濃度拡散層11と、導電
型がN型の境界領域拡散層15とを有するN型MOSト
ランジスタを形成する例で説明している。
【0144】しかしながら、導電型がP型の半導体基板
上に直接ソース・ドレインである導電型がN型の高濃度
拡散層と境界領域拡散層を有するN型MOSトランジス
タを形成しても、以上説明した本発明の実施例と同様の
効果が得られることを発明者は確認している。
上に直接ソース・ドレインである導電型がN型の高濃度
拡散層と境界領域拡散層を有するN型MOSトランジス
タを形成しても、以上説明した本発明の実施例と同様の
効果が得られることを発明者は確認している。
【0145】さらに以上説明の本発明の実施例において
は、半導体基板1上にPウェル2を形成し、ソース・ド
レインである導電型がN型の高濃度拡散層11と、導電
型がN型の境界領域拡散層15とを有するN型MOSト
ランジスタを形成する例で説明している。
は、半導体基板1上にPウェル2を形成し、ソース・ド
レインである導電型がN型の高濃度拡散層11と、導電
型がN型の境界領域拡散層15とを有するN型MOSト
ランジスタを形成する例で説明している。
【0146】しかしながら、半導体基板1上に薄い不純
物濃度のN型拡散層(以後Nウェルと記載する)を形成
し、ソース・ドレインである導電型がP型の高濃度拡散
層と境界領域拡散層を有するP型MOSトランジスタを
形成しても、以上説明した本発明の実施例と同様の効果
が得られることを発明者は確認している。
物濃度のN型拡散層(以後Nウェルと記載する)を形成
し、ソース・ドレインである導電型がP型の高濃度拡散
層と境界領域拡散層を有するP型MOSトランジスタを
形成しても、以上説明した本発明の実施例と同様の効果
が得られることを発明者は確認している。
【0147】さらにまた以上の本発明の実施例において
は、半導体基板1上にPウェル2を形成し、ソース・ド
レインである導電型がN型の高濃度拡散層11と、導電
型がN型の境界領域拡散層15とを有するN型MOSト
ランジスタを形成する例で説明している。
は、半導体基板1上にPウェル2を形成し、ソース・ド
レインである導電型がN型の高濃度拡散層11と、導電
型がN型の境界領域拡散層15とを有するN型MOSト
ランジスタを形成する例で説明している。
【0148】しかしながら、導電型がN型の半導体基板
上に直接ソース・ドレインである導電型がP型の高濃度
拡散層と境界領域拡散層を有するP型MOSトランジス
タを形成しても、以上説明した本発明の実施例と同様の
効果が得られることを発明者は確認している。
上に直接ソース・ドレインである導電型がP型の高濃度
拡散層と境界領域拡散層を有するP型MOSトランジス
タを形成しても、以上説明した本発明の実施例と同様の
効果が得られることを発明者は確認している。
【0149】さらに以上説明した本発明の実施例の説明
では、ホトレジストの形成とそのパターニングとこのパ
ターニングしたホトレジストをエッチングマスクに用い
てエッチングを行う一連の処理工程であるホトエッチン
グ処理によりゲート電極7をパターニングした後、温度
900℃の酸素雰囲気中にて酸化処理を行い、ゲート電
極7表面にマスク酸化膜8を形成する例で説明してい
る。
では、ホトレジストの形成とそのパターニングとこのパ
ターニングしたホトレジストをエッチングマスクに用い
てエッチングを行う一連の処理工程であるホトエッチン
グ処理によりゲート電極7をパターニングした後、温度
900℃の酸素雰囲気中にて酸化処理を行い、ゲート電
極7表面にマスク酸化膜8を形成する例で説明してい
る。
【0150】しかしながら、このマスク酸化膜8の形成
工程を削除しマスク酸化膜8をゲート電極7表面に形成
しなくても、図1から図12と図44とを用いて説明し
た本発明の実施例と同様の効果が得られる。
工程を削除しマスク酸化膜8をゲート電極7表面に形成
しなくても、図1から図12と図44とを用いて説明し
た本発明の実施例と同様の効果が得られる。
【0151】さらにまた以上説明した本発明の実施例の
説明では、酸化拡散炉を用いる窒素雰囲気中のアニール
処理により、ソース・ドレインである導電型がN型の高
濃度拡散層11と、境界領域拡散層15とを形成する例
で説明している。
説明では、酸化拡散炉を用いる窒素雰囲気中のアニール
処理により、ソース・ドレインである導電型がN型の高
濃度拡散層11と、境界領域拡散層15とを形成する例
で説明している。
【0152】しかしながら、酸化拡散炉の代わりに、ラ
ンプアニール装置を用いる短時間のアニール処理でソー
ス・ドレインである導電型がN型の高濃度拡散層と境界
領域拡散層とを形成しても、図1から図12と図44と
を用いて説明した本発明の実施例と同様の効果が得られ
る。
ンプアニール装置を用いる短時間のアニール処理でソー
ス・ドレインである導電型がN型の高濃度拡散層と境界
領域拡散層とを形成しても、図1から図12と図44と
を用いて説明した本発明の実施例と同様の効果が得られ
る。
【0153】つぎに以上の説明と異なる実施例を説明す
る。以下、本発明の半導体装置の構造を形成するための
製造方法を、N型MOSトランジスタを対象に、図13
〜図24の断面図と図46の平面図とを用いて説明す
る。さらに図47のグラフに本発明の実施例におけるN
型MOSトランジスタの代表的な特性を示す。
る。以下、本発明の半導体装置の構造を形成するための
製造方法を、N型MOSトランジスタを対象に、図13
〜図24の断面図と図46の平面図とを用いて説明す
る。さらに図47のグラフに本発明の実施例におけるN
型MOSトランジスタの代表的な特性を示す。
【0154】図13〜図24は、本発明の半導体装置の
構造を有し導電型がN型のMOSトランジスタの製造方
法を工程順に示す断面図である。さらに図46は本発明
の実施例の製造方法により形成したN型MOSトランジ
スタの平面パターン形状を示す平面図である。さらに図
47は、本発明における半導体装置の製造方法により形
成したN型MOSトランジスタについて、ドレインとウ
ェル間の接合耐圧を素子領域の端部とコンタクトホール
間の距離に対して評価した測定結果を示すグラフであ
る。
構造を有し導電型がN型のMOSトランジスタの製造方
法を工程順に示す断面図である。さらに図46は本発明
の実施例の製造方法により形成したN型MOSトランジ
スタの平面パターン形状を示す平面図である。さらに図
47は、本発明における半導体装置の製造方法により形
成したN型MOSトランジスタについて、ドレインとウ
ェル間の接合耐圧を素子領域の端部とコンタクトホール
間の距離に対して評価した測定結果を示すグラフであ
る。
【0155】まずはじめに図13に示すように、半導体
基板1のPウェル2の形成領域にP型不純物であるボロ
ンを、イオン注入量1013atoms/cm2 程度の条
件でイオン注入法により選択的に添加する。
基板1のPウェル2の形成領域にP型不純物であるボロ
ンを、イオン注入量1013atoms/cm2 程度の条
件でイオン注入法により選択的に添加する。
【0156】その後、窒素雰囲気中における温度114
0℃の熱拡散処理を行うことによって、ボロンを半導体
基板1に拡散させ、Pウェル2を形成する。
0℃の熱拡散処理を行うことによって、ボロンを半導体
基板1に拡散させ、Pウェル2を形成する。
【0157】さらに温度1000℃の酸素雰囲気中にて
酸化処理を行い、膜厚30nmのパッド酸化膜16を半
導体基板1の表面に形成する。
酸化処理を行い、膜厚30nmのパッド酸化膜16を半
導体基板1の表面に形成する。
【0158】つぎに図14に示すように、パッド酸化膜
16上に、反応ガスとしてジクロロシラン(SiH2 C
l2 )とアンモニア(NH3 )とを用いるCVD法によ
り、シリコン窒化膜17を膜厚150nmで形成する。
16上に、反応ガスとしてジクロロシラン(SiH2 C
l2 )とアンモニア(NH3 )とを用いるCVD法によ
り、シリコン窒化膜17を膜厚150nmで形成する。
【0159】つぎにホトレジスト6を回転塗布法により
全面に形成し、所定のホトマスクを用いて露光処理と、
現像処理を行いホトレジスト6を素子領域14上に残存
するようにパターニングする。
全面に形成し、所定のホトマスクを用いて露光処理と、
現像処理を行いホトレジスト6を素子領域14上に残存
するようにパターニングする。
【0160】その後、このパターニングしたホトレジス
ト6をエッチングマスクとして使用し、反応ガスに三フ
ッ化メタン(CHF3 )と六フッ化イオウ(SF6 )と
ヘリウム(He)とを用いるドライエッチング法によ
り、シリコン窒化膜17を素子領域14に形成するよう
パターニングする。
ト6をエッチングマスクとして使用し、反応ガスに三フ
ッ化メタン(CHF3 )と六フッ化イオウ(SF6 )と
ヘリウム(He)とを用いるドライエッチング法によ
り、シリコン窒化膜17を素子領域14に形成するよう
パターニングする。
【0161】つぎに図15に示すように、ホトレジスト
6を除去する。その後、シリコン窒化膜17を耐酸化膜
として用いて、温度1000℃の酸素雰囲気中における
選択酸化処理により、フィールド酸化膜3を膜厚550
nmで形成する。この選択酸化処理の結果、素子領域1
4の周囲領域にフィールド酸化膜3を形成することがで
きる。
6を除去する。その後、シリコン窒化膜17を耐酸化膜
として用いて、温度1000℃の酸素雰囲気中における
選択酸化処理により、フィールド酸化膜3を膜厚550
nmで形成する。この選択酸化処理の結果、素子領域1
4の周囲領域にフィールド酸化膜3を形成することがで
きる。
【0162】つぎに図16に示すように、シリコン窒化
膜17を温度160℃に加熱した熱リン酸(H3 PO
4 )を用いて除去し、さらにシリコン窒化膜17下層の
パッド酸化膜16をバッファードフッ酸(NH4 F+H
F)溶液により除去する。
膜17を温度160℃に加熱した熱リン酸(H3 PO
4 )を用いて除去し、さらにシリコン窒化膜17下層の
パッド酸化膜16をバッファードフッ酸(NH4 F+H
F)溶液により除去する。
【0163】つぎに図17に示すように、素子領域14
の周囲領域にフィールド酸化膜3を形成した半導体基板
1を、温度1000℃の熱酸化処理を行う。この熱酸化
処理によって素子領域14表面にゲート絶縁膜4を、膜
厚20nmで形成することができる。
の周囲領域にフィールド酸化膜3を形成した半導体基板
1を、温度1000℃の熱酸化処理を行う。この熱酸化
処理によって素子領域14表面にゲート絶縁膜4を、膜
厚20nmで形成することができる。
【0164】その後、反応ガスにモノシラン(SiH
4 )を用いるCVD法により、全面に多結晶シリコン膜
5を膜厚350nmで形成する。
4 )を用いるCVD法により、全面に多結晶シリコン膜
5を膜厚350nmで形成する。
【0165】つぎに図18に示すように、全面に導電型
がN型不純物であるリンを、イオン注入量が1016at
oms/cm2 程度の条件でイオン注入法により多結晶
シリコン膜5に添加し、N型MOSトランジスタ形成領
域にN型の不純物を導入した多結晶シリコン膜5を形成
する。
がN型不純物であるリンを、イオン注入量が1016at
oms/cm2 程度の条件でイオン注入法により多結晶
シリコン膜5に添加し、N型MOSトランジスタ形成領
域にN型の不純物を導入した多結晶シリコン膜5を形成
する。
【0166】つぎに図19に示すように、ホトレジスト
6を回転塗布法によって全面に形成し、所定のホトマス
クを用いて露光処理と、現像処理を行い、ホトレジスト
6をゲート電極7の形状にパターニングする。
6を回転塗布法によって全面に形成し、所定のホトマス
クを用いて露光処理と、現像処理を行い、ホトレジスト
6をゲート電極7の形状にパターニングする。
【0167】つぎに図20に示すように、このパターニ
ングしたホトレジスト6をエッチングマスクとし、エッ
チングガスに六フッ化イオウ(SF6 )と塩素(Cl
2 )と二フッ化メタン(CH2 F2 )とを用いて、異方
性エッチングにより多結晶シリコン膜5をエッチングし
てゲート電極7としてパターニングする。
ングしたホトレジスト6をエッチングマスクとし、エッ
チングガスに六フッ化イオウ(SF6 )と塩素(Cl
2 )と二フッ化メタン(CH2 F2 )とを用いて、異方
性エッチングにより多結晶シリコン膜5をエッチングし
てゲート電極7としてパターニングする。
【0168】その後、エッチングマスクとして使用した
ゲート電極7上のホトレジスト6を除去する。
ゲート電極7上のホトレジスト6を除去する。
【0169】つぎに図21に示すように、酸化拡散炉を
用い、温度900℃の酸素雰囲気中にて酸化処理を行
う。この酸化処理の結果、膜厚10nmのマスク酸化膜
8をゲート電極7の表面に形成することができる。
用い、温度900℃の酸素雰囲気中にて酸化処理を行
う。この酸化処理の結果、膜厚10nmのマスク酸化膜
8をゲート電極7の表面に形成することができる。
【0170】その後、ソース・ドレインを形成するため
導電型がN型の不純物層9である砒素をイオン注入エネ
ルギー60KeV、イオン注入量1015atoms/c
m2程度の条件でイオン注入法により、ゲート電極7と
フィールド酸化膜3との整合する半導体基板1の素子領
域14に添加する。
導電型がN型の不純物層9である砒素をイオン注入エネ
ルギー60KeV、イオン注入量1015atoms/c
m2程度の条件でイオン注入法により、ゲート電極7と
フィールド酸化膜3との整合する半導体基板1の素子領
域14に添加する。
【0171】つぎに図22に示すように、ホトレジスト
6を回転塗布法によって全面に形成し、所定のホトマス
クを用いて露光処理と、現像処理を行い、ホトレジスト
6をN型MOSトランジスタの境界領域拡散層15の形
成領域が開口するようにパターニングする。
6を回転塗布法によって全面に形成し、所定のホトマス
クを用いて露光処理と、現像処理を行い、ホトレジスト
6をN型MOSトランジスタの境界領域拡散層15の形
成領域が開口するようにパターニングする。
【0172】このとき図46の平面図に示すように、素
子領域14とフィールド酸化膜3との境界領域で、しか
もゲート電極7に近傍には非形成領域を有する、イオン
注入時の阻止膜としてホトレジスト6を形成する。すな
わち、図46の斜線を描いた領域は、ホトレジスト6に
開口部を形成している。
子領域14とフィールド酸化膜3との境界領域で、しか
もゲート電極7に近傍には非形成領域を有する、イオン
注入時の阻止膜としてホトレジスト6を形成する。すな
わち、図46の斜線を描いた領域は、ホトレジスト6に
開口部を形成している。
【0173】そしてこのホトレジスト6をイオン注入時
の阻止膜として使用して、導電型がN型の不純物導入層
18である砒素を、イオン注入エネルギーが素子領域1
4端部のフィールド酸化膜を突き抜けることが可能な1
20KeVで、さらにイオン注入量1015atoms/
cm2 程度の条件でイオン注入法により添加する。この
とき砒素イオンは、フィールド酸化膜3と素子領域14
との境界領域の鳥の嘴状の膜厚の薄いバーズビークを透
過し、Pウェル2に注入され不純物導入層18を形成す
る。その後、イオン注入時の阻止膜として用いたホトレ
ジスト6を除去する。
の阻止膜として使用して、導電型がN型の不純物導入層
18である砒素を、イオン注入エネルギーが素子領域1
4端部のフィールド酸化膜を突き抜けることが可能な1
20KeVで、さらにイオン注入量1015atoms/
cm2 程度の条件でイオン注入法により添加する。この
とき砒素イオンは、フィールド酸化膜3と素子領域14
との境界領域の鳥の嘴状の膜厚の薄いバーズビークを透
過し、Pウェル2に注入され不純物導入層18を形成す
る。その後、イオン注入時の阻止膜として用いたホトレ
ジスト6を除去する。
【0174】つぎに図23に示すように、反応ガスとし
てモノシラン(SiH4 )とジボラン(B2 H6 )とフ
ォスフィン(PH3 )を用いて、CVD法によってボロ
ンとリンとを含むシリコン酸化膜からなる層間絶縁膜1
0を膜厚500nmで全面に形成する。
てモノシラン(SiH4 )とジボラン(B2 H6 )とフ
ォスフィン(PH3 )を用いて、CVD法によってボロ
ンとリンとを含むシリコン酸化膜からなる層間絶縁膜1
0を膜厚500nmで全面に形成する。
【0175】その後、酸化拡散炉を用い、温度900℃
の窒素雰囲気中にてアニール処理を行う。この熱処理の
結果、図21と図22とを用いて説明した工程にて所定
の領域にイオン注入法により添加した導電型がN型の不
純物層9である砒素と、導電型がN型の不純物導入層1
5である砒素とを同時に活性化させる。
の窒素雰囲気中にてアニール処理を行う。この熱処理の
結果、図21と図22とを用いて説明した工程にて所定
の領域にイオン注入法により添加した導電型がN型の不
純物層9である砒素と、導電型がN型の不純物導入層1
5である砒素とを同時に活性化させる。
【0176】この結果、N型MOSトランジスタのソー
ス・ドレインである導電型がN型の高濃度拡散層11
と、導電型がN型の境界領域拡散層15とを同時に形成
することができる。
ス・ドレインである導電型がN型の高濃度拡散層11
と、導電型がN型の境界領域拡散層15とを同時に形成
することができる。
【0177】つぎに図24に示すように、反応ガスとし
て二フッ化メタン(CH2 F2 )と三フッ化メタン(C
HF3 )を用い、異方性エッチングにより層間絶縁膜1
0の所定の箇所を、ホトレジスト(図示せず)をエッチ
ングマスクに用いてパターニングして、コンタクトホー
ル12を形成する。
て二フッ化メタン(CH2 F2 )と三フッ化メタン(C
HF3 )を用い、異方性エッチングにより層間絶縁膜1
0の所定の箇所を、ホトレジスト(図示せず)をエッチ
ングマスクに用いてパターニングして、コンタクトホー
ル12を形成する。
【0178】その後、アルミニウム合金からなる配線1
3材料をスパッタリング法により全面に形成し、配線1
3形状にパターニングしたホトレジストをエッチングマ
スクに用いてエッチングを行い配線13を形成すること
によりN型MOSトランジスタを完成することができ
る。
3材料をスパッタリング法により全面に形成し、配線1
3形状にパターニングしたホトレジストをエッチングマ
スクに用いてエッチングを行い配線13を形成すること
によりN型MOSトランジスタを完成することができ
る。
【0179】図46の平面図に、以上説明した本発明の
実施例における製造方法を用いて形成したソース・ドレ
インである導電型がN型の高濃度拡散層11と、境界領
域拡散層15とを有するN型MOSトランジスタの平面
パターン形状を示す。
実施例における製造方法を用いて形成したソース・ドレ
インである導電型がN型の高濃度拡散層11と、境界領
域拡散層15とを有するN型MOSトランジスタの平面
パターン形状を示す。
【0180】図46では、破線がフィールド酸化膜3の
端部を示し、その破線の周囲の実線が素子領域14をそ
れぞれ示す。さらにXに相当する値が、ドレインとウェ
ル間の接合耐圧の評価に際し基準となる素子領域14端
部とコンタクトホール12とのあいだの距離を示す。な
お、図46につけた符号は、図13から図24と同一箇
所には同一符号をつけている。
端部を示し、その破線の周囲の実線が素子領域14をそ
れぞれ示す。さらにXに相当する値が、ドレインとウェ
ル間の接合耐圧の評価に際し基準となる素子領域14端
部とコンタクトホール12とのあいだの距離を示す。な
お、図46につけた符号は、図13から図24と同一箇
所には同一符号をつけている。
【0181】図47のグラフに、図13から図24と図
46を用いて説明した本発明の実施例を用いるN型MO
Sトランジスタにおける、素子領域14の端部とコンタ
クトホール12間の距離に対するドレインとウェル間の
接合耐圧の変化を示す。
46を用いて説明した本発明の実施例を用いるN型MO
Sトランジスタにおける、素子領域14の端部とコンタ
クトホール12間の距離に対するドレインとウェル間の
接合耐圧の変化を示す。
【0182】この図47グラフは、横軸がN型MOSト
ランジスタの素子領域14端部とコンタクトホール12
間の距離、すなわち図46の距離Xに相当する値を示
し、縦軸がN型MOSトランジスタのドレインとウェル
間接合耐圧を示す。
ランジスタの素子領域14端部とコンタクトホール12
間の距離、すなわち図46の距離Xに相当する値を示
し、縦軸がN型MOSトランジスタのドレインとウェル
間接合耐圧を示す。
【0183】図47のグラフに示すように、図13から
図24と図46を用いて説明した本発明の実施例を用い
るN型MOSトランジスタでは、従来の技術において問
題となっているN型MOSトランジスタに関するドレイ
ンとウェル間の接合耐圧の素子領域の端部とコンタクト
ホール間の距離に対する依存性は発生していない。
図24と図46を用いて説明した本発明の実施例を用い
るN型MOSトランジスタでは、従来の技術において問
題となっているN型MOSトランジスタに関するドレイ
ンとウェル間の接合耐圧の素子領域の端部とコンタクト
ホール間の距離に対する依存性は発生していない。
【0184】これは、本発明の半導体装置およびその製
造方法で設ける導電型がN型の境界領域拡散層15を、
フィールド酸化膜3の端部の酸化膜厚の薄いバーズビー
ク下部領域に形成しているためである。
造方法で設ける導電型がN型の境界領域拡散層15を、
フィールド酸化膜3の端部の酸化膜厚の薄いバーズビー
ク下部領域に形成しているためである。
【0185】これによってN型MOSトランジスタに関
するドレインとウェル間接合耐圧の素子領域端部とコン
タクトホール間距離に対する依存性は、大幅に改善され
ているのである。
するドレインとウェル間接合耐圧の素子領域端部とコン
タクトホール間距離に対する依存性は、大幅に改善され
ているのである。
【0186】なお以上図13から図24と図46を用い
て説明した実施例では、半導体基板1上にPウェル2を
形成し、ソース・ドレインである導電型がN型の高濃度
拡散層11と、導電型がN型の境界領域拡散層15とを
有するN型MOSトランジスタを形成している。
て説明した実施例では、半導体基板1上にPウェル2を
形成し、ソース・ドレインである導電型がN型の高濃度
拡散層11と、導電型がN型の境界領域拡散層15とを
有するN型MOSトランジスタを形成している。
【0187】しかしながら、導電型がP型の半導体基板
上に直接ソース・ドレインである導電型がN型の高濃度
拡散層と境界領域拡散層を有するN型MOSトランジス
タを形成しても、本発明の第2の実施例と同様の効果が
得られることを発明者は確認している。
上に直接ソース・ドレインである導電型がN型の高濃度
拡散層と境界領域拡散層を有するN型MOSトランジス
タを形成しても、本発明の第2の実施例と同様の効果が
得られることを発明者は確認している。
【0188】さらに図13から図24と図46とを用い
て説明した本発明の実施例では、半導体基板1上にPウ
ェル2を形成し、ソース・ドレインである導電型がN型
の高濃度拡散層11と、導電型がN型の境界領域拡散層
15とを有するN型MOSトランジスタを形成してい
る。
て説明した本発明の実施例では、半導体基板1上にPウ
ェル2を形成し、ソース・ドレインである導電型がN型
の高濃度拡散層11と、導電型がN型の境界領域拡散層
15とを有するN型MOSトランジスタを形成してい
る。
【0189】しかしながら、半導体基板1上に薄い不純
物濃度のN型拡散層(Nウェル)を形成し、ソース・ド
レインである導電型がP型の高濃度拡散層と境界領域拡
散層を有するP型MOSトランジスタを形成しても、以
上の説明した本発明の実施例と同様の効果が得られるこ
とを発明者は確認している。
物濃度のN型拡散層(Nウェル)を形成し、ソース・ド
レインである導電型がP型の高濃度拡散層と境界領域拡
散層を有するP型MOSトランジスタを形成しても、以
上の説明した本発明の実施例と同様の効果が得られるこ
とを発明者は確認している。
【0190】さらにまた図13から図24と図46とを
用いて説明した実施例では、半導体基板1上にPウェル
2を形成し、ソース・ドレインである導電型がN型の高
濃度拡散層11と、導電型がN型の境界領域拡散層15
とを有するN型MOSトランジスタを形成している。
用いて説明した実施例では、半導体基板1上にPウェル
2を形成し、ソース・ドレインである導電型がN型の高
濃度拡散層11と、導電型がN型の境界領域拡散層15
とを有するN型MOSトランジスタを形成している。
【0191】しかしながら、導電型がN型の半導体基板
上に直接ソース・ドレインである導電型がP型の高濃度
拡散層と境界領域拡散層を有するP型MOSトランジス
タを形成しても、以上説明した本発明の実施例と同様の
効果が得られることを発明者は確認している。
上に直接ソース・ドレインである導電型がP型の高濃度
拡散層と境界領域拡散層を有するP型MOSトランジス
タを形成しても、以上説明した本発明の実施例と同様の
効果が得られることを発明者は確認している。
【0192】さらに図13から図24と図46とを用い
て説明した本発明の実施例の説明においては、ホトレジ
ストの形成とそのパターニングとこのパターニングした
ホトレジストをエッチングマスクに用いてエッチングを
行う一連の処理工程であるホトエッチング処理によりゲ
ート電極7をパターニングした後、温度900℃の酸素
雰囲気中にて酸化処理を行い、ゲート電極7の表面にマ
スク酸化膜8を形成している。
て説明した本発明の実施例の説明においては、ホトレジ
ストの形成とそのパターニングとこのパターニングした
ホトレジストをエッチングマスクに用いてエッチングを
行う一連の処理工程であるホトエッチング処理によりゲ
ート電極7をパターニングした後、温度900℃の酸素
雰囲気中にて酸化処理を行い、ゲート電極7の表面にマ
スク酸化膜8を形成している。
【0193】しかしながら、このマスク酸化膜8の形成
工程を削除しマスク酸化膜8をゲート電極7表面に形成
しなくても、以上説明した本発明の実施例と同様の効果
が得られる。
工程を削除しマスク酸化膜8をゲート電極7表面に形成
しなくても、以上説明した本発明の実施例と同様の効果
が得られる。
【0194】さらにまた図13から図24と図46とを
用いて説明した実施例の説明では、酸化拡散炉を用いる
窒素雰囲気中のアニール処理を行うことによって、ソー
ス・ドレインである導電型がN型の高濃度拡散層11と
境界領域拡散層15とを形成している。
用いて説明した実施例の説明では、酸化拡散炉を用いる
窒素雰囲気中のアニール処理を行うことによって、ソー
ス・ドレインである導電型がN型の高濃度拡散層11と
境界領域拡散層15とを形成している。
【0195】しかしながら、この酸化拡散炉の代わり
に、ランプアニール装置を用いる短時間のアニール処理
にて、ソース・ドレインである導電型がN型の高濃度拡
散層と境界領域拡散層とを形成しても、以上説明した本
発明の実施例と同様の効果が得られる。
に、ランプアニール装置を用いる短時間のアニール処理
にて、ソース・ドレインである導電型がN型の高濃度拡
散層と境界領域拡散層とを形成しても、以上説明した本
発明の実施例と同様の効果が得られる。
【0196】つぎに以上の説明と異なる実施例を説明す
る。以下、本発明の半導体装置の構造を形成するための
製造方法を、N型MOSトランジスタを対象に、図25
から図35の断面図と図48の平面図とを用いて本発明
の実施例として説明する。さらに図49のグラフに本発
明の実施例におけるN型MOSトランジスタの代表的な
特性を示す。
る。以下、本発明の半導体装置の構造を形成するための
製造方法を、N型MOSトランジスタを対象に、図25
から図35の断面図と図48の平面図とを用いて本発明
の実施例として説明する。さらに図49のグラフに本発
明の実施例におけるN型MOSトランジスタの代表的な
特性を示す。
【0197】図25から図35は、本発明の実施例にお
ける半導体装置の構造を有し導電型がN型のMOSトラ
ンジスタの製造方法を工程順に示す断面図である。さら
に図48は本発明の実施例の製造方法により形成したN
型MOSトランジスタの平面パターン形状を示す平面図
である。さらに図49は、本発明における半導体装置の
製造方法により形成したN型MOSトランジスタについ
て、ドレインとウェル間の接合耐圧を素子領域の端部と
コンタクトホール間の距離に対して評価した測定結果を
示すグラフである。
ける半導体装置の構造を有し導電型がN型のMOSトラ
ンジスタの製造方法を工程順に示す断面図である。さら
に図48は本発明の実施例の製造方法により形成したN
型MOSトランジスタの平面パターン形状を示す平面図
である。さらに図49は、本発明における半導体装置の
製造方法により形成したN型MOSトランジスタについ
て、ドレインとウェル間の接合耐圧を素子領域の端部と
コンタクトホール間の距離に対して評価した測定結果を
示すグラフである。
【0198】まずはじめに図25に示すように、半導体
基板1のPウェル2の形成領域に、導電型がP型不純物
であるボロンを、イオン注入量1013atoms/cm
2 程度の条件でイオン注入法により選択的に添加する。
基板1のPウェル2の形成領域に、導電型がP型不純物
であるボロンを、イオン注入量1013atoms/cm
2 程度の条件でイオン注入法により選択的に添加する。
【0199】その後、窒素雰囲気中における温度114
0℃の熱拡散処理を行う。この熱処理によって、ボロン
を半導体基板1に拡散させ、Pウェル2を形成する。
0℃の熱拡散処理を行う。この熱処理によって、ボロン
を半導体基板1に拡散させ、Pウェル2を形成する。
【0200】さらに温度1000℃の酸素雰囲気中にて
酸化処理を行い、膜厚30nmのパッド酸化膜16を半
導体基板1表面に形成する。
酸化処理を行い、膜厚30nmのパッド酸化膜16を半
導体基板1表面に形成する。
【0201】つぎに図26に示すように、パッド酸化膜
16上に、反応ガスとしてジクロロシラン(SiH2 C
l2 )とアンモニア(NH3 )とを用いるCVD法によ
り、シリコン窒化膜17を膜厚150nmで全面に形成
する。
16上に、反応ガスとしてジクロロシラン(SiH2 C
l2 )とアンモニア(NH3 )とを用いるCVD法によ
り、シリコン窒化膜17を膜厚150nmで全面に形成
する。
【0202】つぎにホトレジスト6を回転塗布法により
全面に形成し、所定のホトマスクを用いて露光処理と、
現像処理を行いホトレジスト6を素子領域14上に残存
するようにパターニングする。
全面に形成し、所定のホトマスクを用いて露光処理と、
現像処理を行いホトレジスト6を素子領域14上に残存
するようにパターニングする。
【0203】その後、このパターニングしたホトレジス
ト6をエッチングマスクとして使用し、反応ガスに三フ
ッ化メタン(CHF3 )と六フッ化イオウ(SF6 )と
ヘリウム(He)とを用いるドライエッチング法によ
り、シリコン窒化膜17を素子領域14に形成するよう
にパターニングする。
ト6をエッチングマスクとして使用し、反応ガスに三フ
ッ化メタン(CHF3 )と六フッ化イオウ(SF6 )と
ヘリウム(He)とを用いるドライエッチング法によ
り、シリコン窒化膜17を素子領域14に形成するよう
にパターニングする。
【0204】つぎに図27に示すように、ホトレジスト
6を除去する。その後、シリコン窒化膜17を耐酸化膜
として用い、温度1000℃の酸素雰囲気中における選
択酸化処理により、フィールド酸化膜3を膜厚550n
mで形成する。この選択酸化の結果、素子領域14の周
囲にフィールド酸化膜3を形成することができる。
6を除去する。その後、シリコン窒化膜17を耐酸化膜
として用い、温度1000℃の酸素雰囲気中における選
択酸化処理により、フィールド酸化膜3を膜厚550n
mで形成する。この選択酸化の結果、素子領域14の周
囲にフィールド酸化膜3を形成することができる。
【0205】つぎに図28に示すように、シリコン窒化
膜17を温度160℃に加熱した熱リン酸(H3 PO
4 )を用いて除去する。ここではパッド酸化膜16は素
子領域14上に残存させておく。
膜17を温度160℃に加熱した熱リン酸(H3 PO
4 )を用いて除去する。ここではパッド酸化膜16は素
子領域14上に残存させておく。
【0206】その後、ホトレジスト6を回転塗布法によ
り全面に形成し、所定のホトマスクを用いて露光処理
と、現像処理を行い、ホトレジスト6をN型MOSトラ
ンジスタの境界領域拡散層の形成領域が開口するように
パターニングする。
り全面に形成し、所定のホトマスクを用いて露光処理
と、現像処理を行い、ホトレジスト6をN型MOSトラ
ンジスタの境界領域拡散層の形成領域が開口するように
パターニングする。
【0207】このとき図48の平面図に示すように、素
子領域14とフィールド酸化膜3との境界領域で、しか
も後に形成するゲート電極7の近傍には非形成領域を有
するイオン注入時の阻止膜としてホトレジスト6を形成
する。
子領域14とフィールド酸化膜3との境界領域で、しか
も後に形成するゲート電極7の近傍には非形成領域を有
するイオン注入時の阻止膜としてホトレジスト6を形成
する。
【0208】すなわち、図48の斜線を描いた領域は、
ホトレジスト6に開口部を形成し、この開口部が境界領
域拡散層15の形成領域に対応している。
ホトレジスト6に開口部を形成し、この開口部が境界領
域拡散層15の形成領域に対応している。
【0209】そしてこのホトレジスト6をイオン注入時
の阻止膜として用いて、導電型がN型の不純物導入層1
8である砒素を、イオン注入エネルギー60KeV、イ
オン注入量1015atoms/cm2 程度の条件でイオ
ン注入法により、フィールド酸化膜3のバーズビーク近
傍領域に添加する。このとき砒素イオンは、フィールド
酸化膜3と素子領域14との境界領域の鳥の嘴状の膜厚
の薄いバーズビークを透過し、Pウェル2に注入され不
純物導入層18を形成する。
の阻止膜として用いて、導電型がN型の不純物導入層1
8である砒素を、イオン注入エネルギー60KeV、イ
オン注入量1015atoms/cm2 程度の条件でイオ
ン注入法により、フィールド酸化膜3のバーズビーク近
傍領域に添加する。このとき砒素イオンは、フィールド
酸化膜3と素子領域14との境界領域の鳥の嘴状の膜厚
の薄いバーズビークを透過し、Pウェル2に注入され不
純物導入層18を形成する。
【0210】その後、イオン注入時の阻止膜として用い
たホトレジスト6を除去する。さらにその後、パッド酸
化膜16をバッファードフッ酸溶液(NH4 F+HF)
を用いて除去する。
たホトレジスト6を除去する。さらにその後、パッド酸
化膜16をバッファードフッ酸溶液(NH4 F+HF)
を用いて除去する。
【0211】つぎに図29に示すように、素子領域14
の周囲領域にフィールド酸化膜3を形成した半導体基板
1上に、温度1000℃の熱酸化処理をおこなう。この
熱酸化を行うことによって、素子領域14の表面にゲー
ト絶縁膜4を膜厚20nmで形成する。
の周囲領域にフィールド酸化膜3を形成した半導体基板
1上に、温度1000℃の熱酸化処理をおこなう。この
熱酸化を行うことによって、素子領域14の表面にゲー
ト絶縁膜4を膜厚20nmで形成する。
【0212】そして、このゲート絶縁膜4の形成と同時
に、図28を用いて説明した工程にてフィールド酸化膜
3のバーズビーク近傍領域に、イオン注入法により添加
した導電型がN型の不純物導入層18である砒素を活性
化および拡散させる。
に、図28を用いて説明した工程にてフィールド酸化膜
3のバーズビーク近傍領域に、イオン注入法により添加
した導電型がN型の不純物導入層18である砒素を活性
化および拡散させる。
【0213】この結果、導電型がN型の境界領域拡散層
15を、ゲート絶縁膜4の形成と同時に形成することが
できる。
15を、ゲート絶縁膜4の形成と同時に形成することが
できる。
【0214】つぎに図30に示すように、反応ガスとし
てモノシラン(SiH4 )を用いるCVD法により、全
面に多結晶シリコン膜5を膜厚350nmで形成する。
てモノシラン(SiH4 )を用いるCVD法により、全
面に多結晶シリコン膜5を膜厚350nmで形成する。
【0215】その後、全面に導電型がN型不純物である
リンを1016atoms/cm2 程度のイオン注入量条
件でイオン注入法により多結晶シリコン膜5に添加し
て、N型の不純物を導入した多結晶シリコン膜5を形成
する。
リンを1016atoms/cm2 程度のイオン注入量条
件でイオン注入法により多結晶シリコン膜5に添加し
て、N型の不純物を導入した多結晶シリコン膜5を形成
する。
【0216】つぎに図31に示すように、ホトレジスト
6を回転塗布法により多結晶シリコン膜5上の全面に形
成し、所定のホトマスクを用いて露光処理と、現像処理
とを行い、ホトレジスト6をゲート電極7の形状にパタ
ーニングする。
6を回転塗布法により多結晶シリコン膜5上の全面に形
成し、所定のホトマスクを用いて露光処理と、現像処理
とを行い、ホトレジスト6をゲート電極7の形状にパタ
ーニングする。
【0217】つぎに図32に示すように、このパターニ
ングしたホトレジスト6をエッチングマスクとして使用
し、エッチングガスとして六フッ化イオウ(SF6 )と
塩素(Cl2 )と二フッ化メタン(CH2 F2 )とを用
いて、異方性エッチングにより多結晶シリコン膜5をエ
ッチングしてゲート電極7としてパターニングする。
ングしたホトレジスト6をエッチングマスクとして使用
し、エッチングガスとして六フッ化イオウ(SF6 )と
塩素(Cl2 )と二フッ化メタン(CH2 F2 )とを用
いて、異方性エッチングにより多結晶シリコン膜5をエ
ッチングしてゲート電極7としてパターニングする。
【0218】その後、エッチングマスクとして使用した
ゲート電極7上のホトレジスト6を除去する。
ゲート電極7上のホトレジスト6を除去する。
【0219】つぎに図33に示すように、ソース・ドレ
インを形成するために、導電型がN型の不純物層9とな
る砒素をイオン注入エネルギー60KeVで、イオン注
入量1015atoms/cm2 程度の条件でイオン注入
法により、ゲート電極7とフィールド酸化膜3との整合
する半導体基板1の素子領域14に添加する。
インを形成するために、導電型がN型の不純物層9とな
る砒素をイオン注入エネルギー60KeVで、イオン注
入量1015atoms/cm2 程度の条件でイオン注入
法により、ゲート電極7とフィールド酸化膜3との整合
する半導体基板1の素子領域14に添加する。
【0220】つぎに図34に示すように、反応ガスとし
てモノシラン(SiH4 )とジボラン(B2 H6 )とフ
ォスフィン(PH3 )を用い、CVD法によりリンとボ
ロンとを含むシリコン酸化膜からなる層間絶縁膜10を
膜厚500nmで全面に形成する。
てモノシラン(SiH4 )とジボラン(B2 H6 )とフ
ォスフィン(PH3 )を用い、CVD法によりリンとボ
ロンとを含むシリコン酸化膜からなる層間絶縁膜10を
膜厚500nmで全面に形成する。
【0221】その後、拡散炉を用いて、温度900℃の
窒素雰囲気中にてアニール処理を行い、図33を用いて
説明した工程にて、ゲート電極7に整合する領域にイオ
ン注入法により添加した導電型がN型の不純物層9であ
る砒素を活性化させる。この結果、N型MOSトランジ
スタのソース・ドレインである、導電型がN型の高濃度
拡散層11を形成する。
窒素雰囲気中にてアニール処理を行い、図33を用いて
説明した工程にて、ゲート電極7に整合する領域にイオ
ン注入法により添加した導電型がN型の不純物層9であ
る砒素を活性化させる。この結果、N型MOSトランジ
スタのソース・ドレインである、導電型がN型の高濃度
拡散層11を形成する。
【0222】ここで温度900℃の窒素雰囲気中のアニ
ール処理では、ソース・ドレインを構成するための導電
型がN型の不純物層9の不純物イオンである砒素はほと
んど拡散しない。
ール処理では、ソース・ドレインを構成するための導電
型がN型の不純物層9の不純物イオンである砒素はほと
んど拡散しない。
【0223】つぎに図35に示すように、反応ガスとし
て二フッ化メタン(CH2 F2 )と三フッ化メタン(C
HF3 )とを用い、異方性エッチングにより層間絶縁膜
10の所定の箇所を、ホトレジスト(図示せず)をエッ
チングマスクに用いてパターニングして、コンタクトホ
ール12を形成する。
て二フッ化メタン(CH2 F2 )と三フッ化メタン(C
HF3 )とを用い、異方性エッチングにより層間絶縁膜
10の所定の箇所を、ホトレジスト(図示せず)をエッ
チングマスクに用いてパターニングして、コンタクトホ
ール12を形成する。
【0224】その後、配線材料としてアルミニウム合金
をスパッタリング法により全面に形成する。さらに、配
線13形状にパターニングしたホトレジストをエッチン
グマスクとして用い、反応ガスとして塩素(Cl2 )と
三塩化ホウ素(BCl3 )とを用いて、異方性エッチン
グによりアルミニウム合金の所定の箇所をパターニング
して、配線13を形成する。この結果、N型MOSトラ
ンジスタを完成することができる。
をスパッタリング法により全面に形成する。さらに、配
線13形状にパターニングしたホトレジストをエッチン
グマスクとして用い、反応ガスとして塩素(Cl2 )と
三塩化ホウ素(BCl3 )とを用いて、異方性エッチン
グによりアルミニウム合金の所定の箇所をパターニング
して、配線13を形成する。この結果、N型MOSトラ
ンジスタを完成することができる。
【0225】図48の平面図に、以上図25から図35
を用いて説明した本発明の実施例における製造方法を用
いて形成したソース・ドレインである導電型がN型の高
濃度拡散層11と、境界領域拡散層15とを有するN型
MOSトランジスタの平面パターン形状を示す。
を用いて説明した本発明の実施例における製造方法を用
いて形成したソース・ドレインである導電型がN型の高
濃度拡散層11と、境界領域拡散層15とを有するN型
MOSトランジスタの平面パターン形状を示す。
【0226】すなわち境界領域拡散層15は、フィール
ド酸化膜3と素子領域14との境界領域で、しかもゲー
ト電極7の近傍領域には非形成領域を形成するような平
面パターン形状とする。
ド酸化膜3と素子領域14との境界領域で、しかもゲー
ト電極7の近傍領域には非形成領域を形成するような平
面パターン形状とする。
【0227】図48では、破線がフィールド酸化膜3の
端部を示し、その破線の周囲の実線の内側が素子領域1
4を示す。さらにXに相当する値が、ドレインとウェル
間の接合耐圧の評価に際し基準となる素子領域14端部
とコンタクトホール12とのあいだの距離を示す。な
お、図48につけた符号は、図25から図35と同一箇
所には同一符号をつけている。
端部を示し、その破線の周囲の実線の内側が素子領域1
4を示す。さらにXに相当する値が、ドレインとウェル
間の接合耐圧の評価に際し基準となる素子領域14端部
とコンタクトホール12とのあいだの距離を示す。な
お、図48につけた符号は、図25から図35と同一箇
所には同一符号をつけている。
【0228】図49のグラフに、以上図25から図35
と図48を用いて説明した本発明の実施例を用いるN型
MOSトランジスタにおける、素子領域14の端部とコ
ンタクトホール12間の距離に対するドレインとウェル
間の接合耐圧の変化を示す。
と図48を用いて説明した本発明の実施例を用いるN型
MOSトランジスタにおける、素子領域14の端部とコ
ンタクトホール12間の距離に対するドレインとウェル
間の接合耐圧の変化を示す。
【0229】この図49のグラフは、横軸がN型MOS
トランジスタの素子領域14端部とコンタクトホール1
2間の距離、すなわち図48の距離Xに相当する値を示
し、縦軸がN型MOSトランジスタのドレインとウェル
間接合耐圧を示す。
トランジスタの素子領域14端部とコンタクトホール1
2間の距離、すなわち図48の距離Xに相当する値を示
し、縦軸がN型MOSトランジスタのドレインとウェル
間接合耐圧を示す。
【0230】図49のグラフに示すように、本発明の実
施例を用いて形成したN型MOSトランジスタでは、従
来の技術において問題となっているN型MOSトランジ
スタに関するドレインとウェル間の接合耐圧の素子領域
の端部とコンタクトホール間の距離に対する依存性は発
生していない。
施例を用いて形成したN型MOSトランジスタでは、従
来の技術において問題となっているN型MOSトランジ
スタに関するドレインとウェル間の接合耐圧の素子領域
の端部とコンタクトホール間の距離に対する依存性は発
生していない。
【0231】これは、本発明の半導体装置の製造方法で
設ける導電型がN型の境界領域拡散層15は図35の断
面図に示すように、フィールド酸化膜3の端部の酸化膜
厚の薄いバーズビーク下部領域に形成しているためであ
る。
設ける導電型がN型の境界領域拡散層15は図35の断
面図に示すように、フィールド酸化膜3の端部の酸化膜
厚の薄いバーズビーク下部領域に形成しているためであ
る。
【0232】したがって、コンタクトホール12がずれ
て形成されても、配線13は境界領域拡散層15に接続
し、Pウェル2と配線13とが接続することはない。
て形成されても、配線13は境界領域拡散層15に接続
し、Pウェル2と配線13とが接続することはない。
【0233】これによってN型MOSトランジスタに関
するドレインとウェル間接合耐圧の素子領域端部とコン
タクトホール間距離に対する依存性は、大幅に改善され
ているのである。
するドレインとウェル間接合耐圧の素子領域端部とコン
タクトホール間距離に対する依存性は、大幅に改善され
ているのである。
【0234】なお以上の図25から図35と図48を用
いて説明した本発明の実施例では、半導体基板1上にP
ウェル2を形成し、ソース・ドレインである導電型がN
型の高濃度拡散層11と、導電型がN型の境界領域拡散
層15とを有するN型MOSトランジスタを形成してい
る。
いて説明した本発明の実施例では、半導体基板1上にP
ウェル2を形成し、ソース・ドレインである導電型がN
型の高濃度拡散層11と、導電型がN型の境界領域拡散
層15とを有するN型MOSトランジスタを形成してい
る。
【0235】しかしながら、導電型がP型の半導体基板
上に直接ソース・ドレインである導電型がN型の高濃度
拡散層と境界領域拡散層を有するN型MOSトランジス
タを形成しても、以上説明した本発明の実施例と同様の
効果が得られることを発明者は確認している。
上に直接ソース・ドレインである導電型がN型の高濃度
拡散層と境界領域拡散層を有するN型MOSトランジス
タを形成しても、以上説明した本発明の実施例と同様の
効果が得られることを発明者は確認している。
【0236】さらに図25から図35と図48を用いて
説明した実施例では、半導体基板1上にPウェル2を形
成し、ソース・ドレインである導電型がN型の高濃度拡
散層11と、導電型がN型の境界領域拡散層15とを有
するN型MOSトランジスタを形成している。
説明した実施例では、半導体基板1上にPウェル2を形
成し、ソース・ドレインである導電型がN型の高濃度拡
散層11と、導電型がN型の境界領域拡散層15とを有
するN型MOSトランジスタを形成している。
【0237】しかしながら、半導体基板1上にNウェル
を形成し、ソース・ドレインである導電型がP型の高濃
度拡散層と、導電型がP型の境界領域拡散層とを有する
P型MOSトランジスタを形成しても、以上説明した本
発明の実施例と同様の効果が得られることを発明者は確
認している。
を形成し、ソース・ドレインである導電型がP型の高濃
度拡散層と、導電型がP型の境界領域拡散層とを有する
P型MOSトランジスタを形成しても、以上説明した本
発明の実施例と同様の効果が得られることを発明者は確
認している。
【0238】さらにまた図25から図35と図48を用
いて説明した本発明の実施例では、半導体基板1上にP
ウェル2を形成し、ソース・ドレインである導電型がN
型の高濃度拡散層11と、導電型がN型の境界領域拡散
層15とを有するN型MOSトランジスタを形成してい
る。
いて説明した本発明の実施例では、半導体基板1上にP
ウェル2を形成し、ソース・ドレインである導電型がN
型の高濃度拡散層11と、導電型がN型の境界領域拡散
層15とを有するN型MOSトランジスタを形成してい
る。
【0239】しかしながら、導電型がN型の半導体基板
上に直接ソース・ドレインである導電型がP型の高濃度
拡散層と境界領域拡散層を有するP型MOSトランジス
タを形成しても、以上説明した本発明の実施例と同様の
効果が得られることを発明者は確認している。
上に直接ソース・ドレインである導電型がP型の高濃度
拡散層と境界領域拡散層を有するP型MOSトランジス
タを形成しても、以上説明した本発明の実施例と同様の
効果が得られることを発明者は確認している。
【0240】さらに本発明の図25から図35と図48
を用いて説明した実施例の説明においては、図28に示
すように選択酸化処理の耐酸化膜であるシリコン窒化膜
16除去後、パッド酸化膜16をバッファ被膜として使
用し、不純物導入層18である砒素をイオン注入法によ
り添加している。
を用いて説明した実施例の説明においては、図28に示
すように選択酸化処理の耐酸化膜であるシリコン窒化膜
16除去後、パッド酸化膜16をバッファ被膜として使
用し、不純物導入層18である砒素をイオン注入法によ
り添加している。
【0241】しかしながら、パッド酸化膜16を除去
後、シリコン窒化膜17の残渣の除去を目的としたホワ
イトリボン酸化膜を形成し、このホワイトリボン酸化膜
をバッファ被膜として使用して、不純物導入層18であ
る砒素をイオン注入法により添加しても、以上説明した
本発明の実施例と同様の効果が得られる。
後、シリコン窒化膜17の残渣の除去を目的としたホワ
イトリボン酸化膜を形成し、このホワイトリボン酸化膜
をバッファ被膜として使用して、不純物導入層18であ
る砒素をイオン注入法により添加しても、以上説明した
本発明の実施例と同様の効果が得られる。
【0242】ホワイトリボンとは、図27に示す選択酸
化処理工程おいて、フィールド酸化膜3の形成時に耐酸
化膜として用いるシリコン窒化膜17の窒素成分が、フ
ィールド酸化膜3の形成時にシリコンからなる半導体基
板1と反応して形成されるシリコン窒化膜を指してい
る。
化処理工程おいて、フィールド酸化膜3の形成時に耐酸
化膜として用いるシリコン窒化膜17の窒素成分が、フ
ィールド酸化膜3の形成時にシリコンからなる半導体基
板1と反応して形成されるシリコン窒化膜を指してい
る。
【0243】そして、パッド酸化膜16の除去するため
のフッ化アンモニウム(NH4 F)とフッ酸(HF)と
の混合溶液からなるバッファードフッ酸溶液では、シリ
コン窒化膜からなるホワイトリボンをエッチング除去す
ることはできない。したがって、パッド酸化膜16のエ
ッチング除去と同時にこのホワイトリボンを除去するこ
とはできない。
のフッ化アンモニウム(NH4 F)とフッ酸(HF)と
の混合溶液からなるバッファードフッ酸溶液では、シリ
コン窒化膜からなるホワイトリボンをエッチング除去す
ることはできない。したがって、パッド酸化膜16のエ
ッチング除去と同時にこのホワイトリボンを除去するこ
とはできない。
【0244】このホワイトリボンが残った状態でゲート
絶縁膜4を形成すると、ゲート絶縁膜4のシリコン酸化
膜中に、このゲート絶縁膜4とは膜質の異なるシリコン
窒化膜が混在することになるから、MOSトランジスタ
の閾値電圧を精度よく制御することは困難となる。
絶縁膜4を形成すると、ゲート絶縁膜4のシリコン酸化
膜中に、このゲート絶縁膜4とは膜質の異なるシリコン
窒化膜が混在することになるから、MOSトランジスタ
の閾値電圧を精度よく制御することは困難となる。
【0245】ホワイトリボン酸化膜は、酸化拡散炉を用
いて酸素雰囲気中にて形成する膜厚200nm程度のシ
リコン酸化膜である。ここでこのホワイトリボン酸化膜
の形成条件は、酸化温度は1000℃、酸化時間は30
分である。
いて酸素雰囲気中にて形成する膜厚200nm程度のシ
リコン酸化膜である。ここでこのホワイトリボン酸化膜
の形成条件は、酸化温度は1000℃、酸化時間は30
分である。
【0246】ホワイトリボン酸化膜はホワイトリボンを
包み込むようにシリコンを酸化して形成されることか
ら、ホワイトリボン酸化膜を除去することによりホワイ
トリボンを除去することが可能となる。
包み込むようにシリコンを酸化して形成されることか
ら、ホワイトリボン酸化膜を除去することによりホワイ
トリボンを除去することが可能となる。
【0247】このホワイトリボンの発生頻度は、フィー
ルド酸化膜3の形成条件により大きく異なるが、パッド
酸化膜16を除去後、ホワイトリボンの発生が見られな
ければなければ、とくに行う必要はない。
ルド酸化膜3の形成条件により大きく異なるが、パッド
酸化膜16を除去後、ホワイトリボンの発生が見られな
ければなければ、とくに行う必要はない。
【0248】さらにまた前述の本発明の図25から図3
5と図48を用いて説明した実施例の説明では、図28
と図29とに示すように、シリコン窒化膜17除去後、
パッド酸化膜16をバッファ被膜として使用し、不純物
導入層18である砒素をイオン注入法により添加し、ゲ
ート絶縁膜4の形成と同時に境界領域拡散層15を形成
している。
5と図48を用いて説明した実施例の説明では、図28
と図29とに示すように、シリコン窒化膜17除去後、
パッド酸化膜16をバッファ被膜として使用し、不純物
導入層18である砒素をイオン注入法により添加し、ゲ
ート絶縁膜4の形成と同時に境界領域拡散層15を形成
している。
【0249】しかしながら、図28を用いて説明した不
純物導入層18形成工程において、パッド酸化膜16を
バッファ被膜として不純物導入層18である砒素イオン
注入法による添加を行なわなくてもよい。
純物導入層18形成工程において、パッド酸化膜16を
バッファ被膜として不純物導入層18である砒素イオン
注入法による添加を行なわなくてもよい。
【0250】このパッド酸化膜16をバッファ被膜とし
て使用しないで不純物導入層18を形成する製造方法
を、図36の断面図を用いて説明する。
て使用しないで不純物導入層18を形成する製造方法
を、図36の断面図を用いて説明する。
【0251】すなわち図36に示すように、ゲート絶縁
膜4とゲート電極7を形成した後、ホトレジスト6を回
転塗布法により全面に形成し、所定のホトマスクを用い
て露光処理と、現像処理を行いホトレジスト6を、N型
MOSトランジスタの境界領域拡散層15の形成領域が
開口するようにパターニングする。
膜4とゲート電極7を形成した後、ホトレジスト6を回
転塗布法により全面に形成し、所定のホトマスクを用い
て露光処理と、現像処理を行いホトレジスト6を、N型
MOSトランジスタの境界領域拡散層15の形成領域が
開口するようにパターニングする。
【0252】この境界領域拡散層15のパターン形状
は、図48の平面図の斜線を描いた領域に開口部を形成
するように、フィールド酸化膜3と素子領域14との境
界領域で、しかもゲート電極7の近傍には非形成領域を
形成するような平面パターン形状とする。
は、図48の平面図の斜線を描いた領域に開口部を形成
するように、フィールド酸化膜3と素子領域14との境
界領域で、しかもゲート電極7の近傍には非形成領域を
形成するような平面パターン形状とする。
【0253】そしてこのホトレジスト6をイオン注入の
阻止膜として使用し、不純物導入層18である砒素をイ
オン注入法により添加する。このとき砒素イオンは、フ
ィールド酸化膜3と素子領域14との境界領域の鳥の嘴
状の膜厚の薄いバーズビークを透過し、Pウェル2に注
入され不純物導入層18を形成する。その後、ホトレジ
スト6を除去する。
阻止膜として使用し、不純物導入層18である砒素をイ
オン注入法により添加する。このとき砒素イオンは、フ
ィールド酸化膜3と素子領域14との境界領域の鳥の嘴
状の膜厚の薄いバーズビークを透過し、Pウェル2に注
入され不純物導入層18を形成する。その後、ホトレジ
スト6を除去する。
【0254】その後、拡散炉を用いて酸素雰囲気中での
温度1000℃、時間30分の熱処理を行うことによっ
て、マスク酸化膜(図示せず)をゲート電極7の表面に
膜厚10nm形成し、このマスク酸化膜の形成と同時
に、不純物導入層18の砒素を拡散させて境界領域拡散
層(図示せず)を形成すればよい。この図36を用いて
説明した製造方法においても、図25から図35と図4
8を用いて説明した本発明の実施例と同様の効果が得ら
れる。
温度1000℃、時間30分の熱処理を行うことによっ
て、マスク酸化膜(図示せず)をゲート電極7の表面に
膜厚10nm形成し、このマスク酸化膜の形成と同時
に、不純物導入層18の砒素を拡散させて境界領域拡散
層(図示せず)を形成すればよい。この図36を用いて
説明した製造方法においても、図25から図35と図4
8を用いて説明した本発明の実施例と同様の効果が得ら
れる。
【0255】さらに前述の図25から図35と図48を
用いて説明した本発明の実施例の説明では、図28と図
29に示すように、シリコン窒化膜17除去後、パッド
酸化膜16をバッファ被膜として使用し、不純物導入層
18である砒素をイオン注入法により添加し、ゲート絶
縁膜4の形成と同時に境界領域拡散層15を形成してい
る。
用いて説明した本発明の実施例の説明では、図28と図
29に示すように、シリコン窒化膜17除去後、パッド
酸化膜16をバッファ被膜として使用し、不純物導入層
18である砒素をイオン注入法により添加し、ゲート絶
縁膜4の形成と同時に境界領域拡散層15を形成してい
る。
【0256】しかしながら、図28を用いて説明した不
純物導入層18を形成するための工程において、パッド
酸化膜16をバッファ被膜として使用しないで、不純物
導入層18である砒素イオン注入法による添加を行なわ
なくてもよい。
純物導入層18を形成するための工程において、パッド
酸化膜16をバッファ被膜として使用しないで、不純物
導入層18である砒素イオン注入法による添加を行なわ
なくてもよい。
【0257】このパッド酸化膜16をバッファ被膜とし
て使用しないで、不純物導入層18を形成する製造方法
を、図37の断面図を用いて説明する。
て使用しないで、不純物導入層18を形成する製造方法
を、図37の断面図を用いて説明する。
【0258】すなわち図37に示すように、ゲート絶縁
膜4とゲート電極7を形成した後、酸化処理を行いゲー
ト電極8の表面にマスク酸化膜8を形成して、ホトレジ
スト6を回転塗布法により全面に形成し、所定のホトマ
スクを用いて露光処理と現像処理を行い、ホトレジスト
6をN型MOSトランジスタの境界領域拡散層15の形
成領域が開口するようにパターニングする。
膜4とゲート電極7を形成した後、酸化処理を行いゲー
ト電極8の表面にマスク酸化膜8を形成して、ホトレジ
スト6を回転塗布法により全面に形成し、所定のホトマ
スクを用いて露光処理と現像処理を行い、ホトレジスト
6をN型MOSトランジスタの境界領域拡散層15の形
成領域が開口するようにパターニングする。
【0259】この境界領域拡散層15の平面パターン形
状は、図48の平面図の斜線を描いた領域が開口するよ
うな、フィールド酸化膜3と素子領域14との境界領域
で、しかもゲート電極7の近傍には非形成領域を形成す
るような平面パターン形状とする。
状は、図48の平面図の斜線を描いた領域が開口するよ
うな、フィールド酸化膜3と素子領域14との境界領域
で、しかもゲート電極7の近傍には非形成領域を形成す
るような平面パターン形状とする。
【0260】そしてこのホトレジスト6をイオン注入の
阻止膜とし使用し、マスク酸化膜8をバッファ被膜とし
て用いて不純物導入層18である砒素をイオン注入法に
より添加する。このとき不純物イオンは、フィールド酸
化膜3と素子領域14との境界領域の鳥の嘴状の膜厚の
薄いバーズビークを透過し、Pウェル2に注入され不純
物導入層18を形成する。
阻止膜とし使用し、マスク酸化膜8をバッファ被膜とし
て用いて不純物導入層18である砒素をイオン注入法に
より添加する。このとき不純物イオンは、フィールド酸
化膜3と素子領域14との境界領域の鳥の嘴状の膜厚の
薄いバーズビークを透過し、Pウェル2に注入され不純
物導入層18を形成する。
【0261】その後、ホトレジスト6を除去する。さら
にその後、ソース・ドレインである高濃度拡散層を形成
する前に、不活性気体中にて不純物導入層18を活性化
して境界領域拡散層15を形成すればよい。
にその後、ソース・ドレインである高濃度拡散層を形成
する前に、不活性気体中にて不純物導入層18を活性化
して境界領域拡散層15を形成すればよい。
【0262】そして図37を用いて説明する実施例で
は、境界領域拡散層15を形成するためのアニール温度
は、ソースドレインである高濃度拡散層形成のためのア
ニール温度より高くする。
は、境界領域拡散層15を形成するためのアニール温度
は、ソースドレインである高濃度拡散層形成のためのア
ニール温度より高くする。
【0263】このようにソースドレインである高濃度拡
散層形成のための熱処理工程より高い温度のアニール処
理によって、境界領域拡散層15を形成する本発明の実
施例においても、以上説明した本発明の実施例と同様の
効果が得られる。
散層形成のための熱処理工程より高い温度のアニール処
理によって、境界領域拡散層15を形成する本発明の実
施例においても、以上説明した本発明の実施例と同様の
効果が得られる。
【0264】
【発明の効果】以上の説明で明らかなように、本発明の
半導体装置とその製造方法によるソース・ドレインであ
る高濃度拡散層と境界領域拡散層とを有するMOSトラ
ンジスタは、ドレインとウェル間の接合耐圧は、素子領
域の端部とコンタクトホール間の距離に対して、依存性
をもたない特性を得ることができる。このためドレイン
とウェル間あるいはドレインと半導体基板間の接合耐圧
を充分な値に確保することが可能となる。
半導体装置とその製造方法によるソース・ドレインであ
る高濃度拡散層と境界領域拡散層とを有するMOSトラ
ンジスタは、ドレインとウェル間の接合耐圧は、素子領
域の端部とコンタクトホール間の距離に対して、依存性
をもたない特性を得ることができる。このためドレイン
とウェル間あるいはドレインと半導体基板間の接合耐圧
を充分な値に確保することが可能となる。
【0265】このことによって、コンタクトホールが素
子領域の所定の箇所からずれて形成され、このコンタク
トホールがフィールド酸化膜の端部の酸化膜厚の薄いバ
ーズビーク領域を介しても、ウェルまたは半導体基板と
直接接続されることがない。したがって、半導体基板内
に不必要な電流が流れることを抑制することができるた
め、MOSトランジスタの動作を精度よく制御すること
ができる。
子領域の所定の箇所からずれて形成され、このコンタク
トホールがフィールド酸化膜の端部の酸化膜厚の薄いバ
ーズビーク領域を介しても、ウェルまたは半導体基板と
直接接続されることがない。したがって、半導体基板内
に不必要な電流が流れることを抑制することができるた
め、MOSトランジスタの動作を精度よく制御すること
ができる。
【図1】本発明の実施例における半導体装置の構造とそ
の製造方法とを示す断面図である。
の製造方法とを示す断面図である。
【図2】本発明の実施例における半導体装置の構造とそ
の製造方法とを示す断面図である。
の製造方法とを示す断面図である。
【図3】本発明の実施例における半導体装置の構造とそ
の製造方法とを示す断面図である。
の製造方法とを示す断面図である。
【図4】本発明の実施例における半導体装置の構造とそ
の製造方法とを示す断面図である。
の製造方法とを示す断面図である。
【図5】本発明の実施例における半導体装置の構造とそ
の製造方法とを示す断面図である。
の製造方法とを示す断面図である。
【図6】本発明の実施例における半導体装置の構造とそ
の製造方法とを示す断面図である。
の製造方法とを示す断面図である。
【図7】本発明の実施例における半導体装置の構造とそ
の製造方法とを示す断面図である。
の製造方法とを示す断面図である。
【図8】本発明の実施例における半導体装置の構造とそ
の製造方法とを示す断面図である。
の製造方法とを示す断面図である。
【図9】本発明の実施例における半導体装置の構造とそ
の製造方法とを示す断面図である。
の製造方法とを示す断面図である。
【図10】本発明の実施例における半導体装置の構造と
その製造方法とを示す断面図である。
その製造方法とを示す断面図である。
【図11】本発明の実施例における半導体装置の構造と
その製造方法とを示す断面図である。
その製造方法とを示す断面図である。
【図12】本発明の実施例における半導体装置の構造と
その製造方法とを示す断面図である。
その製造方法とを示す断面図である。
【図13】本発明の実施例における半導体装置の構造と
その製造方法とを示す断面図である。
その製造方法とを示す断面図である。
【図14】本発明の実施例における半導体装置の構造と
その製造方法とを示す断面図である。
その製造方法とを示す断面図である。
【図15】本発明の実施例における半導体装置の構造と
その製造方法とを示す断面図である。
その製造方法とを示す断面図である。
【図16】本発明の実施例における半導体装置の構造と
その製造方法とを示す断面図である。
その製造方法とを示す断面図である。
【図17】本発明の実施例における半導体装置の構造と
その製造方法とを示す断面図である。
その製造方法とを示す断面図である。
【図18】本発明の実施例における半導体装置の構造と
その製造方法とを示す断面図である。
その製造方法とを示す断面図である。
【図19】本発明の実施例における半導体装置の構造と
その製造方法とを示す断面図である。
その製造方法とを示す断面図である。
【図20】本発明の実施例における半導体装置の構造と
その製造方法とを示す断面図である。
その製造方法とを示す断面図である。
【図21】本発明の実施例における半導体装置の構造と
その製造方法とを示す断面図である。
その製造方法とを示す断面図である。
【図22】本発明の実施例における半導体装置の構造と
その製造方法とを示す断面図である。
その製造方法とを示す断面図である。
【図23】本発明の実施例における半導体装置の構造と
その製造方法とを示す断面図である。
その製造方法とを示す断面図である。
【図24】本発明の実施例における半導体装置の構造と
その製造方法とを示す断面図である。
その製造方法とを示す断面図である。
【図25】本発明の実施例における半導体装置の構造と
その製造方法とを示す断面図である。
その製造方法とを示す断面図である。
【図26】本発明の実施例における半導体装置の構造と
その製造方法とを示す断面図である。
その製造方法とを示す断面図である。
【図27】本発明の実施例における半導体装置の構造と
その製造方法とを示す断面図である。
その製造方法とを示す断面図である。
【図28】本発明の実施例における半導体装置の構造と
その製造方法とを示す断面図である。
その製造方法とを示す断面図である。
【図29】本発明の実施例における半導体装置の構造と
その製造方法とを示す断面図である。
その製造方法とを示す断面図である。
【図30】本発明の実施例における半導体装置の構造と
その製造方法とを示す断面図である。
その製造方法とを示す断面図である。
【図31】本発明の実施例における半導体装置の構造と
その製造方法とを示す断面図である。
その製造方法とを示す断面図である。
【図32】本発明の実施例における半導体装置の構造と
その製造方法とを示す断面図である。
その製造方法とを示す断面図である。
【図33】本発明の実施例における半導体装置の構造と
その製造方法とを示す断面図である。
その製造方法とを示す断面図である。
【図34】本発明の実施例における半導体装置の構造と
その製造方法とを示す断面図である。
その製造方法とを示す断面図である。
【図35】本発明の実施例における半導体装置の構造と
その製造方法とを示す断面図である。
その製造方法とを示す断面図である。
【図36】本発明の実施例における半導体装置の構造と
その製造方法とを示す断面図である。
その製造方法とを示す断面図である。
【図37】本発明の実施例における半導体装置の構造と
その製造方法とを示す断面図である。
その製造方法とを示す断面図である。
【図38】従来技術における半導体装置の構造とその製
造方法とを示す断面図である。
造方法とを示す断面図である。
【図39】従来技術における半導体装置の構造とその製
造方法とを示す断面図である。
造方法とを示す断面図である。
【図40】従来技術における半導体装置の構造とその製
造方法とを示す断面図である。
造方法とを示す断面図である。
【図41】従来技術における半導体装置の構造とその製
造方法とを示す断面図である。
造方法とを示す断面図である。
【図42】従来技術における半導体装置の構造とその製
造方法とを示す断面図である。
造方法とを示す断面図である。
【図43】従来技術における半導体装置の構造とその製
造方法とを示す断面図である。
造方法とを示す断面図である。
【図44】本発明の実施例における半導体装置の構造と
その製造方法とを示す平面図である。
その製造方法とを示す平面図である。
【図45】本発明の実施例における半導体装置の素子領
域端とコンタクトホール間距離とMOSトランジスタの
ドレインとウェル間接合耐圧特性を示すグラフである。
域端とコンタクトホール間距離とMOSトランジスタの
ドレインとウェル間接合耐圧特性を示すグラフである。
【図46】本発明の実施例における半導体装置の構造と
その製造方法とを示す平面図である。
その製造方法とを示す平面図である。
【図47】本発明の実施例における半導体装置の素子領
域端とコンタクトホール間距離とMOSトランジスタの
ドレインとウェル間接合耐圧特性を示すグラフである。
域端とコンタクトホール間距離とMOSトランジスタの
ドレインとウェル間接合耐圧特性を示すグラフである。
【図48】本発明の実施例における半導体装置の構造と
その製造方法とを示す平面図である。
その製造方法とを示す平面図である。
【図49】本発明の実施例における半導体装置の素子領
域端とコンタクトホール間距離とMOSトランジスタの
ドレインとウェル間接合耐圧特性を示すグラフである。
域端とコンタクトホール間距離とMOSトランジスタの
ドレインとウェル間接合耐圧特性を示すグラフである。
【図50】従来技術における半導体装置の構造とその製
造方法とを示す平面図である。
造方法とを示す平面図である。
【図51】従来技術における半導体装置の素子領域端と
コンタクトホール間距離とMOSトランジスタのドレイ
ンとウェル間接合耐圧特性を示すグラフである。
コンタクトホール間距離とMOSトランジスタのドレイ
ンとウェル間接合耐圧特性を示すグラフである。
1 半導体基板 2 Pウェル 3 フィールド酸化膜 4 ゲート絶縁膜 5 多結晶シリコン膜 6 ホトレジスト 7 ゲート電極 8 マスク酸化膜 9 不純物層 10 層間絶縁膜 11 高濃度拡散層 12 コンタクトホール 13 配線 14 素子領域 15 境界領域拡散層 16 パッド酸化膜 17 シリコン窒化膜 18 不純物導入層
Claims (65)
- 【請求項1】 半導体基板に設ける素子領域と、素子領
域の周囲に設けるフィールド酸化膜と、素子領域にゲー
ト絶縁膜を介して設けるゲート電極と、ゲート電極とフ
ィールド酸化膜の整合する領域に設けるソース・ドレイ
ンである高濃度拡散層と、素子領域とフィールド酸化膜
との境界に設け、ゲート電極近傍に非形成領域を有する
境界領域拡散層とを備えることを特徴とする半導体装
置。 - 【請求項2】 半導体基板に設けるPウェルと、Pウェ
ルに設ける素子領域と、素子領域の周囲に設けるフィー
ルド酸化膜と、素子領域にゲート絶縁膜を介して設ける
ゲート電極と、ゲート電極とフィールド酸化膜の整合す
る領域に設けるソース・ドレインである導電型がN型の
高濃度拡散層と、素子領域とフィールド酸化膜との境界
に設け、ゲート電極近傍に非形成領域を有する導電型が
N型の境界領域拡散層とを備えることを特徴とする半導
体装置。 - 【請求項3】 導電型がP型の半導体基板上に設ける素
子領域と、素子領域の周囲に設けるフィールド酸化膜
と、素子領域にゲート絶縁膜を介して設けるゲート電極
と、ゲート電極とフィールド酸化膜の整合する領域に設
けるソース・ドレインである導電型がN型の高濃度拡散
層と、素子領域とフィールド酸化膜との境界に設け、ゲ
ート電極近傍に非形成領域を有する導電型がN型の境界
領域拡散層とを備えることを特徴とする半導体装置。 - 【請求項4】 半導体基板に設けるNウェルと、Nウェ
ルに設ける素子領域と、素子領域の周囲に設けるフィー
ルド酸化膜と、素子領域にゲート絶縁膜を介して設ける
ゲート電極と、ゲート電極とフィールド酸化膜の整合す
る領域に設けるソース・ドレインである導電型がP型の
高濃度拡散層と、素子領域とフィールド酸化膜との境界
に設け、ゲート電極近傍に非形成領域を有する導電型が
P型の境界領域拡散層とを備えることを特徴とする半導
体装置。 - 【請求項5】 導電型がN型の半導体基板上に設ける素
子領域と、素子領域の周囲に設けるフィールド酸化膜
と、素子領域にゲート絶縁膜を介して設けるゲート電極
と、ゲート電極とフィールド酸化膜の整合する領域に設
けるソース・ドレインである導電型がP型の高濃度拡散
層と、素子領域とフィールド酸化膜との境界に設け、ゲ
ート電極近傍に非形成領域を有する導電型がP型の境界
領域拡散層とを備えることを特徴とする半導体装置。 - 【請求項6】 半導体基板の素子領域の周囲にフィール
ド酸化膜を形成する工程と、ゲート絶縁膜とゲート電極
を形成する工程と、ゲート電極とフィールド酸化膜との
整合する領域にソース・ドレインを形成するため不純物
を添加し不純物層を形成する工程と、素子領域とフィー
ルド酸化膜との境界に設けゲート電極近傍に非形成領域
を設けるように不純物を選択的に添加し不純物導入層を
形成する工程と、層間絶縁膜を形成し、熱処理を行うこ
とによりソース・ドレインである高濃度拡散層と境界領
域拡散層を形成する工程とを有することを特徴とする半
導体装置の製造方法。 - 【請求項7】 半導体基板にPウェルを形成する工程
と、Pウェルの素子領域の周囲にフィールド酸化膜を形
成する工程と、ゲート絶縁膜とゲート電極を形成する工
程と、ゲート電極とフィールド酸化膜との整合する領域
にソース・ドレインを形成するため導電型がN型の不純
物を添加し不純物層を形成する工程と、素子領域とフィ
ールド酸化膜との境界に設けゲート電極の近傍に非形成
領域を設けるように導電型がN型の不純物を選択的に添
加し不純物導入層を形成する工程と、層間絶縁膜を形成
し、熱処理を行うことによりソース・ドレインである導
電型がN型の高濃度拡散層と導電型がN型の境界領域拡
散層を形成する工程とを有することを特徴とする半導体
装置の製造方法。 - 【請求項8】 導電型がP型の半導体基板の素子領域の
周囲にフィールド酸化膜を形成する工程と、ゲート絶縁
膜とゲート電極を形成する工程と、ゲート電極とフィー
ルド酸化膜との整合する領域にソース・ドレインを形成
するために導電型がN型の不純物を添加し不純物層を形
成する工程と、素子領域とフィールド酸化膜との境界に
設けゲート電極の近傍に非形成領域を設けるように導電
型がN型の不純物を選択的に添加し不純物導入層を形成
する工程と、層間絶縁膜を形成し、熱処理を行うことに
よりソース・ドレインである導電型がN型の高濃度拡散
層と導電型がN型の境界領域拡散層を形成する工程とを
有することを特徴とする半導体装置の製造方法。 - 【請求項9】 半導体基板にNウェルを形成する工程
と、Nウェルの素子領域の周囲にフィールド酸化膜を形
成する工程と、ゲート絶縁膜とゲート電極を形成する工
程と、ゲート電極とフィールド酸化膜との整合する領域
にソース・ドレインを形成するため導電型がN型の不純
物を添加し不純物層を形成する工程と、素子領域とフィ
ールド酸化膜との境界に設けゲート電極の近傍に非形成
領域を設けるように導電型がP型の不純物を選択的に添
加し不純物導入層を形成する工程と、層間絶縁膜を形成
し、熱処理を行うことによりソース・ドレインである導
電型がN型の高濃度拡散層と導電型がP型の境界領域拡
散層を形成する工程とを有することを特徴とする半導体
装置の製造方法。 - 【請求項10】 導電型がN型の半導体基板の素子領域
の周囲にフィールド酸化膜を形成する工程と、ゲート絶
縁膜とゲート電極を形成する工程と、ゲート電極とフィ
ールド酸化膜との整合する領域にソース・ドレインを形
成するために導電型がP型の不純物を添加し不純物層を
形成する工程と、素子領域とフィールド酸化膜との境界
に設けゲート電極の近傍に非形成領域を設けるように導
電型がP型の不純物を選択的に添加し不純物導入層を形
成する工程と、層間絶縁膜を形成し、熱処理を行うこと
によりソース・ドレインである導電型がP型の高濃度拡
散層と導電型がP型の境界領域拡散層を形成する工程と
を有することを特徴とする半導体装置の製造方法。 - 【請求項11】 半導体基板の素子領域の周囲にフィー
ルド酸化膜を形成する工程と、ゲート絶縁膜とゲート電
極を形成し、さらにマスク酸化膜を形成する工程と、ゲ
ート電極とフィールド酸化膜との整合する領域にソース
・ドレインを形成するため不純物を添加し不純物層を形
成する工程と、素子領域とフィールド酸化膜のと境界に
設けゲート電極近傍に非形成領域を設けるように不純物
を選択的に添加し不純物導入層を形成する工程と、層間
絶縁膜を形成し、熱処理を行うことによりソース・ドレ
インである高濃度拡散層と境界領域拡散層を形成する工
程とを有することを特徴とする半導体装置の製造方法。 - 【請求項12】 半導体基板にPウェルを形成する工程
と、Pウェル中の素子領域の周囲にフィールド酸化膜を
形成する工程と、ゲート絶縁膜とゲート電極を形成し、
さらにマスク酸化膜を形成する工程と、ゲート電極とフ
ィールド酸化膜との整合する領域にソース・ドレインを
形成するため導電型がN型の不純物を添加し不純物層を
形成する工程と、素子領域とフィールド酸化膜との境界
に設けゲート電極近傍に非形成領域を設けるように導電
型がN型の不純物を選択的に添加し不純物導入層を形成
する工程と、層間絶縁膜を形成し、熱処理を行うことに
よりソース・ドレインである導電型がN型の高濃度拡散
層と導電型がN型の境界領域拡散層を形成する工程とを
有することを特徴とする半導体装置の製造方法。 - 【請求項13】 導電型がP型の半導体基板の素子領域
の周囲にフィールド酸化膜を形成する工程と、ゲート絶
縁膜とゲート電極とを形成し、さらにマスク酸化膜を形
成する工程と、ゲート電極とフィールド酸化膜との整合
する領域にソース・ドレインを形成するために導電型が
N型の不純物を添加し不純物層を形成する工程と、素子
領域とフィールド酸化膜との境界に設けゲート電極近傍
に非形成領域を設けるように導電型がN型の不純物を選
択的に添加し不純物導入層を形成する工程と、層間絶縁
膜を形成し、熱処理を行うことによりソース・ドレイン
である導電型がN型の高濃度拡散層と導電型がN型の境
界領域拡散層を形成する工程とを有することを特徴とす
る半導体装置の製造方法。 - 【請求項14】 半導体基板にNウェルを形成する工程
と、Nウェル中の素子領域の周囲にフィールド酸化膜を
形成する工程と、ゲート絶縁膜とゲート電極を形成し、
さらにマスク酸化膜を形成する工程と、ゲート電極とフ
ィールド酸化膜との整合する領域にソース・ドレインを
形成するため導電型がP型の不純物を添加し不純物層を
形成する工程と、素子領域とフィールド酸化膜との境界
に設けゲート電極近傍に非形成領域を設けるように導電
型がP型の不純物を選択的に添加し不純物導入層を形成
する工程と、層間絶縁膜を形成し、熱処理を行うことに
よりソース・ドレインである導電型がP型の高濃度拡散
層と導電型がP型の境界領域拡散層を形成する工程とを
有することを特徴とする半導体装置の製造方法。 - 【請求項15】 導電型がN型の半導体基板の素子領域
の周囲にフィールド酸化膜を形成する工程と、ゲート絶
縁膜とゲート電極とを形成し、さらにマスク酸化膜を形
成する工程と、ゲート電極とフィールド酸化膜との整合
する領域にソース・ドレインを形成するために導電型が
P型の不純物を添加し不純物層を形成する工程と、素子
領域とフィールド酸化膜との境界に設けゲート電極近傍
に非形成領域を設けるように導電型がP型の不純物を選
択的に添加し不純物導入層を形成する工程と、層間絶縁
膜を形成し、熱処理を行うことによりソース・ドレイン
である導電型がP型の高濃度拡散層と導電型がP型の境
界領域拡散層を形成する工程とを有することを特徴とす
る半導体装置の製造方法。 - 【請求項16】 半導体基板の素子領域の周囲にフィー
ルド酸化膜を形成する工程と、ゲート絶縁膜とゲート電
極を形成する工程と、ゲート電極とフィールド酸化膜と
の整合する領域にソース・ドレインを形成するため不純
物を添加し不純物層を形成する工程と、素子領域とフィ
ールド酸化膜との境界に設けゲート電極近傍に非形成領
域を設けるように不純物を選択的に添加し不純物導入層
を形成する工程と、層間絶縁膜を形成し、ランプアニー
ル装置を用い短時間の熱処理を行うことによりソース・
ドレインである高濃度拡散層と境界領域拡散層を形成す
る工程とを有することを特徴とする半導体装置の製造方
法。 - 【請求項17】 半導体基板にPウェルを形成する工程
と、Pウェル中の素子領域の周囲にフィールド酸化膜を
形成する工程と、ゲート絶縁膜とゲート電極を形成する
工程と、ゲート電極とフィールド酸化膜との整合する領
域にソース・ドレインを形成するため導電型がN型の不
純物を添加し不純物層を形成する工程と、素子領域とフ
ィールド酸化膜との境界に設けゲート電極近傍に非形成
領域を設けるように導電型がN型の不純物を選択的に添
加し不純物導入層を形成する工程と、層間絶縁膜を形成
し、ランプアニール装置を用い短時間の熱処理を行うこ
とによりソース・ドレインである導電型がN型の高濃度
拡散層と導電型がN型の境界領域拡散層を形成する工程
とを有することを特徴とする半導体装置の製造方法。 - 【請求項18】 導電型がP型の半導体基板の素子領域
の周囲にフィールド酸化膜を形成する工程と、ゲート絶
縁膜とゲート電極を形成する工程と、ゲート電極とフィ
ールド酸化膜との整合する領域にソース・ドレインを形
成するため導電型がN型の不純物を添加し不純物層を形
成する工程と、素子領域とフィールド酸化膜との境界に
設けゲート電極の近傍に非形成領域を設けるように導電
型がN型の不純物を選択的に添加し不純物導入層を形成
する工程と、層間絶縁膜を形成し、ランプアニール装置
を用い短時間の熱処理を行うことによりソース・ドレイ
ンである導電型がN型の高濃度拡散層と導電型がN型の
境界領域拡散層を形成する工程とを有することを特徴と
する半導体装置の製造方法。 - 【請求項19】 半導体基板にNウェルを形成する工程
と、Nウェル中の素子領域の周囲にフィールド酸化膜を
形成する工程と、ゲート絶縁膜とゲート電極を形成する
工程と、ゲート電極とフィールド酸化膜との整合する領
域にソース・ドレインを形成するため導電型がP型の不
純物を添加し不純物層を形成する工程と、素子領域とフ
ィールド酸化膜との境界に設けゲート電極近傍に非形成
領域を設けるように導電型がP型の不純物を選択的に添
加し不純物導入層を形成する工程と、層間絶縁膜を形成
し、ランプアニール装置を用い短時間の熱処理を行うこ
とによりソース・ドレインである導電型がP型の高濃度
拡散層と導電型がP型の境界領域拡散層を形成する工程
とを有することを特徴とする半導体装置の製造方法。 - 【請求項20】 導電型がN型の半導体基板の素子領域
の周囲にフィールド酸化膜を形成する工程と、ゲート絶
縁膜とゲート電極を形成する工程と、ゲート電極とフィ
ールド酸化膜との整合する領域にソース・ドレインを形
成するため導電型がP型の不純物を添加し不純物層を形
成する工程と、素子領域とフィールド酸化膜との境界に
設けゲート電極の近傍に非形成領域を設けるように導電
型がP型の不純物を選択的に添加し不純物導入層を形成
する工程と、層間絶縁膜を形成し、ランプアニール装置
を用い短時間の熱処理を行うことによりソース・ドレイ
ンである導電型がP型の高濃度拡散層と導電型がP型の
境界領域拡散層を形成する工程とを有することを特徴と
する半導体装置の製造方法。 - 【請求項21】 半導体基板の素子領域の周囲にフィー
ルド酸化膜を形成する工程と、ゲート絶縁膜とゲート電
極を形成し、さらにマスク酸化膜を形成する工程と、ゲ
ート電極とフィールド酸化膜との整合する領域にソース
・ドレインを形成するため不純物を添加し不純物層を形
成する工程と、素子領域とフィールド酸化膜との境界に
設けゲート電極の近傍に非形成領域を設けるように不純
物を選択的に添加し不純物導入層を形成する工程と、層
間絶縁膜を形成し、ランプアニール装置を用い短時間の
熱処理を行うことによりソース・ドレインである高濃度
拡散層と境界領域拡散層を形成する工程とを有すること
を特徴とする半導体装置の製造方法。 - 【請求項22】 半導体基板にPウェルを形成する工程
と、Pウェル中の素子領域の周囲にフィールド酸化膜を
形成する工程と、ゲート絶縁膜とゲート電極を形成し、
さらにマスク酸化膜を形成する工程と、ゲート電極とフ
ィールド酸化膜との整合する領域にソース・ドレインを
形成するため導電型がN型の不純物を添加し不純物層を
形成する工程と、素子領域とフィールド酸化膜との境界
に設けゲート電極近傍に非形成領域を設けるように導電
型がN型の不純物を選択的に添加し不純物導入層を形成
する工程と、層間絶縁膜を形成し、ランプアニール装置
を用い短時間の熱処理を行うことによりソース・ドレイ
ンである導電型がN型の高濃度拡散層と導電型がN型の
境界領域拡散層を形成する工程とを有することを特徴と
する半導体装置の製造方法。 - 【請求項23】 導電型がP型の半導体基板の素子領域
の周囲にフィールド酸化膜を形成する工程と、ゲート絶
縁膜とゲート電極を形成し、さらにマスク酸化膜を形成
する工程と、ゲート電極とフィールド酸化膜との整合す
る領域にソース・ドレインを形成するため導電型がN型
の不純物を添加し不純物層を形成する工程と、素子領域
とフィールド酸化膜との境界に設けゲート電極近傍に非
形成領域を設けるように導電型がN型の不純物を選択的
に添加し不純物導入層を形成する工程と、層間絶縁膜を
形成し、ランプアニール装置を用い短時間の熱処理を行
うことによりソース・ドレインである導電型がN型の高
濃度拡散層と導電型がN型の境界領域拡散層を形成する
工程とを有することを特徴とする半導体装置の製造方
法。 - 【請求項24】 半導体基板にNウェルを形成する工程
と、Nウェル中の素子領域の周囲にフィールド酸化膜を
形成する工程と、ゲート絶縁膜とゲート電極を形成し、
さらにマスク酸化膜を形成する工程と、ゲート電極とフ
ィールド酸化膜との整合する領域にソース・ドレインを
形成するため導電型がP型の不純物を添加し不純物層を
形成する工程と、素子領域とフィールド酸化膜との境界
に設けゲート電極近傍に非形成領域を設けるように導電
型がP型の不純物を選択的に添加し不純物導入層を形成
する工程と、層間絶縁膜を形成し、ランプアニール装置
を用い短時間の熱処理を行うことによりソース・ドレイ
ンである導電型がP型の高濃度拡散層と導電型がP型の
境界領域拡散層を形成する工程とを有することを特徴と
する半導体装置の製造方法。 - 【請求項25】 導電型がN型の半導体基板の素子領域
の周囲にフィールド酸化膜を形成する工程と、ゲート絶
縁膜とゲート電極を形成し、さらにマスク酸化膜を形成
する工程と、ゲート電極とフィールド酸化膜との整合す
る領域にソース・ドレインを形成するため導電型がP型
の不純物を添加し不純物層を形成する工程と、素子領域
とフィールド酸化膜との境界に設けゲート電極近傍に非
形成領域を設けるように導電型がP型の不純物を選択的
に添加し不純物導入層を形成する工程と、層間絶縁膜を
形成し、ランプアニール装置を用い短時間の熱処理を行
うことによりソース・ドレインである導電型がP型の高
濃度拡散層と導電型がP型の境界領域拡散層を形成する
工程とを有することを特徴とする半導体装置の製造方
法。 - 【請求項26】 半導体基板の素子領域の周囲にフィー
ルド酸化膜を形成する工程と、ゲート絶縁膜とゲート電
極を形成する工程と、ゲート電極とフィールド酸化膜と
の整合する領域にソース・ドレインを形成するため不純
物を添加し不純物層を形成する工程と、素子領域とフィ
ールド酸化膜との境界に設けゲート電極近傍に非形成領
域を設けるようにしかも素子領域端のフィールド酸化膜
を突き抜けて半導体基板に不純物を選択的に添加し不純
物導入層を形成する工程と、層間絶縁膜を形成し、熱処
理を行うことによりソース・ドレインである高濃度拡散
層と境界領域拡散層を形成する工程とを有することを特
徴とする半導体装置の製造方法。 - 【請求項27】 半導体基板にPウェルを形成する工程
と、Pウェルの素子領域の周囲にフィールド酸化膜を形
成する工程と、ゲート絶縁膜とゲート電極を形成する工
程と、ゲート電極とフィールド酸化膜との整合する領域
にソース・ドレインを形成するため導電型がN型の不純
物を添加して不純物層を形成する工程と、素子領域とフ
ィールド酸化膜との境界に設けゲート電極の近傍に非形
成領域を設けるようにしかも素子領域端のフィールド酸
化膜を突き抜けて半導体基板に導電型がN型の不純物を
選択的に添加し不純物導入層を形成する工程と、層間絶
縁膜を形成し、熱処理を行うことによりソース・ドレイ
ンである導電型がN型の高濃度拡散層と導電型がN型の
境界領域拡散層を形成する工程とを有することを特徴と
する半導体装置の製造方法。 - 【請求項28】 導電型がP型の半導体基板の素子領域
の周囲にフィールド酸化膜を形成する工程と、ゲート絶
縁膜とゲート電極を形成する工程と、ゲート電極とフィ
ールド酸化膜との整合する領域にソース・ドレインを形
成するために導電型がN型の不純物を添加し不純物層を
形成する工程と、素子領域とフィールド酸化膜との境界
に設けゲート電極の近傍に非形成領域を設けるようにし
かも素子領域端のフィールド酸化膜を突き抜けて半導体
基板に導電型がN型の不純物を選択的に添加し不純物導
入層を形成する工程と、層間絶縁膜を形成し、熱処理を
行うことによりソース・ドレインである導電型がN型の
高濃度拡散層と導電型がN型の境界領域拡散層を形成す
る工程とを有することを特徴とする半導体装置の製造方
法。 - 【請求項29】 半導体基板にNウェルを形成する工程
と、Nウェルの素子領域の周囲にフィールド酸化膜を形
成する工程と、ゲート絶縁膜とゲート電極を形成する工
程と、ゲート電極とフィールド酸化膜との整合する領域
にソース・ドレインを形成するため導電型がN型の不純
物を添加して不純物層を形成する工程と、素子領域とフ
ィールド酸化膜との境界に設けゲート電極の近傍に非形
成領域を設けるようにしかも素子領域端のフィールド酸
化膜を突き抜けて半導体基板に導電型がP型の不純物を
選択的に添加し不純物導入層を形成する工程と、層間絶
縁膜を形成し、熱処理を行うことによりソース・ドレイ
ンである導電型がN型の高濃度拡散層と導電型がP型の
境界領域拡散層を形成する工程とを有することを特徴と
する半導体装置の製造方法。 - 【請求項30】 導電型がN型の半導体基板の素子領域
の周囲にフィールド酸化膜を形成する工程と、ゲート絶
縁膜とゲート電極を形成する工程と、ゲート電極とフィ
ールド酸化膜との整合する領域にソース・ドレインを形
成するために導電型がP型の不純物を添加し不純物層を
形成する工程と、素子領域とフィールド酸化膜との境界
に設けゲート電極の近傍に非形成領域を設けるようにし
かも素子領域端のフィールド酸化膜を突き抜けて半導体
基板に導電型がP型の不純物を選択的に添加し不純物導
入層を形成する工程と、層間絶縁膜を形成し、熱処理を
行うことによりソース・ドレインである導電型がP型の
高濃度拡散層と導電型がP型の境界領域拡散層を形成す
る工程とを有することを特徴とする半導体装置の製造方
法。 - 【請求項31】 半導体基板の素子領域の周囲にフィー
ルド酸化膜を形成する工程と、ゲート絶縁膜とゲート電
極を形成し、さらにマスク酸化膜を形成する工程と、ゲ
ート電極とフィールド酸化膜との整合する領域にソース
・ドレインを形成するため不純物を添加し不純物層を形
成する工程と、素子領域とフィールド酸化膜のと境界に
設けゲート電極近傍に非形成領域を設けるようにしかも
素子領域端のフィールド酸化膜を突き抜けて半導体基板
に不純物を選択的に添加し不純物導入層を形成する工程
と、層間絶縁膜を形成し、熱処理を行うことによりソー
ス・ドレインである高濃度拡散層と境界領域拡散層を形
成する工程とを有することを特徴とする半導体装置の製
造方法。 - 【請求項32】 半導体基板にPウェルを形成する工程
と、Pウェル中の素子領域の周囲にフィールド酸化膜を
形成する工程と、ゲート絶縁膜とゲート電極を形成し、
さらにマスク酸化膜を形成する工程と、ゲート電極とフ
ィールド酸化膜との整合する領域にソース・ドレインを
形成するため導電型がN型の不純物を添加し不純物層を
形成する工程と、素子領域とフィールド酸化膜との境界
に設けゲート電極近傍に非形成領域を設けるようにしか
も素子領域端のフィールド酸化膜を突き抜けて半導体基
板に導電型がN型の不純物を選択的に添加し不純物導入
層を形成する工程と、層間絶縁膜を形成し、熱処理を行
うことによりソース・ドレインである導電型がN型の高
濃度拡散層と導電型がN型の境界領域拡散層を形成する
工程とを有することを特徴とする半導体装置の製造方
法。 - 【請求項33】 導電型がP型の半導体基板の素子領域
の周囲にフィールド酸化膜を形成する工程と、ゲート絶
縁膜とゲート電極とを形成し、さらにマスク酸化膜を形
成する工程と、ゲート電極とフィールド酸化膜との整合
する領域にソース・ドレインを形成するために導電型が
N型の不純物を添加し不純物層を形成する工程と、素子
領域とフィールド酸化膜との境界に設けゲート電極近傍
に非形成領域を設けるようにしかも素子領域端のフィー
ルド酸化膜を突き抜けて半導体基板に導電型がN型の不
純物を選択的に添加し不純物導入層を形成する工程と、
層間絶縁膜を形成し、熱処理を行うことによりソース・
ドレインである導電型がN型の高濃度拡散層と導電型が
N型の境界領域拡散層を形成する工程とを有することを
特徴とする半導体装置の製造方法。 - 【請求項34】 半導体基板にNウェルを形成する工程
と、Nウェル中の素子領域の周囲にフィールド酸化膜を
形成する工程と、ゲート絶縁膜とゲート電極を形成し、
さらにマスク酸化膜を形成する工程と、ゲート電極とフ
ィールド酸化膜との整合する領域にソース・ドレインを
形成するため導電型がP型の不純物を添加し不純物層を
形成する工程と、素子領域とフィールド酸化膜との境界
に設けゲート電極近傍に非形成領域を設けるようにしか
も素子領域端のフィールド酸化膜を突き抜けて半導体基
板に導電型がP型の不純物を選択的に添加し不純物導入
層を形成する工程と、層間絶縁膜を形成し、熱処理を行
うことによりソース・ドレインである導電型がP型の高
濃度拡散層と導電型がP型の境界領域拡散層を形成する
工程とを有することを特徴とする半導体装置の製造方
法。 - 【請求項35】 導電型がN型の半導体基板の素子領域
の周囲にフィールド酸化膜を形成する工程と、ゲート絶
縁膜とゲート電極とを形成し、さらにマスク酸化膜を形
成する工程と、ゲート電極とフィールド酸化膜との整合
する領域にソース・ドレインを形成するために導電型が
P型の不純物を添加し不純物層を形成する工程と、素子
領域とフィールド酸化膜との境界に設けゲート電極近傍
に非形成領域を設けるようにしかも素子領域端のフィー
ルド酸化膜を突き抜けて半導体基板に導電型がP型の不
純物を選択的に添加し不純物導入層を形成する工程と、
層間絶縁膜を形成し、熱処理を行うことによりソース・
ドレインである導電型がP型の高濃度拡散層と導電型が
P型の境界領域拡散層を形成する工程とを有することを
特徴とする半導体装置の製造方法。 - 【請求項36】 半導体基板の素子領域の周囲にフィー
ルド酸化膜を形成する工程と、ゲート絶縁膜とゲート電
極を形成する工程と、ゲート電極とフィールド酸化膜と
の整合する領域にソース・ドレインを形成するため不純
物を添加し不純物層を形成する工程と、素子領域とフィ
ールド酸化膜との境界に設けゲート電極近傍に非形成領
域を設けるようにしかも素子領域端のフィールド酸化膜
を突き抜けて半導体基板に不純物を選択的に添加し不純
物導入層を形成する工程と、層間絶縁膜を形成し、ラン
プアニール装置を用い短時間の熱処理を行うことにより
ソース・ドレインである高濃度拡散層と境界領域拡散層
を形成する工程とを有することを特徴とする半導体装置
の製造方法。 - 【請求項37】 半導体基板にPウェルを形成する工程
と、Pウェル中の素子領域の周囲にフィールド酸化膜を
形成する工程と、ゲート絶縁膜とゲート電極を形成する
工程と、ゲート電極とフィールド酸化膜との整合する領
域にソース・ドレインを形成するため導電型がN型の不
純物を添加し不純物層を形成する工程と、素子領域とフ
ィールド酸化膜との境界に設けゲート電極近傍に非形成
領域を設けるようにしかも素子領域端のフィールド酸化
膜を突き抜けて半導体基板に導電型がN型の不純物を選
択的に添加し不純物導入層を形成する工程と、層間絶縁
膜を形成し、ランプアニール装置を用い短時間の熱処理
を行うことによってソース・ドレインである導電型がN
型の高濃度拡散層と導電型がN型の境界領域拡散層を形
成する工程とを有することを特徴とする半導体装置の製
造方法。 - 【請求項38】 導電型がP型の半導体基板の素子領域
の周囲にフィールド酸化膜を形成する工程と、ゲート絶
縁膜とゲート電極を形成する工程と、ゲート電極とフィ
ールド酸化膜との整合する領域にソース・ドレインを形
成するため導電型がN型の不純物を添加し不純物層を形
成する工程と、素子領域とフィールド酸化膜との境界に
設けゲート電極の近傍に非形成領域を設けるようにしか
も素子領域端のフィールド酸化膜を突き抜けて半導体基
板に導電型がN型の不純物を選択的に添加し不純物導入
層を形成する工程と、層間絶縁膜を形成し、ランプアニ
ール装置を用い短時間の熱処理を行うことによりソース
・ドレインである導電型がN型の高濃度拡散層と導電型
がN型の境界領域拡散層を形成する工程とを有すること
を特徴とする半導体装置の製造方法。 - 【請求項39】 半導体基板にNウェルを形成する工程
と、Nウェル中の素子領域の周囲にフィールド酸化膜を
形成する工程と、ゲート絶縁膜とゲート電極を形成する
工程と、ゲート電極とフィールド酸化膜との整合する領
域にソース・ドレインを形成するため導電型がP型の不
純物を添加し不純物層を形成する工程と、素子領域とフ
ィールド酸化膜との境界に設けゲート電極近傍に非形成
領域を設けるようにしかも素子領域端のフィールド酸化
膜を突き抜けて半導体基板に導電型がP型の不純物を選
択的に添加し不純物導入層を形成する工程と、層間絶縁
膜を形成し、ランプアニール装置を用い短時間の熱処理
を行うことによってソース・ドレインである導電型がP
型の高濃度拡散層と導電型がP型の境界領域拡散層を形
成する工程とを有することを特徴とする半導体装置の製
造方法。 - 【請求項40】 導電型がN型の半導体基板の素子領域
の周囲にフィールド酸化膜を形成する工程と、ゲート絶
縁膜とゲート電極を形成する工程と、ゲート電極とフィ
ールド酸化膜との整合する領域にソース・ドレインを形
成するため導電型がP型の不純物を添加し不純物層を形
成する工程と、素子領域とフィールド酸化膜との境界に
設けゲート電極の近傍に非形成領域を設けるようにしか
も素子領域端のフィールド酸化膜を突き抜けて半導体基
板に導電型がP型の不純物を選択的に添加し不純物導入
層を形成する工程と、層間絶縁膜を形成し、ランプアニ
ール装置を用い短時間の熱処理を行うことによりソース
・ドレインである導電型がP型の高濃度拡散層と導電型
がP型の境界領域拡散層を形成する工程とを有すること
を特徴とする半導体装置の製造方法。 - 【請求項41】 半導体基板の素子領域の周囲にフィー
ルド酸化膜を形成する工程と、ゲート絶縁膜とゲート電
極を形成し、さらにマスク酸化膜を形成する工程と、ゲ
ート電極とフィールド酸化膜との整合する領域にソース
・ドレインを形成するため不純物を添加し不純物層を形
成する工程と、素子領域とフィールド酸化膜との境界に
設けゲート電極の近傍に非形成領域を設けるようにしか
も素子領域端のフィールド酸化膜を突き抜けて半導体基
板に不純物を選択的に添加し不純物導入層を形成する工
程と、層間絶縁膜を形成し、ランプアニール装置を用い
短時間の熱処理を行うことによりソース・ドレインであ
る高濃度拡散層と境界領域拡散層を形成する工程とを有
することを特徴とする半導体装置の製造方法。 - 【請求項42】 半導体基板にPウェルを形成する工程
と、Pウェル中の素子領域の周囲にフィールド酸化膜を
形成する工程と、ゲート絶縁膜とゲート電極を形成し、
さらにマスク酸化膜を形成する工程と、ゲート電極とフ
ィールド酸化膜との整合する領域にソース・ドレインを
形成するため導電型がN型の不純物を添加し不純物層を
形成する工程と、素子領域とフィールド酸化膜との境界
に設けゲート電極近傍に非形成領域を設けるようにしか
も素子領域端のフィールド酸化膜を突き抜けて半導体基
板に導電型がN型の不純物を選択的に添加し不純物導入
層を形成する工程と、層間絶縁膜を形成し、ランプアニ
ール装置を用い短時間の熱処理を行うことによりソース
・ドレインである導電型がN型の高濃度拡散層と導電型
がN型の境界領域拡散層を形成する工程とを有すること
を特徴とする半導体装置の製造方法。 - 【請求項43】 導電型がP型の半導体基板の素子領域
の周囲にフィールド酸化膜を形成する工程と、ゲート絶
縁膜とゲート電極を形成し、さらにマスク酸化膜を形成
する工程と、ゲート電極とフィールド酸化膜との整合す
る領域にソース・ドレインを形成するため導電型がN型
の不純物を添加し不純物層を形成する工程と、素子領域
とフィールド酸化膜との境界に設けゲート電極近傍に非
形成領域を設けるようにしかも素子領域端のフィールド
酸化膜を突き抜けて半導体基板に導電型がN型の不純物
を選択的に添加し不純物導入層を形成する工程と、層間
絶縁膜を形成し、ランプアニール装置を用い短時間の熱
処理を行うことによりソース・ドレインである導電型が
N型の高濃度拡散層と導電型がN型の境界領域拡散層を
形成する工程とを有することを特徴とする半導体装置の
製造方法。 - 【請求項44】 半導体基板にNウェルを形成する工程
と、Nウェル中の素子領域の周囲にフィールド酸化膜を
形成する工程と、ゲート絶縁膜とゲート電極を形成し、
さらにマスク酸化膜を形成する工程と、ゲート電極とフ
ィールド酸化膜との整合する領域にソース・ドレインを
形成するため導電型がP型の不純物を添加し不純物層を
形成する工程と、素子領域とフィールド酸化膜との境界
に設けゲート電極近傍に非形成領域を設けるようにしか
も素子領域端のフィールド酸化膜を突き抜けて半導体基
板に導電型がP型の不純物を選択的に添加し不純物導入
層を形成する工程と、層間絶縁膜を形成し、ランプアニ
ール装置を用い短時間の熱処理を行うことによりソース
・ドレインである導電型がP型の高濃度拡散層と導電型
がP型の境界領域拡散層を形成する工程とを有すること
を特徴とする半導体装置の製造方法。 - 【請求項45】 導電型がN型の半導体基板の素子領域
の周囲にフィールド酸化膜を形成する工程と、ゲート絶
縁膜とゲート電極を形成し、さらにマスク酸化膜を形成
する工程と、ゲート電極とフィールド酸化膜との整合す
る領域にソース・ドレインを形成するため導電型がP型
の不純物を添加し不純物層を形成する工程と、素子領域
とフィールド酸化膜との境界に設けゲート電極近傍に非
形成領域を設けるようにしかも素子領域端のフィールド
酸化膜を突き抜けて半導体基板に導電型がP型の不純物
を選択的に添加し不純物導入層を形成する工程と、層間
絶縁膜を形成し、ランプアニール装置を用い短時間の熱
処理を行うことによりソース・ドレインである導電型が
P型の高濃度拡散層と導電型がP型の境界領域拡散層を
形成する工程とを有することを特徴とする半導体装置の
製造方法。 - 【請求項46】 半導体基板にパッド酸化膜を形成する
工程と、素子領域にシリコン窒化膜を形成する工程と、
シリコン窒化膜を耐酸化膜として素子領域の周囲にフィ
ールド酸化膜を形成する工程と、シリコン窒化膜除去
後、素子領域とフィールド酸化膜との境界に設け、のち
に形成するゲート電極近傍に非形成領域を設けるように
不純物を選択的に添加し不純物導入層を形成する工程
と、ゲート絶縁膜を形成し、このゲート絶縁膜の形成と
同時に境界領域拡散層を形成する工程と、ゲート電極を
形成する工程と、ゲート電極とフィールド酸化膜との整
合する領域にソース・ドレインを形成するため不純物を
添加し不純物層を形成する工程と、層間絶縁膜を形成
し、熱処理を行うことによりソース・ドレインである高
濃度拡散層を形成する工程とを有することを特徴とする
半導体装置の製造方法。 - 【請求項47】 半導体基板にPウェルを形成しパッド
酸化膜を形成する工程と、素子領域にシリコン窒化膜を
形成する工程と、シリコン窒化膜を耐酸化膜として素子
領域の周囲にフィールド酸化膜を形成する工程と、シリ
コン窒化膜除去後、Pウェルの素子領域とフィールド酸
化膜との境界に設け、のちに形成するゲート電極近傍に
非形成領域を設けるように導電型がN型の不純物を選択
的に添加し不純物導入層を形成する工程と、ゲート絶縁
膜を形成し、このゲート絶縁膜の形成と同時に導電型が
N型の境界領域拡散層を形成する工程と、ゲート電極を
形成する工程と、ゲート電極とフィールド酸化膜との整
合する領域にソース・ドレインを形成するため導電型が
N型の不純物を添加して不純物層を形成する工程と、層
間絶縁膜を形成し、熱処理を行うことによりソース・ド
レインである導電型がN型の高濃度拡散層を形成する工
程とを有することを特徴とする半導体装置の製造方法。 - 【請求項48】 導電型がP型の半導体基板にパッド酸
化膜を形成し、素子領域にシリコン窒化膜を形成する工
程と、シリコン窒化膜を耐酸化膜として素子領域の周囲
にフィールド酸化膜を形成する工程と、シリコン窒化膜
除去後、素子領域とフィールド酸化膜との境界に設け、
のちに形成するゲート電極近傍に非形成領域を設けるよ
うに導電型がN型の不純物を選択的に添加し不純物導入
層を形成する工程と、ゲート絶縁膜を形成し、このゲー
ト絶縁膜の形成と同時に導電型がN型の境界領域拡散層
を形成する工程と、ゲート電極を形成する工程と、ゲー
ト電極とフィールド酸化膜との整合する領域にソース・
ドレインを形成するため導電型がN型の不純物を添加し
て不純物層を形成する工程と、層間絶縁膜を形成し、熱
処理を行うことによりソース・ドレインである導電型が
N型の高濃度拡散層を形成する工程とを有することを特
徴とする半導体装置の製造方法。 - 【請求項49】 半導体基板にNウェルを形成しパッド
酸化膜を形成する工程と、素子領域にシリコン窒化膜を
形成する工程と、シリコン窒化膜を耐酸化膜として素子
領域の周囲にフィールド酸化膜を形成する工程と、シリ
コン窒化膜除去後、Nウェルの素子領域とフィールド酸
化膜との境界に設け、のちに形成するゲート電極近傍に
非形成領域を設けるように導電型がP型の不純物を選択
的に添加し不純物導入層を形成する工程と、ゲート絶縁
膜を形成し、このゲート絶縁膜の形成と同時に導電型が
P型の境界領域拡散層を形成する工程と、ゲート電極を
形成する工程と、ゲート電極とフィールド酸化膜との整
合する領域にソース・ドレインを形成するため導電型が
P型の不純物を添加して不純物層を形成する工程と、層
間絶縁膜を形成し、熱処理を行うことによりソース・ド
レインである導電型がP型の高濃度拡散層を形成する工
程とを有することを特徴とする半導体装置の製造方法。 - 【請求項50】 導電型がN型の半導体基板にパッド酸
化膜を形成し、素子領域にシリコン窒化膜を形成する工
程と、シリコン窒化膜を耐酸化膜として素子領域の周囲
にフィールド酸化膜を形成する工程と、シリコン窒化膜
除去後、素子領域とフィールド酸化膜との境界に設け、
のちに形成するゲート電極近傍に非形成領域を設けるよ
うに導電型がP型の不純物を選択的に添加し不純物導入
層を形成する工程と、ゲート絶縁膜を形成し、このゲー
ト絶縁膜の形成と同時に導電型がP型の境界領域拡散層
を形成する工程と、ゲート電極を形成する工程と、ゲー
ト電極とフィールド酸化膜との整合する領域にソース・
ドレインを形成するため導電型がP型の不純物を添加し
て不純物層を形成する工程と、層間絶縁膜を形成し、熱
処理を行うことによりソース・ドレインである導電型が
P型の高濃度拡散層を形成する工程とを有することを特
徴とする半導体装置の製造方法。 - 【請求項51】 半導体基板にパッド酸化膜を形成し、
素子領域にシリコン窒化膜を形成する工程と、シリコン
窒化膜を耐酸化膜として素子領域の周囲にフィールド酸
化膜を形成する工程と、シリコン窒化膜とパッド酸化膜
を除去後、ホワイトリボン酸化膜を形成する工程と、素
子領域とフィールド酸化膜との境界に設け、後に形成す
るゲート電極近傍に非形成領域を設けるように不純物を
選択的に添加して不純物導入層を形成する工程と、ホワ
イトリボン酸化膜除去後、ゲート絶縁膜を形成し、この
ゲート絶縁膜の形成と同時に境界領域拡散層を形成する
工程と、ゲート電極を形成する工程と、ゲート電極とフ
ィールド酸化膜との整合する領域にソース・ドレインを
形成するため不純物を添加して不純物層を形成する工程
と、層間絶縁膜を形成し、熱処理を行うことによりソー
ス・ドレインである高濃度拡散層を形成する工程とを有
することを特徴とする半導体装置の製造方法。 - 【請求項52】 半導体基板にPウェルを形成しパッド
酸化膜を形成する工程と、素子領域にシリコン窒化膜を
形成する工程と、シリコン窒化膜を耐酸化膜として素子
領域の周囲にフィールド酸化膜を形成する工程と、シリ
コン窒化膜とパッド酸化膜除去後、ホワイトリボン酸化
膜を形成する工程と、Pウェルの素子領域とフィールド
酸化膜との境界に設け、後に形成するゲート電極近傍に
非形成領域を設けるように導電型がN型の不純物を選択
的に添加し不純物導入層を形成する工程と、ホワイトリ
ボン酸化膜除去後、ゲート絶縁膜を形成し、このゲート
絶縁膜の形成と同時に導電型がN型の境界領域拡散層を
形成する工程と、ゲート電極を形成する工程と、ゲート
電極とフィールド酸化膜との整合する領域にソース・ド
レインを形成するため導電型がN型の不純物を添加し不
純物層を形成する工程と、層間絶縁膜を形成し、熱処理
を行うことによりソース・ドレインである導電型がN型
の高濃度拡散層を形成する工程とを有することを特徴と
する半導体装置の製造方法。 - 【請求項53】 導電型がP型の半導体基板にパッド酸
化膜を形成し、素子領域にシリコン窒化膜を形成する工
程と、シリコン窒化膜を耐酸化膜として素子領域の周囲
にフィールド酸化膜を形成する工程と、シリコン窒化膜
とパッド酸化膜除去後、ホワイトリボン酸化膜を形成す
る工程と、素子領域とフィールド酸化膜との境界に設
け、後に形成するゲート電極近傍に非形成領域を設ける
ように導電型がN型の不純物を選択的に添加して不純物
導入層を形成する工程と、ホワイトリボン酸化膜除去
後、ゲート絶縁膜を形成し、このゲート絶縁膜の形成と
同時に導電型がN型の境界領域拡散層を形成する工程
と、ゲート電極を形成する工程と、ゲート電極とフィー
ルド酸化膜との整合する領域にソース・ドレインを形成
するため導電型がN型の不純物を添加し不純物層を形成
する工程と、層間絶縁膜を形成し、熱処理を行うことに
よりソース・ドレインである導電型がN型の高濃度拡散
層を形成する工程とを有することを特徴とする半導体装
置の製造方法。 - 【請求項54】 半導体基板にNウェルを形成しパッド
酸化膜を形成する工程と、素子領域にシリコン窒化膜を
形成する工程と、シリコン窒化膜を耐酸化膜として素子
領域の周囲にフィールド酸化膜を形成する工程と、シリ
コン窒化膜とパッド酸化膜除去後、ホワイトリボン酸化
膜を形成する工程と、Nウェルの素子領域とフィールド
酸化膜との境界に設け、後に形成するゲート電極近傍に
非形成領域を設けるように導電型がP型の不純物を選択
的に添加し不純物導入層を形成する工程と、ホワイトリ
ボン酸化膜除去後、ゲート絶縁膜を形成し、このゲート
絶縁膜の形成と同時に導電型がP型の境界領域拡散層を
形成する工程と、ゲート電極を形成する工程と、ゲート
電極とフィールド酸化膜との整合する領域にソース・ド
レインを形成するため導電型がP型の不純物を添加し不
純物層を形成する工程と、層間絶縁膜を形成し、熱処理
を行うことによりソース・ドレインである導電型がP型
の高濃度拡散層を形成する工程とを有することを特徴と
する半導体装置の製造方法。 - 【請求項55】 導電型がN型の半導体基板にパッド酸
化膜を形成し、素子領域にシリコン窒化膜を形成する工
程と、シリコン窒化膜を耐酸化膜として素子領域の周囲
にフィールド酸化膜を形成する工程と、シリコン窒化膜
とパッド酸化膜除去後、ホワイトリボン酸化膜を形成す
る工程と、素子領域とフィールド酸化膜との境界に設
け、後に形成するゲート電極近傍に非形成領域を設ける
ように導電型がP型の不純物を選択的に添加して不純物
導入層を形成する工程と、ホワイトリボン酸化膜除去
後、ゲート絶縁膜を形成し、このゲート絶縁膜の形成と
同時に導電型がP型の境界領域拡散層を形成する工程
と、ゲート電極を形成する工程と、ゲート電極とフィー
ルド酸化膜との整合する領域にソース・ドレインを形成
するため導電型がP型の不純物を添加し不純物層を形成
する工程と、層間絶縁膜を形成し、熱処理を行うことに
よりソース・ドレインである導電型がP型の高濃度拡散
層を形成する工程とを有することを特徴とする半導体装
置の製造方法。 - 【請求項56】 半導体基板の素子領域の周囲にフィー
ルド酸化膜を形成する工程と、ゲート絶縁膜とゲート電
極を形成する工程と、素子領域とフィールド酸化膜との
境界に設け、ゲート電極近傍に非形成領域を設けるよう
に不純物を選択的に添加し不純物導入層を形成する工程
と、マスク酸化膜を形成し、このマスク酸化膜の形成と
同時に境界領域拡散層を形成する工程と、ゲート電極と
フィールド酸化膜との整合する領域にソース・ドレイン
を形成するため不純物を添加し不純物層を形成する工程
と、層間絶縁膜を形成し、熱処理を行うことによりソー
ス・ドレインである高濃度拡散層を形成する工程とを有
することを特徴とする半導体装置の製造方法。 - 【請求項57】 半導体基板にPウェルを形成する工程
と、Pウェルの素子領域の周囲にフィールド酸化膜を形
成する工程と、ゲート絶縁膜とゲート電極を形成する工
程と、素子領域とフィールド酸化膜との境界に設け、ゲ
ート電極の近傍に非形成領域を設けるように導電型がN
型の不純物を選択的に添加し不純物導入層を形成する工
程と、マスク酸化膜を形成し、このマスク酸化膜の形成
と同時に導電型がN型の境界領域拡散層を形成する工程
と、ゲート電極とフィールド酸化膜との整合する領域に
ソース・ドレインを形成するため導電型がN型の不純物
を添加し不純物層を形成する工程と、層間絶縁膜を形成
し、熱処理を行うことによりソース・ドレインである導
電型がN型の高濃度拡散層を形成する工程とを有するこ
とを特徴とする半導体装置の製造方法。 - 【請求項58】 導電型がP型の半導体基板の素子領域
の周囲にフィールド酸化膜を形成する工程と、ゲート絶
縁膜とゲート電極を形成する工程と、素子領域とフィー
ルド酸化膜との境界に設け、ゲート電極の近傍に非形成
領域を設けるように導電型がN型の不純物を選択的に添
加し不純物導入層を形成する工程と、マスク酸化膜を形
成し、このマスク酸化膜の形成と同時に導電型がN型の
境界領域拡散層を形成する工程と、ゲート電極とフィー
ルド酸化膜との整合する領域にソース・ドレインを形成
するため導電型がN型の不純物を添加し不純物層を形成
する工程と、層間絶縁膜を形成し、熱処理を行うことに
よりソース・ドレインである導電型がN型の高濃度拡散
層を形成する工程とを有することを特徴とする半導体装
置の製造方法。 - 【請求項59】 半導体基板にNウェルを形成する工程
と、Nウェルの素子領域の周囲にフィールド酸化膜を形
成する工程と、ゲート絶縁膜とゲート電極を形成する工
程と、素子領域とフィールド酸化膜との境界に設け、ゲ
ート電極の近傍に非形成領域を設けるように導電型がP
型の不純物を選択的に添加し不純物導入層を形成する工
程と、マスク酸化膜を形成し、このマスク酸化膜の形成
と同時に導電型がP型の境界領域拡散層を形成する工程
と、ゲート電極とフィールド酸化膜との整合する領域に
ソース・ドレインを形成するため導電型がP型の不純物
を添加し不純物層を形成する工程と、層間絶縁膜を形成
し、熱処理を行うことによりソース・ドレインである導
電型がP型の高濃度拡散層を形成する工程とを有するこ
とを特徴とする半導体装置の製造方法。 - 【請求項60】 導電型がN型の半導体基板の素子領域
の周囲にフィールド酸化膜を形成する工程と、ゲート絶
縁膜とゲート電極を形成する工程と、素子領域とフィー
ルド酸化膜との境界に設け、ゲート電極の近傍に非形成
領域を設けるように導電型がP型の不純物を選択的に添
加し不純物導入層を形成する工程と、マスク酸化膜を形
成し、このマスク酸化膜の形成と同時に導電型がP型の
境界領域拡散層を形成する工程と、ゲート電極とフィー
ルド酸化膜との整合する領域にソース・ドレインを形成
するため導電型がP型の不純物を添加し不純物層を形成
する工程と、層間絶縁膜を形成し、熱処理を行うことに
よりソース・ドレインである導電型がP型の高濃度拡散
層を形成する工程とを有することを特徴とする半導体装
置の製造方法。 - 【請求項61】 半導体基板の素子領域の周囲にフィー
ルド酸化膜を形成する工程と、ゲート絶縁膜とゲート電
極を形成し、さらにマスク酸化膜を形成する工程と、素
子領域とフィールド酸化膜のと境界に設け、ゲート電極
近傍に非形成領域を設けるように不純物を選択的に添加
し不純物導入層を形成する工程と、不活性気体中の熱処
理を行うことにより境界領域拡散層を形成する工程と、
ゲート絶縁膜とフィールド酸化膜との整合する領域にソ
ース・ドレインを形成するため不純物を添加し不純物層
を形成する工程と、層間絶縁膜を形成し、熱処理を行う
ことによりソース・ドレインである高濃度拡散層を形成
する工程とを有することを特徴とする半導体装置の製造
方法。 - 【請求項62】 半導体基板にPウェルを形成する工程
と、Pウェル中の素子領域の周囲にフィールド酸化膜を
形成する工程と、ゲート絶縁膜とゲート電極を形成し、
さらにマスク酸化膜を形成する工程と、素子領域とフィ
ールド酸化膜との境界に設け、ゲート電極近傍に非形成
領域を設けるように導電型がN型の不純物を選択的に添
加し不純物導入層を形成する工程と、不活性気体中の熱
処理を行うことにより導電型がN型の境界領域拡散層を
形成する工程と、ゲート電極とフィールド酸化膜との整
合する領域にソース・ドレインを形成するため導電型が
N型の不純物を添加し不純物層を形成する工程と、層間
絶縁膜を形成し、熱処理を行うことによりソース・ドレ
インである導電型がN型の高濃度拡散層を形成する工程
とを有することを特徴とする半導体装置の製造方法。 - 【請求項63】 導電型がP型の半導体基板の素子領域
の周囲にフィールド酸化膜を形成する工程と、ゲート絶
縁膜とゲート電極を形成する工程と、さらにマスク酸化
膜を形成する工程と、素子領域とフィールド酸化膜との
境界に設け、ゲート電極の近傍に非形成領域を設けるよ
うに導電型がN型の不純物を選択的に添加し不純物導入
層を形成する工程と、不活性気体中の熱処理を行うこと
により導電型がN型の境界領域拡散層を形成する工程
と、ゲート電極とフィールド酸化膜との整合する領域に
ソース・ドレインを形成するため導電型がN型の不純物
を添加し不純物層を形成する工程と、層間絶縁膜を形成
し、熱処理を行うことによりソース・ドレインである導
電型がN型の高濃度拡散層を形成する工程とを有するこ
とを特徴とする半導体装置の製造方法。 - 【請求項64】 半導体基板にNウェルを形成する工程
と、Nウェル中の素子領域の周囲にフィールド酸化膜を
形成する工程と、ゲート絶縁膜とゲート電極を形成し、
さらにマスク酸化膜を形成する工程と、素子領域とフィ
ールド酸化膜との境界に設け、ゲート電極近傍に非形成
領域を設けるように導電型がP型の不純物を選択的に添
加し不純物導入層を形成する工程と、不活性気体中の熱
処理を行うことにより導電型がP型の境界領域拡散層を
形成する工程と、ゲート電極とフィールド酸化膜との整
合する領域にソース・ドレインを形成するため導電型が
P型の不純物を添加し不純物層を形成する工程と、層間
絶縁膜を形成し、熱処理を行うことによりソース・ドレ
インである導電型がP型の高濃度拡散層を形成する工程
とを有することを特徴とする半導体装置の製造方法。 - 【請求項65】 導電型がN型の半導体基板の素子領域
の周囲にフィールド酸化膜を形成する工程と、ゲート絶
縁膜とゲート電極を形成する工程と、さらにマスク酸化
膜を形成する工程と、素子領域とフィールド酸化膜との
境界に設け、ゲート電極の近傍に非形成領域を設けるよ
うに導電型がP型の不純物を選択的に添加し不純物導入
層を形成する工程と、不活性気体中の熱処理を行うこと
により導電型がP型の境界領域拡散層を形成する工程
と、ゲート電極とフィールド酸化膜との整合する領域に
ソース・ドレインを形成するため導電型がP型の不純物
を添加し不純物層を形成する工程と、層間絶縁膜を形成
し、熱処理を行うことによりソース・ドレインである導
電型がP型の高濃度拡散層を形成する工程とを有するこ
とを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP23081995A JPH08274332A (ja) | 1994-11-29 | 1995-09-08 | 半導体装置およびその製造方法 |
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP29414694 | 1994-11-29 | ||
JP7-16709 | 1995-02-03 | ||
JP1670995 | 1995-02-03 | ||
JP6-294146 | 1995-02-03 | ||
JP23081995A JPH08274332A (ja) | 1994-11-29 | 1995-09-08 | 半導体装置およびその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH08274332A true JPH08274332A (ja) | 1996-10-18 |
Family
ID=27281521
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP23081995A Pending JPH08274332A (ja) | 1994-11-29 | 1995-09-08 | 半導体装置およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH08274332A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7307320B2 (en) | 2005-11-07 | 2007-12-11 | Samsung Electronics Co., Ltd. | Differential mechanical stress-producing regions for integrated circuit field effect transistors |
-
1995
- 1995-09-08 JP JP23081995A patent/JPH08274332A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7307320B2 (en) | 2005-11-07 | 2007-12-11 | Samsung Electronics Co., Ltd. | Differential mechanical stress-producing regions for integrated circuit field effect transistors |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4272881A (en) | Method for making a closed gate MOS transistor with self-aligned contacts with dual passivation layer | |
US4274193A (en) | Method for making a closed gate MOS transistor with self-aligned contacts | |
JPH05283687A (ja) | 半導体素子の製造方法 | |
JPH08274332A (ja) | 半導体装置およびその製造方法 | |
US5994737A (en) | Semiconductor device with bird's beak | |
KR0170436B1 (ko) | 모스트랜지스터 제조방법 | |
JPH113946A (ja) | 半導体装置およびその製造方法 | |
JPH05243262A (ja) | 半導体装置の製造方法 | |
KR19980081779A (ko) | Mos 트랜지스터와 그 제조 방법 | |
JP3432307B2 (ja) | 半導体装置の製造方法 | |
JPH07147396A (ja) | 半導体集積回路装置の製造方法 | |
JPH03297147A (ja) | 半導体装置の製造方法 | |
JPH08204023A (ja) | 半導体装置の製造方法 | |
JP3700210B2 (ja) | 半導体装置の製造方法 | |
JPH06224215A (ja) | 半導体装置の製造方法 | |
JPH09252060A (ja) | 半導体不揮発性記憶装置の製造方法 | |
JPH07202191A (ja) | 縦型パワーmos半導体装置とその製造方法 | |
JPS59105367A (ja) | Mos型トランジスタの製造方法 | |
JPH06338620A (ja) | 半導体不揮発性記憶装置およびその製造方法 | |
JPH08115982A (ja) | 半導体集積回路装置およびその製造方法 | |
JPH08162634A (ja) | 半導体装置の製造方法 | |
JPH07221292A (ja) | 半導体装置およびその製造方法 | |
JPH0778893A (ja) | 半導体不揮発性記憶装置およびその製造方法 | |
JPH0955436A (ja) | 半導体装置とその製造方法 | |
JPH04354328A (ja) | 半導体装置の製造方法 |