JPH08274332A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JPH08274332A
JPH08274332A JP23081995A JP23081995A JPH08274332A JP H08274332 A JPH08274332 A JP H08274332A JP 23081995 A JP23081995 A JP 23081995A JP 23081995 A JP23081995 A JP 23081995A JP H08274332 A JPH08274332 A JP H08274332A
Authority
JP
Japan
Prior art keywords
forming
oxide film
region
impurity
gate electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP23081995A
Other languages
English (en)
Inventor
Toshihiro Satou
年洋 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Citizen Watch Co Ltd
Original Assignee
Citizen Watch Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Citizen Watch Co Ltd filed Critical Citizen Watch Co Ltd
Priority to JP23081995A priority Critical patent/JPH08274332A/ja
Publication of JPH08274332A publication Critical patent/JPH08274332A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

(57)【要約】 【課題】 深い境界領域拡散層の存在により、ドレイン
とウェル間接合耐圧が、素子領域の端部とコンタクトホ
ール間距離に対し依存性を示さない特性を得ることがで
き、コンタクトホールが素子領域の所定の箇所に対しず
れて形成され、フィールド酸化膜領域の酸化膜厚の薄い
バイズビーク部を介しても、ウェルまたは半導体基板と
直接接続されることがなく、半導体基板内に不要な電流
が流れることを抑制することができるため、ＭＯＳトラ
ンジスタの動作を精度よく制御することができる。 【解決手段】 半導体基板上のゲート電極７とフィール
ド酸化膜３の整合する領域に設けるソース・ドレインで
ある高濃度拡散層１１と素子領域１４とフィールド酸化
膜３領域の境界に設け、ゲート電極７近傍に非形成領域
を有する境界領域拡散層１５を設ける半導体装置および
その製造方法。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明はＭＯＳトランジスタ
の構造とその製造方法とに関し、とくにソース・ドレイ
ンに浅い深さの高濃度拡散層を有する半導体装置の構造
と、この構造を形成するための製造方法とに関する。
【０００２】
【従来の技術】近年、素子の微細化に伴うショートチャ
ネル効果抑制のために、ＭＯＳトランジスタのソース・
ドレインは、深さが浅い高濃度拡散層によって設けるよ
うになっている。
【０００３】しかしながら、ソース・ドレインを浅くし
た場合、従来の深い高濃度拡散層の場合のようにフィー
ルド酸化膜領域の端部である酸化膜厚の薄いバーズビー
ク下部に不純物を形成することができない。
【０００４】このため、コンタクトホールが素子領域の
所定の箇所からずれて形成された場合、コンタクトホー
ルは、フィールド酸化膜領域の端部の酸化膜厚の薄いバ
ーズビーク部を介しウェルまたは半導体基板と直接接続
してしまう。
【０００５】この結果、半導体基板内に不必要な電流が
流れ、ＭＯＳトランジスタの正常な動作を制御すること
が非常に困難となる。
【０００６】従来技術における、浅い高濃度拡散層をソ
ース・ドレインに用いるＮチャネル型のＭＯＳトランジ
スタ（以下Ｎ型ＭＯＳトランジスタと記載する）の形成
方法を、図３８から図４３の断面図と、図５０の平面図
とを用いて説明する。さらに図５１のグラフに、従来の
技術を用いて形成した浅い高濃度拡散層をソース・ドレ
インに適用したＮ型ＭＯＳトランジスタにおける特性を
示す。
【０００７】図３８から図４３は、従来技術におけるＮ
型ＭＯＳトランジスタの形成方法を工程順に示す断面図
である。図５０は、従来のＮ型ＭＯＳトランジスタの平
面パターン形状を示す平面図である。さらに図５１は、
従来の技術を用いて形成したＮ型ＭＯＳトランジスタに
ついて、Ｎ型ＭＯＳトランジスタでのドレインとウェル
間の接合耐圧を、素子領域の端部とコンタクトホール間
距離で評価した結果を示すグラフである。
【０００８】なお、以下の説明はＮ型ＭＯＳトランジス
タにおけるソース・ドレインの製造方法を中心に説明
し、従来技術における半導体装置の構造はこの製造方法
の説明で代用する。
【０００９】まずはじめに図３８に示すように、半導体
基板１に薄い不純物濃度のＰ型拡散層２（以後Ｐウェル
と記載する）を形成し、さらに素子領域１４の周囲にフ
ィールド酸化膜３を形成する。
【００１０】その後、素子領域１４表面にゲート絶縁膜
４を形成する。さらにその後、半導体基板１上に化学気
相成長法（以下ＣＶＤ法と記載する）によって、多結晶
シリコン膜５を全面に所定の膜厚で形成する。
【００１１】つぎに図３９に示すように、多結晶シリコ
ン膜５の全面に、イオン注入法によりＮ型不純物である
リンを添加し、Ｎ型不純物を添加した多結晶シリコン膜
５を形成する。
【００１２】さらにホトレジスト７を回転塗布法により
全面に形成し、所定のホトマスクを用いて露光処理と、
現像処理を行い、ホトレジスト６をゲート電極７の形状
にパターニングする。
【００１３】つぎに図４０に示すように、このパターニ
ングしたホトレジスト６をエッチングマスクとして用い
て、異方性エッチングにより、多結晶シリコン膜５をエ
ッチングしてゲート電極７としてパターニングする。そ
の後、ホトレジスト６を除去する。
【００１４】つぎに図４１に示すように、酸化拡散炉を
用いて酸素雰囲気中での温度９００℃、時間３０分間の
熱処理を行うことにより、マスク酸化膜８をゲート電極
７の表面に形成する。
【００１５】さらにソース・ドレインを形成するため導
電型がＮ型の不純物層９をイオン注入法によりにゲート
電極７に整合する半導体基板１の素子領域１４に添加し
て、導電型がＮ型の不純物層９を形成する。
【００１６】つぎに図４２に示すようにＣＶＤ法によ
り、全面にシリコン酸化膜系の層間絶縁膜１０を形成す
る。
【００１７】その後、窒素雰囲気中にてアニール処理を
行い、図４１を用いて説明した工程にて、Ｎ型ＭＯＳト
ランジスタのソース・ドレインとして添加した導電型が
Ｎ型の不純物層９を半導体基板１中に拡散させる。
【００１８】この結果、Ｎ型ＭＯＳトランジスタのソー
ス・ドレインである導電型がＮ型の高濃度拡散層１１を
形成する。
【００１９】つぎに図４３に示すように、異方性エッチ
ングを行うことによって層間絶縁膜１１の所定の箇所を
パターニングして、コンタクトホール１２を形成する。
その後、アルミニウムからなる配線１３を形成すること
により、Ｎ型ＭＯＳトランジスタを完成することができ
る。
【００２０】
【発明が解決しようとする課題】図５０の平面図に、上
記の図３８から図４３を用いて説明した従来の技術を用
いて形成した高濃度拡散層１１をソース・ドレインとし
て用いるＮ型ＭＯＳトランジスタの平面パターン形状を
示す。図５０中、破線がフィールド酸化膜３の端部を示
し、その破線周囲の実線が素子領域１４を示す。
【００２１】さらにＸに相当する値が、ドレインとウェ
ル間の接合耐圧の評価に際し基準となる素子領域１４の
端部と、コンタクトホール１２間との距離を示す。な
お、図５０につけた符号は、図３８から図４３と同一箇
所には同一符号をつけている。
【００２２】さらに図５１のグラフに、上記従来の技術
を用いて形成した高濃度拡散層１１をソース・ドレイン
に用いるＮ型ＭＯＳトランジスタ特性を示し、素子領域
１４の端部とコンタクトホール１２間の距離に対するド
レインとウェル間の接合耐圧の変化を示す。
【００２３】この図５１のグラフは、横軸がＮ型ＭＯＳ
トランジスタの素子領域の端部とコンタクトホール間の
距離、すなわち図５０の距離Ｘに相当する値を示し、縦
軸がＮ型ＭＯＳトランジスタのドレインとウェル間の接
合耐圧を示す。
【００２４】図３８から図４３を用いて説明した従来の
技術で形成した高濃度拡散層１１をソース・ドレインに
用いるＮ型ＭＯＳトランジスタでは、図５１のグラフに
示すように、Ｎ型ＭＯＳトランジスタのドレインとウェ
ル間の接合耐圧は、素子領域１４の端部とコンタクトホ
ール１２間の距離に対して依存性を示す。
【００２５】浅い深さの高濃度拡散層１１をソース・ド
レインに用いるＮ型ＭＯＳトランジスタでは、図４２に
示すように、フィールド酸化膜３の端部の酸化膜厚の薄
いバーズビーク下部にソース・ドレインである高濃度拡
散層１１を形成することができない。
【００２６】このため、コンタクトホール１２が素子領
域１４の所定の箇所からずれて形成されると、すなわち
図５０に示す距離Ｘが小さくなったとき、コンタクトホ
ール１２は、フィールド酸化膜３の端部の酸化膜厚の薄
いバーズビーク部を介しＰウェル２あるいは半導体基板
１と直接接続してしまう。
【００２７】この結果、半導体基板１内に不必要な電流
が流れることから、Ｎ型ＭＯＳトランジスタの正常な動
作を制御することが非常に困難となる。
【００２８】本発明の目的は、上記課題を解決して、浅
い深さのソース・ドレインを有するＭＯＳトランジスタ
において、素子領域の端部とコンタクトホール間の距離
に対して、ドレインとウェル間の接合耐圧を充分な値に
確保することが可能な半導体装置の構造と、その製造方
法とを提供することにある。
【００２９】
【課題を解決するための手段】上記目的を達成するため
に、本発明の半導体装置の構造とその製造方法とは、下
記記載の手段を採用する。
【００３０】本発明における半導体装置は、半導体基板
に設ける素子領域と、素子領域の周囲に設けるフィール
ド酸化膜と、素子領域にゲート絶縁膜を介して設けるゲ
ート電極と、ゲート電極とフィールド酸化膜の整合する
領域に設けるソース・ドレインである高濃度拡散層と、
素子領域とフィールド酸化膜との境界に設け、ゲート電
極近傍に非形成領域を有する境界領域拡散層とを備える
ことを特徴とする。
【００３１】本発明における半導体装置は、半導体基板
に設けるＰウェルと、Ｐウェルに設ける素子領域と、素
子領域の周囲に設けるフィールド酸化膜と、素子領域に
ゲート絶縁膜を介して設けるゲート電極と、ゲート電極
とフィールド酸化膜の整合する領域に設けるソース・ド
レインである導電型がＮ型の高濃度拡散層と、素子領域
とフィールド酸化膜との境界に設け、ゲート電極近傍に
非形成領域を有する導電型がＮ型の境界領域拡散層とを
備えることを特徴とする。
【００３２】本発明における半導体装置は、導電型がＰ
型の半導体基板上に設ける素子領域と、素子領域の周囲
に設けるフィールド酸化膜と、素子領域にゲート絶縁膜
を介して設けるゲート電極と、ゲート電極とフィールド
酸化膜の整合する領域に設けるソース・ドレインである
導電型がＮ型の高濃度拡散層と、素子領域とフィールド
酸化膜との境界に設け、ゲート電極近傍に非形成領域を
有する導電型がＮ型の境界領域拡散層とを備えることを
特徴とする。
【００３３】本発明における半導体装置は、半導体基板
に設けるＮウェルと、Ｎウェルに設ける素子領域と、素
子領域の周囲に設けるフィールド酸化膜と、素子領域に
ゲート絶縁膜を介して設けるゲート電極と、ゲート電極
とフィールド酸化膜の整合する領域に設けるソース・ド
レインである導電型がＰ型の高濃度拡散層と、素子領域
とフィールド酸化膜との境界に設け、ゲート電極近傍に
非形成領域を有する導電型がＰ型の境界領域拡散層とを
備えることを特徴とする。
【００３４】本発明における半導体装置は、導電型がＮ
型の半導体基板上に設ける素子領域と、素子領域の周囲
に設けるフィールド酸化膜と、素子領域にゲート絶縁膜
を介して設けるゲート電極と、ゲート電極とフィールド
酸化膜の整合する領域に設けるソース・ドレインである
導電型がＰ型の高濃度拡散層と、素子領域とフィールド
酸化膜との境界に設け、ゲート電極近傍に非形成領域を
有する導電型がＰ型の境界領域拡散層とを備えることを
特徴とする。
【００３５】本発明における半導体装置の製造方法は、
半導体基板の素子領域の周囲にフィールド酸化膜を形成
する工程と、ゲート絶縁膜とゲート電極を形成する工程
と、ゲート電極とフィールド酸化膜との整合する領域に
ソース・ドレインを形成するため不純物を添加し不純物
層を形成する工程と、素子領域とフィールド酸化膜との
境界に設けゲート電極近傍に非形成領域を設けるように
不純物を選択的に添加し不純物導入層を形成する工程
と、層間絶縁膜を形成し、熱処理を行うことによりソー
ス・ドレインである高濃度拡散層と境界領域拡散層を形
成する工程とを有することを特徴とする。
【００３６】本発明における半導体装置の製造方法は、
半導体基板にＰウェルを形成する工程と、Ｐウェルの素
子領域の周囲にフィールド酸化膜を形成する工程と、ゲ
ート絶縁膜とゲート電極を形成する工程と、ゲート電極
とフィールド酸化膜との整合する領域にソース・ドレイ
ンを形成するため導電型がＮ型の不純物を添加し不純物
層を形成する工程と、素子領域とフィールド酸化膜との
境界に設けゲート電極の近傍に非形成領域を設けるよう
に導電型がＮ型の不純物を選択的に添加し不純物導入層
を形成する工程と、層間絶縁膜を形成し、熱処理を行う
ことによりソース・ドレインである導電型がＮ型の高濃
度拡散層と導電型がＮ型の境界領域拡散層を形成する工
程とを有することを特徴とする。
【００３７】本発明における半導体装置の製造方法は、
導電型がＰ型の半導体基板の素子領域の周囲にフィール
ド酸化膜を形成する工程と、ゲート絶縁膜とゲート電極
を形成する工程と、ゲート電極とフィールド酸化膜との
整合する領域にソース・ドレインを形成するために導電
型がＮ型の不純物を添加して不純物層を形成する工程
と、素子領域とフィールド酸化膜との境界に設けゲート
電極の近傍に非形成領域を設けるように導電型がＮ型の
不純物を選択的に添加し不純物導入層を形成する工程
と、層間絶縁膜を形成し、熱処理を行うことによりソー
ス・ドレインである導電型がＮ型の高濃度拡散層と導電
型がＮ型の境界領域拡散層を形成する工程とを有するこ
とを特徴とする。
【００３８】本発明における半導体装置の製造方法は、
半導体基板にＮウェルを形成する工程と、Ｎウェルの素
子領域の周囲にフィールド酸化膜を形成する工程と、ゲ
ート絶縁膜とゲート電極を形成する工程と、ゲート電極
とフィールド酸化膜との整合する領域にソース・ドレイ
ンを形成するため導電型がＮ型の不純物を添加し不純物
層を形成する工程と、素子領域とフィールド酸化膜との
境界に設けゲート電極の近傍に非形成領域を設けるよう
に導電型がＰ型の不純物を選択的に添加し不純物導入層
を形成する工程と、層間絶縁膜を形成し、熱処理を行う
ことによりソース・ドレインである導電型がＮ型の高濃
度拡散層と導電型がＰ型の境界領域拡散層を形成する工
程とを有することを特徴とする。
【００３９】本発明における半導体装置の製造方法は、
導電型がＮ型の半導体基板の素子領域の周囲にフィール
ド酸化膜を形成する工程と、ゲート絶縁膜とゲート電極
を形成する工程と、ゲート電極とフィールド酸化膜との
整合する領域にソース・ドレインを形成するために導電
型がＰ型の不純物を添加して不純物層を形成する工程
と、素子領域とフィールド酸化膜との境界に設けゲート
電極の近傍に非形成領域を設けるように導電型がＰ型の
不純物を選択的に添加し不純物導入層を形成する工程
と、層間絶縁膜を形成し、熱処理を行うことによりソー
ス・ドレインである導電型がＰ型の高濃度拡散層と導電
型がＰ型の境界領域拡散層を形成する工程とを有するこ
とを特徴とする。
【００４０】本発明における半導体装置の製造方法は、
半導体基板の素子領域の周囲にフィールド酸化膜を形成
する工程と、ゲート絶縁膜とゲート電極を形成し、さら
にマスク酸化膜を形成する工程と、ゲート電極とフィー
ルド酸化膜との整合する領域にソース・ドレインを形成
するため不純物を添加し不純物層を形成する工程と、素
子領域とフィールド酸化膜のと境界に設けゲート電極近
傍に非形成領域を設けるように不純物を選択的に添加し
不純物導入層を形成する工程と、層間絶縁膜を形成し、
熱処理を行うことによりソース・ドレインである高濃度
拡散層と境界領域拡散層を形成する工程とを有すること
を特徴とする。
【００４１】本発明における半導体装置の製造方法は、
半導体基板にＰウェルを形成する工程と、Ｐウェル中の
素子領域の周囲にフィールド酸化膜を形成する工程と、
ゲート絶縁膜とゲート電極を形成し、さらにマスク酸化
膜を形成する工程と、ゲート電極とフィールド酸化膜と
の整合する領域にソース・ドレインを形成するため導電
型がＮ型の不純物を添加し不純物層を形成する工程と、
素子領域とフィールド酸化膜との境界に設けゲート電極
近傍に非形成領域を設けるように導電型がＮ型の不純物
を選択的に添加して不純物導入層を形成する工程と、層
間絶縁膜を形成し、熱処理を行うことによってソース・
ドレインである導電型がＮ型の高濃度拡散層と導電型が
Ｎ型の境界領域拡散層を形成する工程とを有することを
特徴とする。
【００４２】本発明における半導体装置の製造方法は、
導電型がＰ型の半導体基板の素子領域の周囲にフィール
ド酸化膜を形成する工程と、ゲート絶縁膜とゲート電極
とを形成し、さらにマスク酸化膜を形成する工程と、ゲ
ート電極とフィールド酸化膜との整合する領域にソース
・ドレインを形成するために導電型がＮ型の不純物を添
加し不純物層を形成する工程と、素子領域とフィールド
酸化膜との境界に設けゲート電極近傍に非形成領域を設
けるように導電型がＮ型の不純物を選択的に添加し不純
物導入層を形成する工程と、層間絶縁膜を形成し、熱処
理を行うことによりソース・ドレインである導電型がＮ
型の高濃度拡散層と導電型がＮ型の境界領域拡散層を形
成する工程とを有することを特徴とする。
【００４３】本発明における半導体装置の製造方法は、
半導体基板にＮウェルを形成する工程と、Ｎウェル中の
素子領域の周囲にフィールド酸化膜を形成する工程と、
ゲート絶縁膜とゲート電極を形成し、さらにマスク酸化
膜を形成する工程と、ゲート電極とフィールド酸化膜と
の整合する領域にソース・ドレインを形成するため導電
型がＰ型の不純物を添加し不純物層を形成する工程と、
素子領域とフィールド酸化膜との境界に設けゲート電極
近傍に非形成領域を設けるように導電型がＰ型の不純物
を選択的に添加して不純物導入層を形成する工程と、層
間絶縁膜を形成し、熱処理を行うことによってソース・
ドレインである導電型がＰ型の高濃度拡散層と導電型が
Ｐ型の境界領域拡散層を形成する工程とを有することを
特徴とする。
【００４４】本発明における半導体装置の製造方法は、
導電型がＮ型の半導体基板の素子領域の周囲にフィール
ド酸化膜を形成する工程と、ゲート絶縁膜とゲート電極
とを形成し、さらにマスク酸化膜を形成する工程と、ゲ
ート電極とフィールド酸化膜との整合する領域にソース
・ドレインを形成するために導電型がＰ型の不純物を添
加し不純物層を形成する工程と、素子領域とフィールド
酸化膜との境界に設けゲート電極近傍に非形成領域を設
けるように導電型がＰ型の不純物を選択的に添加し不純
物導入層を形成する工程と、層間絶縁膜を形成し、熱処
理を行うことによりソース・ドレインである導電型がＰ
型の高濃度拡散層と導電型がＰ型の境界領域拡散層を形
成する工程とを有することを特徴とする。
【００４５】本発明における半導体装置の製造方法は、
半導体基板の素子領域の周囲にフィールド酸化膜を形成
する工程と、ゲート絶縁膜とゲート電極を形成する工程
と、ゲート電極とフィールド酸化膜との整合する領域に
ソース・ドレインを形成するため不純物を添加し不純物
層を形成する工程と、素子領域とフィールド酸化膜との
境界に設けゲート電極近傍に非形成領域を設けるように
不純物を選択的に添加し不純物導入層を形成する工程
と、層間絶縁膜を形成し、ランプアニール装置を用い短
時間の熱処理を行うことによりソース・ドレインである
高濃度拡散層と境界領域拡散層を形成する工程とを有す
ることを特徴とする。
【００４６】本発明における半導体装置の製造方法は、
半導体基板にＰウェルを形成する工程と、Ｐウェル中の
素子領域の周囲にフィールド酸化膜を形成する工程と、
ゲート絶縁膜とゲート電極を形成する工程と、ゲート電
極とフィールド酸化膜との整合する領域にソース・ドレ
インを形成するため導電型がＮ型の不純物を添加し不純
物層を形成する工程と、素子領域とフィールド酸化膜と
の境界に設けゲート電極近傍に非形成領域を設けるよう
に導電型がＮ型の不純物を選択的に添加して不純物導入
層を形成する工程と、層間絶縁膜を形成し、ランプアニ
ール装置を用い短時間の熱処理を行うことによりソース
・ドレインである導電型がＮ型の高濃度拡散層と導電型
がＮ型の境界領域拡散層を形成する工程とを有すること
を特徴とする。
【００４７】本発明における半導体装置の製造方法は、
導電型がＰ型の半導体基板の素子領域の周囲にフィール
ド酸化膜を形成する工程と、ゲート絶縁膜とゲート電極
を形成する工程と、ゲート電極とフィールド酸化膜との
整合する領域にソース・ドレインを形成するため導電型
がＮ型の不純物を添加し不純物層を形成する工程と、素
子領域とフィールド酸化膜との境界に設けゲート電極の
近傍に非形成領域を設けるように導電型がＮ型の不純物
を選択的に添加し不純物導入層を形成する工程と、層間
絶縁膜を形成し、ランプアニール装置を用い短時間の熱
処理を行うことによりソース・ドレインである導電型が
Ｎ型の高濃度拡散層と導電型がＮ型の境界領域拡散層を
形成する工程とを有することを特徴とする。
【００４８】本発明における半導体装置の製造方法は、
半導体基板にＮウェルを形成する工程と、Ｎウェル中の
素子領域の周囲にフィールド酸化膜を形成する工程と、
ゲート絶縁膜とゲート電極を形成する工程と、ゲート電
極とフィールド酸化膜との整合する領域にソース・ドレ
インを形成するため導電型がＰ型の不純物を添加し不純
物層を形成する工程と、素子領域とフィールド酸化膜と
の境界に設けゲート電極近傍に非形成領域を設けるよう
に導電型がＰ型の不純物を選択的に添加して不純物導入
層を形成する工程と、層間絶縁膜を形成し、ランプアニ
ール装置を用い短時間の熱処理を行うことによりソース
・ドレインである導電型がＰ型の高濃度拡散層と導電型
がＰ型の境界領域拡散層を形成する工程とを有すること
を特徴とする。
【００４９】本発明における半導体装置の製造方法は、
導電型がＮ型の半導体基板の素子領域の周囲にフィール
ド酸化膜を形成する工程と、ゲート絶縁膜とゲート電極
を形成する工程と、ゲート電極とフィールド酸化膜との
整合する領域にソース・ドレインを形成するため導電型
がＰ型の不純物を添加し不純物層を形成する工程と、素
子領域とフィールド酸化膜との境界に設けゲート電極の
近傍に非形成領域を設けるように導電型がＰ型の不純物
を選択的に添加し不純物導入層を形成する工程と、層間
絶縁膜を形成し、ランプアニール装置を用い短時間の熱
処理を行うことによりソース・ドレインである導電型が
Ｐ型の高濃度拡散層と導電型がＰ型の境界領域拡散層を
形成する工程とを有することを特徴とする。
【００５０】本発明における半導体装置の製造方法は、
半導体基板の素子領域の周囲にフィールド酸化膜を形成
する工程と、ゲート絶縁膜とゲート電極を形成し、さら
にマスク酸化膜を形成する工程と、ゲート電極とフィー
ルド酸化膜との整合する領域にソース・ドレインを形成
するため不純物を添加し不純物層を形成する工程と、素
子領域とフィールド酸化膜との境界に設けゲート電極の
近傍に非形成領域を設けるように不純物を選択的に添加
し不純物導入層を形成する工程と、層間絶縁膜を形成
し、ランプアニール装置を用い短時間の熱処理を行うこ
とによりソース・ドレインである高濃度拡散層と境界領
域拡散層を形成する工程とを有することを特徴とする。
【００５１】本発明における半導体装置の製造方法は、
半導体基板にＰウェルを形成する工程と、Ｐウェル中の
素子領域の周囲にフィールド酸化膜を形成する工程と、
ゲート絶縁膜とゲート電極を形成し、さらにマスク酸化
膜を形成する工程と、ゲート電極とフィールド酸化膜と
の整合する領域にソース・ドレインを形成するため導電
型がＮ型の不純物を添加し不純物層を形成する工程と、
素子領域とフィールド酸化膜との境界に設けゲート電極
近傍に非形成領域を設けるように導電型がＮ型の不純物
を選択的に添加して不純物導入層を形成する工程と、層
間絶縁膜を形成し、ランプアニール装置を用い短時間の
熱処理を行うことによりソース・ドレインである導電型
がＮ型の高濃度拡散層と導電型がＮ型の境界領域拡散層
を形成する工程とを有することを特徴とする。
【００５２】本発明における半導体装置の製造方法は、
導電型がＰ型の半導体基板の素子領域の周囲にフィール
ド酸化膜を形成する工程と、ゲート絶縁膜とゲート電極
を形成し、さらにマスク酸化膜を形成する工程と、ゲー
ト電極とフィールド酸化膜との整合する領域にソース・
ドレインを形成するため導電型がＮ型の不純物を添加し
不純物層を形成する工程と、素子領域とフィールド酸化
膜との境界に設けゲート電極近傍に非形成領域を設ける
ように導電型がＮ型の不純物を選択的に添加し不純物導
入層を形成する工程と、層間絶縁膜を形成し、ランプア
ニール装置を用い短時間の熱処理を行うことによりソー
ス・ドレインである導電型がＮ型の高濃度拡散層と導電
型がＮ型の境界領域拡散層を形成する工程とを有するこ
とを特徴とする。
【００５３】本発明における半導体装置の製造方法は、
半導体基板にＮウェルを形成する工程と、Ｎウェル中の
素子領域の周囲にフィールド酸化膜を形成する工程と、
ゲート絶縁膜とゲート電極を形成し、さらにマスク酸化
膜を形成する工程と、ゲート電極とフィールド酸化膜と
の整合する領域にソース・ドレインを形成するため導電
型がＰ型の不純物を添加し不純物層を形成する工程と、
素子領域とフィールド酸化膜との境界に設けゲート電極
近傍に非形成領域を設けるように導電型がＰ型の不純物
を選択的に添加して不純物導入層を形成する工程と、層
間絶縁膜を形成し、ランプアニール装置を用い短時間の
熱処理を行うことによりソース・ドレインである導電型
がＰ型の高濃度拡散層と導電型がＰ型の境界領域拡散層
を形成する工程とを有することを特徴とする。
【００５４】本発明における半導体装置の製造方法は、
導電型がＮ型の半導体基板の素子領域の周囲にフィール
ド酸化膜を形成する工程と、ゲート絶縁膜とゲート電極
を形成し、さらにマスク酸化膜を形成する工程と、ゲー
ト電極とフィールド酸化膜との整合する領域にソース・
ドレインを形成するため導電型がＰ型の不純物を添加し
不純物層を形成する工程と、素子領域とフィールド酸化
膜との境界に設けゲート電極近傍に非形成領域を設ける
ように導電型がＰ型の不純物を選択的に添加して不純物
導入層を形成する工程と、層間絶縁膜を形成し、ランプ
アニール装置を用い短時間の熱処理を行うことによりソ
ース・ドレインである導電型がＰ型の高濃度拡散層と導
電型がＰ型の境界領域拡散層を形成する工程とを有する
ことを特徴とする。
【００５５】本発明における半導体装置の製造方法は、
半導体基板の素子領域の周囲にフィールド酸化膜を形成
する工程と、ゲート絶縁膜とゲート電極を形成する工程
と、ゲート電極とフィールド酸化膜との整合する領域に
ソース・ドレインを形成するため不純物を添加し不純物
層を形成する工程と、素子領域とフィールド酸化膜との
境界に設けゲート電極近傍に非形成領域を設けるように
しかも素子領域端のフィールド酸化膜を突き抜けて半導
体基板に不純物を選択的に添加し不純物導入層を形成す
る工程と、層間絶縁膜を形成し、熱処理を行うことによ
りソース・ドレインである高濃度拡散層と境界領域拡散
層を形成する工程とを有することを特徴とする。
【００５６】本発明における半導体装置の製造方法は、
半導体基板にＰウェルを形成する工程と、Ｐウェルの素
子領域の周囲にフィールド酸化膜を形成する工程と、ゲ
ート絶縁膜とゲート電極を形成する工程と、ゲート電極
とフィールド酸化膜との整合する領域にソース・ドレイ
ンを形成するため導電型がＮ型の不純物を添加して不純
物層を形成する工程と、素子領域とフィールド酸化膜と
の境界に設けゲート電極の近傍に非形成領域を設けるよ
うにしかも素子領域端のフィールド酸化膜を突き抜けて
半導体基板に導電型がＮ型の不純物を選択的に添加し不
純物導入層を形成する工程と、層間絶縁膜を形成し、熱
処理を行うことによりソース・ドレインである導電型が
Ｎ型の高濃度拡散層と導電型がＮ型の境界領域拡散層を
形成する工程とを有することを特徴とする。
【００５７】本発明における半導体装置の製造方法は、
導電型がＰ型の半導体基板の素子領域の周囲にフィール
ド酸化膜を形成する工程と、ゲート絶縁膜とゲート電極
を形成する工程と、ゲート電極とフィールド酸化膜との
整合する領域にソース・ドレインを形成するために導電
型がＮ型の不純物を添加して不純物層を形成する工程
と、素子領域とフィールド酸化膜との境界に設けゲート
電極の近傍に非形成領域を設けるようにしかも素子領域
端のフィールド酸化膜を突き抜けて半導体基板に導電型
がＮ型の不純物を選択的に添加し不純物導入層を形成す
る工程と、層間絶縁膜を形成し、熱処理を行うことによ
りソース・ドレインである導電型がＮ型の高濃度拡散層
と導電型がＮ型の境界領域拡散層を形成する工程とを有
することを特徴とする。
【００５８】本発明における半導体装置の製造方法は、
半導体基板にＮウェルを形成する工程と、Ｎウェルの素
子領域の周囲にフィールド酸化膜を形成する工程と、ゲ
ート絶縁膜とゲート電極を形成する工程と、ゲート電極
とフィールド酸化膜との整合する領域にソース・ドレイ
ンを形成するため導電型がＮ型の不純物を添加して不純
物層を形成する工程と、素子領域とフィールド酸化膜と
の境界に設けゲート電極の近傍に非形成領域を設けるよ
うにしかも素子領域端のフィールド酸化膜を突き抜けて
半導体基板に導電型がＰ型の不純物を選択的に添加し不
純物導入層を形成する工程と、層間絶縁膜を形成し、熱
処理を行うことによりソース・ドレインである導電型が
Ｎ型の高濃度拡散層と導電型がＰ型の境界領域拡散層を
形成する工程とを有することを特徴とする。
【００５９】本発明における半導体装置の製造方法は、
導電型がＮ型の半導体基板の素子領域の周囲にフィール
ド酸化膜を形成する工程と、ゲート絶縁膜とゲート電極
を形成する工程と、ゲート電極とフィールド酸化膜との
整合する領域にソース・ドレインを形成するために導電
型がＰ型の不純物を添加して不純物層を形成する工程
と、素子領域とフィールド酸化膜との境界に設けゲート
電極の近傍に非形成領域を設けるようにしかも素子領域
端のフィールド酸化膜を突き抜けて半導体基板に導電型
がＰ型の不純物を選択的に添加し不純物導入層を形成す
る工程と、層間絶縁膜を形成し、熱処理を行うことによ
りソース・ドレインである導電型がＰ型の高濃度拡散層
と導電型がＰ型の境界領域拡散層を形成する工程とを有
することを特徴とする。
【００６０】本発明における半導体装置の製造方法は、
半導体基板の素子領域の周囲にフィールド酸化膜を形成
する工程と、ゲート絶縁膜とゲート電極を形成し、さら
にマスク酸化膜を形成する工程と、ゲート電極とフィー
ルド酸化膜との整合する領域にソース・ドレインを形成
するため不純物を添加し不純物層を形成する工程と、素
子領域とフィールド酸化膜のと境界に設けゲート電極近
傍に非形成領域を設けるようにしかも素子領域端のフィ
ールド酸化膜を突き抜けて半導体基板に不純物を選択的
に添加し不純物導入層を形成する工程と、層間絶縁膜を
形成し、熱処理を行うことによりソース・ドレインであ
る高濃度拡散層と境界領域拡散層を形成する工程とを有
することを特徴とする。
【００６１】本発明における半導体装置の製造方法は、
半導体基板にＰウェルを形成する工程と、Ｐウェル中の
素子領域の周囲にフィールド酸化膜を形成する工程と、
ゲート絶縁膜とゲート電極を形成し、さらにマスク酸化
膜を形成する工程と、ゲート電極とフィールド酸化膜と
の整合する領域にソース・ドレインを形成するため導電
型がＮ型の不純物を添加し不純物層を形成する工程と、
素子領域とフィールド酸化膜との境界に設けゲート電極
近傍に非形成領域を設けるようにしかも素子領域端のフ
ィールド酸化膜を突き抜けて半導体基板に導電型がＮ型
の不純物を選択的に添加し不純物導入層を形成する工程
と、層間絶縁膜を形成し、熱処理を行うことによりソー
ス・ドレインである導電型がＮ型の高濃度拡散層と導電
型がＮ型の境界領域拡散層を形成する工程とを有するこ
とを特徴とする。
【００６２】本発明における半導体装置の製造方法は、
導電型がＰ型の半導体基板の素子領域の周囲にフィール
ド酸化膜を形成する工程と、ゲート絶縁膜とゲート電極
とを形成し、さらにマスク酸化膜を形成する工程と、ゲ
ート電極とフィールド酸化膜との整合する領域にソース
・ドレインを形成するために導電型がＮ型の不純物を添
加し不純物層を形成する工程と、素子領域とフィールド
酸化膜との境界に設けゲート電極近傍に非形成領域を設
けるようにしかも素子領域端のフィールド酸化膜を突き
抜けて半導体基板に導電型がＮ型の不純物を選択的に添
加し不純物導入層を形成する工程と、層間絶縁膜を形成
し、熱処理を行うことによりソース・ドレインである導
電型がＮ型の高濃度拡散層と導電型がＮ型の境界領域拡
散層を形成する工程とを有することを特徴とする。
【００６３】本発明における半導体装置の製造方法は、
半導体基板にＮウェルを形成する工程と、Ｎウェル中の
素子領域の周囲にフィールド酸化膜を形成する工程と、
ゲート絶縁膜とゲート電極を形成し、さらにマスク酸化
膜を形成する工程と、ゲート電極とフィールド酸化膜と
の整合する領域にソース・ドレインを形成するため導電
型がＰ型の不純物を添加し不純物層を形成する工程と、
素子領域とフィールド酸化膜との境界に設けゲート電極
近傍に非形成領域を設けるようにしかも素子領域端のフ
ィールド酸化膜を突き抜けて半導体基板に導電型がＰ型
の不純物を選択的に添加し不純物導入層を形成する工程
と、層間絶縁膜を形成し、熱処理を行うことによりソー
ス・ドレインである導電型がＰ型の高濃度拡散層と導電
型がＰ型の境界領域拡散層を形成する工程とを有するこ
とを特徴とする。
【００６４】本発明における半導体装置の製造方法は、
導電型がＮ型の半導体基板の素子領域の周囲にフィール
ド酸化膜を形成する工程と、ゲート絶縁膜とゲート電極
とを形成し、さらにマスク酸化膜を形成する工程と、ゲ
ート電極とフィールド酸化膜との整合する領域にソース
・ドレインを形成するために導電型がＰ型の不純物を添
加し不純物層を形成する工程と、素子領域とフィールド
酸化膜との境界に設けゲート電極近傍に非形成領域を設
けるようにしかも素子領域端のフィールド酸化膜を突き
抜けて半導体基板に導電型がＰ型の不純物を選択的に添
加し不純物導入層を形成する工程と、層間絶縁膜を形成
し、熱処理を行うことによりソース・ドレインである導
電型がＰ型の高濃度拡散層と導電型がＰ型の境界領域拡
散層を形成する工程とを有することを特徴とする。
【００６５】本発明における半導体装置の製造方法は、
半導体基板の素子領域の周囲にフィールド酸化膜を形成
する工程と、ゲート絶縁膜とゲート電極を形成する工程
と、ゲート電極とフィールド酸化膜との整合する領域に
ソース・ドレインを形成するため不純物を添加し不純物
層を形成する工程と、素子領域とフィールド酸化膜との
境界に設けゲート電極近傍に非形成領域を設けるように
しかも素子領域端のフィールド酸化膜を突き抜けて半導
体基板に不純物を選択的に添加し不純物導入層を形成す
る工程と、層間絶縁膜を形成し、ランプアニール装置を
用い短時間の熱処理を行うことによりソース・ドレイン
である高濃度拡散層と境界領域拡散層を形成する工程と
を有することを特徴とする。
【００６６】本発明における半導体装置の製造方法は、
半導体基板にＰウェルを形成する工程と、Ｐウェル中の
素子領域の周囲にフィールド酸化膜を形成する工程と、
ゲート絶縁膜とゲート電極を形成する工程と、ゲート電
極とフィールド酸化膜との整合する領域にソース・ドレ
インを形成するため導電型がＮ型の不純物を添加し不純
物層を形成する工程と、素子領域とフィールド酸化膜と
の境界に設けゲート電極近傍に非形成領域を設けるよう
にしかも素子領域端のフィールド酸化膜を突き抜けて半
導体基板に導電型がＮ型の不純物を選択的に添加し不純
物導入層を形成する工程と、層間絶縁膜を形成し、ラン
プアニール装置を用い短時間の熱処理を行うことにより
ソース・ドレインである導電型がＮ型の高濃度拡散層と
導電型がＮ型の境界領域拡散層を形成する工程とを有す
ることを特徴とする。
【００６７】本発明における半導体装置の製造方法は、
導電型がＰ型の半導体基板の素子領域の周囲にフィール
ド酸化膜を形成する工程と、ゲート絶縁膜とゲート電極
を形成する工程と、ゲート電極とフィールド酸化膜との
整合する領域にソース・ドレインを形成するため導電型
がＮ型の不純物を添加し不純物層を形成する工程と、素
子領域とフィールド酸化膜との境界に設けゲート電極の
近傍に非形成領域を設けるようにしかも素子領域端のフ
ィールド酸化膜を突き抜けて半導体基板に導電型がＮ型
の不純物を選択的に添加し不純物導入層を形成する工程
と、層間絶縁膜を形成し、ランプアニール装置を用い短
時間の熱処理を行うことによりソース・ドレインである
導電型がＮ型の高濃度拡散層と導電型がＮ型の境界領域
拡散層を形成する工程とを有することを特徴とする。
【００６８】本発明における半導体装置の製造方法は、
半導体基板にＮウェルを形成する工程と、Ｎウェル中の
素子領域の周囲にフィールド酸化膜を形成する工程と、
ゲート絶縁膜とゲート電極を形成する工程と、ゲート電
極とフィールド酸化膜との整合する領域にソース・ドレ
インを形成するため導電型がＰ型の不純物を添加し不純
物層を形成する工程と、素子領域とフィールド酸化膜と
の境界に設けゲート電極近傍に非形成領域を設けるよう
にしかも素子領域端のフィールド酸化膜を突き抜けて半
導体基板に導電型がＰ型の不純物を選択的に添加し不純
物導入層を形成する工程と、層間絶縁膜を形成し、ラン
プアニール装置を用い短時間の熱処理を行うことにより
ソース・ドレインである導電型がＰ型の高濃度拡散層と
導電型がＰ型の境界領域拡散層を形成する工程とを有す
ることを特徴とする。
【００６９】本発明における半導体装置の製造方法は、
導電型がＮ型の半導体基板の素子領域の周囲にフィール
ド酸化膜を形成する工程と、ゲート絶縁膜とゲート電極
を形成する工程と、ゲート電極とフィールド酸化膜との
整合する領域にソース・ドレインを形成するため導電型
がＰ型の不純物を添加し不純物層を形成する工程と、素
子領域とフィールド酸化膜との境界に設けゲート電極の
近傍に非形成領域を設けるようにしかも素子領域端のフ
ィールド酸化膜を突き抜けて半導体基板に導電型がＰ型
の不純物を選択的に添加し不純物導入層を形成する工程
と、層間絶縁膜を形成し、ランプアニール装置を用い短
時間の熱処理を行うことによりソース・ドレインである
導電型がＰ型の高濃度拡散層と導電型がＰ型の境界領域
拡散層を形成する工程とを有することを特徴とする。
【００７０】本発明における半導体装置の製造方法は、
半導体基板の素子領域の周囲にフィールド酸化膜を形成
する工程と、ゲート絶縁膜とゲート電極を形成し、さら
にマスク酸化膜を形成する工程と、ゲート電極とフィー
ルド酸化膜との整合する領域にソース・ドレインを形成
するため不純物を添加し不純物層を形成する工程と、素
子領域とフィールド酸化膜との境界に設けゲート電極の
近傍に非形成領域を設けるようにしかも素子領域端のフ
ィールド酸化膜を突き抜けて半導体基板に不純物を選択
的に添加し不純物導入層を形成する工程と、層間絶縁膜
を形成し、ランプアニール装置を用い短時間の熱処理を
行うことによりソース・ドレインである高濃度拡散層と
境界領域拡散層を形成する工程とを有することを特徴と
する。
【００７１】本発明における半導体装置の製造方法は、
半導体基板にＰウェルを形成する工程と、Ｐウェル中の
素子領域の周囲にフィールド酸化膜を形成する工程と、
ゲート絶縁膜とゲート電極を形成し、さらにマスク酸化
膜を形成する工程と、ゲート電極とフィールド酸化膜と
の整合する領域にソース・ドレインを形成するため導電
型がＮ型の不純物を添加し不純物層を形成する工程と、
素子領域とフィールド酸化膜との境界に設けゲート電極
近傍に非形成領域を設けるようにしかも素子領域端のフ
ィールド酸化膜を突き抜けて半導体基板に導電型がＮ型
の不純物を選択的に添加し不純物導入層を形成する工程
と、層間絶縁膜を形成し、ランプアニール装置を用い短
時間の熱処理を行うことによりソース・ドレインである
導電型がＮ型の高濃度拡散層と導電型がＮ型の境界領域
拡散層を形成する工程とを有することを特徴とする。
【００７２】本発明における半導体装置の製造方法は、
導電型がＰ型の半導体基板の素子領域の周囲にフィール
ド酸化膜を形成する工程と、ゲート絶縁膜とゲート電極
を形成し、さらにマスク酸化膜を形成する工程と、ゲー
ト電極とフィールド酸化膜との整合する領域にソース・
ドレインを形成するため導電型がＮ型の不純物を添加し
不純物層を形成する工程と、素子領域とフィールド酸化
膜との境界に設けゲート電極近傍に非形成領域を設ける
ようにしかも素子領域端のフィールド酸化膜を突き抜け
て半導体基板に導電型がＮ型の不純物を選択的に添加し
不純物導入層を形成する工程と、層間絶縁膜を形成し、
ランプアニール装置を用い短時間の熱処理を行うことに
よりソース・ドレインである導電型がＮ型の高濃度拡散
層と導電型がＮ型の境界領域拡散層を形成する工程とを
有することを特徴とする。
【００７３】本発明における半導体装置の製造方法は、
半導体基板にＮウェルを形成する工程と、Ｎウェル中の
素子領域の周囲にフィールド酸化膜を形成する工程と、
ゲート絶縁膜とゲート電極を形成し、さらにマスク酸化
膜を形成する工程と、ゲート電極とフィールド酸化膜と
の整合する領域にソース・ドレインを形成するため導電
型がＰ型の不純物を添加し不純物層を形成する工程と、
素子領域とフィールド酸化膜との境界に設けゲート電極
近傍に非形成領域を設けるようにしかも素子領域端のフ
ィールド酸化膜を突き抜けて半導体基板に導電型がＰ型
の不純物を選択的に添加し不純物導入層を形成する工程
と、層間絶縁膜を形成し、ランプアニール装置を用い短
時間の熱処理を行うことによりソース・ドレインである
導電型がＰ型の高濃度拡散層と導電型がＰ型の境界領域
拡散層を形成する工程とを有することを特徴とする。
【００７４】本発明における半導体装置の製造方法は、
導電型がＮ型の半導体基板の素子領域の周囲にフィール
ド酸化膜を形成する工程と、ゲート絶縁膜とゲート電極
を形成し、さらにマスク酸化膜を形成する工程と、ゲー
ト電極とフィールド酸化膜との整合する領域にソース・
ドレインを形成するため導電型がＰ型の不純物を添加し
不純物層を形成する工程と、素子領域とフィールド酸化
膜との境界に設けゲート電極近傍に非形成領域を設ける
ようにしかも素子領域端のフィールド酸化膜を突き抜け
て半導体基板に導電型がＰ型の不純物を選択的に添加し
不純物導入層を形成する工程と、層間絶縁膜を形成し、
ランプアニール装置を用い短時間の熱処理を行うことに
よりソース・ドレインである導電型がＰ型の高濃度拡散
層と導電型がＰ型の境界領域拡散層を形成する工程とを
有することを特徴とする。
【００７５】本発明における半導体装置の製造方法は、
半導体基板にパッド酸化膜を形成する工程と、素子領域
にシリコン窒化膜を形成する工程と、シリコン窒化膜を
耐酸化膜として素子領域の周囲にフィールド酸化膜を形
成する工程と、シリコン窒化膜除去後、素子領域とフィ
ールド酸化膜との境界に設け、のちに形成するゲート電
極近傍に非形成領域を設けるように不純物を選択的に添
加し不純物導入層を形成する工程と、ゲート絶縁膜を形
成し、このゲート絶縁膜の形成と同時に境界領域拡散層
を形成する工程と、ゲート電極を形成する工程と、ゲー
ト電極とフィールド酸化膜との整合する領域にソース・
ドレインを形成するため不純物を添加し不純物層を形成
する工程と、層間絶縁膜を形成し、熱処理を行うことに
よりソース・ドレインである高濃度拡散層を形成する工
程とを有することを特徴とする。
【００７６】本発明における半導体装置の製造方法は、
半導体基板にＰウェルを形成しパッド酸化膜を形成する
工程と、素子領域にシリコン窒化膜を形成する工程と、
シリコン窒化膜を耐酸化膜として素子領域の周囲にフィ
ールド酸化膜を形成する工程と、シリコン窒化膜除去
後、Ｐウェルの素子領域とフィールド酸化膜との境界に
設け、のちに形成するゲート電極近傍に非形成領域を設
けるように導電型がＮ型の不純物を選択的に添加し不純
物導入層を形成する工程と、ゲート絶縁膜を形成し、こ
のゲート絶縁膜の形成と同時に導電型がＮ型の境界領域
拡散層を形成する工程と、ゲート電極を形成する工程
と、ゲート電極とフィールド酸化膜との整合する領域に
ソース・ドレインを形成するため導電型がＮ型の不純物
を添加して不純物層を形成する工程と、層間絶縁膜を形
成し、熱処理を行うことによってソース・ドレインであ
る導電型がＮ型の高濃度拡散層を形成する工程とを有す
ることを特徴とする。
【００７７】本発明における半導体装置の製造方法は、
導電型がＰ型の半導体基板にパッド酸化膜を形成し、素
子領域にシリコン窒化膜を形成する工程と、シリコン窒
化膜を耐酸化膜として素子領域の周囲にフィールド酸化
膜を形成する工程と、シリコン窒化膜除去後、素子領域
とフィールド酸化膜との境界に設け、のちに形成するゲ
ート電極近傍に非形成領域を設けるように導電型がＮ型
の不純物を選択的に添加し不純物導入層を形成する工程
と、ゲート絶縁膜を形成し、このゲート絶縁膜の形成と
同時に導電型がＮ型の境界領域拡散層を形成する工程
と、ゲート電極を形成する工程と、ゲート電極とフィー
ルド酸化膜との整合する領域にソース・ドレインを形成
するため導電型がＮ型の不純物を添加して不純物層を形
成する工程と、層間絶縁膜を形成し、熱処理を行うこと
によりソース・ドレインである導電型がＮ型の高濃度拡
散層を形成する工程とを有することを特徴とする。
【００７８】本発明における半導体装置の製造方法は、
半導体基板にＮウェルを形成しパッド酸化膜を形成する
工程と、素子領域にシリコン窒化膜を形成する工程と、
シリコン窒化膜を耐酸化膜として素子領域の周囲にフィ
ールド酸化膜を形成する工程と、シリコン窒化膜除去
後、Ｎウェルの素子領域とフィールド酸化膜との境界に
設け、のちに形成するゲート電極近傍に非形成領域を設
けるように導電型がＰ型の不純物を選択的に添加し不純
物導入層を形成する工程と、ゲート絶縁膜を形成し、こ
のゲート絶縁膜の形成と同時に導電型がＰ型の境界領域
拡散層を形成する工程と、ゲート電極を形成する工程
と、ゲート電極とフィールド酸化膜との整合する領域に
ソース・ドレインを形成するため導電型がＰ型の不純物
を添加して不純物層を形成する工程と、層間絶縁膜を形
成し、熱処理を行うことによってソース・ドレインであ
る導電型がＰ型の高濃度拡散層を形成する工程とを有す
ることを特徴とする。
【００７９】本発明における半導体装置の製造方法は、
導電型がＮ型の半導体基板にパッド酸化膜を形成し、素
子領域にシリコン窒化膜を形成する工程と、シリコン窒
化膜を耐酸化膜として素子領域の周囲にフィールド酸化
膜を形成する工程と、シリコン窒化膜除去後、素子領域
とフィールド酸化膜との境界に設け、のちに形成するゲ
ート電極近傍に非形成領域を設けるように導電型がＰ型
の不純物を選択的に添加し不純物導入層を形成する工程
と、ゲート絶縁膜を形成し、このゲート絶縁膜の形成と
同時に導電型がＰ型の境界領域拡散層を形成する工程
と、ゲート電極を形成する工程と、ゲート電極とフィー
ルド酸化膜との整合する領域にソース・ドレインを形成
するため導電型がＰ型の不純物を添加して不純物層を形
成する工程と、層間絶縁膜を形成し、熱処理を行うこと
によりソース・ドレインである導電型がＰ型の高濃度拡
散層を形成する工程とを有することを特徴とする。
【００８０】本発明の半導体装置の製造方法は、半導体
基板にパッド酸化膜を形成し、素子領域にシリコン窒化
膜を形成する工程と、シリコン窒化膜を耐酸化膜として
素子領域の周囲にフィールド酸化膜を形成する工程と、
シリコン窒化膜とパッド酸化膜を除去後、ホワイトリボ
ン酸化膜を形成する工程と、素子領域とフィールド酸化
膜との境界に設け、後に形成するゲート電極近傍に非形
成領域を設けるように不純物を選択的に添加して不純物
導入層を形成する工程と、ホワイトリボン酸化膜除去
後、ゲート絶縁膜を形成し、このゲート絶縁膜の形成と
同時に境界領域拡散層を形成する工程と、ゲート電極を
形成する工程と、ゲート電極とフィールド酸化膜との整
合する領域にソース・ドレインを形成するため不純物を
添加して不純物層を形成する工程と、層間絶縁膜を形成
し、熱処理を行うことによってソース・ドレインである
高濃度拡散層を形成する工程とを有することを特徴とす
る。
【００８１】本発明における導体装置の製造方法は、半
導体基板にＰウェルを形成し、パッド酸化膜を形成する
工程と、素子領域にシリコン窒化膜を形成する工程と、
シリコン窒化膜を耐酸化膜として素子領域の周囲にフィ
ールド酸化膜を形成する工程と、シリコン窒化膜とパッ
ド酸化膜除去後、ホワイトリボン酸化膜を形成する工程
と、Ｐウェルの素子領域とフィールド酸化膜との境界に
設け、後に形成するゲート電極近傍に非形成領域を設け
るように導電型がＮ型の不純物を選択的に添加し不純物
導入層を形成する工程と、ホワイトリボン酸化膜除去
後、ゲート絶縁膜を形成し、このゲート絶縁膜の形成と
同時に導電型がＮ型の境界領域拡散層を形成する工程
と、ゲート電極を形成する工程と、ゲート電極とフィー
ルド酸化膜との整合する領域にソース・ドレインを形成
するため導電型がＮ型の不純物を添加し不純物層を形成
する工程と、層間絶縁膜を形成し、熱処理を行うことに
よりソース・ドレインである導電型がＮ型の高濃度拡散
層を形成する工程とを有することを特徴とする。
【００８２】本発明における導体装置の製造方法は、導
電型がＰ型の半導体基板にパッド酸化膜を形成し、素子
領域にシリコン窒化膜を形成する工程と、シリコン窒化
膜を耐酸化膜として素子領域の周囲にフィールド酸化膜
を形成する工程と、シリコン窒化膜とパッド酸化膜除去
後、ホワイトリボン酸化膜を形成する工程と、素子領域
とフィールド酸化膜との境界に設け、後に形成するゲー
ト電極近傍に非形成領域を設けるように導電型がＮ型の
不純物を選択的に添加して不純物導入層を形成する工程
と、ホワイトリボン酸化膜除去後、ゲート絶縁膜を形成
し、このゲート絶縁膜の形成と同時に導電型がＮ型の境
界領域拡散層を形成する工程と、ゲート電極を形成する
工程と、ゲート電極とフィールド酸化膜との整合する領
域にソース・ドレインを形成するため導電型がＮ型の不
純物を添加し不純物層を形成する工程と、層間絶縁膜を
形成し、熱処理を行うことによりソース・ドレインであ
る導電型がＮ型の高濃度拡散層を形成する工程とを有す
ることを特徴とする。
【００８３】本発明における導体装置の製造方法は、半
導体基板にＮウェルを形成し、パッド酸化膜を形成する
工程と、素子領域にシリコン窒化膜を形成する工程と、
シリコン窒化膜を耐酸化膜として素子領域の周囲にフィ
ールド酸化膜を形成する工程と、シリコン窒化膜とパッ
ド酸化膜除去後、ホワイトリボン酸化膜を形成する工程
と、Ｎウェルの素子領域とフィールド酸化膜との境界に
設け、後に形成するゲート電極近傍に非形成領域を設け
るように導電型がＰ型の不純物を選択的に添加し不純物
導入層を形成する工程と、ホワイトリボン酸化膜除去
後、ゲート絶縁膜を形成し、このゲート絶縁膜の形成と
同時に導電型がＰ型の境界領域拡散層を形成する工程
と、ゲート電極を形成する工程と、ゲート電極とフィー
ルド酸化膜との整合する領域にソース・ドレインを形成
するため導電型がＰ型の不純物を添加し不純物層を形成
する工程と、層間絶縁膜を形成し、熱処理を行うことに
よりソース・ドレインである導電型がＰ型の高濃度拡散
層を形成する工程とを有することを特徴とする。
【００８４】本発明における導体装置の製造方法は、導
電型がＮ型の半導体基板にパッド酸化膜を形成し、素子
領域にシリコン窒化膜を形成する工程と、シリコン窒化
膜を耐酸化膜として素子領域の周囲にフィールド酸化膜
を形成する工程と、シリコン窒化膜とパッド酸化膜除去
後、ホワイトリボン酸化膜を形成する工程と、素子領域
とフィールド酸化膜との境界に設け、後に形成するゲー
ト電極近傍に非形成領域を設けるように導電型がＰ型の
不純物を選択的に添加して不純物導入層を形成する工程
と、ホワイトリボン酸化膜除去後、ゲート絶縁膜を形成
し、このゲート絶縁膜の形成と同時に導電型がＰ型の境
界領域拡散層を形成する工程と、ゲート電極を形成する
工程と、ゲート電極とフィールド酸化膜との整合する領
域にソース・ドレインを形成するため導電型がＰ型の不
純物を添加し不純物層を形成する工程と、層間絶縁膜を
形成し、熱処理を行うことによりソース・ドレインであ
る導電型がＰ型の高濃度拡散層を形成する工程とを有す
ることを特徴とする。
【００８５】本発明における導体装置の製造方法は、半
導体基板の素子領域の周囲にフィールド酸化膜を形成す
る工程と、ゲート絶縁膜とゲート電極を形成する工程
と、素子領域とフィールド酸化膜との境界に設け、ゲー
ト電極近傍に非形成領域を設けるように不純物を選択的
に添加し不純物導入層を形成する工程と、マスク酸化膜
を形成し、このマスク酸化膜の形成と同時に境界領域拡
散層を形成する工程と、ゲート電極とフィールド酸化膜
との整合する領域にソース・ドレインを形成するため不
純物を添加し不純物層を形成する工程と、層間絶縁膜を
形成し、熱処理を行うことによりソース・ドレインであ
る高濃度拡散層を形成する工程とを有することを特徴と
する。
【００８６】本発明における導体装置の製造方法は、半
導体基板にＰウェルを形成する工程と、Ｐウェルの素子
領域の周囲にフィールド酸化膜を形成する工程と、ゲー
ト絶縁膜とゲート電極を形成する工程と、素子領域とフ
ィールド酸化膜との境界に設け、ゲート電極の近傍に非
形成領域を設けるように導電型がＮ型の不純物を選択的
に添加し不純物導入層を形成する工程と、マスク酸化膜
を形成し、このマスク酸化膜の形成と同時に導電型がＮ
型の境界領域拡散層を形成する工程と、ゲート電極とフ
ィールド酸化膜との整合する領域にソース・ドレインを
形成するため導電型がＮ型の不純物を添加し不純物層を
形成する工程と、層間絶縁膜を形成し、熱処理を行うこ
とによりソース・ドレインである導電型がＮ型の高濃度
拡散層を形成する工程とを有することを特徴とする。
【００８７】本発明における導体装置の製造方法は、導
電型がＰ型の半導体基板の素子領域の周囲にフィールド
酸化膜を形成する工程と、ゲート絶縁膜とゲート電極を
形成する工程と、素子領域とフィールド酸化膜との境界
に設け、ゲート電極の近傍に非形成領域を設けるように
導電型がＮ型の不純物を選択的に添加し不純物導入層を
形成する工程と、マスク酸化膜を形成し、このマスク酸
化膜の形成と同時に導電型がＮ型の境界領域拡散層を形
成する工程と、ゲート電極とフィールド酸化膜との整合
する領域にソース・ドレインを形成するため導電型がＮ
型の不純物を添加し不純物層を形成する工程と、層間絶
縁膜を形成し、熱処理を行うことによりソース・ドレイ
ンである導電型がＮ型の高濃度拡散層を形成する工程と
を有することを特徴とする。
【００８８】本発明における導体装置の製造方法は、半
導体基板にＮウェルを形成する工程と、Ｎウェルの素子
領域の周囲にフィールド酸化膜を形成する工程と、ゲー
ト絶縁膜とゲート電極を形成する工程と、素子領域とフ
ィールド酸化膜との境界に設け、ゲート電極の近傍に非
形成領域を設けるように導電型がＰ型の不純物を選択的
に添加し不純物導入層を形成する工程と、マスク酸化膜
を形成し、このマスク酸化膜の形成と同時に導電型がＰ
型の境界領域拡散層を形成する工程と、ゲート電極とフ
ィールド酸化膜との整合する領域にソース・ドレインを
形成するため導電型がＰ型の不純物を添加し不純物層を
形成する工程と、層間絶縁膜を形成し、熱処理を行うこ
とによりソース・ドレインである導電型がＰ型の高濃度
拡散層を形成する工程とを有することを特徴とする。
【００８９】本発明における導体装置の製造方法は、導
電型がＮ型の半導体基板の素子領域の周囲にフィールド
酸化膜を形成する工程と、ゲート絶縁膜とゲート電極を
形成する工程と、素子領域とフィールド酸化膜との境界
に設け、ゲート電極の近傍に非形成領域を設けるように
導電型がＰ型の不純物を選択的に添加し不純物導入層を
形成する工程と、マスク酸化膜を形成し、このマスク酸
化膜の形成と同時に導電型がＰ型の境界領域拡散層を形
成する工程と、ゲート電極とフィールド酸化膜との整合
する領域にソース・ドレインを形成するため導電型がＰ
型の不純物を添加し不純物層を形成する工程と、層間絶
縁膜を形成し、熱処理を行うことによりソース・ドレイ
ンである導電型がＰ型の高濃度拡散層を形成する工程と
を有することを特徴とする。
【００９０】本発明における導体装置の製造方法は、半
導体基板の素子領域の周囲にフィールド酸化膜を形成す
る工程と、ゲート絶縁膜とゲート電極を形成し、さらに
マスク酸化膜を形成する工程と、素子領域とフィールド
酸化膜のと境界に設け、ゲート電極近傍に非形成領域を
設けるように不純物を選択的に添加し不純物導入層を形
成する工程と、不活性気体中の熱処理を行うことにより
境界領域拡散層を形成する工程と、ゲート絶縁膜とフィ
ールド酸化膜との整合する領域にソース・ドレインを形
成するため不純物を添加し不純物層を形成する工程と、
層間絶縁膜を形成し、熱処理を行うことによりソース・
ドレインである高濃度拡散層を形成する工程とを有する
ことを特徴とする。
【００９１】本発明における導体装置の製造方法は、半
導体基板にＰウェルを形成する工程と、Ｐウェル中の素
子領域の周囲にフィールド酸化膜を形成する工程と、ゲ
ート絶縁膜とゲート電極を形成し、さらにマスク酸化膜
を形成する工程と、素子領域とフィールド酸化膜との境
界に設け、ゲート電極近傍に非形成領域を設けるように
導電型がＮ型の不純物を選択的に添加し不純物導入層を
形成する工程と、不活性気体中の熱処理を行うことによ
り導電型がＮ型の境界領域拡散層を形成する工程と、ゲ
ート電極とフィールド酸化膜との整合する領域にソース
・ドレインを形成するため導電型がＮ型の不純物を添加
し不純物層を形成する工程と、層間絶縁膜を形成し、熱
処理を行うことによりソース・ドレインである導電型が
Ｎ型の高濃度拡散層を形成する工程とを有することを特
徴とする。
【００９２】本発明における導体装置の製造方法は、導
電型がＰ型の半導体基板の素子領域の周囲にフィールド
酸化膜を形成する工程と、ゲート絶縁膜とゲート電極を
形成する工程と、さらにマスク酸化膜を形成する工程
と、素子領域とフィールド酸化膜との境界に設け、ゲー
ト電極の近傍に非形成領域を設けるように導電型がＮ型
の不純物を選択的に添加し不純物導入層を形成する工程
と、不活性気体中の熱処理を行うことにより導電型がＮ
型の境界領域拡散層を形成する工程と、ゲート電極とフ
ィールド酸化膜との整合する領域にソース・ドレインを
形成するため導電型がＮ型の不純物を添加し不純物層を
形成する工程と、層間絶縁膜を形成し、熱処理を行うこ
とによりソース・ドレインである導電型がＮ型の高濃度
拡散層を形成する工程とを有することを特徴とする。
【００９３】本発明における導体装置の製造方法は、半
導体基板にＮウェルを形成する工程と、Ｎウェル中の素
子領域の周囲にフィールド酸化膜を形成する工程と、ゲ
ート絶縁膜とゲート電極を形成し、さらにマスク酸化膜
を形成する工程と、素子領域とフィールド酸化膜との境
界に設け、ゲート電極近傍に非形成領域を設けるように
導電型がＰ型の不純物を選択的に添加し不純物導入層を
形成する工程と、不活性気体中の熱処理を行うことによ
り導電型がＰ型の境界領域拡散層を形成する工程と、ゲ
ート電極とフィールド酸化膜との整合する領域にソース
・ドレインを形成するため導電型がＰ型の不純物を添加
し不純物層を形成する工程と、層間絶縁膜を形成し、熱
処理を行うことによりソース・ドレインである導電型が
Ｐ型の高濃度拡散層を形成する工程とを有することを特
徴とする。
【００９４】本発明における導体装置の製造方法は、導
電型がＮ型の半導体基板の素子領域の周囲にフィールド
酸化膜を形成する工程と、ゲート絶縁膜とゲート電極を
形成する工程と、さらにマスク酸化膜を形成する工程
と、素子領域とフィールド酸化膜との境界に設け、ゲー
ト電極の近傍に非形成領域を設けるように導電型がＰ型
の不純物を選択的に添加し不純物導入層を形成する工程
と、不活性気体中の熱処理を行うことにより導電型がＰ
型の境界領域拡散層を形成する工程と、ゲート電極とフ
ィールド酸化膜との整合する領域にソース・ドレインを
形成するため導電型がＰ型の不純物を添加し不純物層を
形成する工程と、層間絶縁膜を形成し、熱処理を行うこ
とによりソース・ドレインである導電型がＰ型の高濃度
拡散層を形成する工程とを有することを特徴とする。
【００９５】深さが浅い高濃度拡散層をソース・ドレイ
ンに適用するＭＯＳトランジスタでは、コンタクトホー
ルが素子領域の所定の箇所からずれて形成されると、コ
ンタクトホールがフイールド酸化膜の端部の素子領域の
境界の酸化膜厚の薄いバーズビーク部を介し、ウェルま
たは半導体基板と直接接続してしまう。
【００９６】ウェルあるいは半導体基板とコンタクトホ
ールとが直接接続すると半導体基板内に不必要な電流が
流れ、ドレインとウェル間の接合耐圧あるいはドレイン
と半導体基板間の接合耐圧は、素子領域の端部とコンタ
クトホール間の距離に対して依存性を示す。
【００９７】この接合耐圧の変化する現象は、ショート
チャネル効果抑制のために、浅い深さの高濃度拡散層を
ソース・ドレインに用いるＭＯＳトランジスタでは、従
来の深い高濃度拡散層を用いるソース・ドレインのよう
に、フィールド酸化膜のバーズビーク下部に不純物を形
成することができないことに起因する。
【００９８】そこで本発明における半導体装置は、素子
領域とフィールド酸化膜との境界に設けしかもゲート電
極近傍に非形成領域を有する不純物導入層からなる境界
領域拡散層を設けている。そしてこの境界領域拡散層
は、ソース・ドレインである高濃度拡散層と同じ導電型
とする。
【００９９】このことから、ドレインとウェル間の接合
耐圧あるいはドレインと半導体基板間の接合耐圧は、素
子領域の端部とコンタクトホール間の距離に対して依存
性を示さない特性を有する半導体装置を得ることができ
る。
【０１００】このため本発明の半導体装置は、コンタク
トホールが素子領域の所定の箇所からずれて形成され、
そしてフィールド酸化膜の端部の酸化膜厚の薄いバイズ
ビーク部を介してもウェルまたは半導体基板と直接接続
することはない。
【０１０１】したがって、半導体基板内に不要な電流が
流れることを抑制することができるため、ＭＯＳトラン
ジスタの動作を精度よく制御することができる。
【０１０２】
【発明の実施の形態】以下、図面を用いて本発明の実施
例における半導体装置の構造とその製造方法とを説明す
る。以下の発明の実施の形態の説明では、Ｎ型ＭＯＳト
ランジスタを対象として説明するが、ｐ型ＭＯＳトラン
ジスタでも不純物を変更すれば実施できる。まずはじめ
に、図１２の断面図と図４４の平面図とを用いて本発明
の実施例における半導体装置の構造を説明する。以下、
図１２と図４４とを交互に参照して説明する。
【０１０３】本発明の半導体装置は、図１２と図４４に
示すように、半導体基板１にＰウェル２を設け、このＰ
ウェル２に素子領域１４を設ける。さらに、素子領域１
４の周囲にフィールド酸化膜３を設ける。
【０１０４】さらに素子領域１４にゲート絶縁膜４を介
して設けるゲート電極７と、このゲート電極７とフィー
ルド酸化膜３との整合する領域に導電型がＮ型の高濃度
拡散層１１を設ける。この高濃度拡散層１１が、ＭＯＳ
トランジスタのソース・ドレインとなる。さらに、ゲー
ト電極７の表面にマスク酸化膜８を設ける。
【０１０５】そして素子領域１４とフィールド酸化膜３
との境界に設け、しかもゲート電極７近傍に非形成領域
を有し導電型がＮ型の境界領域拡散層１５を設ける。な
お、この境界領域拡散層１５の平面パターン形状は、図
４４の平面図の斜線を描いた領域に相当する。
【０１０６】さらに層間絶縁膜１０にコンタクトホール
１２を設け、さらにまたソース・ドレインである導電型
がＮ型の高濃度拡散層１１と接続する配線１３を設け
る。
【０１０７】図１２と図４４とを用いて説明した本発明
の半導体装置では、素子領域１４とフィールド酸化膜３
の境界領域に設け、しかもゲート電極７近傍に非形成領
域を有する導電型がＮ型の境界領域拡散層１５を設けて
いる。
【０１０８】この境界領域拡散層１５は高濃度不純物領
域であることと、ソース・ドレインである高濃度拡散層
１１と同じ導電型であることとから、フィールド酸化膜
３のの端部の酸化膜厚の薄いバーズビーク下部領域に不
純物濃度が高い領域を設けることができる。
【０１０９】このためコンタクトホール１２が素子領域
１４内の所定の箇所に対してずれて形成され、フィール
ド酸化膜３の端部の酸化膜厚の薄いバーズビーク部を介
して配線１３が接続しても、半導体基板１内に不必要な
電流が流れることはない。
【０１１０】つぎに、この図１２と図４４とを用いて説
明した本発明の半導体装置の構造を形成するための製造
方法を、図１〜図１２の断面図と図４４の平面図とを用
いて説明する。さらに図４５のグラフに本発明の実施例
におけるＮ型ＭＯＳトランジスタの代表的な特性を示
す。
【０１１１】図１〜図１２は、本発明の半導体装置の構
造を有し導電型がＮ型のＭＯＳトランジスタの製造方法
を工程順に示す断面図である。さらに図４４は本発明の
実施例の製造方法により形成したＮ型ＭＯＳトランジス
タの平面パターン形状を示す平面図である。さらに図４
５は、本発明における半導体装置の製造方法により形成
したＮ型ＭＯＳトランジスタについて、ドレインとウェ
ル間の接合耐圧を素子領域の端部とコンタクトホール間
の距離に対して評価した測定結果を示すグラフである。
【０１１２】まず図１に示すように、半導体基板１のＰ
ウェル２の形成領域にＰ型不純物であるボロンを、イオ
ン注入量１０13ａｔｏｍｓ／ｃｍ2 程度の条件でイオン
注入法により選択的に添加する。
【０１１３】その後、窒素雰囲気中における温度１１４
０℃の熱拡散処理を行うことによって、ボロンを半導体
基板１に拡散させ、Ｐウェル２を形成する。
【０１１４】さらに温度１０００℃の酸素雰囲気中にて
酸化処理を行い、半導体基板１の表面に膜厚３０ｎｍの
パッド酸化膜１６を形成する。
【０１１５】つぎに図２に示すように、パッド酸化膜１
６上に、反応ガスとしてジクロロシラン（ＳｉＨ2 Ｃｌ
2 ）とアンモニア（ＮＨ3 ）とを用いるＣＶＤ法によっ
て、シリコン窒化膜１７を膜厚１５０ｎｍで形成する。
【０１１６】つぎにホトレジスト６を回転塗布法により
全面に形成し、所定のホトマスクを用いて露光処理と、
現像処理を行いホトレジスト６を素子領域１４上に残存
するようにパターニングする。
【０１１７】その後、このパターニングしたホトレジス
ト６をエッチングマスクとして使用し、反応ガスに三フ
ッ化メタン（ＣＨＦ3 ）と六フッ化イオウ（ＳＦ6 ）と
ヘリウム（Ｈｅ）とを用いるドライエッチング法によ
り、シリコン窒化膜１７を素子領域１４に形成するよう
パターニングする。
【０１１８】つぎに図３に示すように、エッチングマス
クとして使用したホトレジスト６を除去する。その後、
シリコン窒化膜１７を耐酸化膜として用い、温度１００
０℃の酸素雰囲気中における選択酸化処理により、フィ
ールド酸化膜３を５５０ｎｍの膜厚で形成する。この選
択酸化処理の結果、素子領域１４の周囲にフィールド酸
化膜３を形成することができる。
【０１１９】つぎに図４に示すように、シリコン窒化膜
１７を温度１６０℃に加熱した熱リン酸（Ｈ3 ＰＯ4 ）
を用いて除去し、さらにシリコン窒化膜１７下層のパッ
ド酸化膜１６をバッファードフッ酸（ＮＨ4 Ｆ＋ＨＦ）
溶液により除去する。
【０１２０】つぎに図５に示すように、素子領域１４の
周囲領域にフィールド酸化膜３を形成した半導体基板１
に、温度１０００℃の熱酸化処理を行う。この酸化処理
のにより素子領域１４の表面にゲート絶縁膜４を、膜厚
２０ｎｍで形成することができる。
【０１２１】その後、反応ガスにモノシラン（ＳｉＨ
4 ）を用いるＣＶＤ法により、全面に多結晶シリコン膜
５を膜厚３５０ｎｍで形成する。
【０１２２】つぎに図６に示すように、全面に導電型が
Ｎ型不純物であるリンを、イオン注入量が１０16ａｔｏ
ｍｓ／ｃｍ2 程度の条件でイオン注入法により多結晶シ
リコン膜５に添加し、Ｎ型ＭＯＳトランジスタ形成領域
にＮ型の不純物を導入した多結晶シリコン膜５を形成す
る。
【０１２３】つぎに図７に示すように、ホトレジスト６
を回転塗布法により全面に形成し、所定のホトマスクを
用いて露光処理と、現像処理を行い、ホトレジスト６を
ゲート電極７の形状にパターニングする。
【０１２４】つぎに図８に示すように、このパターニン
グしたホトレジスト６をエッチングマスクとし、エッチ
ングガスに六フッ化イオウ（ＳＦ6 ）と塩素（Ｃｌ2 ）
と二フッ化メタン（ＣＨ2 Ｆ2 ）とを用いて、異方性エ
ッチングにより多結晶シリコン膜５をエッチングしてゲ
ート電極７としてパターニングする。
【０１２５】その後、エッチングマスクとして使用した
ゲート電極７上のホトレジスト６を除去する。
【０１２６】つぎに図９に示すように、酸化拡散炉を用
い、温度９００℃の酸素雰囲気中にて熱酸化処理を行
う。この結果、膜厚１０ｎｍのマスク酸化膜８をゲート
電極７の表面に形成することができる。
【０１２７】その後、ソース・ドレインを形成するため
導電型がＮ型の不純物層９である砒素をイオン注入エネ
ルギー６０ＫｅＶ、イオン注入量１０15ａｔｏｍｓ／ｃ
ｍ2程度の条件でイオン注入法により、ゲート電極７と
フィールド酸化膜３との整合する半導体基板１の素子領
域１４に添加する。
【０１２８】つぎに図１０に示すように、ホトレジスト
６を回転塗布法によって全面に形成し、所定のホトマス
クを用いて露光処理と、現像処理を行い、ホトレジスト
６をＮ型ＭＯＳトランジスタの境界領域拡散層１５の形
成領域が開口するようにパターニングする。
【０１２９】このとき図４４の平面図に示すように、素
子領域１４とフィールド酸化膜３との境界領域で、しか
もゲート電極７に近傍には非形成領域を有するイオン注
入時の阻止膜としてホトレジスト６を形成する。すなわ
ち、図４４の斜線を描いた領域は、ホトレジスト６に開
口部を形成している。
【０１３０】そしてこのホトレジスト６をイオン注入時
の阻止膜として用いて、導電型がＮ型の不純物導入層１
８であるリンをイオン注入エネルギー５０ＫｅＶ、イオ
ン注入量１０15ａｔｏｍｓ／ｃｍ2 程度の条件でイオン
注入法により添加して不純物導入層１８を形成する。こ
のときリンイオンは、フィールド酸化膜３と素子領域１
４との境界領域の鳥の嘴状の膜厚の薄いバーズビークを
透過し、Ｐウェル２に注入され不純物導入層１８を形成
する。その後、イオン注入時の阻止膜として用いたホト
レジスト６を除去する。
【０１３１】つぎに図１１に示すように、反応ガスとし
てモノシラン（ＳｉＨ4 ）とジボラン（Ｂ2 Ｈ6 ）とフ
ォスフィン（ＰＨ3 ）とを用い、ＣＶＤ法によりボロン
とリンを含むシリコン酸化膜からなる層間絶縁膜１０を
膜厚５００ｎｍで全面に形成する。
【０１３２】その後、酸化拡散炉を用い、温度９００℃
の窒素雰囲気中にてアニール処理を行う。この熱処理を
行うことにより、図９と図１０とを用いて説明した工程
にて所定の領域にイオン注入法により添加した導電型が
Ｎ型の不純物層９である砒素と、導電型がＮ型の不純物
導入層１５であるリンとを同時に活性化させる。
【０１３３】この結果、Ｎ型ＭＯＳトランジスタのソー
ス・ドレインである導電型がＮ型の高濃度拡散層１１
と、導電型がＮ型の境界領域拡散層１５とを同時に形成
することができる。
【０１３４】つぎに図１２に示すように、反応ガスとし
て二フッ化メタン（ＣＨ2 Ｆ2 ）と三フッ化メタン（Ｃ
ＨＦ3 ）を用い、異方性エッチングにより層間絶縁膜１
０の所定の箇所を、ホトレジスト（図示せず）をエッチ
ングマスクに用いてパターニングして、コンタクトホー
ル１２を形成する。
【０１３５】その後、アルミニウム合金からなる配線１
３材料をスパッタリング法により全面に形成し、配線１
３形状にパターニングしたホトレジストをエッチングマ
スクに用いてエッチングを行い配線１３を形成すること
によりＮ型ＭＯＳトランジスタを完成することができ
る。
【０１３６】図４４の平面図に、以上説明した実施例に
おける製造方法を用いて形成したソース・ドレインであ
る導電型がＮ型の高濃度拡散層１１と、境界領域拡散層
１５とを有するＮ型ＭＯＳトランジスタの平面パターン
形状を示す。
【０１３７】図４４では、破線がフィールド酸化膜３の
端部を示し、その破線の周囲の実線が素子領域１４をそ
れぞれ示す。さらにＸに相当する値が、ドレインとウェ
ル間の接合耐圧の評価に際し基準となる素子領域１４端
部とコンタクトホール１２とのあいだの距離を示す。な
お、図４４につけた符号は、図１から図１２と同一箇所
には同一符号をつけている。
【０１３８】図４５のグラフに、以上説明した本発明の
実施例を用いるＮ型ＭＯＳトランジスタにおける、素子
領域１４の端部とコンタクトホール１２間の距離に対す
るドレインとウェル間の接合耐圧の変化を示す。
【０１３９】この図４５グラフは、横軸がＮ型ＭＯＳト
ランジスタの素子領域１４端部とコンタクトホール１２
間の距離、すなわち図４４の距離Ｘに相当する値を示
し、縦軸がＮ型ＭＯＳトランジスタのドレインとウェル
間接合耐圧を示す。
【０１４０】図４５に示すように、以上説明した本発明
の実施例におけるＮ型ＭＯＳトランジスタでは、従来の
技術において問題となっているＮ型ＭＯＳトランジスタ
に関するドレインとウェル間の接合耐圧の素子領域の端
部とコンタクトホール間の距離に対する依存性は発生し
ていない。
【０１４１】これは、本発明の半導体装置およびその製
造方法で設ける導電型がＮ型の境界領域拡散層１５をフ
ィールド酸化膜３の端部の酸化膜厚の薄いバーズビーク
下部領域に形成しているためである。
【０１４２】これによってＮ型ＭＯＳトランジスタに関
するドレインとウェル間接合耐圧の素子領域端部とコン
タクトホール間距離に対する依存性は、大幅に改善され
ているのである。
【０１４３】なお以上の本発明の実施例の説明において
は、半導体基板１上にＰウェル２を形成し、ソース・ド
レインである導電型がＮ型の高濃度拡散層１１と、導電
型がＮ型の境界領域拡散層１５とを有するＮ型ＭＯＳト
ランジスタを形成する例で説明している。
【０１４４】しかしながら、導電型がＰ型の半導体基板
上に直接ソース・ドレインである導電型がＮ型の高濃度
拡散層と境界領域拡散層を有するＮ型ＭＯＳトランジス
タを形成しても、以上説明した本発明の実施例と同様の
効果が得られることを発明者は確認している。
【０１４５】さらに以上説明の本発明の実施例において
は、半導体基板１上にＰウェル２を形成し、ソース・ド
レインである導電型がＮ型の高濃度拡散層１１と、導電
型がＮ型の境界領域拡散層１５とを有するＮ型ＭＯＳト
ランジスタを形成する例で説明している。
【０１４６】しかしながら、半導体基板１上に薄い不純
物濃度のＮ型拡散層（以後Ｎウェルと記載する）を形成
し、ソース・ドレインである導電型がＰ型の高濃度拡散
層と境界領域拡散層を有するＰ型ＭＯＳトランジスタを
形成しても、以上説明した本発明の実施例と同様の効果
が得られることを発明者は確認している。
【０１４７】さらにまた以上の本発明の実施例において
は、半導体基板１上にＰウェル２を形成し、ソース・ド
レインである導電型がＮ型の高濃度拡散層１１と、導電
型がＮ型の境界領域拡散層１５とを有するＮ型ＭＯＳト
ランジスタを形成する例で説明している。
【０１４８】しかしながら、導電型がＮ型の半導体基板
上に直接ソース・ドレインである導電型がＰ型の高濃度
拡散層と境界領域拡散層を有するＰ型ＭＯＳトランジス
タを形成しても、以上説明した本発明の実施例と同様の
効果が得られることを発明者は確認している。
【０１４９】さらに以上説明した本発明の実施例の説明
では、ホトレジストの形成とそのパターニングとこのパ
ターニングしたホトレジストをエッチングマスクに用い
てエッチングを行う一連の処理工程であるホトエッチン
グ処理によりゲート電極７をパターニングした後、温度
９００℃の酸素雰囲気中にて酸化処理を行い、ゲート電
極７表面にマスク酸化膜８を形成する例で説明してい
る。
【０１５０】しかしながら、このマスク酸化膜８の形成
工程を削除しマスク酸化膜８をゲート電極７表面に形成
しなくても、図１から図１２と図４４とを用いて説明し
た本発明の実施例と同様の効果が得られる。
【０１５１】さらにまた以上説明した本発明の実施例の
説明では、酸化拡散炉を用いる窒素雰囲気中のアニール
処理により、ソース・ドレインである導電型がＮ型の高
濃度拡散層１１と、境界領域拡散層１５とを形成する例
で説明している。
【０１５２】しかしながら、酸化拡散炉の代わりに、ラ
ンプアニール装置を用いる短時間のアニール処理でソー
ス・ドレインである導電型がＮ型の高濃度拡散層と境界
領域拡散層とを形成しても、図１から図１２と図４４と
を用いて説明した本発明の実施例と同様の効果が得られ
る。
【０１５３】つぎに以上の説明と異なる実施例を説明す
る。以下、本発明の半導体装置の構造を形成するための
製造方法を、Ｎ型ＭＯＳトランジスタを対象に、図１３
〜図２４の断面図と図４６の平面図とを用いて説明す
る。さらに図４７のグラフに本発明の実施例におけるＮ
型ＭＯＳトランジスタの代表的な特性を示す。
【０１５４】図１３〜図２４は、本発明の半導体装置の
構造を有し導電型がＮ型のＭＯＳトランジスタの製造方
法を工程順に示す断面図である。さらに図４６は本発明
の実施例の製造方法により形成したＮ型ＭＯＳトランジ
スタの平面パターン形状を示す平面図である。さらに図
４７は、本発明における半導体装置の製造方法により形
成したＮ型ＭＯＳトランジスタについて、ドレインとウ
ェル間の接合耐圧を素子領域の端部とコンタクトホール
間の距離に対して評価した測定結果を示すグラフであ
る。
【０１５５】まずはじめに図１３に示すように、半導体
基板１のＰウェル２の形成領域にＰ型不純物であるボロ
ンを、イオン注入量１０13ａｔｏｍｓ／ｃｍ2 程度の条
件でイオン注入法により選択的に添加する。
【０１５６】その後、窒素雰囲気中における温度１１４
０℃の熱拡散処理を行うことによって、ボロンを半導体
基板１に拡散させ、Ｐウェル２を形成する。
【０１５７】さらに温度１０００℃の酸素雰囲気中にて
酸化処理を行い、膜厚３０ｎｍのパッド酸化膜１６を半
導体基板１の表面に形成する。
【０１５８】つぎに図１４に示すように、パッド酸化膜
１６上に、反応ガスとしてジクロロシラン（ＳｉＨ2 Ｃ
ｌ2 ）とアンモニア（ＮＨ3 ）とを用いるＣＶＤ法によ
り、シリコン窒化膜１７を膜厚１５０ｎｍで形成する。
【０１５９】つぎにホトレジスト６を回転塗布法により
全面に形成し、所定のホトマスクを用いて露光処理と、
現像処理を行いホトレジスト６を素子領域１４上に残存
するようにパターニングする。
【０１６０】その後、このパターニングしたホトレジス
ト６をエッチングマスクとして使用し、反応ガスに三フ
ッ化メタン（ＣＨＦ3 ）と六フッ化イオウ（ＳＦ6 ）と
ヘリウム（Ｈｅ）とを用いるドライエッチング法によ
り、シリコン窒化膜１７を素子領域１４に形成するよう
パターニングする。
【０１６１】つぎに図１５に示すように、ホトレジスト
６を除去する。その後、シリコン窒化膜１７を耐酸化膜
として用いて、温度１０００℃の酸素雰囲気中における
選択酸化処理により、フィールド酸化膜３を膜厚５５０
ｎｍで形成する。この選択酸化処理の結果、素子領域１
４の周囲領域にフィールド酸化膜３を形成することがで
きる。
【０１６２】つぎに図１６に示すように、シリコン窒化
膜１７を温度１６０℃に加熱した熱リン酸（Ｈ3 ＰＯ
4 ）を用いて除去し、さらにシリコン窒化膜１７下層の
パッド酸化膜１６をバッファードフッ酸（ＮＨ4 Ｆ＋Ｈ
Ｆ）溶液により除去する。
【０１６３】つぎに図１７に示すように、素子領域１４
の周囲領域にフィールド酸化膜３を形成した半導体基板
１を、温度１０００℃の熱酸化処理を行う。この熱酸化
処理によって素子領域１４表面にゲート絶縁膜４を、膜
厚２０ｎｍで形成することができる。
【０１６４】その後、反応ガスにモノシラン（ＳｉＨ
4 ）を用いるＣＶＤ法により、全面に多結晶シリコン膜
５を膜厚３５０ｎｍで形成する。
【０１６５】つぎに図１８に示すように、全面に導電型
がＮ型不純物であるリンを、イオン注入量が１０16ａｔ
ｏｍｓ／ｃｍ2 程度の条件でイオン注入法により多結晶
シリコン膜５に添加し、Ｎ型ＭＯＳトランジスタ形成領
域にＮ型の不純物を導入した多結晶シリコン膜５を形成
する。
【０１６６】つぎに図１９に示すように、ホトレジスト
６を回転塗布法によって全面に形成し、所定のホトマス
クを用いて露光処理と、現像処理を行い、ホトレジスト
６をゲート電極７の形状にパターニングする。
【０１６７】つぎに図２０に示すように、このパターニ
ングしたホトレジスト６をエッチングマスクとし、エッ
チングガスに六フッ化イオウ（ＳＦ6 ）と塩素（Ｃｌ
2 ）と二フッ化メタン（ＣＨ2 Ｆ2 ）とを用いて、異方
性エッチングにより多結晶シリコン膜５をエッチングし
てゲート電極７としてパターニングする。
【０１６８】その後、エッチングマスクとして使用した
ゲート電極７上のホトレジスト６を除去する。
【０１６９】つぎに図２１に示すように、酸化拡散炉を
用い、温度９００℃の酸素雰囲気中にて酸化処理を行
う。この酸化処理の結果、膜厚１０ｎｍのマスク酸化膜
８をゲート電極７の表面に形成することができる。
【０１７０】その後、ソース・ドレインを形成するため
導電型がＮ型の不純物層９である砒素をイオン注入エネ
ルギー６０ＫｅＶ、イオン注入量１０15ａｔｏｍｓ／ｃ
ｍ2程度の条件でイオン注入法により、ゲート電極７と
フィールド酸化膜３との整合する半導体基板１の素子領
域１４に添加する。
【０１７１】つぎに図２２に示すように、ホトレジスト
６を回転塗布法によって全面に形成し、所定のホトマス
クを用いて露光処理と、現像処理を行い、ホトレジスト
６をＮ型ＭＯＳトランジスタの境界領域拡散層１５の形
成領域が開口するようにパターニングする。
【０１７２】このとき図４６の平面図に示すように、素
子領域１４とフィールド酸化膜３との境界領域で、しか
もゲート電極７に近傍には非形成領域を有する、イオン
注入時の阻止膜としてホトレジスト６を形成する。すな
わち、図４６の斜線を描いた領域は、ホトレジスト６に
開口部を形成している。
【０１７３】そしてこのホトレジスト６をイオン注入時
の阻止膜として使用して、導電型がＮ型の不純物導入層
１８である砒素を、イオン注入エネルギーが素子領域１
４端部のフィールド酸化膜を突き抜けることが可能な１
２０ＫｅＶで、さらにイオン注入量１０15ａｔｏｍｓ／
ｃｍ2 程度の条件でイオン注入法により添加する。この
とき砒素イオンは、フィールド酸化膜３と素子領域１４
との境界領域の鳥の嘴状の膜厚の薄いバーズビークを透
過し、Ｐウェル２に注入され不純物導入層１８を形成す
る。その後、イオン注入時の阻止膜として用いたホトレ
ジスト６を除去する。
【０１７４】つぎに図２３に示すように、反応ガスとし
てモノシラン（ＳｉＨ4 ）とジボラン（Ｂ2 Ｈ6 ）とフ
ォスフィン（ＰＨ3 ）を用いて、ＣＶＤ法によってボロ
ンとリンとを含むシリコン酸化膜からなる層間絶縁膜１
０を膜厚５００ｎｍで全面に形成する。
【０１７５】その後、酸化拡散炉を用い、温度９００℃
の窒素雰囲気中にてアニール処理を行う。この熱処理の
結果、図２１と図２２とを用いて説明した工程にて所定
の領域にイオン注入法により添加した導電型がＮ型の不
純物層９である砒素と、導電型がＮ型の不純物導入層１
５である砒素とを同時に活性化させる。
【０１７６】この結果、Ｎ型ＭＯＳトランジスタのソー
ス・ドレインである導電型がＮ型の高濃度拡散層１１
と、導電型がＮ型の境界領域拡散層１５とを同時に形成
することができる。
【０１７７】つぎに図２４に示すように、反応ガスとし
て二フッ化メタン（ＣＨ2 Ｆ2 ）と三フッ化メタン（Ｃ
ＨＦ3 ）を用い、異方性エッチングにより層間絶縁膜１
０の所定の箇所を、ホトレジスト（図示せず）をエッチ
ングマスクに用いてパターニングして、コンタクトホー
ル１２を形成する。
【０１７８】その後、アルミニウム合金からなる配線１
３材料をスパッタリング法により全面に形成し、配線１
３形状にパターニングしたホトレジストをエッチングマ
スクに用いてエッチングを行い配線１３を形成すること
によりＮ型ＭＯＳトランジスタを完成することができ
る。
【０１７９】図４６の平面図に、以上説明した本発明の
実施例における製造方法を用いて形成したソース・ドレ
インである導電型がＮ型の高濃度拡散層１１と、境界領
域拡散層１５とを有するＮ型ＭＯＳトランジスタの平面
パターン形状を示す。
【０１８０】図４６では、破線がフィールド酸化膜３の
端部を示し、その破線の周囲の実線が素子領域１４をそ
れぞれ示す。さらにＸに相当する値が、ドレインとウェ
ル間の接合耐圧の評価に際し基準となる素子領域１４端
部とコンタクトホール１２とのあいだの距離を示す。な
お、図４６につけた符号は、図１３から図２４と同一箇
所には同一符号をつけている。
【０１８１】図４７のグラフに、図１３から図２４と図
４６を用いて説明した本発明の実施例を用いるＮ型ＭＯ
Ｓトランジスタにおける、素子領域１４の端部とコンタ
クトホール１２間の距離に対するドレインとウェル間の
接合耐圧の変化を示す。
【０１８２】この図４７グラフは、横軸がＮ型ＭＯＳト
ランジスタの素子領域１４端部とコンタクトホール１２
間の距離、すなわち図４６の距離Ｘに相当する値を示
し、縦軸がＮ型ＭＯＳトランジスタのドレインとウェル
間接合耐圧を示す。
【０１８３】図４７のグラフに示すように、図１３から
図２４と図４６を用いて説明した本発明の実施例を用い
るＮ型ＭＯＳトランジスタでは、従来の技術において問
題となっているＮ型ＭＯＳトランジスタに関するドレイ
ンとウェル間の接合耐圧の素子領域の端部とコンタクト
ホール間の距離に対する依存性は発生していない。
【０１８４】これは、本発明の半導体装置およびその製
造方法で設ける導電型がＮ型の境界領域拡散層１５を、
フィールド酸化膜３の端部の酸化膜厚の薄いバーズビー
ク下部領域に形成しているためである。
【０１８５】これによってＮ型ＭＯＳトランジスタに関
するドレインとウェル間接合耐圧の素子領域端部とコン
タクトホール間距離に対する依存性は、大幅に改善され
ているのである。
【０１８６】なお以上図１３から図２４と図４６を用い
て説明した実施例では、半導体基板１上にＰウェル２を
形成し、ソース・ドレインである導電型がＮ型の高濃度
拡散層１１と、導電型がＮ型の境界領域拡散層１５とを
有するＮ型ＭＯＳトランジスタを形成している。
【０１８７】しかしながら、導電型がＰ型の半導体基板
上に直接ソース・ドレインである導電型がＮ型の高濃度
拡散層と境界領域拡散層を有するＮ型ＭＯＳトランジス
タを形成しても、本発明の第２の実施例と同様の効果が
得られることを発明者は確認している。
【０１８８】さらに図１３から図２４と図４６とを用い
て説明した本発明の実施例では、半導体基板１上にＰウ
ェル２を形成し、ソース・ドレインである導電型がＮ型
の高濃度拡散層１１と、導電型がＮ型の境界領域拡散層
１５とを有するＮ型ＭＯＳトランジスタを形成してい
る。
【０１８９】しかしながら、半導体基板１上に薄い不純
物濃度のＮ型拡散層（Ｎウェル）を形成し、ソース・ド
レインである導電型がＰ型の高濃度拡散層と境界領域拡
散層を有するＰ型ＭＯＳトランジスタを形成しても、以
上の説明した本発明の実施例と同様の効果が得られるこ
とを発明者は確認している。
【０１９０】さらにまた図１３から図２４と図４６とを
用いて説明した実施例では、半導体基板１上にＰウェル
２を形成し、ソース・ドレインである導電型がＮ型の高
濃度拡散層１１と、導電型がＮ型の境界領域拡散層１５
とを有するＮ型ＭＯＳトランジスタを形成している。
【０１９１】しかしながら、導電型がＮ型の半導体基板
上に直接ソース・ドレインである導電型がＰ型の高濃度
拡散層と境界領域拡散層を有するＰ型ＭＯＳトランジス
タを形成しても、以上説明した本発明の実施例と同様の
効果が得られることを発明者は確認している。
【０１９２】さらに図１３から図２４と図４６とを用い
て説明した本発明の実施例の説明においては、ホトレジ
ストの形成とそのパターニングとこのパターニングした
ホトレジストをエッチングマスクに用いてエッチングを
行う一連の処理工程であるホトエッチング処理によりゲ
ート電極７をパターニングした後、温度９００℃の酸素
雰囲気中にて酸化処理を行い、ゲート電極７の表面にマ
スク酸化膜８を形成している。
【０１９３】しかしながら、このマスク酸化膜８の形成
工程を削除しマスク酸化膜８をゲート電極７表面に形成
しなくても、以上説明した本発明の実施例と同様の効果
が得られる。
【０１９４】さらにまた図１３から図２４と図４６とを
用いて説明した実施例の説明では、酸化拡散炉を用いる
窒素雰囲気中のアニール処理を行うことによって、ソー
ス・ドレインである導電型がＮ型の高濃度拡散層１１と
境界領域拡散層１５とを形成している。
【０１９５】しかしながら、この酸化拡散炉の代わり
に、ランプアニール装置を用いる短時間のアニール処理
にて、ソース・ドレインである導電型がＮ型の高濃度拡
散層と境界領域拡散層とを形成しても、以上説明した本
発明の実施例と同様の効果が得られる。
【０１９６】つぎに以上の説明と異なる実施例を説明す
る。以下、本発明の半導体装置の構造を形成するための
製造方法を、Ｎ型ＭＯＳトランジスタを対象に、図２５
から図３５の断面図と図４８の平面図とを用いて本発明
の実施例として説明する。さらに図４９のグラフに本発
明の実施例におけるＮ型ＭＯＳトランジスタの代表的な
特性を示す。
【０１９７】図２５から図３５は、本発明の実施例にお
ける半導体装置の構造を有し導電型がＮ型のＭＯＳトラ
ンジスタの製造方法を工程順に示す断面図である。さら
に図４８は本発明の実施例の製造方法により形成したＮ
型ＭＯＳトランジスタの平面パターン形状を示す平面図
である。さらに図４９は、本発明における半導体装置の
製造方法により形成したＮ型ＭＯＳトランジスタについ
て、ドレインとウェル間の接合耐圧を素子領域の端部と
コンタクトホール間の距離に対して評価した測定結果を
示すグラフである。
【０１９８】まずはじめに図２５に示すように、半導体
基板１のＰウェル２の形成領域に、導電型がＰ型不純物
であるボロンを、イオン注入量１０13ａｔｏｍｓ／ｃｍ
2 程度の条件でイオン注入法により選択的に添加する。
【０１９９】その後、窒素雰囲気中における温度１１４
０℃の熱拡散処理を行う。この熱処理によって、ボロン
を半導体基板１に拡散させ、Ｐウェル２を形成する。
【０２００】さらに温度１０００℃の酸素雰囲気中にて
酸化処理を行い、膜厚３０ｎｍのパッド酸化膜１６を半
導体基板１表面に形成する。
【０２０１】つぎに図２６に示すように、パッド酸化膜
１６上に、反応ガスとしてジクロロシラン（ＳｉＨ2 Ｃ
ｌ2 ）とアンモニア（ＮＨ3 ）とを用いるＣＶＤ法によ
り、シリコン窒化膜１７を膜厚１５０ｎｍで全面に形成
する。
【０２０２】つぎにホトレジスト６を回転塗布法により
全面に形成し、所定のホトマスクを用いて露光処理と、
現像処理を行いホトレジスト６を素子領域１４上に残存
するようにパターニングする。
【０２０３】その後、このパターニングしたホトレジス
ト６をエッチングマスクとして使用し、反応ガスに三フ
ッ化メタン（ＣＨＦ3 ）と六フッ化イオウ（ＳＦ6 ）と
ヘリウム（Ｈｅ）とを用いるドライエッチング法によ
り、シリコン窒化膜１７を素子領域１４に形成するよう
にパターニングする。
【０２０４】つぎに図２７に示すように、ホトレジスト
６を除去する。その後、シリコン窒化膜１７を耐酸化膜
として用い、温度１０００℃の酸素雰囲気中における選
択酸化処理により、フィールド酸化膜３を膜厚５５０ｎ
ｍで形成する。この選択酸化の結果、素子領域１４の周
囲にフィールド酸化膜３を形成することができる。
【０２０５】つぎに図２８に示すように、シリコン窒化
膜１７を温度１６０℃に加熱した熱リン酸（Ｈ3 ＰＯ
4 ）を用いて除去する。ここではパッド酸化膜１６は素
子領域１４上に残存させておく。
【０２０６】その後、ホトレジスト６を回転塗布法によ
り全面に形成し、所定のホトマスクを用いて露光処理
と、現像処理を行い、ホトレジスト６をＮ型ＭＯＳトラ
ンジスタの境界領域拡散層の形成領域が開口するように
パターニングする。
【０２０７】このとき図４８の平面図に示すように、素
子領域１４とフィールド酸化膜３との境界領域で、しか
も後に形成するゲート電極７の近傍には非形成領域を有
するイオン注入時の阻止膜としてホトレジスト６を形成
する。
【０２０８】すなわち、図４８の斜線を描いた領域は、
ホトレジスト６に開口部を形成し、この開口部が境界領
域拡散層１５の形成領域に対応している。
【０２０９】そしてこのホトレジスト６をイオン注入時
の阻止膜として用いて、導電型がＮ型の不純物導入層１
８である砒素を、イオン注入エネルギー６０ＫｅＶ、イ
オン注入量１０15ａｔｏｍｓ／ｃｍ2 程度の条件でイオ
ン注入法により、フィールド酸化膜３のバーズビーク近
傍領域に添加する。このとき砒素イオンは、フィールド
酸化膜３と素子領域１４との境界領域の鳥の嘴状の膜厚
の薄いバーズビークを透過し、Ｐウェル２に注入され不
純物導入層１８を形成する。
【０２１０】その後、イオン注入時の阻止膜として用い
たホトレジスト６を除去する。さらにその後、パッド酸
化膜１６をバッファードフッ酸溶液（ＮＨ4 Ｆ＋ＨＦ）
を用いて除去する。
【０２１１】つぎに図２９に示すように、素子領域１４
の周囲領域にフィールド酸化膜３を形成した半導体基板
１上に、温度１０００℃の熱酸化処理をおこなう。この
熱酸化を行うことによって、素子領域１４の表面にゲー
ト絶縁膜４を膜厚２０ｎｍで形成する。
【０２１２】そして、このゲート絶縁膜４の形成と同時
に、図２８を用いて説明した工程にてフィールド酸化膜
３のバーズビーク近傍領域に、イオン注入法により添加
した導電型がＮ型の不純物導入層１８である砒素を活性
化および拡散させる。
【０２１３】この結果、導電型がＮ型の境界領域拡散層
１５を、ゲート絶縁膜４の形成と同時に形成することが
できる。
【０２１４】つぎに図３０に示すように、反応ガスとし
てモノシラン（ＳｉＨ4 ）を用いるＣＶＤ法により、全
面に多結晶シリコン膜５を膜厚３５０ｎｍで形成する。
【０２１５】その後、全面に導電型がＮ型不純物である
リンを１０16ａｔｏｍｓ／ｃｍ2 程度のイオン注入量条
件でイオン注入法により多結晶シリコン膜５に添加し
て、Ｎ型の不純物を導入した多結晶シリコン膜５を形成
する。
【０２１６】つぎに図３１に示すように、ホトレジスト
６を回転塗布法により多結晶シリコン膜５上の全面に形
成し、所定のホトマスクを用いて露光処理と、現像処理
とを行い、ホトレジスト６をゲート電極７の形状にパタ
ーニングする。
【０２１７】つぎに図３２に示すように、このパターニ
ングしたホトレジスト６をエッチングマスクとして使用
し、エッチングガスとして六フッ化イオウ（ＳＦ6 ）と
塩素（Ｃｌ2 ）と二フッ化メタン（ＣＨ2 Ｆ2 ）とを用
いて、異方性エッチングにより多結晶シリコン膜５をエ
ッチングしてゲート電極７としてパターニングする。
【０２１８】その後、エッチングマスクとして使用した
ゲート電極７上のホトレジスト６を除去する。
【０２１９】つぎに図３３に示すように、ソース・ドレ
インを形成するために、導電型がＮ型の不純物層９とな
る砒素をイオン注入エネルギー６０ＫｅＶで、イオン注
入量１０15ａｔｏｍｓ／ｃｍ2 程度の条件でイオン注入
法により、ゲート電極７とフィールド酸化膜３との整合
する半導体基板１の素子領域１４に添加する。
【０２２０】つぎに図３４に示すように、反応ガスとし
てモノシラン（ＳｉＨ4 ）とジボラン（Ｂ2 Ｈ6 ）とフ
ォスフィン（ＰＨ3 ）を用い、ＣＶＤ法によりリンとボ
ロンとを含むシリコン酸化膜からなる層間絶縁膜１０を
膜厚５００ｎｍで全面に形成する。
【０２２１】その後、拡散炉を用いて、温度９００℃の
窒素雰囲気中にてアニール処理を行い、図３３を用いて
説明した工程にて、ゲート電極７に整合する領域にイオ
ン注入法により添加した導電型がＮ型の不純物層９であ
る砒素を活性化させる。この結果、Ｎ型ＭＯＳトランジ
スタのソース・ドレインである、導電型がＮ型の高濃度
拡散層１１を形成する。
【０２２２】ここで温度９００℃の窒素雰囲気中のアニ
ール処理では、ソース・ドレインを構成するための導電
型がＮ型の不純物層９の不純物イオンである砒素はほと
んど拡散しない。
【０２２３】つぎに図３５に示すように、反応ガスとし
て二フッ化メタン（ＣＨ2 Ｆ2 ）と三フッ化メタン（Ｃ
ＨＦ3 ）とを用い、異方性エッチングにより層間絶縁膜
１０の所定の箇所を、ホトレジスト（図示せず）をエッ
チングマスクに用いてパターニングして、コンタクトホ
ール１２を形成する。
【０２２４】その後、配線材料としてアルミニウム合金
をスパッタリング法により全面に形成する。さらに、配
線１３形状にパターニングしたホトレジストをエッチン
グマスクとして用い、反応ガスとして塩素（Ｃｌ2 ）と
三塩化ホウ素（ＢＣｌ3 ）とを用いて、異方性エッチン
グによりアルミニウム合金の所定の箇所をパターニング
して、配線１３を形成する。この結果、Ｎ型ＭＯＳトラ
ンジスタを完成することができる。
【０２２５】図４８の平面図に、以上図２５から図３５
を用いて説明した本発明の実施例における製造方法を用
いて形成したソース・ドレインである導電型がＮ型の高
濃度拡散層１１と、境界領域拡散層１５とを有するＮ型
ＭＯＳトランジスタの平面パターン形状を示す。
【０２２６】すなわち境界領域拡散層１５は、フィール
ド酸化膜３と素子領域１４との境界領域で、しかもゲー
ト電極７の近傍領域には非形成領域を形成するような平
面パターン形状とする。
【０２２７】図４８では、破線がフィールド酸化膜３の
端部を示し、その破線の周囲の実線の内側が素子領域１
４を示す。さらにＸに相当する値が、ドレインとウェル
間の接合耐圧の評価に際し基準となる素子領域１４端部
とコンタクトホール１２とのあいだの距離を示す。な
お、図４８につけた符号は、図２５から図３５と同一箇
所には同一符号をつけている。
【０２２８】図４９のグラフに、以上図２５から図３５
と図４８を用いて説明した本発明の実施例を用いるＮ型
ＭＯＳトランジスタにおける、素子領域１４の端部とコ
ンタクトホール１２間の距離に対するドレインとウェル
間の接合耐圧の変化を示す。
【０２２９】この図４９のグラフは、横軸がＮ型ＭＯＳ
トランジスタの素子領域１４端部とコンタクトホール１
２間の距離、すなわち図４８の距離Ｘに相当する値を示
し、縦軸がＮ型ＭＯＳトランジスタのドレインとウェル
間接合耐圧を示す。
【０２３０】図４９のグラフに示すように、本発明の実
施例を用いて形成したＮ型ＭＯＳトランジスタでは、従
来の技術において問題となっているＮ型ＭＯＳトランジ
スタに関するドレインとウェル間の接合耐圧の素子領域
の端部とコンタクトホール間の距離に対する依存性は発
生していない。
【０２３１】これは、本発明の半導体装置の製造方法で
設ける導電型がＮ型の境界領域拡散層１５は図３５の断
面図に示すように、フィールド酸化膜３の端部の酸化膜
厚の薄いバーズビーク下部領域に形成しているためであ
る。
【０２３２】したがって、コンタクトホール１２がずれ
て形成されても、配線１３は境界領域拡散層１５に接続
し、Ｐウェル２と配線１３とが接続することはない。
【０２３３】これによってＮ型ＭＯＳトランジスタに関
するドレインとウェル間接合耐圧の素子領域端部とコン
タクトホール間距離に対する依存性は、大幅に改善され
ているのである。
【０２３４】なお以上の図２５から図３５と図４８を用
いて説明した本発明の実施例では、半導体基板１上にＰ
ウェル２を形成し、ソース・ドレインである導電型がＮ
型の高濃度拡散層１１と、導電型がＮ型の境界領域拡散
層１５とを有するＮ型ＭＯＳトランジスタを形成してい
る。
【０２３５】しかしながら、導電型がＰ型の半導体基板
上に直接ソース・ドレインである導電型がＮ型の高濃度
拡散層と境界領域拡散層を有するＮ型ＭＯＳトランジス
タを形成しても、以上説明した本発明の実施例と同様の
効果が得られることを発明者は確認している。
【０２３６】さらに図２５から図３５と図４８を用いて
説明した実施例では、半導体基板１上にＰウェル２を形
成し、ソース・ドレインである導電型がＮ型の高濃度拡
散層１１と、導電型がＮ型の境界領域拡散層１５とを有
するＮ型ＭＯＳトランジスタを形成している。
【０２３７】しかしながら、半導体基板１上にＮウェル
を形成し、ソース・ドレインである導電型がＰ型の高濃
度拡散層と、導電型がＰ型の境界領域拡散層とを有する
Ｐ型ＭＯＳトランジスタを形成しても、以上説明した本
発明の実施例と同様の効果が得られることを発明者は確
認している。
【０２３８】さらにまた図２５から図３５と図４８を用
いて説明した本発明の実施例では、半導体基板１上にＰ
ウェル２を形成し、ソース・ドレインである導電型がＮ
型の高濃度拡散層１１と、導電型がＮ型の境界領域拡散
層１５とを有するＮ型ＭＯＳトランジスタを形成してい
る。
【０２３９】しかしながら、導電型がＮ型の半導体基板
上に直接ソース・ドレインである導電型がＰ型の高濃度
拡散層と境界領域拡散層を有するＰ型ＭＯＳトランジス
タを形成しても、以上説明した本発明の実施例と同様の
効果が得られることを発明者は確認している。
【０２４０】さらに本発明の図２５から図３５と図４８
を用いて説明した実施例の説明においては、図２８に示
すように選択酸化処理の耐酸化膜であるシリコン窒化膜
１６除去後、パッド酸化膜１６をバッファ被膜として使
用し、不純物導入層１８である砒素をイオン注入法によ
り添加している。
【０２４１】しかしながら、パッド酸化膜１６を除去
後、シリコン窒化膜１７の残渣の除去を目的としたホワ
イトリボン酸化膜を形成し、このホワイトリボン酸化膜
をバッファ被膜として使用して、不純物導入層１８であ
る砒素をイオン注入法により添加しても、以上説明した
本発明の実施例と同様の効果が得られる。
【０２４２】ホワイトリボンとは、図２７に示す選択酸
化処理工程おいて、フィールド酸化膜３の形成時に耐酸
化膜として用いるシリコン窒化膜１７の窒素成分が、フ
ィールド酸化膜３の形成時にシリコンからなる半導体基
板１と反応して形成されるシリコン窒化膜を指してい
る。
【０２４３】そして、パッド酸化膜１６の除去するため
のフッ化アンモニウム（ＮＨ4 Ｆ）とフッ酸（ＨＦ）と
の混合溶液からなるバッファードフッ酸溶液では、シリ
コン窒化膜からなるホワイトリボンをエッチング除去す
ることはできない。したがって、パッド酸化膜１６のエ
ッチング除去と同時にこのホワイトリボンを除去するこ
とはできない。
【０２４４】このホワイトリボンが残った状態でゲート
絶縁膜４を形成すると、ゲート絶縁膜４のシリコン酸化
膜中に、このゲート絶縁膜４とは膜質の異なるシリコン
窒化膜が混在することになるから、ＭＯＳトランジスタ
の閾値電圧を精度よく制御することは困難となる。
【０２４５】ホワイトリボン酸化膜は、酸化拡散炉を用
いて酸素雰囲気中にて形成する膜厚２００ｎｍ程度のシ
リコン酸化膜である。ここでこのホワイトリボン酸化膜
の形成条件は、酸化温度は１０００℃、酸化時間は３０
分である。
【０２４６】ホワイトリボン酸化膜はホワイトリボンを
包み込むようにシリコンを酸化して形成されることか
ら、ホワイトリボン酸化膜を除去することによりホワイ
トリボンを除去することが可能となる。
【０２４７】このホワイトリボンの発生頻度は、フィー
ルド酸化膜３の形成条件により大きく異なるが、パッド
酸化膜１６を除去後、ホワイトリボンの発生が見られな
ければなければ、とくに行う必要はない。
【０２４８】さらにまた前述の本発明の図２５から図３
５と図４８を用いて説明した実施例の説明では、図２８
と図２９とに示すように、シリコン窒化膜１７除去後、
パッド酸化膜１６をバッファ被膜として使用し、不純物
導入層１８である砒素をイオン注入法により添加し、ゲ
ート絶縁膜４の形成と同時に境界領域拡散層１５を形成
している。
【０２４９】しかしながら、図２８を用いて説明した不
純物導入層１８形成工程において、パッド酸化膜１６を
バッファ被膜として不純物導入層１８である砒素イオン
注入法による添加を行なわなくてもよい。
【０２５０】このパッド酸化膜１６をバッファ被膜とし
て使用しないで不純物導入層１８を形成する製造方法
を、図３６の断面図を用いて説明する。
【０２５１】すなわち図３６に示すように、ゲート絶縁
膜４とゲート電極７を形成した後、ホトレジスト６を回
転塗布法により全面に形成し、所定のホトマスクを用い
て露光処理と、現像処理を行いホトレジスト６を、Ｎ型
ＭＯＳトランジスタの境界領域拡散層１５の形成領域が
開口するようにパターニングする。
【０２５２】この境界領域拡散層１５のパターン形状
は、図４８の平面図の斜線を描いた領域に開口部を形成
するように、フィールド酸化膜３と素子領域１４との境
界領域で、しかもゲート電極７の近傍には非形成領域を
形成するような平面パターン形状とする。
【０２５３】そしてこのホトレジスト６をイオン注入の
阻止膜として使用し、不純物導入層１８である砒素をイ
オン注入法により添加する。このとき砒素イオンは、フ
ィールド酸化膜３と素子領域１４との境界領域の鳥の嘴
状の膜厚の薄いバーズビークを透過し、Ｐウェル２に注
入され不純物導入層１８を形成する。その後、ホトレジ
スト６を除去する。
【０２５４】その後、拡散炉を用いて酸素雰囲気中での
温度１０００℃、時間３０分の熱処理を行うことによっ
て、マスク酸化膜（図示せず）をゲート電極７の表面に
膜厚１０ｎｍ形成し、このマスク酸化膜の形成と同時
に、不純物導入層１８の砒素を拡散させて境界領域拡散
層（図示せず）を形成すればよい。この図３６を用いて
説明した製造方法においても、図２５から図３５と図４
８を用いて説明した本発明の実施例と同様の効果が得ら
れる。
【０２５５】さらに前述の図２５から図３５と図４８を
用いて説明した本発明の実施例の説明では、図２８と図
２９に示すように、シリコン窒化膜１７除去後、パッド
酸化膜１６をバッファ被膜として使用し、不純物導入層
１８である砒素をイオン注入法により添加し、ゲート絶
縁膜４の形成と同時に境界領域拡散層１５を形成してい
る。
【０２５６】しかしながら、図２８を用いて説明した不
純物導入層１８を形成するための工程において、パッド
酸化膜１６をバッファ被膜として使用しないで、不純物
導入層１８である砒素イオン注入法による添加を行なわ
なくてもよい。
【０２５７】このパッド酸化膜１６をバッファ被膜とし
て使用しないで、不純物導入層１８を形成する製造方法
を、図３７の断面図を用いて説明する。
【０２５８】すなわち図３７に示すように、ゲート絶縁
膜４とゲート電極７を形成した後、酸化処理を行いゲー
ト電極８の表面にマスク酸化膜８を形成して、ホトレジ
スト６を回転塗布法により全面に形成し、所定のホトマ
スクを用いて露光処理と現像処理を行い、ホトレジスト
６をＮ型ＭＯＳトランジスタの境界領域拡散層１５の形
成領域が開口するようにパターニングする。
【０２５９】この境界領域拡散層１５の平面パターン形
状は、図４８の平面図の斜線を描いた領域が開口するよ
うな、フィールド酸化膜３と素子領域１４との境界領域
で、しかもゲート電極７の近傍には非形成領域を形成す
るような平面パターン形状とする。
【０２６０】そしてこのホトレジスト６をイオン注入の
阻止膜とし使用し、マスク酸化膜８をバッファ被膜とし
て用いて不純物導入層１８である砒素をイオン注入法に
より添加する。このとき不純物イオンは、フィールド酸
化膜３と素子領域１４との境界領域の鳥の嘴状の膜厚の
薄いバーズビークを透過し、Ｐウェル２に注入され不純
物導入層１８を形成する。
【０２６１】その後、ホトレジスト６を除去する。さら
にその後、ソース・ドレインである高濃度拡散層を形成
する前に、不活性気体中にて不純物導入層１８を活性化
して境界領域拡散層１５を形成すればよい。
【０２６２】そして図３７を用いて説明する実施例で
は、境界領域拡散層１５を形成するためのアニール温度
は、ソースドレインである高濃度拡散層形成のためのア
ニール温度より高くする。
【０２６３】このようにソースドレインである高濃度拡
散層形成のための熱処理工程より高い温度のアニール処
理によって、境界領域拡散層１５を形成する本発明の実
施例においても、以上説明した本発明の実施例と同様の
効果が得られる。
【０２６４】
【発明の効果】以上の説明で明らかなように、本発明の
半導体装置とその製造方法によるソース・ドレインであ
る高濃度拡散層と境界領域拡散層とを有するＭＯＳトラ
ンジスタは、ドレインとウェル間の接合耐圧は、素子領
域の端部とコンタクトホール間の距離に対して、依存性
をもたない特性を得ることができる。このためドレイン
とウェル間あるいはドレインと半導体基板間の接合耐圧
を充分な値に確保することが可能となる。
【０２６５】このことによって、コンタクトホールが素
子領域の所定の箇所からずれて形成され、このコンタク
トホールがフィールド酸化膜の端部の酸化膜厚の薄いバ
ーズビーク領域を介しても、ウェルまたは半導体基板と
直接接続されることがない。したがって、半導体基板内
に不必要な電流が流れることを抑制することができるた
め、ＭＯＳトランジスタの動作を精度よく制御すること
ができる。
【図面の簡単な説明】
【図１】本発明の実施例における半導体装置の構造とそ
の製造方法とを示す断面図である。
【図２】本発明の実施例における半導体装置の構造とそ
の製造方法とを示す断面図である。
【図３】本発明の実施例における半導体装置の構造とそ
の製造方法とを示す断面図である。
【図４】本発明の実施例における半導体装置の構造とそ
の製造方法とを示す断面図である。
【図５】本発明の実施例における半導体装置の構造とそ
の製造方法とを示す断面図である。
【図６】本発明の実施例における半導体装置の構造とそ
の製造方法とを示す断面図である。
【図７】本発明の実施例における半導体装置の構造とそ
の製造方法とを示す断面図である。
【図８】本発明の実施例における半導体装置の構造とそ
の製造方法とを示す断面図である。
【図９】本発明の実施例における半導体装置の構造とそ
の製造方法とを示す断面図である。
【図１０】本発明の実施例における半導体装置の構造と
その製造方法とを示す断面図である。
【図１１】本発明の実施例における半導体装置の構造と
その製造方法とを示す断面図である。
【図１２】本発明の実施例における半導体装置の構造と
その製造方法とを示す断面図である。
【図１３】本発明の実施例における半導体装置の構造と
その製造方法とを示す断面図である。
【図１４】本発明の実施例における半導体装置の構造と
その製造方法とを示す断面図である。
【図１５】本発明の実施例における半導体装置の構造と
その製造方法とを示す断面図である。
【図１６】本発明の実施例における半導体装置の構造と
その製造方法とを示す断面図である。
【図１７】本発明の実施例における半導体装置の構造と
その製造方法とを示す断面図である。
【図１８】本発明の実施例における半導体装置の構造と
その製造方法とを示す断面図である。
【図１９】本発明の実施例における半導体装置の構造と
その製造方法とを示す断面図である。
【図２０】本発明の実施例における半導体装置の構造と
その製造方法とを示す断面図である。
【図２１】本発明の実施例における半導体装置の構造と
その製造方法とを示す断面図である。
【図２２】本発明の実施例における半導体装置の構造と
その製造方法とを示す断面図である。
【図２３】本発明の実施例における半導体装置の構造と
その製造方法とを示す断面図である。
【図２４】本発明の実施例における半導体装置の構造と
その製造方法とを示す断面図である。
【図２５】本発明の実施例における半導体装置の構造と
その製造方法とを示す断面図である。
【図２６】本発明の実施例における半導体装置の構造と
その製造方法とを示す断面図である。
【図２７】本発明の実施例における半導体装置の構造と
その製造方法とを示す断面図である。
【図２８】本発明の実施例における半導体装置の構造と
その製造方法とを示す断面図である。
【図２９】本発明の実施例における半導体装置の構造と
その製造方法とを示す断面図である。
【図３０】本発明の実施例における半導体装置の構造と
その製造方法とを示す断面図である。
【図３１】本発明の実施例における半導体装置の構造と
その製造方法とを示す断面図である。
【図３２】本発明の実施例における半導体装置の構造と
その製造方法とを示す断面図である。
【図３３】本発明の実施例における半導体装置の構造と
その製造方法とを示す断面図である。
【図３４】本発明の実施例における半導体装置の構造と
その製造方法とを示す断面図である。
【図３５】本発明の実施例における半導体装置の構造と
その製造方法とを示す断面図である。
【図３６】本発明の実施例における半導体装置の構造と
その製造方法とを示す断面図である。
【図３７】本発明の実施例における半導体装置の構造と
その製造方法とを示す断面図である。
【図３８】従来技術における半導体装置の構造とその製
造方法とを示す断面図である。
【図３９】従来技術における半導体装置の構造とその製
造方法とを示す断面図である。
【図４０】従来技術における半導体装置の構造とその製
造方法とを示す断面図である。
【図４１】従来技術における半導体装置の構造とその製
造方法とを示す断面図である。
【図４２】従来技術における半導体装置の構造とその製
造方法とを示す断面図である。
【図４３】従来技術における半導体装置の構造とその製
造方法とを示す断面図である。
【図４４】本発明の実施例における半導体装置の構造と
その製造方法とを示す平面図である。
【図４５】本発明の実施例における半導体装置の素子領
域端とコンタクトホール間距離とＭＯＳトランジスタの
ドレインとウェル間接合耐圧特性を示すグラフである。
【図４６】本発明の実施例における半導体装置の構造と
その製造方法とを示す平面図である。
【図４７】本発明の実施例における半導体装置の素子領
域端とコンタクトホール間距離とＭＯＳトランジスタの
ドレインとウェル間接合耐圧特性を示すグラフである。
【図４８】本発明の実施例における半導体装置の構造と
その製造方法とを示す平面図である。
【図４９】本発明の実施例における半導体装置の素子領
域端とコンタクトホール間距離とＭＯＳトランジスタの
ドレインとウェル間接合耐圧特性を示すグラフである。
【図５０】従来技術における半導体装置の構造とその製
造方法とを示す平面図である。
【図５１】従来技術における半導体装置の素子領域端と
コンタクトホール間距離とＭＯＳトランジスタのドレイ
ンとウェル間接合耐圧特性を示すグラフである。
【符号の説明】
１ 半導体基板 ２ Ｐウェル ３ フィールド酸化膜 ４ ゲート絶縁膜 ５ 多結晶シリコン膜 ６ ホトレジスト ７ ゲート電極 ８ マスク酸化膜 ９ 不純物層 １０ 層間絶縁膜 １１ 高濃度拡散層 １２ コンタクトホール １３ 配線 １４ 素子領域 １５ 境界領域拡散層 １６ パッド酸化膜 １７ シリコン窒化膜 １８ 不純物導入層

Claims (65)

    【特許請求の範囲】
  1. 【請求項１】 半導体基板に設ける素子領域と、素子領
    域の周囲に設けるフィールド酸化膜と、素子領域にゲー
    ト絶縁膜を介して設けるゲート電極と、ゲート電極とフ
    ィールド酸化膜の整合する領域に設けるソース・ドレイ
    ンである高濃度拡散層と、素子領域とフィールド酸化膜
    との境界に設け、ゲート電極近傍に非形成領域を有する
    境界領域拡散層とを備えることを特徴とする半導体装
    置。
  2. 【請求項２】 半導体基板に設けるＰウェルと、Ｐウェ
    ルに設ける素子領域と、素子領域の周囲に設けるフィー
    ルド酸化膜と、素子領域にゲート絶縁膜を介して設ける
    ゲート電極と、ゲート電極とフィールド酸化膜の整合す
    る領域に設けるソース・ドレインである導電型がＮ型の
    高濃度拡散層と、素子領域とフィールド酸化膜との境界
    に設け、ゲート電極近傍に非形成領域を有する導電型が
    Ｎ型の境界領域拡散層とを備えることを特徴とする半導
    体装置。
  3. 【請求項３】 導電型がＰ型の半導体基板上に設ける素
    子領域と、素子領域の周囲に設けるフィールド酸化膜
    と、素子領域にゲート絶縁膜を介して設けるゲート電極
    と、ゲート電極とフィールド酸化膜の整合する領域に設
    けるソース・ドレインである導電型がＮ型の高濃度拡散
    層と、素子領域とフィールド酸化膜との境界に設け、ゲ
    ート電極近傍に非形成領域を有する導電型がＮ型の境界
    領域拡散層とを備えることを特徴とする半導体装置。
  4. 【請求項４】 半導体基板に設けるＮウェルと、Ｎウェ
    ルに設ける素子領域と、素子領域の周囲に設けるフィー
    ルド酸化膜と、素子領域にゲート絶縁膜を介して設ける
    ゲート電極と、ゲート電極とフィールド酸化膜の整合す
    る領域に設けるソース・ドレインである導電型がＰ型の
    高濃度拡散層と、素子領域とフィールド酸化膜との境界
    に設け、ゲート電極近傍に非形成領域を有する導電型が
    Ｐ型の境界領域拡散層とを備えることを特徴とする半導
    体装置。
  5. 【請求項５】 導電型がＮ型の半導体基板上に設ける素
    子領域と、素子領域の周囲に設けるフィールド酸化膜
    と、素子領域にゲート絶縁膜を介して設けるゲート電極
    と、ゲート電極とフィールド酸化膜の整合する領域に設
    けるソース・ドレインである導電型がＰ型の高濃度拡散
    層と、素子領域とフィールド酸化膜との境界に設け、ゲ
    ート電極近傍に非形成領域を有する導電型がＰ型の境界
    領域拡散層とを備えることを特徴とする半導体装置。
  6. 【請求項６】 半導体基板の素子領域の周囲にフィール
    ド酸化膜を形成する工程と、ゲート絶縁膜とゲート電極
    を形成する工程と、ゲート電極とフィールド酸化膜との
    整合する領域にソース・ドレインを形成するため不純物
    を添加し不純物層を形成する工程と、素子領域とフィー
    ルド酸化膜との境界に設けゲート電極近傍に非形成領域
    を設けるように不純物を選択的に添加し不純物導入層を
    形成する工程と、層間絶縁膜を形成し、熱処理を行うこ
    とによりソース・ドレインである高濃度拡散層と境界領
    域拡散層を形成する工程とを有することを特徴とする半
    導体装置の製造方法。
  7. 【請求項７】 半導体基板にＰウェルを形成する工程
    と、Ｐウェルの素子領域の周囲にフィールド酸化膜を形
    成する工程と、ゲート絶縁膜とゲート電極を形成する工
    程と、ゲート電極とフィールド酸化膜との整合する領域
    にソース・ドレインを形成するため導電型がＮ型の不純
    物を添加し不純物層を形成する工程と、素子領域とフィ
    ールド酸化膜との境界に設けゲート電極の近傍に非形成
    領域を設けるように導電型がＮ型の不純物を選択的に添
    加し不純物導入層を形成する工程と、層間絶縁膜を形成
    し、熱処理を行うことによりソース・ドレインである導
    電型がＮ型の高濃度拡散層と導電型がＮ型の境界領域拡
    散層を形成する工程とを有することを特徴とする半導体
    装置の製造方法。
  8. 【請求項８】 導電型がＰ型の半導体基板の素子領域の
    周囲にフィールド酸化膜を形成する工程と、ゲート絶縁
    膜とゲート電極を形成する工程と、ゲート電極とフィー
    ルド酸化膜との整合する領域にソース・ドレインを形成
    するために導電型がＮ型の不純物を添加し不純物層を形
    成する工程と、素子領域とフィールド酸化膜との境界に
    設けゲート電極の近傍に非形成領域を設けるように導電
    型がＮ型の不純物を選択的に添加し不純物導入層を形成
    する工程と、層間絶縁膜を形成し、熱処理を行うことに
    よりソース・ドレインである導電型がＮ型の高濃度拡散
    層と導電型がＮ型の境界領域拡散層を形成する工程とを
    有することを特徴とする半導体装置の製造方法。
  9. 【請求項９】 半導体基板にＮウェルを形成する工程
    と、Ｎウェルの素子領域の周囲にフィールド酸化膜を形
    成する工程と、ゲート絶縁膜とゲート電極を形成する工
    程と、ゲート電極とフィールド酸化膜との整合する領域
    にソース・ドレインを形成するため導電型がＮ型の不純
    物を添加し不純物層を形成する工程と、素子領域とフィ
    ールド酸化膜との境界に設けゲート電極の近傍に非形成
    領域を設けるように導電型がＰ型の不純物を選択的に添
    加し不純物導入層を形成する工程と、層間絶縁膜を形成
    し、熱処理を行うことによりソース・ドレインである導
    電型がＮ型の高濃度拡散層と導電型がＰ型の境界領域拡
    散層を形成する工程とを有することを特徴とする半導体
    装置の製造方法。
  10. 【請求項１０】 導電型がＮ型の半導体基板の素子領域
    の周囲にフィールド酸化膜を形成する工程と、ゲート絶
    縁膜とゲート電極を形成する工程と、ゲート電極とフィ
    ールド酸化膜との整合する領域にソース・ドレインを形
    成するために導電型がＰ型の不純物を添加し不純物層を
    形成する工程と、素子領域とフィールド酸化膜との境界
    に設けゲート電極の近傍に非形成領域を設けるように導
    電型がＰ型の不純物を選択的に添加し不純物導入層を形
    成する工程と、層間絶縁膜を形成し、熱処理を行うこと
    によりソース・ドレインである導電型がＰ型の高濃度拡
    散層と導電型がＰ型の境界領域拡散層を形成する工程と
    を有することを特徴とする半導体装置の製造方法。
  11. 【請求項１１】 半導体基板の素子領域の周囲にフィー
    ルド酸化膜を形成する工程と、ゲート絶縁膜とゲート電
    極を形成し、さらにマスク酸化膜を形成する工程と、ゲ
    ート電極とフィールド酸化膜との整合する領域にソース
    ・ドレインを形成するため不純物を添加し不純物層を形
    成する工程と、素子領域とフィールド酸化膜のと境界に
    設けゲート電極近傍に非形成領域を設けるように不純物
    を選択的に添加し不純物導入層を形成する工程と、層間
    絶縁膜を形成し、熱処理を行うことによりソース・ドレ
    インである高濃度拡散層と境界領域拡散層を形成する工
    程とを有することを特徴とする半導体装置の製造方法。
  12. 【請求項１２】 半導体基板にＰウェルを形成する工程
    と、Ｐウェル中の素子領域の周囲にフィールド酸化膜を
    形成する工程と、ゲート絶縁膜とゲート電極を形成し、
    さらにマスク酸化膜を形成する工程と、ゲート電極とフ
    ィールド酸化膜との整合する領域にソース・ドレインを
    形成するため導電型がＮ型の不純物を添加し不純物層を
    形成する工程と、素子領域とフィールド酸化膜との境界
    に設けゲート電極近傍に非形成領域を設けるように導電
    型がＮ型の不純物を選択的に添加し不純物導入層を形成
    する工程と、層間絶縁膜を形成し、熱処理を行うことに
    よりソース・ドレインである導電型がＮ型の高濃度拡散
    層と導電型がＮ型の境界領域拡散層を形成する工程とを
    有することを特徴とする半導体装置の製造方法。
  13. 【請求項１３】 導電型がＰ型の半導体基板の素子領域
    の周囲にフィールド酸化膜を形成する工程と、ゲート絶
    縁膜とゲート電極とを形成し、さらにマスク酸化膜を形
    成する工程と、ゲート電極とフィールド酸化膜との整合
    する領域にソース・ドレインを形成するために導電型が
    Ｎ型の不純物を添加し不純物層を形成する工程と、素子
    領域とフィールド酸化膜との境界に設けゲート電極近傍
    に非形成領域を設けるように導電型がＮ型の不純物を選
    択的に添加し不純物導入層を形成する工程と、層間絶縁
    膜を形成し、熱処理を行うことによりソース・ドレイン
    である導電型がＮ型の高濃度拡散層と導電型がＮ型の境
    界領域拡散層を形成する工程とを有することを特徴とす
    る半導体装置の製造方法。
  14. 【請求項１４】 半導体基板にＮウェルを形成する工程
    と、Ｎウェル中の素子領域の周囲にフィールド酸化膜を
    形成する工程と、ゲート絶縁膜とゲート電極を形成し、
    さらにマスク酸化膜を形成する工程と、ゲート電極とフ
    ィールド酸化膜との整合する領域にソース・ドレインを
    形成するため導電型がＰ型の不純物を添加し不純物層を
    形成する工程と、素子領域とフィールド酸化膜との境界
    に設けゲート電極近傍に非形成領域を設けるように導電
    型がＰ型の不純物を選択的に添加し不純物導入層を形成
    する工程と、層間絶縁膜を形成し、熱処理を行うことに
    よりソース・ドレインである導電型がＰ型の高濃度拡散
    層と導電型がＰ型の境界領域拡散層を形成する工程とを
    有することを特徴とする半導体装置の製造方法。
  15. 【請求項１５】 導電型がＮ型の半導体基板の素子領域
    の周囲にフィールド酸化膜を形成する工程と、ゲート絶
    縁膜とゲート電極とを形成し、さらにマスク酸化膜を形
    成する工程と、ゲート電極とフィールド酸化膜との整合
    する領域にソース・ドレインを形成するために導電型が
    Ｐ型の不純物を添加し不純物層を形成する工程と、素子
    領域とフィールド酸化膜との境界に設けゲート電極近傍
    に非形成領域を設けるように導電型がＰ型の不純物を選
    択的に添加し不純物導入層を形成する工程と、層間絶縁
    膜を形成し、熱処理を行うことによりソース・ドレイン
    である導電型がＰ型の高濃度拡散層と導電型がＰ型の境
    界領域拡散層を形成する工程とを有することを特徴とす
    る半導体装置の製造方法。
  16. 【請求項１６】 半導体基板の素子領域の周囲にフィー
    ルド酸化膜を形成する工程と、ゲート絶縁膜とゲート電
    極を形成する工程と、ゲート電極とフィールド酸化膜と
    の整合する領域にソース・ドレインを形成するため不純
    物を添加し不純物層を形成する工程と、素子領域とフィ
    ールド酸化膜との境界に設けゲート電極近傍に非形成領
    域を設けるように不純物を選択的に添加し不純物導入層
    を形成する工程と、層間絶縁膜を形成し、ランプアニー
    ル装置を用い短時間の熱処理を行うことによりソース・
    ドレインである高濃度拡散層と境界領域拡散層を形成す
    る工程とを有することを特徴とする半導体装置の製造方
    法。
  17. 【請求項１７】 半導体基板にＰウェルを形成する工程
    と、Ｐウェル中の素子領域の周囲にフィールド酸化膜を
    形成する工程と、ゲート絶縁膜とゲート電極を形成する
    工程と、ゲート電極とフィールド酸化膜との整合する領
    域にソース・ドレインを形成するため導電型がＮ型の不
    純物を添加し不純物層を形成する工程と、素子領域とフ
    ィールド酸化膜との境界に設けゲート電極近傍に非形成
    領域を設けるように導電型がＮ型の不純物を選択的に添
    加し不純物導入層を形成する工程と、層間絶縁膜を形成
    し、ランプアニール装置を用い短時間の熱処理を行うこ
    とによりソース・ドレインである導電型がＮ型の高濃度
    拡散層と導電型がＮ型の境界領域拡散層を形成する工程
    とを有することを特徴とする半導体装置の製造方法。
  18. 【請求項１８】 導電型がＰ型の半導体基板の素子領域
    の周囲にフィールド酸化膜を形成する工程と、ゲート絶
    縁膜とゲート電極を形成する工程と、ゲート電極とフィ
    ールド酸化膜との整合する領域にソース・ドレインを形
    成するため導電型がＮ型の不純物を添加し不純物層を形
    成する工程と、素子領域とフィールド酸化膜との境界に
    設けゲート電極の近傍に非形成領域を設けるように導電
    型がＮ型の不純物を選択的に添加し不純物導入層を形成
    する工程と、層間絶縁膜を形成し、ランプアニール装置
    を用い短時間の熱処理を行うことによりソース・ドレイ
    ンである導電型がＮ型の高濃度拡散層と導電型がＮ型の
    境界領域拡散層を形成する工程とを有することを特徴と
    する半導体装置の製造方法。
  19. 【請求項１９】 半導体基板にＮウェルを形成する工程
    と、Ｎウェル中の素子領域の周囲にフィールド酸化膜を
    形成する工程と、ゲート絶縁膜とゲート電極を形成する
    工程と、ゲート電極とフィールド酸化膜との整合する領
    域にソース・ドレインを形成するため導電型がＰ型の不
    純物を添加し不純物層を形成する工程と、素子領域とフ
    ィールド酸化膜との境界に設けゲート電極近傍に非形成
    領域を設けるように導電型がＰ型の不純物を選択的に添
    加し不純物導入層を形成する工程と、層間絶縁膜を形成
    し、ランプアニール装置を用い短時間の熱処理を行うこ
    とによりソース・ドレインである導電型がＰ型の高濃度
    拡散層と導電型がＰ型の境界領域拡散層を形成する工程
    とを有することを特徴とする半導体装置の製造方法。
  20. 【請求項２０】 導電型がＮ型の半導体基板の素子領域
    の周囲にフィールド酸化膜を形成する工程と、ゲート絶
    縁膜とゲート電極を形成する工程と、ゲート電極とフィ
    ールド酸化膜との整合する領域にソース・ドレインを形
    成するため導電型がＰ型の不純物を添加し不純物層を形
    成する工程と、素子領域とフィールド酸化膜との境界に
    設けゲート電極の近傍に非形成領域を設けるように導電
    型がＰ型の不純物を選択的に添加し不純物導入層を形成
    する工程と、層間絶縁膜を形成し、ランプアニール装置
    を用い短時間の熱処理を行うことによりソース・ドレイ
    ンである導電型がＰ型の高濃度拡散層と導電型がＰ型の
    境界領域拡散層を形成する工程とを有することを特徴と
    する半導体装置の製造方法。
  21. 【請求項２１】 半導体基板の素子領域の周囲にフィー
    ルド酸化膜を形成する工程と、ゲート絶縁膜とゲート電
    極を形成し、さらにマスク酸化膜を形成する工程と、ゲ
    ート電極とフィールド酸化膜との整合する領域にソース
    ・ドレインを形成するため不純物を添加し不純物層を形
    成する工程と、素子領域とフィールド酸化膜との境界に
    設けゲート電極の近傍に非形成領域を設けるように不純
    物を選択的に添加し不純物導入層を形成する工程と、層
    間絶縁膜を形成し、ランプアニール装置を用い短時間の
    熱処理を行うことによりソース・ドレインである高濃度
    拡散層と境界領域拡散層を形成する工程とを有すること
    を特徴とする半導体装置の製造方法。
  22. 【請求項２２】 半導体基板にＰウェルを形成する工程
    と、Ｐウェル中の素子領域の周囲にフィールド酸化膜を
    形成する工程と、ゲート絶縁膜とゲート電極を形成し、
    さらにマスク酸化膜を形成する工程と、ゲート電極とフ
    ィールド酸化膜との整合する領域にソース・ドレインを
    形成するため導電型がＮ型の不純物を添加し不純物層を
    形成する工程と、素子領域とフィールド酸化膜との境界
    に設けゲート電極近傍に非形成領域を設けるように導電
    型がＮ型の不純物を選択的に添加し不純物導入層を形成
    する工程と、層間絶縁膜を形成し、ランプアニール装置
    を用い短時間の熱処理を行うことによりソース・ドレイ
    ンである導電型がＮ型の高濃度拡散層と導電型がＮ型の
    境界領域拡散層を形成する工程とを有することを特徴と
    する半導体装置の製造方法。
  23. 【請求項２３】 導電型がＰ型の半導体基板の素子領域
    の周囲にフィールド酸化膜を形成する工程と、ゲート絶
    縁膜とゲート電極を形成し、さらにマスク酸化膜を形成
    する工程と、ゲート電極とフィールド酸化膜との整合す
    る領域にソース・ドレインを形成するため導電型がＮ型
    の不純物を添加し不純物層を形成する工程と、素子領域
    とフィールド酸化膜との境界に設けゲート電極近傍に非
    形成領域を設けるように導電型がＮ型の不純物を選択的
    に添加し不純物導入層を形成する工程と、層間絶縁膜を
    形成し、ランプアニール装置を用い短時間の熱処理を行
    うことによりソース・ドレインである導電型がＮ型の高
    濃度拡散層と導電型がＮ型の境界領域拡散層を形成する
    工程とを有することを特徴とする半導体装置の製造方
    法。
  24. 【請求項２４】 半導体基板にＮウェルを形成する工程
    と、Ｎウェル中の素子領域の周囲にフィールド酸化膜を
    形成する工程と、ゲート絶縁膜とゲート電極を形成し、
    さらにマスク酸化膜を形成する工程と、ゲート電極とフ
    ィールド酸化膜との整合する領域にソース・ドレインを
    形成するため導電型がＰ型の不純物を添加し不純物層を
    形成する工程と、素子領域とフィールド酸化膜との境界
    に設けゲート電極近傍に非形成領域を設けるように導電
    型がＰ型の不純物を選択的に添加し不純物導入層を形成
    する工程と、層間絶縁膜を形成し、ランプアニール装置
    を用い短時間の熱処理を行うことによりソース・ドレイ
    ンである導電型がＰ型の高濃度拡散層と導電型がＰ型の
    境界領域拡散層を形成する工程とを有することを特徴と
    する半導体装置の製造方法。
  25. 【請求項２５】 導電型がＮ型の半導体基板の素子領域
    の周囲にフィールド酸化膜を形成する工程と、ゲート絶
    縁膜とゲート電極を形成し、さらにマスク酸化膜を形成
    する工程と、ゲート電極とフィールド酸化膜との整合す
    る領域にソース・ドレインを形成するため導電型がＰ型
    の不純物を添加し不純物層を形成する工程と、素子領域
    とフィールド酸化膜との境界に設けゲート電極近傍に非
    形成領域を設けるように導電型がＰ型の不純物を選択的
    に添加し不純物導入層を形成する工程と、層間絶縁膜を
    形成し、ランプアニール装置を用い短時間の熱処理を行
    うことによりソース・ドレインである導電型がＰ型の高
    濃度拡散層と導電型がＰ型の境界領域拡散層を形成する
    工程とを有することを特徴とする半導体装置の製造方
    法。
  26. 【請求項２６】 半導体基板の素子領域の周囲にフィー
    ルド酸化膜を形成する工程と、ゲート絶縁膜とゲート電
    極を形成する工程と、ゲート電極とフィールド酸化膜と
    の整合する領域にソース・ドレインを形成するため不純
    物を添加し不純物層を形成する工程と、素子領域とフィ
    ールド酸化膜との境界に設けゲート電極近傍に非形成領
    域を設けるようにしかも素子領域端のフィールド酸化膜
    を突き抜けて半導体基板に不純物を選択的に添加し不純
    物導入層を形成する工程と、層間絶縁膜を形成し、熱処
    理を行うことによりソース・ドレインである高濃度拡散
    層と境界領域拡散層を形成する工程とを有することを特
    徴とする半導体装置の製造方法。
  27. 【請求項２７】 半導体基板にＰウェルを形成する工程
    と、Ｐウェルの素子領域の周囲にフィールド酸化膜を形
    成する工程と、ゲート絶縁膜とゲート電極を形成する工
    程と、ゲート電極とフィールド酸化膜との整合する領域
    にソース・ドレインを形成するため導電型がＮ型の不純
    物を添加して不純物層を形成する工程と、素子領域とフ
    ィールド酸化膜との境界に設けゲート電極の近傍に非形
    成領域を設けるようにしかも素子領域端のフィールド酸
    化膜を突き抜けて半導体基板に導電型がＮ型の不純物を
    選択的に添加し不純物導入層を形成する工程と、層間絶
    縁膜を形成し、熱処理を行うことによりソース・ドレイ
    ンである導電型がＮ型の高濃度拡散層と導電型がＮ型の
    境界領域拡散層を形成する工程とを有することを特徴と
    する半導体装置の製造方法。
  28. 【請求項２８】 導電型がＰ型の半導体基板の素子領域
    の周囲にフィールド酸化膜を形成する工程と、ゲート絶
    縁膜とゲート電極を形成する工程と、ゲート電極とフィ
    ールド酸化膜との整合する領域にソース・ドレインを形
    成するために導電型がＮ型の不純物を添加し不純物層を
    形成する工程と、素子領域とフィールド酸化膜との境界
    に設けゲート電極の近傍に非形成領域を設けるようにし
    かも素子領域端のフィールド酸化膜を突き抜けて半導体
    基板に導電型がＮ型の不純物を選択的に添加し不純物導
    入層を形成する工程と、層間絶縁膜を形成し、熱処理を
    行うことによりソース・ドレインである導電型がＮ型の
    高濃度拡散層と導電型がＮ型の境界領域拡散層を形成す
    る工程とを有することを特徴とする半導体装置の製造方
    法。
  29. 【請求項２９】 半導体基板にＮウェルを形成する工程
    と、Ｎウェルの素子領域の周囲にフィールド酸化膜を形
    成する工程と、ゲート絶縁膜とゲート電極を形成する工
    程と、ゲート電極とフィールド酸化膜との整合する領域
    にソース・ドレインを形成するため導電型がＮ型の不純
    物を添加して不純物層を形成する工程と、素子領域とフ
    ィールド酸化膜との境界に設けゲート電極の近傍に非形
    成領域を設けるようにしかも素子領域端のフィールド酸
    化膜を突き抜けて半導体基板に導電型がＰ型の不純物を
    選択的に添加し不純物導入層を形成する工程と、層間絶
    縁膜を形成し、熱処理を行うことによりソース・ドレイ
    ンである導電型がＮ型の高濃度拡散層と導電型がＰ型の
    境界領域拡散層を形成する工程とを有することを特徴と
    する半導体装置の製造方法。
  30. 【請求項３０】 導電型がＮ型の半導体基板の素子領域
    の周囲にフィールド酸化膜を形成する工程と、ゲート絶
    縁膜とゲート電極を形成する工程と、ゲート電極とフィ
    ールド酸化膜との整合する領域にソース・ドレインを形
    成するために導電型がＰ型の不純物を添加し不純物層を
    形成する工程と、素子領域とフィールド酸化膜との境界
    に設けゲート電極の近傍に非形成領域を設けるようにし
    かも素子領域端のフィールド酸化膜を突き抜けて半導体
    基板に導電型がＰ型の不純物を選択的に添加し不純物導
    入層を形成する工程と、層間絶縁膜を形成し、熱処理を
    行うことによりソース・ドレインである導電型がＰ型の
    高濃度拡散層と導電型がＰ型の境界領域拡散層を形成す
    る工程とを有することを特徴とする半導体装置の製造方
    法。
  31. 【請求項３１】 半導体基板の素子領域の周囲にフィー
    ルド酸化膜を形成する工程と、ゲート絶縁膜とゲート電
    極を形成し、さらにマスク酸化膜を形成する工程と、ゲ
    ート電極とフィールド酸化膜との整合する領域にソース
    ・ドレインを形成するため不純物を添加し不純物層を形
    成する工程と、素子領域とフィールド酸化膜のと境界に
    設けゲート電極近傍に非形成領域を設けるようにしかも
    素子領域端のフィールド酸化膜を突き抜けて半導体基板
    に不純物を選択的に添加し不純物導入層を形成する工程
    と、層間絶縁膜を形成し、熱処理を行うことによりソー
    ス・ドレインである高濃度拡散層と境界領域拡散層を形
    成する工程とを有することを特徴とする半導体装置の製
    造方法。
  32. 【請求項３２】 半導体基板にＰウェルを形成する工程
    と、Ｐウェル中の素子領域の周囲にフィールド酸化膜を
    形成する工程と、ゲート絶縁膜とゲート電極を形成し、
    さらにマスク酸化膜を形成する工程と、ゲート電極とフ
    ィールド酸化膜との整合する領域にソース・ドレインを
    形成するため導電型がＮ型の不純物を添加し不純物層を
    形成する工程と、素子領域とフィールド酸化膜との境界
    に設けゲート電極近傍に非形成領域を設けるようにしか
    も素子領域端のフィールド酸化膜を突き抜けて半導体基
    板に導電型がＮ型の不純物を選択的に添加し不純物導入
    層を形成する工程と、層間絶縁膜を形成し、熱処理を行
    うことによりソース・ドレインである導電型がＮ型の高
    濃度拡散層と導電型がＮ型の境界領域拡散層を形成する
    工程とを有することを特徴とする半導体装置の製造方
    法。
  33. 【請求項３３】 導電型がＰ型の半導体基板の素子領域
    の周囲にフィールド酸化膜を形成する工程と、ゲート絶
    縁膜とゲート電極とを形成し、さらにマスク酸化膜を形
    成する工程と、ゲート電極とフィールド酸化膜との整合
    する領域にソース・ドレインを形成するために導電型が
    Ｎ型の不純物を添加し不純物層を形成する工程と、素子
    領域とフィールド酸化膜との境界に設けゲート電極近傍
    に非形成領域を設けるようにしかも素子領域端のフィー
    ルド酸化膜を突き抜けて半導体基板に導電型がＮ型の不
    純物を選択的に添加し不純物導入層を形成する工程と、
    層間絶縁膜を形成し、熱処理を行うことによりソース・
    ドレインである導電型がＮ型の高濃度拡散層と導電型が
    Ｎ型の境界領域拡散層を形成する工程とを有することを
    特徴とする半導体装置の製造方法。
  34. 【請求項３４】 半導体基板にＮウェルを形成する工程
    と、Ｎウェル中の素子領域の周囲にフィールド酸化膜を
    形成する工程と、ゲート絶縁膜とゲート電極を形成し、
    さらにマスク酸化膜を形成する工程と、ゲート電極とフ
    ィールド酸化膜との整合する領域にソース・ドレインを
    形成するため導電型がＰ型の不純物を添加し不純物層を
    形成する工程と、素子領域とフィールド酸化膜との境界
    に設けゲート電極近傍に非形成領域を設けるようにしか
    も素子領域端のフィールド酸化膜を突き抜けて半導体基
    板に導電型がＰ型の不純物を選択的に添加し不純物導入
    層を形成する工程と、層間絶縁膜を形成し、熱処理を行
    うことによりソース・ドレインである導電型がＰ型の高
    濃度拡散層と導電型がＰ型の境界領域拡散層を形成する
    工程とを有することを特徴とする半導体装置の製造方
    法。
  35. 【請求項３５】 導電型がＮ型の半導体基板の素子領域
    の周囲にフィールド酸化膜を形成する工程と、ゲート絶
    縁膜とゲート電極とを形成し、さらにマスク酸化膜を形
    成する工程と、ゲート電極とフィールド酸化膜との整合
    する領域にソース・ドレインを形成するために導電型が
    Ｐ型の不純物を添加し不純物層を形成する工程と、素子
    領域とフィールド酸化膜との境界に設けゲート電極近傍
    に非形成領域を設けるようにしかも素子領域端のフィー
    ルド酸化膜を突き抜けて半導体基板に導電型がＰ型の不
    純物を選択的に添加し不純物導入層を形成する工程と、
    層間絶縁膜を形成し、熱処理を行うことによりソース・
    ドレインである導電型がＰ型の高濃度拡散層と導電型が
    Ｐ型の境界領域拡散層を形成する工程とを有することを
    特徴とする半導体装置の製造方法。
  36. 【請求項３６】 半導体基板の素子領域の周囲にフィー
    ルド酸化膜を形成する工程と、ゲート絶縁膜とゲート電
    極を形成する工程と、ゲート電極とフィールド酸化膜と
    の整合する領域にソース・ドレインを形成するため不純
    物を添加し不純物層を形成する工程と、素子領域とフィ
    ールド酸化膜との境界に設けゲート電極近傍に非形成領
    域を設けるようにしかも素子領域端のフィールド酸化膜
    を突き抜けて半導体基板に不純物を選択的に添加し不純
    物導入層を形成する工程と、層間絶縁膜を形成し、ラン
    プアニール装置を用い短時間の熱処理を行うことにより
    ソース・ドレインである高濃度拡散層と境界領域拡散層
    を形成する工程とを有することを特徴とする半導体装置
    の製造方法。
  37. 【請求項３７】 半導体基板にＰウェルを形成する工程
    と、Ｐウェル中の素子領域の周囲にフィールド酸化膜を
    形成する工程と、ゲート絶縁膜とゲート電極を形成する
    工程と、ゲート電極とフィールド酸化膜との整合する領
    域にソース・ドレインを形成するため導電型がＮ型の不
    純物を添加し不純物層を形成する工程と、素子領域とフ
    ィールド酸化膜との境界に設けゲート電極近傍に非形成
    領域を設けるようにしかも素子領域端のフィールド酸化
    膜を突き抜けて半導体基板に導電型がＮ型の不純物を選
    択的に添加し不純物導入層を形成する工程と、層間絶縁
    膜を形成し、ランプアニール装置を用い短時間の熱処理
    を行うことによってソース・ドレインである導電型がＮ
    型の高濃度拡散層と導電型がＮ型の境界領域拡散層を形
    成する工程とを有することを特徴とする半導体装置の製
    造方法。
  38. 【請求項３８】 導電型がＰ型の半導体基板の素子領域
    の周囲にフィールド酸化膜を形成する工程と、ゲート絶
    縁膜とゲート電極を形成する工程と、ゲート電極とフィ
    ールド酸化膜との整合する領域にソース・ドレインを形
    成するため導電型がＮ型の不純物を添加し不純物層を形
    成する工程と、素子領域とフィールド酸化膜との境界に
    設けゲート電極の近傍に非形成領域を設けるようにしか
    も素子領域端のフィールド酸化膜を突き抜けて半導体基
    板に導電型がＮ型の不純物を選択的に添加し不純物導入
    層を形成する工程と、層間絶縁膜を形成し、ランプアニ
    ール装置を用い短時間の熱処理を行うことによりソース
    ・ドレインである導電型がＮ型の高濃度拡散層と導電型
    がＮ型の境界領域拡散層を形成する工程とを有すること
    を特徴とする半導体装置の製造方法。
  39. 【請求項３９】 半導体基板にＮウェルを形成する工程
    と、Ｎウェル中の素子領域の周囲にフィールド酸化膜を
    形成する工程と、ゲート絶縁膜とゲート電極を形成する
    工程と、ゲート電極とフィールド酸化膜との整合する領
    域にソース・ドレインを形成するため導電型がＰ型の不
    純物を添加し不純物層を形成する工程と、素子領域とフ
    ィールド酸化膜との境界に設けゲート電極近傍に非形成
    領域を設けるようにしかも素子領域端のフィールド酸化
    膜を突き抜けて半導体基板に導電型がＰ型の不純物を選
    択的に添加し不純物導入層を形成する工程と、層間絶縁
    膜を形成し、ランプアニール装置を用い短時間の熱処理
    を行うことによってソース・ドレインである導電型がＰ
    型の高濃度拡散層と導電型がＰ型の境界領域拡散層を形
    成する工程とを有することを特徴とする半導体装置の製
    造方法。
  40. 【請求項４０】 導電型がＮ型の半導体基板の素子領域
    の周囲にフィールド酸化膜を形成する工程と、ゲート絶
    縁膜とゲート電極を形成する工程と、ゲート電極とフィ
    ールド酸化膜との整合する領域にソース・ドレインを形
    成するため導電型がＰ型の不純物を添加し不純物層を形
    成する工程と、素子領域とフィールド酸化膜との境界に
    設けゲート電極の近傍に非形成領域を設けるようにしか
    も素子領域端のフィールド酸化膜を突き抜けて半導体基
    板に導電型がＰ型の不純物を選択的に添加し不純物導入
    層を形成する工程と、層間絶縁膜を形成し、ランプアニ
    ール装置を用い短時間の熱処理を行うことによりソース
    ・ドレインである導電型がＰ型の高濃度拡散層と導電型
    がＰ型の境界領域拡散層を形成する工程とを有すること
    を特徴とする半導体装置の製造方法。
  41. 【請求項４１】 半導体基板の素子領域の周囲にフィー
    ルド酸化膜を形成する工程と、ゲート絶縁膜とゲート電
    極を形成し、さらにマスク酸化膜を形成する工程と、ゲ
    ート電極とフィールド酸化膜との整合する領域にソース
    ・ドレインを形成するため不純物を添加し不純物層を形
    成する工程と、素子領域とフィールド酸化膜との境界に
    設けゲート電極の近傍に非形成領域を設けるようにしか
    も素子領域端のフィールド酸化膜を突き抜けて半導体基
    板に不純物を選択的に添加し不純物導入層を形成する工
    程と、層間絶縁膜を形成し、ランプアニール装置を用い
    短時間の熱処理を行うことによりソース・ドレインであ
    る高濃度拡散層と境界領域拡散層を形成する工程とを有
    することを特徴とする半導体装置の製造方法。
  42. 【請求項４２】 半導体基板にＰウェルを形成する工程
    と、Ｐウェル中の素子領域の周囲にフィールド酸化膜を
    形成する工程と、ゲート絶縁膜とゲート電極を形成し、
    さらにマスク酸化膜を形成する工程と、ゲート電極とフ
    ィールド酸化膜との整合する領域にソース・ドレインを
    形成するため導電型がＮ型の不純物を添加し不純物層を
    形成する工程と、素子領域とフィールド酸化膜との境界
    に設けゲート電極近傍に非形成領域を設けるようにしか
    も素子領域端のフィールド酸化膜を突き抜けて半導体基
    板に導電型がＮ型の不純物を選択的に添加し不純物導入
    層を形成する工程と、層間絶縁膜を形成し、ランプアニ
    ール装置を用い短時間の熱処理を行うことによりソース
    ・ドレインである導電型がＮ型の高濃度拡散層と導電型
    がＮ型の境界領域拡散層を形成する工程とを有すること
    を特徴とする半導体装置の製造方法。
  43. 【請求項４３】 導電型がＰ型の半導体基板の素子領域
    の周囲にフィールド酸化膜を形成する工程と、ゲート絶
    縁膜とゲート電極を形成し、さらにマスク酸化膜を形成
    する工程と、ゲート電極とフィールド酸化膜との整合す
    る領域にソース・ドレインを形成するため導電型がＮ型
    の不純物を添加し不純物層を形成する工程と、素子領域
    とフィールド酸化膜との境界に設けゲート電極近傍に非
    形成領域を設けるようにしかも素子領域端のフィールド
    酸化膜を突き抜けて半導体基板に導電型がＮ型の不純物
    を選択的に添加し不純物導入層を形成する工程と、層間
    絶縁膜を形成し、ランプアニール装置を用い短時間の熱
    処理を行うことによりソース・ドレインである導電型が
    Ｎ型の高濃度拡散層と導電型がＮ型の境界領域拡散層を
    形成する工程とを有することを特徴とする半導体装置の
    製造方法。
  44. 【請求項４４】 半導体基板にＮウェルを形成する工程
    と、Ｎウェル中の素子領域の周囲にフィールド酸化膜を
    形成する工程と、ゲート絶縁膜とゲート電極を形成し、
    さらにマスク酸化膜を形成する工程と、ゲート電極とフ
    ィールド酸化膜との整合する領域にソース・ドレインを
    形成するため導電型がＰ型の不純物を添加し不純物層を
    形成する工程と、素子領域とフィールド酸化膜との境界
    に設けゲート電極近傍に非形成領域を設けるようにしか
    も素子領域端のフィールド酸化膜を突き抜けて半導体基
    板に導電型がＰ型の不純物を選択的に添加し不純物導入
    層を形成する工程と、層間絶縁膜を形成し、ランプアニ
    ール装置を用い短時間の熱処理を行うことによりソース
    ・ドレインである導電型がＰ型の高濃度拡散層と導電型
    がＰ型の境界領域拡散層を形成する工程とを有すること
    を特徴とする半導体装置の製造方法。
  45. 【請求項４５】 導電型がＮ型の半導体基板の素子領域
    の周囲にフィールド酸化膜を形成する工程と、ゲート絶
    縁膜とゲート電極を形成し、さらにマスク酸化膜を形成
    する工程と、ゲート電極とフィールド酸化膜との整合す
    る領域にソース・ドレインを形成するため導電型がＰ型
    の不純物を添加し不純物層を形成する工程と、素子領域
    とフィールド酸化膜との境界に設けゲート電極近傍に非
    形成領域を設けるようにしかも素子領域端のフィールド
    酸化膜を突き抜けて半導体基板に導電型がＰ型の不純物
    を選択的に添加し不純物導入層を形成する工程と、層間
    絶縁膜を形成し、ランプアニール装置を用い短時間の熱
    処理を行うことによりソース・ドレインである導電型が
    Ｐ型の高濃度拡散層と導電型がＰ型の境界領域拡散層を
    形成する工程とを有することを特徴とする半導体装置の
    製造方法。
  46. 【請求項４６】 半導体基板にパッド酸化膜を形成する
    工程と、素子領域にシリコン窒化膜を形成する工程と、
    シリコン窒化膜を耐酸化膜として素子領域の周囲にフィ
    ールド酸化膜を形成する工程と、シリコン窒化膜除去
    後、素子領域とフィールド酸化膜との境界に設け、のち
    に形成するゲート電極近傍に非形成領域を設けるように
    不純物を選択的に添加し不純物導入層を形成する工程
    と、ゲート絶縁膜を形成し、このゲート絶縁膜の形成と
    同時に境界領域拡散層を形成する工程と、ゲート電極を
    形成する工程と、ゲート電極とフィールド酸化膜との整
    合する領域にソース・ドレインを形成するため不純物を
    添加し不純物層を形成する工程と、層間絶縁膜を形成
    し、熱処理を行うことによりソース・ドレインである高
    濃度拡散層を形成する工程とを有することを特徴とする
    半導体装置の製造方法。
  47. 【請求項４７】 半導体基板にＰウェルを形成しパッド
    酸化膜を形成する工程と、素子領域にシリコン窒化膜を
    形成する工程と、シリコン窒化膜を耐酸化膜として素子
    領域の周囲にフィールド酸化膜を形成する工程と、シリ
    コン窒化膜除去後、Ｐウェルの素子領域とフィールド酸
    化膜との境界に設け、のちに形成するゲート電極近傍に
    非形成領域を設けるように導電型がＮ型の不純物を選択
    的に添加し不純物導入層を形成する工程と、ゲート絶縁
    膜を形成し、このゲート絶縁膜の形成と同時に導電型が
    Ｎ型の境界領域拡散層を形成する工程と、ゲート電極を
    形成する工程と、ゲート電極とフィールド酸化膜との整
    合する領域にソース・ドレインを形成するため導電型が
    Ｎ型の不純物を添加して不純物層を形成する工程と、層
    間絶縁膜を形成し、熱処理を行うことによりソース・ド
    レインである導電型がＮ型の高濃度拡散層を形成する工
    程とを有することを特徴とする半導体装置の製造方法。
  48. 【請求項４８】 導電型がＰ型の半導体基板にパッド酸
    化膜を形成し、素子領域にシリコン窒化膜を形成する工
    程と、シリコン窒化膜を耐酸化膜として素子領域の周囲
    にフィールド酸化膜を形成する工程と、シリコン窒化膜
    除去後、素子領域とフィールド酸化膜との境界に設け、
    のちに形成するゲート電極近傍に非形成領域を設けるよ
    うに導電型がＮ型の不純物を選択的に添加し不純物導入
    層を形成する工程と、ゲート絶縁膜を形成し、このゲー
    ト絶縁膜の形成と同時に導電型がＮ型の境界領域拡散層
    を形成する工程と、ゲート電極を形成する工程と、ゲー
    ト電極とフィールド酸化膜との整合する領域にソース・
    ドレインを形成するため導電型がＮ型の不純物を添加し
    て不純物層を形成する工程と、層間絶縁膜を形成し、熱
    処理を行うことによりソース・ドレインである導電型が
    Ｎ型の高濃度拡散層を形成する工程とを有することを特
    徴とする半導体装置の製造方法。
  49. 【請求項４９】 半導体基板にＮウェルを形成しパッド
    酸化膜を形成する工程と、素子領域にシリコン窒化膜を
    形成する工程と、シリコン窒化膜を耐酸化膜として素子
    領域の周囲にフィールド酸化膜を形成する工程と、シリ
    コン窒化膜除去後、Ｎウェルの素子領域とフィールド酸
    化膜との境界に設け、のちに形成するゲート電極近傍に
    非形成領域を設けるように導電型がＰ型の不純物を選択
    的に添加し不純物導入層を形成する工程と、ゲート絶縁
    膜を形成し、このゲート絶縁膜の形成と同時に導電型が
    Ｐ型の境界領域拡散層を形成する工程と、ゲート電極を
    形成する工程と、ゲート電極とフィールド酸化膜との整
    合する領域にソース・ドレインを形成するため導電型が
    Ｐ型の不純物を添加して不純物層を形成する工程と、層
    間絶縁膜を形成し、熱処理を行うことによりソース・ド
    レインである導電型がＰ型の高濃度拡散層を形成する工
    程とを有することを特徴とする半導体装置の製造方法。
  50. 【請求項５０】 導電型がＮ型の半導体基板にパッド酸
    化膜を形成し、素子領域にシリコン窒化膜を形成する工
    程と、シリコン窒化膜を耐酸化膜として素子領域の周囲
    にフィールド酸化膜を形成する工程と、シリコン窒化膜
    除去後、素子領域とフィールド酸化膜との境界に設け、
    のちに形成するゲート電極近傍に非形成領域を設けるよ
    うに導電型がＰ型の不純物を選択的に添加し不純物導入
    層を形成する工程と、ゲート絶縁膜を形成し、このゲー
    ト絶縁膜の形成と同時に導電型がＰ型の境界領域拡散層
    を形成する工程と、ゲート電極を形成する工程と、ゲー
    ト電極とフィールド酸化膜との整合する領域にソース・
    ドレインを形成するため導電型がＰ型の不純物を添加し
    て不純物層を形成する工程と、層間絶縁膜を形成し、熱
    処理を行うことによりソース・ドレインである導電型が
    Ｐ型の高濃度拡散層を形成する工程とを有することを特
    徴とする半導体装置の製造方法。
  51. 【請求項５１】 半導体基板にパッド酸化膜を形成し、
    素子領域にシリコン窒化膜を形成する工程と、シリコン
    窒化膜を耐酸化膜として素子領域の周囲にフィールド酸
    化膜を形成する工程と、シリコン窒化膜とパッド酸化膜
    を除去後、ホワイトリボン酸化膜を形成する工程と、素
    子領域とフィールド酸化膜との境界に設け、後に形成す
    るゲート電極近傍に非形成領域を設けるように不純物を
    選択的に添加して不純物導入層を形成する工程と、ホワ
    イトリボン酸化膜除去後、ゲート絶縁膜を形成し、この
    ゲート絶縁膜の形成と同時に境界領域拡散層を形成する
    工程と、ゲート電極を形成する工程と、ゲート電極とフ
    ィールド酸化膜との整合する領域にソース・ドレインを
    形成するため不純物を添加して不純物層を形成する工程
    と、層間絶縁膜を形成し、熱処理を行うことによりソー
    ス・ドレインである高濃度拡散層を形成する工程とを有
    することを特徴とする半導体装置の製造方法。
  52. 【請求項５２】 半導体基板にＰウェルを形成しパッド
    酸化膜を形成する工程と、素子領域にシリコン窒化膜を
    形成する工程と、シリコン窒化膜を耐酸化膜として素子
    領域の周囲にフィールド酸化膜を形成する工程と、シリ
    コン窒化膜とパッド酸化膜除去後、ホワイトリボン酸化
    膜を形成する工程と、Ｐウェルの素子領域とフィールド
    酸化膜との境界に設け、後に形成するゲート電極近傍に
    非形成領域を設けるように導電型がＮ型の不純物を選択
    的に添加し不純物導入層を形成する工程と、ホワイトリ
    ボン酸化膜除去後、ゲート絶縁膜を形成し、このゲート
    絶縁膜の形成と同時に導電型がＮ型の境界領域拡散層を
    形成する工程と、ゲート電極を形成する工程と、ゲート
    電極とフィールド酸化膜との整合する領域にソース・ド
    レインを形成するため導電型がＮ型の不純物を添加し不
    純物層を形成する工程と、層間絶縁膜を形成し、熱処理
    を行うことによりソース・ドレインである導電型がＮ型
    の高濃度拡散層を形成する工程とを有することを特徴と
    する半導体装置の製造方法。
  53. 【請求項５３】 導電型がＰ型の半導体基板にパッド酸
    化膜を形成し、素子領域にシリコン窒化膜を形成する工
    程と、シリコン窒化膜を耐酸化膜として素子領域の周囲
    にフィールド酸化膜を形成する工程と、シリコン窒化膜
    とパッド酸化膜除去後、ホワイトリボン酸化膜を形成す
    る工程と、素子領域とフィールド酸化膜との境界に設
    け、後に形成するゲート電極近傍に非形成領域を設ける
    ように導電型がＮ型の不純物を選択的に添加して不純物
    導入層を形成する工程と、ホワイトリボン酸化膜除去
    後、ゲート絶縁膜を形成し、このゲート絶縁膜の形成と
    同時に導電型がＮ型の境界領域拡散層を形成する工程
    と、ゲート電極を形成する工程と、ゲート電極とフィー
    ルド酸化膜との整合する領域にソース・ドレインを形成
    するため導電型がＮ型の不純物を添加し不純物層を形成
    する工程と、層間絶縁膜を形成し、熱処理を行うことに
    よりソース・ドレインである導電型がＮ型の高濃度拡散
    層を形成する工程とを有することを特徴とする半導体装
    置の製造方法。
  54. 【請求項５４】 半導体基板にＮウェルを形成しパッド
    酸化膜を形成する工程と、素子領域にシリコン窒化膜を
    形成する工程と、シリコン窒化膜を耐酸化膜として素子
    領域の周囲にフィールド酸化膜を形成する工程と、シリ
    コン窒化膜とパッド酸化膜除去後、ホワイトリボン酸化
    膜を形成する工程と、Ｎウェルの素子領域とフィールド
    酸化膜との境界に設け、後に形成するゲート電極近傍に
    非形成領域を設けるように導電型がＰ型の不純物を選択
    的に添加し不純物導入層を形成する工程と、ホワイトリ
    ボン酸化膜除去後、ゲート絶縁膜を形成し、このゲート
    絶縁膜の形成と同時に導電型がＰ型の境界領域拡散層を
    形成する工程と、ゲート電極を形成する工程と、ゲート
    電極とフィールド酸化膜との整合する領域にソース・ド
    レインを形成するため導電型がＰ型の不純物を添加し不
    純物層を形成する工程と、層間絶縁膜を形成し、熱処理
    を行うことによりソース・ドレインである導電型がＰ型
    の高濃度拡散層を形成する工程とを有することを特徴と
    する半導体装置の製造方法。
  55. 【請求項５５】 導電型がＮ型の半導体基板にパッド酸
    化膜を形成し、素子領域にシリコン窒化膜を形成する工
    程と、シリコン窒化膜を耐酸化膜として素子領域の周囲
    にフィールド酸化膜を形成する工程と、シリコン窒化膜
    とパッド酸化膜除去後、ホワイトリボン酸化膜を形成す
    る工程と、素子領域とフィールド酸化膜との境界に設
    け、後に形成するゲート電極近傍に非形成領域を設ける
    ように導電型がＰ型の不純物を選択的に添加して不純物
    導入層を形成する工程と、ホワイトリボン酸化膜除去
    後、ゲート絶縁膜を形成し、このゲート絶縁膜の形成と
    同時に導電型がＰ型の境界領域拡散層を形成する工程
    と、ゲート電極を形成する工程と、ゲート電極とフィー
    ルド酸化膜との整合する領域にソース・ドレインを形成
    するため導電型がＰ型の不純物を添加し不純物層を形成
    する工程と、層間絶縁膜を形成し、熱処理を行うことに
    よりソース・ドレインである導電型がＰ型の高濃度拡散
    層を形成する工程とを有することを特徴とする半導体装
    置の製造方法。
  56. 【請求項５６】 半導体基板の素子領域の周囲にフィー
    ルド酸化膜を形成する工程と、ゲート絶縁膜とゲート電
    極を形成する工程と、素子領域とフィールド酸化膜との
    境界に設け、ゲート電極近傍に非形成領域を設けるよう
    に不純物を選択的に添加し不純物導入層を形成する工程
    と、マスク酸化膜を形成し、このマスク酸化膜の形成と
    同時に境界領域拡散層を形成する工程と、ゲート電極と
    フィールド酸化膜との整合する領域にソース・ドレイン
    を形成するため不純物を添加し不純物層を形成する工程
    と、層間絶縁膜を形成し、熱処理を行うことによりソー
    ス・ドレインである高濃度拡散層を形成する工程とを有
    することを特徴とする半導体装置の製造方法。
  57. 【請求項５７】 半導体基板にＰウェルを形成する工程
    と、Ｐウェルの素子領域の周囲にフィールド酸化膜を形
    成する工程と、ゲート絶縁膜とゲート電極を形成する工
    程と、素子領域とフィールド酸化膜との境界に設け、ゲ
    ート電極の近傍に非形成領域を設けるように導電型がＮ
    型の不純物を選択的に添加し不純物導入層を形成する工
    程と、マスク酸化膜を形成し、このマスク酸化膜の形成
    と同時に導電型がＮ型の境界領域拡散層を形成する工程
    と、ゲート電極とフィールド酸化膜との整合する領域に
    ソース・ドレインを形成するため導電型がＮ型の不純物
    を添加し不純物層を形成する工程と、層間絶縁膜を形成
    し、熱処理を行うことによりソース・ドレインである導
    電型がＮ型の高濃度拡散層を形成する工程とを有するこ
    とを特徴とする半導体装置の製造方法。
  58. 【請求項５８】 導電型がＰ型の半導体基板の素子領域
    の周囲にフィールド酸化膜を形成する工程と、ゲート絶
    縁膜とゲート電極を形成する工程と、素子領域とフィー
    ルド酸化膜との境界に設け、ゲート電極の近傍に非形成
    領域を設けるように導電型がＮ型の不純物を選択的に添
    加し不純物導入層を形成する工程と、マスク酸化膜を形
    成し、このマスク酸化膜の形成と同時に導電型がＮ型の
    境界領域拡散層を形成する工程と、ゲート電極とフィー
    ルド酸化膜との整合する領域にソース・ドレインを形成
    するため導電型がＮ型の不純物を添加し不純物層を形成
    する工程と、層間絶縁膜を形成し、熱処理を行うことに
    よりソース・ドレインである導電型がＮ型の高濃度拡散
    層を形成する工程とを有することを特徴とする半導体装
    置の製造方法。
  59. 【請求項５９】 半導体基板にＮウェルを形成する工程
    と、Ｎウェルの素子領域の周囲にフィールド酸化膜を形
    成する工程と、ゲート絶縁膜とゲート電極を形成する工
    程と、素子領域とフィールド酸化膜との境界に設け、ゲ
    ート電極の近傍に非形成領域を設けるように導電型がＰ
    型の不純物を選択的に添加し不純物導入層を形成する工
    程と、マスク酸化膜を形成し、このマスク酸化膜の形成
    と同時に導電型がＰ型の境界領域拡散層を形成する工程
    と、ゲート電極とフィールド酸化膜との整合する領域に
    ソース・ドレインを形成するため導電型がＰ型の不純物
    を添加し不純物層を形成する工程と、層間絶縁膜を形成
    し、熱処理を行うことによりソース・ドレインである導
    電型がＰ型の高濃度拡散層を形成する工程とを有するこ
    とを特徴とする半導体装置の製造方法。
  60. 【請求項６０】 導電型がＮ型の半導体基板の素子領域
    の周囲にフィールド酸化膜を形成する工程と、ゲート絶
    縁膜とゲート電極を形成する工程と、素子領域とフィー
    ルド酸化膜との境界に設け、ゲート電極の近傍に非形成
    領域を設けるように導電型がＰ型の不純物を選択的に添
    加し不純物導入層を形成する工程と、マスク酸化膜を形
    成し、このマスク酸化膜の形成と同時に導電型がＰ型の
    境界領域拡散層を形成する工程と、ゲート電極とフィー
    ルド酸化膜との整合する領域にソース・ドレインを形成
    するため導電型がＰ型の不純物を添加し不純物層を形成
    する工程と、層間絶縁膜を形成し、熱処理を行うことに
    よりソース・ドレインである導電型がＰ型の高濃度拡散
    層を形成する工程とを有することを特徴とする半導体装
    置の製造方法。
  61. 【請求項６１】 半導体基板の素子領域の周囲にフィー
    ルド酸化膜を形成する工程と、ゲート絶縁膜とゲート電
    極を形成し、さらにマスク酸化膜を形成する工程と、素
    子領域とフィールド酸化膜のと境界に設け、ゲート電極
    近傍に非形成領域を設けるように不純物を選択的に添加
    し不純物導入層を形成する工程と、不活性気体中の熱処
    理を行うことにより境界領域拡散層を形成する工程と、
    ゲート絶縁膜とフィールド酸化膜との整合する領域にソ
    ース・ドレインを形成するため不純物を添加し不純物層
    を形成する工程と、層間絶縁膜を形成し、熱処理を行う
    ことによりソース・ドレインである高濃度拡散層を形成
    する工程とを有することを特徴とする半導体装置の製造
    方法。
  62. 【請求項６２】 半導体基板にＰウェルを形成する工程
    と、Ｐウェル中の素子領域の周囲にフィールド酸化膜を
    形成する工程と、ゲート絶縁膜とゲート電極を形成し、
    さらにマスク酸化膜を形成する工程と、素子領域とフィ
    ールド酸化膜との境界に設け、ゲート電極近傍に非形成
    領域を設けるように導電型がＮ型の不純物を選択的に添
    加し不純物導入層を形成する工程と、不活性気体中の熱
    処理を行うことにより導電型がＮ型の境界領域拡散層を
    形成する工程と、ゲート電極とフィールド酸化膜との整
    合する領域にソース・ドレインを形成するため導電型が
    Ｎ型の不純物を添加し不純物層を形成する工程と、層間
    絶縁膜を形成し、熱処理を行うことによりソース・ドレ
    インである導電型がＮ型の高濃度拡散層を形成する工程
    とを有することを特徴とする半導体装置の製造方法。
  63. 【請求項６３】 導電型がＰ型の半導体基板の素子領域
    の周囲にフィールド酸化膜を形成する工程と、ゲート絶
    縁膜とゲート電極を形成する工程と、さらにマスク酸化
    膜を形成する工程と、素子領域とフィールド酸化膜との
    境界に設け、ゲート電極の近傍に非形成領域を設けるよ
    うに導電型がＮ型の不純物を選択的に添加し不純物導入
    層を形成する工程と、不活性気体中の熱処理を行うこと
    により導電型がＮ型の境界領域拡散層を形成する工程
    と、ゲート電極とフィールド酸化膜との整合する領域に
    ソース・ドレインを形成するため導電型がＮ型の不純物
    を添加し不純物層を形成する工程と、層間絶縁膜を形成
    し、熱処理を行うことによりソース・ドレインである導
    電型がＮ型の高濃度拡散層を形成する工程とを有するこ
    とを特徴とする半導体装置の製造方法。
  64. 【請求項６４】 半導体基板にＮウェルを形成する工程
    と、Ｎウェル中の素子領域の周囲にフィールド酸化膜を
    形成する工程と、ゲート絶縁膜とゲート電極を形成し、
    さらにマスク酸化膜を形成する工程と、素子領域とフィ
    ールド酸化膜との境界に設け、ゲート電極近傍に非形成
    領域を設けるように導電型がＰ型の不純物を選択的に添
    加し不純物導入層を形成する工程と、不活性気体中の熱
    処理を行うことにより導電型がＰ型の境界領域拡散層を
    形成する工程と、ゲート電極とフィールド酸化膜との整
    合する領域にソース・ドレインを形成するため導電型が
    Ｐ型の不純物を添加し不純物層を形成する工程と、層間
    絶縁膜を形成し、熱処理を行うことによりソース・ドレ
    インである導電型がＰ型の高濃度拡散層を形成する工程
    とを有することを特徴とする半導体装置の製造方法。
  65. 【請求項６５】 導電型がＮ型の半導体基板の素子領域
    の周囲にフィールド酸化膜を形成する工程と、ゲート絶
    縁膜とゲート電極を形成する工程と、さらにマスク酸化
    膜を形成する工程と、素子領域とフィールド酸化膜との
    境界に設け、ゲート電極の近傍に非形成領域を設けるよ
    うに導電型がＰ型の不純物を選択的に添加し不純物導入
    層を形成する工程と、不活性気体中の熱処理を行うこと
    により導電型がＰ型の境界領域拡散層を形成する工程
    と、ゲート電極とフィールド酸化膜との整合する領域に
    ソース・ドレインを形成するため導電型がＰ型の不純物
    を添加し不純物層を形成する工程と、層間絶縁膜を形成
    し、熱処理を行うことによりソース・ドレインである導
    電型がＰ型の高濃度拡散層を形成する工程とを有するこ
    とを特徴とする半導体装置の製造方法。
JP23081995A 1994-11-29 1995-09-08 半導体装置およびその製造方法 Pending JPH08274332A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP23081995A JPH08274332A (ja) 1994-11-29 1995-09-08 半導体装置およびその製造方法

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP29414694 1994-11-29
JP7-16709 1995-02-03
JP1670995 1995-02-03
JP6-294146 1995-02-03
JP23081995A JPH08274332A (ja) 1994-11-29 1995-09-08 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JPH08274332A true JPH08274332A (ja) 1996-10-18

Family

ID=27281521

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23081995A Pending JPH08274332A (ja) 1994-11-29 1995-09-08 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JPH08274332A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7307320B2 (en) 2005-11-07 2007-12-11 Samsung Electronics Co., Ltd. Differential mechanical stress-producing regions for integrated circuit field effect transistors

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7307320B2 (en) 2005-11-07 2007-12-11 Samsung Electronics Co., Ltd. Differential mechanical stress-producing regions for integrated circuit field effect transistors

Similar Documents

Publication Publication Date Title
US4272881A (en) Method for making a closed gate MOS transistor with self-aligned contacts with dual passivation layer
US4274193A (en) Method for making a closed gate MOS transistor with self-aligned contacts
JPH05283687A (ja) 半導体素子の製造方法
JPH08274332A (ja) 半導体装置およびその製造方法
US5994737A (en) Semiconductor device with bird's beak
KR0170436B1 (ko) 모스트랜지스터 제조방법
JPH113946A (ja) 半導体装置およびその製造方法
JPH05243262A (ja) 半導体装置の製造方法
KR19980081779A (ko) Ｍｏｓ 트랜지스터와 그 제조 방법
JP3432307B2 (ja) 半導体装置の製造方法
JPH07147396A (ja) 半導体集積回路装置の製造方法
JPH03297147A (ja) 半導体装置の製造方法
JPH08204023A (ja) 半導体装置の製造方法
JP3700210B2 (ja) 半導体装置の製造方法
JPH06224215A (ja) 半導体装置の製造方法
JPH09252060A (ja) 半導体不揮発性記憶装置の製造方法
JPH07202191A (ja) 縦型パワーｍｏｓ半導体装置とその製造方法
JPS59105367A (ja) Ｍｏｓ型トランジスタの製造方法
JPH06338620A (ja) 半導体不揮発性記憶装置およびその製造方法
JPH08115982A (ja) 半導体集積回路装置およびその製造方法
JPH08162634A (ja) 半導体装置の製造方法
JPH07221292A (ja) 半導体装置およびその製造方法
JPH0778893A (ja) 半導体不揮発性記憶装置およびその製造方法
JPH0955436A (ja) 半導体装置とその製造方法
JPH04354328A (ja) 半導体装置の製造方法