JPH08272637A - 2重化システム - Google Patents
2重化システムInfo
- Publication number
- JPH08272637A JPH08272637A JP7077692A JP7769295A JPH08272637A JP H08272637 A JPH08272637 A JP H08272637A JP 7077692 A JP7077692 A JP 7077692A JP 7769295 A JP7769295 A JP 7769295A JP H08272637 A JPH08272637 A JP H08272637A
- Authority
- JP
- Japan
- Prior art keywords
- buffer
- signal output
- output
- signal
- comparing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Hardware Redundancy (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】 (修正有)
【目的】 障害の検出を直接的にかつ正確に行うことが
できる2重化システムの提供。 【構成】 バッファ17の出力をバッファ18を介して
システムコントローラ12a、12bに折り返し、比較
器16aにおいて、バッファ15aとバッファ18との
出力を比較し、比較器16bにおいてバッファ15bの
出力とバッファ18の出力を比較している。何れも、不
一致の場合は、誤り信号を比較器16a,16bが、そ
れぞれCPUに出力する。
できる2重化システムの提供。 【構成】 バッファ17の出力をバッファ18を介して
システムコントローラ12a、12bに折り返し、比較
器16aにおいて、バッファ15aとバッファ18との
出力を比較し、比較器16bにおいてバッファ15bの
出力とバッファ18の出力を比較している。何れも、不
一致の場合は、誤り信号を比較器16a,16bが、そ
れぞれCPUに出力する。
Description
【0001】
【産業上の利用分野】本発明は、例えばフォールト・ト
レラント計算機等のようにシステムが2重化された2重
化システムに関する。
レラント計算機等のようにシステムが2重化された2重
化システムに関する。
【0002】
【従来の技術】高い信頼性が要求されるシステムにおい
ては、2重化の技術が採用されることが多い。例えば、
コンピュータシステムの分野では、フォールト・トレラ
ント計算機が2重化システムとしてよく知られている。
このフォールト・トレラント計算機では、CPU等のシ
ステムは2重化されているが、I/Oカード等のシステ
ムは2重化されていないため、2重化されたシステムか
ら2重化されていないシステムへ信号が正しく出力され
ているかどうかを検出する必要がある。
ては、2重化の技術が採用されることが多い。例えば、
コンピュータシステムの分野では、フォールト・トレラ
ント計算機が2重化システムとしてよく知られている。
このフォールト・トレラント計算機では、CPU等のシ
ステムは2重化されているが、I/Oカード等のシステ
ムは2重化されていないため、2重化されたシステムか
ら2重化されていないシステムへ信号が正しく出力され
ているかどうかを検出する必要がある。
【0003】図7はこれら2重化されたシステムと2重
化されていないシステムとの間のインターフェース部を
概略的に示した図である。同図に示すように、2重化さ
れたシステムの一方の第1のシステム1から出力された
信号は、バッファ2を介して2重化されていないシステ
ム側に出力される。第1のシステム1の出力及び第2の
システム3の出力は、第1の比較器4及び第2の比較器
5に入力される。第1の比較器4及び第2の比較器5
は、それぞれ第1のシステム1の出力と第2のシステム
3の出力とを比較し、一致していれば2重化されていな
いシステム側に出力されている信号が正しいと判断し、
そうでなければその信号が誤っていると判断する。
化されていないシステムとの間のインターフェース部を
概略的に示した図である。同図に示すように、2重化さ
れたシステムの一方の第1のシステム1から出力された
信号は、バッファ2を介して2重化されていないシステ
ム側に出力される。第1のシステム1の出力及び第2の
システム3の出力は、第1の比較器4及び第2の比較器
5に入力される。第1の比較器4及び第2の比較器5
は、それぞれ第1のシステム1の出力と第2のシステム
3の出力とを比較し、一致していれば2重化されていな
いシステム側に出力されている信号が正しいと判断し、
そうでなければその信号が誤っていると判断する。
【0004】しかしながら、このようなシステムにおい
ては、バッファ2へ入力される信号が正しいかどうかは
保証されるが、それ以降、すなわちバッファ2を通過し
た信号やバッファ2と2重化されていないシステムに繋
がる信号線6上の信号が正しいかどうかは保証されな
い。つまり、上記のような従来のシステム構成では、2
重化されていないシステム側において誤動作を起こす等
といったことで間接的にバッファ2や信号線6等の障害
を検出することができるが、これらの障害を直接的に検
出することができないという問題がある。
ては、バッファ2へ入力される信号が正しいかどうかは
保証されるが、それ以降、すなわちバッファ2を通過し
た信号やバッファ2と2重化されていないシステムに繋
がる信号線6上の信号が正しいかどうかは保証されな
い。つまり、上記のような従来のシステム構成では、2
重化されていないシステム側において誤動作を起こす等
といったことで間接的にバッファ2や信号線6等の障害
を検出することができるが、これらの障害を直接的に検
出することができないという問題がある。
【0005】
【発明が解決しようとする課題】本発明は、このような
課題を解決するためになされたもので、障害の検出を直
接的にかつ正確に行うことができる2重化システムを提
供することを目的とする。 また、本発明の別の目的
は、障害箇所の特定を容易に行うことができる2重化シ
ステムを提供することにある。
課題を解決するためになされたもので、障害の検出を直
接的にかつ正確に行うことができる2重化システムを提
供することを目的とする。 また、本発明の別の目的
は、障害箇所の特定を容易に行うことができる2重化シ
ステムを提供することにある。
【0006】更に、本発明の別の目的は、障害の検出を
より確実に行うことができる2重化システムを提供する
ことにある。
より確実に行うことができる2重化システムを提供する
ことにある。
【0007】
【課題を解決するための手段】本発明は、かかる課題を
解決するため、2重化された第1及び第2のシステム
と、前記第1のシステムから出力された信号を外部に出
力するバッファと、前記第1のシステムから出力された
信号と前記バッファから出力され折り返された信号とを
比較する第1の比較手段と、前記第2のシステムから出
力された信号と前記バッファから出力され折り返された
信号とを比較する第2の比較手段と、前記第1及び第2
の比較手段による比較結果に基づきシステムの障害を検
出する手段とを具備する。
解決するため、2重化された第1及び第2のシステム
と、前記第1のシステムから出力された信号を外部に出
力するバッファと、前記第1のシステムから出力された
信号と前記バッファから出力され折り返された信号とを
比較する第1の比較手段と、前記第2のシステムから出
力された信号と前記バッファから出力され折り返された
信号とを比較する第2の比較手段と、前記第1及び第2
の比較手段による比較結果に基づきシステムの障害を検
出する手段とを具備する。
【0008】また、第2の発明は、2重化された第1及
び第2のシステムと、前記第1のシステムから出力され
た信号を外部に出力するバッファと、前記第1のシステ
ムから出力された信号と前記バッファから出力され折り
返された信号とを比較する第1の比較手段と、前記第2
のシステムから出力された信号と前記バッファから出力
され折り返された信号とを比較する第2の比較手段と、
前記第1のシステムから出力された信号と前記第2のシ
ステムから出力された信号とを比較する第3の比較手段
と、前記第1、第2及び第3の比較手段による比較結果
に基づきシステムの障害を検出する手段とを具備する。
び第2のシステムと、前記第1のシステムから出力され
た信号を外部に出力するバッファと、前記第1のシステ
ムから出力された信号と前記バッファから出力され折り
返された信号とを比較する第1の比較手段と、前記第2
のシステムから出力された信号と前記バッファから出力
され折り返された信号とを比較する第2の比較手段と、
前記第1のシステムから出力された信号と前記第2のシ
ステムから出力された信号とを比較する第3の比較手段
と、前記第1、第2及び第3の比較手段による比較結果
に基づきシステムの障害を検出する手段とを具備する。
【0009】また、第3の発明は、2重化された第1及
び第2のシステムと、前記第1のシステムから出力され
た信号を外部に出力するバッファと、前記第1のシステ
ムから出力された信号と前記バッファから出力され折り
返された信号とを比較する第1の比較手段と、前記第2
のシステムから出力された信号と前記バッファから出力
され折り返された信号とを比較する第2の比較手段と、
システムの障害検出に必要なときのみ前記第1及び第2
の比較手段による比較結果を抽出する抽出手段と、この
抽出手段により抽出された抽出結果に基づきシステムの
障害を検出する手段とを具備する。
び第2のシステムと、前記第1のシステムから出力され
た信号を外部に出力するバッファと、前記第1のシステ
ムから出力された信号と前記バッファから出力され折り
返された信号とを比較する第1の比較手段と、前記第2
のシステムから出力された信号と前記バッファから出力
され折り返された信号とを比較する第2の比較手段と、
システムの障害検出に必要なときのみ前記第1及び第2
の比較手段による比較結果を抽出する抽出手段と、この
抽出手段により抽出された抽出結果に基づきシステムの
障害を検出する手段とを具備する。
【0010】
【作用】本発明では、第1のシステムから出力された信
号はバッファを介し外部に出力される。同時に、バッフ
ァから出力された信号は、折り返され、第1の比較手段
において第1のシステムから出力された信号と比較され
るとともに、第2の比較手段において第2のシステムか
ら出力された信号と比較される。そして、第1及び第2
の比較手段による比較結果に基づきシステムの障害が検
出される。すなわち、従来はバッファに入力される以前
の信号と第1及び第2のシステムから出力される信号と
の比較が行われていたが、本発明ではバッファから出力
された信号と第1及び第2のシステムから出力された信
号との比較を行っているので、バッファやこれに繋がる
信号線の障害を検出することができるようになる。つま
り、本発明では、障害の検出を直接的にかつ正確に行う
ことができる。
号はバッファを介し外部に出力される。同時に、バッフ
ァから出力された信号は、折り返され、第1の比較手段
において第1のシステムから出力された信号と比較され
るとともに、第2の比較手段において第2のシステムか
ら出力された信号と比較される。そして、第1及び第2
の比較手段による比較結果に基づきシステムの障害が検
出される。すなわち、従来はバッファに入力される以前
の信号と第1及び第2のシステムから出力される信号と
の比較が行われていたが、本発明ではバッファから出力
された信号と第1及び第2のシステムから出力された信
号との比較を行っているので、バッファやこれに繋がる
信号線の障害を検出することができるようになる。つま
り、本発明では、障害の検出を直接的にかつ正確に行う
ことができる。
【0011】第2の発明では、第3の比較手段によって
第1のシステムから出力された信号と第2のシステムか
ら出力された信号とを比較し、この比較結果によっても
システムの障害を検出しているので、障害箇所の特定も
容易になる。
第1のシステムから出力された信号と第2のシステムか
ら出力された信号とを比較し、この比較結果によっても
システムの障害を検出しているので、障害箇所の特定も
容易になる。
【0012】第3の発明では、システムの障害検出に必
要なときのみ第1及び第2の比較手段による比較結果を
抽出しているので、障害の検出をより確実に行うことが
できる。
要なときのみ第1及び第2の比較手段による比較結果を
抽出しているので、障害の検出をより確実に行うことが
できる。
【0013】
【実施例】以下、本発明の実施例の詳細を図面に基づい
て説明する。
て説明する。
【0014】図1は本発明の一実施例にかかるフォール
ト・トレラント計算機の構成を示すブロック図である。
ト・トレラント計算機の構成を示すブロック図である。
【0015】同図において、7はシステムバスであり、
このシステムバス7には2重化されたバスコントローラ
8a、8bを介してCPU9a及びCPU9bが接続さ
れている。また、このシステムバス7には、2重化され
たバスコントローラ10a、10bを介してメモリ11
が接続されている。更に、システムバス7には、2重化
されたバスコントローラ12a、12bを介して2重化
されていないI/Oカード13が接続されている。
このシステムバス7には2重化されたバスコントローラ
8a、8bを介してCPU9a及びCPU9bが接続さ
れている。また、このシステムバス7には、2重化され
たバスコントローラ10a、10bを介してメモリ11
が接続されている。更に、システムバス7には、2重化
されたバスコントローラ12a、12bを介して2重化
されていないI/Oカード13が接続されている。
【0016】CPU9aもCPU9bも共に32ビットの
CPUであるが、CPU9aの上位16ビットの信号のみ
がバスコントローラ8aを介してシステムバス7に出力
され、CPU9bの下位16ビットの信号のみがバスコン
トローラ8bを介してシステムバス7に出力される。比
較器14には、CPU9a及びCPU9bのそれぞれの
32ビットの信号が入力され比較される。これにより信頼
性の向上が図られている。
CPUであるが、CPU9aの上位16ビットの信号のみ
がバスコントローラ8aを介してシステムバス7に出力
され、CPU9bの下位16ビットの信号のみがバスコン
トローラ8bを介してシステムバス7に出力される。比
較器14には、CPU9a及びCPU9bのそれぞれの
32ビットの信号が入力され比較される。これにより信頼
性の向上が図られている。
【0017】図2はバスコントローラ12a、12bの
I/Oカード13側の構成を概略的に示した図である。
この図では、複数の信号線からなるデータバスのうちの
1本の信号線にのみ着目している。同図に示すバスコン
トローラ12aは、バッファ15aと比較器16aとを
備え、同様にバスコントローラ12bは、バッファ15
bと比較器16bとを備える。17はバスコントローラ
12aから出力された信号をデータバス(信号線)を介
しI/Oカード13側に出力するバッファ、18はバッ
ファ17から出力された信号をバスコントローラ12a
及びバスコントローラ12bに折り返して出力するバッ
ファである。
I/Oカード13側の構成を概略的に示した図である。
この図では、複数の信号線からなるデータバスのうちの
1本の信号線にのみ着目している。同図に示すバスコン
トローラ12aは、バッファ15aと比較器16aとを
備え、同様にバスコントローラ12bは、バッファ15
bと比較器16bとを備える。17はバスコントローラ
12aから出力された信号をデータバス(信号線)を介
しI/Oカード13側に出力するバッファ、18はバッ
ファ17から出力された信号をバスコントローラ12a
及びバスコントローラ12bに折り返して出力するバッ
ファである。
【0018】次に、このように構成されたシステムの動
作を説明する。
作を説明する。
【0019】バッファ15aから出力された信号はバッ
ファ17を介しI/Oカード13へ出力される。また、
バッファ17の出力はバッファ18を介してバスコント
ローラ12a、12bに折り返される。比較器16a
は、バッファ15aの出力とバッファ18の出力とを比
較し、不一致の場合には誤り信号を出力する。比較器1
6bは、バッファ15bの出力とバッファ18の出力と
を比較し、一致しない場合には誤り信号を出力する。こ
れら比較器16a、16bの出力は、例えばコントロー
ルバスを介してCPU9a及びCPU9bに伝えられ
る。CPU9a及びCPU9bは、その誤り信号に基づ
きシステムに障害があったことを検出する。
ファ17を介しI/Oカード13へ出力される。また、
バッファ17の出力はバッファ18を介してバスコント
ローラ12a、12bに折り返される。比較器16a
は、バッファ15aの出力とバッファ18の出力とを比
較し、不一致の場合には誤り信号を出力する。比較器1
6bは、バッファ15bの出力とバッファ18の出力と
を比較し、一致しない場合には誤り信号を出力する。こ
れら比較器16a、16bの出力は、例えばコントロー
ルバスを介してCPU9a及びCPU9bに伝えられ
る。CPU9a及びCPU9bは、その誤り信号に基づ
きシステムに障害があったことを検出する。
【0020】本実施例のシステムでは、2つ以上の障害
が同時に発生する確率が非常に低いものと仮定して障害
が1箇所のみに発生すると限定して考えおり、この回路
内のどの1点に障害が発生しても2つの比較器16a、
16bのうちいずれか一方の比較器16a、16bによ
りその障害を検出することができる。例えば、バッファ
15aやバッファ17に誤動作が発生した場合には、比
較器16a、16bの両方で誤りが検出される。
が同時に発生する確率が非常に低いものと仮定して障害
が1箇所のみに発生すると限定して考えおり、この回路
内のどの1点に障害が発生しても2つの比較器16a、
16bのうちいずれか一方の比較器16a、16bによ
りその障害を検出することができる。例えば、バッファ
15aやバッファ17に誤動作が発生した場合には、比
較器16a、16bの両方で誤りが検出される。
【0021】次に、本発明に係る第2の実施例を説明す
る。
る。
【0022】図3はこの実施例の2重化システムの構成
を示すブロック図である。同図に示すシステムは、図2
に示したシステム構成に更に2つの比較器19a、19
bを加えたものである。比較器19aはバスコントロー
ラ12a内に設けられ、比較器19bはバスコントロー
ラ12b内に設けられている。そして、比較器19a、
19bは、それぞれバッファ15aの出力とバッファ1
5bの出力とを比較し、一致しない場合には誤り信号を
出力する。
を示すブロック図である。同図に示すシステムは、図2
に示したシステム構成に更に2つの比較器19a、19
bを加えたものである。比較器19aはバスコントロー
ラ12a内に設けられ、比較器19bはバスコントロー
ラ12b内に設けられている。そして、比較器19a、
19bは、それぞれバッファ15aの出力とバッファ1
5bの出力とを比較し、一致しない場合には誤り信号を
出力する。
【0023】すなわち、この実施例では、バッファ15
aの出力信号をバスコントローラ12aから外部に出力
する前に、比較器19a、19bにより互いバッファ1
5aの出力とバッファ15bの出力とを比較するように
したので、障害が発生した場合にその障害がバスコント
ローラ12aから外部に出力する以前にあったものかそ
れ以降にあったものかを判別でき、障害箇所の特定が容
易になる。例えば、バッファ15aに誤動作が発生した
場合には、比較器16a、16b、19a、19bの全
てにおいて障害が検出されるが、バッファ17で誤動作
が発生した場合には、比較器16a、16bにおいては
障害が検出されるが、比較器19a、19bにおいては
障害は検出されない。
aの出力信号をバスコントローラ12aから外部に出力
する前に、比較器19a、19bにより互いバッファ1
5aの出力とバッファ15bの出力とを比較するように
したので、障害が発生した場合にその障害がバスコント
ローラ12aから外部に出力する以前にあったものかそ
れ以降にあったものかを判別でき、障害箇所の特定が容
易になる。例えば、バッファ15aに誤動作が発生した
場合には、比較器16a、16b、19a、19bの全
てにおいて障害が検出されるが、バッファ17で誤動作
が発生した場合には、比較器16a、16bにおいては
障害が検出されるが、比較器19a、19bにおいては
障害は検出されない。
【0024】次に、本発明に係る第3の実施例を説明す
る。
る。
【0025】まず、2重化されていない部分における信
号のタイミングチャートを図4に示す。同図(a)はシ
ステムクロックを示しており、他の信号はこのシステム
クロックに同期して動作する。同図(b)はコマンド信
号を示しており、このコマンド信号はバスに接続された
モジュール間でのデータのやりとりにおいてどのような
動作をするかを規定する。同図(c)はコマンドイネー
ブル信号を示しており、同図(b)に示したコマンド信
号はこのコマンドイネーブル信号が“ハイ”のときのみ
意味を持つ。ここでは、簡単のためにシステムクロック
とそれに同期したコマンド信号とコマンドイネーブル信
号のみを示しているが、バスに接続された信号は全ての
クロックサイクルで意味を持っているとは限らない。第
3の実施例は、かかる点に着目したもので、意味のある
クロックサイクルでのみ本発明に係る障害の検出を行
い、意味のないクロックサイクルでは障害の検出を無視
するようにしたものである。
号のタイミングチャートを図4に示す。同図(a)はシ
ステムクロックを示しており、他の信号はこのシステム
クロックに同期して動作する。同図(b)はコマンド信
号を示しており、このコマンド信号はバスに接続された
モジュール間でのデータのやりとりにおいてどのような
動作をするかを規定する。同図(c)はコマンドイネー
ブル信号を示しており、同図(b)に示したコマンド信
号はこのコマンドイネーブル信号が“ハイ”のときのみ
意味を持つ。ここでは、簡単のためにシステムクロック
とそれに同期したコマンド信号とコマンドイネーブル信
号のみを示しているが、バスに接続された信号は全ての
クロックサイクルで意味を持っているとは限らない。第
3の実施例は、かかる点に着目したもので、意味のある
クロックサイクルでのみ本発明に係る障害の検出を行
い、意味のないクロックサイクルでは障害の検出を無視
するようにしたものである。
【0026】図5はこの実施例の2重化システムの構成
を示すブロック図である。同図に示すシステムは、図1
に示したシステム構成に更にアンド回路20a、bとフ
リップフロップ回路21a、bを加えたものである。ア
ンド回路20a、bの入力側には、比較器16a、bか
ら出力された信号(障害検出信号)と例えばコマンドイ
ネーブル信号とが入力される。フリップフロップ回路2
1a、bは、アンド回路20a、bから出力された障害
検出信号を保持する回路である。そのJ端子にはアンド
回路20a、bから出力された障害検出信号が入力さ
れ、K端子にはこのフリップフロップ回路21a、bに
より保持された障害検出信号をクリアーするクリアー信
号が入力され、C端子にはシステムクロックが入力さ
れ、Q端子からこのフリップフロップ回路21a、bに
より保持された障害検出信号が出力される。
を示すブロック図である。同図に示すシステムは、図1
に示したシステム構成に更にアンド回路20a、bとフ
リップフロップ回路21a、bを加えたものである。ア
ンド回路20a、bの入力側には、比較器16a、bか
ら出力された信号(障害検出信号)と例えばコマンドイ
ネーブル信号とが入力される。フリップフロップ回路2
1a、bは、アンド回路20a、bから出力された障害
検出信号を保持する回路である。そのJ端子にはアンド
回路20a、bから出力された障害検出信号が入力さ
れ、K端子にはこのフリップフロップ回路21a、bに
より保持された障害検出信号をクリアーするクリアー信
号が入力され、C端子にはシステムクロックが入力さ
れ、Q端子からこのフリップフロップ回路21a、bに
より保持された障害検出信号が出力される。
【0027】この実施例の2重化システムにおいては、
システムにとって意味のない障害の検出を無視するよう
にしたしたので、障害の検出をより確実に行うことがで
きる。 次に本発明の第4の実施例を説明する。
システムにとって意味のない障害の検出を無視するよう
にしたしたので、障害の検出をより確実に行うことがで
きる。 次に本発明の第4の実施例を説明する。
【0028】図6はこの実施例の2重化システムの構成
を示すブロック図である。同図に示すシステムは、図5
に示したシステム構成からアンド回路20a、bを外し
たものである。この実施例では、フリップフロップ回路
21a、bによりシステムクロックに同期して障害検出
信号の検出を行うことができ、また図5に示したシステ
ムに比べシステムの構成を簡略化することができる。
を示すブロック図である。同図に示すシステムは、図5
に示したシステム構成からアンド回路20a、bを外し
たものである。この実施例では、フリップフロップ回路
21a、bによりシステムクロックに同期して障害検出
信号の検出を行うことができ、また図5に示したシステ
ムに比べシステムの構成を簡略化することができる。
【0029】なお、以上の実施例は本発明をフォールト
・トレラント計算機に適用したものであったが、本発明
は他の2重化システムにも当然適用できる。
・トレラント計算機に適用したものであったが、本発明
は他の2重化システムにも当然適用できる。
【0030】
【発明の効果】以上説明したように本発明の2重化シス
テムによれば、障害の検出を直接的にかつ確実に行うこ
とができる。また、障害箇所の特定を容易に行うことが
できる。更に、これらの障害の検出をより確実に行うこ
とができる。
テムによれば、障害の検出を直接的にかつ確実に行うこ
とができる。また、障害箇所の特定を容易に行うことが
できる。更に、これらの障害の検出をより確実に行うこ
とができる。
【図1】本発明の一実施例に係るフォールト・トレラン
ト計算機の構成を示すブロック図である。
ト計算機の構成を示すブロック図である。
【図2】本発明の第1の実施例のシステム構成を示すブ
ロック図である。
ロック図である。
【図3】本発明の第2の実施例のシステム構成を示すブ
ロック図である。
ロック図である。
【図4】本発明の第3の実施例を説明するためのタイミ
ングチャートである。
ングチャートである。
【図5】本発明の第3の実施例のシステム構成を示すブ
ロック図である。
ロック図である。
【図6】本発明の第4の実施例のシステム構成を示すブ
ロック図である。
ロック図である。
【図7】従来の2重化されたシステムの構成を示すブロ
ック図である。
ック図である。
12a、12b…バスコントローラ 15a、15b、17、18…バッファ 16a、16b…比較器
Claims (3)
- 【請求項1】 2重化された第1及び第2のシステム
と、 前記第1のシステムから出力された信号を外部に出力す
るバッファと、 前記第1のシステムから出力された信号と前記バッファ
から出力され折り返された信号とを比較する第1の比較
手段と、 前記第2のシステムから出力された信号と前記バッファ
から出力され折り返された信号とを比較する第2の比較
手段と、 前記第1及び第2の比較手段による比較結果に基づきシ
ステムの障害を検出する手段とを具備することを特徴と
する2重化システム。 - 【請求項2】 2重化された第1及び第2のシステム
と、 前記第1のシステムから出力された信号を外部に出力す
るバッファと、 前記第1のシステムから出力された信号と前記バッファ
から出力され折り返された信号とを比較する第1の比較
手段と、 前記第2のシステムから出力された信号と前記バッファ
から出力され折り返された信号とを比較する第2の比較
手段と、 前記第1のシステムから出力された信号と前記第2のシ
ステムから出力された信号とを比較する第3の比較手段
と、 前記第1、第2及び第3の比較手段による比較結果に基
づきシステムの障害を検出する手段とを具備することを
特徴とする2重化システム。 - 【請求項3】 2重化された第1及び第2のシステム
と、 前記第1のシステムから出力された信号を外部に出力す
るバッファと、 前記第1のシステムから出力された信号と前記バッファ
から出力され折り返された信号とを比較する第1の比較
手段と、 前記第2のシステムから出力された信号と前記バッファ
から出力され折り返された信号とを比較する第2の比較
手段と、 システムの障害検出に必要なときのみ前記第1及び第2
の比較手段による比較結果を抽出する抽出手段と、 この抽出手段により抽出された抽出結果に基づきシステ
ムの障害を検出する手段とを具備することを特徴とする
2重化システム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7077692A JPH08272637A (ja) | 1995-04-03 | 1995-04-03 | 2重化システム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7077692A JPH08272637A (ja) | 1995-04-03 | 1995-04-03 | 2重化システム |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH08272637A true JPH08272637A (ja) | 1996-10-18 |
Family
ID=13640952
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP7077692A Withdrawn JPH08272637A (ja) | 1995-04-03 | 1995-04-03 | 2重化システム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH08272637A (ja) |
-
1995
- 1995-04-03 JP JP7077692A patent/JPH08272637A/ja not_active Withdrawn
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3206006B2 (ja) | 二重化バス制御方法及び装置 | |
EP0349539B1 (en) | Method and apparatus for digital logic synchronism monitoring | |
US20060150006A1 (en) | Securing time for identifying cause of asynchronism in fault-tolerant computer | |
JPH07129426A (ja) | 障害処理方式 | |
CN110147343B (zh) | 一种全比较的Lockstep处理器架构 | |
US20030041290A1 (en) | Method for monitoring consistent memory contents in redundant systems | |
JP2008509466A (ja) | ダブル計算機システムのデータおよび/または指令へのアクセス遅延方法および遅延ユニット | |
KR100583214B1 (ko) | 정보 처리 장치 | |
JP2010102565A (ja) | 二重化制御装置 | |
JPH08272637A (ja) | 2重化システム | |
JP2004234144A (ja) | プロセッサの動作比較装置および動作比較方法 | |
JP4782406B2 (ja) | 2重化システム | |
JPH0916535A (ja) | マルチプロセッサ計算機 | |
KR100258080B1 (ko) | 입출력 동작 비교에 의한 이중화 제어장치 | |
WO2008062511A1 (fr) | Système multiprocesseur | |
JP3015537B2 (ja) | 電子計算機の二重化方式 | |
JPH08278898A (ja) | Cpu判定装置 | |
JP2825464B2 (ja) | 通信装置 | |
JPS60173647A (ja) | 情報処理装置のエラ−発生箇所検出方式 | |
JPS5854698B2 (ja) | 障害検出方式 | |
JPH01277951A (ja) | データ転送装置 | |
JPS61134846A (ja) | 電子計算機システム | |
JPH11219322A (ja) | 二重化計装システム及び該システムのデータ照合方法 | |
JPH05282218A (ja) | データ送信方法 | |
JPH0659985A (ja) | メモリ誤り判定回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20020604 |