JPH08272337A - Display control circuit - Google Patents
Display control circuitInfo
- Publication number
- JPH08272337A JPH08272337A JP7425795A JP7425795A JPH08272337A JP H08272337 A JPH08272337 A JP H08272337A JP 7425795 A JP7425795 A JP 7425795A JP 7425795 A JP7425795 A JP 7425795A JP H08272337 A JPH08272337 A JP H08272337A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- liquid crystal
- display
- potential
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal Display Device Control (AREA)
- Liquid Crystal (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】この発明は、液晶電源回路を内蔵
したＬＣＤドライバＩＣの表示制御回路に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a display control circuit of an LCD driver IC containing a liquid crystal power supply circuit.
【０００２】[0002]
【従来の技術】近年の傾向としてＬＣＤドライバＩＣ
は、高付加価値化のため、ＣＲ発振回路、表示用ＲＡ
Ｍ、液晶電源回路といった周辺回路を内蔵するものが設
計されている。液晶電源回路については、従来は外部電
源を使用していたため、液晶表示装置に合った電源を選
択できたが、液晶電源回路を内蔵したＬＣＤドライバＩ
Ｃの場合、内蔵する電源回路の能力によって表示能力に
限界があるため、必ずしも液晶表示装置に合った電力を
供給できない可能性がある。これを補うために、通常は
図６に示す従来例のように液晶表示用電位２１（Ｖ
１），２２（Ｖ２），２３（Ｖ３），２４（Ｖ４）と１
０（ＶＤＤグランド）の間に各々３２１（コンデンサ
Ｃ）を接続し、ＬＣＤドライバＩＣに内蔵している液晶
電源回路の能力を越える電力が消費された時にこのチャ
ージアップされたコンデンサＣより各電位を供給するよ
うにしている。2. Description of the Related Art As a recent trend, an LCD driver IC
Is a CR oscillator circuit and a display RA for added value.
M, a liquid crystal power supply circuit and other peripheral circuits are designed. Regarding the liquid crystal power supply circuit, conventionally, an external power supply was used, so that a power supply suitable for the liquid crystal display device could be selected. However, the LCD driver I incorporating the liquid crystal power supply circuit
In the case of C, the display capability is limited by the capability of the built-in power supply circuit, and therefore it may not always be possible to supply power suitable for the liquid crystal display device. To compensate for this, normally, as in the conventional example shown in FIG.
1), 22 (V2), 23 (V3), 24 (V4) and 1
Each 321 (capacitor C) is connected between 0 (VDD ground), and when the power exceeding the capacity of the liquid crystal power supply circuit built in the LCD driver IC is consumed, each potential is charged from the charged capacitor C. I am trying to supply it.
【０００３】液晶電源内蔵のＬＣＤドライバＩＣの場
合、コンデンサＣに対して液晶電源回路をオンすると同
時にチャージアップを開始するため、液晶電源回路をオ
ンしてからある一定時間はコンデンサＣのチャージアッ
プ期間としてＶ１，Ｖ２，Ｖ３，Ｖ４の電圧値は例えば
図７のように不安定となる。図７によれば、電源回路オ
ン後出力電圧が安定するまでの安定化時間が必要とな
り、初期状態ではＶ１＞Ｖ２＞Ｖ３＞Ｖ４の関係も成り
立たない。In the case of an LCD driver IC with a built-in liquid crystal power supply, since the liquid crystal power supply circuit for the capacitor C is turned on and charge-up is started at the same time, the charge-up period of the capacitor C is maintained for a certain period after the liquid crystal power supply circuit is turned on. As a result, the voltage values of V1, V2, V3 and V4 become unstable as shown in FIG. 7, for example. According to FIG. 7, a stabilization time is required until the output voltage stabilizes after the power supply circuit is turned on, and the relationship of V1>V2>V3> V4 does not hold in the initial state.
【０００４】図７の場合、２１（Ｖ１），２２（Ｖ
２），２３（Ｖ３），２４（Ｖ４）の電圧が安定するま
での期間は、１１０（Ｖ／Ｆ回路）の能力と３２１（外
付けコンデンサＣ）により決まるため、設計段階での設
計値のずれや製造バラツキ、外付けコンデンサＣの容量
値、使用環境によってＶ１，Ｖ２，Ｖ３，Ｖ４の波形は
影響を受け、一定ではない。In the case of FIG. 7, 21 (V1), 22 (V
2), the period until the voltage of 23 (V3), 24 (V4) stabilizes is determined by the capability of 110 (V / F circuit) and 321 (external capacitor C), so The waveforms of V1, V2, V3 and V4 are not constant because they are affected by deviations, manufacturing variations, the capacitance value of the external capacitor C, and the usage environment.
【０００５】また図１に示す様に、１１４（液晶表示装
置）は１０８（電圧セレクト回路）により１０（ＶＤ
Ｄ），２１（Ｖ１），２２（Ｖ２），２３（Ｖ３），２
４（Ｖ４），１５（Ｖ５）の電位を選択することによっ
て表示データの点滅を制御しているため、このチャージ
アップ期間にＣＰＵから表示ＯＮコマンドが実行される
と、液晶表示装置へ供給されるＶ１，Ｖ２，Ｖ３，Ｖ４
電圧が不安定なことより、出力データが正常に液晶表示
装置上に表示されず、一般的にコンデンサＣへチャージ
アップが十分行なわれるまでの期間、液晶表示装置は正
常な画面を表示できないこともある。Further, as shown in FIG. 1, 114 (liquid crystal display device) is 10 (VD) by 108 (voltage select circuit).
D), 21 (V1), 22 (V2), 23 (V3), 2
Since the blinking of the display data is controlled by selecting the potential of 4 (V4) and 15 (V5), when the display ON command is executed from the CPU during this charge-up period, it is supplied to the liquid crystal display device. V1, V2, V3, V4
Since the voltage is unstable, the output data is not normally displayed on the liquid crystal display device, and in general, the liquid crystal display device may not display a normal screen until the capacitor C is sufficiently charged up. is there.
【０００６】従来対策の一例としては、ＣＰＵ側より転
送するコマンドのタイミングを液晶電源回路ＯＮコマン
ド実行から表示ＯＮコマンド実行までの期間をコンデン
サＣのチャージアップ期間よりも若干長く設定し、ソフ
ト的に対応していた。As an example of conventional measures, the timing of the command transferred from the CPU side is set to be slightly longer than the charge-up period of the capacitor C from the execution of the liquid crystal power supply circuit ON command to the execution of the display ON command, so that the software is used. It corresponded.
【０００７】[0007]
【発明が解決しようとする課題】上記の従来の方法で
は、コンデンサＣの値やＬＣＤドライバＩＣの製造バラ
ツキにより、電源ＯＮコマンドと表示ＯＮコマンドの入
力遅延タイミングが変動するため、マージンを持ちなが
ら最短となるようタイミングを個別に設定するか、また
は人が動作遅延の違和感を感じない時間（数百ｍＳ程
度）に一律に設定しなければならないため、コマンド遅
延時間の設定に気を使ったり、ＣＰＵ側から連続してコ
マンドを転送できず無駄な時間を消費する等の問題があ
った。In the above-mentioned conventional method, the input delay timing of the power ON command and the display ON command fluctuates due to variations in the value of the capacitor C and manufacturing of the LCD driver IC. Since the timing must be set individually so that it does not feel uncomfortable with the operation delay (several hundreds of ms), it is necessary to pay attention to the command delay time setting and CPU There was a problem that commands could not be continuously transferred from the side and wasteful time was consumed.
【０００８】本発明の目的は、コンデンサＣの値や製造
バラツキに対してチャージアップする期間を気にせず、
ＣＰＵ側から連続してコマンドを転送でき、かつ液晶電
源回路ＯＮ直後の液晶表示装置の表示誤動作を解消する
液晶電源回路内蔵ＬＣＤドライバＩＣの表示制御回路を
提供することにある。The object of the present invention is not to worry about the value of the capacitor C and the period of charge-up due to manufacturing variations,
It is an object of the present invention to provide a display control circuit of an LCD driver IC with a built-in liquid crystal power supply circuit, which can continuously transfer commands from the CPU side and eliminates a display malfunction of the liquid crystal display device immediately after the liquid crystal power supply circuit is turned on.
【０００９】[0009]
【課題を解決するための手段】液晶表示装置を表示する
ための表示制御回路において、前記液晶表示装置に複数
の電位を供給する電源電圧発生回路を有し、前記複数の
電位を検出する検出回路と、前記検出回路の出力と前記
液晶表示装置にデータを表示するのを許可する表示許可
信号との論理をとる論理回路とを備え、前記論理回路の
出力により前記液晶表示装置への電位の供給が制御され
ることを特徴とする。In a display control circuit for displaying a liquid crystal display device, there is provided a power supply voltage generating circuit for supplying a plurality of potentials to the liquid crystal display device, and a detection circuit for detecting the plurality of potentials. And a logic circuit that takes the logic of the output of the detection circuit and a display permission signal that permits display of data on the liquid crystal display device, and supply of a potential to the liquid crystal display device by the output of the logic circuit. Is controlled.
【００１０】さらに検出回路は、基準電圧と前記複数の
電位とを比較する比較回路を有することを特徴とする。Further, the detection circuit is characterized by having a comparison circuit for comparing a reference voltage with the plurality of potentials.
【００１１】あるいは検出回路は、前記複数の電位相互
の電位を比較する比較回路を有することを特徴とする。Alternatively, the detection circuit has a comparison circuit for comparing the potentials of the plurality of potentials.
【００１２】[0012]
【実施例】以下、本発明のＬＣＤドライバＩＣの表示制
御回路の実施例について図面に基づき説明する。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENT An embodiment of a display control circuit of an LCD driver IC of the present invention will be described below with reference to the drawings.
【００１３】図１は本発明のＬＣＤドライバＩＣの表示
制御回路の一実施例である。外部電源、またはＩＣ内部
で昇圧回路および電圧調整回路等により発生した液晶電
源電圧１５（Ｖ５）と、１０（グランドレベルＶＤＤ）
を３０１，３０２（抵抗素子Ｒ，Ｒ’）により分圧し、
液晶表示装置の特性に合った１１（Ｖ１），１２（Ｖ
２），１３（Ｖ３），１４（Ｖ４）の電圧値を生成す
る。ここで、前記抵抗素子Ｒ，Ｒ’はポリシリコンやト
ランジスタのオン抵抗を利用してもよく、各抵抗値の整
合がとれることが表示レベルの安定化となる。前記抵抗
素子Ｒ，Ｒ’により分圧したＶ１，Ｖ２，Ｖ３，Ｖ４電
位を基準電圧として各々に１１０（Ｖ／Ｆ回路）を設け
る。前記Ｖ／Ｆ回路は、数１０ｋＨｚ程度の表示用クロ
ックを用いているため応答時間は早くある必要はない
が、液晶表示装置を表示するため許容電流は大きい方が
表示面積の大きな液晶表示装置には有利であり、電流供
給能力が高ければ３２１（外付けコンデンサＣ）の容量
値は小さくてすむため、液晶電源回路ＯＮ時のコンデン
サＣのチャージアップ期間は短くて済む。ただし、消費
電流の増大となるため個々のＬＣＤドライバＩＣのター
ゲットに対しサイズを設計する必要がある。FIG. 1 shows an embodiment of the display control circuit of the LCD driver IC of the present invention. Liquid crystal power supply voltage 15 (V5) and 10 (ground level VDD) generated by an external power supply or a booster circuit, a voltage adjusting circuit, etc. inside the IC
Is divided by 301 and 302 (resistive elements R and R '),
11 (V1), 12 (V) that match the characteristics of the liquid crystal display device
2), voltage values of 13 (V3) and 14 (V4) are generated. Here, the resistance elements R and R'may use the on resistance of polysilicon or a transistor, and the display level is stabilized by matching the resistance values. 110 (V / F circuit) is provided for each of the V1, V2, V3 and V4 potentials divided by the resistance elements R and R'as reference voltages. Since the V / F circuit uses a display clock of about several tens of kHz, it does not have to have a fast response time, but a liquid crystal display device displays a liquid crystal display device having a larger allowable current and a larger display area. If the current supply capacity is high, the capacitance value of 321 (external capacitor C) can be small, so that the charge-up period of the capacitor C when the liquid crystal power supply circuit is ON can be short. However, since the current consumption increases, it is necessary to design the size for the target of each LCD driver IC.
【００１４】前記１１０（Ｖ／Ｆ回路）の各出力の一つ
は１０８（電圧セレクト回路）へ、一つは１０３（コン
パレータ回路）へ、もう一つは２０９（外部出力端子）
へ各々接続する。One of the outputs of the 110 (V / F circuit) is to 108 (voltage select circuit), one is to 103 (comparator circuit), and the other is 209 (external output terminal).
Connect to each.
【００１５】２０９（外部出力端子）へは、３２１（外
付けコンデンサＣ）を接続する。前記３２１（外付けコ
ンデンサＣ）の目的は、液晶表示装置の電力が前記１１
０（Ｖ／Ｆ回路）の能力を越えた場合に電力を補うため
に設けるものであり、容量値は液晶表示装置の容量によ
り個々に設定される。中小容量の液晶表示装置の場合、
Ｃ＝０．０１〜１０μＦ程度を選択する。A reference numeral 321 (external capacitor C) is connected to 209 (external output terminal). The purpose of the 321 (external capacitor C) is to increase the power of the liquid crystal display device to the
It is provided to supplement the electric power when the capacity of 0 (V / F circuit) is exceeded, and the capacitance value is individually set by the capacitance of the liquid crystal display device. For small and medium capacity LCDs,
C = about 0.01 to 10 μF is selected.
【００１６】前記１０３（コンパレータ回路）は、図２
にコンパレート回路の第一の実施例を示す。図２におい
て、前記１０（ＶＤＤ）と１５（Ｖ５）間に抵抗素子３
１１（ｒ１），３１２（ｒ２），３１３（ｒ３），３１
４（ｒ４），３１５（ｒ５）を設け分圧し、３１（Ｖ
１’），３２（Ｖ２’），３３（Ｖ３’），３４（Ｖ
４’）の各電圧値を得る。ここで、抵抗素子ｒ１，ｒ
２，ｒ３，ｒ４，ｒ５は、前記抵抗素子Ｒ，Ｒ’と整合
をとるために抵抗素子Ｒ，Ｒ’と同一構造の抵抗素子と
する。The 103 (comparator circuit) is shown in FIG.
The first embodiment of the comparator circuit is shown in FIG. In FIG. 2, the resistance element 3 is provided between the 10 (VDD) and 15 (V5).
11 (r1), 312 (r2), 313 (r3), 31
4 (r4) and 315 (r5) are provided and the voltage is divided to 31 (V
1 '), 32 (V2'), 33 (V3 '), 34 (V
4 ') Each voltage value is obtained. Here, the resistance elements r1 and r
2, r3, r4, and r5 are resistance elements having the same structure as the resistance elements R and R'for matching with the resistance elements R and R '.
【００１７】前記Ｖ１’，Ｖ２’，Ｖ３’，Ｖ４’電位
は各々前記２１（Ｖ１），２２（Ｖ２），２３（Ｖ
３），２４（Ｖ４）電位とコンパレートするため、各々
にコンパレート回路を設け、Ｖ１とＶ１’，Ｖ２とＶ
２’，Ｖ３とＶ３’，Ｖ４とＶ４’を比較し、（Ｖ１＞
Ｖ１’）＊（Ｖ２＞Ｖ２’）＊（Ｖ３＞Ｖ３’）＊（Ｖ
４＞Ｖ４’）となったとき論理が真となるよう、各コン
パレート回路の出力を１１２（４入力ＡＮＤ回路）の各
入力端子へ接続する。The V1 ', V2', V3 'and V4' potentials are 21 (V1), 22 (V2) and 23 (V, respectively).
3) and 24 (V4) potentials, a comparator circuit is provided for each of them, and V1 and V1 ′, V2 and V are provided.
2 ', V3 and V3', V4 and V4 'are compared, and (V1>
V1 ') * (V2>V2') * (V3> V3 ') * (V
The output of each comparator circuit is connected to each input terminal of 112 (four-input AND circuit) so that the logic becomes true when 4> V4 ′).
【００１８】ここで、前記各抵抗素子の抵抗値は、製造
バラツキに影響されずＶ１≧Ｖ１’，Ｖ２≧Ｖ２’，Ｖ
３≧Ｖ３’，Ｖ４≧Ｖ４’の関係が保てるよう設定する
必要がある。例えば図１においてＲ＝Ｒ’とした場合、
ｒ１＜Ｒ，ｒ２＝ｒ３＝ｒ４＝Ｒ，ｒ５＞Ｒ，ｒ１＋ｒ
５＝２・Ｒと設定すればよい。Here, the resistance value of each of the resistance elements is not affected by manufacturing variations, and V1 ≧ V1 ′, V2 ≧ V2 ′, V
It is necessary to set so that the relationship of 3 ≧ V3 ′ and V4 ≧ V4 ′ can be maintained. For example, when R = R 'in FIG.
r1 <R, r2 = r3 = r4 = R, r5> R, r1 + r
It is sufficient to set 5 = 2 · R.
【００１９】ｒ１とＲの抵抗値の差は製造バラツキを考
慮したものであるが、同一チップ上に同一構造で形成す
る抵抗素子であれば、各抵抗値の整合はとりやすく、必
要以上にｒ１とＲの差を持たせる必要はない。The difference between the resistance values of r1 and R is due to manufacturing variations. However, if the resistance elements are formed on the same chip with the same structure, it is easy to match the resistance values, and r1 is more than necessary. It is not necessary to have a difference between R and R.
【００２０】ｒ１＜Ｒの抵抗値の差によるＶ１，Ｖ２，
Ｖ３，Ｖ４のコンパレート回路による判定レベルへの影
響を考えた場合、Ｖ１，Ｖ２，Ｖ３，Ｖ４の各電圧値は
１００％立ち上がる必要はなく、Ｖ１，Ｖ２，Ｖ３，Ｖ
４電位の順位がほぼ保たれていれば液晶表示装置は誤動
作表示は起こさないため、Ｖ１，Ｖ２，Ｖ３，Ｖ４の電
位は最終値の９０％程度で十分である。よって、ｒ１＝
０．９・Ｒ程度に設定できる。V1, V2 due to the difference in the resistance value of r1 <R
Considering the influence of the comparator circuit of V3 and V4 on the judgment level, it is not necessary for each voltage value of V1, V2, V3 and V4 to rise 100%, and V1, V2, V3 and V4
If the order of the four potentials is substantially maintained, the liquid crystal display device does not cause malfunction display, and therefore the potentials of V1, V2, V3, and V4 may be about 90% of the final value. Therefore, r1 =
It can be set to about 0.9 · R.
【００２１】次に、図１において１０４（ＣＰＵ）より
２０１（外部データバス）を介して転送された表示ＯＮ
コマンドは１０５（ＣＰＵインタフェース）を介し、内
部データバスを介して１０６（デコーダ）により２０３
（表示ＯＮコマンド信号）を発生する。該２０３（表示
ＯＮコマンド信号）と、前記１０３（コンパレート回
路）により生成された出力２０４とを、１０７（２入力
ＡＮＤ回路）により論理積をとる。液晶電源回路ＯＮコ
マンド実施後、２１（Ｖ１），２２（Ｖ２），２３（Ｖ
３），２４（Ｖ４）電位レベルが１０３（コンパレート
回路）により真となったとき、２０３（表示ＯＮコマン
ド信号）との論理積により、１０７（ＡＮＤ回路）より
２０５（表示ＯＮ信号レベル）が１０８（電圧セレクト
回路）に送られる。Next, in FIG. 1, the display ON is transferred from 104 (CPU) via 201 (external data bus).
Commands are sent via 105 (CPU interface) and via internal data bus by 106 (decoder).
(Display ON command signal) is generated. The 203 (display ON command signal) and the output 204 generated by the 103 (comparator circuit) are logically ANDed by 107 (2-input AND circuit). After executing the liquid crystal power supply circuit ON command, 21 (V1), 22 (V2), 23 (V
3), When the potential level of 24 (V4) becomes true by 103 (comparator circuit), 205 (display ON signal level) is output from 107 (AND circuit) by the logical product with 203 (display ON command signal). 108 (voltage select circuit).
【００２２】前記１０８（電圧セレクト回路）は、前記
各電圧値１０（ＶＤＤ），２１（Ｖ１），２２（Ｖ
２），２３（Ｖ３），２４（Ｖ４），１５（Ｖ５）を２
０６（表示クロック信号）に同期して、また表示データ
の有無によって各電圧レベルを１０９（出力ドライバ回
路）に選択的に供給する。加えて、１０８（電圧セレク
ト回路）においては、液晶電源ＯＮコマンド実行時に２
０５（表示ＯＮ信号）が入力されるまでの期間、出力ド
ライバ回路への各供給電位は１０（ＶＤＤ）レベルと
し、液晶表示装置が誤表示しないよう各電位を固定して
いる。２０５（表示ＯＮ信号）が入力されると同時に１
０９（出力ドライバ回路）へ所定の電位を供給し、１１
４（液晶表示装置）の動作が可能となる。The 108 (voltage select circuit) has the voltage values 10 (VDD), 21 (V1) and 22 (V).
2), 23 (V3), 24 (V4), 15 (V5) 2
Each voltage level is selectively supplied to 109 (output driver circuit) in synchronization with 06 (display clock signal) and depending on the presence or absence of display data. In addition, in 108 (voltage select circuit), when the liquid crystal power ON command is executed, 2
Until the input of 05 (display ON signal), each potential supplied to the output driver circuit is set to 10 (VDD) level, and each potential is fixed so that the liquid crystal display device does not erroneously display. 1 when 205 (display ON signal) is input
09 (output driver circuit) is supplied with a predetermined potential,
4 (liquid crystal display device) can be operated.
【００２３】以上のような第一の実施例では、Ｖ１，Ｖ
２，Ｖ３，Ｖ４電位の各々のＶ／Ｆ回路出力部にコンパ
レート回路を設けたが、クリティカルな電位が設計段階
で明確になっていれば、Ｖ１，Ｖ２，Ｖ３，Ｖ４電位す
べてにコンパレート回路を設ける必要はなく、クリティ
カルな電位のＶ／Ｆ回路出力に一カ所のみ設けても同様
の効果を得られ、チップサイズの小型化になる。この場
合、コンパレート回路部の抵抗素子ｒ１，ｒ２，ｒ３，
ｒ４，ｒ５は第一の実施例と同一である。In the first embodiment as described above, V1, V
Although a comparator circuit was provided at each V / F circuit output section of 2, V3 and V4 potentials, if the critical potential was clarified at the design stage, it would be compared to all V1, V2, V3 and V4 potentials. It is not necessary to provide a circuit, and the same effect can be obtained even if the V / F circuit output of the critical potential is provided at only one place, and the chip size can be reduced. In this case, the resistance elements r1, r2, r3 of the comparator circuit section
r4 and r5 are the same as in the first embodiment.
【００２４】また、図１におけるコンパレート回路の第
二の実施例として図４を示す。FIG. 4 shows a second embodiment of the comparator circuit in FIG.
【００２５】コンパレート回路の第一の実施例では、Ｖ
１，Ｖ２，Ｖ３，Ｖ４が各々設定の電圧まで達すること
に着眼点を置いて回路を構成したが、図４に示す第二の
実施例においては、液晶電源回路により発生した各電位
Ｖ１，Ｖ２，Ｖ３，Ｖ４間で比較し、Ｖ１＞Ｖ２＞Ｖ３
＞Ｖ４の関係が成り立つ場合に表示可能状態としてい
る。In the first embodiment of the comparator circuit, V
1, V2, V3, V4 has been constructed by focusing on the fact that each voltage reaches the set voltage. In the second embodiment shown in FIG. 4, the potentials V1, V2 generated by the liquid crystal power supply circuit are set. , V3 and V4 are compared, V1>V2> V3
When the relationship of> V4 is established, it is in a displayable state.
【００２６】図４にコンパレート回路の第二の実施例を
示す。図４において、１つの１１１（コンパレート回
路）には基準電位を２１（Ｖ１）、入力電位を２２（Ｖ
２）とし、Ｖ２＞Ｖ１の関係が成り立つ場合Ｈレベルを
出力、１つのコンパレート回路には基準電位を２２（Ｖ
２）、入力電位を２３（Ｖ３）とし、Ｖ３＞Ｖ２の場合
Ｈレベルを出力、１つのコンパレート回路には基準電位
を２３（Ｖ３）、入力電位を２４（Ｖ４）とし、Ｖ４＞
Ｖ３の場合Ｈレベルを出力させ、（Ｖ１＞Ｖ２）＊（Ｖ
２＞Ｖ３）＊（Ｖ３＞Ｖ４）となったとき論理が真とな
るよう、各コンパレート回路の出力を１１３（３入力Ａ
ＮＤ回路）の各入力端子へ接続する。FIG. 4 shows a second embodiment of the comparator circuit. In FIG. 4, one 111 (comparator circuit) has a reference potential of 21 (V1) and an input potential of 22 (V).
2), the H level is output when the relationship of V2> V1 is established, and the reference potential is 22 (V
2), the input potential is set to 23 (V3), the H level is output when V3> V2, the reference potential is set to 23 (V3) and the input potential is set to 24 (V4) for one comparator circuit, and V4>
In case of V3, H level is output and (V1> V2) * (V
The output of each comparator circuit is set to 113 (3 inputs A) so that the logic becomes true when 2> V3) * (V3> V4).
ND circuit) to each input terminal.
【００２７】１０３（コンパレート回路ブロック）以外
の接続・動作は、コンパレート回路の第一の実施例と同
一である。The connection and operation other than 103 (comparator circuit block) are the same as those in the first embodiment of the comparator circuit.
【００２８】コンパレート回路の第二の実施例では、Ｖ
１＞Ｖ２＞Ｖ３＞Ｖ４の関係が成り立つ場合、表示誤動
作は起きにくいことに、着眼点を置き回路を構成してい
る。In a second embodiment of the comparator circuit, V
When the relationship of 1>V2>V3> V4 is established, the display malfunction is less likely to occur, and the circuit is configured with a focus on it.
【００２９】この場合、各Ｖ／Ｆ出力電圧が設定電圧Ｖ
１，Ｖ２，Ｖ３，Ｖ４に達しない状態で表示可能状態と
なるが、実際には表示誤動作には至らないため問題とは
ならない。In this case, each V / F output voltage is equal to the set voltage V
The display becomes possible without reaching 1, V2, V3, V4, but this does not cause a problem because a display malfunction does not actually occur.
【００３０】[0030]
【発明の効果】以上説明したようにこの発明によれば、
液晶駆動のための複数の電位間に接続されたコンデンサ
Ｃの容量値によらず、表示ＯＮコマンド実行後最短時間
で液晶表示装置が表示可能状態となる。また、同一チッ
プ上でコンパレート回路を形成するため、製造バラツキ
や環境の変化にもにほとんど影響を受けず確実に動作
し、表示誤動作を解消できる。As described above, according to the present invention,
Regardless of the capacitance value of the capacitor C connected between the plurality of potentials for driving the liquid crystal, the liquid crystal display device becomes ready for display in the shortest time after execution of the display ON command. Further, since the comparator circuit is formed on the same chip, it can operate reliably without being affected by manufacturing variations and environmental changes, and display malfunctions can be eliminated.
【００３１】ＣＰＵとのインタフェースにおいては、Ｃ
ＰＵ側でのコマンド出力待ち状態による無駄な時間をな
くし、連続してコマンドを転送できる効果を有する。In the interface with the CPU, C
This has the effect of eliminating wasted time due to the command output waiting state on the PU side and being able to transfer commands continuously.
【図１】本発明の一実施例であるＬＣＤドライバＩＣの
液晶電源回路と表示制御回路の回路図。FIG. 1 is a circuit diagram of a liquid crystal power supply circuit and a display control circuit of an LCD driver IC that is an embodiment of the present invention.
【図２】コンパレート回路の第一の実施例を示す回路
図。FIG. 2 is a circuit diagram showing a first embodiment of a comparator circuit.
【図３】コンパレート回路の第一の実施例での液晶電源
回路オン後のＶ１，Ｖ２，Ｖ３，Ｖ４電位推移図。FIG. 3 is a potential transition diagram of V1, V2, V3, and V4 after the liquid crystal power supply circuit is turned on in the first embodiment of the comparator circuit.
【図４】コンパレート回路の第二の実施例を示す回路
図。FIG. 4 is a circuit diagram showing a second embodiment of a comparator circuit.
【図５】コンパレート回路の第二の実施例での液晶電源
回路オン後のＶ１，Ｖ２，Ｖ３，Ｖ４電位推移図。FIG. 5 is a potential transition diagram of V1, V2, V3, and V4 after the liquid crystal power supply circuit is turned on in the second embodiment of the comparator circuit.
【図６】従来の液晶電源回路の回路図。FIG. 6 is a circuit diagram of a conventional liquid crystal power supply circuit.
【図７】液晶電源回路オン後のＶ１，Ｖ２，Ｖ３，Ｖ４
電位推移図。FIG. 7 shows V1, V2, V3 and V4 after the liquid crystal power supply circuit is turned on.
Potential transition diagram.
１０はＶＤＤ（グランド）、１１は分圧電位Ｖ１、１２
は分圧電位Ｖ２、１３は分圧電位Ｖ３、１４は分圧電位
Ｖ４、１５はＶ５（液晶電源電圧）、２１はＶ／Ｆ回路
出力電位Ｖ１、２２はＶ／Ｆ回路出力電位Ｖ２、２３は
Ｖ／Ｆ回路出力電位Ｖ３、２４はＶ／Ｆ回路出力電位Ｖ
４、３１はコンパレータ基準電位Ｖ１、３２はコンパレ
ータ基準電位Ｖ２、３３はコンパレータ基準電位Ｖ３、
３４はコンパレータ基準電位Ｖ４、１０１は分圧回路、
１０２はＶ／Ｆ回路ブロック、１０３はコンパレート回
路ブロック、１０４はＣＰＵ、１０５はＣＰＵインタフ
ェース、１０６はコマンドデコーダ、１０７は２入力Ａ
ＮＤ、１０８は電圧セレクト回路ブロック、１０９は出
力ドライバ回路ブロック、１１０はＶ／Ｆ回路、１１１
はコンパレート回路、１１２は４入力ＡＮＤ、１１３は
３入力ＡＮＤ、１１４は液晶表示装置、１１５は基準電
圧回路、２０１は外部データバス、２０２は内部データ
バス、２０３は表示ＯＮコマンド信号、２０４はコンパ
レート回路出力信号、２０５は表示ＯＮ／ＯＦＦ信号、
２０６は表示タイミング用クロック信号、２０７は出力
ドライバ供給電位、２０８は液晶表示駆動電圧、２０９
は外部出力端子、３０１は分割抵抗Ｒ、３０２は分割抵
抗Ｒ’、３１１は分割抵抗ｒ１、３１２は分割抵抗ｒ
２、３１３は分割抵抗ｒ３、３１４は分割抵抗ｒ４、３
１５は分割抵抗ｒ５、３２１は外付けコンデンサＣ。10 is VDD (ground), 11 is divided potential V1, 12
Is a divided potential V2, 13 is a divided potential V3, 14 is a divided potential V4, 15 is V5 (liquid crystal power supply voltage), 21 is a V / F circuit output potential V1, 22 is a V / F circuit output potential V2, 23 Is V / F circuit output potential V3, 24 is V / F circuit output potential V
4, 31 are comparator reference potentials V1, 32 are comparator reference potentials V2, 33 are comparator reference potentials V3,
34 is a comparator reference potential V4, 101 is a voltage dividing circuit,
102 is a V / F circuit block, 103 is a comparator circuit block, 104 is a CPU, 105 is a CPU interface, 106 is a command decoder, and 107 is a 2-input A.
ND, 108 is a voltage select circuit block, 109 is an output driver circuit block, 110 is a V / F circuit, 111
Is a comparator circuit, 112 is a 4-input AND, 113 is a 3-input AND, 114 is a liquid crystal display device, 115 is a reference voltage circuit, 201 is an external data bus, 202 is an internal data bus, 203 is a display ON command signal, and 204 is Comparator circuit output signal, 205 is a display ON / OFF signal,
Reference numeral 206 is a display timing clock signal, 207 is an output driver supply potential, 208 is a liquid crystal display drive voltage, 209
Is an external output terminal, 301 is a dividing resistor R, 302 is a dividing resistor R ', 311 is a dividing resistor r1, 312 is a dividing resistor r.
2, 313 are division resistors r3, 314 are division resistors r4, 3
Reference numeral 15 is a dividing resistor r5, and 321 is an external capacitor C.
Claims (3)
路において、前記液晶表示装置に複数の電位を供給する
電源電圧発生回路を有し、 前記複数の電位を検出する検出回路と、前記検出回路の
出力と前記液晶表示装置にデータを表示するのを許可す
る表示許可信号との論理をとる論理回路とを備え、前記
論理回路の出力により前記液晶表示装置への電位の供給
が制御されることを特徴とする表示制御回路。1. A display control circuit for displaying a liquid crystal display device, comprising a power supply voltage generation circuit for supplying a plurality of potentials to the liquid crystal display device, a detection circuit for detecting the plurality of potentials, and the detection circuit. A logic circuit that takes the logic of an output of the circuit and a display permission signal that permits display of data on the liquid crystal display device is provided, and supply of a potential to the liquid crystal display device is controlled by the output of the logic circuit. A display control circuit characterized by the above.
位とを比較する比較回路を有することを特徴とする請求
項１記載の表示制御回路。2. The display control circuit according to claim 1, wherein the detection circuit has a comparison circuit that compares a reference voltage with the plurality of potentials.
位を比較する比較回路を有することを特徴とする請求項
１記載の表示制御回路。3. The display control circuit according to claim 1, wherein the detection circuit has a comparison circuit for comparing the potentials of the plurality of potentials.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7425795A JPH08272337A (en) | 1995-03-30 | 1995-03-30 | Display control circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7425795A JPH08272337A (en) | 1995-03-30 | 1995-03-30 | Display control circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08272337A true JPH08272337A (en) | 1996-10-18 |
Family
ID=13541923
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7425795A Pending JPH08272337A (en) | 1995-03-30 | 1995-03-30 | Display control circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08272337A (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001166726A (en) * | 1999-12-10 | 2001-06-22 | Sharp Corp | Display device and driver to be used for the device |
| JP2002032053A (en) * | 2000-07-18 | 2002-01-31 | Fujitsu Ltd | Data driver and display device using the same |
| WO2004047068A1 (en) * | 2002-11-21 | 2004-06-03 | Toshiba Matsushita Display Technology Co., Ltd. | Voltage generator circuit |
| KR100480621B1 (en) * | 2002-10-04 | 2005-03-31 | 삼성전자주식회사 | Circuit and method for reducing number of driving voltage stabilization capacitors used in STN LCD driver |
-
1995
- 1995-03-30 JP JP7425795A patent/JPH08272337A/en active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001166726A (en) * | 1999-12-10 | 2001-06-22 | Sharp Corp | Display device and driver to be used for the device |
| JP2002032053A (en) * | 2000-07-18 | 2002-01-31 | Fujitsu Ltd | Data driver and display device using the same |
| KR100480621B1 (en) * | 2002-10-04 | 2005-03-31 | 삼성전자주식회사 | Circuit and method for reducing number of driving voltage stabilization capacitors used in STN LCD driver |
| WO2004047068A1 (en) * | 2002-11-21 | 2004-06-03 | Toshiba Matsushita Display Technology Co., Ltd. | Voltage generator circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7825919B2 (en) | Source voltage removal detection circuit and display device including the same | |
| US6483889B2 (en) | Shift register circuit | |
| US5861861A (en) | Microcontroller chip with integrated LCD control module and switched capacitor driver circuit | |
| JP6916951B2 (en) | Display driver chip and liquid crystal display device | |
| US8923473B2 (en) | Signal processing circuit, driver circuit, and display device | |
| KR20130131332A (en) | Gate driving circuit and method, and liquid crystal display | |
| JP6730835B2 (en) | Overcurrent detection circuit | |
| US8754838B2 (en) | Discharge circuit and display device with the same | |
| KR20090071024A (en) | Lcd driver ic and method for operating the same | |
| US10504478B2 (en) | Semiconductor device having shifted operation voltages in different modes and electronic apparatus thereof | |
| US6339413B1 (en) | Microcontroller with internal clock for liquid crystal display | |
| EP0852786B1 (en) | Lcd control by updating data stored in a ram | |
| JPH08272337A (en) | Display control circuit | |
| US20080100233A1 (en) | Apparatus Comprising a Charge Pump and Lcd Driver Comprising Such an Apparatus | |
| US5870409A (en) | Method and apparatus for testing a relatively slow speed component of an intergrated circuit having mixed slow speed and high speed components | |
| US8139057B2 (en) | Supply voltage removal detecting circuit, display device and method for removing latent image | |
| KR101008005B1 (en) | Display | |
| US20130111231A1 (en) | Control circuit for power supply of memory | |
| JP2002215099A (en) | Liquid crystal display device | |
| CN211181608U (en) | Power supply time sequence control circuit and display device | |
| US20060181498A1 (en) | Display device | |
| KR100421486B1 (en) | Gate high voltage generation apparatus | |
| JPS5924464B2 (en) | electronic display device | |
| CN110890048B (en) | Gamma voltage generation circuit and display device | |
| JP4903398B2 (en) | Power supply voltage removal sensing circuit and display device |