JPH08266046A - 可変インダクタンス制御スイッチング電源 - Google Patents
可変インダクタンス制御スイッチング電源Info
- Publication number
- JPH08266046A JPH08266046A JP7067889A JP6788995A JPH08266046A JP H08266046 A JPH08266046 A JP H08266046A JP 7067889 A JP7067889 A JP 7067889A JP 6788995 A JP6788995 A JP 6788995A JP H08266046 A JPH08266046 A JP H08266046A
- Authority
- JP
- Japan
- Prior art keywords
- switching
- inductance
- voltage
- transformer
- variable inductance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Dc-Dc Converters (AREA)
- Inverter Devices (AREA)
Abstract
(57)【要約】
【目的】スイッチング時の損失を低減させることによ
り、スイッチング周波数を高くしてスイッチング電源の
小型化を実現する。 【構成】スイッチング電源のトランスT1に直列に可変
インダクタンスL0を接続するとともに、1対のスイッ
チング素子SW1,SW2にそれぞれ並列にダイオードD
1,D2を設け、さらにスイッチング素子SW2に並列に
コンデンサC0を設ける。発振器11は、一定周期の固
定パルス幅のパルスを交互にスイッチング素子SW1,
SW2に印加する。トランスT1の2次側の整流・平滑回
路(D3,D4,L2,C3)からの出力電圧は出力電圧検
知比較回路57により検知され基準電圧と比較される。
この検知比較回路57の出力に応じて制御部13が可変
インダクタンスL0のインダクタンス値を可変制御す
る。 【効果】スイッチング周波数の高周波化、回路部品の小
型化、ノイズの低減を図れる。
り、スイッチング周波数を高くしてスイッチング電源の
小型化を実現する。 【構成】スイッチング電源のトランスT1に直列に可変
インダクタンスL0を接続するとともに、1対のスイッ
チング素子SW1,SW2にそれぞれ並列にダイオードD
1,D2を設け、さらにスイッチング素子SW2に並列に
コンデンサC0を設ける。発振器11は、一定周期の固
定パルス幅のパルスを交互にスイッチング素子SW1,
SW2に印加する。トランスT1の2次側の整流・平滑回
路(D3,D4,L2,C3)からの出力電圧は出力電圧検
知比較回路57により検知され基準電圧と比較される。
この検知比較回路57の出力に応じて制御部13が可変
インダクタンスL0のインダクタンス値を可変制御す
る。 【効果】スイッチング周波数の高周波化、回路部品の小
型化、ノイズの低減を図れる。
Description
【0001】
【産業上の利用分野】本発明は、スイッチング電源に係
り、特に、スイッチング時(電圧の立下り、立上り、電
流の立上り、立下り)に発生する損失と整流ダイオード
のOFF時の逆回復時間内で発生する損失を減少し、効
率向上を図ることができるスイッチング電源に関する。
り、特に、スイッチング時(電圧の立下り、立上り、電
流の立上り、立下り)に発生する損失と整流ダイオード
のOFF時の逆回復時間内で発生する損失を減少し、効
率向上を図ることができるスイッチング電源に関する。
【0002】
【従来の技術】従来のスイッチング電源の一例として、
ハーフブリッジ回路について簡単に図5、図6より説明
する。
ハーフブリッジ回路について簡単に図5、図6より説明
する。
【0003】図5は、従来のハーフブリッジ回路の構成
を示す。この動作原理は、パルス幅変調(PWM)制御
分51によりa,b信号(a,b、交互に信号発生)を
発生し、SW1,SW2をON/OFFさせ、直流入力電
源EINの電圧を交互にコンデンサC2,C1を介してトラ
ンスT1の1次巻線へ印加する。これにより、SW1ON
時、トランスT1に正方向の電圧(1/2)EINを発生
させ1次巻線に電流I1を流し、2次巻線に接続された
2次側ダイオードD3にI3の電流を流す。また、SW2
がONの時は、トランスT1に負方向の電圧−(1/
2)EINを発生させ、2次巻線に接続された2次側ダイ
オードD4にI4の電流を流す。ダイオードD3,D4から
の出力電圧V2は、インダクタンスL2およびコンデンサ
C3により平滑され、負荷55に対する出力電圧EOUTと
なる。この出力電圧EOUTを出力電圧検知比較回路57
で検知し基準電圧と比較して、その結果をPWM制御部
51にフィードバックし、出力電圧EOUTを一定値にさ
せるよう、信号a,bのパルス幅をコントロールする。
を示す。この動作原理は、パルス幅変調(PWM)制御
分51によりa,b信号(a,b、交互に信号発生)を
発生し、SW1,SW2をON/OFFさせ、直流入力電
源EINの電圧を交互にコンデンサC2,C1を介してトラ
ンスT1の1次巻線へ印加する。これにより、SW1ON
時、トランスT1に正方向の電圧(1/2)EINを発生
させ1次巻線に電流I1を流し、2次巻線に接続された
2次側ダイオードD3にI3の電流を流す。また、SW2
がONの時は、トランスT1に負方向の電圧−(1/
2)EINを発生させ、2次巻線に接続された2次側ダイ
オードD4にI4の電流を流す。ダイオードD3,D4から
の出力電圧V2は、インダクタンスL2およびコンデンサ
C3により平滑され、負荷55に対する出力電圧EOUTと
なる。この出力電圧EOUTを出力電圧検知比較回路57
で検知し基準電圧と比較して、その結果をPWM制御部
51にフィードバックし、出力電圧EOUTを一定値にさ
せるよう、信号a,bのパルス幅をコントロールする。
【0004】出力電圧EOUTは、
【0005】
【数1】
【0006】となる。ここに、NはトランスT1の1次
巻数n1,2次巻数(片方)n2とした場合のn2/n1に
相当する。また、t0〜t2は図6に示したタイミング図
の各時点を示す。
巻数n1,2次巻数(片方)n2とした場合のn2/n1に
相当する。また、t0〜t2は図6に示したタイミング図
の各時点を示す。
【0007】このような従来の方式ではスイッチ素子
(SW1,SW2)やダイオードD3,D4は理想素子では
ないため、スイッチングする時(t0,t1,t2…各時
点)に立上り、立下り時間を発生する。このため損失が
生じる。例えば、t0時点において、図7(a)に示す
ように、trの立上り時間を要する。この時間による、
SW1による電力損失P1は、図7(b)より、
(SW1,SW2)やダイオードD3,D4は理想素子では
ないため、スイッチングする時(t0,t1,t2…各時
点)に立上り、立下り時間を発生する。このため損失が
生じる。例えば、t0時点において、図7(a)に示す
ように、trの立上り時間を要する。この時間による、
SW1による電力損失P1は、図7(b)より、
【0008】
【数2】
【0009】となる。ここに、Vsは、EIN−V1であ
る。
る。
【0010】同様にt1時点でのSW1の電力損失P2も
【0011】
【数3】
【0012】となる。
【0013】また、2次側のダイオードD3,D4におい
てもダイオードがOFFする時、例えばt0時点では、
D4がOFFとなりこのダイオードの逆回復時間のた
め、図7に示すように、ダイオードD4のスイッチング
時点の損失PDは、
てもダイオードがOFFする時、例えばt0時点では、
D4がOFFとなりこのダイオードの逆回復時間のた
め、図7に示すように、ダイオードD4のスイッチング
時点の損失PDは、
【0014】
【数4】
【0015】となる。
【0016】
【発明が解決しようとする課題】以上の説明から分かる
ように、スイッチング電源においては、スイッチング時
点の損失発生が、スイッチング周波数fを高くして小型
化するのに障害となっていた。
ように、スイッチング電源においては、スイッチング時
点の損失発生が、スイッチング周波数fを高くして小型
化するのに障害となっていた。
【0017】そのため、この障害をなくすため一般に電
流共振、電圧共振方式のスイッチング電源が研究され、
一部には実用化されている。
流共振、電圧共振方式のスイッチング電源が研究され、
一部には実用化されている。
【0018】しかしながら、この電流共振、電圧共振方
式においても問題点がある。すなわち、電流共振の場
合、電流のピークが大きくスイッチの導通損を増加させ
る。また、電圧共振の場合、とくに重負荷のときに電圧
ピークが増大するため高耐圧のトランジスタスイッチが
必要となる。スイッチのオン抵抗は耐圧の2.5乗に比
例するといわれており、結局、導通時の損失増加とな
る。
式においても問題点がある。すなわち、電流共振の場
合、電流のピークが大きくスイッチの導通損を増加させ
る。また、電圧共振の場合、とくに重負荷のときに電圧
ピークが増大するため高耐圧のトランジスタスイッチが
必要となる。スイッチのオン抵抗は耐圧の2.5乗に比
例するといわれており、結局、導通時の損失増加とな
る。
【0019】本発明の目的は、スイッチング時の損失を
低減させることにより、スイッチング周波数を高くして
スイッチング電源の小型化を実現することにある。
低減させることにより、スイッチング周波数を高くして
スイッチング電源の小型化を実現することにある。
【0020】
【課題を解決するための手段】上記目的を達成するため
に、本発明による可変インダクタンス制御スイッチング
電源は、直流入力電圧を発生する入力電圧源と、該入力
電圧源の直流入力電圧を両端に受ける、直列接続された
第1および第2のコンデンサと、該直列接続された第1
および第2のコンデンサの両端間に直列接続された第1
および第2のスイッチング素子と、該第1および第2の
スイッチング素子を一定周期の固定パルス幅で交互に導
通させる発振手段と、該第1および第2のスイッチング
素子の接続点と前記第1および第2のコンデンサの接続
点との間に1次巻線が接続されたトランスと、該トラン
スの1次巻線と前記第1および第2のスイッチング素子
の接続点との間に挿入された可変インダクタンスと、前
記第1および第2のスイッチング素子にそれぞれ並列に
接続された第1および第2のダイオードと、前記第2の
スイッチング素子に並列に接続された第3のコンデンサ
と、前記トランスの2次巻線に接続された整流手段と、
該整流手段に接続され、負荷への出力電圧を発生する平
滑回路と、該出力電圧を検知し、基準電圧と比較する検
知比較手段と、該比較手段の出力に応じて前記可変制御
インダクタンスを制御する制御手段と、を備えたもので
ある。
に、本発明による可変インダクタンス制御スイッチング
電源は、直流入力電圧を発生する入力電圧源と、該入力
電圧源の直流入力電圧を両端に受ける、直列接続された
第1および第2のコンデンサと、該直列接続された第1
および第2のコンデンサの両端間に直列接続された第1
および第2のスイッチング素子と、該第1および第2の
スイッチング素子を一定周期の固定パルス幅で交互に導
通させる発振手段と、該第1および第2のスイッチング
素子の接続点と前記第1および第2のコンデンサの接続
点との間に1次巻線が接続されたトランスと、該トラン
スの1次巻線と前記第1および第2のスイッチング素子
の接続点との間に挿入された可変インダクタンスと、前
記第1および第2のスイッチング素子にそれぞれ並列に
接続された第1および第2のダイオードと、前記第2の
スイッチング素子に並列に接続された第3のコンデンサ
と、前記トランスの2次巻線に接続された整流手段と、
該整流手段に接続され、負荷への出力電圧を発生する平
滑回路と、該出力電圧を検知し、基準電圧と比較する検
知比較手段と、該比較手段の出力に応じて前記可変制御
インダクタンスを制御する制御手段と、を備えたもので
ある。
【0021】このスイッチング電源において、前記制御
手段は、好ましくは、インダクタンス値が、前記直流入
力電圧に比例しかつ前記平滑回路から前記負荷への出力
電流に反比例するよう前記可変インダクタンス制御を制
御する。
手段は、好ましくは、インダクタンス値が、前記直流入
力電圧に比例しかつ前記平滑回路から前記負荷への出力
電流に反比例するよう前記可変インダクタンス制御を制
御する。
【0022】前記平滑回路は、例えば、インダクタンス
とコンデンサとにより構成される。
とコンデンサとにより構成される。
【0023】前記可変インダクタンスは、例えば、直交
磁心を利用した素子である。
磁心を利用した素子である。
【0024】
【作用】本発明では、スイッチング電源のトランスの1
次巻線に対して直列にインダクタンス(L0)を挿入す
るとともに、第1および第2スイッチング素子(S
W1,SW2)に対して並列に第1および第2のダイオー
ドを接続し、さらに第2のスイッチング素子に対して並
列にコンデンサ(C0)(第3のコンデンサ)を接続し
たので、スイッチングによる損失が低減される。スイッ
チング時点の損失はスイッチング周波数に比例して増加
するが、本発明はこの損失をほぼ0近くまで減少でき
る。したがって、スイッチング周波数を高くし、トラン
ス(T1)、コイル(L2)、コンデンサC1,C2,C3
を小型にすることが可能となる。
次巻線に対して直列にインダクタンス(L0)を挿入す
るとともに、第1および第2スイッチング素子(S
W1,SW2)に対して並列に第1および第2のダイオー
ドを接続し、さらに第2のスイッチング素子に対して並
列にコンデンサ(C0)(第3のコンデンサ)を接続し
たので、スイッチングによる損失が低減される。スイッ
チング時点の損失はスイッチング周波数に比例して増加
するが、本発明はこの損失をほぼ0近くまで減少でき
る。したがって、スイッチング周波数を高くし、トラン
ス(T1)、コイル(L2)、コンデンサC1,C2,C3
を小型にすることが可能となる。
【0025】上記インダクタンス(L0)およびコンデ
ンサ(C0)等の働きにより、スイッチング素子のOF
F時にも継続してトランスの1次側電流(I1)が流
れ、該1次側電流及び整流用の2次側ダイオードD3,
D4電流の変化が連続的であるため、電流変化に起因す
るノイズを減少させることができる。したがって、フィ
ルタ回路(図示せず)が簡単な構成で済む。
ンサ(C0)等の働きにより、スイッチング素子のOF
F時にも継続してトランスの1次側電流(I1)が流
れ、該1次側電流及び整流用の2次側ダイオードD3,
D4電流の変化が連続的であるため、電流変化に起因す
るノイズを減少させることができる。したがって、フィ
ルタ回路(図示せず)が簡単な構成で済む。
【0026】また、スイッチング素子(SW1,SW2)
を固定パルス幅でドライブしているため、急変負荷変動
等で両スイッチング素子が同時にONすることがなくな
る。
を固定パルス幅でドライブしているため、急変負荷変動
等で両スイッチング素子が同時にONすることがなくな
る。
【0027】さらにインダクタンスL0のインダクタン
ス値の下限値を設定する事により、入力電流の最大値を
おさえることが可能となる。
ス値の下限値を設定する事により、入力電流の最大値を
おさえることが可能となる。
【0028】
【実施例】以下、本発明の実施例について、詳細に説明
する。
する。
【0029】図1は、従来の方式(図5)に対し、その
PWM制御部51に代えて固定パルス幅出力の発振器1
1を用い、トランスT1と直列に可変インダクタンスL0
を挿入するとともに、このL0のインダクタンス値を設
定する制御部13を追加している。さらに、それぞれス
イッチ(例えばトランジスタ)SW1,SW2に並列にダ
イオードD1,D2を追加し、さらにダイオードD2に並
列にコンデンサC0を追加している。ダイオードD1,D
2の向きは、スイッチSW1,SW2の導通方向と逆向き
に接続される。他の構成は図5と同じである。
PWM制御部51に代えて固定パルス幅出力の発振器1
1を用い、トランスT1と直列に可変インダクタンスL0
を挿入するとともに、このL0のインダクタンス値を設
定する制御部13を追加している。さらに、それぞれス
イッチ(例えばトランジスタ)SW1,SW2に並列にダ
イオードD1,D2を追加し、さらにダイオードD2に並
列にコンデンサC0を追加している。ダイオードD1,D
2の向きは、スイッチSW1,SW2の導通方向と逆向き
に接続される。他の構成は図5と同じである。
【0030】なお、スイッチSW1,SW2に半導体素子
であるパワーMOSFET(例えば2SK659)を使
用すれば、その寄生ダイオードをダイオードD1,D2と
して代用することができる。また、この素子の出力容量
COSSをコンデンサC0として利用することができる。
であるパワーMOSFET(例えば2SK659)を使
用すれば、その寄生ダイオードをダイオードD1,D2と
して代用することができる。また、この素子の出力容量
COSSをコンデンサC0として利用することができる。
【0031】図9に、図1の出力電圧検知比較回路57
および制御部13の具体的な構成例を示す。出力電圧検
知比較回路57は、抵抗R1,R2,R3およびシャン
トレギュレータQ1からなる。制御部13は、トランジ
スタQ2,抵抗R0およびインダクタンスL0に対する
2次巻線からなる。抵抗R1,R2の接続点に現われる
出力電圧の検出電圧は、シャントレギュレータQ1の標
準電圧値と比較され、この比較出力がトランジスタQ2
に伝達され、出力電圧Eoutの値を一定にするようにイ
ンダクタンスL0の値が制御される。すなわち、出力電
圧Eoutが増加すると、Q1動作により電圧Eが減少
し、インダクタンスL0の値を増加させ、逆に、Eoutが
減少すると電圧Eが増加し、インダクタンスL0の値を
減少させ、このようにしてEoutを一定に維持する。
および制御部13の具体的な構成例を示す。出力電圧検
知比較回路57は、抵抗R1,R2,R3およびシャン
トレギュレータQ1からなる。制御部13は、トランジ
スタQ2,抵抗R0およびインダクタンスL0に対する
2次巻線からなる。抵抗R1,R2の接続点に現われる
出力電圧の検出電圧は、シャントレギュレータQ1の標
準電圧値と比較され、この比較出力がトランジスタQ2
に伝達され、出力電圧Eoutの値を一定にするようにイ
ンダクタンスL0の値が制御される。すなわち、出力電
圧Eoutが増加すると、Q1動作により電圧Eが減少
し、インダクタンスL0の値を増加させ、逆に、Eoutが
減少すると電圧Eが増加し、インダクタンスL0の値を
減少させ、このようにしてEoutを一定に維持する。
【0032】次に、この回路によりスイッチング損失が
低減される理由について、概説する。まず、スイッチS
W1のOFF時には、コンデンサC0に充電されている電
圧V1=EINによりOFF時間trの間、V1の電圧低下
が少ないため損失が低減される。trの期間はC0電圧低
下分が損失になる。
低減される理由について、概説する。まず、スイッチS
W1のOFF時には、コンデンサC0に充電されている電
圧V1=EINによりOFF時間trの間、V1の電圧低下
が少ないため損失が低減される。trの期間はC0電圧低
下分が損失になる。
【0033】スイッチSW2のON時には、L0の蓄積エ
ネルギーにより電流I1がD2→L0→T1の方向に流れて
いる時間帯であるため、V1=0である。したがって、
損失は発生しない。
ネルギーにより電流I1がD2→L0→T1の方向に流れて
いる時間帯であるため、V1=0である。したがって、
損失は発生しない。
【0034】スイッチSW2のOFF時には、コンデン
サC0電圧が0であるから、OFF時間trの間、V1の
電圧上昇(C0電圧)が少ないため、損失が低減され
る。
サC0電圧が0であるから、OFF時間trの間、V1の
電圧上昇(C0電圧)が少ないため、損失が低減され
る。
【0035】スイッチSW1のON時には、L0の蓄積エ
ネルギーにより電流I1がT1→L0→D1の方向に流れて
いる時間帯であるため、SW1の両端電圧は0V、すな
わち損失は発生しない。
ネルギーにより電流I1がT1→L0→D1の方向に流れて
いる時間帯であるため、SW1の両端電圧は0V、すな
わち損失は発生しない。
【0036】以上より、コンデンサC0はスイッチS
W1,SW2のOFF時にスイッチ両端電圧を小さくして
損失を低減させる機能を有する。また、インダクタンス
L0はスイッチSW1,SW2のON時に電流の流れをダ
イオードD1,D2の純方向に流し、スイッチ両端電圧を
0にし損失を発生させなくするとともに、出力電圧Eou
tの安定化を行なう可変インダクタンスの機能を有す
る。
W1,SW2のOFF時にスイッチ両端電圧を小さくして
損失を低減させる機能を有する。また、インダクタンス
L0はスイッチSW1,SW2のON時に電流の流れをダ
イオードD1,D2の純方向に流し、スイッチ両端電圧を
0にし損失を発生させなくするとともに、出力電圧Eou
tの安定化を行なう可変インダクタンスの機能を有す
る。
【0037】以下、図2のタイミング波形図を参照しな
がら、本回路の動作を説明する。
がら、本回路の動作を説明する。
【0038】a)t0〜t1間(この間の動作は従来の図
5と同じである。) a,b信号に基づいて、SW1がON、SW2はOFFの
状態であり、トランスT1の1次電圧VTは、 VT=(1/2)EIN となるから、2次側電圧V2は、 V2=N・VT=N・(1/2)EIN となる。
5と同じである。) a,b信号に基づいて、SW1がON、SW2はOFFの
状態であり、トランスT1の1次電圧VTは、 VT=(1/2)EIN となるから、2次側電圧V2は、 V2=N・VT=N・(1/2)EIN となる。
【0039】ダイオードD3を流れる電流の変化ΔI
3は、 ΔI3=((V2−EOUT)/L2)・t で増加する。したがって、トランスT1を流れる電流変
化ΔI1は、ΔI1=(1/N)ΔI3である。
3は、 ΔI3=((V2−EOUT)/L2)・t で増加する。したがって、トランスT1を流れる電流変
化ΔI1は、ΔI1=(1/N)ΔI3である。
【0040】b)t1〜t2間 t1時点でSW1がa信号によりOFFとなる(SW2は
OFFのままである)が、コンデンサC0にEINの電圧
が充電されている。よって、このC0の蓄積エネルギー
(−1/2)C0EIN 2によりC0から電力がトランスT1
に供給される。この供給は、C0の電圧V1がEINから
(1/2)EINになるまで続く。したがってI1は増
加、V1は減少(EIN→(1/2)EIN)を続ける。
OFFのままである)が、コンデンサC0にEINの電圧
が充電されている。よって、このC0の蓄積エネルギー
(−1/2)C0EIN 2によりC0から電力がトランスT1
に供給される。この供給は、C0の電圧V1がEINから
(1/2)EINになるまで続く。したがってI1は増
加、V1は減少(EIN→(1/2)EIN)を続ける。
【0041】t2時点は、V1=(1/2)EINの時点で
ある。I3は、V2>EOUTの間増加、V2<EOUTで減少
となる。
ある。I3は、V2>EOUTの間増加、V2<EOUTで減少
となる。
【0042】V2はt1時点でN・(1/2)EIN、t2
時点で0であるから、I2はt1〜t2間で増加から減少
にうつる。(増加から減少への変化点はV2=EOUT時
点) t1時点でスイッチSW1がON→OFFになる時のスイ
ッチング損失について考える。この時点から、V1電圧
は(I1/C)tの直線近似で減少していく。したがっ
て、SW1のスイッチング損失P1は、図8の関係より、
時点で0であるから、I2はt1〜t2間で増加から減少
にうつる。(増加から減少への変化点はV2=EOUT時
点) t1時点でスイッチSW1がON→OFFになる時のスイ
ッチング損失について考える。この時点から、V1電圧
は(I1/C)tの直線近似で減少していく。したがっ
て、SW1のスイッチング損失P1は、図8の関係より、
【0043】
【数5】
【0044】従来のスイッチング損失は、この式の右辺
の(tr/(t2−t1))がないもので表わされるか
ら、本実施例の回路構成によれば、従来のスイッチング
損失より(tr/(t2−t1))の比率分損失が少なく
なる(ここに、trはスイッチOFF時間である)。
の(tr/(t2−t1))がないもので表わされるか
ら、本実施例の回路構成によれば、従来のスイッチング
損失より(tr/(t2−t1))の比率分損失が少なく
なる(ここに、trはスイッチOFF時間である)。
【0045】c)t2〜t3間 この期間は、SW1,SW2ともOFF状態である。
【0046】t2時点ではV1=(1/2)EIN、すなわ
ちVT=0である。可変インダクタンスL0には、(1/
2)L0I1 2のエネルギーが蓄積されているから、この
エネルギーによりC0→L0→T1→C1,C2の方向に電
流が流れる。
ちVT=0である。可変インダクタンスL0には、(1/
2)L0I1 2のエネルギーが蓄積されているから、この
エネルギーによりC0→L0→T1→C1,C2の方向に電
流が流れる。
【0047】t3時点でV1=0となる。VT=0である
から、トランスT1はカレントトランスとして動作し、
I3=(1/N)I1の電流を流す。I2の電流変化ΔI2
は、 ΔI2=−(EOUT/L2)t で減少している。また、I4=I2−I3の電流が流れ
る。
から、トランスT1はカレントトランスとして動作し、
I3=(1/N)I1の電流を流す。I2の電流変化ΔI2
は、 ΔI2=−(EOUT/L2)t で減少している。また、I4=I2−I3の電流が流れ
る。
【0048】d)t3〜t4間 この期間も、SW1,SW2ともOFF状態である。
【0049】インダクタンスL0の両端電圧VL=−(1
/2)EINであるから、I1電流の変化ΔI1は、 ΔI1=−(1/L0)(1/2)EIN・t で減少しつづける。
/2)EINであるから、I1電流の変化ΔI1は、 ΔI1=−(1/L0)(1/2)EIN・t で減少しつづける。
【0050】トランスT1のVTは0であるから、T1は
カレントトランスとして動作する。すなわち、 I3=(1/N)I1、ΔI2=−(EOUT/L2)t、I4
=I2−I3 となる。I1電流は、D2→L0→T1→C1,C2の方向で
流れる。
カレントトランスとして動作する。すなわち、 I3=(1/N)I1、ΔI2=−(EOUT/L2)t、I4
=I2−I3 となる。I1電流は、D2→L0→T1→C1,C2の方向で
流れる。
【0051】e)t4〜t5間 この期間では、SW1はOFF、SW2がONである。
【0052】t4時点でSW2がONになるがV1はt3時
点で既に0であるから、SW2のt4時点でのスイッチン
グ損失は0である。また、トランスT1のVTは0である
から、T1はカレントトランスとして動作を続けてい
る。ΔI1,I3,ΔI2,I4の関係は、d)項と同じで
ある。
点で既に0であるから、SW2のt4時点でのスイッチン
グ損失は0である。また、トランスT1のVTは0である
から、T1はカレントトランスとして動作を続けてい
る。ΔI1,I3,ΔI2,I4の関係は、d)項と同じで
ある。
【0053】t5時点は、L0の蓄積エネルギーが0の時
点である。
点である。
【0054】f)t5〜t6間 SW1はOFF、SW2はON状態である。
【0055】t5時点でL0の蓄積エネルギーは0である
から、電流I1はC1,C2→T1→L0→SW2の方向に流
れ、L0には逆方向のエネルギーを蓄積し始める。I1の
電流変化ΔI1は、ΔI1=−(1/L0)(1/2)E
IN・tで変化する。
から、電流I1はC1,C2→T1→L0→SW2の方向に流
れ、L0には逆方向のエネルギーを蓄積し始める。I1の
電流変化ΔI1は、ΔI1=−(1/L0)(1/2)E
IN・tで変化する。
【0056】g)t6〜t7間 SW1はOFF、SW2はON状態である。
【0057】t6時点は、L0による蓄積電流I1とL2の
蓄積エネルギーによる電流I2が1次側電流換算でI1=
(1/N)I2になった時点である。したがって、トラ
ンスT1のVTに電圧−(1/2)EINが発生し、V2=
N(1/2)EINが発生する。また、VL=0となる。
蓄積エネルギーによる電流I2が1次側電流換算でI1=
(1/N)I2になった時点である。したがって、トラ
ンスT1のVTに電圧−(1/2)EINが発生し、V2=
N(1/2)EINが発生する。また、VL=0となる。
【0058】一般に、インダクタンスLに流れる電流i
はLの両端電圧をeLとすれば、iは、eLを0からt
まで積分したものに係数(1/L)を掛けたもので表わ
される。eL=Eとすれば、i=(1/L)Etであ
り、Lの蓄積エネルギーは(1/2)Li2である。
今、Lに流れている電流をIとし、短時間ΔtにEの電
圧をLに印加した場合、Lに流れる電流はI+ΔI=I
+(E/L)Δtで、短時間においてはΔi≒0である
から、短時間ではインダクタンス素子は電流源として扱
える。
はLの両端電圧をeLとすれば、iは、eLを0からt
まで積分したものに係数(1/L)を掛けたもので表わ
される。eL=Eとすれば、i=(1/L)Etであ
り、Lの蓄積エネルギーは(1/2)Li2である。
今、Lに流れている電流をIとし、短時間ΔtにEの電
圧をLに印加した場合、Lに流れる電流はI+ΔI=I
+(E/L)Δtで、短時間においてはΔi≒0である
から、短時間ではインダクタンス素子は電流源として扱
える。
【0059】V2=0のとき、L2に流れる電流I2の時
間的変化ΔI2は、(0−EOUT)を0からtまで時間積
分したものに係数(1/L2)を掛けたものであり、 ΔI2=−(EOUT/L2)t で減少する。また、I1のL0による時間的変化ΔI
1は、(−1/2)Eを0からtまで時間積分したもの
に係数(1/L0)を掛けたものであり、 ΔI1=−(1/L0)(1/2)EIN で減少する。
間的変化ΔI2は、(0−EOUT)を0からtまで時間積
分したものに係数(1/L2)を掛けたものであり、 ΔI2=−(EOUT/L2)t で減少する。また、I1のL0による時間的変化ΔI
1は、(−1/2)Eを0からtまで時間積分したもの
に係数(1/L0)を掛けたものであり、 ΔI1=−(1/L0)(1/2)EIN で減少する。
【0060】出力電流に当たるI2の電流変化ΔI2にΔ
I1が追従する必要がある。したがって、ΔI2の一時側
換算電流ΔI2(1)は、 ΔI2(1)=(1/N)ΔI2=(EOUT/(NL2))t したがって、ΔI1>ΔI2(1)であることが必要であ
る。
I1が追従する必要がある。したがって、ΔI2の一時側
換算電流ΔI2(1)は、 ΔI2(1)=(1/N)ΔI2=(EOUT/(NL2))t したがって、ΔI1>ΔI2(1)であることが必要であ
る。
【0061】L2は固定のインダクタンスであるから、
可変のインダクタンス値は制御によりI1の時間変化Δ
I1がΔI2(1)より大きくなるようなインダクタンス値
に制御することが必要となる。
可変のインダクタンス値は制御によりI1の時間変化Δ
I1がΔI2(1)より大きくなるようなインダクタンス値
に制御することが必要となる。
【0062】また、同様に、V2=N(1/2)EINの
ときは、 ΔI2=((V2−EOUT)/L2))t、 ΔI1=(1/L0)(1/2)EINt ΔI1>(1/N)ΔI2の条件によるよう、L0のイン
ダクタンス値が制御できる必要がある。
ときは、 ΔI2=((V2−EOUT)/L2))t、 ΔI1=(1/L0)(1/2)EINt ΔI1>(1/N)ΔI2の条件によるよう、L0のイン
ダクタンス値が制御できる必要がある。
【0063】さて、上記t6〜t7の期間、トランスT1
による電力が、2次側に電流をダイオードD4からL2に
流す。D4の電流I4の変化ΔI4は、 ΔI4=((V2−EOUT)/L2)t で増加する。トランスT1を流れるI1の電流変化ΔI1
は、ΔI1=(1/N)ΔI4である。
による電力が、2次側に電流をダイオードD4からL2に
流す。D4の電流I4の変化ΔI4は、 ΔI4=((V2−EOUT)/L2)t で増加する。トランスT1を流れるI1の電流変化ΔI1
は、ΔI1=(1/N)ΔI4である。
【0064】t6時点でダイオードD3を流れる電流I3
は0となるが、t3〜t6間はトランスT1がカレントト
ランスとして2次側に電流を流しているため、t6時点
での電流変化di/dtが小さい、すなわちダイオード
により逆回復時間による損失はほぼ0となる。
は0となるが、t3〜t6間はトランスT1がカレントト
ランスとして2次側に電流を流しているため、t6時点
での電流変化di/dtが小さい、すなわちダイオード
により逆回復時間による損失はほぼ0となる。
【0065】h)t7〜t12間 ハーフブリッジ回路より、I1,V1,VT,VLは、t1
〜t7間に比べて極性が反転し(正方向が負方向にな
り)、I3とI4の関係は逆になる。I2とV2はt1〜t7
間と同じである。
〜t7間に比べて極性が反転し(正方向が負方向にな
り)、I3とI4の関係は逆になる。I2とV2はt1〜t7
間と同じである。
【0066】以上、t7〜t12間は、SW1とSW2のO
N、OFFが逆で、b)〜g)までと同じような動作と
なる。t9〜t11間のI1電流はC1,C2→T1→L0→D
1の方向に電流が流れる。
N、OFFが逆で、b)〜g)までと同じような動作と
なる。t9〜t11間のI1電流はC1,C2→T1→L0→D
1の方向に電流が流れる。
【0067】以上の動作状態を図3にまとめて示す。
【0068】次に、可変インダクタンスの条件式につい
て説明する。
て説明する。
【0069】今、L2のインダクタンスの値が大きい、
すなわちI2の変化ΔI2≒0として考える。(出力負荷
電流IOUT=I2) また、C0の容量値は小さく0として考える。
すなわちI2の変化ΔI2≒0として考える。(出力負荷
電流IOUT=I2) また、C0の容量値は小さく0として考える。
【0070】すなわち、
【0071】
【数6】
【0072】とする。
【0073】tONの間、
【0074】
【数7】
【0075】t1〜t6=tOFFの間でI1は、IOUT/N
から−IOUT/Nに変化する必要がある。
から−IOUT/Nに変化する必要がある。
【0076】したがって、
【0077】
【数8】
【0078】の条件式となる。
【0079】また、出力電圧EOUTは、
【0080】
【数9】
【0081】でなければならない。
【0082】以上の条件式より、
【0083】
【数10】
【0084】となる。
【0085】ここに、Tは固定時間、NはトランスT1
の巻数比で一定値である。
の巻数比で一定値である。
【0086】したがって、出力電圧EOUTを一定値にす
るには、上式よりL0のインダクタンス値をEINに比例
した変化、出力電流に反比例した変化をさせればよいこ
とが分かる。なお、図1の実施例では、制御部13に入
力電圧EINは入力していない。これについて簡単に説明
する。今、入力EINが増加してもL0の値が変化しない
とした場合、出力電圧EOUTは入力EINの増加比率分増
加する。しかし、出力電圧検知比較回路57の動作およ
び制御部13の作用によりL0値を増加させ、出力EOUT
を一定値にすることができる。したがって、制御部13
にはEIN入力がなくても上記のフィードバック作用で自
動的にL0の値はEINに比例関係になる。もちろん、制
御部13に入力電圧EINを入力し、出力電圧EOUTの変
動をさらに小さくするようにすることも可能である。
るには、上式よりL0のインダクタンス値をEINに比例
した変化、出力電流に反比例した変化をさせればよいこ
とが分かる。なお、図1の実施例では、制御部13に入
力電圧EINは入力していない。これについて簡単に説明
する。今、入力EINが増加してもL0の値が変化しない
とした場合、出力電圧EOUTは入力EINの増加比率分増
加する。しかし、出力電圧検知比較回路57の動作およ
び制御部13の作用によりL0値を増加させ、出力EOUT
を一定値にすることができる。したがって、制御部13
にはEIN入力がなくても上記のフィードバック作用で自
動的にL0の値はEINに比例関係になる。もちろん、制
御部13に入力電圧EINを入力し、出力電圧EOUTの変
動をさらに小さくするようにすることも可能である。
【0087】可変インダクタンスの一例を図4(a)と
図4(b)に示す。
図4(b)に示す。
【0088】U形磁心2個を空間的90°転移して接合
させて磁路を構成した、いわゆる直交磁心は、磁束制御
で透磁率μを入力信号(制御部からの信号)に対し変化
させる形式のものである。
させて磁路を構成した、いわゆる直交磁心は、磁束制御
で透磁率μを入力信号(制御部からの信号)に対し変化
させる形式のものである。
【0089】いま回路動作の説明のために制御回路イン
ピーダンスZCとする。
ピーダンスZCとする。
【0090】同図(b)においてN2巻線の側に交流電
圧を印加し、N1巻線の側に直流電圧を印加する。この
状態でZCの大きさを種々変えて電流t1を変化させ、制
御アンペアターン平均値N1(バーI1)に対して磁心の
みかけの動作履歴曲線を変化させられることから可変イ
ンダクタンスを実現することが知られている。(なお、
「バーI1」は、I1の平均値を示す) 以上、本実施例ではハーフブリッジ回路について示した
が、本発明は、フルブリッジ回路においても適用可能で
ある。
圧を印加し、N1巻線の側に直流電圧を印加する。この
状態でZCの大きさを種々変えて電流t1を変化させ、制
御アンペアターン平均値N1(バーI1)に対して磁心の
みかけの動作履歴曲線を変化させられることから可変イ
ンダクタンスを実現することが知られている。(なお、
「バーI1」は、I1の平均値を示す) 以上、本実施例ではハーフブリッジ回路について示した
が、本発明は、フルブリッジ回路においても適用可能で
ある。
【0091】
【発明の効果】本発明によれば、以下のような格別な効
果が得られる。
果が得られる。
【0092】1)効率が向上するため発熱が少なくな
る。よって信頼性が向上する。
る。よって信頼性が向上する。
【0093】2)スイッチング時点の損失はスイッチン
グ周波数に比例して増加するが、本発明はこの損失をほ
ぼ0近くまで減少できる。したがって、スイッチング周
波数を高くし、トランス(T1)、コイル(L2)、コン
デンサC1,C2,C3を小型にすることが可能となる。
グ周波数に比例して増加するが、本発明はこの損失をほ
ぼ0近くまで減少できる。したがって、スイッチング周
波数を高くし、トランス(T1)、コイル(L2)、コン
デンサC1,C2,C3を小型にすることが可能となる。
【0094】3)1次側電流(I1)及び2次側ダイオ
ードD3,D4電流の変化が連続的であるため、電流変化
に起因するノイズを減少させることができ、フィルタ回
路(図示せず)が簡単な構成で済む。
ードD3,D4電流の変化が連続的であるため、電流変化
に起因するノイズを減少させることができ、フィルタ回
路(図示せず)が簡単な構成で済む。
【0095】4)スイッチSW1,SW2を固定パルス幅
でドライブしているため、急変負荷変動等でSW1,S
W2が同時にONすることがなくなる。
でドライブしているため、急変負荷変動等でSW1,S
W2が同時にONすることがなくなる。
【0096】5)L0のインダクタンス値の下限値を設
定する事により、入力電流の最大値をおさえることが可
能となる。すなわち、入力過電流保護が容易に行なえ
る。
定する事により、入力電流の最大値をおさえることが可
能となる。すなわち、入力過電流保護が容易に行なえ
る。
【図1】本発明の実施例に係るスイッチング電源の構成
例を示す回路図。
例を示す回路図。
【図2】図1のスイッチング電源の各部の波形を示すタ
イミング図。
イミング図。
【図3】図1のスイッチング電源の動作を図2のタイミ
ング図の各時点に合わせて説明するための説明図。
ング図の各時点に合わせて説明するための説明図。
【図4】図1の回路内に示した可変インダクタンスの一
例の説明図。
例の説明図。
【図5】従来のスイッチング電源の回路構成を示す回路
図。
図。
【図6】図5のスイッチング電源の各部の波形を示すタ
イミング図。
イミング図。
【図7】図5のスイッチング電源におけるスイッチング
損失の説明図。
損失の説明図。
【図8】実施例におけるスイッチング損失の説明図。
【図9】図1の一部の詳細を示す回路図。
L0…可変インダクタンス、T1…トランス、11…発振
器、13…制御部、55…負荷、57…出力電圧検知比
較回路。
器、13…制御部、55…負荷、57…出力電圧検知比
較回路。
Claims (4)
- 【請求項1】直流入力電圧を発生する入力電圧源と、 該入力電圧源の直流入力電圧を両端に受ける、直列接続
された第1および第2のコンデンサと、 該直列接続された第1および第2のコンデンサの両端間
に直列接続された第1および第2のスイッチング素子
と、 該第1および第2のスイッチング素子を一定周期の固定
パルス幅で交互に導通させる発振手段と、 該第1および第2のスイッチング素子の接続点と前記第
1および第2のコンデンサの接続点との間に1次巻線が
接続されたトランスと、 該トランスの1次巻線と前記第1および第2のスイッチ
ング素子の接続点との間に挿入された可変インダクタン
スと、 前記第1および第2のスイッチング素子にそれぞれ並列
に接続された第1および第2のダイオードと、 前記第2のスイッチング素子に並列に接続された第3の
コンデンサと、 前記トランスの2次巻線に接続された整流手段と、 該整流手段に接続され、負荷への出力電圧を発生する平
滑回路と、 該出力電圧を検知し、基準電圧と比較する検知比較手段
と、 該比較手段の出力に応じて前記可変制御インダクタンス
を制御する制御手段と、 を備えたことを特徴とする可変インダクタンス制御スイ
ッチング電源。 - 【請求項2】前記制御手段は、インダクタンス値が、前
記直流入力電圧に比例しかつ前記平滑回路から前記負荷
への出力電流に反比例するよう前記可変インダクタンス
制御を制御する請求項1記載の可変インダクタンス制御
スイッチング電源。 - 【請求項3】前記平滑回路は、インダクタンスとコンデ
ンサとにより構成される請求項1または2記載の可変イ
ンダクタンス制御スイッチング電源。 - 【請求項4】前記可変インダクタンスは、直交磁心を利
用した素子である請求項1、2または3記載の可変イン
ダクタンス制御スイッチング電源。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7067889A JPH08266046A (ja) | 1995-03-27 | 1995-03-27 | 可変インダクタンス制御スイッチング電源 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7067889A JPH08266046A (ja) | 1995-03-27 | 1995-03-27 | 可変インダクタンス制御スイッチング電源 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH08266046A true JPH08266046A (ja) | 1996-10-11 |
Family
ID=13357921
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP7067889A Pending JPH08266046A (ja) | 1995-03-27 | 1995-03-27 | 可変インダクタンス制御スイッチング電源 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH08266046A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9555516B2 (en) | 2009-07-24 | 2017-01-31 | Corning Incorporated | Method for processing an edge of a glass plate |
-
1995
- 1995-03-27 JP JP7067889A patent/JPH08266046A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9555516B2 (en) | 2009-07-24 | 2017-01-31 | Corning Incorporated | Method for processing an edge of a glass plate |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN107769583B (zh) | 谐振转换器中的非零电压切换(zvs)检测 | |
US9935556B1 (en) | Primary-side control of resonant converters | |
US5315498A (en) | Apparatus providing leading leg current sensing for control of full bridge power supply | |
EP0483852B1 (en) | Power source circuit | |
US5077652A (en) | Dual feedback loop DC-to-AC converter | |
CN108933515B (zh) | 反激式转换器控制器、反激式转换器及其操作方法 | |
JPH07177745A (ja) | スイッチングレギュレータ | |
US6778412B2 (en) | Synchronous converter with reverse current protection through variable inductance | |
JPH0654528A (ja) | ゼロボルトスイッチングパワーコンバータのパワースイッチのためのドライブ回路 | |
JPH0956151A (ja) | 駆動パルス出力制限回路 | |
JP3480438B2 (ja) | 多出力スイッチング電源装置 | |
US20220216797A1 (en) | Integrated circuit and power supply device | |
US6373732B1 (en) | Apparatus and method for parallel synchronous power converters | |
JPH03215168A (ja) | 多出力コンバータ及びその変調回路 | |
JPH0522949A (ja) | 交番定電流回路 | |
EP2641321B1 (en) | Improved voltage regulation apparatus | |
JPH08266046A (ja) | 可変インダクタンス制御スイッチング電源 | |
CA2214217C (en) | Switching power supply apparatus | |
JP2001298948A (ja) | シングルフォワードコンバータの平滑回路 | |
KR100277512B1 (ko) | 역률제어용 승압형 컨버터 | |
JP2004248441A (ja) | 交流−直流変換装置 | |
US11043903B2 (en) | Power supply and medical system | |
JPH08168240A (ja) | Dc−dcコンバータ | |
JP3571959B2 (ja) | スイッチング電源装置 | |
JP3227637B2 (ja) | 電源回路 |