JPH08265047A - 周波数変換回路 - Google Patents
周波数変換回路Info
- Publication number
- JPH08265047A JPH08265047A JP7157517A JP15751795A JPH08265047A JP H08265047 A JPH08265047 A JP H08265047A JP 7157517 A JP7157517 A JP 7157517A JP 15751795 A JP15751795 A JP 15751795A JP H08265047 A JPH08265047 A JP H08265047A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- frequency conversion
- transistors
- output
- conversion circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
- H03F3/45197—Pl types
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
- H03D7/14—Balanced arrangements
- H03D7/1425—Balanced arrangements with transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
- H03D7/14—Balanced arrangements
- H03D7/1425—Balanced arrangements with transistors
- H03D7/1433—Balanced arrangements with transistors using bipolar transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
- H03D7/14—Balanced arrangements
- H03D7/1425—Balanced arrangements with transistors
- H03D7/1458—Double balanced arrangements, i.e. where both input signals are differential
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03C—MODULATION
- H03C1/00—Amplitude modulation
- H03C1/52—Modulators in which carrier or one sideband is wholly or partially suppressed
- H03C1/54—Balanced modulators, e.g. bridge type, ring type or double balanced type
- H03C1/542—Balanced modulators, e.g. bridge type, ring type or double balanced type comprising semiconductor devices with at least three electrodes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D2200/00—Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
- H03D2200/0001—Circuit elements of demodulators
- H03D2200/0033—Current mirrors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D2200/00—Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
- H03D2200/0041—Functional aspects of demodulators
- H03D2200/0088—Reduction of intermodulation, nonlinearities, adjacent channel interference; intercept points of harmonics or intermodulation products
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
- H03D7/12—Transference of modulation from one carrier to another, e.g. frequency-changing by means of semiconductor devices having more than two electrodes
- H03D7/125—Transference of modulation from one carrier to another, e.g. frequency-changing by means of semiconductor devices having more than two electrodes with field effect transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45251—Indexing scheme relating to differential amplifiers the dif amp has a cross coupling circuit in the source circuit of the amplifying transistors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
- Superheterodyne Receivers (AREA)
Abstract
(57)【要約】
【目的】 携帯電話など各種通信機器に用いられる周波
数変換回路に関し、RF信号が大振幅になると顕著にな
る差動対トランジスタの動作点の相違に起因する歪特性
を改善し、低消費電流で低歪、高利得の周波数変換回路
を提供する。 【構成】 周波数変換主要部を構成するトランジスタQ
11〜Q14にQ15、Q16からなる歪補償回路20
を付加し、所望IF信号成分の位相が逆な出力をトラン
スT21の1次側に接続し、2次側のIF信号出力端子
21より合成出力を得る構成とすることにより、入力さ
れるRF信号が大振幅になると顕著になる入力トランジ
スタの動作点の相違に起因して発生する歪の低減が図れ
るとともに高い伝達コンダクタンスが得られ、低歪で高
利得な周波数変換回路を実現。
数変換回路に関し、RF信号が大振幅になると顕著にな
る差動対トランジスタの動作点の相違に起因する歪特性
を改善し、低消費電流で低歪、高利得の周波数変換回路
を提供する。 【構成】 周波数変換主要部を構成するトランジスタQ
11〜Q14にQ15、Q16からなる歪補償回路20
を付加し、所望IF信号成分の位相が逆な出力をトラン
スT21の1次側に接続し、2次側のIF信号出力端子
21より合成出力を得る構成とすることにより、入力さ
れるRF信号が大振幅になると顕著になる入力トランジ
スタの動作点の相違に起因して発生する歪の低減が図れ
るとともに高い伝達コンダクタンスが得られ、低歪で高
利得な周波数変換回路を実現。
Description
【0001】
【産業上の利用分野】本発明は、携帯電話など各種通信
機器に用いられる周波数変換回路に関するものである。
機器に用いられる周波数変換回路に関するものである。
【0002】
【従来の技術】近年、携帯電話など各種通信機器に用い
られる周波数変換回路は、低い電源電圧で動作するもの
が強く要望されている。これに対応して、エミッタを共
通に複数個並列に接続し、ベ−スにRF、Lo信号を注
入し、そのコレクタから合成出力を得る周波数変換回路
が提案されている。
られる周波数変換回路は、低い電源電圧で動作するもの
が強く要望されている。これに対応して、エミッタを共
通に複数個並列に接続し、ベ−スにRF、Lo信号を注
入し、そのコレクタから合成出力を得る周波数変換回路
が提案されている。
【0003】以下、従来の周波数変換回路について説明
する。図9は従来の差周波数を得る周波数変換回路を示
すものである。
する。図9は従来の差周波数を得る周波数変換回路を示
すものである。
【0004】図9において、1、2はRF信号V1が印
加される入力端子、3はLo信号V2が印加される入力
端子、4、5はIF信号出力端子、Q1〜Q4は周波数
変換部を構成するトランジスタ、I1、I2は電流源、
R1はエミッタ結合抵抗、R2、R3は出力負荷抵抗、
Vccは電圧源である。但し、各トランジスタのベ−ス
に付加するバイアス回路は省略している。
加される入力端子、3はLo信号V2が印加される入力
端子、4、5はIF信号出力端子、Q1〜Q4は周波数
変換部を構成するトランジスタ、I1、I2は電流源、
R1はエミッタ結合抵抗、R2、R3は出力負荷抵抗、
Vccは電圧源である。但し、各トランジスタのベ−ス
に付加するバイアス回路は省略している。
【0005】以上のように構成された周波数変換回路に
ついて、以下その動作について説明する。トランジスタ
Q1、Q2は、エミッタ結合抵抗R1を経て接続された
差動対で、この差動対に入力端子1、2から入力された
RF差動信号V1が印加されている。一方、トランジス
タQ3、Q4は差動対を構成するトランジスタQ1、Q
2に並列に接続された電流バイパス用のトランジスタで
あり、入力端子3から入力されたLo信号V2が印加さ
れる。この回路では、電流バイパス用のトランジスタQ
3、Q4のベ−スに印加されるLo信号V2によって、
RF信号が印加されているトランジスタQ1、Q2から
なる差動対のトランスコンダクタンスを変調すること
で、混合動作即ち、周波数変換動作を行っており、その
出力は負荷抵抗R2、R3により電圧に変換され、IF
信号となって出力端子4、5に現れる出力電圧V3とし
て取り出される。出力電圧V3には、入力信号周波数成
分のみならず、入力2周波数の和差周波数成分、歪周波
数成分などが出力される。外部にフィルタを付加し、所
望の周波数成分、例えば、差周波数成分だけを取り出す
ようにしている。
ついて、以下その動作について説明する。トランジスタ
Q1、Q2は、エミッタ結合抵抗R1を経て接続された
差動対で、この差動対に入力端子1、2から入力された
RF差動信号V1が印加されている。一方、トランジス
タQ3、Q4は差動対を構成するトランジスタQ1、Q
2に並列に接続された電流バイパス用のトランジスタで
あり、入力端子3から入力されたLo信号V2が印加さ
れる。この回路では、電流バイパス用のトランジスタQ
3、Q4のベ−スに印加されるLo信号V2によって、
RF信号が印加されているトランジスタQ1、Q2から
なる差動対のトランスコンダクタンスを変調すること
で、混合動作即ち、周波数変換動作を行っており、その
出力は負荷抵抗R2、R3により電圧に変換され、IF
信号となって出力端子4、5に現れる出力電圧V3とし
て取り出される。出力電圧V3には、入力信号周波数成
分のみならず、入力2周波数の和差周波数成分、歪周波
数成分などが出力される。外部にフィルタを付加し、所
望の周波数成分、例えば、差周波数成分だけを取り出す
ようにしている。
【0006】
【発明が解決しようする課題】しかしながら上記の構成
では、Vcc=2V程度の低い電源電圧で動作可能であ
るが、RF信号が大振幅になるとRF信号入力差動対ト
ランジスタの動作点が対向するトランジスタQ1とQ2
では異なるので、この相違に起因して歪が発生するこ
と、また、RF信号を注入するトランジスタQ1、Q2
側からのIF信号出力成分に比べ、Lo信号を注入する
トランジスタQ3、Q4側からのIF信号出力成分が著
しく少ないため、その合成出力はトランジスタQ1、Q
2側からのIF信号出力と同程度となり合成による出力
増加が図れないことなど周波数変換回路として課題を有
していた。
では、Vcc=2V程度の低い電源電圧で動作可能であ
るが、RF信号が大振幅になるとRF信号入力差動対ト
ランジスタの動作点が対向するトランジスタQ1とQ2
では異なるので、この相違に起因して歪が発生するこ
と、また、RF信号を注入するトランジスタQ1、Q2
側からのIF信号出力成分に比べ、Lo信号を注入する
トランジスタQ3、Q4側からのIF信号出力成分が著
しく少ないため、その合成出力はトランジスタQ1、Q
2側からのIF信号出力と同程度となり合成による出力
増加が図れないことなど周波数変換回路として課題を有
していた。
【0007】本発明は、上記従来技術の課題を解決する
もので、低消費電流で低歪、高利得の周波数変換回路を
提供することを目的とする。
もので、低消費電流で低歪、高利得の周波数変換回路を
提供することを目的とする。
【0008】
【課題を解決するための手段】この目的を達成するため
に本発明は、第1の信号を入力する第1、第2のトラン
ジスタから構成される差動対と、第2の信号を入力す
る、ベ−スを接続した第3、第4の電流バイパス用トラ
ンジスタと、前記第1の差動対トランジスタと前記第3
の電流バイパス用トランジスタのエミッタを、また、前
記第2の差動対トランジスタと前記第4の電流バイパス
用トランジスタのエミッタをそれぞれ接続し、接続した
エミッタの一方に第5のトランジスタのコレクタと第6
のトランジスタのベ−スを、他方に第6のトランジスタ
のコレクタと第5のトランジスタのベ−スを接続するこ
とで歪補償回路を構成し、第5、6のトランジスタのエ
ミッタに電流源を接続するとともに両者を抵抗で接続し
た回路を基本回路とし、この基本回路を単独あるいは複
数個組み合わせ周波数変換回路を構成している。
に本発明は、第1の信号を入力する第1、第2のトラン
ジスタから構成される差動対と、第2の信号を入力す
る、ベ−スを接続した第3、第4の電流バイパス用トラ
ンジスタと、前記第1の差動対トランジスタと前記第3
の電流バイパス用トランジスタのエミッタを、また、前
記第2の差動対トランジスタと前記第4の電流バイパス
用トランジスタのエミッタをそれぞれ接続し、接続した
エミッタの一方に第5のトランジスタのコレクタと第6
のトランジスタのベ−スを、他方に第6のトランジスタ
のコレクタと第5のトランジスタのベ−スを接続するこ
とで歪補償回路を構成し、第5、6のトランジスタのエ
ミッタに電流源を接続するとともに両者を抵抗で接続し
た回路を基本回路とし、この基本回路を単独あるいは複
数個組み合わせ周波数変換回路を構成している。
【0009】出力の取り出しは、合成する出力が逆相の
場合には、トランスを用い、互いに位相が逆な出力をト
ランスの1次側に接続し、2次側より合成出力を得る、
または、位相が同相または近接している場合には、同相
合成を行い、合成出力が逆相であれば、前述と同様の逆
相合成を重ねて行い、出力を得る構成を有している。具
体的には、上記基本回路単独の場合には、第1、第2あ
るいは第3、第4のトランジスタのコレクタをそれぞれ
をトランスの1次側に接続し、2次側より合成出力を取
り出す、または第1、第3ならびに第2、第4のトラン
ジスタのコレクタを接続するとともに、電源から接続さ
れている負荷抵抗を経由して出力を取り出す、あるいは
それぞれをトランスの1次側に接続し、2次側より合成
出力を取り出す構成である。上記基本回路を2個組み合
わせた周波数変換回路では、同相合成を2度行い出力を
取り出す、あるいはさらにトランスを用い、逆相合成を
行い出力を取り出す構成としている。
場合には、トランスを用い、互いに位相が逆な出力をト
ランスの1次側に接続し、2次側より合成出力を得る、
または、位相が同相または近接している場合には、同相
合成を行い、合成出力が逆相であれば、前述と同様の逆
相合成を重ねて行い、出力を得る構成を有している。具
体的には、上記基本回路単独の場合には、第1、第2あ
るいは第3、第4のトランジスタのコレクタをそれぞれ
をトランスの1次側に接続し、2次側より合成出力を取
り出す、または第1、第3ならびに第2、第4のトラン
ジスタのコレクタを接続するとともに、電源から接続さ
れている負荷抵抗を経由して出力を取り出す、あるいは
それぞれをトランスの1次側に接続し、2次側より合成
出力を取り出す構成である。上記基本回路を2個組み合
わせた周波数変換回路では、同相合成を2度行い出力を
取り出す、あるいはさらにトランスを用い、逆相合成を
行い出力を取り出す構成としている。
【0010】また、出力負荷回路は、上記のようにトラ
ンスによるインダクタ負荷のみならず、抵抗負荷ならび
に一対のPNP型トランジスタを用いた能動負荷構成を
用いている。
ンスによるインダクタ負荷のみならず、抵抗負荷ならび
に一対のPNP型トランジスタを用いた能動負荷構成を
用いている。
【0011】
【作用】本発明は上記構成によって、周波数変換基本回
路に入力されるRF信号が大振幅になると顕著になるR
F信号入力トランジスタの動作点の相違を、歪補償回路
を挿入することで抑圧することができるので、この相違
に起因して発生する歪の低減が図れ、低歪な周波数変換
回路が実現可能である。基本回路単独の場合には、トラ
ンスを用いた逆相合成を併用することにより、少ない消
費電流で、出力の倍増化が図れるとともに同相成分であ
るLo信号は打ち消されるので、これらの成分が出力側
に漏れるのを抑圧することが可能である。また、2個の
基本回路を組み合わせて用いる場合には、IC化が容易
なトランスなしの同相合成のみでRF信号、Lo信号を
除去可能である。さらに、同相合成したIF信号同士は
互いに逆相なので、トランスを用いた逆相合成を併用す
れば、同相合成のみの場合に比べ2倍のIF信号出力が
得られる。
路に入力されるRF信号が大振幅になると顕著になるR
F信号入力トランジスタの動作点の相違を、歪補償回路
を挿入することで抑圧することができるので、この相違
に起因して発生する歪の低減が図れ、低歪な周波数変換
回路が実現可能である。基本回路単独の場合には、トラ
ンスを用いた逆相合成を併用することにより、少ない消
費電流で、出力の倍増化が図れるとともに同相成分であ
るLo信号は打ち消されるので、これらの成分が出力側
に漏れるのを抑圧することが可能である。また、2個の
基本回路を組み合わせて用いる場合には、IC化が容易
なトランスなしの同相合成のみでRF信号、Lo信号を
除去可能である。さらに、同相合成したIF信号同士は
互いに逆相なので、トランスを用いた逆相合成を併用す
れば、同相合成のみの場合に比べ2倍のIF信号出力が
得られる。
【0012】
(実施例1)以下、本発明の第1の実施例について、図
面を参照しながら説明する。
面を参照しながら説明する。
【0013】図1は本発明の第1の実施例における周波
数変換回路の回路図である。図1において、11、12
はRF信号(高周波入力信号)V1が印加される入力端
子、13はLo信号(局部発振信号)V2が入力される
入力端子、14、15はIF信号(中間周波数信号)出
力端子、20は歪補償回路、Q11〜Q14は周波数変
換主要部を構成するトランジスタ、Q15、Q16は歪
補償回路20を構成するトランジスタ、I11、I12
は電流源、R10はエミッタ結合抵抗、R11、R12
は出力負荷抵抗、Vccは電圧源である。 なお、本実
施例も従来例と同様に各トランジスタのベ−スに付加す
るバイアス回路は省略しているが、バンドギャップ回路
とカレントミラ−回路を組み合わせた回路などを用いる
ことで供給可能である。
数変換回路の回路図である。図1において、11、12
はRF信号(高周波入力信号)V1が印加される入力端
子、13はLo信号(局部発振信号)V2が入力される
入力端子、14、15はIF信号(中間周波数信号)出
力端子、20は歪補償回路、Q11〜Q14は周波数変
換主要部を構成するトランジスタ、Q15、Q16は歪
補償回路20を構成するトランジスタ、I11、I12
は電流源、R10はエミッタ結合抵抗、R11、R12
は出力負荷抵抗、Vccは電圧源である。 なお、本実
施例も従来例と同様に各トランジスタのベ−スに付加す
るバイアス回路は省略しているが、バンドギャップ回路
とカレントミラ−回路を組み合わせた回路などを用いる
ことで供給可能である。
【0014】以上のように構成された周波数変換回路に
ついて、その動作を説明する。本実施例はRF、Lo信
号の差周波数(IF信号)を出力とする周波数変換回路
の実施例である。
ついて、その動作を説明する。本実施例はRF、Lo信
号の差周波数(IF信号)を出力とする周波数変換回路
の実施例である。
【0015】まず、入力端子11、12には第1の入力
信号であるRF信号を、入力端子13には第2の入力信
号であるLo信号が印加される。周波数変換主要部を構
成するトランジスタQ11〜Q14のうち、電流バイパ
ス用のトランジスタQ13、Q14のベ−スに印加され
るLo信号によって、RF信号が印加されるトランジス
タQ11、Q12からなる差動対トランジスタのトラン
スコンダクタンスが変調を受けることで、混合動作即
ち、周波数変換動作を行っている。その出力は負荷抵抗
R12、R13により電圧に変換され、出力端子14、
15から差周波数成分であるIF信号が取り出される。
しかし、出力成分には、差周波数成分であるIF信号の
ほかに入力信号周波数成分、入力2周波数の和周波数成
分、歪周波数成分などが出力されるが、外部にフィルタ
を付加して所望の差周波数成分だけを取り出すようにし
ている。
信号であるRF信号を、入力端子13には第2の入力信
号であるLo信号が印加される。周波数変換主要部を構
成するトランジスタQ11〜Q14のうち、電流バイパ
ス用のトランジスタQ13、Q14のベ−スに印加され
るLo信号によって、RF信号が印加されるトランジス
タQ11、Q12からなる差動対トランジスタのトラン
スコンダクタンスが変調を受けることで、混合動作即
ち、周波数変換動作を行っている。その出力は負荷抵抗
R12、R13により電圧に変換され、出力端子14、
15から差周波数成分であるIF信号が取り出される。
しかし、出力成分には、差周波数成分であるIF信号の
ほかに入力信号周波数成分、入力2周波数の和周波数成
分、歪周波数成分などが出力されるが、外部にフィルタ
を付加して所望の差周波数成分だけを取り出すようにし
ている。
【0016】以上、周波数変換回路としての基本動作
は、従来例と同様であるが、本実施例では、さらにトラ
ンジスタQ15、Q16から成る歪補償回路20を付加
し、RF信号が大振幅になったときでも、動作点の相違
に基づく歪を低減し、低歪を実現している。この歪補償
回路20の動作は以下の通りである。
は、従来例と同様であるが、本実施例では、さらにトラ
ンジスタQ15、Q16から成る歪補償回路20を付加
し、RF信号が大振幅になったときでも、動作点の相違
に基づく歪を低減し、低歪を実現している。この歪補償
回路20の動作は以下の通りである。
【0017】位相が互いに反転しているRF入力信号の
変化に対応して、トランジスタQ11、Q12のエミッ
タ、ベ−ス間電圧VBEは非線形的な変化をするが、トラ
ンジスタQ11、Q12のエミッタに挿入されたトラン
ジスタQ15、Q16から成り、互いのベ−スが交差し
て接続される歪補償回路20の存在により、トランジス
タQ11のエミッタ電流が増加すると、トランジスタQ
16のVBEを減少させるとともに、トランジスタQ12
のエミッタ電流の減少がトランジスタQ15のVBEを増
加させるように働くことにより、トランジスタQ11、
Q12の非線形性が相殺され、動作点の相違に基因する
歪を低減できる。
変化に対応して、トランジスタQ11、Q12のエミッ
タ、ベ−ス間電圧VBEは非線形的な変化をするが、トラ
ンジスタQ11、Q12のエミッタに挿入されたトラン
ジスタQ15、Q16から成り、互いのベ−スが交差し
て接続される歪補償回路20の存在により、トランジス
タQ11のエミッタ電流が増加すると、トランジスタQ
16のVBEを減少させるとともに、トランジスタQ12
のエミッタ電流の減少がトランジスタQ15のVBEを増
加させるように働くことにより、トランジスタQ11、
Q12の非線形性が相殺され、動作点の相違に基因する
歪を低減できる。
【0018】また、歪補償回路20を付加することで、
従来例に比べRF信号の伝達コンダクタンスが高くなる
ので、得られる変換利得も大きくなる。
従来例に比べRF信号の伝達コンダクタンスが高くなる
ので、得られる変換利得も大きくなる。
【0019】以上のように本実施例によれば、周波数変
換部に歪補償回路20を設けることにより、RF信号が
大振幅のとき顕著になる動作点の相違に起因する歪の発
生を抑圧でき、低歪特性が実現できるとともに高い変換
利得が実現が可能である。
換部に歪補償回路20を設けることにより、RF信号が
大振幅のとき顕著になる動作点の相違に起因する歪の発
生を抑圧でき、低歪特性が実現できるとともに高い変換
利得が実現が可能である。
【0020】なお、本実施例では、差動対トランジスタ
Q11、Q12と電流バイパス用トランジスタQ13、
Q14のコレクタ合成出力に負荷抵抗を接続したが、差
動対トランジスタQ11、Q12あるいは電流バイパス
用トランジスタQ13、Q14のコレクタに負荷抵抗を
接続して出力を取り出してもよいことは言うまでもな
い。
Q11、Q12と電流バイパス用トランジスタQ13、
Q14のコレクタ合成出力に負荷抵抗を接続したが、差
動対トランジスタQ11、Q12あるいは電流バイパス
用トランジスタQ13、Q14のコレクタに負荷抵抗を
接続して出力を取り出してもよいことは言うまでもな
い。
【0021】(実施例2)以下、本発明の第2の実施例
について図面を参照しながら説明する。
について図面を参照しながら説明する。
【0022】図2は本発明の第2の実施例における周波
数変換回路を示している。図2において、図1と異なる
のは逆相IF信号出力をトランスを用いて合成した点で
ある。
数変換回路を示している。図2において、図1と異なる
のは逆相IF信号出力をトランスを用いて合成した点で
ある。
【0023】図2において、21はIF信号出力端子、
T21は1次側の中点に電圧を印加するとともに、2次
側をIF信号出力端子21に接続するトランス、図1と
同じ番号を付したものは図1と同じ働きをするものであ
る。本実施例も図1と同様に各トランジスタのベ−スに
付加するバイアス回路は省略している。
T21は1次側の中点に電圧を印加するとともに、2次
側をIF信号出力端子21に接続するトランス、図1と
同じ番号を付したものは図1と同じ働きをするものであ
る。本実施例も図1と同様に各トランジスタのベ−スに
付加するバイアス回路は省略している。
【0024】以上のように構成された周波数変換回路に
ついて、その動作を説明する。本実施例も差周波数を出
力とする周波数変換回路の実施例である。周波数変換回
路ならびに歪補償回路20としての基本動作は図1と同
様なので、詳細な説明は省略するが、トランスT21を
用いて互いに逆相なIF信号出力を合成することで、2
倍の出力を得ると同時に、同相成分であるLo信号を打
ち消すことができ、高い変換利得を得るとともに不要出
力であるLo信号の漏洩を除去することができる。ま
た、トランスは直流損失が少ないので、負荷における直
流電圧降下が小さく、電源電圧を低く抑えることができ
る。
ついて、その動作を説明する。本実施例も差周波数を出
力とする周波数変換回路の実施例である。周波数変換回
路ならびに歪補償回路20としての基本動作は図1と同
様なので、詳細な説明は省略するが、トランスT21を
用いて互いに逆相なIF信号出力を合成することで、2
倍の出力を得ると同時に、同相成分であるLo信号を打
ち消すことができ、高い変換利得を得るとともに不要出
力であるLo信号の漏洩を除去することができる。ま
た、トランスは直流損失が少ないので、負荷における直
流電圧降下が小さく、電源電圧を低く抑えることができ
る。
【0025】以上のように本実施例によれば、周波数変
換部に歪補償回路20を設けることにより、RF信号が
大振幅のとき顕著になる動作点の相違に起因する歪の発
生を抑圧できることはもちろんのこと、トランスT21
を用いて逆相合成することで、IF信号出力を倍増でき
るとともに不要な信号成分であるLo信号など同相成分
を除去することが可能である。また、トランス負荷は直
流損失の少なく、直流電圧降下が小さいので、抵抗負荷
に比べ、電源電圧を低く抑えることができる。
換部に歪補償回路20を設けることにより、RF信号が
大振幅のとき顕著になる動作点の相違に起因する歪の発
生を抑圧できることはもちろんのこと、トランスT21
を用いて逆相合成することで、IF信号出力を倍増でき
るとともに不要な信号成分であるLo信号など同相成分
を除去することが可能である。また、トランス負荷は直
流損失の少なく、直流電圧降下が小さいので、抵抗負荷
に比べ、電源電圧を低く抑えることができる。
【0026】なお、本実施例では、差動対トランジスタ
Q11、Q12と電流バイパス用トランジスタQ13、
Q14のコレクタ合成出力をトランスで逆相合成した
が、差動対トランジスタQ11、Q12あるいは電流バ
イパス用トランジスタQ13、Q14のコレクタ出力を
逆相合成してもよいことは言うまでもない。
Q11、Q12と電流バイパス用トランジスタQ13、
Q14のコレクタ合成出力をトランスで逆相合成した
が、差動対トランジスタQ11、Q12あるいは電流バ
イパス用トランジスタQ13、Q14のコレクタ出力を
逆相合成してもよいことは言うまでもない。
【0027】(実施例3)以下、本発明の第3の実施例
について図面を参照しながら説明する。図3は本発明の
第3の実施例における周波数変換回路の回路図を示して
いる。図3において、図2と異なるのは電流バイパス用
トランジスタのエミッタに歪補償調整抵抗R13、R1
4を付加するとともに、差動対を構成するトランジスタ
Q11、Q12のコレクタから得られる逆相出力をトラ
ンスT31を用いて合成した点および定電流源をトラン
ジスタQ17、Q18と抵抗R17、R18を用いて構
成した点である。
について図面を参照しながら説明する。図3は本発明の
第3の実施例における周波数変換回路の回路図を示して
いる。図3において、図2と異なるのは電流バイパス用
トランジスタのエミッタに歪補償調整抵抗R13、R1
4を付加するとともに、差動対を構成するトランジスタ
Q11、Q12のコレクタから得られる逆相出力をトラ
ンスT31を用いて合成した点および定電流源をトラン
ジスタQ17、Q18と抵抗R17、R18を用いて構
成した点である。
【0028】図3において、31はIF信号出力端子、
32はバイアス端子、T31は1次側の中点に電圧を印
加するとともに2次側をIF信号出力端子31に接続す
るトランス、R13、R14は電流バイパス用トランジ
スタのエミッタに付加した歪補償調整抵抗、R17、R
18は定電流源抵抗、Q17、Q18は定電流源トラン
ジスタである。図1と同じ番号を付したものは図1と同
じ働きをするものである。本実施例も図1、2と同様に
各トランジスタのベ−スに付加するバイアス回路は省略
している。
32はバイアス端子、T31は1次側の中点に電圧を印
加するとともに2次側をIF信号出力端子31に接続す
るトランス、R13、R14は電流バイパス用トランジ
スタのエミッタに付加した歪補償調整抵抗、R17、R
18は定電流源抵抗、Q17、Q18は定電流源トラン
ジスタである。図1と同じ番号を付したものは図1と同
じ働きをするものである。本実施例も図1、2と同様に
各トランジスタのベ−スに付加するバイアス回路は省略
している。
【0029】以上のように構成された周波数変換回路に
ついて、その動作を説明する。本実施例も差周波数を出
力とする周波数変換回路の実施例である。周波数変換回
路ならびに歪補償回路20としての基本動作、トランス
T31を用いた逆相合成による出力増加については図
1、2と同様なので、詳細な説明は省略するが、電流バ
イパス用トランジスタQ13、Q14のエミッタに歪補
償調整抵抗R13、R14を付加することで、差動対ト
ランジスタQ11、Q12の動作点相違に基づく歪発生
に対して電流バイパス用トランジスタQ13、Q14が
与える影響を緩和し、歪補償回路20による歪補償効果
を微調整することが可能である。しかしこの歪補償調整
抵抗R13、R14の存在により、電流バイパス用トラ
ンジスタQ13、Q14側のIF信号出力は減少するの
に対し、差動対トランジスタQ11、Q12側の出力は
その抵抗値に応じ変化する。従って、両者を合成しても
出力の合成効果は期待できず、差動対側出力をトランス
T31を用いてIF信号を逆相合成することが望まし
い。図2に示す実施例と同様にトランスを用いて逆相合
成することで、同相成分であるLo信号を打ち消せると
ともにトランスは直流損失が少ないので、電源電圧を低
く抑えることができる。なお、電流バイパス用トランジ
スタQ13、Q14からは、出力を取り出さないので、
負荷を接続する必要はなくコレクタを直接電源に接続す
ればよい。定電流源回路を構成するトランジスタQ1
7、Q18および抵抗R17、R18はバンドギャップ
回路、カレントミラ−回路などから構成されるバイアス
回路(図示せず)とバイアス端子32で接続され、周波
数変換回路に安定電流を供給する。
ついて、その動作を説明する。本実施例も差周波数を出
力とする周波数変換回路の実施例である。周波数変換回
路ならびに歪補償回路20としての基本動作、トランス
T31を用いた逆相合成による出力増加については図
1、2と同様なので、詳細な説明は省略するが、電流バ
イパス用トランジスタQ13、Q14のエミッタに歪補
償調整抵抗R13、R14を付加することで、差動対ト
ランジスタQ11、Q12の動作点相違に基づく歪発生
に対して電流バイパス用トランジスタQ13、Q14が
与える影響を緩和し、歪補償回路20による歪補償効果
を微調整することが可能である。しかしこの歪補償調整
抵抗R13、R14の存在により、電流バイパス用トラ
ンジスタQ13、Q14側のIF信号出力は減少するの
に対し、差動対トランジスタQ11、Q12側の出力は
その抵抗値に応じ変化する。従って、両者を合成しても
出力の合成効果は期待できず、差動対側出力をトランス
T31を用いてIF信号を逆相合成することが望まし
い。図2に示す実施例と同様にトランスを用いて逆相合
成することで、同相成分であるLo信号を打ち消せると
ともにトランスは直流損失が少ないので、電源電圧を低
く抑えることができる。なお、電流バイパス用トランジ
スタQ13、Q14からは、出力を取り出さないので、
負荷を接続する必要はなくコレクタを直接電源に接続す
ればよい。定電流源回路を構成するトランジスタQ1
7、Q18および抵抗R17、R18はバンドギャップ
回路、カレントミラ−回路などから構成されるバイアス
回路(図示せず)とバイアス端子32で接続され、周波
数変換回路に安定電流を供給する。
【0030】以上のように本実施例によれば、周波数変
換部に歪補償回路20を設けることにより、RF信号が
大振幅のとき顕著になる動作点の相違に起因する歪の発
生を抑圧できることはもちろんのこと、電流バイパス用
トランジスタQ13、Q14のエミッタに歪補償調整抵
抗R13、R14を付加することで、差動対トランジス
タQ11、Q12の動作点相違に基づく歪発生に対して
電流バイパス用トランジスタQ13、Q14が与える影
響を緩和し、歪補償回路20による歪補償効果を微調整
することができる。
換部に歪補償回路20を設けることにより、RF信号が
大振幅のとき顕著になる動作点の相違に起因する歪の発
生を抑圧できることはもちろんのこと、電流バイパス用
トランジスタQ13、Q14のエミッタに歪補償調整抵
抗R13、R14を付加することで、差動対トランジス
タQ11、Q12の動作点相違に基づく歪発生に対して
電流バイパス用トランジスタQ13、Q14が与える影
響を緩和し、歪補償回路20による歪補償効果を微調整
することができる。
【0031】なお、本実施例では電流バイパス用トラン
ジスタQ13、Q14のエミッタに歪補償調整抵抗R1
3、R14を付加することで、歪補償効果を微調整した
が、同じ効果を得るために電流バイパス用トランジスタ
Q13、Q14のエミッタ等のサイズを差動対トランジ
スタQ11、Q12に比べ小さくするなどしても良いこ
とは言うまでもない。
ジスタQ13、Q14のエミッタに歪補償調整抵抗R1
3、R14を付加することで、歪補償効果を微調整した
が、同じ効果を得るために電流バイパス用トランジスタ
Q13、Q14のエミッタ等のサイズを差動対トランジ
スタQ11、Q12に比べ小さくするなどしても良いこ
とは言うまでもない。
【0032】(実施例4)以下、本発明の第4の実施例
について図面を参照しながら説明する。
について図面を参照しながら説明する。
【0033】図4は本発明の第4の実施例における周波
数変換回路の回路図を示している。図4において、図2
と異なるのは、差動対と電流バイパス用トランジスタQ
11、Q13とQ12、Q14との各コレクタの接続点
に一対のPNP型トランジスタQ41、Q42からなる
能動負荷を接続した点、ならびに定電流源をトランジス
タQ17、Q18及び抵抗R17、R18を用いて構成
した点である。
数変換回路の回路図を示している。図4において、図2
と異なるのは、差動対と電流バイパス用トランジスタQ
11、Q13とQ12、Q14との各コレクタの接続点
に一対のPNP型トランジスタQ41、Q42からなる
能動負荷を接続した点、ならびに定電流源をトランジス
タQ17、Q18及び抵抗R17、R18を用いて構成
した点である。
【0034】図4において、41はIF信号出力端子、
Q41、Q42はPNP型トランジスタから構成される
能動負荷である。図3と同じ番号を付したものは図3と
同じ働きをするものである。本実施例も図1〜3と同様
に各トランジスタのベ−スに付加するバイアス回路は省
略している。
Q41、Q42はPNP型トランジスタから構成される
能動負荷である。図3と同じ番号を付したものは図3と
同じ働きをするものである。本実施例も図1〜3と同様
に各トランジスタのベ−スに付加するバイアス回路は省
略している。
【0035】以上のように構成された周波数変換回路に
ついて、その動作を説明する。本実施例も差周波数を出
力とする周波数変換回路の実施例である。周波数変換回
路ならびに歪補償回路20としての基本動作については
図1と同様なので、詳細な説明は省略するが、出力負荷
に一対のPNP型トランジスタQ41、Q42からなる
能動負荷構成を用いることで、差動対トランジスタQ1
1、Q12を流れる電流を逆相合成することができ、ト
ランスを用いずに逆相合成出力を得ることが可能であ
る。
ついて、その動作を説明する。本実施例も差周波数を出
力とする周波数変換回路の実施例である。周波数変換回
路ならびに歪補償回路20としての基本動作については
図1と同様なので、詳細な説明は省略するが、出力負荷
に一対のPNP型トランジスタQ41、Q42からなる
能動負荷構成を用いることで、差動対トランジスタQ1
1、Q12を流れる電流を逆相合成することができ、ト
ランスを用いずに逆相合成出力を得ることが可能であ
る。
【0036】以上のように、本実施例によれば、周波数
変換部に歪補償回路20を設けることにより、RF信号
が大振幅のとき顕著になる動作点の相違に起因する歪の
発生を抑圧できることはもちろんのこと、周波数変換回
路の出力負荷として一対のPNP型トランジスタQ4
1、Q42からなる能動負荷を用いることで、トランス
を用いずに逆相合成を実現することができる。
変換部に歪補償回路20を設けることにより、RF信号
が大振幅のとき顕著になる動作点の相違に起因する歪の
発生を抑圧できることはもちろんのこと、周波数変換回
路の出力負荷として一対のPNP型トランジスタQ4
1、Q42からなる能動負荷を用いることで、トランス
を用いずに逆相合成を実現することができる。
【0037】なお、本実施例では、差動対トランジスタ
Q11、Q12と電流バイパス用トランジスタQ13、
Q14のコレクタ合成出力に一対のPNP型トランジス
タQ41、Q42を接続したが、差動対トランジスタQ
11、Q12あるいは電流バイパス用トランジスタQ1
3、Q14のコレクタ出力に一対のPNP型トランジス
タを接続してもよいことは言うまでもない。
Q11、Q12と電流バイパス用トランジスタQ13、
Q14のコレクタ合成出力に一対のPNP型トランジス
タQ41、Q42を接続したが、差動対トランジスタQ
11、Q12あるいは電流バイパス用トランジスタQ1
3、Q14のコレクタ出力に一対のPNP型トランジス
タを接続してもよいことは言うまでもない。
【0038】(実施例5)以下、本発明の第5の実施例
について図面を参照しながら説明する。
について図面を参照しながら説明する。
【0039】図5は本発明の第5の実施例における周波
数変換回路を示している。図5において、図1〜図4と
異なるのは、各実施例における周波数変換基本回路2個
から構成されている点である。
数変換回路を示している。図5において、図1〜図4と
異なるのは、各実施例における周波数変換基本回路2個
から構成されている点である。
【0040】図5において、51、52はRF信号V1
が印加される入力端子、、53、54はLo信号V2が
印加される入力端子、55、56はIF信号出力端子、
57はバイアス端子、60、70は歪補償回路、Q51
〜Q54、Q61〜Q64はそれぞれ第1、第2の周波
数変換基本回路周波数変換主要部を構成するトランジス
タ、Q55、Q56、Q65、Q66はそれぞれ第1、
第2の周波数変換基本回路用歪補償回路60、70を構
成するトランジスタ、Q57、Q58、Q67、Q68
は定電流源トランジスタ、R50、R60はエミッタ結
合抵抗、R51、R52は出力負荷抵抗、R57、R5
8、R67、R68は定電流源抵抗、Vccは電圧源で
ある。なお、本実施例も従来例と同様に各トランジスタ
のベ−スに付加するバイアス回路は省略している。
が印加される入力端子、、53、54はLo信号V2が
印加される入力端子、55、56はIF信号出力端子、
57はバイアス端子、60、70は歪補償回路、Q51
〜Q54、Q61〜Q64はそれぞれ第1、第2の周波
数変換基本回路周波数変換主要部を構成するトランジス
タ、Q55、Q56、Q65、Q66はそれぞれ第1、
第2の周波数変換基本回路用歪補償回路60、70を構
成するトランジスタ、Q57、Q58、Q67、Q68
は定電流源トランジスタ、R50、R60はエミッタ結
合抵抗、R51、R52は出力負荷抵抗、R57、R5
8、R67、R68は定電流源抵抗、Vccは電圧源で
ある。なお、本実施例も従来例と同様に各トランジスタ
のベ−スに付加するバイアス回路は省略している。
【0041】以上のように構成された周波数変換器につ
いて、その動作を説明する。本実施例も差周波数を出力
とする周波数変換回路の実施例である。周波数変換回路
ならびに歪補償回路としての基本動作については図1と
同様なので、詳細な説明は省略するが、第1、第2の周
波数変換基本回路では、Lo信号もRF信号と同様に両
相信号を用いているので、得られるIF信号は、トラン
ジスタQ51、Q53の合成出力とトランジスタQ6
2、Q64の合成出力が同相、トランジスタQ52、Q
54の合成出力とトランジスタQ61、Q63の合成出
力が同相となる。このとき、RF、Lo信号出力はとも
に逆相となる。従って、図5に示す実施例のように接続
することで、RF、Lo信号はともに打ち消され、IF
信号は倍増の合成出力が得られる。また、トランジスタ
Q51、Q53、Q62、Q64のIF合成出力とトラ
ンジスタQ52、Q54、Q61、Q63のIF合成出
力は逆相となる。
いて、その動作を説明する。本実施例も差周波数を出力
とする周波数変換回路の実施例である。周波数変換回路
ならびに歪補償回路としての基本動作については図1と
同様なので、詳細な説明は省略するが、第1、第2の周
波数変換基本回路では、Lo信号もRF信号と同様に両
相信号を用いているので、得られるIF信号は、トラン
ジスタQ51、Q53の合成出力とトランジスタQ6
2、Q64の合成出力が同相、トランジスタQ52、Q
54の合成出力とトランジスタQ61、Q63の合成出
力が同相となる。このとき、RF、Lo信号出力はとも
に逆相となる。従って、図5に示す実施例のように接続
することで、RF、Lo信号はともに打ち消され、IF
信号は倍増の合成出力が得られる。また、トランジスタ
Q51、Q53、Q62、Q64のIF合成出力とトラ
ンジスタQ52、Q54、Q61、Q63のIF合成出
力は逆相となる。
【0042】以上のように、本実施例によれば、周波数
変換部に歪補償回路60、70を設けることにより、R
F信号が大振幅のとき顕著になる動作点の相違に起因す
る歪の発生を抑圧できることはもちろんのこと、周波数
変換基本回路を2個用いることで、IC化が容易にでき
る同相合成のみで、IF出力信号は2倍増されるととも
に、RF、Lo信号は抑圧することができる。
変換部に歪補償回路60、70を設けることにより、R
F信号が大振幅のとき顕著になる動作点の相違に起因す
る歪の発生を抑圧できることはもちろんのこと、周波数
変換基本回路を2個用いることで、IC化が容易にでき
る同相合成のみで、IF出力信号は2倍増されるととも
に、RF、Lo信号は抑圧することができる。
【0043】なお、本実施例では、差動対トランジスタ
Q51、Q52、Q61、Q62と電流バイパス用トラ
ンジスタQ53、Q54、Q63、Q64のコレクタを
接続し、同相成分を合成した出力に負荷抵抗を接続した
が、差動対トランジスタQ51、Q52、Q61、Q6
2あるいは電流バイパス用トランジスタQ53、Q5
4、Q63、Q64のコレクタ出力のうち同相合成した
出力に負荷抵抗R51、R52を接続して出力を取り出
してもよいことは言うまでもない。
Q51、Q52、Q61、Q62と電流バイパス用トラ
ンジスタQ53、Q54、Q63、Q64のコレクタを
接続し、同相成分を合成した出力に負荷抵抗を接続した
が、差動対トランジスタQ51、Q52、Q61、Q6
2あるいは電流バイパス用トランジスタQ53、Q5
4、Q63、Q64のコレクタ出力のうち同相合成した
出力に負荷抵抗R51、R52を接続して出力を取り出
してもよいことは言うまでもない。
【0044】(実施例6)以下、本発明の第6の実施例
について図面を参照しながら説明する。
について図面を参照しながら説明する。
【0045】図6は本発明の第6の実施例における周波
数変換回路を示している。図6において、図5と異なる
のは逆相出力をトランスT61を用いて合成した点であ
る。
数変換回路を示している。図6において、図5と異なる
のは逆相出力をトランスT61を用いて合成した点であ
る。
【0046】図6において、61はIF信号出力端子、
T61は1次側の中点に電圧を印加するとともに、2次
側をIF信号出力端子61に接続するトランス、図5と
同じ番号を付したものは図5と同じ働きをするものであ
る。本実施例も図1〜図5と同様に各トランジスタのベ
−スに付加するバイアス回路は省略している。
T61は1次側の中点に電圧を印加するとともに、2次
側をIF信号出力端子61に接続するトランス、図5と
同じ番号を付したものは図5と同じ働きをするものであ
る。本実施例も図1〜図5と同様に各トランジスタのベ
−スに付加するバイアス回路は省略している。
【0047】以上のように構成された周波数変換回路に
ついて、その動作を説明する。本実施例も差周波数を出
力とする周波数変換回路の実施例である。周波数変換回
路ならびに歪補償回路60、70としての基本動作は図
5と同様なので、詳細な説明は省略するが、トランスT
61を用いて互いに逆相なIF信号出力を合成すること
で、2倍の出力を得ると同時に、同相合成にて打ち消さ
れたRF、Lo信号をさらに打ち消すことができるの
で、高い変換利得を得るとともに不要出力であるRF、
Lo信号の漏洩を除去することができる。また、トラン
スは直流損失が少ないので、負荷における直流電圧降下
が小さく、電源電圧を低く抑えることができる。
ついて、その動作を説明する。本実施例も差周波数を出
力とする周波数変換回路の実施例である。周波数変換回
路ならびに歪補償回路60、70としての基本動作は図
5と同様なので、詳細な説明は省略するが、トランスT
61を用いて互いに逆相なIF信号出力を合成すること
で、2倍の出力を得ると同時に、同相合成にて打ち消さ
れたRF、Lo信号をさらに打ち消すことができるの
で、高い変換利得を得るとともに不要出力であるRF、
Lo信号の漏洩を除去することができる。また、トラン
スは直流損失が少ないので、負荷における直流電圧降下
が小さく、電源電圧を低く抑えることができる。
【0048】以上のように本実施例によれば、周波数変
換部に歪補償回路60、70を設けることにより、RF
信号が大振幅のとき顕著になる動作点の相違に起因する
歪の発生を抑圧できることはもちろんのこと、周波数変
換基本回路を2個用いることの利点はそのままに、トラ
ンスT61を用いた逆相合成を用いているので、さらに
IF信号出力の倍増と不要な信号成分であるRF、Lo
信号など同相成分を除去することが可能である。また、
トランス負荷は直流損失の少なく、電圧降下が小さいの
で、抵抗負荷に比べ、電源電圧を低く抑えることができ
る。
換部に歪補償回路60、70を設けることにより、RF
信号が大振幅のとき顕著になる動作点の相違に起因する
歪の発生を抑圧できることはもちろんのこと、周波数変
換基本回路を2個用いることの利点はそのままに、トラ
ンスT61を用いた逆相合成を用いているので、さらに
IF信号出力の倍増と不要な信号成分であるRF、Lo
信号など同相成分を除去することが可能である。また、
トランス負荷は直流損失の少なく、電圧降下が小さいの
で、抵抗負荷に比べ、電源電圧を低く抑えることができ
る。
【0049】なお、本実施例では、差動対トランジスタ
と電流バイパス用トランジスタのコレクタを接続し、同
相合成出力をトランスT61で逆相合成したが、差動対
トランジスタQ51、Q52、Q61、Q62あるいは
電流バイパス用トランジスタQ53、Q54、Q63、
Q64のコレクタ出力を同相合成し、これらをさらに逆
相合成してもよいことは言うまでもない。
と電流バイパス用トランジスタのコレクタを接続し、同
相合成出力をトランスT61で逆相合成したが、差動対
トランジスタQ51、Q52、Q61、Q62あるいは
電流バイパス用トランジスタQ53、Q54、Q63、
Q64のコレクタ出力を同相合成し、これらをさらに逆
相合成してもよいことは言うまでもない。
【0050】(実施例7)以下、本発明の第7の実施例
について図面を参照しながら説明する。
について図面を参照しながら説明する。
【0051】図7は本発明の第7の実施例における周波
数変換回路を示している。図7において、図6と異なる
のは電流バイパス用トランジスタQ53、Q54、Q6
3、Q64のエミッタに歪補償調整抵抗R53、R5
4、R63、R64を付加するとともに差動対を構成す
るトランジスタQ51、Q52、Q61、Q62のコレ
クタから得られる同相出力を同相合成し、これらをさら
にトランスT71を用いて逆相合成した点である。
数変換回路を示している。図7において、図6と異なる
のは電流バイパス用トランジスタQ53、Q54、Q6
3、Q64のエミッタに歪補償調整抵抗R53、R5
4、R63、R64を付加するとともに差動対を構成す
るトランジスタQ51、Q52、Q61、Q62のコレ
クタから得られる同相出力を同相合成し、これらをさら
にトランスT71を用いて逆相合成した点である。
【0052】図7において、71はIF信号出力端子、
T71は1次側の中点に電圧を印加するとともに、2次
側をIF信号出力端子71に接続するトランス、R5
3、R54、R63、R64は電流バイパス用トランジ
スタのエミッタに付加した歪補償調整抵抗である。図5
と同じ番号を付したものは図5と同じ働きをするもので
ある。本実施例も図1〜図6と同様に各トランジスタの
ベ−スに付加するバイアス回路は省略している。
T71は1次側の中点に電圧を印加するとともに、2次
側をIF信号出力端子71に接続するトランス、R5
3、R54、R63、R64は電流バイパス用トランジ
スタのエミッタに付加した歪補償調整抵抗である。図5
と同じ番号を付したものは図5と同じ働きをするもので
ある。本実施例も図1〜図6と同様に各トランジスタの
ベ−スに付加するバイアス回路は省略している。
【0053】以上のように構成された周波数変換回路に
ついて、その動作を説明する。本実施例も差周波数を出
力とする周波数変換回路の実施例である。周波数変換回
路ならびに歪補償回路60、70としての基本動作は図
5と同様なので、詳細な説明は省略するが、電流バイパ
ス用トランジスタQ53、Q54、Q63、Q64のエ
ミッタに歪補償調整抵抗R53、R54、R63、R6
4を付加することで、差動対トランジスタQ51、Q5
2、Q61、Q62の動作点相違に基づく歪発生に対し
て電流バイパス用トランジスタQ53、Q54、Q6
3、Q64が与える影響を緩和し、歪補償回路60、7
0による歪補償効果を微調整することが可能である。し
かし、この歪補償調整抵抗R53、R54、R63、R
64の存在により、電流バイパス用トランジスタQ5
3、Q54、Q63、Q64側のIF信号出力は減少す
るのに対し、差動対トランジスタQ51、Q52、Q6
1、Q62側の出力はその抵抗値に応じ変化する。従っ
て、両者を合成しても出力の合成効果は期待できず、差
動対トランジスタQ51、Q52、Q61、Q62のコ
レクタ出力のうち同相成分を同相合成した後、トランス
T71を用いてIF信号を逆相合成することが望まし
い。
ついて、その動作を説明する。本実施例も差周波数を出
力とする周波数変換回路の実施例である。周波数変換回
路ならびに歪補償回路60、70としての基本動作は図
5と同様なので、詳細な説明は省略するが、電流バイパ
ス用トランジスタQ53、Q54、Q63、Q64のエ
ミッタに歪補償調整抵抗R53、R54、R63、R6
4を付加することで、差動対トランジスタQ51、Q5
2、Q61、Q62の動作点相違に基づく歪発生に対し
て電流バイパス用トランジスタQ53、Q54、Q6
3、Q64が与える影響を緩和し、歪補償回路60、7
0による歪補償効果を微調整することが可能である。し
かし、この歪補償調整抵抗R53、R54、R63、R
64の存在により、電流バイパス用トランジスタQ5
3、Q54、Q63、Q64側のIF信号出力は減少す
るのに対し、差動対トランジスタQ51、Q52、Q6
1、Q62側の出力はその抵抗値に応じ変化する。従っ
て、両者を合成しても出力の合成効果は期待できず、差
動対トランジスタQ51、Q52、Q61、Q62のコ
レクタ出力のうち同相成分を同相合成した後、トランス
T71を用いてIF信号を逆相合成することが望まし
い。
【0054】また、トランスT71を用いて互いに逆相
なIF信号出力を合成することで、2倍の出力を得ると
同時に、同相合成にて打ち消されたRF、Lo信号など
不要成分をさらに打ち消すことができるので、高い変換
利得を得るとともに不要出力であるRF、Lo信号など
の漏洩を除去することが可能である。
なIF信号出力を合成することで、2倍の出力を得ると
同時に、同相合成にて打ち消されたRF、Lo信号など
不要成分をさらに打ち消すことができるので、高い変換
利得を得るとともに不要出力であるRF、Lo信号など
の漏洩を除去することが可能である。
【0055】以上のように本実施例によれば、周波数変
換部に歪補償回路60、70を設けることにより、RF
信号が大振幅のとき顕著になる動作点の相違に起因する
歪の発生を抑圧できることはもちろんのこと、電流バイ
パス用トランジスタQ53、Q54、Q63、Q64の
エミッタに歪補償調整抵抗R53、R54、R63、R
64を付加することで、差動対トランジスタQ51、Q
52、Q61、Q62の動作点相違に基づく歪発生に対
して電流バイパス用トランジスタQ53、Q54、Q6
3、Q64が与える影響を緩和し、歪補償回路60、7
0による歪補償効果を微調整することができる。
換部に歪補償回路60、70を設けることにより、RF
信号が大振幅のとき顕著になる動作点の相違に起因する
歪の発生を抑圧できることはもちろんのこと、電流バイ
パス用トランジスタQ53、Q54、Q63、Q64の
エミッタに歪補償調整抵抗R53、R54、R63、R
64を付加することで、差動対トランジスタQ51、Q
52、Q61、Q62の動作点相違に基づく歪発生に対
して電流バイパス用トランジスタQ53、Q54、Q6
3、Q64が与える影響を緩和し、歪補償回路60、7
0による歪補償効果を微調整することができる。
【0056】なお、本実施例では電流バイパス用トラン
ジスタQ53、Q54、Q63、Q64のエミッタに歪
補償調整抵抗R53、R54、R63、R64を付加す
ることで、歪補償効果を微調整したが、同じ効果を得る
ために電流バイパス用トランジスタQ53、Q54、Q
63、Q64のエミッタ等のサイズを差動対トランジス
タQ51、Q52、Q61、Q62に比べ小さくするな
どしても良いことは言うまでもない。
ジスタQ53、Q54、Q63、Q64のエミッタに歪
補償調整抵抗R53、R54、R63、R64を付加す
ることで、歪補償効果を微調整したが、同じ効果を得る
ために電流バイパス用トランジスタQ53、Q54、Q
63、Q64のエミッタ等のサイズを差動対トランジス
タQ51、Q52、Q61、Q62に比べ小さくするな
どしても良いことは言うまでもない。
【0057】(実施例8)以下、本発明の第8の実施例
について図面を参照しながら説明する。
について図面を参照しながら説明する。
【0058】図8は本発明の第8の実施例における周波
数変換回路を示している。図8において、図7と異なる
のは差動対トランジスタQ51、Q52、Q61、Q6
2の同相成分を同相合成した出力に一対のPNP型トラ
ンジスタQ81、Q82からなる能動負荷を接続した点
である。
数変換回路を示している。図8において、図7と異なる
のは差動対トランジスタQ51、Q52、Q61、Q6
2の同相成分を同相合成した出力に一対のPNP型トラ
ンジスタQ81、Q82からなる能動負荷を接続した点
である。
【0059】図8において、81はIF信号出力端子で
ある。図7と同じ番号を付したものは図7と同じ働きを
するものである。本実施例も図1〜図7と同様に各トラ
ンジスタのベ−スに付加するバイアス回路は省略してい
る。
ある。図7と同じ番号を付したものは図7と同じ働きを
するものである。本実施例も図1〜図7と同様に各トラ
ンジスタのベ−スに付加するバイアス回路は省略してい
る。
【0060】以上のように構成された周波数変換回路に
ついて、その動作を説明する。本実施例も差周波数を出
力とする周波数変換回路の実施例である。周波数変換回
路ならびに歪補償回路60、70としての基本動作は図
7と同様なので、詳細な説明は省略するが、出力負荷に
一対のPNP型トランジスタQ81、Q82からなる能
動負荷構成を用いることで、差動対トランジスタQ5
1、Q52、Q61、Q62を流れる電流を逆相合成す
ることができ、トランスを用いずに逆相合成出力を得る
ことが可能である。
ついて、その動作を説明する。本実施例も差周波数を出
力とする周波数変換回路の実施例である。周波数変換回
路ならびに歪補償回路60、70としての基本動作は図
7と同様なので、詳細な説明は省略するが、出力負荷に
一対のPNP型トランジスタQ81、Q82からなる能
動負荷構成を用いることで、差動対トランジスタQ5
1、Q52、Q61、Q62を流れる電流を逆相合成す
ることができ、トランスを用いずに逆相合成出力を得る
ことが可能である。
【0061】以上のように、本実施例によれば、周波数
変換部に歪補償回路60、70を設けることにより、R
F信号が大振幅のとき顕著になる動作点の相違に起因す
る歪の発生を抑圧できることはもちろんのこと、周波数
変換基本回路を2個用い、電流バイパス用トランジスタ
Q53、Q54、Q63、Q64のエミッタに歪補償調
整抵抗R53、R54、R63、R64を付加すること
で、歪補償効果を微調整するとともに、出力負荷として
一対のPNP型トランジスタQ81、Q82からなる構
成を用いることで、トランスを用いずに逆相合成出力を
得ることが可能である。
変換部に歪補償回路60、70を設けることにより、R
F信号が大振幅のとき顕著になる動作点の相違に起因す
る歪の発生を抑圧できることはもちろんのこと、周波数
変換基本回路を2個用い、電流バイパス用トランジスタ
Q53、Q54、Q63、Q64のエミッタに歪補償調
整抵抗R53、R54、R63、R64を付加すること
で、歪補償効果を微調整するとともに、出力負荷として
一対のPNP型トランジスタQ81、Q82からなる構
成を用いることで、トランスを用いずに逆相合成出力を
得ることが可能である。
【0062】なお、本実施例では、電流バイパス用トラ
ンジスタQ53、Q54、Q63、Q64のエミッタに
歪補償調整抵抗R53、R54、R63、R64を付加
し、差動対トランジスタQ51、Q52、Q61、Q6
2の出力のうち同相成分を合成した出力に一対のPNP
型トランジスタQ81、Q82を接続した実施例を示し
たが、差動対、電流バイパス用トランジスタの合成出力
のうち同相成分を合成した出力に一対のPNP型トラン
ジスタから成る負荷を接続してもよいことは言うまでも
ない。
ンジスタQ53、Q54、Q63、Q64のエミッタに
歪補償調整抵抗R53、R54、R63、R64を付加
し、差動対トランジスタQ51、Q52、Q61、Q6
2の出力のうち同相成分を合成した出力に一対のPNP
型トランジスタQ81、Q82を接続した実施例を示し
たが、差動対、電流バイパス用トランジスタの合成出力
のうち同相成分を合成した出力に一対のPNP型トラン
ジスタから成る負荷を接続してもよいことは言うまでも
ない。
【0063】(実施例9)以下、本発明の第9の実施例
について、図面を参照しながら説明する。
について、図面を参照しながら説明する。
【0064】図9は本発明の第9の実施例における周波
数変換回路の回路図である。図9において、図1の構成
と異なるのは、RF信号をトランジスタQ11のエミッ
タ側である入力端子61から入力する点と、トランジス
タQ11、Q12のベースを容量C11、C12で交流
的に接地した点と、出力信号取り出すためのトランジス
タQ11〜Q14のコレクタの接続として、トランジス
タQ11とQ14のコレクタおよびトランジスタQ12
とQ13のコレクタを接続し、接続点から負荷抵抗とし
て、R61、R62を電源に接続した点である。出力信
号はトランジスタQ12、Q13のコレクタに接続され
た出力端子64から取り出している。本実施例も図1〜
図8と同様に各トランジスタのベ−スに付加するバイア
ス回路は省略している。
数変換回路の回路図である。図9において、図1の構成
と異なるのは、RF信号をトランジスタQ11のエミッ
タ側である入力端子61から入力する点と、トランジス
タQ11、Q12のベースを容量C11、C12で交流
的に接地した点と、出力信号取り出すためのトランジス
タQ11〜Q14のコレクタの接続として、トランジス
タQ11とQ14のコレクタおよびトランジスタQ12
とQ13のコレクタを接続し、接続点から負荷抵抗とし
て、R61、R62を電源に接続した点である。出力信
号はトランジスタQ12、Q13のコレクタに接続され
た出力端子64から取り出している。本実施例も図1〜
図8と同様に各トランジスタのベ−スに付加するバイア
ス回路は省略している。
【0065】以上のように構成された周波数変換回路に
ついて、その動作を説明する。本実施例も差周波数を出
力とする周波数変換回路の実施例である。まず、RF信
号をトランジスタQ11のエミッタから入力している
が、トランジスタQ11のベースから入力した場合と同
様に、RFとLo信号の混合動作が起き、トランジスタ
Q11、Q13のコレクタにIF信号成分が出力され
る。
ついて、その動作を説明する。本実施例も差周波数を出
力とする周波数変換回路の実施例である。まず、RF信
号をトランジスタQ11のエミッタから入力している
が、トランジスタQ11のベースから入力した場合と同
様に、RFとLo信号の混合動作が起き、トランジスタ
Q11、Q13のコレクタにIF信号成分が出力され
る。
【0066】一方トランジスタQ12、Q14のエミッ
タにもトランジスタQ16を通ったRF信号が入力され
るが、トランジスタQ16でRF信号が反転するためコ
レクタに出力されるIF信号は、トランジスタQ11と
Q14、ランジスタQ12とQ13がそれぞれ同相関係
になる。
タにもトランジスタQ16を通ったRF信号が入力され
るが、トランジスタQ16でRF信号が反転するためコ
レクタに出力されるIF信号は、トランジスタQ11と
Q14、ランジスタQ12とQ13がそれぞれ同相関係
になる。
【0067】よってトランジスタQ11とQ14のコレ
クタ、トランジスタQ12とQ13のコレクタを接続す
ることで、IF信号を合成することができる。特に3次
相互歪成分については歪補償回路の動作により、トラン
ジスタQ12とQ13のコレクタ端では、ほぼ同振幅で
逆位相の成分が現れる。
クタ、トランジスタQ12とQ13のコレクタを接続す
ることで、IF信号を合成することができる。特に3次
相互歪成分については歪補償回路の動作により、トラン
ジスタQ12とQ13のコレクタ端では、ほぼ同振幅で
逆位相の成分が現れる。
【0068】よって出力端子64では、所望のIF信号
は合成され、歪成分は打ち消されて出力されるため周波
数変換回路として低歪な特性を実現することができる。
は合成され、歪成分は打ち消されて出力されるため周波
数変換回路として低歪な特性を実現することができる。
【0069】また、RF信号をトランジスタQ11のエ
ミッタ側から入力することにより、入力インピーダンス
をほぼ50Ωに近い値に設定することができるため入力
整合回路を必要としないという特徴も持つ。
ミッタ側から入力することにより、入力インピーダンス
をほぼ50Ωに近い値に設定することができるため入力
整合回路を必要としないという特徴も持つ。
【0070】なお、本実施例では、RF信号を片相でト
ランジスタQ11のエミッタ側から入力しているが、ト
ランジスタQ12のエミッタと合わせて差動で入力して
もよい。またLo信号についてもトランジスタQ11と
Q12のベースに差動信号を入力してもよい。さらに出
力信号としてトランジスタQ11とQ14のコレクタ成
分と合わせて利用してもよい。
ランジスタQ11のエミッタ側から入力しているが、ト
ランジスタQ12のエミッタと合わせて差動で入力して
もよい。またLo信号についてもトランジスタQ11と
Q12のベースに差動信号を入力してもよい。さらに出
力信号としてトランジスタQ11とQ14のコレクタ成
分と合わせて利用してもよい。
【0071】なお、本実施例では、トランジスタQ11
とQ14およびトランジスタQ12とQ13のコレクタ
同士を接続しているが、コレクタを接続せずそれぞれ個
別に負荷回路を接続してもよい。また本実施例では、負
荷回路として抵抗を用いているがインダクタなどのリア
クタンス素子や、能動素子を用いてもよいことは言うま
でもない。
とQ14およびトランジスタQ12とQ13のコレクタ
同士を接続しているが、コレクタを接続せずそれぞれ個
別に負荷回路を接続してもよい。また本実施例では、負
荷回路として抵抗を用いているがインダクタなどのリア
クタンス素子や、能動素子を用いてもよいことは言うま
でもない。
【0072】なお、第1〜第9の本実施例では差周波数
を得る周波数変換回路の実施例を示したが、和周波数を
得る周波数変換回路にも適用できることは言うまでもな
い。
を得る周波数変換回路の実施例を示したが、和周波数を
得る周波数変換回路にも適用できることは言うまでもな
い。
【0073】
【発明の効果】以上のように本発明は、第1の信号を入
力する第1、第2のトランジスタから構成される差動対
と、第2の信号を入力する、ベ−スを接続した第3、第
4の電流バイパス用トランジスタと、前記第1の差動対
トランジスタと前記第3の電流バイパス用トランジスタ
のエミッタを、また、前記第2の差動対トランジスタと
前記第4の電流バイパス用トランジスタのエミッタをそ
れぞれ接続し、接続したエミッタの一方に第5のトラン
ジスタのコレクタと第6のトランジスタのベ−スを、他
方に第6のトランジスタのコレクタと第5のトランジス
タのベ−スを接続することで歪補償回路を構成し、第
5、6のトランジスタのエミッタに電流源を接続すると
ともに両者を抵抗で接続した回路を基本回路とし、この
基本回路を単独あるいは複数個組み合わせ周波数変換回
路を構成し、出力の取り出しは、合成する出力が逆相の
場合には、トランスを用い、互いに位相が逆な出力をト
ランスの1次側に接続し、2次側より合成出力を得る、
または位相が同相または近接している場合には、同相合
成を行い、合成出力が逆相であれば、前述と同様の逆相
合成を重ねて行い、出力を得る構成を有することで、周
波数変換基本回路に入力されるRF信号が大振幅になる
と顕著になる入力トランジスタの動作点の相違を抑圧す
ることができるので、この相違に起因して発生する歪の
低減が図れ、低歪な周波数変換回路が実現可能である。
力する第1、第2のトランジスタから構成される差動対
と、第2の信号を入力する、ベ−スを接続した第3、第
4の電流バイパス用トランジスタと、前記第1の差動対
トランジスタと前記第3の電流バイパス用トランジスタ
のエミッタを、また、前記第2の差動対トランジスタと
前記第4の電流バイパス用トランジスタのエミッタをそ
れぞれ接続し、接続したエミッタの一方に第5のトラン
ジスタのコレクタと第6のトランジスタのベ−スを、他
方に第6のトランジスタのコレクタと第5のトランジス
タのベ−スを接続することで歪補償回路を構成し、第
5、6のトランジスタのエミッタに電流源を接続すると
ともに両者を抵抗で接続した回路を基本回路とし、この
基本回路を単独あるいは複数個組み合わせ周波数変換回
路を構成し、出力の取り出しは、合成する出力が逆相の
場合には、トランスを用い、互いに位相が逆な出力をト
ランスの1次側に接続し、2次側より合成出力を得る、
または位相が同相または近接している場合には、同相合
成を行い、合成出力が逆相であれば、前述と同様の逆相
合成を重ねて行い、出力を得る構成を有することで、周
波数変換基本回路に入力されるRF信号が大振幅になる
と顕著になる入力トランジスタの動作点の相違を抑圧す
ることができるので、この相違に起因して発生する歪の
低減が図れ、低歪な周波数変換回路が実現可能である。
【0074】また、基本回路単独の場合には、トランス
を用いた逆相合成を併用することにより、少ない消費電
流で、IF信号出力の倍増化が図れるとともに同相成分
であるLo信号は打ち消されるので、これらの成分が出
力側に漏れるのを抑圧することが可能となる。
を用いた逆相合成を併用することにより、少ない消費電
流で、IF信号出力の倍増化が図れるとともに同相成分
であるLo信号は打ち消されるので、これらの成分が出
力側に漏れるのを抑圧することが可能となる。
【0075】2個の基本回路を組み合わせて用いる場合
には、トランスなしの同相合成のみでRF信号、Lo信
号を除去可能である。さらに、同相合成したもの同士は
互いに逆相なので、トランスを併用すれば同相合成のみ
の場合に比べ2倍の出力が得られるなど、低消費電流で
低歪、高利得の周波数変換回路を実現することができ
る。
には、トランスなしの同相合成のみでRF信号、Lo信
号を除去可能である。さらに、同相合成したもの同士は
互いに逆相なので、トランスを併用すれば同相合成のみ
の場合に比べ2倍の出力が得られるなど、低消費電流で
低歪、高利得の周波数変換回路を実現することができ
る。
【図面の簡単な説明】
【図1】本発明の第1の実施例における周波数変換回路
の回路図
の回路図
【図2】本発明の第2の実施例における周波数変換回路
の回路図
の回路図
【図3】本発明の第3の実施例における周波数変換回路
の回路図
の回路図
【図4】本発明の第4の実施例における周波数変換回路
の回路図
の回路図
【図5】本発明の第5の実施例における周波数変換回路
の回路図
の回路図
【図6】本発明の第6の実施例における周波数変換回路
の回路図
の回路図
【図7】本発明の第7の実施例における周波数変換回路
の回路図
の回路図
【図8】本発明の第8の実施例における周波数変換回路
の回路図
の回路図
【図9】本発明の第9の実施例における周波数変換回路
の回路図
の回路図
【図10】従来の周波数変換回路の回路図
11、12、51、52 RF信号入力端子 13、53、54 Lo信号入力端子 14、15、21、31、41、55、56、61、7
1、81 IF信号出力端子 20、60、70 歪補償回路 32、57 バイアス端子 I11、I12 定電流源 R10、R50、R60 エミッタ結合抵抗 R11、R12、R51、R52 出力負荷抵抗 R13、R14、R53、R54、R63、R64 歪
補償調整抵抗 R17、R18、R57、R58、R67、R68 定
電流源抵抗 T21、T31、T61、T71 トランス Q11〜Q14、Q51〜Q54、Q61〜Q64 周
波数変換主要部トランジスタ Q15、Q16、Q55、Q56、Q65、Q66 歪
補償回路トランジスタ Q17、Q18、Q57、Q58、Q67、Q68 定
電流源トランジスタ Q41、Q41、Q81、Q82 PNP型トランジス
タ負荷 Vcc 電圧源
1、81 IF信号出力端子 20、60、70 歪補償回路 32、57 バイアス端子 I11、I12 定電流源 R10、R50、R60 エミッタ結合抵抗 R11、R12、R51、R52 出力負荷抵抗 R13、R14、R53、R54、R63、R64 歪
補償調整抵抗 R17、R18、R57、R58、R67、R68 定
電流源抵抗 T21、T31、T61、T71 トランス Q11〜Q14、Q51〜Q54、Q61〜Q64 周
波数変換主要部トランジスタ Q15、Q16、Q55、Q56、Q65、Q66 歪
補償回路トランジスタ Q17、Q18、Q57、Q58、Q67、Q68 定
電流源トランジスタ Q41、Q41、Q81、Q82 PNP型トランジス
タ負荷 Vcc 電圧源
───────────────────────────────────────────────────── フロントページの続き (72)発明者 森 義一 大阪府門真市大字門真1006番地 松下電器 産業株式会社内
Claims (18)
- 【請求項1】 電源に接続する出力負荷回路と、第1の
信号を入力する第1、第2のトランジスタから構成され
る差動対と、第2の信号を入力する、ベ−スを互いに接
続した電流バイパス用の第3、第4のトランジスタと、
前記第1のトランジスタと前記第3のトランジスタのエ
ミッタを、また前記第2のトランジスタと前記第4のト
ランジスタのエミッタをそれぞれ接続し、当該接続した
エミッタの一方に第5のトランジスタのコレクタと第6
のトランジスタのベ−スを、当該接続したエミッタの他
方に前記第6のトランジスタのコレクタと前記第5のト
ランジスタのベ−スを接続した歪補償回路と、前記第5
のトランジスタのエミッタに接続された第1の電流源
と、前記第6のトランジスタのエミッタに接続された第
2の電流源と、前記第5、6のトランジスタのエミッタ
間に接続された抵抗とを具備する周波数変換回路。 - 【請求項2】 第3、第4のトランジスタのサイズが第
1、第2のトランジスタのサイズに比べ小さいことを特
徴とする請求項1記載の周波数変換回路。 - 【請求項3】 第3、第4のトランジスタのエミッタに
それぞれ抵抗を付加したことを特徴とする請求項1記載
の周波数変換回路。 - 【請求項4】 請求項1記載の周波数変換回路を2個設
け、当該互いの回路の同相出力成分を加算したことを特
徴とする周波数変換回路。 - 【請求項5】 第3、第4のトランジスタのサイズが、
第1、第2のトランジスタのサイズに比べ小さいことを
特徴とする請求項4記載の周波数変換回路。 - 【請求項6】 請求項3記載の周波数変換回路を2個設
け、当該互いの回路の同相出力成分を加算したことを特
徴とする周波数変換回路。 - 【請求項7】 出力負荷回路は、第1、第2あるいは第
3、第4のトランジスタのコレクタと、電源との間に接
続された抵抗であり、当該接続点より出力を取り出すこ
とを特徴とする請求項1〜6のいずれかに記載の周波数
変換回路。 - 【請求項8】 出力負荷回路は、第1のトランジスッタ
と第3のトランジスタ、第2のトランジスタと第4のト
ランジスタのコレクタを接続するとともに、それぞれ電
源との間に接続された抵抗であり、当該接続点より出力
を取り出すことを特徴とする請求項1〜6のいずれかに
記載の周波数変換回路。 - 【請求項9】 電源に接続する出力負荷回路は、前記差
動対あるいは前記電流バイパス用トランジスタのコレク
タ出力のうち、所望信号成分の位相が逆な出力をトラン
スの1次側に接続するとともに中点から電源を供給し
て、トランスの2次側より出力を取り出す回路であるこ
とを特徴とする請求項1〜6のいずれかに記載の周波数
変換回路。 - 【請求項10】 出力負荷回路は、第1、第2、第3、
第4のトランジスタのコレクタを接続した合成出力のう
ち、所望信号成分の位相が逆な合成出力をトランスの1
次側に接続するとともに中点から電源を供給して、トラ
ンスの2次側より出力を取り出す回路であることを特徴
とする請求項1〜6のいずれかに記載の周波数変換回
路。 - 【請求項11】 出力負荷回路は、一方のトランジスタ
のコレクタとベ−スならびに他方のトランジスタのベ−
スが接続された一対のPNP型トランジスタのエミッタ
を電源に、コレクタを第1、第2のあるいは第3、第4
のトランジスタのコレクタ出力のうち、所望信号成分の
位相が逆な出力と接続し、ベ−スがコレクタと接続され
ていない側のPNPトランジスタのコレクタから出力を
取り出す回路であることを特徴とする請求項1〜6のい
ずれかに記載の周波数変換回路。 - 【請求項12】 出力負荷回路は、一方のトランジスタ
のコレクタとベ−スならびに他方のトランジスタのベ−
スが接続された一対のPNP型トランジスタの両エミッ
タを電源に、コレクタを第1、第2、第3、第4のトラ
ンジスタのコレクタと接続した合成出力のうち、所望信
号成分の位相が逆な合成出力と接続し、ベ−スがコレク
タと接続されていない側のPNPトランジスタのコレク
タから出力を取り出す回路であることを特徴とする請求
項1〜6のいずれかに記載の周波数変換回路。 - 【請求項13】 電流源は、トランジスタのベ−スをバ
ンドギャップ回路から成る電源回路に、コレクタを歪補
償回路に、エミッタを抵抗を介して接地した回路である
ことを特徴とする請求項1〜6のいずれかに記載の周波
数変換回路。 - 【請求項14】 電源に接続する出力負荷回路と、第1
の信号を入力する第1、第2のトランジスタから構成さ
れる差動対と、第2の信号を入力する、ベ−スを互いに
接続した電流バイパス用の第3、第4のトランジスタ
と、前記第1のトランジスタと前記第3のトランジスタ
のエミッタを、また前記第2のトランジスタと前記第4
のトランジスタのエミッタをそれぞれ接続し、当該接続
したエミッタの一方に第5のトランジスタのコレクタと
第6のトランジスタのベ−スを、当該接続したエミッタ
の他方に前記第6のトランジスタのコレクタと前記第5
のトランジスタのベ−スを接続した歪補償回路と、前記
第5のトランジスタのエミッタに接続された第1の電流
源と、前記第6のトランジスタのエミッタに接続された
第2の電流源と、前記第5、6のトランジスタのエミッ
タ間に接続された抵抗とを具備し、前記第1の信号を前
記第1および第2のトランジスタのエミッタから入力
し、前記第2の信号を前記第3、第4のトランジスタの
ベースから入力することを特徴とする周波数変換回路。 - 【請求項15】 第1の信号を第1または第2のトラン
ジスタのエミッタのどちらか片方から入力したことを特
徴とする請求項14記載の周波数変換回路。 - 【請求項16】 第1の信号を第1および第2のトラン
ジスタのエミッタから差動信号で入力したことを特徴と
する請求項14記載の周波数変換回路。 - 【請求項17】 電源に接続する出力負荷回路は、第1
のおよび第4のトランジスタのコレクタを接続し、第2
および第3のトランジスタのコレクタを接続し、それぞ
れ電源からの抵抗を接続し、接続点より出力を取り出す
回路であることを特徴とする請求項14記載の周波数変
換回路。 - 【請求項18】 第1の信号を第1のトランジスタのエ
ミッタから入力し、出力を第2のトランジスタのコレク
タから取り出すことを特徴とする請求項17記載の周波
数変換回路。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7157517A JPH08265047A (ja) | 1995-01-24 | 1995-06-23 | 周波数変換回路 |
US08/592,864 US5715532A (en) | 1995-01-24 | 1996-01-24 | Frequency converter apparatus with distortion compensating circuit |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7-9090 | 1995-01-24 | ||
JP909095 | 1995-01-24 | ||
JP7157517A JPH08265047A (ja) | 1995-01-24 | 1995-06-23 | 周波数変換回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH08265047A true JPH08265047A (ja) | 1996-10-11 |
Family
ID=26343743
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP7157517A Pending JPH08265047A (ja) | 1995-01-24 | 1995-06-23 | 周波数変換回路 |
Country Status (2)
Country | Link |
---|---|
US (1) | US5715532A (ja) |
JP (1) | JPH08265047A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR19990024433A (ko) * | 1997-09-02 | 1999-04-06 | 윤종용 | 믹서회로 |
KR100505568B1 (ko) * | 1997-11-18 | 2005-10-26 | 삼성전자주식회사 | 믹서회로 |
US7598787B2 (en) | 2005-10-07 | 2009-10-06 | Samsung Electronics Co., Ltd. | Signal generation apparatus, frequency converting apparatus, and receiver |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100243489B1 (ko) * | 1995-11-22 | 2000-02-01 | 니시무로 타이죠 | 주파수 변환기 및 이를 이용한 무선 수신기 |
US6125272A (en) * | 1998-09-25 | 2000-09-26 | Motorola, Inc. | Method and apparatus providing improved intermodulation distortion protection |
EP1145423A2 (en) * | 1998-11-04 | 2001-10-17 | Koninklijke Philips Electronics N.V. | Combined cmos mixer and vco circuit |
JP4056739B2 (ja) * | 1999-06-29 | 2008-03-05 | 三菱電機株式会社 | 高調波ミクサ |
FR2798234B1 (fr) * | 1999-09-03 | 2001-11-23 | St Microelectronics Sa | Dispositif de transposition de frequence a faible fuite de signal d'oscillateur local et procede correspondant de reduction de fuite |
US6426669B1 (en) * | 2000-08-18 | 2002-07-30 | National Semiconductor Corporation | Low voltage bandgap reference circuit |
DE10134754A1 (de) * | 2001-07-17 | 2003-02-06 | Infineon Technologies Ag | Multipliziererschaltung |
JP4920162B2 (ja) * | 2001-09-04 | 2012-04-18 | 株式会社東芝 | 周波数変換器及びこの周波数変換器を使用した通信装置 |
JP4080298B2 (ja) * | 2002-10-29 | 2008-04-23 | 松下電器産業株式会社 | 増幅器 |
FR2847744A1 (fr) * | 2002-11-26 | 2004-05-28 | St Microelectronics Sa | Procede de reduction de la non-linearite d'ordre deux d'un dispositif de transposition de frequence et dispositif correspondant |
EP1574084B1 (en) * | 2002-12-11 | 2010-02-17 | R.F. Magic Inc. | Nxm crosspoint switch with band translation |
KR100677146B1 (ko) * | 2004-10-30 | 2007-02-02 | 삼성전자주식회사 | I/q 직교 복조기 |
WO2008070321A2 (en) * | 2006-10-24 | 2008-06-12 | Teetzel Andrew M | Rf system linearizer using controlled complex nonlinear distortion generators |
US8035447B2 (en) * | 2007-08-21 | 2011-10-11 | Qualcomm, Incorporated | Active circuits with load linearization |
US8848824B2 (en) * | 2008-03-07 | 2014-09-30 | Andrew M. Teetzel | High efficiency RF system linearizer using controlled complex nonlinear distortion generators |
CN105703713B (zh) * | 2016-01-14 | 2019-01-22 | 清华大学 | 低三阶交调失真的有源Gilbert混频器 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5474618A (en) * | 1977-11-28 | 1979-06-14 | Toshiba Corp | Frequency conversion circuit |
JPS54138319A (en) * | 1978-04-20 | 1979-10-26 | Toshiba Corp | Frequency conversion circuit |
US4416024A (en) * | 1979-12-17 | 1983-11-15 | Sanyo Electric Co., Inc. | Distortion reducing circuit in FM receiver |
US4344188A (en) * | 1980-10-09 | 1982-08-10 | Matsushita Electric Industrial Co., Ltd. | Balanced modulator |
NL8302481A (nl) * | 1983-07-12 | 1985-02-01 | Philips Nv | Hf-afsteminrichting voorzien van een schakelende mengtrap en een afstemoscillator. |
JPH0417405A (ja) * | 1990-05-10 | 1992-01-22 | Alps Electric Co Ltd | ミキサ回路 |
JP2507681B2 (ja) * | 1990-07-10 | 1996-06-12 | 株式会社東芝 | Fm復調回路 |
US5361409A (en) * | 1991-03-12 | 1994-11-01 | Watkins Johnson Company | FET mixer having transmission line transformer |
US5379457A (en) * | 1993-06-28 | 1995-01-03 | Hewlett-Packard Company | Low noise active mixer |
US5448772A (en) * | 1994-08-29 | 1995-09-05 | Motorola, Inc. | Stacked double balanced mixer circuit |
-
1995
- 1995-06-23 JP JP7157517A patent/JPH08265047A/ja active Pending
-
1996
- 1996-01-24 US US08/592,864 patent/US5715532A/en not_active Expired - Fee Related
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR19990024433A (ko) * | 1997-09-02 | 1999-04-06 | 윤종용 | 믹서회로 |
KR100505568B1 (ko) * | 1997-11-18 | 2005-10-26 | 삼성전자주식회사 | 믹서회로 |
US7598787B2 (en) | 2005-10-07 | 2009-10-06 | Samsung Electronics Co., Ltd. | Signal generation apparatus, frequency converting apparatus, and receiver |
Also Published As
Publication number | Publication date |
---|---|
US5715532A (en) | 1998-02-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH08265047A (ja) | 周波数変換回路 | |
Kinget et al. | A 1-GHz CMOS up-conversion mixer | |
US20050208920A1 (en) | Current driven polyphase filters and method of operation | |
JPH0746045A (ja) | 低雑音能動ミキサ | |
GB2321149A (en) | Low voltage mixer | |
US7710185B2 (en) | Tuneable circuit for canceling third order modulation | |
JP4536528B2 (ja) | 差動用低雑音バイアス回路及び差動信号処理装置 | |
JPH11308054A (ja) | 二重平衡変調器及び直交変調器 | |
US11374536B2 (en) | Zero IF transmitter with decoupling between mixer and programmable gain stage | |
US7043220B1 (en) | Image-rejection mixer having high linearity and high gain | |
US6100758A (en) | Low noise resistively matched amplifier | |
US7424281B1 (en) | Image-rejection mixers having high linearity and high gain and RF circuits using the same | |
US5736840A (en) | Phase shifter and communication system using the phase shifter | |
US7565128B2 (en) | High performance low noise amplifier | |
US6594504B1 (en) | Frequency transposition device having low local oscillator signal leakage and corresponding leakage reduction process | |
KR100630626B1 (ko) | 출력신호의 왜곡을 방지할 수 있는 믹서 및 주파수변환방법 | |
US5821802A (en) | Transformer-coupled mixer circuit | |
EP2127068A1 (en) | Method and arrangement for a linear mixer | |
JP4393926B2 (ja) | ミキサ回路 | |
Debono et al. | On the design of low-voltage, low-power CMOS analog multipliers for RF applications | |
JP2000196363A (ja) | 周波数変換回路、信号変換回路、信号増幅回路、歪み補償回路、及び高周波無線通信装置 | |
US5650714A (en) | Orthogonal signal generation system | |
EP0859460B1 (en) | Mixer circuit with wide dynamic range | |
JPH06177654A (ja) | 平衡変調回路 | |
JP6921358B2 (ja) | ミクサ |