JPH08263166A - コンピュータの電力節減方法及びその装置 - Google Patents
コンピュータの電力節減方法及びその装置Info
- Publication number
- JPH08263166A JPH08263166A JP7079833A JP7983395A JPH08263166A JP H08263166 A JPH08263166 A JP H08263166A JP 7079833 A JP7079833 A JP 7079833A JP 7983395 A JP7983395 A JP 7983395A JP H08263166 A JPH08263166 A JP H08263166A
- Authority
- JP
- Japan
- Prior art keywords
- computer
- data input
- data
- power saving
- frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 18
- 238000013479 data entry Methods 0.000 claims description 11
- 238000004458 analytical method Methods 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 9
- 239000013256 coordination polymer Substances 0.000 description 3
- 230000004044 response Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 2
- 238000004364 calculation method Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000002452 interceptive effect Effects 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
Landscapes
- Power Sources (AREA)
Abstract
(57)【要約】
【目的】 データ入力期間中のコンピュータの電力消費
を節減するコンピュータの電力節減方法及びその装置を
提供することを目的とする。 【構成】 この方法は、所定の時間中コンピュータの中
央処理装置によって実行されたタスクの数及び順序を記
録するステップと、上記コンピュータはデータ入力を受
け取っているかどうかを決定するために実行されたタス
クの記録されたデータを分析するステップと、上記コン
ピュータがデータ入力を受け取っている間はデータ入力
速度に従って許容された最低周波数に上記コンピュータ
の上記中央処理装置のシステムクロックを変更するステ
ップ、又はコンピュータがデータ入力を受け取っていな
い間は上記中央処理装置の上記システムクロックを許容
された最高周波数に変更するステップとを含んでいる。
を節減するコンピュータの電力節減方法及びその装置を
提供することを目的とする。 【構成】 この方法は、所定の時間中コンピュータの中
央処理装置によって実行されたタスクの数及び順序を記
録するステップと、上記コンピュータはデータ入力を受
け取っているかどうかを決定するために実行されたタス
クの記録されたデータを分析するステップと、上記コン
ピュータがデータ入力を受け取っている間はデータ入力
速度に従って許容された最低周波数に上記コンピュータ
の上記中央処理装置のシステムクロックを変更するステ
ップ、又はコンピュータがデータ入力を受け取っていな
い間は上記中央処理装置の上記システムクロックを許容
された最高周波数に変更するステップとを含んでいる。
Description
【０００１】
【産業上の利用分野】本発明は、コンピュータの電力節
減方法及びその装置、特にデータ入力中のコンピュータ
の電力消費を節減するコンピュータの電力節減方法及び
その装置に関する。
減方法及びその装置、特にデータ入力中のコンピュータ
の電力消費を節減するコンピュータの電力節減方法及び
その装置に関する。
【０００２】
【従来の技術】従来のコンピュータの電力節減装置は、
コンピュータの実動作モードに応動するよりもむしろコ
ンピュータの通常の状況を検出するように単純な技術に
よって設計された単に周知の電力節減回路である。結果
として、コンピュータシステムの電力節減効率は、コン
ピュータの動作中の大部分の状況での最適程度に到達す
ることができない。例えば、大抵の従来の電力節減回路
は、コンピュータがデータ入力を受け取っているとき、
コンピュータの電力源を効率的に節減することができな
い。
コンピュータの実動作モードに応動するよりもむしろコ
ンピュータの通常の状況を検出するように単純な技術に
よって設計された単に周知の電力節減回路である。結果
として、コンピュータシステムの電力節減効率は、コン
ピュータの動作中の大部分の状況での最適程度に到達す
ることができない。例えば、大抵の従来の電力節減回路
は、コンピュータがデータ入力を受け取っているとき、
コンピュータの電力源を効率的に節減することができな
い。
【０００３】コンピュータシステムのための既存の従来
の電力節減設計の制御フローチャートである図１を参照
すると、まず第一に、従来の電力節減機能は、コンピュ
ータの中央処理装置(ＣＰＵ)がハードウェア構成を使用
することによってアイドルモードで作動しているかどう
かを決定するように設計されている。概して、ＣＰＵが
アイドルであるとき、それは、ＣＰＵが、割り込み要
求、ビデオメモリ書き込み、ハードディスク／フロッピ
ーディスクアクセス、プリンティング等のようないかな
るジョブも実行しないことを意味する。いったん、ハー
ドウェア構成が、ＣＰＵが所定の時間(一般に１２８ｍ
ｓ〜１６ｓ)よりも多くの間アイドル状況であったこと
を検出すると、ＣＰＵのシステムクロックは、電力消費
を保持するように減速されるだろう。しかしながら、こ
のような従来の設計は、コンピュータが大量データ入力
期間で作動しているとき、高電力節減効率を提供しな
い。
の電力節減設計の制御フローチャートである図１を参照
すると、まず第一に、従来の電力節減機能は、コンピュ
ータの中央処理装置(ＣＰＵ)がハードウェア構成を使用
することによってアイドルモードで作動しているかどう
かを決定するように設計されている。概して、ＣＰＵが
アイドルであるとき、それは、ＣＰＵが、割り込み要
求、ビデオメモリ書き込み、ハードディスク／フロッピ
ーディスクアクセス、プリンティング等のようないかな
るジョブも実行しないことを意味する。いったん、ハー
ドウェア構成が、ＣＰＵが所定の時間(一般に１２８ｍ
ｓ〜１６ｓ)よりも多くの間アイドル状況であったこと
を検出すると、ＣＰＵのシステムクロックは、電力消費
を保持するように減速されるだろう。しかしながら、こ
のような従来の設計は、コンピュータが大量データ入力
期間で作動しているとき、高電力節減効率を提供しな
い。
【０００４】コンピュータの速度は、現今のＣＰＵの高
性能化のために以前よりもより高速である。３３ＭＨｚ
のシステムクロックで作動される４８６ＣＰＵの動作速
度は、グラフィック画像を表示するために同一のＣＰＵ
のクロック周波数で作動する３８６ＣＰＵの動作速度よ
りも２倍高速である。しかしながら、コンピュータのキ
ーボードを作動するときユーザによってデータ入力速度
が制限され、３３ＭＨｚの４８６ＣＰＵが、データ入力
期間中１６ＭＨｚの４８６ＣＰＵと同一の性能を有する
ので、異なるシステムクロックで作動される異なるＣＰ
Ｕを有するコンピュータは、文書処理プログラム又はス
プレッドシートプログラムのような会話型プログラムを
実行するのに同一の時間かかることが分かった。したが
って、相当な電力が、データ入力期間中、ＣＰＵクロッ
ク周波数を低下することによって節減され得る。残念な
がら、既存の電力管理技術は、ＣＰＵがアイドルである
かどうかを検出できるだけであり、ユーザがコンピュー
タをどのように使用しているかを決定する能力を有して
いない。結果として、コンピュータのＣＰＵがデータ入
力状況で作動しているか否かを自動的に決定し、それに
よって電力エネルギーを節減するようにＣＰＵの速度を
減速する制御装置を開発することは重要である。
性能化のために以前よりもより高速である。３３ＭＨｚ
のシステムクロックで作動される４８６ＣＰＵの動作速
度は、グラフィック画像を表示するために同一のＣＰＵ
のクロック周波数で作動する３８６ＣＰＵの動作速度よ
りも２倍高速である。しかしながら、コンピュータのキ
ーボードを作動するときユーザによってデータ入力速度
が制限され、３３ＭＨｚの４８６ＣＰＵが、データ入力
期間中１６ＭＨｚの４８６ＣＰＵと同一の性能を有する
ので、異なるシステムクロックで作動される異なるＣＰ
Ｕを有するコンピュータは、文書処理プログラム又はス
プレッドシートプログラムのような会話型プログラムを
実行するのに同一の時間かかることが分かった。したが
って、相当な電力が、データ入力期間中、ＣＰＵクロッ
ク周波数を低下することによって節減され得る。残念な
がら、既存の電力管理技術は、ＣＰＵがアイドルである
かどうかを検出できるだけであり、ユーザがコンピュー
タをどのように使用しているかを決定する能力を有して
いない。結果として、コンピュータのＣＰＵがデータ入
力状況で作動しているか否かを自動的に決定し、それに
よって電力エネルギーを節減するようにＣＰＵの速度を
減速する制御装置を開発することは重要である。
【０００５】図２はユーザがキーボードのどれか一つの
キーをたたくときのコンピュータの応答を示す制御フロ
ーチャートであり、図３は各応答時間を示す図である。
下記の説明は、２０ＭＨｚで作動する４８６ＣＰＵを有
するコンピュータによって処理される。ユーザがキーボ
ード上のいかなるキーをもたたくとき、キーボードコン
トローラは、ＣＰＵに対する割り込み要求信号を発生す
る。一般に、割り込み要求信号を発生する時間は、約１
０μｓである。ＣＰＵは、キーボードコントローラから
の割り込み要求信号を受け取るや否や、それは、一般に
約３０μｓ(１５０ｎｓ＊２００)かかる約２００命令を
一般に含んでいるサブルーチンである割り込みサービス
ルーチンを起動する。ユーザによって入力されたデータ
は、一般に約３００命令を含んでいるＤＯＳソフトウェ
ア割り込みルーチンの制御を介してモニタ上に表示され
る。コンピュータの表示手順は、通常、キーボードから
ユーザによって入力されるデータを表示するのに約９０
μｓ(３００ｎｓ*３００)かかる。また、コンピュータ
がＷＩＮＤＯＷＳオペレーティングシステム環境で作動
されるならば、ＷＩＮＤＯＷＳは、入力データの表示位
置を計算するのに約１０００命令を実行されねばならな
いし、表示位置を計算しかつそれから表示メモリにデー
タを書き込むのに約３００μｓ(３００ｎｓ*１０００)
かかる。ＤＯＳシステムで作動するとき、コンピュータ
のディスプレイ上にデータを実際表示するのにユーザが
キーボードのどれかのキーをたたいた瞬間から約１３０
μｓかかるのに対して、ＷＩＮＤＯＷＳオペレーティン
グシステムで作動するときは約３４０μｓかかることは
注目される。
キーをたたくときのコンピュータの応答を示す制御フロ
ーチャートであり、図３は各応答時間を示す図である。
下記の説明は、２０ＭＨｚで作動する４８６ＣＰＵを有
するコンピュータによって処理される。ユーザがキーボ
ード上のいかなるキーをもたたくとき、キーボードコン
トローラは、ＣＰＵに対する割り込み要求信号を発生す
る。一般に、割り込み要求信号を発生する時間は、約１
０μｓである。ＣＰＵは、キーボードコントローラから
の割り込み要求信号を受け取るや否や、それは、一般に
約３０μｓ(１５０ｎｓ＊２００)かかる約２００命令を
一般に含んでいるサブルーチンである割り込みサービス
ルーチンを起動する。ユーザによって入力されたデータ
は、一般に約３００命令を含んでいるＤＯＳソフトウェ
ア割り込みルーチンの制御を介してモニタ上に表示され
る。コンピュータの表示手順は、通常、キーボードから
ユーザによって入力されるデータを表示するのに約９０
μｓ(３００ｎｓ*３００)かかる。また、コンピュータ
がＷＩＮＤＯＷＳオペレーティングシステム環境で作動
されるならば、ＷＩＮＤＯＷＳは、入力データの表示位
置を計算するのに約１０００命令を実行されねばならな
いし、表示位置を計算しかつそれから表示メモリにデー
タを書き込むのに約３００μｓ(３００ｎｓ*１０００)
かかる。ＤＯＳシステムで作動するとき、コンピュータ
のディスプレイ上にデータを実際表示するのにユーザが
キーボードのどれかのキーをたたいた瞬間から約１３０
μｓかかるのに対して、ＷＩＮＤＯＷＳオペレーティン
グシステムで作動するときは約３４０μｓかかることは
注目される。
【０００６】
【発明が解決しようとする課題】一般に、最も熟練した
タイピストは、１秒当たりキーボード上の平均５つのキ
ーをたたくことができる。ＣＰＵのシステムクロックと
既存の電力管理技術を使用するときの時間との関係が図
３に示される。ユーザがキーボード上の第１のキーをた
たくとき、コンピュータのＣＰＵは、コンピュータのデ
ィスプレイ上にデータを表示するために３４０μｓの第
１の時間(０〜Ｔ1)内でビジーモードで作動する。その
後は、次の時間１２８ｍｓ(Ｔ1〜Ｔ2)内では、ＣＰＵ
は、アイドルモードで作動する。時間Ｔ1〜Ｔ2は、ＣＰ
Ｕがアイドルモードで実行されているか否かを決定する
ために既存の電力節減コントローラによって使用され
る。約７２ｍｓである時間Ｔ2〜Ｔ3では、ＣＰＵのシス
テムクロックは、低周波状態（２ＭＨｚ）に変更され、
この低周波状態は、ユーザがキーボード上の第２のキー
をたたくまで、すなわち時間Ｔ３におけるまで存続され
る。この時間Ｔ３は、第１のキーが押下されたときから
約２００ｍｓである。時間Ｔ３で、ＣＰＵのシステムク
ロックは、２０ＭＨｚの最初の高周波レベルに再び上昇
する。図３を参照すると、ＣＰＵの動作速度は、データ
入力期間中ユーザ動作のそれよりも常に高速であること
が理解される。さらに、従来の電力節減制御回路は、コ
ンピュータのＣＰＵがアイドル動作モードで作動してい
ることをそれが検出するとき高周波状態からより低いプ
リセット周波数状態にシステムクロックを変更できるの
みである。この発明は上記に鑑み提案されたもので、デ
ータ入力期間中特にコンピュータの電力エネルギーをさ
らに節減するためのコンピュータの電力節減方法及びそ
の装置を提供することを目的とする。
タイピストは、１秒当たりキーボード上の平均５つのキ
ーをたたくことができる。ＣＰＵのシステムクロックと
既存の電力管理技術を使用するときの時間との関係が図
３に示される。ユーザがキーボード上の第１のキーをた
たくとき、コンピュータのＣＰＵは、コンピュータのデ
ィスプレイ上にデータを表示するために３４０μｓの第
１の時間(０〜Ｔ1)内でビジーモードで作動する。その
後は、次の時間１２８ｍｓ(Ｔ1〜Ｔ2)内では、ＣＰＵ
は、アイドルモードで作動する。時間Ｔ1〜Ｔ2は、ＣＰ
Ｕがアイドルモードで実行されているか否かを決定する
ために既存の電力節減コントローラによって使用され
る。約７２ｍｓである時間Ｔ2〜Ｔ3では、ＣＰＵのシス
テムクロックは、低周波状態（２ＭＨｚ）に変更され、
この低周波状態は、ユーザがキーボード上の第２のキー
をたたくまで、すなわち時間Ｔ３におけるまで存続され
る。この時間Ｔ３は、第１のキーが押下されたときから
約２００ｍｓである。時間Ｔ３で、ＣＰＵのシステムク
ロックは、２０ＭＨｚの最初の高周波レベルに再び上昇
する。図３を参照すると、ＣＰＵの動作速度は、データ
入力期間中ユーザ動作のそれよりも常に高速であること
が理解される。さらに、従来の電力節減制御回路は、コ
ンピュータのＣＰＵがアイドル動作モードで作動してい
ることをそれが検出するとき高周波状態からより低いプ
リセット周波数状態にシステムクロックを変更できるの
みである。この発明は上記に鑑み提案されたもので、デ
ータ入力期間中特にコンピュータの電力エネルギーをさ
らに節減するためのコンピュータの電力節減方法及びそ
の装置を提供することを目的とする。
【０００７】
【課題を解決するための手段】上記目的を達成するため
に、この発明のコンピュータの電力節減方法は、データ
入力期間中のコンピュータの電力消費を節減するコンピ
ュータの電力節減方法において、所定の時間中に実行さ
れたタスクのデータを記録するステップと、上記コンピ
ュータがデータ入力を受け取っているかどうかを決定す
るために実行されたタスクの記録されたデータを分析す
るステップと、上記コンピュータがデータ入力を受け取
っている間、上記コンピュータの中央処理装置のシステ
ムクロックをデータ入力速度に応じて許容された最低周
波数に変更し、かつ上記コンピュータがデータ入力を受
け取っていない間、上記中央処理装置のシステムクロッ
クを許容された最高周波数に変更するステップと、を含
んでいる。
に、この発明のコンピュータの電力節減方法は、データ
入力期間中のコンピュータの電力消費を節減するコンピ
ュータの電力節減方法において、所定の時間中に実行さ
れたタスクのデータを記録するステップと、上記コンピ
ュータがデータ入力を受け取っているかどうかを決定す
るために実行されたタスクの記録されたデータを分析す
るステップと、上記コンピュータがデータ入力を受け取
っている間、上記コンピュータの中央処理装置のシステ
ムクロックをデータ入力速度に応じて許容された最低周
波数に変更し、かつ上記コンピュータがデータ入力を受
け取っていない間、上記中央処理装置のシステムクロッ
クを許容された最高周波数に変更するステップと、を含
んでいる。
【０００８】また、この発明のコンピュータの電力節減
装置は、データ入力期間中のコンピュータの電力消費を
節減するコンピュータの電力節減装置において、所定の
時間中に上記コンピュータの中央処理装置によって実行
された各タスクの数及び順序を含む上記実行されたタス
クのデータを記録する記録手段（１，２）と、上記コン
ピュータがデータ入力を受け取っているかどうかを決定
するために上記実行されたタスクの記録されたデータを
分析する分析手段（３，４）と、上記データ入力の速度
に従って上記コンピュータの中央処理装置のシステムク
ロックを変更する変更手段（５，６）と、を備えてい
る。
装置は、データ入力期間中のコンピュータの電力消費を
節減するコンピュータの電力節減装置において、所定の
時間中に上記コンピュータの中央処理装置によって実行
された各タスクの数及び順序を含む上記実行されたタス
クのデータを記録する記録手段（１，２）と、上記コン
ピュータがデータ入力を受け取っているかどうかを決定
するために上記実行されたタスクの記録されたデータを
分析する分析手段（３，４）と、上記データ入力の速度
に従って上記コンピュータの中央処理装置のシステムク
ロックを変更する変更手段（５，６）と、を備えてい
る。
【０００９】
【作用】本発明によれば、コンピュータは、メニュー又
は文書を書き込むようなデータ入力期間の状況を検出す
ることができるように設計され、かつ時間０〜Ｔ２の間
また低周波数状態にシステムクロックを変更することが
できるが、データ入力動作中その実行に影響を及ぼさな
い。従来の電力節減制御回路は、コンピュータのＣＰＵ
がアイドル動作モードで作動していることを検出すると
き、高周波数状態からより低いプリセット周波数状態に
システムクロックを変更することができるのみである。
本発明の電力節減設計を使用することによって節減され
た電力は、次のように計算される。 (１)データ入力速度が５キーストローク／秒のとき、電
力節減効率Ｅｐｓは、 Ｅｐｓ＝節減電力エネルキ゛ー／最初の消費＝(20-2)*128ｍｓ／(20*128.34+2*72) ＝2304／2710.8＝85％である。 (２)データ入力速度が１キーストローク／秒のとき、 Ｅｐｓ＝(20-2)*128ｍｓ／(20*128.34+2*(1000ｍｓ-128.34ｍｓ)) ＝2304/4310.12＝53.56％である。
は文書を書き込むようなデータ入力期間の状況を検出す
ることができるように設計され、かつ時間０〜Ｔ２の間
また低周波数状態にシステムクロックを変更することが
できるが、データ入力動作中その実行に影響を及ぼさな
い。従来の電力節減制御回路は、コンピュータのＣＰＵ
がアイドル動作モードで作動していることを検出すると
き、高周波数状態からより低いプリセット周波数状態に
システムクロックを変更することができるのみである。
本発明の電力節減設計を使用することによって節減され
た電力は、次のように計算される。 (１)データ入力速度が５キーストローク／秒のとき、電
力節減効率Ｅｐｓは、 Ｅｐｓ＝節減電力エネルキ゛ー／最初の消費＝(20-2)*128ｍｓ／(20*128.34+2*72) ＝2304／2710.8＝85％である。 (２)データ入力速度が１キーストローク／秒のとき、 Ｅｐｓ＝(20-2)*128ｍｓ／(20*128.34+2*(1000ｍｓ-128.34ｍｓ)) ＝2304/4310.12＝53.56％である。
【００１０】上記の計算によると、既存の技術を使用す
る代わりに最新の技術を使用することによる電力節減効
率は、熟練したタイピストに対しては、８５％、熟練し
ていないタイピストに対しては、５４％にもなり得るこ
とが注目される。もしＣＰＵのシステムクロックがオペ
レータのデータ入力速度に従ってより低い許容された動
作周波数状態に変更され得るならば、さらに高電力節減
効率が達成され得る。しかしながら、人間は０．１秒よ
り低い可視表示の点滅を識別するため、ＣＰＵのシステ
ムクロックは、入力されたデータを表示するのに最小の
限界レベルを有しなければならない。したがって、ＣＰ
Ｕは、入力データを表示するのに0.1秒の最小表示速度
に制限されねばならない。
る代わりに最新の技術を使用することによる電力節減効
率は、熟練したタイピストに対しては、８５％、熟練し
ていないタイピストに対しては、５４％にもなり得るこ
とが注目される。もしＣＰＵのシステムクロックがオペ
レータのデータ入力速度に従ってより低い許容された動
作周波数状態に変更され得るならば、さらに高電力節減
効率が達成され得る。しかしながら、人間は０．１秒よ
り低い可視表示の点滅を識別するため、ＣＰＵのシステ
ムクロックは、入力されたデータを表示するのに最小の
限界レベルを有しなければならない。したがって、ＣＰ
Ｕは、入力データを表示するのに0.1秒の最小表示速度
に制限されねばならない。
【００１１】本発明では、ソフトウェアモジュールと結
合したハードウェア構成が、従来の電力節減制御回路と
比較してより高い電力節減効率を有する電力節減装置を
制御するために使用される。本発明のハードウェア構成
は、変更可能なこれまでの時間内で実行状況を記録及び
分析することができ、したがって、分析された結果は、
ＣＰＵがデータ入力動作モードで実行されているか否か
を決定するためにソフトウェアモジュールによって予め
セットされるプリセット数と比較される。さらに、本発
明は、最高の電力節減効率を達成するためにオペレータ
の実データ入力速度に応じて許容された最低の周波数レ
ベルにＣＰＵのシステムクロックを変更することができ
る。
合したハードウェア構成が、従来の電力節減制御回路と
比較してより高い電力節減効率を有する電力節減装置を
制御するために使用される。本発明のハードウェア構成
は、変更可能なこれまでの時間内で実行状況を記録及び
分析することができ、したがって、分析された結果は、
ＣＰＵがデータ入力動作モードで実行されているか否か
を決定するためにソフトウェアモジュールによって予め
セットされるプリセット数と比較される。さらに、本発
明は、最高の電力節減効率を達成するためにオペレータ
の実データ入力速度に応じて許容された最低の周波数レ
ベルにＣＰＵのシステムクロックを変更することができ
る。
【００１２】一般に、ＣＰＵのタスクは、次のように分
類される。すなわち、(１)キーボード割り込み要求、
(２)ダイレクトメモリアクセス、(３)他の割り込み要
求、(４)ビデオメモリ書き込み、(５)ハードディスクア
クセス、(６)フロッピーディスクアクセス、(７)プリン
ティング、(８)直列ポートに分類される。ＣＰＵは、ア
プリケーションソフトウェアを実行しているときに、上
記に挙げられた種々のタスクを実行する可能性を有す
る。ＣＰＵは、キーボード割り込み要求及びデータ入力
期間中のビデオメモリ書き込みのタスクを実行する際に
時間の大部分を費やす。この特性によれば、本発明は、
ＣＰＵの関連の種々のタスクの状況を検出及び記録する
ための複数のデータレジスタが設けられている。さら
に、シーケンスレコーダは、各データレジスタの動作状
況を収集するために使用され、それでＣＰＵによって実
行されるタスク及び各タスク間のシーケンシャル関係
は、他の分析のためのシーケンシャルレコーダに記録さ
れる。その代わりに、ＣＰＵは、キーボードから発生さ
れたキーボード割り込み要求信号の周波数を検出するこ
とによってオペレータのデータ入力速度を決定する。そ
の後は、それは、変更可能であり、かつソフトウェアを
介してセットされるプリセット数とシーケンシャルレコ
ーダの記録とを比較するために使用される比較回路によ
ってコンピュータがデータ入力モードで作動しているか
否かを決定することができる。いったん、データ入力状
況及びデータ入力速度が、データ入力期間中に検出され
ると、システムクロック制御回路は、ＣＰＵのシステム
クロックを許容された最小周波数レベルに自動的に変更
する。
類される。すなわち、(１)キーボード割り込み要求、
(２)ダイレクトメモリアクセス、(３)他の割り込み要
求、(４)ビデオメモリ書き込み、(５)ハードディスクア
クセス、(６)フロッピーディスクアクセス、(７)プリン
ティング、(８)直列ポートに分類される。ＣＰＵは、ア
プリケーションソフトウェアを実行しているときに、上
記に挙げられた種々のタスクを実行する可能性を有す
る。ＣＰＵは、キーボード割り込み要求及びデータ入力
期間中のビデオメモリ書き込みのタスクを実行する際に
時間の大部分を費やす。この特性によれば、本発明は、
ＣＰＵの関連の種々のタスクの状況を検出及び記録する
ための複数のデータレジスタが設けられている。さら
に、シーケンスレコーダは、各データレジスタの動作状
況を収集するために使用され、それでＣＰＵによって実
行されるタスク及び各タスク間のシーケンシャル関係
は、他の分析のためのシーケンシャルレコーダに記録さ
れる。その代わりに、ＣＰＵは、キーボードから発生さ
れたキーボード割り込み要求信号の周波数を検出するこ
とによってオペレータのデータ入力速度を決定する。そ
の後は、それは、変更可能であり、かつソフトウェアを
介してセットされるプリセット数とシーケンシャルレコ
ーダの記録とを比較するために使用される比較回路によ
ってコンピュータがデータ入力モードで作動しているか
否かを決定することができる。いったん、データ入力状
況及びデータ入力速度が、データ入力期間中に検出され
ると、システムクロック制御回路は、ＣＰＵのシステム
クロックを許容された最小周波数レベルに自動的に変更
する。
【００１３】本発明の他の態様によれば、コンピュータ
がデータ入力モードで実行されているか否かを決定する
ためにプリセットされた過去の時間中にＣＰＵの実行さ
れたタスクを記録及び分析することができるハードウェ
ア構成を使用する電力節減装置が設けられている。さら
に、ＣＰＵのシステムクロックは、オペレータの実デー
タ入力速度に従って許容された最低周波数に変更され
る。
がデータ入力モードで実行されているか否かを決定する
ためにプリセットされた過去の時間中にＣＰＵの実行さ
れたタスクを記録及び分析することができるハードウェ
ア構成を使用する電力節減装置が設けられている。さら
に、ＣＰＵのシステムクロックは、オペレータの実デー
タ入力速度に従って許容された最低周波数に変更され
る。
【００１４】本発明のさらに他の態様によれば、各タス
クのＣＰＵ実行中種々の状況を記録するための複数のデ
ータレジスタを使用する検出装置が設けられている。さ
らに、各タスクの実行された数及び順序を記録するため
に各データレジスタの状況を収集するシーケンシャルレ
コーダ(例えば、待ち行列装置)が設けられている。比較
回路は、コンピュータがデータ入力モードで作動されて
いるか否かを決定するためにこの結果とプリセット数と
を比較するために使用される。本発明の前述及び他の目
的、特徴、態様及び長所は、添付図面を参照するとき本
発明の下記の詳細な説明からより明かになる。
クのＣＰＵ実行中種々の状況を記録するための複数のデ
ータレジスタを使用する検出装置が設けられている。さ
らに、各タスクの実行された数及び順序を記録するため
に各データレジスタの状況を収集するシーケンシャルレ
コーダ(例えば、待ち行列装置)が設けられている。比較
回路は、コンピュータがデータ入力モードで作動されて
いるか否かを決定するためにこの結果とプリセット数と
を比較するために使用される。本発明の前述及び他の目
的、特徴、態様及び長所は、添付図面を参照するとき本
発明の下記の詳細な説明からより明かになる。
【００１５】
【実施例】次に、図４及び図５を用いて本発明の一実施
例を説明する。図４は本発明のコンピュータの電力節減
方法を実行するフローチャートであり、図５はその制御
回路を示すブロック図である。キーボード割り込み要
求、ダイレクトメモリアクセス等のようなコンピュータ
のＣＰＵによって実行される種々のタスクの状況を記録
するために、この制御回路は、複数のデータレジスタ１
を有している。ＣＰＵによって実行されるタスク及び各
タスクの順序を記録するシーケンシャルレコーダ２が設
けられている。基準周波数としての３２ＫＨｚのクロッ
ク信号が、シーケンシャルレコーダ２に供給されるの
で、オペレータによって入力されたデータのデータ入力
速度は、基準周波数とキーボードから送られるキーボー
ド割り込み信号の発生周波数とを比較することによって
決定される。シーケンシャルレコーダ２は、複数のレジ
スタ、複数のフリップフロップ及び複数の論理ゲートか
らなる。
例を説明する。図４は本発明のコンピュータの電力節減
方法を実行するフローチャートであり、図５はその制御
回路を示すブロック図である。キーボード割り込み要
求、ダイレクトメモリアクセス等のようなコンピュータ
のＣＰＵによって実行される種々のタスクの状況を記録
するために、この制御回路は、複数のデータレジスタ１
を有している。ＣＰＵによって実行されるタスク及び各
タスクの順序を記録するシーケンシャルレコーダ２が設
けられている。基準周波数としての３２ＫＨｚのクロッ
ク信号が、シーケンシャルレコーダ２に供給されるの
で、オペレータによって入力されたデータのデータ入力
速度は、基準周波数とキーボードから送られるキーボー
ド割り込み信号の発生周波数とを比較することによって
決定される。シーケンシャルレコーダ２は、複数のレジ
スタ、複数のフリップフロップ及び複数の論理ゲートか
らなる。
【００１６】複数の比較器からなる比較回路３は、ソフ
トウェアを介して予めプリセットされるプリセット数と
シーケンシャルレコーダ２の結果データとを比較するた
めに使用され、そのプリセット数は変更可能である。比
較のための時間は、比較回路３に続くフリップフロップ
４のプリセット周波数、例えば１ＫＨｚに依存する。フ
リップフロップ４のプリセット時間では、シーケンシャ
ルレコーダ２の出力数が比較回路３の比較によりプリセ
ット数のそれよりも大きいとき、フリップフロップ４
は、コンピュータがデータ入力を受け取っていることを
意味する制御信号をマルチプレクサ５に送出する。した
がって、マルチプレクサ５は、データ入力モードで作動
させるべく、許容された最低システムクロックをＣＰＵ
に出力する。これに反して、コンピュータがデータ入力
を受け取ってないとき、マルチプレクサ５は、高いシス
テムクロックをＣＰＵに出力する。
トウェアを介して予めプリセットされるプリセット数と
シーケンシャルレコーダ２の結果データとを比較するた
めに使用され、そのプリセット数は変更可能である。比
較のための時間は、比較回路３に続くフリップフロップ
４のプリセット周波数、例えば１ＫＨｚに依存する。フ
リップフロップ４のプリセット時間では、シーケンシャ
ルレコーダ２の出力数が比較回路３の比較によりプリセ
ット数のそれよりも大きいとき、フリップフロップ４
は、コンピュータがデータ入力を受け取っていることを
意味する制御信号をマルチプレクサ５に送出する。した
がって、マルチプレクサ５は、データ入力モードで作動
させるべく、許容された最低システムクロックをＣＰＵ
に出力する。これに反して、コンピュータがデータ入力
を受け取ってないとき、マルチプレクサ５は、高いシス
テムクロックをＣＰＵに出力する。
【００１７】図５に示されるカウンタ７は、ユーザのキ
ーイン速度（すなわち、キー押下数／秒）を計算するた
めに使用される。キーイン速度のデータは、周波数分割
器６に送られ、この周波数分割器６は、そのキーイン速
度データに応じてＣＰＵに供給されるクロック周波数を
調整する。概して、高速のキーイン速度のときは、より
高いクロック周波数がＣＰＵに供給されるようにする。
ーイン速度（すなわち、キー押下数／秒）を計算するた
めに使用される。キーイン速度のデータは、周波数分割
器６に送られ、この周波数分割器６は、そのキーイン速
度データに応じてＣＰＵに供給されるクロック周波数を
調整する。概して、高速のキーイン速度のときは、より
高いクロック周波数がＣＰＵに供給されるようにする。
【００１８】図６及び図７は、従来例及び本発明の電力
節減回路に関して、システムクロック周波数と時間との
関係を示すタイミング図である。オペレータのデータ入
力速度が４キー/秒(すなわち、0.25秒毎に1つのキー)で
あると仮定すると、従来の電力節減回路はコンピュータ
のアイドル状況を決定し、それから第２のキーがストロ
ークされるまで高周波数からより低い周波数にシステム
クロックを変更する。これに対し、図７による本発明の
実施例では、電力節減回路のハードウェアは、コンピュ
ータの状況を収集及び分析するのに０．７秒の時間かか
る。０．７秒の経過後に、システムクロックは、データ
入力状況が検出される間、電力消費を節減するためによ
り低い周波数に変更される。電力節減回路は、コンピュ
ータが０．７秒毎にデータ入力を受け取っているかどう
かを連続的に検出し、オペレータのデータ入力速度に従
ってシステムクロックを変更する。
節減回路に関して、システムクロック周波数と時間との
関係を示すタイミング図である。オペレータのデータ入
力速度が４キー/秒(すなわち、0.25秒毎に1つのキー)で
あると仮定すると、従来の電力節減回路はコンピュータ
のアイドル状況を決定し、それから第２のキーがストロ
ークされるまで高周波数からより低い周波数にシステム
クロックを変更する。これに対し、図７による本発明の
実施例では、電力節減回路のハードウェアは、コンピュ
ータの状況を収集及び分析するのに０．７秒の時間かか
る。０．７秒の経過後に、システムクロックは、データ
入力状況が検出される間、電力消費を節減するためによ
り低い周波数に変更される。電力節減回路は、コンピュ
ータが０．７秒毎にデータ入力を受け取っているかどう
かを連続的に検出し、オペレータのデータ入力速度に従
ってシステムクロックを変更する。
【００１９】例えば、０．７秒から１．４秒までの時間
間隔において、オペレータのデータ入力速度がより低い
速度に変更されると、その状況が検出され、システムク
ロックは、１．４秒の時間経過後に図７の実線で示され
るようなより低い周波数レベルにさらにまた減少され
る。これに反して、電力節減回路は、コンピュータがよ
り高速度でデータ入力を受け取っていることを検出する
とき、そのより高速度のデータ入力に応答して、システ
ムクロックは、時間１．４秒の経過後に図７の破線で示
されるようなより高い周波数に変更される。
間隔において、オペレータのデータ入力速度がより低い
速度に変更されると、その状況が検出され、システムク
ロックは、１．４秒の時間経過後に図７の実線で示され
るようなより低い周波数レベルにさらにまた減少され
る。これに反して、電力節減回路は、コンピュータがよ
り高速度でデータ入力を受け取っていることを検出する
とき、そのより高速度のデータ入力に応答して、システ
ムクロックは、時間１．４秒の経過後に図７の破線で示
されるようなより高い周波数に変更される。
【００２０】本発明の電力節減回路は、マイクロソフト
社によって公開されたＡＰＭ（Advanced Power Managem
ent)の下でさえ電力を節減することができる。この理由
は、ＡＰＭ電力節減ソフトウェアは、ＣＰＵがアイドル
動作モードであることを検出することであるのに対し
て、本発明は、コンピュータのＣＰＵが電力節減効果を
達成するために所定の時間でＣＰＵによって実行される
事前のタスクを収集及び分析することによってデータ入
力を受け取っているかどうかを判断することができる。
社によって公開されたＡＰＭ（Advanced Power Managem
ent)の下でさえ電力を節減することができる。この理由
は、ＡＰＭ電力節減ソフトウェアは、ＣＰＵがアイドル
動作モードであることを検出することであるのに対し
て、本発明は、コンピュータのＣＰＵが電力節減効果を
達成するために所定の時間でＣＰＵによって実行される
事前のタスクを収集及び分析することによってデータ入
力を受け取っているかどうかを判断することができる。
【図１】従来のコンピュータの電力節減方法の制御フロ
ーチャートを示す図である。
ーチャートを示す図である。
【図２】コンピュータがモニタ上に入力データを表示す
る際の制御フローチャートを示す図である。
る際の制御フローチャートを示す図である。
【図３】従来例でのシステムクロックを示す図である。
【図４】本発明による制御フローチャートを示す図であ
る。
る。
【図５】本発明の実施例の制御回路を示すブロック図で
ある。
ある。
【図６】データ入力期間中の従来例でのシステムクロッ
クを示す図である。
クを示す図である。
【図７】データ入力期間中の本発明でのシステムクロッ
クを示す図である。
クを示す図である。
１ データレジスタ ２ シーケンシャルレコーダ ３ 比較回路 ４ フリップフロップ ５ マルチプレクサ ６ 周波数分割器 ７ カウンタ
Claims (10)
- 【請求項１】 データ入力期間中のコンピュータの電力
消費を節減するコンピュータの電力節減方法において、 所定の時間中に実行されたタスクのデータを記録するス
テップと、 上記コンピュータがデータ入力を受け取っているかどう
かを決定するために実行されたタスクの記録されたデー
タを分析するステップと、 上記コンピュータがデータ入力を受け取っている間、上
記コンピュータの中央処理装置のシステムクロックをデ
ータ入力速度に応じて許容された最低周波数に変更し、
かつ上記コンピュータがデータ入力を受け取っていない
間、上記中央処理装置のシステムクロックを許容された
最高周波数に変更するステップと、 を含むことを特徴とするコンピュータの電力節減方法。 - 【請求項２】 上記実行されたタスクの記録されたデー
タは、上記コンピュータの中央処理装置によって実行さ
れた各タスクの数及び順序を含むことを特徴とする請求
項１に記載のコンピュータの電力節減方法。 - 【請求項３】 上記データ入力中の最低周波数は、上記
データ入力速度に従って選択されることを特徴とする請
求項１又は２に記載のコンピュータの電力節減方法。 - 【請求項４】 データ入力期間中のコンピュータの電力
消費を節減するコンピュータの電力節減装置において、 所定の時間中に上記コンピュータの中央処理装置によっ
て実行された各タスクの数及び順序を含む上記実行され
たタスクのデータを記録する記録手段（１，２）と、 上記コンピュータがデータ入力を受け取っているかどう
かを決定するために上記実行されたタスクの記録された
データを分析する分析手段（３，４)と、 上記データ入力速度に従って上記コンピュータの中央処
理装置のシステムクロックを変更する変更手段（５，
６）と、 を備えていることを特徴とするコンピュータの電力節減
装置。 - 【請求項５】 上記記録手段は、上記コンピュータの中
央処理装置によって実行されるタスクの状況を検出及び
記録する複数のデータレジスタ（１）、及び上記中央処
理装置によって実行されたタスクの数及び順序を含んで
いる上記状況を記録するシーケンシャルレコーダ（２）
を備え、このシーケンシャルレコーダ（２）は、オペレ
ータによって入力されたデータの上記データ入力速度を
決定するために上記シーケンシャルレコーダによって収
集されたデータと比較するクロック信号を供給され、 上記分析手段は、上記シーケンシャルレコーダ（２）の
出力とプリセット数とを比較する比較回路（３）、及び
上記コンピュータがプリセット周波数に従ってデータ入
力を受け取っているかどうかを決定するフリップフロッ
プ（４）を備え、このフリップフロップは、上記コンピ
ュータが上記比較回路（３）の結果に従って各時間の終
わりにデータ入力を受け取っていることを表す制御信号
を送出し、 上記変更手段は、上記フリップフロップの出力信号に対
応する上記コンピュータの中央処理装置に適当な周波数
のシステムクロックを出力するマルチプレクサ（５）、
及び上記システムクロックを許容された最低周波数に変
更し、かつ上記シーケンシャルレコーダ（２）に記録さ
れたデータ入力速度に従って上記マルチプレクサ（５）
にその最低周波数を送る周波数分割器（６）を備えてい
ることを特徴とする請求項４に記載のコンピュータの電
力節減装置。 - 【請求項６】 上記プリセット周波数は１ＫＨｚである
ことを特徴とする請求項５に記載のコンピュータの電力
節減装置。 - 【請求項７】 上記クロック信号の周波数は32ＫＨｚで
あることを特徴とする請求項５に記載のコンピュータの
電力節減装置。 - 【請求項８】 上記シーケンシャルレコーダ(２)は、複
数のレジスタ、複数のフリップフロップ及び複数の論理
ゲートを備えていることを特徴とする請求項５に記載の
コンピュータの電力節減装置。 - 【請求項９】 上記比較回路(３)は複数の比較器を備え
ていることを特徴とする請求項５に記載のコンピュータ
の電力節減装置。 - 【請求項１０】 上記プリセット数は、基準周波数及び
キーボード割り込み信号の時間を含んでいることを特徴
とする請求項５に記載のコンピュータの電力節減装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7079833A JPH08263166A (ja) | 1995-03-10 | 1995-03-10 | コンピュータの電力節減方法及びその装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7079833A JPH08263166A (ja) | 1995-03-10 | 1995-03-10 | コンピュータの電力節減方法及びその装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08263166A true JPH08263166A (ja) | 1996-10-11 |
Family
ID=13701218
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7079833A Pending JPH08263166A (ja) | 1995-03-10 | 1995-03-10 | コンピュータの電力節減方法及びその装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08263166A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013516710A (ja) * | 2010-01-11 | 2013-05-13 | クアルコム，インコーポレイテッド | 中央処理装置内のデータをサンプリングするシステムおよび方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0580871A (ja) * | 1991-09-20 | 1993-04-02 | Nec Corp | 電子計算機システム |
| JPH05158587A (ja) * | 1991-12-11 | 1993-06-25 | Kyocera Corp | 情報処理装置 |
| JPH0651862A (ja) * | 1992-07-30 | 1994-02-25 | Hitachi Ltd | 電力制御装置 |
-
1995
- 1995-03-10 JP JP7079833A patent/JPH08263166A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0580871A (ja) * | 1991-09-20 | 1993-04-02 | Nec Corp | 電子計算機システム |
| JPH05158587A (ja) * | 1991-12-11 | 1993-06-25 | Kyocera Corp | 情報処理装置 |
| JPH0651862A (ja) * | 1992-07-30 | 1994-02-25 | Hitachi Ltd | 電力制御装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013516710A (ja) * | 2010-01-11 | 2013-05-13 | クアルコム，インコーポレイテッド | 中央処理装置内のデータをサンプリングするシステムおよび方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5355501A (en) | Idle detection system | |
| JP3058986B2 (ja) | コンピュータシステムの節電制御装置 | |
| JP4249763B2 (ja) | コンピュータ・システム、及び、その性能・電力消費の管理をする方法 | |
| US6829713B2 (en) | CPU power management based on utilization with lowest performance mode at the mid-utilization range | |
| US5675364A (en) | Display wakeup control | |
| US7596709B2 (en) | CPU power management based on utilization with lowest performance mode at the mid-utilization range | |
| US5696952A (en) | Dynamic speed switching software for power management | |
| CA2346991C (en) | Power management method and device for display devices | |
| CN100338581C (zh) | 用于确定cpu利用率的独立于操作***的方法和*** | |
| US20030226047A1 (en) | Portable terminal with enhanced power management function and method for managing power of the same | |
| US20030051179A1 (en) | Method and apparatus for power management of displays | |
| US5768604A (en) | Power saving computer system and method with power saving state inhibiting | |
| US20030051182A1 (en) | Method and apparatus for cognitive power management of video displays | |
| US7904912B2 (en) | Adaptive processor utilization reporting handling different processor frequencies | |
| US6112309A (en) | Computer system, device and operation frequency control method | |
| JPH09237130A (ja) | コンピュータシステム及び同システムにおけるクロック停止信号制御方法 | |
| JPH08263166A (ja) | コンピュータの電力節減方法及びその装置 | |
| US7171569B2 (en) | Apparatus, method and program product for preventing system mode change by mistaken instruction | |
| US6892146B2 (en) | Method for reading battery status by operation system of portable computer | |
| US7395441B2 (en) | Method and apparatus for specifying factors that impede power savings of a processor | |
| US20030212844A1 (en) | Method, apparatus, and system for generating serial interrupt requests (IRQ) with power savings | |
| NL9500390A (nl) | Werkwijze en inrichting voor het verminderen van het energieverbruik van een computer gedurende het invoeren van gegevens. | |
| JP2576805B2 (ja) | ディスク制御装置 | |
| US6282664B1 (en) | Method and apparatus for switching an electronic system between an operating mode and stand-by mode | |
| US20240211024A1 (en) | Wake-up mechanism controlling method, electronic system, non-transitory computer readable storage medium |