JPH08254714A - 反射型液晶表示装置の製造方法 - Google Patents

Abstract

(57)【要約】 【目的】 反射型液晶表示装置の製造方法に関し、反射
電極膜にＡｌを、また、接続用電極にＩＴＯを用い、し
かも、反射電極膜にピン・ホールが存在している場合で
あっても、反射電極膜をパターン化する為に用いるマス
クを形成する際、現像液に起因する電池効果に依る腐食
・溶解の問題は無縁であるようにする。 【構成】 ＴＦＴ部分ではソース電極２８Ｓの一部が表
出されるスルー・ホール３０Ａが形成されたパッシベー
ション膜３０で覆われ、ゲート端子部分では接続用電極
３２Ｇが表出され、ドレイン端子部分では接続用電極３
２Ｄが表出された状態でレジスト膜３４を形成し、レジ
スト膜３４の露光と現像を行ってスルー・ホール３０Ａ
を表出する反射電極パターンの開口３４Ａを形成し、開
口３４Ａを含むレジスト膜３４上に反射電極膜３５を形
成し、レジスト膜３４をその上に在る反射電極膜３５と
共に剥離してソース電極２８Ｓとコンタクトする反射電
極を得る。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、視差が起こり難いよう
に改善された構造をもつ反射型液晶表示装置を製造する
方法に関する。

【０００２】現在、反射型液晶表示装置に於いては、反
射板をセルの外側に設置した構造にした場合、背面ガラ
ス基板の厚さに起因する視差が起こり易くなるので、そ
れに対処する為、反射層をセルの内部に設けた構造にす
ることが行われている。

【０００３】然しながら、そのようにすると、製造中或
いは製造後に損傷が発生し、製造歩留りの低下や信頼性
の劣化が起こるので、これを改善する必要があり、本発
明に依れば、その問題を解消することができる。

【０００４】

【従来の技術】図１８は標準的な反射型液晶表示装置に
於けるＴＦＴ（ｔｈｉｎ ｆｉｌｍｔｒａｎｓｉｓｔｏ
ｒ）基板を表す要部平面図である。

【０００５】図に於いて、１は透明絶縁性基板（ガラス
基板）、２はＴＦＴ領域、３はゲート端子、４はドレイ
ン端子をそれぞれ示している。

【０００６】図１９は図１８に見られるＴＦＴ領域の一
部を拡大して表した要部平面図であり、ある画素を中央
にして、その近傍も含めて表してある。

【０００７】図に於いて、１１はゲート電極・配線、１
１Ａはゲート電極、１２はドレイン電極・配線、１２Ａ
はドレイン電極、１３はソース電極、１３Ａはスルー・
ホール、１４は画素電極（反射電極）をそれぞれ示して
いる。

【０００８】図２０は図１８に見られる端子の部分を拡
大して表した要部平面図であって、（Ａ）はゲート端子
部分、また、（Ｂ）はドレイン端子部分であり、図１９
に於いて用いた記号と同記号は同部分を表すか或いは同
じ意味を持つものとする。

【０００９】図に於いて、１５は外部素子との接続用電
極、１６はスルー・ホール、１７は外部素子との接続用
電極、１８はスルー・ホールをそれぞれ示している。

【００１０】反射層をセルの内部に設けた構造の反射型
液晶表示装置を得るには、図１８乃至図２０について説
明したＴＦＴ基板に於いて、画素電極１４を反射電極と
して機能することが可能であるようにすれば良く、次
に、そのような構成をもったＴＦＴ基板を作成する工程
について説明する。

【００１１】図２１乃至図２３は図１８乃至図２０につ
いて説明したＴＦＴ基板を製造する工程について説明す
る為の工程要所に於けるＴＦＴ基板を表す要部切断側面
図であり、以下、これ等の図を参照しつつ解説する。

【００１２】ただし、何れの図に於いても、（ＴＦＴ部
分）は、図１９に見られるＴＦＴ部分を線Ｘ−Ｘに沿っ
て切断して表した図であり、（ゲート端子部分）は、図
２０に於ける（Ａ）に見られるゲート端子部分を線Ｙ−
Ｙに沿って切断して表した図であり、（ドレイン端子部
分）は、図２０に於ける（Ｂ）に見られるドレイン端子
部分を線Ｘ−Ｘに沿って切断して表した図である。

【００１３】図２１に表されたＴＦＴ基板の構成に至る
までの工程は、反射電極膜３５の形成を除き、図１乃至
図１３（Ａ）について説明されている本発明一実施例の
工程と全く同じであるから、それ等の図及び説明を参照
されると良い。

【００１４】図２１（Ａ）参照 ２１−（１） 図示されているＴＦＴ基板の状態は、

【００１５】 （ＴＦＴ部分）に於いて 絶縁性透明基板２１上にゲート電極２２Ｇが形成され、
ゲート電極２２Ｇはゲート絶縁膜２４で覆われ、ゲート
絶縁膜２４上に活性層２５が形成され、ゲート電極２２
Ｇに対応する活性層２５上にチャネル保護膜２６が形成
され、チャネル保護膜２６を挟んでドレイン電極２８Ｄ
及びソース電極２８Ｓが対向して形成され、それ等の上
にはソース電極２８Ｓ上に開口をもつパッシベーション
膜３０が形成され、パッシベーション膜３０上には前記
開口を介してソース電極２８Ｓとコンタクトする反射電
極膜３５が形成された状態に在る。

【００１６】 （ゲート端子部分）に於いて 絶縁性透明基板２１上にゲート電極・配線２２Ｌが形成
され、その上はゲート電極・配線２２Ｌ上に開口をもつ
ゲート絶縁膜２４及び同じく開口をもつパッシベーショ
ン膜３０で覆われ、パッシベーション膜３０上には前記
開口を介してゲート電極・配線２２Ｌにコンタクトする
接続用電極３２Ｇが形成され、その上を反射電極膜３５
が覆っている状態に在る。

【００１７】 （ドレイン端子部分）に於いて 絶縁性透明基板２１はゲート絶縁膜２４で覆われ、ゲー
ト絶縁膜２４上にはパターニングされた活性層２５を下
地としてドレイン電極・配線２８Ｌが形成され、その上
はドレイン電極・配線２８Ｌ上に開口をもつパッシベー
ション膜３０で覆われ、パッシベーション膜３０上には
前記開口を介してゲート電極・配線２８Ｌにコンタクト
する接続用電極３２Ｄが形成され、その上を反射電極膜
３５が覆っている状態に在る。

【００１８】さて、本発明一実施例の図１乃至図１３
（Ａ）について説明されている工程に結び付く反射電極
膜３５の形成から説明しよう。

【００１９】２１−（２） 真空蒸着法を適用することに依り、Ａｌ或いはＡｇから
なる反射電極膜３５を形成する。

【００２０】図２１（Ｂ）参照 ２１−（３） スピン・コート法を適用することに依り、反射電極膜３
５上にレジストを塗布してレジスト膜３６を形成する。

【００２１】図２２（Ａ）参照 ２２−（１） リソグラフィ技術に於けるレジスト・プロセスを適用す
ることに依り、レジスト膜３６の露光及び現像を行い、
ＴＦＴ部分に於ける反射電極のパターンを形成する。
尚、ゲート端子部分、及び、ドレイン端子部分にレジス
ト膜は残らない。

【００２２】図２２（Ｂ）参照 ２２−（２） パターニングされたレジスト膜３６をマスクにして反射
電極膜３５のエッチングを行って、ＴＦＴ部分では反射
電極３５Ｒを形成する。尚、ゲート端子部分及びドレイ
ン端子部分に於ける反射電極膜３５は除去されてしま
う。

【００２３】図２３参照 ２３−（１） レジスト剥離液中に浸漬するなどして、反射電極膜３５
をエッチングした際のマスクであるレジスト膜３６を除
去する。

【００２４】これに依って、ＴＦＴ部分では、ソース電
極２８Ｓとコンタクトしている反射電極３５Ｒが表出さ
れ、ゲート端子部分及びドレイン端子部分では、接続電
極３２Ｇ及び３２Ｄが表出される。

【００２５】

【発明が解決しようとする課題】前記説明した従来の技
術に於ける工程で、反射電極膜３５をエッチングして反
射電極３５Ｒとするには、硝酸＋酢酸＋リン酸＋水から
なるエッチング液をエッチャントとするウエット・エッ
チング法を適用している。

【００２６】反射電極３５Ｒとしては、反射率が高い材
料で構成することが好ましいのは勿論であり、その意味
からはＡｇが最適であるが、Ａｇは拡散率が高い材料で
あって、下地への拡散及び反応の可能性は大きい。

【００２７】これに対し、Ａｌは下地への拡散及び反応
の可能性が小さく、また、集積回路に於けるメタライゼ
ーションに広く用いられ、エッチング条件などの特性も
良いことから、反射電極３５Ｒには、Ａｌを用いること
が多い。

【００２８】ところで、図２１乃至図２３について記述
した従来の技術に於いて、その工程２１−（１）乃至２
２−（２）に見られる説明で、ゲート端子部分及びドレ
イン端子部分では、ＩＴＯからなる接続用電極３２Ｇ及
び３２Ｄ上にＡｌからなる反射電極膜３５が成膜され、
その反射電極膜３５はウエット・エッチングされること
は前記した通りである。

【００２９】一般に、薄膜は、バルク状態の物質に比較
し、格子欠陥が桁違いに多く、結晶は不完全であり、従
って、反射電極膜３５には多くのピン・ホールが生成さ
れている。

【００３０】図２４は図２１（Ｂ）に破線の円で囲んだ
部分を拡大して表した要部切断側面図であり、図２１に
於いて用いた記号と同記号は同部分を表すか或いは同じ
意味を持つものとする。

【００３１】図に於いて、３５ＰはＩＴＯからなる接続
用電極３２Ｇ或いは３２Ｄ上に形成された反射電極膜３
５に生成されたピン・ホールを示している。

【００３２】さて、図示の状態で、レジスト膜３６の露
光及び現像を行った場合、その現像液が反射電極膜３５
と接続用電極３２Ｇ或いは３２Ｄとの両方に同時に接す
ることになる。

【００３３】前記した通り、反射電極膜３５の材料がＡ
ｌであって、接続用電極３２Ｇ或いは３２Ｄの材料がＩ
ＴＯである場合、現像液が介在して電池効果が起こり、
ＡｌとＩＴＯが反応して腐食・溶解されるので、これ
が、ＴＦＴの製造歩留り、延いては、反射型液晶表示装
置の製造歩留りを確実に低下させていることが判った。

【００３４】本発明では、反射電極膜にＡｌを、そし
て、接続用電極にＩＴＯをそれぞれ用い、しかも、反射
電極膜にピン・ホールが存在している場合であっても、
反射電極膜をパターン化する為に用いるマスクを形成す
る際、現像液に起因する電池効果に依る腐食・溶解の問
題は無縁であるようにする。

【００３５】

【課題を解決するための手段】本発明では、反射電極膜
をパターン化することに依って反射電極を形成するに際
してリフト・オフ法を適用するようにし、そのリフト・
オフの為のマスクをリソグラフィ技術に於けるレジスト
・プロセスの露光及び現像で作成する間、その工程上、
ゲート端子部分及びドレイン端子部分がレジスト膜で必
然的に覆われた状態になることが基本になっている。

【００３６】前記したところから、本発明の反射型液晶
表示装置の製造方法に於いては、 （１）ＴＦＴ基板を製造する工程中に於いて、ＴＦＴ部
分（例えば各図に於ける（ＴＦＴ部分））ではソース電
極（例えばソース電極２８Ｓ）の一部が表出されるスル
ー・ホール（例えばスルー・ホール３０Ａ）が形成され
たパッシベーション膜（例えばパッシベーション膜３
０）で覆われ、ゲート端子部分（例えば各図に於ける
（ゲート端子部分））では接続用電極（例えば接続用電
極３２Ｇ）が表出され、ドレイン端子部分（例えば（ド
レイン端子部分））では接続用電極（例えば接続用電極
３２Ｄ）が表出された状態でレジスト膜（例えばレジス
ト膜３４）を全面に形成する工程と、次いで、前記レジ
スト膜の露光及び現像を行って前記スルー・ホールを表
出する反射電極パターンの開口（例えば開口３４Ａ）を
形成する工程と、次いで、前記反射電極パターンの開口
を含むレジスト膜上に反射電極膜（例えば反射電極膜３
５）を形成する工程と、次いで、前記レジスト膜をその
上に在る反射電極膜と共に剥離して（リフト・オフ）前
記ソース電極とコンタクトする反射電極（例えば反射電
極３５Ｒ）を形成する工程とが含まれてなることを特徴
とするか、或いは、

【００３７】（２）前記（１）に於いて、レジスト膜の
露光及び現像を行ってスルー・ホールを表出する反射電
極パターンの開口及び遮光膜パターンの開口を形成する
工程と、次いで、前記反射電極パターンの開口及び遮光
膜パターンの開口（例えば遮光膜パターンの開口３４
Ｂ）を含むレジスト膜上に反射電極膜を形成する工程
と、次いで、前記レジスト膜をその上に在る反射電極膜
と共に剥離して前記ソース電極とコンタクトする反射電
極及びＴＦＴへの光リークを抑制する遮光膜（例えば遮
光膜３５Ｃ）を同時に形成する工程とが含まれることを
特徴とするか、或いは、

【００３８】（３）前記（１）或いは（２）に於いて、
接続用電極の材料がＩＴＯであり且つ反射電極の材料が
Ａｌであることを特徴とする。

【００３９】

【作用】前記手段を採ることに依り、反射電極膜と接続
用電極とが接触した状態で、レジスト膜の現像が行われ
ることは皆無であり、従って、反射電極膜がＡｌで、ま
た、ゲート端子部分及びドレイン端子部分に於ける接続
用電極がＩＴＯで、それぞれ構成されている場合であっ
ても、電池効果に起因する腐食・溶解は発生することが
なく、ＴＦＴアレイで制御される反射型液晶表示装置の
製造歩留りは向上する。

【００４０】

【実施例】図１乃至図１５は本発明の第一実施例である
反射型液晶表示装置に用いるＴＦＴ基板を製造する工程
について説明する為の工程要所に於けるＴＦＴ基板を表
す要部切断側面図であり、以下、これ等の図を参照しつ
つ解説する。

【００４１】これ等の図に於いても、（ＴＦＴ部分）
は、図１９に見られるＴＦＴ部分を線Ｘ−Ｘに沿って切
断して表したものに類似する図であり、（ゲート端子部
分）は図２０（Ａ）に見られるゲート端子部分を線Ｙ−
Ｙに沿って切断して表したものに類似する図であり、
（ドレイン端子部分）は図２０（Ｂ）に見られるドレイ
ン端子部分を線Ｘ−Ｘに沿って切断して表したものに類
似する図である。

【００４２】図１（Ａ）参照 １−（１） 通常の液晶表示装置に用いられている絶縁性透明基板２
１を用意する。この絶縁性透明基板２１の材料には、一
般にガラスを用いるが、その他、Ｓｉウエハやプラスチ
ックスなどを用いることもできる。

【００４３】１−（２） 絶縁性透明基板２１上にゲート電極材料膜２２を形成す
る。このゲート電極材料膜２２には、Ａｌ、Ｔｉ、Ｃｒ
などの導電性物質を用いることができ、また、成膜技術
としては、真空蒸着法、スパッタリング法、化学気相堆
積（ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉ
ｏｎ：ＣＶＤ）法などを適用することができる。

【００４４】図１（Ｂ）参照 １−（３） スピン・コート法を適用することに依り、ゲート電極材
料膜２２上にレジストを塗布してレジスト膜２３を形成
する。

【００４５】図２（Ａ）参照 ２−（１） リソグラフィ技術に於けるレジスト・プロセスを適用す
ることに依り、レジスト膜２３の露光及び現像を行い、
ゲート電極及びゲート・バス・ラインであるゲート電極
・配線のパターンを形成する。尚、ドレイン端子部分に
レジスト膜は残らない。

【００４６】図２（Ｂ）参照 ２−（２） パターニングされたレジスト膜２３をマスクにしてゲー
ト電極材料膜２２のエッチングを行って、ＴＦＴ部分で
はゲート電極２２Ｇを、ゲート端子部分ではゲート電極
・配線２２Ｌをそれぞれ形成する。

【００４７】ゲート電極材料膜２２をエッチングするに
は、その材料に対応して、ＨＣｌ系エッチング液やフッ
化水素酸系エッチング液などをエッチャントとして選択
するウエット・エッチング法を適用するか、或いは、Ｃ
Ｆ₄ 系ガスやＣＣｌ₄系ガスなどをエッチング・ガスと
して選択する反応性イオン・エッチング（ｒｅａｃｔｉ
ｖｅ ｉｏｎ ｅｔｃｈｉｎｇ：ＲＩＥ）法を適用する
ことができる。

【００４８】図３（Ａ）参照 ３−（１） レジスト剥離液中に浸漬し且つ超音波を加えるなどし
て、ゲート電極材料膜２２をエッチングした際のマスク
であるレジスト膜２３を除去する。これに依って、ゲー
ト電極２２Ｇ及びゲート電極・配線２２Ｌが表出される
が、ドレイン端子部分には、勿論、何も残らないので、
絶縁性透明基板２１のままである。

【００４９】図３（Ｂ）参照 ３−（２） ＣＶＤ法を適用することに依り、全面にゲート絶縁膜２
４を形成する。このゲート絶縁膜２４の材料としては、
ＳｉＮ或いはＳｉＯ₂ などを用いることができる。

【００５０】３−（３） ＣＶＤ法を適用することに依り、全面に活性層２５を形
成する。この活性層２５の材料としてはＳｉを用いて良
い。

【００５１】３−（４） 例えばイオン注入法を適用することに依り、ｎ型不純物
イオン、或いは、ｐ型不純物イオンを活性層２５に打ち
込んで導電性化する。尚、不純物の活性化熱処理は、そ
れ独自に実施しても、或いは、適当な段階で、他の熱処
理と兼ねて実施することも可能である。

【００５２】３−（５） ＣＶＤ法を適用することに依り、チャネル保護膜２６を
形成する。このチャネル保護膜２６の材料としてはＳｉ
Ｎ、或いは、ＳｉＯ₂ などを用いることができる。

【００５３】図４（Ａ）参照 ４−（１） スピン・コート法を適用することに依り、チャネル保護
膜２６上にレジストを塗布してレジスト膜２７を形成す
る。

【００５４】図４（Ｂ）参照 ４−（２） リソグラフィ技術に於けるレジスト・プロセスを適用す
ることに依り、レジスト膜２７の露光及び現像を行い、
ＴＦＴに於ける実際のチャネル保護膜のパターンを形成
する。尚、ゲート端子部分及びドレイン端子部分にはレ
ジスト膜は残らない。

【００５５】図５（Ａ）参照 ５−（１） フッ化水素酸系エッチング液をエッチャントとするウエ
ット・エッチング法を適用することに依り、レジスト膜
２７をマスクとしてチャネル保護膜２６のエッチングを
行う。尚、ゲート端子部分及びドレイン端子部分にはチ
ャネル保護膜は残らない。

【００５６】図５（Ｂ）参照 ５−（２） チャネル保護膜２６をエッチングした際のマスクである
レジスト膜２７を剥離する。これに依って、チャネル保
護膜２６が表出される。

【００５７】図６（Ａ）参照 ６−（１） 全面にソース・ドレイン電極材料膜２８を形成する。こ
のソース・ドレイン電極材料には、Ａｌ、Ｔｉ、Ｃｒな
どの導電性物質を用いることができ、そして、成膜技術
として、真空蒸着法、スパッタリング法、ＣＶＤ法など
を適用することができる。

【００５８】６−（２） スピン・コート法を適用することに依り、ソース・ドレ
イン電極材料膜２８上にレジストを塗布してレジスト膜
２９を形成する。

【００５９】図７（Ａ）参照 ７−（１） リソグラフィ技術に於けるレジスト・プロセスを適用す
ることに依り、レジスト膜２９の露光及び現像を行い、
ソース電極及びドレイン電極及びドレイン・バス・ライ
ンであるドレイン電極・配線のパターンを形成する。
尚、ゲート端子部分にレジスト膜は残らない。

【００６０】図７（Ｂ）参照 ７−（２） パターニングされたレジスト膜２９をマスクにしてソー
ス・ドレイン電極材料膜２８のエッチングを行って、Ｔ
ＦＴ部分ではソース電極２８Ｓ及びドレイン電極２８Ｄ
を、ドレイン端子部分ではドレイン電極・配線２８Ｌを
それぞれ形成する。尚、ゲート端子部分に於けるソース
・ドレイン電極材料膜２８は全て除去されてしまう。

【００６１】図８（Ａ）参照 ８−（１） レジスト剥離液中に浸漬するなどして、ソース・ドレイ
ン電極材料膜２８をエッチングした際のマスクであるレ
ジスト膜２９を除去する。これに依って、ソース電極２
８Ｓ及びドレイン電極２８Ｄとドレイン電極・配線２８
Ｌが表出される。

【００６２】図８（Ｂ）参照 ８−（２） ＣＶＤ法を適用することに依って、全面にパッシベーシ
ョン膜３０を形成する。このパッシベーション膜３０の
材料としては、ＳｉＮ或いはＳｉＯ₂ などを用いること
ができる。尚、後に形成する反射電極を乱反射面にする
為、画素電極に対応する領域のパッシベーション膜に粗
面処理を施しても良い。

【００６３】図９（Ａ）参照 ９−（１） スピン・コート法を適用することに依り、パッシベーシ
ョン膜３０上にレジストを塗布してレジスト膜３１を形
成する。

【００６４】図９（Ｂ）参照 ９−（２） リソグラフィ技術に於けるレジスト・プロセスを適用す
ることに依り、レジスト膜３１の露光及び現像を行い、
ＴＦＴ部分ではソース電極へのスルー・ホール形成用開
口３１Ａ、ゲート端子部分ではゲート電極・配線２２Ｌ
へのスルー・ホール形成用開口３１Ｂ、ドレイン端子部
分ではドレイン電極・配線２８Ｌへのスルー・ホール形
成用開口３１Ｃをそれぞれ形成する。

【００６５】図１０（Ａ）参照 １０−（１） フッ化水素酸系エッチング液をエッチャントとするウエ
ット・エッチング法を適用することに依って、レジスト
膜３１をマスクとしてパッシベーション膜３０のエッチ
ングを行い、スルー・ホール３０Ａ、スルー・ホール３
０Ｂ、スルー・ホール３０Ｃを形成する。

【００６６】図１０（Ｂ）参照 １０−（２） レジスト剥離液中に浸漬するなどして、スルー・ホール
３０Ａ、スルー・ホール３０Ｂ、スルー・ホール３０Ｃ
を形成した際にマスクとして用いたレジスト膜３１を除
去する。

【００６７】図１１（Ａ）参照 １１−（１） 全面にゲート・ドレイン端子材料膜３２を形成する。こ
のゲート・ドレイン端子材料膜３２には、ＩＴＯ（ｉｎ
ｄｉｕｍ ｔｉｎ ｏｘｉｄｅ）を用いて良く、また、
成膜技術としては、真空蒸着法、スパッタリング法など
を適用することができる。

【００６８】ゲート・ドレイン端子材料膜３２は、後に
パターニングされるのであるが、これは、ゲート端子及
びドレイン端子を外部素子と接続する際の半田付けの強
度を向上させる為に必要となるものである。

【００６９】図１１（Ｂ）参照 １１−（２） スピン・コート法を適用することに依り、ゲート・ドレ
イン端子材料膜３２上にレジストを塗布してレジスト膜
３３を形成する。

【００７０】図１２（Ａ）参照 １２−（１） リソグラフィ技術に於けるレジスト・プロセスを適用す
ることに依り、レジスト膜３３の露光及び現像を行い、
ゲート端子部分に於ける外部素子との接続用電極、及
び、ドレイン端子部分に於ける外部素子との接続用電極
のパターンを形成する。尚、ＴＦＴ部分にレジスト膜は
残らない。

【００７１】図１２（Ｂ）参照 １２−（２） パターニングされたレジスト膜３３をマスクにしてゲー
ト・ドレイン端子材料膜３２のエッチングを行って、ゲ
ート端子部分ではＩＴＯ膜からなる接続用電極３２Ｇ
を、ドレイン端子部分では同じく接続用電極３２Ｄをそ
れぞれ形成する。

【００７２】ゲート・ドレイン端子材料膜３２をエッチ
ングするには、無水蓚酸をエッチャントとするウエット
・エッチング法、或いは、ＦｅＣｌ₂ をエッチング・ガ
スとするドライ・エッチング法などを適用することがで
きる。

【００７３】図１３（Ａ）参照 １３−（１） レジスト剥離液中に浸漬するなどして、ゲート・ドレイ
ン端子材料膜３２をエッチングした際のマスクであるレ
ジスト膜３３を除去する。これに依って、接続用電極３
２Ｇ及び接続用電極３２Ｄが表出されるが、ＴＦＴ部分
には、何も残らないので、ソース電極２８Ｓ上にスルー
・ホール３０Ａをもつパッシベーション膜３０が存在す
るのみである。

【００７４】図１３（Ｂ）参照 １３−（２） スピン・コート法を適用することに依り、全面にレジス
トを塗布して厚さが例えば８０００〔Å〕程度のレジス
ト膜３４を形成する。

【００７５】図１４（Ａ）参照 １４−（１） リソグラフィ技術に於けるレジスト・プロセスを適用す
ることに依り、レジスト膜３４の露光及び現像を行って
開口３４Ａを形成し、パッシベーション膜３０に形成さ
れてソース電極２８Ｓの一部をのぞむスルー・ホール３
０Ａを再び表出させる。尚、ゲート端子部分及びドレイ
ン端子部分はレジスト膜３４で覆われた状態に在る。

【００７６】図１４（Ｂ）参照 １４−（２） レジスト膜３４を残した状態で、真空蒸着法を適用する
ことに依り、厚さが例えば５０００〔Å〕程度であるＡ
ｌからなる反射電極膜３５を形成する。尚、反射電極膜
３５は、乱反射可能にする為、少なくとも画素電極１４
の領域に対応する部分を粗面処理しても良い。

【００７７】反射電極膜３５を形成する技術としては、
真空蒸着法の他、スパッタリング法、或いは、ＣＶＤ法
などを適用することができる。また、反射電極膜３５の
厚さは３０００〔Å〕以上であることが望ましい。尚、
反射電極膜３５は、レジスト膜３４が厚く形成されてい
ることから、そのステップ・カバリッジは悪い状態にあ
る。

【００７８】図１５参照 １５−（１） レジスト剥離液中に浸漬するなどして、レジスト膜３４
を反射電極膜３５と共に除去する。

【００７９】これに依って、ＴＦＴ部分では、ソース電
極２８Ｓとコンタクトした反射電極３５Ｒが形成された
が、ゲート端子部分及びドレイン端子部分では、反射電
極膜３５の全てがレジスト膜３４上に在ったので、残ら
ず除去されてしまい、接続電極３２Ｇ及び３２Ｄが表出
される。

【００８０】このようにして製造されたＴＦＴ基板は、
対向基板、液晶など共に反射型液晶表示装置として組み
立てられるが、電池効果に起因する腐食・溶解が起こる
ことはない。

【００８１】図１６及び図１７は本発明の第二実施例で
ある反射型液晶表示装置に用いるＴＦＴ基板を製造する
工程について説明する為の工程要所に於けるＴＦＴ基板
を表す要部切断側面図であり、以下、この図を参照しつ
つ解説する。尚、図１乃至図１５に於いて用いた記号と
同記号は同部分を表すか或いは同じ意味を持つものとす
る。

【００８２】図１６に表されたＴＦＴ基板の構成に至る
までの工程は、反射電極膜３５の形成を除き、図１乃至
図１３（Ａ）について説明されている本発明一実施例の
工程と全く同じであるから、それ等の図及び説明を参照
されると良い。

【００８３】図１６（Ａ）参照 １６−（１） リソグラフィ技術に於けるレジスト・プロセスを適用す
ることに依り、レジスト膜３４の露光及び現像を行って
開口３４Ａ及び開口３４Ｂを形成し、開口３４Ａ内に
は、パッシベーション膜３０に形成されてソース電極２
８Ｓの一部をのぞむスルー・ホール３０Ａを再び表出さ
せる。尚、ゲート端子部分及びドレイン端子部分はレジ
スト膜３４で覆われた状態に在る。

【００８４】図１６（Ｂ）参照 １６−（２） レジスト膜３４を残した状態で、真空蒸着法を適用する
ことに依り、厚さが例えば５０００〔Å〕程度であるＡ
ｌからなる反射電極膜３５を形成する。尚、反射電極膜
３５は、乱反射可能にする為、少なくとも画素電極１４
の領域に対応する部分を粗面処理しても良い。

【００８５】反射電極膜３５を形成する技術としては、
真空蒸着法の他、スパッタリング法、或いは、ＣＶＤ法
などを適用することができる。また、反射電極膜３５の
厚さは３０００〔Å〕以上であることが望ましい。尚、
この場合も反射電極膜３５は、レジスト膜３４が厚く形
成されていることから、そのステップ・カバリッジは悪
い状態にある。

【００８６】図１７参照 １７−（１） レジスト剥離液中に浸漬するなどして、レジスト膜３４
を反射電極膜３５と共に除去する。

【００８７】これに依って、ＴＦＴ部分では、ソース電
極２８Ｓとコンタクトした反射電極３５Ｒ及び遮光膜３
５Ｃが形成されたが、ゲート端子部分及びドレイン端子
部分では、反射電極膜３５の全てがレジスト膜３４上に
在ったので、残らず除去されてしまい、接続電極３２Ｇ
及び３２Ｄが表出される。

【００８８】このようにして製造されたＴＦＴ基板は、
第一実施例と同様、対向基板、液晶など共に反射型液晶
表示装置として組み立てられるが、電池効果に起因する
腐食・溶解が起こることはなく、また、遮光膜３５Ｃの
存在に依って、光リークに依るＴＦＴの誤動作は抑制さ
れるので、対向基板側にブラック・マトリクスを形成す
る必要がなくなり、開口率を向上させることができる。

【００８９】本発明に於いては、前記実施例に限られ
ず、他に多くの改変を実現させることができ、例えば、
反射電極膜３５を乱反射可能にする為、粗面処理した
が、これは、反射電極膜３５をパターン化して反射電極
３５Ｒとしてから粗面処理するなどは任意に選択して良
い。

【００９０】

【発明の効果】本発明に依る反射型液晶表示装置に於い
ては、ＴＦＴ基板を製造する際、ＴＦＴ部分ではソース
電極の一部が表出されるスルー・ホールが形成されたパ
ッシベーション膜で覆われ、ゲート端子部分では接続用
電極が表出され、ドレイン端子部分では接続用電極が表
出された状態でレジスト膜を全面に形成し、レジスト膜
の露光及び現像を行って反射電極パターンの開口を形成
し、レジスト膜上に反射電極膜を形成し、レジスト膜を
その上に在る反射電極膜と共に剥離してソース電極とコ
ンタクトする反射電極を形成する。

【００９１】前記構成を採ることに依り、反射電極膜と
接続用電極とが接触した状態で、レジスト膜の現像が行
われることは皆無であり、従って、反射電極膜がＡｌ
で、また、ゲート端子部分及びドレイン端子部分に於け
る接続用電極がＩＴＯで、それぞれ構成されている場合
であっても、電池効果に起因する腐食・溶解は発生する
ことがなく、ＴＦＴアレイで制御される反射型液晶表示
装置の製造歩留りは向上する。

【図面の簡単な説明】

【図１】本発明の第一実施例である反射型液晶表示装置
に用いるＴＦＴ基板を製造する工程について説明する為
の工程要所に於けるＴＦＴ基板を表す要部切断側面図で
ある。

【図２】本発明の第一実施例である反射型液晶表示装置
に用いるＴＦＴ基板を製造する工程について説明する為
の工程要所に於けるＴＦＴ基板を表す要部切断側面図で
ある。

【図３】本発明の第一実施例である反射型液晶表示装置
に用いるＴＦＴ基板を製造する工程について説明する為
の工程要所に於けるＴＦＴ基板を表す要部切断側面図で
ある。

【図４】本発明の第一実施例である反射型液晶表示装置
に用いるＴＦＴ基板を製造する工程について説明する為
の工程要所に於けるＴＦＴ基板を表す要部切断側面図で
ある。

【図５】本発明の第一実施例である反射型液晶表示装置
に用いるＴＦＴ基板を製造する工程について説明する為
の工程要所に於けるＴＦＴ基板を表す要部切断側面図で
ある。

【図６】本発明の第一実施例である反射型液晶表示装置
に用いるＴＦＴ基板を製造する工程について説明する為
の工程要所に於けるＴＦＴ基板を表す要部切断側面図で
ある。

【図７】本発明の第一実施例である反射型液晶表示装置
に用いるＴＦＴ基板を製造する工程について説明する為
の工程要所に於けるＴＦＴ基板を表す要部切断側面図で
ある。

【図８】本発明の第一実施例である反射型液晶表示装置
に用いるＴＦＴ基板を製造する工程について説明する為
の工程要所に於けるＴＦＴ基板を表す要部切断側面図で
ある。

【図９】本発明の第一実施例である反射型液晶表示装置
に用いるＴＦＴ基板を製造する工程について説明する為
の工程要所に於けるＴＦＴ基板を表す要部切断側面図で
ある。

【図１０】本発明の第一実施例である反射型液晶表示装
置に用いるＴＦＴ基板を製造する工程について説明する
為の工程要所に於けるＴＦＴ基板を表す要部切断側面図
である。

【図１１】本発明の第一実施例である反射型液晶表示装
置に用いるＴＦＴ基板を製造する工程について説明する
為の工程要所に於けるＴＦＴ基板を表す要部切断側面図
である。

【図１２】本発明の第一実施例である反射型液晶表示装
置に用いるＴＦＴ基板を製造する工程について説明する
為の工程要所に於けるＴＦＴ基板を表す要部切断側面図
である。

【図１３】本発明の第一実施例である反射型液晶表示装
置に用いるＴＦＴ基板を製造する工程について説明する
為の工程要所に於けるＴＦＴ基板を表す要部切断側面図
である。

【図１４】本発明の第一実施例である反射型液晶表示装
置に用いるＴＦＴ基板を製造する工程について説明する
為の工程要所に於けるＴＦＴ基板を表す要部切断側面図
である。

【図１５】本発明の第一実施例である反射型液晶表示装
置に用いるＴＦＴ基板を製造する工程について説明する
為の工程要所に於けるＴＦＴ基板を表す要部切断側面図
である。

【図１６】本発明の第二実施例である反射型液晶表示装
置に用いるＴＦＴ基板を製造する工程について説明する
為の工程要所に於けるＴＦＴ基板を表す要部切断側面図
である。

【図１７】本発明の第二実施例である反射型液晶表示装
置に用いるＴＦＴ基板を製造する工程について説明する
為の工程要所に於けるＴＦＴ基板を表す要部切断側面図
である。

【図１８】図１８は標準的な反射型液晶表示装置に於け
るＴＦＴ基板を表す要部平面図である。

【図１９】図１８に見られるＴＦＴ領域の一部を拡大し
て表した要部平面図である。

【図２０】図１８に見られる端子の部分を拡大して表し
た要部平面図である。

【図２１】図１８乃至図２０について説明したＴＦＴ基
板を製造する工程について説明する為の工程要所に於け
るＴＦＴ基板を表す要部切断側面図である。

【図２２】図１８乃至図２０について説明したＴＦＴ基
板を製造する工程について説明する為の工程要所に於け
るＴＦＴ基板を表す要部切断側面図である。

【図２３】図１８乃至図２０について説明したＴＦＴ基
板を製造する工程について説明する為の工程要所に於け
るＴＦＴ基板を表す要部切断側面図である。

【図２４】図２１に破線の円で囲んだ部分を拡大して表
した要部切断側面図である。

【符号の説明】

２１ 絶縁性透明基板 ２２ ゲート電極材料膜 ２２Ｇ ゲート電極 ２２Ｌ ゲート電極・配線 ２３ レジスト膜 ２４ ゲート絶縁膜 ２５ 活性層 ２６ チャネル保護膜 ２７ レジスト膜 ２８ ソース・ドレイン電極材料膜 ２８Ｓ ソース電極 ２８Ｄ ドレイン電極 ２８Ｌ ドレイン電極・配線 ２９ レジスト膜 ３０ パッシベーション膜 ３０Ａ スルー・ホール ３０Ｂ スルー・ホール ３０Ｃ スルー・ホール ３１ レジスト膜 ３１Ａ スルー・ホール形成用開口 ３１Ｂ スルー・ホール形成用開口 ３１Ｃ スルー・ホール形成用開口 ３２ ゲート・ドレイン端子材料膜 ３２Ｇ 接続用電極 ３２Ｄ 接続用電極 ３３ レジスト膜 ３４ レジスト膜 ３５ 反射電極膜 ３５Ｒ 反射電極 ３５Ｃ 遮光膜 ３５Ｐ ピン・ホール ３６ レジスト膜

───────────────────────────────────────────────────── フロントページの続き (72)発明者 花岡 一孝 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 津田 英昭 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 千田 秀雄 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 中村 公昭 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内

Claims (3)

【特許請求の範囲】
1. 【請求項１】ＴＦＴ基板を製造する工程中に於いて、 ＴＦＴ部分ではソース電極の一部が表出されるスルー・
   ホールが形成されたパッシベーション膜で覆われ、ゲー
   ト端子部分では接続用電極が表出され、ドレイン端子部
   分では接続用電極が表出された状態でレジスト膜を全面
   に形成する工程と、 次いで、前記レジスト膜の露光及び現像を行って前記ス
   ルー・ホールを表出する反射電極パターンの開口を形成
   する工程と、 次いで、前記反射電極パターンの開口を含むレジスト膜
   上に反射電極膜を形成する工程と、 次いで、前記レジスト膜をその上に在る反射電極膜と共
   に剥離して前記ソース電極とコンタクトする反射電極を
   形成する工程とが含まれてなることを特徴とする反射型
   液晶表示装置の製造方法。
2. 【請求項２】レジスト膜の露光及び現像を行ってスルー
   ・ホールを表出する反射電極パターンの開口及び遮光膜
   パターンの開口を形成する工程と、 次いで、前記反射電極パターンの開口及び遮光膜パター
   ンの開口を含むレジスト膜上に反射電極膜を形成する工
   程と、 次いで、前記レジスト膜をその上に在る反射電極膜と共
   に剥離して前記ソース電極とコンタクトする反射電極及
   びＴＦＴへの光リークを抑制する遮光膜を同時に形成す
   る工程とが含まれることを特徴とする請求項１記載の反
   射型液晶表示装置の製造方法。
3. 【請求項３】接続用電極の材料がＩＴＯであり且つ反射
   電極の材料がＡｌであることを特徴とする請求項１或い
   は２記載の反射型液晶表示装置の製造方法。