JPH08254693A - Liquid crystal display substrate and its production - Google Patents
Liquid crystal display substrate and its productionInfo
- Publication number
- JPH08254693A JPH08254693A JP5694695A JP5694695A JPH08254693A JP H08254693 A JPH08254693 A JP H08254693A JP 5694695 A JP5694695 A JP 5694695A JP 5694695 A JP5694695 A JP 5694695A JP H08254693 A JPH08254693 A JP H08254693A
- Authority
- JP
- Japan
- Prior art keywords
- signal line
- liquid crystal
- aluminum
- gate
- drain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は液晶表示基板およびその
製造方法に係り、特に、各画素毎に薄膜トランジスタ素
子（ＴＦＴ）を備えた液晶表示基板およびその製造方法
に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display substrate and a manufacturing method thereof, and more particularly to a liquid crystal display substrate having a thin film transistor element (TFT) for each pixel and a manufacturing method thereof.
【０００２】[0002]
【従来の技術】この種の液晶表示基板はいわゆるアクテ
ィブ・マトリックス型と称され、コントラストがよく、
特にカラー表示用においては欠かせない技術となりつつ
ある。2. Description of the Related Art This type of liquid crystal display substrate is called an active matrix type and has a good contrast.
In particular, it is becoming an indispensable technology for color display.
【０００３】そして、このような液晶表示基板は、その
製造工程中において、該薄膜トランジスタの静電破壊が
なされないような対策が施されるのが通常である。In addition, such a liquid crystal display substrate is usually provided with measures to prevent electrostatic breakdown of the thin film transistor during its manufacturing process.
【０００４】たとえば、規定以上の大きさからなる透明
基板上にゲート信号線およびドレイン信号線を形成する
場合に、いずれ切断によって除去される該規定枠外の領
域に前記ゲート線のそれぞれとドレイン信号線のそれぞ
れとを共通に接続させた共通線を形成しておく等の場合
がそれである。For example, when forming a gate signal line and a drain signal line on a transparent substrate having a size larger than a specified size, each of the gate line and the drain signal line is formed in a region outside the specified frame which is removed by cutting. This is the case, for example, when a common line is formed that is commonly connected to each of the above.
【０００５】そして、近年では、液晶表示基板内に薄膜
トランジスタの静電破壊防止用の素子を組み込んだもの
も知られるように至った（特開昭６３−１０６７８８号
公報参照）。In recent years, a liquid crystal display substrate in which an element for preventing electrostatic breakdown of a thin film transistor is incorporated has become known (see Japanese Patent Application Laid-Open No. 63-106788).
【０００６】このようにした場合、たとえば液晶表示基
板の外付け部品としての液晶表示駆動ＩＣを取り付ける
場合にその接続端子に発生する静電気から薄膜トランジ
スタを保護できるようになる。In this case, for example, when a liquid crystal display drive IC as an external component of the liquid crystal display substrate is attached, the thin film transistor can be protected from static electricity generated at its connection terminal.
【０００７】[0007]
【発明が解決しようとする課題】しかしながら、このよ
うに構成された液晶表示基板は、ゲート信号線あるいは
ドレイン信号線のうちいずれか一方を抵抗の小さいアル
ミニュウム材料とし、かつ、その表面を陽極酸化して構
成した場合に、薄膜トランジスタの静電破壊防止用の素
子を形成することが困難となるということが指摘される
に至った。However, in the liquid crystal display substrate configured as described above, either the gate signal line or the drain signal line is made of an aluminum material having a low resistance, and the surface thereof is anodized. It has been pointed out that it is difficult to form an element for preventing electrostatic breakdown of a thin film transistor in such a case.
【０００８】すなわち、アルミニュウムの表面を陽極酸
化して信号線を構成する目的は、それがない場合にいわ
ゆるヒロックが発生してしまい層間絶縁膜を突き出して
交差する他の信号線等との間に生じる電気的短絡を防ぐ
ことにあることから、この信号線において薄膜トランジ
スタの静電破壊防止用の素子との接続を図るコンタクト
を形成したくないからである。That is, the purpose of constructing a signal line by anodizing the surface of aluminum is to create a so-called hillock without it, so that a signal line is formed between the signal line and another signal line that crosses the interlayer insulating film by protruding. This is because it is to prevent an electrical short circuit that occurs, and therefore, it is not necessary to form a contact for connecting to the element for preventing electrostatic breakdown of the thin film transistor in this signal line.
【０００９】本発明はこのような事情に基づいてなされ
たものであり、その目的は、アルミニュウムのヒロック
の憂いなく薄膜トランジスタの静電破壊防止用の素子を
形成できる液晶表示基板を提供することにある。The present invention has been made under such circumstances, and an object thereof is to provide a liquid crystal display substrate capable of forming an element for preventing electrostatic breakdown of a thin film transistor without the fear of aluminum hillocks. .
【００１０】また、本発明の他の目的は、上述した液晶
表示基板を製造工程の増加なく形成できる製造方法を提
供することにある。Another object of the present invention is to provide a manufacturing method capable of forming the above-mentioned liquid crystal display substrate without increasing the number of manufacturing steps.
【００１１】[0011]
【課題を解決するための手段】このような目的を達成す
るために、本発明による液晶表示基板は次のような手段
から構成されるようになっている。In order to achieve such an object, the liquid crystal display substrate according to the present invention comprises the following means.
【００１２】手段１．液晶を介して互いに対向配置され
る透明基板のうち一方の透明基板の液晶側の面に、ｘ方
向に延在しかつｙ方向に並設されたゲート信号線と、こ
のゲート線信号と絶縁されてｙ方向に延在しかつｘ方向
に並設されたドレイン信号線と、これらゲート信号線と
ドレイン信号線とで囲まれる領域に形成された薄膜トラ
ンジスタと画素電極とを備え、前記ゲート信号線とドレ
イン信号線のうちいずれか一方が表面において陽極酸化
されたアルミニュウムから形成されている液晶表示基板
において、その有効表示領域の以外の領域にて、それぞ
れの信号線との接続がなされる非線形抵抗素子を備え、
この非線形抵抗素子は、それぞれ、前記画素電極と同材
料のゲート電極、前記薄膜トランジスタの半導体層と同
材料の半導体層、陽極酸化されたアルミニュウムからな
る信号線以外の信号線と同材料のドレイン電極およびソ
ース電極とを備えるＭＩＳ構造からなっているととも
に、陽極酸化されたアルミニュウムからなる信号線に
は、前記非線形抵抗素子の形成領域から外部端子までの
間において、該非線形抵抗素子を構成するゲート電極が
延在されて重畳されているとともに、この延在されたゲ
ート電極は前記陽極酸化が選択除去された部分を通して
前記信号線に接続されて端子を構成していることを特徴
とするものである。 Means 1. Gate signal lines extending in the x direction and arranged side by side in the y direction on the surface of one of the transparent substrates facing each other through the liquid crystal on the liquid crystal side, and insulated from the gate line signal. A drain signal line extending in the y direction and arranged in parallel in the x direction, a thin film transistor and a pixel electrode formed in a region surrounded by the gate signal line and the drain signal line, and the gate signal line In a liquid crystal display substrate in which one of the drain signal lines is formed of anodized aluminum on the surface, a non-linear resistance element that is connected to each signal line in a region other than its effective display region. Equipped with
The non-linear resistance element includes a gate electrode made of the same material as the pixel electrode, a semiconductor layer made of the same material as the semiconductor layer of the thin film transistor, a drain electrode made of the same material as a signal line other than a signal line made of anodized aluminum, and The signal line, which has a MIS structure including a source electrode and which is made of anodized aluminum, has a gate electrode forming the nonlinear resistance element between the formation region of the nonlinear resistance element and an external terminal. The extended gate electrode is extended and overlapped, and the extended gate electrode is connected to the signal line through a portion where the anodic oxidation is selectively removed to form a terminal.
【００１３】手段２．手段１からなる液晶表示基板にお
いて、アルミニュウムからなる信号線の陽極酸化が選択
除去された前記部分は、該アルミニュウムの陽極酸化の
際にマスクが覆われた部分としたことを特徴とするもの
である。 Means 2. In the liquid crystal display substrate according to means 1, the portion where the anodization of the signal line made of aluminum is selectively removed is characterized in that the mask is covered at the time of the anodization of the aluminum. .
【００１４】[0014]
【作用】手段１の構成からなる液晶表示基板は、信号線
がその表面を陽極酸化したアルミニュウムで構成されて
おり、その信号線に接続される非線形抵抗素子は、その
ゲート電極が画素電極と同材料の透明膜で形成され、か
つ、その透明導電膜は前記信号線の陽極酸化が選択除去
された部分を通して前記信号線に接続されて端子を構成
している。In the liquid crystal display substrate having the structure of the means 1, the signal line is made of aluminum whose surface is anodized, and the nonlinear resistance element connected to the signal line has its gate electrode the same as that of the pixel electrode. The transparent conductive film is formed of a material, and the transparent conductive film is connected to the signal line through a portion where the anodic oxidation of the signal line is selectively removed to form a terminal.
【００１５】このことから、該信号線の陽極酸化が選択
除去された部分において他の信号線等が交差することな
いことから、たとえヒロックが生じたとしてもそれによ
る弊害を発生せしめることがなくなる。From this, other signal lines and the like do not intersect at the portion where the anodic oxidation of the signal line is selectively removed, so that even if a hillock occurs, it does not cause any adverse effect.
【００１６】したがって、アルミニュウムのヒロックの
憂いなく薄膜トランジスタの静電破壊防止用の非線形抵
抗素子を形成することができるようになる。Therefore, it is possible to form a non-linear resistance element for preventing electrostatic breakdown of thin film transistors without fear of aluminum hillocks.
【００１７】また、各非線形抵抗素子はそれぞれ薄膜ト
ランジスタと同様の構成となっていることから、該非線
形抵抗素子の製造において製造工程を増大させることな
く構製造できるという効果をも奏する。Further, since each of the nonlinear resistance elements has the same structure as that of the thin film transistor, there is an effect that the nonlinear resistance element can be manufactured without increasing manufacturing steps.
【００１８】そして、このような液晶表示基板を、手段
２に示したように製造することにより、製造工数の増大
するようなことはなくなる。By manufacturing such a liquid crystal display substrate as described in the means 2, the number of manufacturing steps is not increased.
【００１９】信号線としてアルミニュウムを陽極酸化し
て形成する場合に、その外部端子の形成領域にたとえば
フォトレジスと膜等からなるマスクを形成した状態で陽
極酸化することが必然的になされていたからである。This is because, when the aluminum is formed as the signal line by anodic oxidation, the anodic oxidation is inevitably performed with a mask made of, for example, photoresist and a film formed in the region where the external terminal is formed. .
【００２０】[0020]
【実施例】図２は、本発明による液晶表示基板の等価回
路一実施例を示す説明図である。同図は、液晶を介して
対向配置される各透明ガラス基板のうち一方の透明ガラ
ス基板２０の液晶側の面における回路を示したものであ
る。そして、実際の幾何学的配置に対応づけて記載して
いる。2 is an explanatory diagram showing an embodiment of an equivalent circuit of a liquid crystal display substrate according to the present invention. This figure shows a circuit on the liquid crystal side surface of one transparent glass substrate 20 among the transparent glass substrates arranged to face each other with the liquid crystal interposed therebetween. And, it is described in association with the actual geometrical arrangement.
【００２１】まず、透明ガラス基板２０があり、この主
表面にはそのｘ方向に延在しかつｙ方向に並設されるゲ
ート信号線（走査信号線）２２が形成されている。ま
た、図示しない層間絶縁膜を介してｙ方向に延在しかつ
ｘ方向に並設されるドレイン信号線（映像信号線）２４
が形成されている。First, there is a transparent glass substrate 20, and a gate signal line (scanning signal line) 22 extending in the x direction and arranged in parallel in the y direction is formed on the main surface thereof. Further, drain signal lines (video signal lines) 24 extending in the y direction and arranged in parallel in the x direction via an interlayer insulating film (not shown)
Are formed.
【００２２】これにより、透明ガラス基板面２０には、
その周辺部を除く中央部において、ゲート信号線２２と
ドレイン信号線２４とで囲まれる各画素領域がマトリッ
クス状に配置された有効表示領域Ａ（図中点線で示す領
域）が形成される。As a result, on the transparent glass substrate surface 20,
An effective display area A (area indicated by a dotted line in the figure) in which each pixel area surrounded by the gate signal line 22 and the drain signal line 24 is arranged in a matrix is formed in the central portion excluding the peripheral portion.
【００２３】そして、ゲート信号線２２とドレイン信号
線２４とで囲まれる各画素領域には、ゲート信号線２２
からの走査信号供給によってオンする薄膜トランジスタ
（ＴＦＴ）２６と、このオンされた薄膜トランジスタ２
６を介してドレイン信号線２４からの映像信号が印加さ
れる画素電極２８と、この画素電極２８と前記膜膜トラ
ンジスタ２６をオンさせるゲート信号線２２と隣接する
他のゲート信号線２２との間に介在される付加容量（Ｃ
ａｄｄ）３０とが配置されている。The gate signal line 22 is provided in each pixel region surrounded by the gate signal line 22 and the drain signal line 24.
A thin film transistor (TFT) 26 which is turned on by supplying a scanning signal from the thin film transistor 2 and the thin film transistor 2 which is turned on.
Between the pixel electrode 28 to which the video signal from the drain signal line 24 is applied via 6 and the gate signal line 22 for turning on the film film transistor 26 and another gate signal line 22 adjacent to the pixel electrode 28. Additional capacity (C
add) 30 are arranged.
【００２４】この場合における付加容量３０は、たとえ
ば薄膜トランジスタ２６がオフした後の映像情報を長く
蓄積させる等の目的で形成されるものである。In this case, the additional capacitor 30 is formed for the purpose of, for example, storing video information for a long time after the thin film transistor 26 is turned off.
【００２５】また、ゲート信号線２２およびドレイン信
号線２４のそれぞれは透明ガラス基板２０の周辺部にま
で延在されて、それぞれ走査信号および映像信号を供給
するための外部端子２２Ｔ、２４Ｔに接続されている。Each of the gate signal line 22 and the drain signal line 24 extends to the peripheral portion of the transparent glass substrate 20 and is connected to external terminals 22T and 24T for supplying a scanning signal and a video signal, respectively. ing.
【００２６】そして、これら外部端子２２Ｔ、２４Ｔと
有効表示領域Ａとの間には、それぞれの信号線との相互
接続がなされる非線形抵抗素子３４が形成されている。
これら非線形抵抗素子３４は静電破壊防止用の素子を構
成するもので、液晶表示基板内に組み込むことによっ
て、たとえば液晶表示基板２０の完成後において表示駆
動ＩＣ（図示せず）を外部端子２２Ｔ、２４Ｔに接続さ
せる際に発生する静電気による薄膜トランジスタの破壊
等を防止できる等の効果を奏するようになっている。Between the external terminals 22T and 24T and the effective display area A, there is formed a non-linear resistance element 34 which is interconnected with each signal line.
These non-linear resistance elements 34 constitute elements for preventing electrostatic breakdown, and by incorporating them in the liquid crystal display substrate, for example, after the liquid crystal display substrate 20 is completed, a display drive IC (not shown) is connected to the external terminals 22T, The thin film transistor is prevented from being damaged by static electricity generated when the thin film transistor is connected to 24T.
【００２７】同図に示すように、有効表示領域Ａの外周
にこの有効表示領域Ａを囲むようにして、共通配線３２
が各信号線と絶縁されて形成され、それぞれの信号線と
共通配線３２との間には、信号線に静電気が印加された
場合にその信号線と共通配線３２との導通を図るＭＩＳ
構造の非線形素子３４Ａと、共通配線３２に静電気が印
加された場合にその共通配線３２と該信号線との導通を
図るＭＩＳ構造の非線形素子３４Ｂとが接続されてい
る。As shown in the figure, the common wiring 32 is formed so as to surround the effective display area A around the effective display area A.
MIS is formed so as to be insulated from each signal line, and between each signal line and the common wiring 32, when static electricity is applied to the signal line, MIS for achieving conduction between the signal line and the common wiring 32 is provided.
The non-linear element 34A having the structure and the non-linear element 34B having the MIS structure which establishes electrical continuity between the common wiring 32 and the signal line when static electricity is applied to the common wiring 32 are connected.
【００２８】このような非線形抵抗素子３４は、それぞ
れの信号線２２、２４に対して抵抗が大きいことから、
各外部端子２２Ｔ、２４Ｔから駆動信号の供給において
該非線形抵抗素子の存在によって影響されることはな
い。Since such a non-linear resistance element 34 has a large resistance to each of the signal lines 22 and 24,
The supply of the drive signal from each of the external terminals 22T and 24T is not affected by the presence of the non-linear resistance element.
【００２９】なお、透明ガラス基板２０は、液晶表示基
板の製造過程において切断されて同図に示す規定枠の大
きさとなっているものであるが、該切断前の規定枠外の
領域にはドレイン信号線２４を互いに接続する共通線２
４Ａ、およびゲート信号線２２を互いに接続する共通線
２２Ａが形成され、これにより、該透明ガラス基板の切
断前における静電防止対策が施されるようになってい
る。Although the transparent glass substrate 20 is cut into the size of the specified frame shown in the figure by being cut in the manufacturing process of the liquid crystal display substrate, the drain signal is provided in the area outside the specified frame before the cutting. Common line 2 connecting lines 24 to each other
4A and a common line 22A for connecting the gate signal line 22 to each other are formed, whereby an antistatic measure is taken before cutting the transparent glass substrate.
【００３０】なお、上述した回路が組み込まれている透
明ガラス基板２０と液晶を介して対向する他の図示しな
い透明ガラス基板の液晶側の面には有効表示領域Ａにお
いて各画素共通の共通電極が形成され、また、カラー表
示用のものであればカラーフィルタも形成されたものと
なっている。A common electrode common to each pixel in the effective display area A is provided on the liquid crystal side surface of another transparent glass substrate (not shown) which faces the transparent glass substrate 20 in which the above-mentioned circuit is incorporated via a liquid crystal. In addition, if it is for color display, a color filter is also formed.
【００３１】同図において、各透明ガラス基板間に介在
される液晶を封入するシール材の形成箇所は図中一点鎖
線で示している。In the figure, the location of the seal material for enclosing the liquid crystal interposed between the respective transparent glass substrates is indicated by the alternate long and short dash line in the figure.
【００３２】図３は、図２における液晶表示基板２０上
におけるゲート信号線２２とドレイン信号線２４によっ
て囲まれた画素領域の構成の一実施例を示す説明図であ
り、（ａ）は平面図、（ｂ）は同図（ａ）のｂ−ｂ線に
おける断面図である。以下、製造工程順に各構成部材を
説明する。FIG. 3 is an explanatory view showing an embodiment of the structure of the pixel region surrounded by the gate signal lines 22 and the drain signal lines 24 on the liquid crystal display substrate 20 shown in FIG. 2, and FIG. , (B) are sectional views taken along line bb of FIG. Hereinafter, each component will be described in the order of manufacturing steps.
【００３３】同図において、まず、透明ガラス基板２０
上にゲート信号線２２が形成されている。このゲート信
号線２２はアルミニュウム（Ａｌ）層２２Ｌからなり、
かつ、その表面は陽極酸化されて酸化アルミニュウム
（Ａｌ2Ｏ3）層２２Ｈが形成されたものとなっている。
このような構成からなるゲート信号線２２は、アルミニ
ュウムそれ自体で形成したものと比較すると、いわゆる
ヒロックの発生を抑制することができ、後の工程におい
て層間絶縁膜を介して形成するドレイン信号線２４との
該ヒロックによる短絡を防止することができるようにな
る。In the figure, first, the transparent glass substrate 20.
The gate signal line 22 is formed above. The gate signal line 22 is made of an aluminum (Al) layer 22L,
Moreover, the surface thereof is anodized to form an aluminum oxide (Al 2 O 3 ) layer 22H.
The gate signal line 22 having such a configuration can suppress the occurrence of so-called hillocks as compared with that formed of aluminum itself, and the drain signal line 24 formed via an interlayer insulating film in a later step. It becomes possible to prevent a short circuit due to the hillocks.
【００３４】また、画素電極２８が形成されており、こ
の画素電極２８はＩＴＯからなる透明導電膜によって形
成されている。A pixel electrode 28 is formed, and the pixel electrode 28 is formed of a transparent conductive film made of ITO.
【００３５】また、この画素電極２８と後述するドレイ
ン信号線２４との間の領域には薄膜トランジスタ２６が
形成される領域があり、前記ゲート信号線２２の形成時
においてその一部が前記領域にまで延在されてゲート電
極２６Ｇが形成されているようになっている。Further, there is a region where the thin film transistor 26 is formed in a region between the pixel electrode 28 and a drain signal line 24 which will be described later, and when the gate signal line 22 is formed, a part thereof reaches the region. The gate electrode 26G is formed so as to extend.
【００３６】そして、このゲート電極２６Ｇを覆うよう
にして、順次ゲート絶縁膜２６Ｉとなる窒化シリコン膜
とたとえばアモルファスＳｉからなる半導体層２６Ｓと
の積層体が形成されている。Then, a laminated body of a silicon nitride film to be the gate insulating film 26I and a semiconductor layer 26S made of, for example, amorphous Si is formed so as to cover the gate electrode 26G.
【００３７】この半導体層２６Ｓの上面にドレイン電極
Ｅｄおよびソース電極Ｅｓをそれぞれ離間させて形成す
ることによって前記薄膜トランスジタ２６が形成される
ことになるが、これら各電極Ｅｄ、Ｅｓはドレイン信号
線２４の形成時に同時に形成されるようになっている。The thin film transistor 26 is formed by forming the drain electrode Ed and the source electrode Es on the upper surface of the semiconductor layer 26S so as to be separated from each other, and these thin film transistors 26 and 26 are formed on the drain signal line 24. Are formed at the same time as the formation of.
【００３８】すなわち、ドレイン信号線２４はＣｒとＡ
ｌとの順次積層体から構成され、その一部が延在されて
形成されることによってドレイン電極Ｅｄが形成され、
また、同時に画素電極２８との導通を図ったソース電極
Ｅｓが形成されている。That is, the drain signal line 24 has Cr and A
a drain electrode Ed is formed by being formed by being sequentially formed by stacking a part thereof and
At the same time, the source electrode Es that is electrically connected to the pixel electrode 28 is formed.
【００３９】なお、このドレイン信号線２４は、前記ゲ
ート信号線２２との絶縁を図るため、その交差部におい
て窒化シリコン膜と半導体層との積層体の形成時に同時
に形成される層間絶縁膜３６上に形成されるようになっ
ている。In order to insulate the drain signal line 24 from the gate signal line 22, the drain signal line 24 is formed on the inter-layer insulating film 36 formed at the same time at the time of forming the laminated body of the silicon nitride film and the semiconductor layer. Is formed.
【００４０】また、図中の薄膜トランジスタ２６をオン
させるためのゲート信号線２２と隣接する他のゲート信
号線２２には画素電極２８の一部が延在されて重畳され
ることにより付加容量３０が構成されるようになってい
る。In addition, a part of the pixel electrode 28 extends and overlaps the gate signal line 22 for turning on the thin film transistor 26 in the figure and the other gate signal line 22 adjacent to the gate signal line 22, so that the additional capacitance 30 is formed. It is designed to be composed.
【００４１】そして、このように加工された透明ガラス
基板２０の上面には前記画素電極２８の周辺を除く中央
部を露呈させた窒化シリコン膜からなる保護膜３８が形
成されている。薄膜トランジスタ２６と液晶との直接の
接触を回避して該薄膜トランジスタ２６の特性劣化を防
止するためである。On the upper surface of the transparent glass substrate 20 processed in this way, a protective film 38 made of a silicon nitride film exposing the central portion of the pixel electrode 28 except the periphery thereof is formed. This is for avoiding direct contact between the thin film transistor 26 and the liquid crystal and preventing characteristic deterioration of the thin film transistor 26.
【００４２】図４は、静電破壊防止用の素子となる非線
形抵抗素子の構成の一実施例を示す平面図であり、図２
に示した透明ガラス基板２０上の図中左上の部分におけ
る非線形抵抗素子を示している。FIG. 4 is a plan view showing an embodiment of the configuration of a non-linear resistance element which is an element for preventing electrostatic breakdown.
The nonlinear resistance element in the upper left portion of the transparent glass substrate 20 shown in FIG.
【００４３】ここで、画素領域Ａの周辺を囲むようにし
て形成された共通配線３２のうち、ゲート信号線２２と
交差する部分の配線層３２（Ｂ）においてはＣｒおよび
Ａｌの順次積層体で形成され、このこの積層体はドレイ
ン信号線２４の形成時に同時に形成されるものとなって
いる。また、ドレイン信号線２４と交差する部分の配線
層３２（Ａ）においてはＩＴＯで形成され、このＩＴＯ
は画素電極２８の形成時に同時に形成されるものとなっ
ている。Here, of the common wiring 32 formed so as to surround the periphery of the pixel area A, the wiring layer 32 (B) at the portion intersecting with the gate signal line 22 is formed of a sequentially laminated body of Cr and Al. This laminated body is formed at the same time when the drain signal line 24 is formed. Further, the wiring layer 32 (A) at a portion intersecting with the drain signal line 24 is formed of ITO, and this ITO is formed.
Are formed at the same time when the pixel electrode 28 is formed.
【００４４】そして、それらの配線層は、それらが直交
する部分（図中符号Ｘに示す）において、重畳されるこ
とによって電気的に接続されて共通配線３２を構成する
ようになっている。Then, these wiring layers are electrically connected by being overlapped with each other in a portion where they are orthogonal to each other (indicated by reference numeral X in the drawing) to form the common wiring 32.
【００４５】図５は、図４における図中Ｐに示す領域に
おける非線形抵抗素子３４の詳細を示した平面図であ
る。また、同図のVI−VI線における断面を図６に示す。FIG. 5 is a plan view showing details of the non-linear resistance element 34 in a region indicated by P in FIG. Further, FIG. 6 shows a cross section taken along line VI-VI in the figure.
【００４６】同図において、第１の非線形抵抗素子３４
Ｂがあり、この第１の非線形抵抗素子３４Ｂは、画素電
極２８と同時に形成されたＩＴＯからなるゲート電極５
０、このゲート電極５０の一部領域を覆って窒化シリコ
ン膜と半導体層との順次積層体５１と、この積層体５１
の上面に互いに離間して配置されて形成されるドレイン
電極５２およびソース電極５３とで構成されている。In the figure, the first nonlinear resistance element 34
B, and the first non-linear resistance element 34B is the gate electrode 5 made of ITO formed at the same time as the pixel electrode 28.
0, a laminated body 51 of a silicon nitride film and a semiconductor layer, which covers a partial region of the gate electrode 50, and the laminated body 51.
And a drain electrode 52 and a source electrode 53 which are formed on the upper surface of the above so as to be spaced apart from each other.
【００４７】ドレイン電極５２はドレイン信号線２４の
延在部として一体的に形成され、ソース電極５３はドレ
イン信号線２４と同時に形成されるようになっている。The drain electrode 52 is integrally formed as an extension of the drain signal line 24, and the source electrode 53 is formed simultaneously with the drain signal line 24.
【００４８】またドレイン信号線２４はその一部が延在
されてゲート電極５０に重畳されることによってそのゲ
ート電極５０に電気的に接続されている。The drain signal line 24 is electrically connected to the gate electrode 50 by partially extending and overlapping the drain signal line 24.
【００４９】なお、前記積層体５１は薄膜トランジスタ
２６の形成における積層体と同時に形成されるようにな
っている。The laminated body 51 is formed simultaneously with the laminated body in the formation of the thin film transistor 26.
【００５０】また、第２の非線形抵抗素子３４Ａがあ
り、この第２の非線形抵抗素子３４Ａは、共通配線３２
（Ａ）の一部を延在させて形成されたＩＴＯからなるゲ
ート電極５５、このゲート電極５５の一部領域を覆って
窒化シリコン膜と半導体層との順次積層体５６と、この
積層体５６の上面に互いに離間して配置されて形成され
るドレイン電極５７およびソース電極５８とで構成され
ている。Further, there is a second non-linear resistance element 34A, and the second non-linear resistance element 34A includes the common wiring 32.
A gate electrode 55 made of ITO formed by extending a part of (A), a laminated body 56 of a silicon nitride film and a semiconductor layer sequentially covering a partial region of the gate electrode 55, and this laminated body 56. And a drain electrode 57 and a source electrode 58 that are formed on the upper surface of the source and are spaced apart from each other.
【００５１】ドレイン電極５７はドレイン信号線２４の
延在部として一体的に形成され、ソース電極５８はドレ
イン信号線２４と同時に形成されるようになっている。The drain electrode 57 is integrally formed as an extension of the drain signal line 24, and the source electrode 58 is formed simultaneously with the drain signal line 24.
【００５２】ここで、このソース電極５８は、第１の非
線形抵抗素子３４Ｂのソース電極５３と一体的に形成さ
れているとともに、共通配線３２（Ａ）に重畳されて形
成されることによって該共通配線３２（Ａ）に電気的に
接続されている。Here, the source electrode 58 is formed integrally with the source electrode 53 of the first non-linear resistance element 34B, and is also formed by being superimposed on the common wiring 32 (A). It is electrically connected to the wiring 32 (A).
【００５３】なお、前記積層体５６は薄膜トランジスタ
２６の形成における積層体と同時に形成されるようにな
っているとともに、この際において同時に形成される積
層体が共通配線３２（Ａ）に対するドレイン信号線の絶
縁を図る層間絶縁膜５９として形成されるようになって
いる。The laminated body 56 is formed at the same time as the laminated body in the formation of the thin film transistor 26, and at the same time, the laminated body formed at the same time is the drain signal line for the common wiring 32 (A). It is formed as an interlayer insulating film 59 for insulation.
【００５４】図７は、図４における図中Ｑに示す領域の
非線形抵抗素子３４の詳細を示した平面図である。ま
た、同図のVIII−VIII線における断面を図８に、IX−IX
線における断面を図９に示す。FIG. 7 is a plan view showing details of the non-linear resistance element 34 in the region indicated by Q in FIG. A cross section taken along line VIII-VIII in FIG. 8 is shown in FIG.
A cross section taken along the line is shown in FIG.
【００５５】同図において、第１非線形抵抗素子３４Ａ
は、ゲート信号線２２の一部に重畳されて形成されたＩ
ＴＯ８０（画素電極２８と同時に形成される）の延在部
によって形成されたゲート電極７０と、このゲート電極
７０の一部を覆って形成された窒化シリコン膜と半導体
層の順次積層体７１と、この積層体７１の上面に互いに
離間して配置されて形成されるドレイン電極７２および
ソース電極７３とで構成されている。In the figure, the first nonlinear resistance element 34A
Is formed by being overlapped with a part of the gate signal line 22.
A gate electrode 70 formed by an extension portion of the TO 80 (formed simultaneously with the pixel electrode 28), a sequentially laminated body 71 of a silicon nitride film and a semiconductor layer formed so as to cover a part of the gate electrode 70, A drain electrode 72 and a source electrode 73 are formed on the upper surface of the stacked body 71 so as to be spaced apart from each other.
【００５６】ドレイン電極７２は、共通配線３２Ｂの形
成と同時に形成されるとともに、積層体７１の一部を切
り欠いて形成された部分においてゲート電極７０と電気
的に接続されて形成されている。The drain electrode 72 is formed at the same time when the common wiring 32B is formed, and is electrically connected to the gate electrode 70 at a portion formed by cutting out a part of the laminated body 71.
【００５７】また、ソース電極７３は共通配線７２
（Ｂ）の一部における延在部と一体的に形成されてい
る。The source electrode 73 is the common wiring 72.
It is formed integrally with the extending portion in a part of (B).
【００５８】なお、積層体７１は薄膜トランジスタ２６
の形成における積層体と同時に形成されるようになって
いるとともに、この際において同時に形成される積層体
がゲート信号線（この上面にはＩＴＯ８０が形成されて
いる）２２に対する共通配線３２（Ｂ）の絶縁を図る層
間絶縁膜７４として形成されるようになっている。The laminated body 71 is the thin film transistor 26.
Of the common wiring 32 (B) for the gate signal line (ITO 80 is formed on the upper surface) 22 of the gate signal line 22. Is formed as an interlayer insulating film 74 for insulation.
【００５９】第２非線形抵抗素子３４Ｂは、ＩＴＯから
なるゲート電極７５と、このゲート電極７５上に形成さ
れる窒化シリコン膜と半導体層の順次積層体７６と、こ
の積層体７６の上面に互いに離間して配置されて形成さ
れるドレイン電極７７およびソース電極７８とで構成さ
れている。The second non-linear resistance element 34B is composed of a gate electrode 75 made of ITO, a laminated body 76 of a silicon nitride film and a semiconductor layer formed on the gate electrode 75, and an upper surface of the laminated body 76 separated from each other. The drain electrode 77 and the source electrode 78 are arranged and formed.
【００６０】ドレイン電極７７は、共通配線３２（Ｂ）
の形成と同時に形成されるとともに、積層体７６の一部
を切り欠いて形成された部分においてゲート電極７５と
電気的に接続されて形成されている。The drain electrode 77 is the common wiring 32 (B).
The gate electrode 75 is formed at the same time as the formation of, and is electrically connected to the gate electrode 75 in the portion formed by cutting out a part of the stacked body 76.
【００６１】また、ソース電極７８は、共通配線３２
（Ｂ）の形成と同時に形成されるとともに、延在されて
ゲート信号線２２上のＩＴＯ８０に重畳されることによ
って該ＩＴＯ８０と電気的に接続されている。The source electrode 78 is the common wiring 32.
It is formed simultaneously with the formation of (B), and is extended and overlapped with the ITO 80 on the gate signal line 22 to be electrically connected to the ITO 80.
【００６２】図１（ａ）は、図４における図中Ｒの領域
の外部端子２２Ｔの詳細を示す平面図であり、その図中
Ｂ−Ｂ線における断面図を図１（ｂ）に示している。FIG. 1A is a plan view showing details of the external terminal 22T in the region R in FIG. 4, and a sectional view taken along the line BB in FIG. 1A is shown in FIG. There is.
【００６３】同図において、ゲート信号線２２はその表
面の陽極酸化膜（Ａｌ2Ｏ3）１が除去されたアルミニュ
ウム（Ａｌ）層２の状態で外部端子２２Ｔの一層目を構
成している。In the figure, the gate signal line 22 constitutes the first layer of the external terminal 22T in the state of the aluminum (Al) layer 2 from which the anodic oxide film (Al 2 O 3 ) 1 on the surface thereof is removed.
【００６４】この陽極酸化膜の除去は、最初、アルミニ
ュウム層２からなるゲート信号線２２を陽極酸化する段
階で、予めフォトレジスト膜等からなるマスクをあてが
うことによって形成することができる。この工程は、本
実施例のように非線形抵抗素子を特別に形成しなくても
従来において外部端子の形成において必要だった工程で
あることから、本実施例において特に工程の増大をもた
らすものではない。This anodic oxide film can be removed by applying a mask made of a photoresist film or the like in advance at the stage of anodizing the gate signal line 22 made of the aluminum layer 2. Since this step is a step that was conventionally required to form the external terminal without specially forming the non-linear resistance element as in the present embodiment, it does not particularly increase the number of steps in the present embodiment. .
【００６５】そして、ゲート信号線２２の上面に形成さ
れているＩＴＯ８０は、外部端子の形成領域においてそ
の一部を除いて前記アルミニュウム層２を覆うようにし
て形成されているとともに、該一部の領域上にはドレイ
ン信号線２４の形成と同時に形成されるＣｒおよびＡｌ
の順次積層体３が形成されている。The ITO 80 formed on the upper surface of the gate signal line 22 is formed so as to cover the aluminum layer 2 except for a part of the area where the external terminal is formed, and the part of the ITO 80 is formed. Cr and Al formed simultaneously with the formation of the drain signal line 24 on the region
The sequential laminated body 3 is formed.
【００６６】この積層体３は、アルミニュウムとＩＴＯ
の直づけによる抵抗値の増大を抑制するために設けられ
たものである。This laminated body 3 is made of aluminum and ITO.
It is provided in order to suppress an increase in the resistance value due to the direct attachment of.
【００６７】そして、ＩＴＯが形成されている領域を露
呈させるようにして保護膜３８が形成されている。この
保護膜３４の開口部は図中Ｈで示している。Then, the protective film 38 is formed so as to expose the region where the ITO is formed. The opening of the protective film 34 is indicated by H in the figure.
【００６８】このような実施例による液晶表示基板によ
れば、ゲート信号線がその表面を陽極酸化したアルミニ
ュウムで構成されており、そのゲート信号線に接続され
る非線形抵抗素子は、そのゲート電極が画素電極と同材
料の透明膜で形成され、かつ、その透明導電膜は前記ゲ
ート信号線の陽極酸化が選択除去された部分を通して前
記ゲート信号線に接続されて端子を構成している。In the liquid crystal display substrate according to such an embodiment, the gate signal line is made of aluminum whose surface is anodized, and the non-linear resistance element connected to the gate signal line has its gate electrode. It is formed of a transparent film of the same material as the pixel electrode, and the transparent conductive film is connected to the gate signal line through a portion where the anodic oxidation of the gate signal line is selectively removed to form a terminal.
【００６９】このことから、該ゲート信号線の陽極酸化
が選択除去された部分において他の信号線等が交差する
ことないことから、たとえヒロックが生じたとしてもそ
れによる弊害を発生せしめることがなくなる。From this fact, since other signal lines do not intersect at the portion where the anodic oxidation of the gate signal line is selectively removed, even if a hillock occurs, it does not cause any adverse effect. .
【００７０】したがって、アルミニュウムのヒロックの
憂いなく薄膜トランジスタの静電破壊防止用の非線形抵
抗素子を形成することができるようになる。Therefore, it is possible to form a non-linear resistance element for preventing electrostatic breakdown of thin film transistors without fear of aluminum hillocks.
【００７１】また、各非線形抵抗素子はそれぞれ薄膜ト
ランジスタと同様の構成となっていることから、該非線
形抵抗素子の製造において製造工程を増大させることな
く構製造できるという効果をも奏する。Further, since each non-linear resistance element has the same structure as that of the thin film transistor, there is an effect that the non-linear resistance element can be manufactured without increasing the number of manufacturing steps.
【００７２】上述した実施例では、ゲート信号線が陽極
酸化されたアルミニュウムで構成されたものとなってい
るが、これに限定されることはなく、ドレイン信号線が
陽極酸化されたアルミニュウムで構成されたものとなっ
ている場合にも適用できることはいうまでもない。Although the gate signal line is made of anodized aluminum in the above-mentioned embodiment, the present invention is not limited to this, and the drain signal line is made of anodized aluminum. It goes without saying that it can also be applied to cases where it has become a problem.
【００７３】[0073]
【発明の効果】以上説明したことから明らかなように、
本発明による液晶表示基板によれば、アルミニュウムの
ヒロックの憂いなく薄膜トランジスタの静電破壊防止用
の素子を形成できる。また、それによって製造工程が増
大することもない。As is apparent from the above description,
According to the liquid crystal display substrate of the present invention, an element for preventing electrostatic breakdown of thin film transistors can be formed without fear of aluminum hillocks. Further, it does not increase the manufacturing process.
【図１】本発明による液晶表示基板の一実施例を示す要
部構成図である。FIG. 1 is a main part configuration diagram showing an embodiment of a liquid crystal display substrate according to the present invention.
【図２】本発明による液晶表示基板の一実施例を示す等
価回路図である。FIG. 2 is an equivalent circuit diagram showing an embodiment of a liquid crystal display substrate according to the present invention.
【図３】本発明による液晶表示基板の一画素における構
成を示す詳細図である。FIG. 3 is a detailed view showing the configuration of one pixel of the liquid crystal display substrate according to the present invention.
【図４】本発明による液晶表示基板に組み込まれる非線
形抵抗素子の一実施例を示す構成図である。FIG. 4 is a configuration diagram showing an embodiment of a non-linear resistance element incorporated in a liquid crystal display substrate according to the present invention.
【図５】図４における領域Ｐ内の構成を示す詳細図であ
る。5 is a detailed diagram showing a configuration in a region P in FIG.
【図６】図５のVI−VI線における断面図である。6 is a sectional view taken along line VI-VI in FIG.
【図７】図４における領域Ｑの構成を示す詳細図であ
る。7 is a detailed diagram showing the configuration of a region Q in FIG.
【図８】図７のVIII−VIII線における断面図てある。8 is a cross-sectional view taken along the line VIII-VIII in FIG.
【図９】図７のIX−X線における断面図である。9 is a sectional view taken along line IX-X in FIG. 7.
１……陽極酸化膜、２……アルミニュウム層、２２Ｔ…
…外部端子、２６……薄膜トランジスタ、３４……非線
形抵抗素子、８０……ＩＴＯ。1 ... Anodic oxide film, 2 ... Aluminum layer, 22T ...
External terminals, 26 thin film transistors, 34 nonlinear resistance elements, 80 ITO.
───────────────────────────────────────────────────── フロントページの続き (72)発明者 橋本 雄一 千葉県茂原市早野3300番地 株式会社日立 製作所電子デバイス事業部内 ─────────────────────────────────────────────────── ─── Continued Front Page (72) Inventor Yuichi Hashimoto 3300 Hayano, Mobara-shi, Chiba Hitachi, Ltd. Electronic Devices Division
Claims (2)
基板のうち一方の透明基板の液晶側の面に、ｘ方向に延
在しかつｙ方向に並設されたゲート信号線と、このゲー
ト線信号と絶縁されてｙ方向に延在しかつｘ方向に並設
されたドレイン信号線と、これらゲート信号線とドレイ
ン信号線とで囲まれる領域に形成された薄膜トランジス
タと画素電極とを備え、前記ゲート信号線とドレイン信
号線のうちいずれか一方が表面において陽極酸化された
アルミニュウムから形成されている液晶表示基板におい
て、 その有効表示領域の以外の領域にて、それぞれの信号線
との接続がなされる非線形抵抗素子を備え、 この非線形抵抗素子は、それぞれ、前記画素電極と同材
料のゲート電極、前記薄膜トランジスタの半導体層と同
材料の半導体層、陽極酸化されたアルミニュウムからな
る信号線以外の信号線と同材料のドレイン電極およびソ
ース電極とを備えるＭＩＳ構造からなっているととも
に、 陽極酸化されたアルミニュウムからなる信号線には、前
記非線形抵抗素子の形成領域から外部端子までの間にお
いて、該非線形抵抗素子を構成するゲート電極が延在さ
れて重畳されているとともに、この延在されたゲート電
極は前記陽極酸化が選択除去された部分を通して前記信
号線に接続されて端子を構成していることを特徴とする
液晶表示基板。1. A gate signal line extending in the x direction and juxtaposed in the y direction on a liquid crystal side surface of one of the transparent substrates arranged to face each other with a liquid crystal interposed therebetween, and the gate. A drain signal line which is insulated from a line signal, extends in the y direction and is juxtaposed in the x direction, and a thin film transistor and a pixel electrode formed in a region surrounded by the gate signal line and the drain signal line, In a liquid crystal display substrate in which one of the gate signal line and the drain signal line is formed of aluminum anodized on the surface, the connection with each signal line is made in a region other than the effective display region. The non-linear resistance element includes a gate electrode made of the same material as the pixel electrode, a semiconductor layer made of the same material as the semiconductor layer of the thin film transistor, and an anodic acid element, respectively. The non-linear resistance element forming region is formed on the signal line made of anodized aluminum, which has a MIS structure including a drain electrode and a source electrode made of the same material as the signal lines other than the made aluminum signal line. From the external terminal to the external terminal, the gate electrode forming the non-linear resistance element is extended and overlapped, and the extended gate electrode is connected to the signal line through a portion where the anodization is selectively removed. A liquid crystal display substrate, which is connected to form a terminal.
が選択除去された前記部分は、該アルミニュウムの陽極
酸化の際にマスクが覆われた部分としたことを特徴とす
る請求項１記載の液晶表示基板の製造方法。2. The liquid crystal display according to claim 1, wherein the portion where the anodic oxidation of the signal line made of aluminum is selectively removed is a portion covered with a mask during the anodic oxidation of the aluminum. Substrate manufacturing method.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5694695A JPH08254693A (en) | 1995-03-16 | 1995-03-16 | Liquid crystal display substrate and its production |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5694695A JPH08254693A (en) | 1995-03-16 | 1995-03-16 | Liquid crystal display substrate and its production |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08254693A true JPH08254693A (en) | 1996-10-01 |
Family
ID=13041724
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5694695A Pending JPH08254693A (en) | 1995-03-16 | 1995-03-16 | Liquid crystal display substrate and its production |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08254693A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2010038819A1 (en) * | 2008-10-03 | 2010-04-08 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| US9082688B2 (en) | 2008-10-03 | 2015-07-14 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| US9130067B2 (en) | 2008-10-08 | 2015-09-08 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
-
1995
- 1995-03-16 JP JP5694695A patent/JPH08254693A/en active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2010038819A1 (en) * | 2008-10-03 | 2010-04-08 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| US9082688B2 (en) | 2008-10-03 | 2015-07-14 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| US9570470B2 (en) | 2008-10-03 | 2017-02-14 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| US10367006B2 (en) | 2008-10-03 | 2019-07-30 | Semiconductor Energy Laboratory Co., Ltd. | Display Device |
| US9130067B2 (en) | 2008-10-08 | 2015-09-08 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| US9703157B2 (en) | 2008-10-08 | 2017-07-11 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| US9915843B2 (en) | 2008-10-08 | 2018-03-13 | Semiconductor Energy Laboratory Co., Ltd. | Display device with pixel including capacitor |
| US10254607B2 (en) | 2008-10-08 | 2019-04-09 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3647542B2 (en) | Liquid crystal display | |
| KR100289510B1 (en) | TFT array board and liquid crystal display device using it | |
| JP3708637B2 (en) | Liquid crystal display device | |
| KR100852307B1 (en) | Liquid crystal display device and manufacturing method thereof | |
| JPH0816756B2 (en) | Transmissive active matrix liquid crystal display device | |
| KR20060048075A (en) | Substrate for display device, manufacturing methdo for same and display device | |
| JP2000162646A (en) | Production of thin-film transistor substrate for liquid crystal display device | |
| JP3258768B2 (en) | Matrix display device | |
| GB2311159A (en) | Active matrix liquid crystal display | |
| JP3253383B2 (en) | Liquid crystal display | |
| JP3306488B2 (en) | Active matrix substrate | |
| JPH09281525A (en) | Liquid crystal display substrate and its production | |
| JPH08254693A (en) | Liquid crystal display substrate and its production | |
| US6940480B2 (en) | Pixel structure | |
| JP3807550B2 (en) | Active matrix display device | |
| JPH11218782A (en) | Active matrix type liquid crystal display device | |
| KR100236612B1 (en) | Manufacturing method of storage capacity element in active matrix liquid crystal display device | |
| KR100259611B1 (en) | Lcd panel and its fabrication method | |
| JPH0915623A (en) | Liquid crystal display device and its production | |
| KR0156206B1 (en) | Storage capacitor forming method and structure of liquid crystal display element | |
| JPH08236777A (en) | Semiconductor device | |
| JPH10104660A (en) | Liquid crystal display device | |
| JPH07325314A (en) | Liquid crystal display device | |
| JP3006990B2 (en) | Active matrix substrate and manufacturing method thereof | |
| JPH10253991A (en) | Liquid crystal display device |