JPH0825300B2 - 画像形成装置 - Google Patents
画像形成装置Info
- Publication number
- JPH0825300B2 JPH0825300B2 JP58113795A JP11379583A JPH0825300B2 JP H0825300 B2 JPH0825300 B2 JP H0825300B2 JP 58113795 A JP58113795 A JP 58113795A JP 11379583 A JP11379583 A JP 11379583A JP H0825300 B2 JPH0825300 B2 JP H0825300B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- signal
- time
- image
- led
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Dot-Matrix Printers And Others (AREA)
- Printers Or Recording Devices Using Electromagnetic And Radiation Means (AREA)
Description
【発明の詳細な説明】 技術分野 本発明は複数の記録素子を用いて画像形成を行うため
の画像形成装置に関するものである。
の画像形成装置に関するものである。
従来技術 ドツト表現形式の出力像を得るプリンタヘツドには種
々のものがある。具体例を上げればワイヤドツトプリン
タヘツド、静電プリンタヘツド、インクジエツトプリン
タヘツド、サーマルプリンタヘツド、LEDアレイプリン
タヘツド等である。中でもLEDをドツト発生素子として1
mm当たり８〜数十個並べたLEDアレイプリンタヘツドは
極めて高い分解能が得られることから近年注目されてい
る。これを従来の電子写真式複写機の光学操作機構に替
えて用いれば、一直線上に並んだLEDをビデオ信号に従
つて選択点灯させ、これにほぼ面接する感光体表面に潜
像を形成し、更に現像と用紙への転写の過程を経て可視
像を得るところのプリンタ装置を構成することができ
る。この様なプリンタ装置では帯電条件やトナーを変え
ることによつてLEDが点灯した部位を黒い可視像とする
ことも、又は白い可視像とすることも可能であることが
知られている。
々のものがある。具体例を上げればワイヤドツトプリン
タヘツド、静電プリンタヘツド、インクジエツトプリン
タヘツド、サーマルプリンタヘツド、LEDアレイプリン
タヘツド等である。中でもLEDをドツト発生素子として1
mm当たり８〜数十個並べたLEDアレイプリンタヘツドは
極めて高い分解能が得られることから近年注目されてい
る。これを従来の電子写真式複写機の光学操作機構に替
えて用いれば、一直線上に並んだLEDをビデオ信号に従
つて選択点灯させ、これにほぼ面接する感光体表面に潜
像を形成し、更に現像と用紙への転写の過程を経て可視
像を得るところのプリンタ装置を構成することができ
る。この様なプリンタ装置では帯電条件やトナーを変え
ることによつてLEDが点灯した部位を黒い可視像とする
ことも、又は白い可視像とすることも可能であることが
知られている。
第１図は従来のLEDアレイプリンタヘツド駆動回路を
示す回路図である。一画面の画像をプリントアウトする
ために、一直線上に並んだLEDを電気的に走査する主走
査と、これと垂直な方向に感光面を移動させる副走査と
がある。図において、データイネーブル信号「DATA−E
N」７はこの主走査に動機を与えると共にビデオ信号「V
IDEO」５が有効にプリントされる期間を決定する。具体
的に言えば、データイネーブル信号７が１になるときカ
ウンタ１とデコーダ４が付勢される。カウンタ１は主走
査クロツク信号「CLK」２の計数を開始して計数値の出
力信号３を出力する。同時にデコーダ４はこの出力信号
３をデコードしてその値０〜ｎ−１の順にラツチパルス
信号41〜4nを出力する。一方ラツチフリツプフロツプ
（以下ラツチと呼ぶ）FF1〜FFnのデータ入力端子Ｄには
ビデオ信号５が共通して入力されるが、ラツチパルス信
号41〜4nはこれを所定の順番でサンプリングして夫々ラ
ツチFF1〜FFnに記憶させている。LEDアレイプリンタヘ
ツド６にはｎ個の発行素子LED1〜LEDnが隣設している。
そしてこれらを個別に駆動するドライバD1〜DnはLED1〜
LEDnに流れる電流をオン／オフ制御するためのものであ
る。例えばラツチFF1が１のドツト画素信号を記憶した
時はLED1に電流を流してこれを発光させ、またラツチFF
1が０のドツト画素信号を記憶したときはLED1の電流を
遮断してこれを消光させる。R1〜RnはLED1〜LEDnの電流
制御抵抗である。かかる構成において、主走査のプリン
テイングが行なわれるときには感光面も副走査される。
このときラツチFF1〜FFnは、記憶したドツト画素信号を
次の主走査のラツチタイミングまで保持するから、この
保持期間は全てのLEDについて等しい。そしてこの期間
に副走査を所定長だけ行なえば、感光面には１ライン分
の潜像が形成されることになる。これを現像して用紙に
転写するとLEDに感光した部分の黒と、感光しなかつた
部分の白から成る可視像が得られるというものである。
示す回路図である。一画面の画像をプリントアウトする
ために、一直線上に並んだLEDを電気的に走査する主走
査と、これと垂直な方向に感光面を移動させる副走査と
がある。図において、データイネーブル信号「DATA−E
N」７はこの主走査に動機を与えると共にビデオ信号「V
IDEO」５が有効にプリントされる期間を決定する。具体
的に言えば、データイネーブル信号７が１になるときカ
ウンタ１とデコーダ４が付勢される。カウンタ１は主走
査クロツク信号「CLK」２の計数を開始して計数値の出
力信号３を出力する。同時にデコーダ４はこの出力信号
３をデコードしてその値０〜ｎ−１の順にラツチパルス
信号41〜4nを出力する。一方ラツチフリツプフロツプ
（以下ラツチと呼ぶ）FF1〜FFnのデータ入力端子Ｄには
ビデオ信号５が共通して入力されるが、ラツチパルス信
号41〜4nはこれを所定の順番でサンプリングして夫々ラ
ツチFF1〜FFnに記憶させている。LEDアレイプリンタヘ
ツド６にはｎ個の発行素子LED1〜LEDnが隣設している。
そしてこれらを個別に駆動するドライバD1〜DnはLED1〜
LEDnに流れる電流をオン／オフ制御するためのものであ
る。例えばラツチFF1が１のドツト画素信号を記憶した
時はLED1に電流を流してこれを発光させ、またラツチFF
1が０のドツト画素信号を記憶したときはLED1の電流を
遮断してこれを消光させる。R1〜RnはLED1〜LEDnの電流
制御抵抗である。かかる構成において、主走査のプリン
テイングが行なわれるときには感光面も副走査される。
このときラツチFF1〜FFnは、記憶したドツト画素信号を
次の主走査のラツチタイミングまで保持するから、この
保持期間は全てのLEDについて等しい。そしてこの期間
に副走査を所定長だけ行なえば、感光面には１ライン分
の潜像が形成されることになる。これを現像して用紙に
転写するとLEDに感光した部分の黒と、感光しなかつた
部分の白から成る可視像が得られるというものである。
しかしながら、LEDに同じ電流を流しても発光の輝度
にはばらつきがある。そしてこのばらつきはLED別に顕
著であるのが現状でもある。従って従来技術にある如
く、これらLEDを定形的に駆動した場合にはプリント結
果の可視像にもLEDの発光むらに起因する濃淡むらが生
ずるのを防ぎ得ない。しかもこの現象は、LEDアレイプ
リンタヘツドを用いた構成にのみ特有なものではない。
例えば現在普及しているワイヤドツトプリンタヘツドに
ついて言えば、ピンヘツド機構部の摩耗やアクチユエー
タの電気特性に不ぞろいがあれば当然に発生する現象で
ある。しかしワイヤドツトプリンタにおいてはドツトの
ピン数が少ないことと、出力像にあまり精度が要求され
ないこともあつて、従来はこれが熟練者の調整によつて
解決された場合も少なくない、しかるに出力ドツトの数
も膨大でかつその出力像にも高い精度が要求されるよう
な用途にあつては、もはや簡単に解決される問題ではな
かつた。
にはばらつきがある。そしてこのばらつきはLED別に顕
著であるのが現状でもある。従って従来技術にある如
く、これらLEDを定形的に駆動した場合にはプリント結
果の可視像にもLEDの発光むらに起因する濃淡むらが生
ずるのを防ぎ得ない。しかもこの現象は、LEDアレイプ
リンタヘツドを用いた構成にのみ特有なものではない。
例えば現在普及しているワイヤドツトプリンタヘツドに
ついて言えば、ピンヘツド機構部の摩耗やアクチユエー
タの電気特性に不ぞろいがあれば当然に発生する現象で
ある。しかしワイヤドツトプリンタにおいてはドツトの
ピン数が少ないことと、出力像にあまり精度が要求され
ないこともあつて、従来はこれが熟練者の調整によつて
解決された場合も少なくない、しかるに出力ドツトの数
も膨大でかつその出力像にも高い精度が要求されるよう
な用途にあつては、もはや簡単に解決される問題ではな
かつた。
［発明が解決しようとする課題］ 特に、ドット表示形式の出力装置は、画像を多数のド
ット出力画素の組み合わせによって表現するものであか
ら、高解像度の画像出力を得ようとすれば、いきおいド
ット出力素子の数が増大する。
ット出力画素の組み合わせによって表現するものであか
ら、高解像度の画像出力を得ようとすれば、いきおいド
ット出力素子の数が増大する。
そして、ドット出力素子の数が多くなればなるほど前
記ドット出力素子のばらつきによる形成画像の濃淡のむ
らが発生し、最終的に得られる形成画像が劣化してしま
うという問題が生じる。
記ドット出力素子のばらつきによる形成画像の濃淡のむ
らが発生し、最終的に得られる形成画像が劣化してしま
うという問題が生じる。
更には、かかるドット出力素子自体のばらつきが小さ
くても、ドット出力素子を含む記録系のばらつきによっ
て、得られる画像のばらつきが生じ、やはり画像の劣化
を引き起こすという問題が生じる。
くても、ドット出力素子を含む記録系のばらつきによっ
て、得られる画像のばらつきが生じ、やはり画像の劣化
を引き起こすという問題が生じる。
又、これらのばらつきは経時的な変化によって変わっ
てしまうことが生じ易い。
てしまうことが生じ易い。
本発明は上記の問題点に鑑みてなされたものであり、
複数の記録素子により構成された画像形成装置におい
て、各記録素子のばらつきを抑えるように記録素子の駆
動信号を補正することにより画像の劣化を低減し、高画
質を得ることが可能で、しかも経時的な変化に対しても
簡単に対応し得る画像形成装置を提供することを目的と
する。
複数の記録素子により構成された画像形成装置におい
て、各記録素子のばらつきを抑えるように記録素子の駆
動信号を補正することにより画像の劣化を低減し、高画
質を得ることが可能で、しかも経時的な変化に対しても
簡単に対応し得る画像形成装置を提供することを目的と
する。
［課題を解決するための手段］ 上記の目的を達成するための本発明による画像形成装
置は以下の構成を備える。即ち、 与えられた画像信号に応じて順次駆動される複数の記
録素子を含む記録手段（実施例では第２図のLED1〜LEDn
に相当する）と、 前記複数の記録素子のばらつきを補正すべく該複数の記
録素子に対応して複数の補正パラメータを記憶する記憶
手段（実施例では第２図の補正値メモリ８に相当する）
と、 前記記憶手段から前記補正パラメータを順次読み出す
読出手段（実施例では第２図のアドレスカウンタ１に相
当する）と、 読み出された前記補正パラメータに基づいて前記記録
手段の駆動を前記記録素子毎に制御する制御手段（実施
例では第２図の101〜10n、A1〜An、D1〜Dnに相当する）
と、 前記記憶手段に記憶される補正パラメータを手動操作
に応じて出力ドット画素に対応させて変更する変更手段
（実施例では第２図のデータ書き込み11に相当する）と を備えている。
置は以下の構成を備える。即ち、 与えられた画像信号に応じて順次駆動される複数の記
録素子を含む記録手段（実施例では第２図のLED1〜LEDn
に相当する）と、 前記複数の記録素子のばらつきを補正すべく該複数の記
録素子に対応して複数の補正パラメータを記憶する記憶
手段（実施例では第２図の補正値メモリ８に相当する）
と、 前記記憶手段から前記補正パラメータを順次読み出す
読出手段（実施例では第２図のアドレスカウンタ１に相
当する）と、 読み出された前記補正パラメータに基づいて前記記録
手段の駆動を前記記録素子毎に制御する制御手段（実施
例では第２図の101〜10n、A1〜An、D1〜Dnに相当する）
と、 前記記憶手段に記憶される補正パラメータを手動操作
に応じて出力ドット画素に対応させて変更する変更手段
（実施例では第２図のデータ書き込み11に相当する）と を備えている。
［作用］ 上述の構成によれば、可視画像の形成を行う複数の記
録素子の各々のばらつきを補正するための補正パラメー
タを記憶手段により記憶しておき、該記憶手段より順次
読み出される補正パラメータに基づいて各記録素子の駆
動が制御される。このため、各記録素子毎のばらつきが
補正され、高画質な画像形成を行うことが可能となる。
更に、該記憶手段に記憶された各記録素子ごとの補正パ
ラメータは、変更手段により手動操作に応じて出力ドッ
ト画素に対応させて変更され得るので、各記録素子の経
時変化に対応した補正が可能となる。
録素子の各々のばらつきを補正するための補正パラメー
タを記憶手段により記憶しておき、該記憶手段より順次
読み出される補正パラメータに基づいて各記録素子の駆
動が制御される。このため、各記録素子毎のばらつきが
補正され、高画質な画像形成を行うことが可能となる。
更に、該記憶手段に記憶された各記録素子ごとの補正パ
ラメータは、変更手段により手動操作に応じて出力ドッ
ト画素に対応させて変更され得るので、各記録素子の経
時変化に対応した補正が可能となる。
第１実施例 以下、図面を参照して本発明の実施例を詳細に説明す
る。第２図は実施例のLEDアレイプリンタヘツド駆動回
路を示す回路図である。ここで第１図にあるものと同様
の機能を果たすものには同一の参照番号又は記号を附し
た。以下にそれ以外の構成について述べる。図におい
て、８はカウンタ１の出力信号３（計数値）をアドレス
入力として時間制御するためのデータD0,D1を出力する
メモリ、９はメモリ８からの読出しデータD0,D1が十分
に安定するまでの時間だけ主走査クロツク信号２を遅延
させる遅延回路、101〜10nはアントゲートA1〜Anを介し
て、夫々LED1〜LEDnの点灯時間を個別に制御する時間制
御回路である。個別の点灯時間の設定は、ラツチパルス
信号41〜4nがメモリ８からの共通読出しデータD0,D1を
時間制御回路101〜10nへ順番に設定する構成によつて得
られる。第４図には時間制御回路101の回路構成を示し
た。
る。第２図は実施例のLEDアレイプリンタヘツド駆動回
路を示す回路図である。ここで第１図にあるものと同様
の機能を果たすものには同一の参照番号又は記号を附し
た。以下にそれ以外の構成について述べる。図におい
て、８はカウンタ１の出力信号３（計数値）をアドレス
入力として時間制御するためのデータD0,D1を出力する
メモリ、９はメモリ８からの読出しデータD0,D1が十分
に安定するまでの時間だけ主走査クロツク信号２を遅延
させる遅延回路、101〜10nはアントゲートA1〜Anを介し
て、夫々LED1〜LEDnの点灯時間を個別に制御する時間制
御回路である。個別の点灯時間の設定は、ラツチパルス
信号41〜4nがメモリ８からの共通読出しデータD0,D1を
時間制御回路101〜10nへ順番に設定する構成によつて得
られる。第４図には時間制御回路101の回路構成を示し
た。
他の102〜10nについても同一である。図においてダウ
ンカウンタ101への入力信号は、計数値を初期設定する
ためのメモリ８からの読出しデータD0,D1、前記初期設
定を選択的に付勢するラツチパルス信号４、前記読出し
データが十分に安定するのを待つて実際に初期設定のタ
イミングを与える遅延クロツク信号「DCLK」である。こ
の遅延クロツク信号はダウンカウンタ101が後に逆計数
を行なうときのクロツク信号でもある。
ンカウンタ101への入力信号は、計数値を初期設定する
ためのメモリ８からの読出しデータD0,D1、前記初期設
定を選択的に付勢するラツチパルス信号４、前記読出し
データが十分に安定するのを待つて実際に初期設定のタ
イミングを与える遅延クロツク信号「DCLK」である。こ
の遅延クロツク信号はダウンカウンタ101が後に逆計数
を行なうときのクロツク信号でもある。
初期設定の値が“0"でない限りは出力端子QA、QBの何
れかに１の信号が出力される。このときNORゲート102の
出力信号は０で、そのまま時間制御回路101の出力信号
Ｑとして出力されると同時にダウンカウンタ101の逆計
数附勢端子を附勢する。従つてダウンカウンタ101は
次の遅延クロツク信号から逆計数を開始して、やがてそ
の計数値の値が“0"に達すると出力端子QA、QBの信号が
共に０になり、NORゲート102の出力信号は１になる。こ
のときダウンカウンタ101の逆係数附勢端子は消勢さ
れて以後の計数動作を停止する。時間制御回路の目的は
メモリ８の読出しデータを時間の長さに変換することで
あるから、実施例ではその好適なる構成として初期設定
可能なカウンタ回路を用いた。これをパラレル−シリア
ル変換機で構成しても良い。
れかに１の信号が出力される。このときNORゲート102の
出力信号は０で、そのまま時間制御回路101の出力信号
Ｑとして出力されると同時にダウンカウンタ101の逆計
数附勢端子を附勢する。従つてダウンカウンタ101は
次の遅延クロツク信号から逆計数を開始して、やがてそ
の計数値の値が“0"に達すると出力端子QA、QBの信号が
共に０になり、NORゲート102の出力信号は１になる。こ
のときダウンカウンタ101の逆係数附勢端子は消勢さ
れて以後の計数動作を停止する。時間制御回路の目的は
メモリ８の読出しデータを時間の長さに変換することで
あるから、実施例ではその好適なる構成として初期設定
可能なカウンタ回路を用いた。これをパラレル−シリア
ル変換機で構成しても良い。
第３図は第２図に示す実施例の回路動作を説明するた
めの動作タイミングチヤートである。図には主走査クロ
ツク信号「CLK」２と、これを所定時間だけ遅延させた
遅延クロツク信号「DCLK」との位相を示した。
めの動作タイミングチヤートである。図には主走査クロ
ツク信号「CLK」２と、これを所定時間だけ遅延させた
遅延クロツク信号「DCLK」との位相を示した。
主走査はデータイネーブル信号「DATA−EN」７と同期
に行なわれ、ｌとｌ＋１番目の主走査について示されて
いる。ビデオ信号「VIDEO」５は、ｌ番目の主走査では
常に１で可視像に黒線形成する場合を示し、またｌ＋１
番目の主走査では常に、０で前記黒線に並行する白線が
形成されることになる。
に行なわれ、ｌとｌ＋１番目の主走査について示されて
いる。ビデオ信号「VIDEO」５は、ｌ番目の主走査では
常に１で可視像に黒線形成する場合を示し、またｌ＋１
番目の主走査では常に、０で前記黒線に並行する白線が
形成されることになる。
ラツチパルス信号41〜4nは一主走査の期間に連続して
順々に出力される。そしてラツチパルス信号41〜4nとカ
ウンタ１の計数値との関係も図面に附記されている。以
下、LED1、とLED2の駆動時間制御について具体的に説明
する。
順々に出力される。そしてラツチパルス信号41〜4nとカ
ウンタ１の計数値との関係も図面に附記されている。以
下、LED1、とLED2の駆動時間制御について具体的に説明
する。
ラツチFF1はラツチパルス信号41の立上りでビデオ信
号「VIDEO」を記憶し、出力信号「FF1−Ｑ」はこの時点
で１になる。同様にして、ラツチFF2の出力信号「FF2−
Ｑ」はラツチパルス信号42の立上りで１になる。一方時
間制御回路101には、ラツチパルス信号41で選択される
期間に、メモリ８の０番地の読出しデータD0、D1が初期
設定される。実際に設定をするタイミングは遅延クロツ
ク信号「DCLK」の立上りであり、この時点で時間制御回
路101の出力信号「101−Ｑ」は０にある。同様にして、
時間制御回路102の出力信号「102−Ｑ」はラツチパルス
信号42で選択される期間に０になる。実施例ではLED1の
輝度が強いのでその初期設定値を３とし、またLED2の輝
度はこれに比べて多少弱いのでその初期設定値を２とし
た。時間制御回路の中ではダウンカウンタ101の計数値
が前記初期設定に続く遅延クロツク「DCLK」の発生する
度に−１される。従つてその出力信号「101−Ｑ」は３
個目の遅延クロツク信号の立上りで、また出力信号「10
2−Ｑ」は２個目の遅延クロツク信号の立上りで１に戻
り、夫々次の初期設定が行なわれるまで１のレベルを保
持する。アンドゲートA1にはラツチFF1と時間制御回路1
01の出力が入力されているから、ラツチFF1の出力が１
のときにアンドゲートA1の出力は時間的な制限を受ける
ことになる。その結果アンドゲートA1の出力１である時
間にはドライバD1を附勢してLED1に電流を流す。またラ
ツチFF1の出力が０のときは何ら時間的な制限を受けな
い。このようにしてLED1はこれが点灯するときは、その
輝度が強いために主走査の周期より常にほぼ３クロツク
分短かい期間発光し、またLED2は、その輝度が相対的に
弱いために主走査の周期より常にほぼ２クロツク分短い
期間発光する。
号「VIDEO」を記憶し、出力信号「FF1−Ｑ」はこの時点
で１になる。同様にして、ラツチFF2の出力信号「FF2−
Ｑ」はラツチパルス信号42の立上りで１になる。一方時
間制御回路101には、ラツチパルス信号41で選択される
期間に、メモリ８の０番地の読出しデータD0、D1が初期
設定される。実際に設定をするタイミングは遅延クロツ
ク信号「DCLK」の立上りであり、この時点で時間制御回
路101の出力信号「101−Ｑ」は０にある。同様にして、
時間制御回路102の出力信号「102−Ｑ」はラツチパルス
信号42で選択される期間に０になる。実施例ではLED1の
輝度が強いのでその初期設定値を３とし、またLED2の輝
度はこれに比べて多少弱いのでその初期設定値を２とし
た。時間制御回路の中ではダウンカウンタ101の計数値
が前記初期設定に続く遅延クロツク「DCLK」の発生する
度に−１される。従つてその出力信号「101−Ｑ」は３
個目の遅延クロツク信号の立上りで、また出力信号「10
2−Ｑ」は２個目の遅延クロツク信号の立上りで１に戻
り、夫々次の初期設定が行なわれるまで１のレベルを保
持する。アンドゲートA1にはラツチFF1と時間制御回路1
01の出力が入力されているから、ラツチFF1の出力が１
のときにアンドゲートA1の出力は時間的な制限を受ける
ことになる。その結果アンドゲートA1の出力１である時
間にはドライバD1を附勢してLED1に電流を流す。またラ
ツチFF1の出力が０のときは何ら時間的な制限を受けな
い。このようにしてLED1はこれが点灯するときは、その
輝度が強いために主走査の周期より常にほぼ３クロツク
分短かい期間発光し、またLED2は、その輝度が相対的に
弱いために主走査の周期より常にほぼ２クロツク分短い
期間発光する。
実施例の目的はこのような点灯時間の個別制御によつ
て感光面に結果として均一なドツト感光像を得ようとす
るものである。もし主走査期間に副走査を停止させるよ
うな制御を想定すれば、LEDの発光時間を制御すること
によつて単位感光面の受光量が均一化される効果があ
る。また副走査を同時に行なうような制御化では、結果
として感光した面積に差が生じ、その可視像を巨視的に
見れば濃度の均一化が得られるという効果も利用し得
る。また第３図において、トライバD1,D2の出力信号中
に生ずる負のスパイク信号を点線にて示した。このスパ
イク信号はメモリ８からの読出しデータが安定するのを
待つ制御に起因して生じたのであるが、通常はそのパル
ス幅が極めて小さいものになるから、LED1〜LEDnの正常
な動作に何ら影響を与えるものではない。必要ならば適
当なゲート信号を設けることによつてこのスパイク信号
は容易に除去される。
て感光面に結果として均一なドツト感光像を得ようとす
るものである。もし主走査期間に副走査を停止させるよ
うな制御を想定すれば、LEDの発光時間を制御すること
によつて単位感光面の受光量が均一化される効果があ
る。また副走査を同時に行なうような制御化では、結果
として感光した面積に差が生じ、その可視像を巨視的に
見れば濃度の均一化が得られるという効果も利用し得
る。また第３図において、トライバD1,D2の出力信号中
に生ずる負のスパイク信号を点線にて示した。このスパ
イク信号はメモリ８からの読出しデータが安定するのを
待つ制御に起因して生じたのであるが、通常はそのパル
ス幅が極めて小さいものになるから、LED1〜LEDnの正常
な動作に何ら影響を与えるものではない。必要ならば適
当なゲート信号を設けることによつてこのスパイク信号
は容易に除去される。
以上述べた実施例の構成、制御によつて可視像の画質
の改善が計られた。またかかる駆動時間の制御は従来技
術において述べた他のプリンタヘツドに応用できること
は自明である。尚第２図において、データ書込線11はマ
イクロコンピユータ（図示せず）からメモリ８へのデー
タ書込みを行なえる構成を示すものである。勿論ヘツド
個々に対して、それぞれ補正データを書込んだROMを、
メモリ８として用いるときはデータ書込部は不要であ
る。LEDアレイプリンタヘツドに限らず他のプリンタ機
構やプリンタ素子においても、その特性に経時的な変化
があることは避けられない。本発明によれば、その様な
特性の変化を容易に補正するための手段として、マイク
ロコンピユータやあるいは専用の書込手段に対する直接
の手操作を介して容易に内容を書き変え可能に構成した
ところのメモリ８を備えても良い。このように構成すれ
ば、前記経時的な変化を補正できることは勿論のこと、
メモリ８の全ての内容に＋１又は−１する等の一律な処
理を行なつて、可視像の濃度を均一なままで増減するこ
とも容易に可能となる。
の改善が計られた。またかかる駆動時間の制御は従来技
術において述べた他のプリンタヘツドに応用できること
は自明である。尚第２図において、データ書込線11はマ
イクロコンピユータ（図示せず）からメモリ８へのデー
タ書込みを行なえる構成を示すものである。勿論ヘツド
個々に対して、それぞれ補正データを書込んだROMを、
メモリ８として用いるときはデータ書込部は不要であ
る。LEDアレイプリンタヘツドに限らず他のプリンタ機
構やプリンタ素子においても、その特性に経時的な変化
があることは避けられない。本発明によれば、その様な
特性の変化を容易に補正するための手段として、マイク
ロコンピユータやあるいは専用の書込手段に対する直接
の手操作を介して容易に内容を書き変え可能に構成した
ところのメモリ８を備えても良い。このように構成すれ
ば、前記経時的な変化を補正できることは勿論のこと、
メモリ８の全ての内容に＋１又は−１する等の一律な処
理を行なつて、可視像の濃度を均一なままで増減するこ
とも容易に可能となる。
第２実施例 第２実施例は第２図の時間制御回路101〜10nの各出力
信号Ｑを反転させた場合に基づく。LEDの発光能力に対
して感光体の感光応答が十分に速いものであれば、何も
主走査時間から発光を制限するための時間を差し引く制
御をする必要はない。つまりメモリ８からの読出しデー
タD0,D1が逆に発光を附勢する時間を定めるものであつ
ても良い。第５図には第２実施例で採用した時間制御回
路10が示されている。ここではインバータ103が附加さ
れ、そのために出力信号Ｑは反転される。従つて第２図
のドライバD1、D2の出力信号は夫々第３図の信号
「D1′」、「D2′」で示されたものとなる。上記何れの
実施例を採用するかは感光体の感光特性にも鑑み、メモ
リ８のデータビツト数を最小にするような構成を得るこ
とを目的とする。尚、第２実施例ではLED1の輝度が弱
く、LED2の輝度が強い場合を示した。
信号Ｑを反転させた場合に基づく。LEDの発光能力に対
して感光体の感光応答が十分に速いものであれば、何も
主走査時間から発光を制限するための時間を差し引く制
御をする必要はない。つまりメモリ８からの読出しデー
タD0,D1が逆に発光を附勢する時間を定めるものであつ
ても良い。第５図には第２実施例で採用した時間制御回
路10が示されている。ここではインバータ103が附加さ
れ、そのために出力信号Ｑは反転される。従つて第２図
のドライバD1、D2の出力信号は夫々第３図の信号
「D1′」、「D2′」で示されたものとなる。上記何れの
実施例を採用するかは感光体の感光特性にも鑑み、メモ
リ８のデータビツト数を最小にするような構成を得るこ
とを目的とする。尚、第２実施例ではLED1の輝度が弱
く、LED2の輝度が強い場合を示した。
以上の実施例の説明においては、複数のドツト出力素
子を制御する場合について述べたが、単数のドツト出力
素子から成るプリンタヘツド（例えばインクジエツトプ
リンタ等）についても用い得るものである。この場合、
ドツト画素出力部に存する機械的、電気的特性のばらつ
きとは複数の出力素子を意味するのではなく可視像を構
成しているドツト画素の中に結果として不均一を生ずれ
ばその部位のドツト出力に何らかのばらつきがあつたの
であつて、その部位に対応する駆動時間を制御して画質
の改善を計れるというものである。例えば出力ドツト画
素に位置対応する補正値を全てメモリに記憶させても、
その構成の経済性は損なわれるものではない。
子を制御する場合について述べたが、単数のドツト出力
素子から成るプリンタヘツド（例えばインクジエツトプ
リンタ等）についても用い得るものである。この場合、
ドツト画素出力部に存する機械的、電気的特性のばらつ
きとは複数の出力素子を意味するのではなく可視像を構
成しているドツト画素の中に結果として不均一を生ずれ
ばその部位のドツト出力に何らかのばらつきがあつたの
であつて、その部位に対応する駆動時間を制御して画質
の改善を計れるというものである。例えば出力ドツト画
素に位置対応する補正値を全てメモリに記憶させても、
その構成の経済性は損なわれるものではない。
以上述べた如く本実施例によれば、ドツト画素出力部
にもともと存する機構的、電気的特性のばらつきを、あ
るいは経時的に生じたばらつきの変化を、等価的に容易
に補正することの可能な画像形成装置を提供できる。
にもともと存する機構的、電気的特性のばらつきを、あ
るいは経時的に生じたばらつきの変化を、等価的に容易
に補正することの可能な画像形成装置を提供できる。
更に、上記実施例によれば、データ書き込み線11を設
けたことにより、手動操作により補正値の書き替えが可
能となる。このため、例えば操作者が可視象に不均一な
部位をみとめたとき、その主原因はともかくとしても、
操作者はメモリの補正値を書き替えることによって容易
に問題を解決できる。
けたことにより、手動操作により補正値の書き替えが可
能となる。このため、例えば操作者が可視象に不均一な
部位をみとめたとき、その主原因はともかくとしても、
操作者はメモリの補正値を書き替えることによって容易
に問題を解決できる。
勿論、ドツト出力素子毎に対応させた補正データをRO
Mに固定して用いる構成によつて画質の改善されたプリ
ンタ装置を低価格で提供できる。
Mに固定して用いる構成によつて画質の改善されたプリ
ンタ装置を低価格で提供できる。
また、ドツト画素出力部の駆動特性に応じて、その制
御値が駆動時間の全部又は一部を制御するものであつて
も、又は制御値が駆動しない時間の全部又は一部を制御
するものであつても良い。つまり最小のビツト数となる
ような補正値をメモリに記憶させる構造は経済的な効果
を生ずる。従つて本発明をドツト出力の素子数が膨大な
LEDアレイプリンタヘツドに応用すればその効果は極め
て大きい。勿論、マイクロコンピユータ等による制御の
下に自動変更を行うことの可能性をも生ずるものであ
る。
御値が駆動時間の全部又は一部を制御するものであつて
も、又は制御値が駆動しない時間の全部又は一部を制御
するものであつても良い。つまり最小のビツト数となる
ような補正値をメモリに記憶させる構造は経済的な効果
を生ずる。従つて本発明をドツト出力の素子数が膨大な
LEDアレイプリンタヘツドに応用すればその効果は極め
て大きい。勿論、マイクロコンピユータ等による制御の
下に自動変更を行うことの可能性をも生ずるものであ
る。
また本実施例によれば、ドツト画素出力部の機構的、
電気的特性のばらつきを駆動時間の制御によつて補正し
た。駆動時間の制御による物理的な制御量の補正効果は
現存する種々のプリンタヘツド素子あるいは機構にその
まま適用できる。従つて本発明は係るプリンタヘツド駆
動装置の構成はそのままで汎用性を有するものであり併
せて経済的な効果を発揮するものである。
電気的特性のばらつきを駆動時間の制御によつて補正し
た。駆動時間の制御による物理的な制御量の補正効果は
現存する種々のプリンタヘツド素子あるいは機構にその
まま適用できる。従つて本発明は係るプリンタヘツド駆
動装置の構成はそのままで汎用性を有するものであり併
せて経済的な効果を発揮するものである。
［発明の効果］ 以上説明したように本発明の画像形成装置によれば、
複数の記録素子により構成された画像形成装置におい
て、記憶手段に記憶された補正パラメータを順次読み出
し、この補正パラメータに基づいて各記録素子の駆動状
態を補正するので、簡単な構成で各記録素子のばらつき
を抑え、画像の劣化を低減し、高画質を得ることが可能
となる。更に、本発明では、記憶手段に記憶される補正
パラメータを、手動操作により補正することが可能とな
り、製造時においては予測のできない経時的な変化によ
って前述のばらつきが更に変化したとしても、当該画像
形成装置の使用の過程においてこのばらつきを容易に対
応することが可能となる。
複数の記録素子により構成された画像形成装置におい
て、記憶手段に記憶された補正パラメータを順次読み出
し、この補正パラメータに基づいて各記録素子の駆動状
態を補正するので、簡単な構成で各記録素子のばらつき
を抑え、画像の劣化を低減し、高画質を得ることが可能
となる。更に、本発明では、記憶手段に記憶される補正
パラメータを、手動操作により補正することが可能とな
り、製造時においては予測のできない経時的な変化によ
って前述のばらつきが更に変化したとしても、当該画像
形成装置の使用の過程においてこのばらつきを容易に対
応することが可能となる。
特に、手動操作による補正パラメータの変更は、出力
ドット画素に対応させてなされるので、人間の目にみえ
るばらつきをより効果的に、効率よく補正することが可
能となる。
ドット画素に対応させてなされるので、人間の目にみえ
るばらつきをより効果的に、効率よく補正することが可
能となる。
第１図は従来のLEDアレイプリンタヘツド駆動回路を示
す回路図、 第２図は本発明に係る実施例のLEDプリンタヘツド駆動
回路を示す回路図、 第３図は第２図の回路動作を説明するための動作タイミ
ングチヤート、 第４図は時間制御回路の構成例を示す回路図、 第５図は時間制御回路の他の構成例を示す回路図であ
る。 ここで、１……カウンタ、２……主走査クロツク信号、
３……計数値の出力信号、４……デコーダ、41〜4n……
ラツチパルス信号、５……ビデオ信号、６……LEDアレ
イプリンタヘツド、７……データイネーブル信号、８…
…メモリ、９……遅延回路、101〜10n……時間制御回
路、11……データ書込線、FF1〜FFn……ラツチフリツプ
フロツプ、A1〜An……アンドゲート、D1〜Dn……ドライ
バ、LED1〜LEDn……LED発光素子、R1〜Rn……電流制限
抵抗である。
す回路図、 第２図は本発明に係る実施例のLEDプリンタヘツド駆動
回路を示す回路図、 第３図は第２図の回路動作を説明するための動作タイミ
ングチヤート、 第４図は時間制御回路の構成例を示す回路図、 第５図は時間制御回路の他の構成例を示す回路図であ
る。 ここで、１……カウンタ、２……主走査クロツク信号、
３……計数値の出力信号、４……デコーダ、41〜4n……
ラツチパルス信号、５……ビデオ信号、６……LEDアレ
イプリンタヘツド、７……データイネーブル信号、８…
…メモリ、９……遅延回路、101〜10n……時間制御回
路、11……データ書込線、FF1〜FFn……ラツチフリツプ
フロツプ、A1〜An……アンドゲート、D1〜Dn……ドライ
バ、LED1〜LEDn……LED発光素子、R1〜Rn……電流制限
抵抗である。
フロントページの続き (56)参考文献 特開 昭56−33784（ＪＰ，Ａ) 特開 昭58−78476（ＪＰ，Ａ) 特開 昭59−194875（ＪＰ，Ａ) 特開 昭57−183938（ＪＰ，Ａ) 実開 昭59−153135（ＪＰ，Ｕ)
Claims (1)
- 【請求項１】与えられた画像信号に応じて順次駆動され
る複数の記録素子を含む記録手段と、 前記複数の記録素子のばらつきを補正すべく該複数の記
録素子に対応して複数の補正パラメータを記憶する記憶
手段と、 前記記憶手段から前記補正パラメータを順次読み出す読
出手段と、 読み出された前記補正パラメータに基づいて前記記録手
段の駆動を前記記録素子毎に制御する制御手段と、 前記記憶手段に記憶される補正パラメータを手動操作に
応じて出力ドット画素に対応させて変更する変更手段と を備えたことを特徴とする画像形成装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58113795A JPH0825300B2 (ja) | 1983-06-24 | 1983-06-24 | 画像形成装置 |
| US06/620,673 US4596995A (en) | 1983-06-24 | 1984-06-14 | Dot printer having means for correcting intensity variations |
| DE19843422907 DE3422907A1 (de) | 1983-06-24 | 1984-06-20 | Punktedrucker |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58113795A JPH0825300B2 (ja) | 1983-06-24 | 1983-06-24 | 画像形成装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS606471A JPS606471A (ja) | 1985-01-14 |
| JPH0825300B2 true JPH0825300B2 (ja) | 1996-03-13 |
Family
ID=14621274
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58113795A Expired - Lifetime JPH0825300B2 (ja) | 1983-06-24 | 1983-06-24 | 画像形成装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0825300B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0667646B2 (ja) * | 1986-06-19 | 1994-08-31 | 松下電送株式会社 | Ｌｅｄアレイヘツド |
| JPH0785937B2 (ja) * | 1986-09-12 | 1995-09-20 | 三菱電機株式会社 | ドライバｉｃ及び記録ヘッド |
| JP2634821B2 (ja) * | 1987-09-17 | 1997-07-30 | 沖電気工業株式会社 | 印字ヘッド |
| JPH0723266Y2 (ja) * | 1989-03-03 | 1995-05-31 | ローム株式会社 | 光プリンタの発光素子駆動回路 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4455562A (en) * | 1981-08-14 | 1984-06-19 | Pitney Bowes Inc. | Control of a light emitting diode array |
| JPS5633784A (en) * | 1979-08-28 | 1981-04-04 | Matsushita Electric Ind Co Ltd | Print width control device for dot matrix printer |
| JPS57183938A (en) * | 1981-04-25 | 1982-11-12 | Teraoka Seiko Kk | Printer |
| JPS59153135U (ja) * | 1983-03-30 | 1984-10-13 | 沖電気工業株式会社 | Ｌｅｄ駆動回路 |
| JPS59194875A (ja) * | 1983-04-19 | 1984-11-05 | Matsushita Graphic Commun Syst Inc | 光記録ヘツド |
-
1983
- 1983-06-24 JP JP58113795A patent/JPH0825300B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS606471A (ja) | 1985-01-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4596995A (en) | Dot printer having means for correcting intensity variations | |
| JP4270781B2 (ja) | 画像記録方法及び装置 | |
| JP4344585B2 (ja) | 光書き込み装置 | |
| JP2004284077A (ja) | Ｌｅｄプリンタ及び画像形成装置 | |
| US5917535A (en) | Digital LED printer with improved data flow and control | |
| JPH0825300B2 (ja) | 画像形成装置 | |
| JPH07108714A (ja) | 画像形成装置 | |
| US5111217A (en) | Dot printer and method for grey level recording | |
| JPH0764096B2 (ja) | 記録装置 | |
| US5278581A (en) | Printer for printing and image formed of 2-dimensionally arranged pixels, and method of printing the same | |
| JPS606473A (ja) | プリンタヘツド駆動装置 | |
| JP3103571B2 (ja) | 画像処理装置 | |
| JP2738418B2 (ja) | 画像形成装置 | |
| JP3276744B2 (ja) | 画像形成装置及びその方法 | |
| JPH0727443B2 (ja) | 画像形成方法 | |
| US6195109B1 (en) | Electrophotographic printer | |
| JPH11301026A (ja) | 固体走査型光書き込み装置の駆動方法 | |
| KR960005015B1 (ko) | 프린팅 헤드를 갖는 프린터에서의 계조 표현 방법 및 구동회로 | |
| JPH06127025A (ja) | Ｌｅｄアレイヘッド | |
| JP3575230B2 (ja) | 固体走査型光書込み装置 | |
| JPH07232455A (ja) | 画像形成装置 | |
| JP3117771B2 (ja) | カラー画像形成方法 | |
| JPH02274569A (ja) | ラインプリンタ | |
| JPH1158814A (ja) | 画像形成装置 | |
| JPH04336557A (ja) | 固体走査型光記録装置 |