JPH0824338B2 - Image signal processor - Google Patents
Image signal processorInfo
- Publication number
- JPH0824338B2 JPH0824338B2 JP63106304A JP10630488A JPH0824338B2 JP H0824338 B2 JPH0824338 B2 JP H0824338B2 JP 63106304 A JP63106304 A JP 63106304A JP 10630488 A JP10630488 A JP 10630488A JP H0824338 B2 JPH0824338 B2 JP H0824338B2
- Authority
- JP
- Japan
- Prior art keywords
- level
- error
- output
- pixel
- binarization
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Image Processing (AREA)
- Facsimile Image Signal Circuits (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は、階調画像を含む画像情報を２値再生する機
能を備えた画像信号処理装置に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an image signal processing device having a function of binary-reproducing image information including a gradation image.
従来の技術 近年事務処理の機械化や画像通信の急速な普及に伴っ
て、従来の白黒２値原稿の他に、階調画像や印刷画像の
高品質での画像再現に対する要望が高まっている。2. Description of the Related Art In recent years, along with the mechanization of office processing and the rapid spread of image communication, there has been an increasing demand for high-quality image reproduction of gradation images and printed images in addition to conventional black and white binary documents.
特に、階調画像の２値画像による疑似階調再現は、表
示装置や記録装置との適合性が良く多くの提案がなされ
ている。In particular, many proposals have been made for the pseudo gradation reproduction by the binary image of the gradation image because of its good compatibility with the display device and the recording device.
これらの疑似階調再現の１つの手段として、ディザ法
が最もよく知られている。この方法は、予め定められた
一定面積において、その面積内に再現するドットの数に
よって階調を再現しようとするもので、ディザマトリッ
クスに用意した閾値と入力画情報を１画素毎に比較しな
がら２値化処理を行っている。この方法は階調特性と分
解能がディザマトリクスの大きさに直接依存し、互いに
両立できない関係にある。また印刷画像などに用いた再
現画像におけるモアレ模様の発生は避けがたい。The dither method is best known as one means for reproducing these pseudo gradations. This method attempts to reproduce gradation in a predetermined fixed area by the number of dots reproduced in that area. While comparing the threshold value prepared in the dither matrix with the input image information for each pixel. Binarization processing is performed. In this method, the gradation characteristics and the resolution directly depend on the size of the dither matrix, and are incompatible with each other. In addition, it is difficult to avoid the occurrence of moire patterns in reproduced images used for printed images.
上記階調特性と高分解能が両立し、かつモアレ模様の
発生抑制効果の大きい方法としてランダムディザ法が提
案されており、その代表として誤差拡散法〔アール フ
ロイド アンド エル スティンバーグ“アン アダプ
ティブ アルゴリズムフォー スペシャル グレー ス
ケール”エスアイディ 75 ダイジェスト 36〜37ペー
ジ（文献:R.FLOYD ＆ L.STEINBERG,“An Adaptive Algo
rithm for Spatial Grey Scale",SID 75 DIGEST,pp36-3
7）〕が提案されている。A random dither method has been proposed as a method that achieves both the above gradation characteristics and high resolution and has a large effect of suppressing the generation of moire patterns. As a representative of these methods, the error diffusion method [Ear Floyd and Elstenberg “Unadaptive Algorithm for Special” is proposed. Grayscale "S-ID 75 Digest page 36-37 (Reference: R.FLOYD &L.STEINBERG," An Adaptive Algo
rithm for Spatial Gray Scale ", SID 75 DIGEST, pp36-3
7)] is proposed.
第４図は上記誤差拡散法を実現するための装置の要部
ブロック図である。FIG. 4 is a block diagram of a main part of an apparatus for realizing the above error diffusion method.
原画像における注目画素の座標を（x,y）とすると
き、401は誤差記憶手段、402は誤差配分係数マトリクス
の示す注目画素の周辺の未処理画素領域、403は座標
（x,y）における集積誤差Sxyの記憶装置、404は座標
（x,y）における入力レベルIxyの入力端子、405はＩ′x
y（＝Ixy＋Sxy）の入力補正手段、406は出力レベル０ま
たはＲの２値信号Pxyの出力端子、407は一定閾値R/2を
印加する信号端子、408は入力信号Ｉ′xyと一定閾値R/2
を比較してＩ′xy＞R/2の時Pxy＝Ｒを、その他の場合は
Pxy＝０を出力する２値化手段、409はExy（＝Ｉ′xy-Px
y）の注目画素に対する２値化誤差を求める差分演算手
段である。When the coordinates of the pixel of interest in the original image are (x, y), 401 is error storage means, 402 is an unprocessed pixel area around the pixel of interest indicated by the error distribution coefficient matrix, and 403 is at coordinates (x, y). Storage device of integrated error Sxy, 404 is input terminal of input level Ixy at coordinates (x, y), 405 is I'x
y (= Ixy + Sxy) input correction means, 406 is an output terminal for a binary signal Pxy having an output level 0 or R, 407 is a signal terminal for applying a constant threshold value R / 2, 408 is an input signal I′xy and a constant threshold value R / 2
And Pxy = R when I'xy> R / 2, otherwise
Binarizing means for outputting Pxy = 0, 409 is Exy (= I'xy-Px
It is a difference calculation means for obtaining a binarization error for the target pixel of y).
さて、注目画素に対する集積誤差Sxyは式（１），
（２）で表される。Now, the integration error Sxy for the pixel of interest is expressed by equation (1),
It is represented by (2).
Sxy＝ΣKij・Ex-j＋2,y-i＋１ ……（１） （但し、i,jは誤差分配係数マトリクス内の座標を示
す） この誤差配分係数Kijは誤差Exyの注目画素の周辺画素
への配分の重み付けをするもので前記文献では を例示している。Sxy = ΣKij · Ex-j + 2, y-i + 1 (1) (where i and j indicate the coordinates in the error distribution coefficient matrix) This error distribution coefficient Kij is the distribution of the error Exy to the peripheral pixels of the target pixel. In the above literature, Is illustrated.
第４図の構成では、上記の演算は注目画素に対する２
値化誤差Exyに、未処理の周辺画素領域402内の各画素Ａ
〜Ｄに対応する配分係数を乗算し、誤差記憶手段401内
の値に加算し再び該当位置へ記憶させる誤差配分演算手
段410によって実現している。ただし、誤差記憶手段401
の画素位置Ｂの集積誤差は予め０にクリアされている。In the configuration of FIG. 4, the above calculation is performed on the target pixel by 2
Each pixel A in the unprocessed peripheral pixel area 402 is
It is realized by the error distribution calculating means 410 that multiplies the distribution coefficient corresponding to D to add to the value in the error storing means 401 and store again in the corresponding position. However, the error storage means 401
The integration error at the pixel position B is cleared to 0 in advance.
発明が解決しようとする課題 さて上記の誤差拡散法は、ディザ法に比して階調特性
や分解能の点で優れた性能を持ち、印刷画像の再現時に
おいてもモアレ模様の出現が極めて少ない。しかし、２
値化出力であるドットの配置については考慮されていな
いために、文字や図形などの再現では連続性に欠け、文
字品質の劣化を招いていた。DISCLOSURE OF THE INVENTION Problems to be Solved by the Invention The error diffusion method has excellent performance in terms of gradation characteristics and resolution as compared with the dither method, and the appearance of moire patterns is extremely small even when reproducing a printed image. But 2
Since the arrangement of dots, which is a digitized output, is not taken into consideration, the reproduction of characters and figures lacks continuity, leading to deterioration of character quality.
本発明は上記の誤差拡散法における文字および図形の
連続性を確保し、階調特性・分解能に優れかつ文字品質
の良い画像信号処理装置を提供するものである。SUMMARY OF THE INVENTION The present invention provides an image signal processing device which secures continuity of characters and figures in the above-mentioned error diffusion method, has excellent gradation characteristics and resolution, and has good character quality.
課題を解決するための手段 上記目的を達成するため、本発明の技術的解決手段
は、画素単位でサンプリングした多階調の濃度レベルを
２値化する際に、注目画素の２値化誤差をその周辺の画
素位置に対応させて記憶する誤差記憶手段と、既に処理
の終了した２値化レベルを記憶する２値化出力記憶手段
と、前記注目画素の入力レベルと前記誤差記憶手段内の
注目画素位置に対応した集積誤差を加算し補正レベルを
出力する入力補正手段と、前記２値化出力記憶手段内の
注目画素の周辺出力画素のドット配置に応じて異なる２
値化の閾値レベルを出力する周辺出力演算手段と、前記
入力補正手段からの補正レベルを前記周辺出力演算手段
からの閾値レベルと比較し注目画素の２値化レベルを決
定する２値化手段と、前記入力補正手段からの補正レベ
ルと前記２値化手段からの２値化レベルの差分である２
値化誤差を求める差分演算手段と、前記誤差演算手段か
らの補正誤差とあらかじめ定めた複数の配分係数から注
目画素周辺の未処理画素に対応する誤差配分値を演算
し、前記誤差配分値を前記誤差記憶手段内の対応する画
素位置の集積誤差とを加算し再び記憶させる誤差配分演
算手段とを設けたものである。Means for Solving the Problems In order to achieve the above object, the technical solution of the present invention eliminates a binarization error of a target pixel when binarizing multi-tone density levels sampled in pixel units. Error storage means for storing corresponding pixel positions around it, binarization output storage means for storing the binarized level which has already been processed, input level of the pixel of interest and attention in the error storage means. The input correction means for adding the integration error corresponding to the pixel position and outputting the correction level, and the difference 2 depending on the dot arrangement of the peripheral output pixels of the target pixel in the binarized output storage means 2
Peripheral output calculation means for outputting a threshold level for binarization, and binarization means for comparing the correction level from the input correction means with the threshold level from the peripheral output calculation means to determine the binarization level of the pixel of interest. , Which is the difference between the correction level from the input correction means and the binarization level from the binarization means 2
A difference calculating means for obtaining a value-ized error, a correction error from the error calculating means, and a plurality of predetermined distribution coefficients are used to calculate an error distribution value corresponding to an unprocessed pixel around the target pixel, and the error distribution value is calculated as described above. An error distribution calculating means for adding the integrated error of the corresponding pixel position in the error storing means and storing again is provided.
作用 本発明は上記構成により、２値化する際の閾値レベル
を注目画素の周辺出力画素のドット配置に応じ例えば通
常処理時の閾値レベルより低い値に設定して、より黒レ
ベルになりやすくすることにより周辺出力画素との連続
性を確保し、文字および図形の画質を向上させるもので
ある。Effect of the Invention With the above configuration, the threshold level for binarization is set to a value lower than the threshold level during normal processing, for example, according to the dot arrangement of the peripheral output pixels of the pixel of interest to facilitate a black level. This ensures continuity with the peripheral output pixels and improves the image quality of characters and figures.
実施例 第１図は本発明の一実施例における画像信号処理装置
の要部ブロック構成図である。Embodiment FIG. 1 is a block diagram of the essential parts of an image signal processing apparatus in an embodiment of the present invention.
同図において、101〜110の各ブロックの構成と作用は
第４図の従来の誤差拡散法における各構成401〜410と同
様である。以下、第４図の構成と異なる２値出力記憶手
段111、周辺出力演算手段113について以下詳細に述べ
る。In the figure, the configuration and operation of each block of 101 to 110 are the same as each configuration 401 to 410 in the conventional error diffusion method of FIG. Hereinafter, the binary output storage means 111 and the peripheral output calculation means 113, which are different from the configuration of FIG. 4, will be described in detail.
２値出力記憶手段111は、２値化手段108からの２値化
レベルPxyを注目画素の周辺出力画像位置に対応させて
記憶し、２値化する際に注目画素の周辺出力領域112内
が読出され周辺出力演算手段113に出力される。The binary output storage means 111 stores the binarization level Pxy from the binarization means 108 in correspondence with the peripheral output image position of the pixel of interest, and when binarizing, the inside of the peripheral output area 112 of the pixel of interest is It is read and output to the peripheral output calculation means 113.
周辺出力演算手段113は、２値出力記憶手段111内の周
辺出力領域112を読出し、周辺出力領域112の全画素ある
いは一部の画素の２値化レベルが黒レベルのとき、２値
化する際の閾値レベル107を例えば低く設定し注目画素
の２値化レベルが黒レベルになりやすくする。The peripheral output computing means 113 reads the peripheral output area 112 in the binary output storage means 111, and when all or some of the pixels in the peripheral output area 112 are binarized at the black level, The threshold level 107 of is set low, for example, so that the binarized level of the pixel of interest is likely to become the black level.
第２図を用いて周辺出力手段113が参照する周辺領域
について説明する。The peripheral area referred to by the peripheral output means 113 will be described with reference to FIG.
第２図（ａ）は、注目画素に隣接する周辺出力画素ａ
〜ｄを用いたものを示すもので、周辺出力画素ａ〜ｄの
全画素あるいは一部画素の２値化レベルで論理積または
論理和条件によって閾値レベルを制御するものである。FIG. 2A shows a peripheral output pixel a adjacent to the pixel of interest.
Is used, the threshold level is controlled by the logical product or logical sum condition at the binarization level of all or some of the peripheral output pixels a to d.
第２図（ｂ）は、周辺出力画素領域を広範囲にしたも
のを示すもので、黒画素のドット配置の方向性を考慮す
るもので、Θ１〜Θ４は垂直方向・水平方向あるいは斜
目方向の方向性を示すものであり、周辺出力画素ａ〜ｈ
の２値化レベルによって次のように方向性を検出する。FIG. 2 (b) shows a peripheral output pixel region in a wide range, in which the directivity of the dot arrangement of the black pixels is taken into consideration. Θ 1 to Θ 4 are vertical / horizontal directions or diagonal lines. The peripheral output pixels a to h indicate the directionality of the direction.
The directionality is detected as follows according to the binarization level of.
さらに、周辺出力演算手段113としては、Θ１〜Θ４
の方向性の論理和条件によって２値化する際の閾値レベ
ルBthを低く制御するものである。 Further, as the peripheral output calculation means 113, Θ 1 to Θ 4
The threshold level Bth at the time of binarization is controlled to be low according to the logical sum condition of the directionality of.
第３図は周辺出力演算手段のブロック構成図である。
301は周辺出力領域の論理条件を実現するための出力演
算回路、304は２値化の閾値レベルを選択するセレクタ
を示す。FIG. 3 is a block diagram of the peripheral output calculation means.
Reference numeral 301 denotes an output operation circuit for realizing the logical condition of the peripheral output area, and 304 denotes a selector for selecting a threshold level for binarization.
出力演算回路301は、第２図（ｂ）の論理条件を例に
とって説明すれば、 ｙ＝（ａ＊ｂ）＋（ｃ＊ｄ）＋（ｅ＊ｆ）＋（ｇ＊
ｈ） ……（３） 論理条件を論理式で表現すれば式（３）のようになり、
出力演算回路としては論理積302と論理和30のゲート回
路によって構成できる。The output arithmetic circuit 301 will be described by taking the logical condition of FIG. 2 (b) as an example: y = (a * b) + (c * d) + (e * f) + (g *
h) ... (3) If the logical condition is expressed by a logical expression, it becomes as shown in Expression (3),
The output arithmetic circuit can be composed of a gate circuit of logical product 302 and logical sum 30.
セレクタ304は、出力演算回路301からのセレクト信号
により、ｙ＝０のときは通常の閾値レベルBth1を選択
し、ｙ＝１のときは通常の閾値レベルBth1より低く設定
した閾値レベルBth2を選択し２値化手段に閾値レベルBt
hを出力するものである。The selector 304 selects a normal threshold level Bth1 when y = 0 and a threshold level Bth2 set lower than the normal threshold level Bth1 when y = 1 in response to a select signal from the output arithmetic circuit 301. Threshold level Bt for binarization means
It outputs h.
また、出力演算回路301をゲート回路のようなランダ
ムロジックではなくROM（リード・オンリ・メモリ）で
構成することも簡便な方法である。第２図で示した周辺
出力画素ａ〜ｄまたはａ〜ｈをアドレスとし、ROMパタ
ーンで閾値レベルのセレクト信号として単数または複数
出力することも容易に考えられる。It is also a simple method to configure the output operation circuit 301 by ROM (read only memory) instead of random logic such as a gate circuit. It is easily conceivable to use the peripheral output pixels a to d or a to h shown in FIG. 2 as an address and to output a single or a plurality of threshold level select signals in the ROM pattern.
さらに、第２図（ａ）の周辺出力画素ａ〜ｄの黒画素
の数または第２図（ｂ）の周辺出力画素領域のΘ１〜Θ
４の方向を検出した数に応じて、通常処理時の閾値レベ
ルに対して複数の閾値レベルを設定することも考えられ
る。Further, the number of black pixels of the peripheral output pixels a to d in FIG. 2A or Θ 1 to Θ in the peripheral output pixel area in FIG. 2B.
It is also possible to set a plurality of threshold levels with respect to the threshold level at the time of normal processing, depending on the number of detected 4 directions.
なお、閾値レベルBth2のレベルを“0"と設定すること
により、確立的に黒レベルになりやすくするのではな
く、論理条件を満足すると強制的に黒レベルにすること
もできる。By setting the level of the threshold level Bth2 to "0", the black level can be forcibly set to the black level when the logical condition is satisfied, rather than the probability that the black level is easily set.
発明の効果 以上のように本発明では、２値化する際の閾値レベル
を注目画素の周辺出力画素のドット配置に応じ、例えば
通常処理時の閾値レベルより低く設定することにより、
２値化した際に確立的に黒レベルになりやすくなり、周
辺出力画素との連続性が確保でき、文字および図形の画
質を向上させることが可能となった。EFFECTS OF THE INVENTION As described above, in the present invention, by setting the threshold level for binarization to be lower than the threshold level during normal processing, for example, by setting the threshold level according to the dot arrangement of the peripheral output pixels of the pixel of interest,
When binarized, the black level is apt to easily become a black level, continuity with surrounding output pixels can be secured, and the image quality of characters and figures can be improved.
また、２値化する際の第２の閾値レベルを“0"に設定
し、強制的に黒レベルにすることでも同様の効果を得る
ことができる。The same effect can be obtained by setting the second threshold level for binarization to "0" and forcibly setting it to the black level.
第１図は本発明の一実施例における画像信号処理装置の
要部ブロック結線図、第２図は同装置における注目画素
の周辺出力画素の周辺領域を示す概念図、第３図は同装
置における周辺出力演算手段の詳細ブロック図、第４図
は従来の誤差拡散法を実施する画像信号処理装置の要部
ブロック結線図である。 101・401……誤差記憶手段、110……誤差演算手段、111
……２値出力記憶手段、113……周辺出力演算手段、301
……出力演算回路、304……セレクタ。FIG. 1 is a block diagram of a main part of an image signal processing apparatus according to an embodiment of the present invention, FIG. 2 is a conceptual diagram showing a peripheral region of a peripheral output pixel of a target pixel in the apparatus, and FIG. FIG. 4 is a detailed block diagram of the peripheral output computing means, and FIG. 4 is a block connection diagram of a main part of an image signal processing apparatus for implementing the conventional error diffusion method. 101.401 ... Error storage means, 110 ... Error calculation means, 111
...... Binary output storage means, 113 ...... Peripheral output calculation means, 301
...... Output calculation circuit, 304 …… Selector.
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｇ０６Ｆ 15/68 ３２０ Ａ (72)発明者 中里 克雄 神奈川県川崎市多摩区東三田３丁目10番１ 号 松下技研株式会社内 (56)参考文献 特開 昭62−139472（ＪＰ，Ａ) 実開 昭58−184965（ＪＰ，Ｕ)─────────────────────────────────────────────────── ─── Continuation of the front page (51) Int.Cl. 6 Identification number Reference number within the agency FI Technical indication location G06F 15/68 320 A (72) Inventor Katsuo Nakazato 3-10-10 Higashimita, Tama-ku, Kawasaki City, Kanagawa Prefecture No. 1 in Matsushita Giken Co., Ltd. (56) Reference JP 62-139472 (JP, A) Actual development 58-184965 (JP, U)
Claims (3)
レベルを２値化する際に、 注目画素の２値化誤差をその周辺の画素位置に対応させ
て記憶する誤差記憶手段と、 既に処理の終了した２値化レベルを記憶する２値化出力
記憶手段と、 前記注目画素の入力レベルと前記誤差記憶手段内の注目
画素位置に対応した集積誤差を加算し補正レベルを出力
する入力補正手段と、 前記２値化出力記憶手段内の注目画素の周辺出力画素の
ドット配置に応じて異なる２値化の閾値レベルを出力す
る周辺出力演算手段と、 前記入力補正手段からの補正レベルを前記周辺出力演算
手段からの閾値レベルと比較し注目画素の２値化レベル
を決定する２値化手段と、 前記入力補正手段からの補正レベルと前記２値化手段か
らの２値化レベルの差分である２値化誤差を求める差分
演算手段と、 前記誤差演算手段からの補正誤差とあらかじめ定めた複
数の配分係数から注目画素周辺の未処理画素に対応する
誤差配分値を演算し、前記誤差配分値を前記誤差記憶手
段内の対応する画素位置の集積誤差とを加算し再び記憶
させる誤差配分演算手段とを具備する画像信号処理装
置。Claim: What is claimed is: 1. When binarizing a multi-tone density level sampled on a pixel-by-pixel basis, an error storage means for storing a binarization error of a pixel of interest in association with a peripheral pixel position, and already processing. And the binarized output storage means for storing the binarized level which has been completed, and the input correction means for adding the input level of the target pixel and the integrated error corresponding to the target pixel position in the error storage means and outputting the correction level. And a peripheral output calculation means for outputting a different threshold level for binarization depending on the dot arrangement of peripheral output pixels of the target pixel in the binarized output storage means, and a correction level from the input correction means for the peripheral It is a binarization means for determining the binarization level of the target pixel by comparing with the threshold level from the output calculation means, and the difference between the correction level from the input correction means and the binarization level from the binarization means. Binarization A difference calculation means for obtaining a difference, a correction error from the error calculation means, and a plurality of distribution coefficients determined in advance, calculate an error distribution value corresponding to an unprocessed pixel around the target pixel, and store the error distribution value in the error memory. An image signal processing apparatus comprising: an error distribution calculating means for adding the integrated error of the corresponding pixel position in the means and storing again.
内の注目画素の周辺出力画素のドット配置に応じて閾値
レベルを出力する際に、前記２値化出力記憶手段内の注
目画素の周辺出力画素のドット配置が横、縦、斜め方向
のいずれかに配置されたとき、写真領域の閾値レベルよ
り低レベルを出力することを特徴とする請求項１記載の
画像信号処理装置。2. The peripheral output computing means outputs the threshold level according to the dot arrangement of the peripheral output pixels of the target pixel in the binarized output storage means, and the target pixel in the binarized output storage means. 2. The image signal processing device according to claim 1, wherein when the dot arrangement of the peripheral output pixels is arranged in any of the horizontal, vertical and diagonal directions, a level lower than the threshold level of the photographic area is output.
からの領域判定信号により２値化出力記憶手段内の注目
画素の周辺出力画素のドット配置に応じて閾値レベルを
出力する際に、前記２値化出力記憶手段内の注目画素の
周辺出力画素のドット配置が横、縦、斜め方向のいずれ
かに配置されたとき、閾値レベルとして出力する低レベ
ルは、零レベルを含むことを特徴とする請求項２記載の
画像信号処理装置。3. When the peripheral output calculation means outputs the threshold level according to the dot arrangement of the peripheral output pixels of the target pixel in the binarized output storage means by the area determination signal from the area determination means, When the dot arrangement of the output pixels around the pixel of interest in the binarized output storage means is arranged horizontally, vertically, or diagonally, the low level output as the threshold level includes zero level. The image signal processing device according to claim 2.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63106304A JPH0824338B2 (en) | 1988-04-28 | 1988-04-28 | Image signal processor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63106304A JPH0824338B2 (en) | 1988-04-28 | 1988-04-28 | Image signal processor |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01276969A JPH01276969A (en) | 1989-11-07 |
| JPH0824338B2 true JPH0824338B2 (en) | 1996-03-06 |
Family
ID=14430272
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63106304A Expired - Fee Related JPH0824338B2 (en) | 1988-04-28 | 1988-04-28 | Image signal processor |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0824338B2 (en) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6134355A (en) * | 1989-02-10 | 2000-10-17 | Canon Kabushiki Kaisha | Binarization using a local average, and using error diffusion |
| JP2756308B2 (en) * | 1989-06-30 | 1998-05-25 | キヤノン株式会社 | Image processing device |
| JP3730068B2 (en) | 1999-12-13 | 2005-12-21 | 株式会社リコー | Image processing apparatus and storage medium |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58184965U (en) * | 1982-05-31 | 1983-12-08 | ユ−ザツク電子工業株式会社 | Digital notchless circuit for image signals |
| JPS62139472A (en) * | 1985-12-12 | 1987-06-23 | Nec Corp | Pseudo halftone image processor |
| JP2662402B2 (en) * | 1987-11-16 | 1997-10-15 | キヤノン株式会社 | Image processing device |
-
1988
- 1988-04-28 JP JP63106304A patent/JPH0824338B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01276969A (en) | 1989-11-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6156665B2 (en) | ||
| JPH0824339B2 (en) | Image signal processor | |
| JP3119150B2 (en) | Image processing apparatus and image processing method | |
| JPH0824338B2 (en) | Image signal processor | |
| JPH0666873B2 (en) | Image signal processor | |
| JPH0666875B2 (en) | Image signal processor | |
| JP3295561B2 (en) | Image processing device | |
| JPH01238373A (en) | Picture signal processor | |
| JP3787890B2 (en) | Image processing device | |
| JPH0722333B2 (en) | Image signal processor | |
| JPH0681257B2 (en) | Image signal processor | |
| JP3290867B2 (en) | Multi-value data conversion device and multi-value data conversion method | |
| JPH0666876B2 (en) | Image signal processor | |
| JPH08111777A (en) | Image processor | |
| JP2810396B2 (en) | Image processing device | |
| JP2729278B2 (en) | Image binarization expression method | |
| JP2935435B2 (en) | Halftone image processing device | |
| JPH0722334B2 (en) | Image signal processor | |
| JPH053540A (en) | Image processor | |
| JP3260815B2 (en) | Image processing device | |
| JP2857906B2 (en) | Halftone binarization processor | |
| JPH01109960A (en) | Picture signal processing unit | |
| JPH08214156A (en) | Image processing unit | |
| JP2779259B2 (en) | Binarization device | |
| JP2978363B2 (en) | Halftone image estimation device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |