JPH08242001A - 薄膜トランジスタの製造方法 - Google Patents

Abstract

(57)【要約】 【目的】 特性を向上させたトップゲート型の薄膜トラ
ンジスタの製造方法を提供する。 【構成】 絶縁性基板11の一主面上にＩＴＯおよびモリ
ブデン・タングステン（Ｍｏ−Ｗ）合金を積層成膜し、
エッチング加工してＩＴＯの画素電極12を形成し、ソー
ス電極13およびドレイン電極14を形成する。ソース電極
13およびドレイン電極14を覆うように、非晶質シリコン
層15、ゲート絶縁膜16を順次形成する。アルミニウムお
よびモリブデンを積層し、フォトリソグラフィによるエ
ッチング加工でゲート電極17を形成する。レジスト剥離
後、ゲート電極17をマスクとして、非晶質シリコン層15
にりんをイオンドーピングする。Ｎ型多結晶シリコンを
エッチング加工して、ソース領域18およびドレイン領域
19を形成する。全体を保護膜21で覆い、周辺電極部と画
素電極12上の保護膜を除去する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、特性を改善した薄膜ト
ランジスタ（ＴＦＴ）の製造方法に関する。

【０００２】

【従来の技術】液晶を用いた表示素子としては、テレビ
表示やグラフィックディスプレイなどを指向した大容
量、高密度化の点から、たとえばラビングによる配向処
理がそれぞれ施された２枚の基板を、配向方向が互いに
９０°をなすように平行に対向配置し、これら平行配置
した基板間に、ネマチックタイプの液晶組成物を挟持さ
せた構成の、いわゆるツイステッドネマチック（ＴＮ）
型の、アクティブマトリクス型液晶表示装置が注目され
ている。

【０００３】このアクティブマトリクス型液晶表示装置
では、クロストークのない高コントラスト表示が行ない
得るように、各画素の駆動および制御を半導体スイッチ
で行なう方式が採られている。そして、この半導体スイ
ッチとしては透過型の表示が可能であり、また大面積化
も容易であるなどの理由から、透明絶縁基板上に形成、
配置した非晶質シリコン（ａ−Ｓｉ）系の薄膜トランジ
スタ（ＴＦＴ）が用いられている。さらに、この非晶質
シリコン系の薄膜トランジスタは、活性層である非晶質
シリコン層を挟んで下層にゲート電極、上層にソース・
ドレイン電極を配置した逆スタガード構造を採っている
場合が多い。

【０００４】しかしながら、この逆スタガード構造は良
好な薄膜トランジスタ特性を得やすい反面、下層にゲー
ト電極を位置する構成であるため、ゲート電極に接続す
るゲート配線の抵抗を低くすることが困難である。その
理由の一つとしてはゲート電極に接続するゲート配線の
膜厚を厚くできないこと、他には低抵抗金属であるアル
ミニウム（Ａｌ）が酸に弱い、あるいは、熱でヒロック
を起こすことなどから工程上に工夫を要することが挙げ
られる。そして、液晶表示装置への応用を考えると薄膜
トランジスタの構成要素で最も低抵抗化の要求されるも
のはゲート電極へのゲート配線であり、液晶表示装置が
大型化するほど深刻になる。

【０００５】一方、生産性の面ではコストを下げるため
にパターニングのマスク数を減らしたいが、逆スタガー
ド構造では６枚以上必要とする場合が多く、大幅なマス
ク数削減は困難である。

【０００６】

【発明が解決しようとする課題】これに対して、活性層
である非晶質シリコン層を挟んで上層にゲート電極、下
層にソース電極およびドレイン電極を配置した順スタガ
ード（正スタガード）構造が考えられる。

【０００７】この順スタガード構造の薄膜トランジスタ
の構成を図３を参照して説明する。

【０００８】図３に示すように、ガラス基板１上にソー
ス電極２およびドレイン電極３を形成し、次いで、これ
らソース電極２およびドレイン電極３上にｎ型非晶質シ
リコン（ｎ⁺ ａ−Ｓｉ）層４を成膜して、これらソース
電極２およびドレイン電極３を覆うような形状に加工す
る。さらに、非晶質シリコン（ａ−Ｓｉ）層５、ゲート
絶縁膜６およびゲート電極７を順次積層して所定の形状
に加工する。

【０００９】そして、このようにゲート電極７を上に配
置するトップゲート型では、ゲート電極７の厚膜化とア
ルミニウム（Ａｌ）の使用が容易であり、また、究極的
にはマスク数を２枚にまで減らすことも可能である。

【００１０】しかしながら、従来はこの順スタガード構
造も、ソース電極２およびドレイン電極３上に形成した
ｎ型非晶質シリコン層４と活性層である非晶質シリコン
層５とのオーミック接触が困難であり、薄型トランジス
タに十分なオン電流がとれない。

【００１１】また、非晶質シリコン層５の形成前にＰＨ
₃ のプラズマ処理を行なうなどのアイデアもあるが、連
続して形成する非晶質シリコン層５にりん（Ｐ）の汚染
による悪影響をおよぼす。

【００１２】さらに、エッチストッパ型の逆スタガード
薄膜トランジスタでは、チャネル長を規定するチャネル
保護膜をゲート電極をマスクとした裏面露光によってゲ
ート電極に自己整合させることができるので、ゲート・
ソース間、ゲート・ドレイン間の寄生容量を小さくでき
るが、図３に示した順スタガード薄膜トランジスタは、
ソース電極およびドレイン電極とゲート電極との重なり
が大きく、寄生容量が大きくなるなどの問題を有してい
る。

【００１３】本発明は、上記問題点に鑑みなされたもの
で、特性を向上させたトップゲート型の薄膜トランジス
タの製造方法を提供することを目的としている。

【００１４】

【課題を解決するための手段】請求項１記載の薄膜トラ
ンジスタの製造方法は、非晶質シリコン層およびゲート
絶縁膜の積層膜を形成する工程と、この積層膜上に金属
のゲート電極を形成する工程と、このゲート電極をマス
クとして非晶質シリコン層に不純物イオンをドーピング
する工程と、前記ゲート電極をマスクとしたレーザー照
射によって非晶質シリコン層を結晶化して低抵抗多結晶
シリコンからなるソース領域およびドレイン領域を形成
する工程とを備えるものである。

【００１５】請求項２記載の薄膜トランジスタの製造方
法は、絶縁性基板上にソース電極およびドレイン電極を
形成する工程と、これらソース電極およびドレイン電極
を覆うように非晶質シリコン層およびゲート絶縁膜の積
層膜を形成する工程と、この積層膜上に金属のゲート電
極を形成する工程と、このゲート電極と同一パターンに
前記ゲート絶縁膜をエッチング加工する工程と、前記ゲ
ート電極をマスクとした前記非晶質シリコン層に不純物
イオンをドーピングする工程と、前記ゲート電極をマス
クとしたレーザー照射によって非晶質シリコン層を結晶
化して低抵抗多結晶シリコンからなるソース領域および
ドレイン領域を形成する工程とを備え、前記ソース電極
とドレイン電極との間隔は、ゲート電極の幅よりも広い
ものである。

【００１６】請求項３記載の薄膜トランジスタの製造方
法は、請求項２記載の薄膜トランジスタの製造方法にお
いて、ソース電極およびドレイン電極は、透明導電膜お
よび金属膜の積層であるものである。

【００１７】請求項４記載の薄膜トランジスタの製造方
法は、請求項３記載の薄膜トランジスタの製造方法にお
いて、ソース電極およびドレイン電極を形成する金属膜
は、Ｗ、Ｔｉ、Ｍｏ、Ｔａ、Ｃｒ、Ｎｂ、Ａｇ、また
は、これらを用いた合金であるものである。

【００１８】請求項５記載の薄膜トランジスタの製造方
法は、請求項２記載の薄膜トランジスタの製造方法にお
いて、不純物イオンのドーピングは、ＰＨ₃ を主成分と
する原料ガスを用いた非質量分離のイオンドーピングで
あるものである。

【００１９】請求項６記載の薄膜トランジスタの製造方
法は、請求項２記載の薄膜トランジスタの製造方法にお
いて、ゲート電極は、Ａｌ、Ａｌを主成分とする合金、
または、それらと他の金属との積層であるものである。

【００２０】請求項７記載の薄膜トランジスタの製造方
法は、絶縁性基板は透明で、この絶縁性基板上に絶縁性
の光遮蔽膜を形成する工程と、前記光遮蔽膜をエッチン
グ加工する工程と、この光遮蔽膜を覆うように全面に透
明絶縁膜を形成する工程と、この透明絶縁膜を形成する
工程の後に行なう請求項２記載の工程とを備えるもので
ある。

【００２１】請求項８記載の薄膜トランジスタの製造方
法は、請求項７記載の薄膜トランジスタの製造方法にお
いて、光遮蔽膜は、抵抗率は１Ｅ８Ωcm以上、かつ、光
学濃度は２．５以上であるものである。

【００２２】請求項９記載の薄膜トランジスタの製造方
法は、請求項７記載の薄膜トランジスタの製造方法にお
いて、透明絶縁膜は、有機シラン、および、Ｏ₂ または
Ｎ₂Ｏを原料ガスに用いてプラズマＣＶＤ法によって形
成した酸化シリコン膜、もしくは、前記原料ガスにＮ₂
またはＮＨ₃ を添加してプラズマＣＶＤ法によって形成
した酸窒化シリコン膜であるものである。

【００２３】請求項１０記載の薄膜トランジスタの製造
方法は、請求項７記載の薄膜トランジスタの製造方法に
おいて、透明絶縁膜の最上層で非晶質シリコン層と接す
る部分は、プラズマＣＶＤ法によって形成した窒化シリ
コンであるものである。

【００２４】

【作用】請求項１記載の薄膜トランジスタの製造方法
は、非晶質シリコン層およびゲート絶縁膜の上部に形成
したゲート電極をマスクとして、非晶質シリコン層に不
純物イオンをドーピングし、レーザー照射してドーピン
グされた部分を結晶化させることによって、ゲート電極
に自己整合でソース領域およびドレイン領域を形成する
ことができ、また、多結晶化によってドーピング元素が
十分に活性化されるので従来のようにＣＶＤで形成する
ｎ型非晶質シリコンよりも低抵抗となり、ソース領域お
よびドレイン領域は十分なオーミック接触が得られ、さ
らに、チャネル部の非晶質シリコンはゲート電極でマス
クされているので、ドーピングとレーザー照射の影響を
受けず、特性の改善および寄生容量の低減を同時に実現
する。

【００２５】請求項２記載の薄膜トランジスタの製造方
法は、非晶質シリコン層およびゲート絶縁膜の上部に形
成したゲート電極をマスクとして、非晶質シリコン層に
不純物イオンをドーピングし、レーザー照射してドーピ
ングされた部分を結晶化させることによって、ゲート電
極に自己整合でソース領域およびドレイン領域を形成す
ることができ、また、多結晶化によってドーピング元素
が十分に活性化されるので従来のようにＣＶＤで形成す
るｎ型非晶質シリコンよりも低抵抗となり、ソース領域
およびドレイン領域は十分なオーミック接触が得られ、
さらに、チャネル部の非晶質シリコンはゲート電極でマ
スクされているので、ドーピングとレーザー照射の影響
を受けず、特性の改善および寄生容量の低減を同時に実
現するとともに、ソース電極およびドレイン電極の間隔
がゲート電極の幅よりも広くなるように形成しておき、
非晶質シリコンへのイオンドーピングとレーザー照射に
よって低抵抗多結晶シリコンがソース・ドレイン配線電
極と接続され、チャネル長はゲート電極に自己整合で決
定され、また、イオンドーピング前に予めゲート絶縁膜
をゲート電極と同一パターンでエッチングし、非晶質シ
リコンの表面を露出させておくことによって、低い加速
電圧でも非晶質シリコン層へのドーピングができ、たと
えば液晶表示装置への応用も容易となる。

【００２６】請求項３記載の薄膜トランジスタの製造方
法は、請求項２記載の薄膜トランジスタの製造方法にお
いて、ソース電極およびドレイン電極を透明導電膜と金
属膜との積層膜とすることで、たとえば液晶表示電極の
画素電極と一体形成し、後に画素電極上の金属膜を除去
することで工程の簡略化が図れる。

【００２７】請求項４記載の薄膜トランジスタの製造方
法は、請求項３記載の薄膜トランジスタにおいて、ソー
ス電極およびドレイン電極は、Ｗ、Ｔｉ、Ｍｏ、Ｔａ、
Ｃｒ、Ｎｂ、Ａｇ、または、これらを用いた合金とする
ため、低抵抗で熱や酸に安定なソース電極およびドレイ
ン電極を得る。

【００２８】請求項５記載の薄膜トランジスタの製造方
法は、請求項２記載の薄膜トランジスタの製造方法にお
いて、不純物イオンドーピングの方法を、ＰＨ₃ を主成
分とする原料ガスを用いた非質量分離のイオンドーピン
グとするため、従来用いた質量分離は磁場によってイオ
ンビームを曲げる手法で大面積化が困難であるが、分離
を行なわないことによってたとえば大面積の液晶表示装
置への応用が可能になる。

【００２９】請求項６記載の薄膜トランジスタの製造方
法は、請求項２記載の薄膜トランジスタの製造方法にお
いて、ゲート電極は、Ａｌ、Ａｌを主成分とする合金、
または、それらと他の金属との積層とし、また、トップ
ゲート型なのでＡｌの使用は容易であり、Ａｌを使用す
ることでゲート電極の低抵抗化が図れ、合金や積層化で
Ａｌのヒロック防止を有効に図れる。

【００３０】請求項７記載の薄膜トランジスタの製造方
法は、絶縁性の光遮蔽膜と、この光遮蔽膜を覆う透明絶
縁膜上に製造することで、光によるオフ電流増加を防
ぎ、従来は金属薄膜を光遮蔽膜とし、絶縁膜で覆って、
この絶縁膜上に順スタガード型を形成する考えはあった
が、光遮蔽膜を介して電極間の容量カップリングが起こ
ってしまい、さらに、絶縁膜にピンホールがあればソー
ス電極およびドレイン電極間のショートになってしまう
が、光遮蔽膜を絶縁体で形成することにより、ピンホー
ルがあってもショートを防止する。

【００３１】請求項８記載の薄膜トランジスタの製造方
法は、請求項７記載の薄膜トランジスタの製造方法にお
いて、光遮蔽膜の膜質を、抵抗率が１Ｅ８Ωcm以上、光
学濃度が２．５以上としたため、容量カップリングを無
視できるレベルにする。

【００３２】請求項９記載の薄膜トランジスタの製造方
法は、請求項７記載の薄膜トランジスタの製造方法にお
いて、有機シランとＯ₂ 、Ｏ₂ またはＮ₂ Ｏを原料ガス
に用いてプラズマＣＶＤ法によって形成した酸化シリコ
ン膜とし、光遮蔽膜の端部の段差を十分に被覆するに
は、たとえばＴＥＯＳ（Tetraethylorthosilicate;Ｓｉ
［ＯＣ₂ Ｈ₅ ］₄ ）などの有機シランを用いることが有
効であり、酸素源としてＮ₂ Ｏを用いた場合は膜中に微
量のＮが混入した酸化シリコン膜となり、さらに、原料
ガスにＮ₂ またはＮＨ₃ を添加すれば、酸窒化シリコン
膜となるため、Ｎの添加はステップカバレージ性を下げ
る反面、Ｎａなどの不純物イオンをブロックする効果が
高まる。

【００３３】請求項１０記載の薄膜トランジスタの製造
方法は、請求項７記載の薄膜トランジスタの製造方法に
おいて、最上層であって非晶質シリコンと接する部分
を、プラズマＣＶＤ法によって形成した窒化シリコンと
し、その上に形成する非晶質シリコンとの間で形成する
界面が良質のものが得られ、優れた特性が得られる。

【００３４】

【実施例】以下、本発明の一実施例のアクティブマトリ
クス型液晶表示素子（ＡＭ−ＬＣＤ）に適用した薄膜ト
ランジスタ（ＴＦＴ）を図面を参照して説明する。

【００３５】図１は薄膜トランジスタを示す断面図で、
たとえばガラス（コーニング社製品番1737）からなる絶
縁性基板11の一主面上にＩＴＯ（Indium Tin Oxide）お
よびモリブデン・タングステン（Ｍｏ−Ｗ）合金を積層
成膜し、フォトリソグラフィによってエッチング加工し
て、ＩＴＯの画素電極12を形成するとともに、この画素
電極12と一体化したソース電極13およびドレイン電極14
を形成する。

【００３６】次に、これらソース電極13およびドレイン
電極14を覆うように、半導体層として膜厚０．１μｍの
非晶質シリコン（ａ−Ｓｉ）層15、膜厚０．４μｍの窒
化シリコン膜のゲート絶縁膜16を順次形成する。

【００３７】続いて、アルミニウム（Ａｌ）およびモリ
ブデン（Ｍｏ）を積層し、フォトリソグラフィによるエ
ッチング加工でゲート電極17を形成する。なお、このゲ
ート電極17にアルミニウムを使用することで低抵抗化が
図れ、大型の液晶表示装置の製造が可能となる。引き続
き、このゲート電極17と同一パターンで窒化シリコン膜
をエッチングし、ゲート電極17のない部分の非晶質シリ
コン層15を露出させる。

【００３８】そして、レジスト剥離後、ゲート電極17を
マスクとして、非晶質シリコン層15にりん（Ｐ）をイオ
ンドーピングする。このイオンドーピングは、Ｈ₂ で５
％に希釈したＰＨ₃ ガスをプラズマ分解し、発生したイ
オン種を質量分離を行なわずに、一括して電界で加速
し、非晶質シリコン層中に打ち込む。なお、加速電圧は
１５ｋＶ程度が適当である。また、質量分離を行なわな
いと大面積の基板での処理が容易になる。次に、上部か
らＸｅＣｌエキシマレーザを照射する。なお、このレー
ザには、他にＡｒＦ、ＫｒＦ、ＸｅＦなどのエキシマレ
ーザの他、ＹＡＧレーザ、Ａｒレーザなどを使用しても
よい。さらに、ゲート電極17がマスクとなっているの
で、りんがドーピングされた部分の非晶質シリコン層の
みが結晶化し、結晶化とともにりんが活性化され低抵抗
のＮ型多結晶シリコンとなる。そして、このＮ型多結晶
シリコンをフォトリソグラフィによってエッチング加工
して、ソース領域18およびドレイン領域19が形成され
る。

【００３９】最後に、全体をたとえばシリコン窒化膜な
どの保護膜21で覆い、フォトリソグラフィによって図示
しない周辺電極部と画素電極12上の保護膜を除去する。
さらに、この時点ではソース電極13およびドレイン電極
14と同様に、画素電極12は透明のＩＴＯ上に不透明のＭ
ｏ−Ｗが乗っているので、Ｍｏ−Ｗをエッチング除去す
る。なお、ソース電極13およびドレイン電極14にはＭｏ
を積層したため、保護膜21の成膜などの熱工程でＡｌに
ヒロックが発生するのを防止できる。

【００４０】こうして、ソース電極13およびドレイン電
極14、画素電極12、非晶質シリコン層15、ゲート絶縁膜
16、ゲート電極17、さらに、保護膜21から構成される薄
型トランジスタを有する所定の能動素子基板が得られ
る。なお、この能動素子基板を形成するためのフォトリ
ソグラフィのマスク数は全部で４枚である。

【００４１】そして、この能動素子基板に対向して対向
基板を配設し、これら能動素子基板および対向基板間に
液晶を挟持して、液晶表示装置を形成する。

【００４２】次に、他の実施例を図２を参照して説明す
る。

【００４３】図２は他の実施例の薄膜トランジスタを示
す断面図で、図２において、たとえばガラス（コーニン
グ社製 品番1737）からなる絶縁性基板11の一主面上に
絶縁性の光遮蔽膜31を形成する。この光遮蔽膜31には、
たとえば窒化アルミニウム中にビスマスの微粒子が分散
したサーメット膜を用いる。このサーメット膜は、ビス
マスと窒化アルミニウムをコ・スパッタすることにより
得られ、膜厚５０００オングストロームで、抵抗率１Ｅ
９Ωcm、光学濃度３の膜が得られる。次に、フォトリソ
グラフィによってエッチング加工して光遮蔽膜31を形成
する。また、このエッチングにはＣｌ系のガス、たとえ
ばＨＣｌを用いたプラズマエッチングが適している。

【００４４】そして、この光遮蔽膜31を覆うように透明
絶縁膜32を形成する。この透明絶縁膜32はステップカバ
レージの優れた膜であることが望ましく、たとえば、Ｔ
ＥＯＳ（Tetraethylorthosilicate;Ｓｉ［ＯＣ₂ Ｈ₅ ］
₄ ）とＯ₂ の混合ガスを用いたプラズマＣＶＤで形成す
る酸化シリコン膜を用いる。この混合ガス中にＮ₂ ガス
やＮＨ₃ ガスを添加すると酸窒化シリコン膜となり、ス
テップカバレージはやや劣るが、Ｎａなどの不純物イオ
ンのブロックや、耐水性に優れた膜が得られる。実際に
は、これに酸化膜あるいは酸窒化膜の上に、さらに窒化
シリコン膜をプラズマＣＶＤで積層するとよく、これは
チャネル部の非晶質シリコン層15との良質な界面を得る
ためである。こうしたプロセスを行なった後は、図１で
説明した工程を行なう。

【００４５】こうして、図２に示すように、光遮蔽膜3
1、透明絶縁膜32、ソース電極13およびドレイン電極1
4、画素電極12、非晶質シリコン層15、ゲート絶縁膜1
6、ゲート電極17、さらに、保護膜21から構成される薄
膜トランジスタを有する所定の能動素子基板が得られ、
液晶表示素子も得られる。なお、フォトリソグラフィの
マスク数は全部が５枚である。

【００４６】なお、上記いずれの実施例もアクティブマ
トリクス型液晶表示素子に限らずａ−Ｓｉ密着センサな
どにも適用することが可能である。

【００４７】また、絶縁性基板１，11は基板自体が絶縁
性を有さなくとも、基板に絶縁膜を施して形成してもよ
い。

【００４８】さらに、ソース電極13およびドレイン電極
14を形成する金属膜は、モリブデン・タングステン（Ｍ
ｏ−Ｗ）合金に限らず、Ｗ、Ｔｉ、Ｍｏ、Ｔａ、Ｃｒ、
Ｎｂ、Ａｇのいずれであるか、もしくはそれらを用いた
合金とすれば、低抵抗で熱や酸に安定なソース・ドレイ
ン配線が得られる。

【００４９】そして、上述のように、非晶質シリコン層
15に不純物イオンをドーピングし、レーザ照射してドー
ピングされた部分を結晶化させることよって自己整合で
チャネル長を決定できるとともに、ソース領域18および
ドレイン領域19を形成することができる。また、多結晶
化によってドーピング元素が十分に活性化されるので従
来のＣＶＤで形成するｎ型非晶質シリコン層よりも低抵
抗となり、ソース領域18およびドレイン領域19では十分
なオーミック接触が得られる。さらに、チャネル部の非
晶質シリコン層15はゲート電極17でマスクされているの
で、ドーピングとレーザ照射の影響を受けず、薄膜トラ
ンジスタ特性の改善と、寄生容量の低減を同時に実現で
きる。そして、イオンドーピング前に予めゲート絶縁膜
16をゲート電極17と同一パターンでエッチングし、ソー
ス領域18およびドレイン領域19となる非晶質シリコン層
の部分の表面を露出させておくことによって、低い加速
電圧でも非晶質シリコン層へのドーピングができるよう
になる。

【００５０】また、ソース電極13およびドレイン電極14
の間隔がゲート電極17の幅よりも広くなるように形成す
ることにより、液晶表示装置に好適となりる。

【００５１】さらに、ソース電極13およびドレイン電極
14の材料をＩＴＯとモリブデン・タングステン（Ｍｏ−
Ｗ）合金などの金属膜との積層膜とすることで、液晶表
示装置の画素電極12と一体形成でき、後に画素電極12上
の金属膜を除去することで工程の簡略化が図れる。

【００５２】またさらに、不純物イオンドーピングの方
法を、ＰＨ₃ を主成分とする原料ガスを用いた非質量分
離のイオンドーピングとすることにより、質量分離の磁
場によってイオンビームを曲げる手法に比べ大面積化が
容易になる。

【００５３】また、トップゲート型なのでゲート電極17
へのＡｌの使用は容易であり、Ａｌを使用することで低
抵抗化が図れる。

【００５４】さらに、絶縁性の光遮蔽膜31上に薄膜トラ
ンジスタを製造することで、光によるオフ電流増加を防
いでいる。また、光遮蔽膜31を絶縁体で形成することに
より、ゲート絶縁膜16にピンホールが生じてもソース領
域18およびドレイン領域19間のショートを防止できる。

【００５５】また、光遮蔽膜31の膜質を、抵抗率が１Ｅ
８Ωcm以上、光学濃度が２．５以上としたので、容量カ
ップリングは無視できるレベルになる。

【００５６】さらに、ＴＥＯＳなどの有機シランを用い
ることにより光遮蔽膜31の端部の段差を十分に被覆する
ことができる。

【００５７】

【発明の効果】請求項１記載の薄膜トランジスタの製造
方法によれば、ゲート電極に自己整合でソース領域およ
びドレイン領域を形成することができ、また、多結晶化
によってドーピング元素が十分に活性化されるので、従
来のようにＣＶＤで形成するｎ型非晶質シリコンよりも
低抵抗となり、ソース領域およびドレイン領域は十分な
オーミック接触が得られ、さらに、非晶質シリコン層は
ゲート電極でマスクされているので、ドーピングとレー
ザ照射の影響を受けず、特性の改善および寄生容量の低
減を同時に実現できる。

【００５８】請求項２記載の薄膜トランジスタの製造方
法によれば、ゲート電極に自己整合でソース領域および
ドレイン領域を形成することができ、また、多結晶化に
よってドーピング元素が十分に活性化されるので、従来
のようにＣＶＤで形成するｎ型非晶質シリコンよりも低
抵抗となり、ソース領域およびドレイン領域は十分なオ
ーミック接触が得られ、さらに、チャネル部の非晶質シ
リコンはゲート電極でマスクされているので、ドーピン
グとレーザ照射の影響を受けず、特性の改善および寄生
容量の低減を同時に実現するとともに、ソース電極およ
びドレイン電極の間隔がゲート電極の幅よりも広くなる
ように形成しておき、低い加速電圧でも非晶質シリコン
層へのドーピングができ、たとえば液晶表示装置への応
用も容易にできる。

【００５９】請求項３記載の薄膜トランジスタの製造方
法によれば、請求項２記載の薄膜トランジスタの製造方
法に加え、ソース電極およびドレイン電極を透明導電膜
と金属膜との積層膜とすることで、たとえば液晶表示電
極の画素電極と一体形成し、後に画素電極上の金属膜を
除去することで工程の簡略化を図ることができる。

【００６０】請求項４記載の薄膜トランジスタの製造方
法によれば、請求項３記載の薄膜トランジスタに加え、
低抵抗で熱や酸に安定なソース電極およびドレイン電極
を得ることができる。

【００６１】請求項５記載の薄膜トランジスタの製造方
法によれば、請求項２記載の薄膜トランジスタの製造方
法に加え、不純物イオンドーピングの方法を、ＰＨ₃ を
主成分とする原料ガスを用いた非質量分離のイオンドー
ピングとするため、たとえば大面積の液晶表示装置への
応用が可能にできる。

【００６２】請求項６記載の薄膜トランジスタの製造方
法によれば、請求項２記載の薄膜トランジスタの製造方
法に加え、トップゲート型なのでＡｌの使用は容易であ
り、Ａｌを使用することでゲート電極の低抵抗化が図
れ、合金や積層化でＡｌのヒロック防止を有効に図るこ
とができる。

【００６３】請求項７記載の薄膜トランジスタの製造方
法によれば、絶縁性の光遮蔽膜と、この光遮蔽膜を覆う
透明絶縁膜上に製造することで、光によるオフ電流増加
を防ぐことができる。

【００６４】請求項８記載の薄膜トランジスタの製造方
法によれば、請求項７記載の薄膜トランジスタの製造方
法に加え、容量カップリングを無視できるレベルにでき
る。

【００６５】請求項９記載の薄膜トランジスタの製造方
法によれば、請求項７記載の薄膜トランジスタの製造方
法に加え、Ｎの添加はステップカバレージ性を下げる反
面、Ｎａなどの不純物イオンをブロックする効果を高め
ることができる。

【００６６】請求項１０記載の薄膜トランジスタの製造
方法によれば、請求項７記載の薄膜トランジスタの製造
方法に加え、最上層であって非晶質シリコンと接する部
分を、プラズマＣＶＤ法によって形成した窒化シリコン
とし、その上に形成する非晶質シリコンとの間で形成す
る界面が良質のものが得られ、優れた特性を得ることが
できる。

【図面の簡単な説明】

【図１】本発明の一実施例のトップゲート型の薄膜トラ
ンジスタの構造を示す断面図である。

【図２】他の実施例のトップゲート型の薄膜トランジス
タの構造を示す断面図である。

【図３】従来例の順スタガード型の薄型トランジスタの
構造を示す断面図である。

【符号の説明】

11 絶縁性基板 13 ソース電極 14 ドレイン電極 15 非晶質シリコン層 16 ゲート絶縁膜 17 ゲート電極 18 ソース領域 19 ドレイン領域 31 光遮蔽膜

フロントページの続き (72)発明者 堂城 政幸 神奈川県横浜市磯子区新杉田町８ 株式会 社東芝横浜事業所内 (72)発明者 渋沢 誠 神奈川県横浜市磯子区新杉田町８ 株式会 社東芝横浜事業所内

Claims (10)

【特許請求の範囲】
1. 【請求項１】 非晶質シリコン層およびゲート絶縁膜の
   積層膜を形成する工程と、 この積層膜上に金属のゲート電極を形成する工程と、 このゲート電極をマスクとして非晶質シリコン層に不純
   物イオンをドーピングする工程と、 前記ゲート電極をマスクとしたレーザー照射によって非
   晶質シリコン層を結晶化して低抵抗多結晶シリコンから
   なるソース領域およびドレイン領域を形成する工程とを
   備えることを特徴とする薄膜トランジスタの製造方法。
2. 【請求項２】 絶縁性基板上にソース電極およびドレイ
   ン電極を形成する工程と、 これらソース電極およびドレイン電極を覆うように非晶
   質シリコン層およびゲート絶縁膜の積層膜を形成する工
   程と、 この積層膜上に金属のゲート電極を形成する工程と、 このゲート電極と同一パターンに前記ゲート絶縁膜をエ
   ッチング加工する工程と、 前記ゲート電極をマスクとした前記非晶質シリコン層に
   不純物イオンをドーピングする工程と、 前記ゲート電極をマスクとしたレーザー照射によって非
   晶質シリコン層を結晶化して低抵抗多結晶シリコンから
   なるソース領域およびドレイン領域を形成する工程とを
   備え、 前記ソース電極とドレイン電極との間隔は、ゲート電極
   の幅よりも広いことを特徴とする薄膜トランジスタの製
   造方法。
3. 【請求項３】 ソース電極およびドレイン電極は、 透明導電膜および金属膜の積層であることを特徴とする
   請求項２記載の薄膜トランジスタの製造方法。
4. 【請求項４】 ソース電極およびドレイン電極を形成す
   る金属膜は、 Ｗ、Ｔｉ、Ｍｏ、Ｔａ、Ｃｒ、Ｎｂ、Ａｇ、または、こ
   れらを用いた合金であることを特徴とする請求項３記載
   の薄膜トランジスタの製造方法。
5. 【請求項５】 不純物イオンのドーピングは、ＰＨ₃ を
   主成分とする原料ガスを用いた非質量分離のイオンドー
   ピングであることを特徴とする請求項２記載の薄膜トラ
   ンジスタの製造方法。
6. 【請求項６】 ゲート電極は、Ａｌ、Ａｌを主成分とす
   る合金、または、それらと他の金属との積層であること
   を特徴とする請求項２記載の薄膜トランジスタの製造方
   法。
7. 【請求項７】 絶縁性基板は透明で、この絶縁性基板上
   に絶縁性の光遮蔽膜を形成する工程と、 前記光遮蔽膜をエッチング加工する工程と、 この光遮蔽膜を覆うように全面に透明絶縁膜を形成する
   工程と、 この透明絶縁膜を形成する工程の後に行なう請求項２記
   載の工程とを備えること特徴とする薄膜トランジスタの
   製造方法。
8. 【請求項８】 光遮蔽膜は、抵抗率は１Ｅ８Ωcm以上、
   かつ、光学濃度は２．５以上であることを特徴とする請
   求項７記載の薄膜トランジスタの製造方法。
9. 【請求項９】 透明絶縁膜は、有機シラン、および、Ｏ
   ₂ またはＮ₂ Ｏを原料ガスに用いてプラズマＣＶＤ法に
   よって形成した酸化シリコン膜、もしくは、前記原料ガ
   スにＮ₂ またはＮＨ₃ を添加してプラズマＣＶＤ法によ
   って形成した酸窒化シリコン膜であることを特徴とする
   請求項７記載の薄膜トランジスタの製造方法。
10. 【請求項１０】 透明絶縁膜の最上層で非晶質シリコン
    層と接する部分は、プラズマＣＶＤ法によって形成した
    窒化シリコンであることを特徴とする請求項７記載の薄
    膜トランジスタの製造方法。