KR20100000643A - 평판 표시장치용 어레이 기판 및 그의 제조방법 - Google Patents
평판 표시장치용 어레이 기판 및 그의 제조방법 Download PDFInfo
- Publication number
- KR20100000643A KR20100000643A KR1020080060215A KR20080060215A KR20100000643A KR 20100000643 A KR20100000643 A KR 20100000643A KR 1020080060215 A KR1020080060215 A KR 1020080060215A KR 20080060215 A KR20080060215 A KR 20080060215A KR 20100000643 A KR20100000643 A KR 20100000643A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- silicon layer
- forming
- electrode
- drain electrode
- Prior art date
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 59
- 238000000034 method Methods 0.000 title claims abstract description 28
- 239000010410 layer Substances 0.000 claims abstract description 140
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 41
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 27
- 239000011229 interlayer Substances 0.000 claims abstract description 19
- 239000002184 metal Substances 0.000 claims description 59
- 229910052751 metal Inorganic materials 0.000 claims description 59
- 238000002844 melting Methods 0.000 claims description 32
- 230000008018 melting Effects 0.000 claims description 32
- 229920002120 photoresistant polymer Polymers 0.000 claims description 25
- 238000001312 dry etching Methods 0.000 claims description 10
- 238000001039 wet etching Methods 0.000 claims description 9
- 230000001678 irradiating effect Effects 0.000 claims description 5
- 238000004380 ashing Methods 0.000 claims description 3
- 238000004519 manufacturing process Methods 0.000 abstract description 17
- 239000010408 film Substances 0.000 description 38
- 238000005530 etching Methods 0.000 description 13
- 239000007769 metal material Substances 0.000 description 12
- 239000012535 impurity Substances 0.000 description 8
- 239000011810 insulating material Substances 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 229910000838 Al alloy Inorganic materials 0.000 description 2
- 229910018125 Al-Si Inorganic materials 0.000 description 2
- 229910018520 Al—Si Inorganic materials 0.000 description 2
- 229910018594 Si-Cu Inorganic materials 0.000 description 2
- 229910008332 Si-Ti Inorganic materials 0.000 description 2
- 229910008465 Si—Cu Inorganic materials 0.000 description 2
- 229910006749 Si—Ti Inorganic materials 0.000 description 2
- 239000004809 Teflon Substances 0.000 description 2
- 229920006362 Teflon® Polymers 0.000 description 2
- -1 acrylic organic compound Chemical class 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 2
- 210000000172 cytosol Anatomy 0.000 description 2
- 229910052763 palladium Inorganic materials 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 229920001621 AMOLED Polymers 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 229910021424 microcrystalline silicon Inorganic materials 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
- H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Thin Film Transistor (AREA)
Abstract
본 발명은 마스크 수를 줄여 코스트(cost)를 줄이면서 소자의 성능을 향상시키도록 한 평판 표시장치용 어레이 기판 및 그의 제조방법에 관한 것으로서, 절연 기판상에 형성되는 게이트 전극과, 상기 게이트 전극을 포함한 절연 기판의 전면에 형성되는 게이트 절연막과, 상기 게이트 전극과 대응된 상기 게이트 절연막상에 상기 게이트 전극보다 넓은 폭을 갖고 다결정 실리콘층 및 비정질 실리콘층으로 적층되어 형성되는 액티브층과, 상기 액티브층상의 일정 부분에서 서로 분리되고 상기 액티브층상에 오믹 콘택층을 개재하여 형성되는 소오스 전극 및 드레인 전극과, 상기 드레인 전극의 소정부분이 노출되도록 콘택홀을 갖고 상기 절연 기판의 전면에 형성되는 층간 절연막과, 상기 콘택홀을 통해 상기 드레인 전극과 전기적으로 연결되어 형성되는 화소전극을 포함하여 이루어진 것을 특징으로 한다.
LCD, AMOLED, 표시 장치, 레이저, 결정화, 마스크
Description
본 발명은 평판 표시장치용 어레이 기판 및 그의 제조방법에 관한 것으로, 특히 성능 및 신뢰성을 향상시키도록 한 평판 표시장치용 어레이 기판 및 그의 제조방법에 관한 것이다.
정보화 사회가 발전함에 따라 표시 장치에 대한 요구도 다양한 형태로 점증하고 있으며, 이에 부응하여 근래에는 LCD(Liquid Crystal Display Device), PDP(Plasma Display Panel), ELD(Electro Luminescent Display), VFD(Vacuum Fluorescent Display) 등 여러 가지 평판 표시 장치가 연구되어 왔고, 일부는 이미 여러 장비에서 표시 장치로 활용되고 있다.
그 중에, 현재 화질이 우수하고 경량, 박형, 저소비 전력의 특징 및 장점으로 인하여 이동형 화상 표시 장치의 용도로 CRT(Cathode Ray Tube)를 대체하면서 LCD가 가장 많이 사용되고 있으며, 노트북 컴퓨터의 모니터와 같은 이동형의 용도 이외에도 방송 신호를 수신하여 디스플레이하는 텔레비전 및 컴퓨터의 모니터 등으로 다양하게 개발되고 있다.
이하, 첨부된 도면을 참고하여 종래 기술에 의한 평판 표시장치용 어레이 기판의 제조방법을 설명하면 다음과 같다.
도 1a 내지 도 1f는 종래 기술에 의한 평판 표시장치용 어레이 기판의 제조방법을 나타낸 공정단면도이다.
도 1a에 도시한 바와 같이, 투명한 절연 기판(11)상에 금속 물질을 증착하고, 제 1 마스크를 사용한 포토 및 식각 공정을 통해 상기 금속 물질을 선택적으로 제거하여 제 1 게이트 전극(12)을 형성한다.
이어, 상기 제 1 게이트 전극(12)을 포함한 절연 기판(11)의 전면에 금속 물질을 증착하고, 제 2 마스크를 사용한 포토 및 식각 공정을 통해 상기 금속 물질을 선택적으로 제거하여 상기 제 1 게이트 전극(12)과 대응되고 상기 제 1 게이트 전극(12)보다 폭이 넓은 제 2 게이트 전극(13)을 형성한다.
여기서, 상기 제 1 게이트 전극(12) 위에 제 2 게이트 전극(13)을 형성하는 이유는 배선 저항을 줄이기 위해서이다.
도 1b에 도시한 바와 같이, 상기 제 2 게이트 전극(13)을 포함한 절연 기판(11)의 전면에 실리콘 질화막 또는 실리콘 산화막과 같은 절연 물질을 증착하여 게이트 절연막(14)을 형성한다.
이어서, 상기 게이트 절연막(14)상에 비정질 아몰퍼스 실리콘층을 형성하고, 결정화하여 다결정 실리콘층을 형성한다.
그리고 제 3 마스크를 사용한 포토 및 식각 공정을 통해 상기 다결정 실리콘층을 선택적으로 패터닝하여 상기 제 1, 제 2 게이트 전극(12,13) 상부의 게이트 절연막(14)상에 액티브층(15)을 형성한다.
도 1c에 도시한 바와 같이, 상기 액티브층(15)을 포함한 절연 기판(11)의 전면에 식각 스토퍼층(16)을 형성하고, 제 4 마스크를 사용한 포토 및 식각 공정을 통해 상기 액티브층(15)상의 소정부분에만 남도록 상기 식각 스토퍼층(16)을 선택적으로 패터닝한다. 이때 상기 에치 스토퍼층(16)은 상기 제 2 게이트 전극(13)보다 좁은 면적을 가지도록 형성된다.
여기서, 상기 에치 스토퍼층(16)은 하부의 액티브층(15)이 소오스 및 드레인 전극을 형성할 때 에치되는 것을 방지하기 위해 형성된 것이다.
도 1d에 도시한 바와 같이, 상기 에치 스터퍼층(16)을 포함한 절연 기판(11)의 전면에 n+ 도핑 비정질 실리콘층(17)을 형성한다. 상기 n+ 도핑 비정질 실리콘층(17) 내부의 이온을 활성화시키기 위한 열처리 단계가 더 진행될 수도 있다.
이어서, 상기 비정질 실리콘층(17)상에 금속 물질을 증착한 후, 제 5 마스크를 사용한 포토 및 식각공정을 통해 상기 금속 물질을 선택적으로 제거하여 소오스 전극(18a) 및 드레인 전극(18b)을 형성한다.
그리고 상기 소오스 전극(18a) 및 드레인 전극(18b)에 의해 노출된 비정질 실리콘층(17)을 선택적으로 제거한다. 이때, 상기 소오스 전극(18a) 및 드레인 전극(18b)은 추후 공정에서 채널을 형성하기 위해, 서로 일정간격 이격되도록 형성한다.
도 1e에 도시한 바와 같이, 상기 소오스 전극(18a) 및 드레인 전극(18b)을 포함한 절연 기판(11)의 전면에 평탄화층(19)을 형성하고, 제 6 마스크를 사용한 포토 및 식각 공정을 통해 상기 드레인 전극(18b)의 표면이 소정부분 노출되도록 상기 평탄화층(19)을 선택적으로 제거하여 콘택홀(20)을 형성한다.
도 1f에 도시한 바와 같이, 상기 콘택홀(20)을 포함한 절연 기판(11)의 전면에 ITO을 증착하고, 제 7 마스크를 사용한 포토 및 식각공정을 통해 상기 ITO를 선택적으로 제거하여 상기 드레인 전극(18b)과 전기적으로 연결되는 화소전극(21)을 형성한다.
그러나 상기와 같은 종래 기술에 의한 평판 표시장치용 어레이 기판의 제조방법은 다음과 같은 문제점이 있었다.
즉, 에칭 스토퍼층 구조 및 2중 게이트 구조를 사용함으로써 마스크 공정 수의 증가로 인한 코스트가 상승하게 된다.
본 발명은 상기와 같은 종래의 문제점을 해결하기 위한 것으로 마스크 수를 줄여 코스트를 줄이면서 소자의 성능을 향상시키도록 한 평판 표시장치용 어레이 기판 및 그의 제조방법을 제공하는데 그 목적이 있다.
본 발명에 의한 평판 표시장치용 어레이 기판은 절연 기판상에 형성되는 게이트 전극과, 상기 게이트 전극을 포함한 절연 기판의 전면에 형성되는 게이트 절연막과, 상기 게이트 전극과 대응된 상기 게이트 절연막상에 상기 게이트 전극보다 넓은 폭을 갖고 다결정 실리콘층 및 비정질 실리콘층으로 적층되어 형성되는 액티브층과, 상기 액티브층상의 일정 부분에서 서로 분리되고 상기 액티브층상에 오믹 콘택층을 개재하여 형성되는 소오스 전극 및 드레인 전극과, 상기 드레인 전극의 소정부분이 노출되도록 콘택홀을 갖고 상기 절연 기판의 전면에 형성되는 층간 절연막과, 상기 콘택홀을 통해 상기 드레인 전극과 전기적으로 연결되어 형성되는 화소전극을 포함하여 이루어진 것을 특징으로 한다.
또한, 본 발명에 의한 평판 표시장치용 어레이 기판의 제조방법은 절연 기판상에 게이트 전극을 형성하는 단계와, 상기 게이트 전극을 포함한 절연 기판의 전면에 게이트 절연막을 형성하는 단계와, 상기 게이트 절연막상에 비정질 실리콘층 및 고융점 금속을 차례로 형성하는 단계와, 상기 고융점 금속의 전면에 레이저를 조사하여 상기 비정질 실리콘층을 결정화하여 다결정 실리콘층을 형성하는 단계와, 상기 고융점 금속을 제거하고, 상기 오믹 콘택층 및 금속막을 차례로 형성하는 단계와, 상기 금속막, 오믹 콘택층 및 다결정 실리콘층을 동시에 선택적으로 제거하여 소오스 전극 및 드레인 전극 그리고 액티브층을 형성하는 단계와, 상기 절연 기판의 전면에 층간 절연막을 형성하는 단계와, 상기 드레인 전극의 표면이 소정부분 노출되도록 상기 층간 절연막을 선택적으로 제거하여 콘택홀을 형성하는 단계와, 상기 콘택홀을 통해 상기 드레인 전극과 전기적으로 연결되는 화소전극을 형성하는 단계를 포함하여 형성하는 것을 특징으로 한다.
또한, 본 발명의 다른 실시예에 의한 표시 장치용 어레이 기판의 제조방법은 절연 기판상에 게이트 전극을 형성하는 단계와, 상기 게이트 전극을 포함한 절연 기판의 전면에 게이트 절연막을 형성하는 단계와, 상기 게이트 절연막상에 제 1 비정질 실리콘층 및 고융점 금속을 차례로 형성하는 단계와, 상기 고융점 금속의 전면에 레이저를 조사하여 상기 제 1 비정질 실리콘층을 결정화하여 다결정 실리콘층을 형성하는 단계와, 상기 고융점 금속을 제거하고, 상기 제 2 비정질 실리콘층, 오믹 콘택층 및 금속막을 차례로 형성하는 단계와, 상기 금속막, 오믹 콘택층, 다결정 실리콘층 및 제 2 비정질 실리콘층을 동시에 선택적으로 제거하여 소오스 전극 및 드레인 전극 그리고 액티브층을 형성하는 단계와, 상기 절연 기판의 전면에 층간 절연막을 형성하는 단계와, 상기 드레인 전극의 표면이 소정부분 노출되도록 상기 층간 절연막을 선택적으로 제거하여 콘택홀을 형성하는 단계와, 상기 콘택홀을 통해 상기 드레인 전극과 전기적으로 연결되는 화소전극을 형성하는 단계를 포함하여 형성하는 것을 특징으로 한다.
본 발명에 의한 평판 표시장치용 어레이 기판 및 그의 제조방법은 다음과 같은 효과가 있다.
첫째, 자외선 레이저를 이용하여 결정화한 μc-Si을 액티브층으로 사용하는 어레이 기판을 제조할 때 마스크 공정 수를 줄임으로써 공정 단순화 및 코스트를 절감할 수 있다.
둘째, 다결정 실리콘층상에 비정질 실리콘층을 형성하여 두꺼운 액티브층을 갖도록 함으로써 이동도를 향상시켜 소자 성능을 향상시킬 수 있다.
셋째, AMOLED에 적용할 때 고성능의 패널을 저가로 제작할 수 있고, LCD에 적용할 때 초고해상도의 제품을 생산할 수가 있다.
이하, 첨부된 도면을 참고하여 본 발명에 의한 평판 표시장치용 어레이 기판 및 그의 제조방법을 상세히 설명하면 다음과 같다.
도 2a 내지 도 2h는 본 발명의 제 1 실시예에 의한 평판 표시장치용 어레이 기판의 제조방법을 나타낸 공정 단면도이다.
도 2a에 도시한 바와 같이, 투명한 절연 기판(101)상에 금속 물질을 증착하고, 제 1 마스크를 사용한 포토 및 식각 공정을 통해 상기 금속 물질을 선택적으로 제거하여 게이트 전극(102)을 형성한다.
여기서, 상기 금속 물질은 Al, Al-Pd, Al-Si, Al-Si-Ti, Al-Si-Cu, Al 합금 등으로 된 금속 중에서 선택하여 스퍼터링법에 의해 200~4000Å의 두께로 금속막을 증착한다. 즉, 상기 게이트 전극(102)은 단일층 또는 복수층으로 형성할 수가 있다.
도 2b에 도시한 바와 같이, 상기 게이트 전극(102)을 포함한 절연 기판(101)의 전면에 게이트 절연막(103)을 형성하고, 상기 게이트 절연막(103) 상에 비정질 실리콘층(104a)을 증착하고, 상기 비정질 실리콘층(104a)상에 고융점 금속(105)을 증착한다.
여기서, 고융점 금속(105)은 예를 들면, Ti, Co, Mo 등을 사용할 수 있다.
도 2c에 도시한 바와 같이, 상기 고융점 금속(105)의 전면에 자외선(IR) 레이저를 조사하여 상기 고융점 금속(105)의 하부에 형성된 비정질 실리콘층(104a)을 결정화하여 다결정 실리콘층(104)을 형성한다.
도 2d에 도시한 바와 같이, 상기 다결정 실리콘층(104)상에 형성된 고융점 금속(105)을 습식 또는 건식 식각으로 제거한다.
이어서, 상기 다결정 실리콘층(104)상에 불순물이 도핑된 비정질 실리콘층(106), 소오스 및 드레인 전극용 금속막(107)을 차례로 형성한다.
도 2e에 도시한 바와 같이, 상기 금속막(107)상에 포토레지스트를 도포한 후, 제 2 마스크(하프-톤 마스크)를 이용하여 회절 노광 및 현상 공정으로 포토레지스트 패턴(108)을 형성한다.
이때, 상기 제 2 마스크(하프-톤 마스크)는 빛을 완전히 차단하는 차단영역, 빛이 투과되는 투과영역 그리고 빛이 일정량만 조사되는 슬릿영역으로 구성되어 있다.
따라서, 상기 현상된 포토레지스트 패턴(108)은 서로 다른 두께를 갖고 형성된다.
이어서, 상기 포토레지스트 패턴(108)을 마스크로 이용하여 상기 금속막(107), 상기 불순물이 도핑된 비정질 실리콘층(106), 다결정 실리콘층(104)을 습식 또는 건식 식각으로 선택적으로 제거한다.
도 2f에 도시한 바와 같이, 상기 포토레지스트 패턴(108)을 O2 애싱(ashing)하여 상기 포토레지스트 패턴(108) 중 상대적으로 얇은 두께를 갖는 부분을 제거한다.
이때, 상기 포토레지스트 패턴(108)은 전체적으로 두께가 얇아지게 된다.
이어서, 상기 애싱된 포토레지스트 패턴(108)을 마스크로 이용하여 박막트랜지스터의 채널 영역에 해당되는 상기 금속막(107) 및 상기 불순물이 도핑된 비정질 실리콘층(106) 그리고 다결정 실리콘층(104)을 선택적으로 식각하여 소오스 전극(107a) 및 드레인 전극(107b)과 오믹 콘택층(106a) 및 액티브층(104b)을 형성한다.
이때 상기 소오스 전극(107a) 및 드레인 전극(107b) 사이의 불순물이 도핑된 비정질 실리콘층(106)은 제거되어 분리된다.
도 2g에 도시한 바와 같이, 상기 포토레지스트 패턴(108)을 제거하고, 상기 소오스 전극(107a) 및 드레인 전극(107b)을 포함한 절연 기판(101)의 전면에 층간 절연막(109)을 형성하고, 제 3 마스크를 사용한 포토 및 식각 공정을 통해 상기 드 레인 전극(107b)의 표면이 소정부분 노출되도록 상기 층간 절연막(109)을 선택적으로 제거하여 콘택홀(110)을 형성한다.
여기서, 상기 층간 절연막(110)은 질화 실리콘 또는 산화 실리콘 등의 무기절연물질 또는 아크릴계의 유기화합물, 테프론, BCB, 사이토프 또는 PFCB 등의 유전상수가 작은 유기절연물로 형성한다.
도 2h에 도시한 바와 같이, 상기 콘택홀(110)을 포함한 절연 기판(101)의 전면에 투명 금속막을 증착하고, 제 4 마스크를 사용한 포토 및 식각 공정을 통해 상기 투명 금속막을 선택적으로 제거하여 상기 콘택홀(110)을 통해 상기 드레인 전극(107b)과 전기적으로 연결되는 화소전극(111)을 형성한다.
도 3은 본 발명에 의한 표시 장치용 어레이 기판을 나타낸 단면도이다.
도 3에 도시된 바와 같이, 절연 기판(201)상에 형성되는 게이트 전극(202)과, 상기 게이트 전극(202)을 포함한 절연 기판(201)의 전면에 형성되는 게이트 절연막(203)과, 상기 게이트 전극(202)과 대응된 상기 게이트 절연막(203)상에 상기 게이트 전극(202)보다 넓은 폭을 갖고 형성되는 다결정 실리콘층(204) 및 비정질 실리콘층(206)으로 적층되어 형성되는 액티브층(210)과, 상기 액티브층(210)상의 일정 부분에서 서로 분리되고 상기 액티브층(210)상에 오믹 콘택층(207a)을 개재하여 형성되는 소오스 전극(208a) 및 드레인 전극(208b)과, 상기 드레인 전극(208b)의 소정부분이 노출되도록 콘택홀을 갖고 상기 절연 기판(201)의 전면에 형성되는 층간 절연막과(212), 상기 콘택홀을 통해 상기 드레인 전극(208b)과 전기적으로 연결되어 형성되는 화소전극(213)을 포함하여 이루어져 있다.
도 4a 내지 도 4h는 본 발명의 제 2 실시예에 의한 평판 표시장치용 어레이 기판의 제조방법을 나타낸 공정 단면도이다.
도 4a에 도시한 바와 같이, 투명한 절연 기판(201)상에 금속 물질을 증착하고, 제 1 마스크를 사용한 포토 및 식각 공정을 통해 상기 금속 물질을 선택적으로 제거하여 게이트 전극(202)을 형성한다.
여기서, 상기 금속 물질은 Al, Al-Pd, Al-Si, Al-Si-Ti, Al-Si-Cu, Al 합금 등으로 된 금속 중에서 선택하여 스퍼터링법에 의해 200~4000Å의 두께로 금속막을 증착한다.
도 4b에 도시한 바와 같이, 상기 게이트 전극(202)을 포함한 절연 기판(201)의 전면에 게이트 절연막(203)을 형성하고, 상기 게이트 절연막(203) 상에 제 1 비정질 실리콘층(204a)을 증착하고, 상기 제 1 비정질 실리콘층(204a)상에 고융점 금속(205)을 증착한다.
여기서, 고융점 금속(205)은 예를 들면, Ti, Co, Mo 등을 사용할 수 있다.
도 4c에 도시한 바와 같이, 상기 고융점 금속(205)의 전면에 자외선(IR) 레이저를 조사하여 상기 고융점 금속(205)의 하부에 형성된 제 1 비정질 실리콘층(204a)을 결정화하여 다결정 실리콘층(204)을 형성한다.
도 4d에 도시한 바와 같이, 상기 다결정 실리콘층(204)상에 형성된 고융점 금속(205)을 습식 또는 건식 식각으로 제거한다.
여기서, 상기 고융점 금속(205)을 제거하기 위해 습식 식각 또는 건식 식각을 설명하고 있지만, 이에 한정하지 않고 습식 식각을 통해 고융점 금속(205)의 일 정 부분을 제거한 후 다시 건식 식각을 진행하여 나머지 부분의 고융점 금속(205)을 제거할 수 있고, 반대로 건식 식각을 통해 고융점 금속(205)의 일정부분을 제거한 후 다시 습식 식각을 진행하여 나머지 부분의 고융점 금속(205)을 제거할 수 있다.
이어서, 상기 다결정 실리콘층(204)상에 제 2 비정질 실리콘층(206)과 불순물이 도핑된 비정질 실리콘층(207), 소오스 및 드레인 전극용 금속막(208)을 차례로 형성한다.
도 4e에 도시한 바와 같이, 상기 금속막(208)상에 포토레지스트를 도포한 후, 제 2 마스크(하프-톤 마스크)를 이용하여 회절 노광 및 현상 공정으로 포토레지스트 패턴(209)을 형성한다.
이때, 상기 제 2 마스크(하프-톤 마스크)는 빛을 완전히 차단하는 차단영역, 빛이 투과되는 투과영역 그리고 빛이 일정량만 조사되는 슬릿영역으로 구성되어 있다.
따라서, 상기 현상된 포토레지스트 패턴(209)은 서로 다른 두께를 갖고 형성된다.
이어서, 상기 포토레지스트 패턴(209)을 마스크로 이용하여 상기 금속막(208), 상기 불순물이 도핑된 비정질 실리콘층(207), 제 2 비정질 실리콘층(206), 다결정 실리콘층(204)을 습식 또는 건식 식각으로 선택적으로 제거한다.
도 4f에 도시한 바와 같이, 상기 포토레지스트 패턴(209)을 O2 애싱(ashing) 하여 상기 포토레지스트 패턴(209) 중 상대적으로 얇은 두께를 갖는 부분을 제거한다.
이때, 상기 포토레지스트 패턴(209)은 전체적으로 두께가 얇아지게 된다.
이어서, 상기 애싱된 포토레지스트 패턴(209)을 마스크로 이용하여 박막트랜지스터의 채널 영역에 해당되는 상기 금속막(208) 및 상기 불순물이 도핑된 비정질 실리콘층(207) 그리고 제 2 비정질 실리콘층(206) 및 다결정 실리콘층(204)을 선택적으로 식각하여 소오스 전극(208a) 및 드레인 전극(208b)과 오믹 콘택층(207a) 및 액티브층(210)을 형성한다.
이때 상기 소오스 전극(208a) 및 드레인 전극(208b) 사이의 불순물이 도핑된 비정질 실리콘층(207)은 제거되어 분리된다.
도 4g에 도시한 바와 같이, 상기 포토레지스트 패턴(209)을 제거하고, 상기 소오스 전극(208a) 및 드레인 전극(208b)을 포함한 절연 기판(201)의 전면에 층간 절연막(211)을 형성하고, 제 3 마스크를 사용한 포토 및 식각 공정을 통해 상기 드레인 전극(208b)의 표면이 소정부분 노출되도록 상기 층간 절연막(211)을 선택적으로 제거하여 콘택홀(212)을 형성한다.
여기서, 상기 층간 절연막(211)은 질화 실리콘 또는 산화 실리콘 등의 무기절연물질 또는 아크릴계의 유기화합물, 테프론, BCB, 사이토프 또는 PFCB 등의 유전상수가 작은 유기절연물로 형성한다.
도 4h에 도시한 바와 같이, 상기 콘택홀(212)을 포함한 절연 기판(201)의 전면에 투명 금속막을 증착하고, 제 4 마스크를 사용한 포토 및 식각 공정을 통해 상 기 투명 금속막을 선택적으로 제거하여 상기 콘택홀(212)을 통해 상기 드레인 전극(208b)과 전기적으로 연결되는 화소전극(213)을 형성한다.
한편, 이상에서 설명한 본 발명은 상술한 실시 예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 종래의 지식을 가진 자에게 있어 명백할 것이다.
도 1a 내지 도 1f는 종래 기술에 의한 평판 표시장치용 어레이 기판의 제조방법을 나타낸 공정단면도
도 2a 내지 도 2h는 본 발명의 제 1 실시예에 의한 평판 표시장치용 어레이 기판의 제조방법을 나타낸 공정 단면도
도 3은 본 발명에 의한 표시 장치용 어레이 기판을 나타낸 단면도
도 4a 내지 도 4h는 본 발명의 제 2 실시예에 의한 평판 표시장치용 어레이 기판의 제조방법을 나타낸 공정 단면도
도면의 주요 부분에 대한 부호의 설명
201 : 절연 기판 202 : 게이트 전극
203 : 게이트 절연막 204 : 다결정 실리콘층
205 : 고융점 금속 206 : 제 2 비정질 실리콘층
207a : 오믹 콘택층 208a : 소오스 전극
208b : 드레인 전극 209 : 포토레지스트 패턴
210 : 액티브층 211 : 층간 절연막
212 : 콘택홀 213 : 화소전극
Claims (8)
- 절연 기판상에 형성되는 게이트 전극과,상기 게이트 전극을 포함한 절연 기판의 전면에 형성되는 게이트 절연막과,상기 게이트 전극과 대응된 상기 게이트 절연막상에 상기 게이트 전극보다 넓은 폭을 갖고 다결정 실리콘층 및 비정질 실리콘층으로 적층되어 형성되는 액티브층과,상기 액티브층상의 일정 부분에서 서로 분리되고 상기 액티브층상에 오믹 콘택층을 개재하여 형성되는 소오스 전극 및 드레인 전극과,상기 드레인 전극의 소정부분이 노출되도록 콘택홀을 갖고 상기 절연 기판의 전면에 형성되는 층간 절연막과,상기 콘택홀을 통해 상기 드레인 전극과 전기적으로 연결되어 형성되는 화소전극을 포함하여 이루어진 것을 특징으로 하는 평판 표시 장치용 어레이 기판.
- 절연 기판상에 게이트 전극을 형성하는 단계;상기 게이트 전극을 포함한 절연 기판의 전면에 게이트 절연막을 형성하는 단계;상기 게이트 절연막상에 비정질 실리콘층 및 고융점 금속을 차례로 형성하는 단계;상기 고융점 금속의 전면에 레이저를 조사하여 상기 비정질 실리콘층을 결정 화하여 다결정 실리콘층을 형성하는 단계;상기 고융점 금속을 제거하고, 상기 오믹 콘택층 및 금속막을 차례로 형성하는 단계;상기 금속막, 오믹 콘택층 및 다결정 실리콘층을 동시에 선택적으로 제거하여 소오스 전극 및 드레인 전극 그리고 액티브층을 형성하는 단계;상기 절연 기판의 전면에 층간 절연막을 형성하는 단계;상기 드레인 전극의 표면이 소정부분 노출되도록 상기 층간 절연막을 선택적으로 제거하여 콘택홀을 형성하는 단계;상기 콘택홀을 통해 상기 드레인 전극과 전기적으로 연결되는 화소전극을 형성하는 단계를 포함하여 형성하는 것을 특징으로 평판 표시 장치용 어레이 기판의 제조방법.
- 제 2 항에 있어서, 상기 소오스 전극 및 드레인 전극과 액티브층을 형성하는 단계는상기 금속막상에 포토레지스트를 도포하고 회절 노광 및 현상하여 서로 다른 두께를 갖는 포토레지스트 패턴을 형성하는 단계;상기 포토레지스트 패턴을 마스크로 상기 금속막, 오믹 콘택층, 다결정 실리콘층을 선택적으로 제거하는 단계;상기 포토레지스트 패턴을 애싱하여 얇은 두께를 갖는 부분의 포토레지스트 패턴을 선택적으로 제거하는 단계;상기 애싱된 포토레지스트 패턴을 마스크로 상기 금속막을 선택적으로 제거하여 형성하는 것을 특징으로 하는 평판 표시 장치용 어레이 기판의 제조방법.
- 제 2 항에 있어서, 상기 고융점 금속은 습식 또는 건식 식각으로 제거하는 것을 특징으로 하는 평판 표시 장치용 어레이 기판의 제조방법.
- 절연 기판상에 게이트 전극을 형성하는 단계;상기 게이트 전극을 포함한 절연 기판의 전면에 게이트 절연막을 형성하는 단계;상기 게이트 절연막상에 제 1 비정질 실리콘층 및 고융점 금속을 차례로 형성하는 단계;상기 고융점 금속의 전면에 레이저를 조사하여 상기 제 1 비정질 실리콘층을 결정화하여 다결정 실리콘층을 형성하는 단계;상기 고융점 금속을 제거하고, 상기 제 2 비정질 실리콘층, 오믹 콘택층 및 금속막을 차례로 형성하는 단계;상기 금속막, 오믹 콘택층, 다결정 실리콘층 및 제 2 비정질 실리콘층을 동시에 선택적으로 제거하여 소오스 전극 및 드레인 전극 그리고 액티브층을 형성하는 단계;상기 절연 기판의 전면에 층간 절연막을 형성하는 단계;상기 드레인 전극의 표면이 소정부분 노출되도록 상기 층간 절연막을 선택적 으로 제거하여 콘택홀을 형성하는 단계;상기 콘택홀을 통해 상기 드레인 전극과 전기적으로 연결되는 화소전극을 형성하는 단계를 포함하여 형성하는 것을 특징으로 평판 표시 장치용 어레이 기판의 제조방법.
- 제 5 항에 있어서, 상기 고융점 금속은 습식 또는 건식 식각으로 제거하는 것을 특징으로 하는 평판 표시 장치용 어레이 기판의 제조방법.
- 제 5 항에 있어서, 상기 고융점 금속은 습식 식각 및 건식 식각으로 제거하는 것을 특징으로 하는 평판 표시 장치용 어레이 기판의 제조방법.
- 제 5 항에 있어서, 상기 제 1 비정질 실리콘층은 상기 고융점 금속의 전면에 자외선 레이저를 조사하여 결정화하는 것을 특징으로 하는 평판 표시 장치용 어레이 기판의 제조방법.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020080060215A KR101274708B1 (ko) | 2008-06-25 | 2008-06-25 | 평판 표시장치용 어레이 기판 및 그의 제조방법 |
| US12/314,510 US7785992B2 (en) | 2008-06-25 | 2008-12-11 | Array substrate for flat display device and method for fabricating the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020080060215A KR101274708B1 (ko) | 2008-06-25 | 2008-06-25 | 평판 표시장치용 어레이 기판 및 그의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20100000643A true KR20100000643A (ko) | 2010-01-06 |
| KR101274708B1 KR101274708B1 (ko) | 2013-06-12 |
Family
ID=41446294
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020080060215A KR101274708B1 (ko) | 2008-06-25 | 2008-06-25 | 평판 표시장치용 어레이 기판 및 그의 제조방법 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7785992B2 (ko) |
| KR (1) | KR101274708B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110299395A (zh) * | 2012-12-13 | 2019-10-01 | 三星显示有限公司 | 基板、包括该基板的显示装置以及该显示装置的制造方法 |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5096437B2 (ja) * | 2009-09-28 | 2012-12-12 | 株式会社ジャパンディスプレイイースト | 有機ｅｌ表示装置 |
| KR101280827B1 (ko) * | 2009-11-20 | 2013-07-02 | 엘지디스플레이 주식회사 | 어레이 기판 및 이의 제조방법 |
| KR101764902B1 (ko) | 2010-12-06 | 2017-08-14 | 엘지디스플레이 주식회사 | 박막 트랜지스터 기판 및 그 제조방법 |
| US8883572B2 (en) * | 2011-05-27 | 2014-11-11 | Boe Technology Group Co., Ltd. | Manufacturing method of low temperature poly-silicon TFT array substrate |
| CN107526218B (zh) * | 2016-06-22 | 2020-07-07 | 群创光电股份有限公司 | 显示面板 |
| CN106128962B (zh) * | 2016-09-08 | 2019-11-05 | 京东方科技集团股份有限公司 | 一种薄膜晶体管及其制作方法、阵列基板、显示装置 |
| CN107579006B (zh) * | 2017-09-13 | 2019-08-06 | 京东方科技集团股份有限公司 | 一种薄膜晶体管、阵列基板及其制备方法 |
| CN109411547B (zh) * | 2018-10-31 | 2022-10-11 | 合肥鑫晟光电科技有限公司 | 薄膜晶体管及制备方法、显示基板及制备方法、显示装置 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11111998A (ja) * | 1997-10-06 | 1999-04-23 | Sanyo Electric Co Ltd | 薄膜トランジスタの製造方法 |
| US6060392A (en) * | 1998-02-11 | 2000-05-09 | National Semiconductor Corporation | Fabrication of silicides by excimer laser annealing of amorphous silicon |
| KR20040032401A (ko) * | 2002-10-09 | 2004-04-17 | 엘지.필립스 엘시디 주식회사 | 박막 트랜지스터 및 그 제조방법 |
| JP2008258345A (ja) * | 2007-04-04 | 2008-10-23 | Sony Corp | 薄膜トランジスタおよびその製造方法ならびに表示装置 |
-
2008
- 2008-06-25 KR KR1020080060215A patent/KR101274708B1/ko active IP Right Grant
- 2008-12-11 US US12/314,510 patent/US7785992B2/en active Active
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110299395A (zh) * | 2012-12-13 | 2019-10-01 | 三星显示有限公司 | 基板、包括该基板的显示装置以及该显示装置的制造方法 |
| CN110299395B (zh) * | 2012-12-13 | 2023-07-18 | 三星显示有限公司 | 基板、包括该基板的显示装置以及该显示装置的制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US7785992B2 (en) | 2010-08-31 |
| US20090321739A1 (en) | 2009-12-31 |
| KR101274708B1 (ko) | 2013-06-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101274708B1 (ko) | 평판 표시장치용 어레이 기판 및 그의 제조방법 | |
| EP3054483B1 (en) | Array substrate, manufacturing method therefor, and display apparatus | |
| US6608658B1 (en) | Top gate TFT structure having light shielding layer and method to fabricate the same | |
| US9117915B2 (en) | Thin film transistor, pixel structure and method for fabricating the same | |
| WO2018090482A1 (zh) | 阵列基板及其制备方法、显示装置 | |
| JP2010283326A (ja) | アレイ基板及びこれの製造方法 | |
| JP2003188385A (ja) | 薄膜トランジスタ基板及びその製造方法 | |
| US7790582B2 (en) | Method for fabricating polysilicon liquid crystal display device | |
| KR20170026327A (ko) | 어레이 기판의 제조 방법, 어레이 기판 및 디스플레이 디바이스 | |
| JP2005301223A (ja) | 液晶表示装置のアレイ基板及びその製造方法 | |
| KR20080084084A (ko) | 박막트랜지스터와 이를 포함하는 액정표시장치용 어레이기판의 제조방법 | |
| US7388227B2 (en) | Method for fabricating liquid crystal display device using two masks | |
| KR100307457B1 (ko) | 박막 트랜지스터의 제조 방법 | |
| WO2013123786A1 (zh) | 薄膜晶体管阵列基板及其制作方法 | |
| US7125756B2 (en) | Method for fabricating liquid crystal display device | |
| KR20010056037A (ko) | 박막트랜지스터 제조방법 | |
| US7049163B1 (en) | Manufacture method of pixel structure | |
| KR20110066452A (ko) | 패턴 형성 방법 및 박막 트랜지스터 어레이 기판의 제조 방법 | |
| KR100648221B1 (ko) | 박막트랜지스터 액정표시장치의 어레이 기판 제조방법 | |
| KR100837884B1 (ko) | 액정표시장치의 제조방법 | |
| KR100242946B1 (ko) | 박막트랜지스터 및 그 제조방법 | |
| KR101990964B1 (ko) | 박막 트랜지스터 기판 및 그 제조 방법 | |
| KR101086136B1 (ko) | 폴리실리콘 액정표시소자 제조방법 | |
| KR100698043B1 (ko) | 액정 표시 장치의 형성 방법 | |
| JP3221777B2 (ja) | 薄膜トランジスタの製法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20160530 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20180515 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20190515 Year of fee payment: 7 |