JPH08240815A - 表示装置の製造方法 - Google Patents

Abstract

(57)【要約】 【目的】優れた特性を有する表示装置及び表示用基板を
比較的容易に得ることのできる表示装置の製造方法を提
供する。 【構成】基板を準備する工程と、基板を表示領域と表示
領域以外の領域とに分けてそれぞれの領域に半導体素子
を形成する工程と、半導体素子によって、制御される表
示体を形成する工程とを有し、表示領域への半導体素子
の形成は、分割露光方法にて行い、表示領域以外の領域
への半導体素子の形成は、一括露光方法にて行い、表示
領域に形成される上記半導体素子の最小加工寸法を、表
示領域以外の領域に形成された上記半導体素子の最小加
工寸法より小さくする。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は液晶表示用として好適な
表示装置の製造方法に関する。

【０００２】

【従来の技術】液晶表示装置用のＴＦＴパネルにおい
て、各画素毎のＴＦＴ素子とそれらを駆動する周辺回路
を同一基板上に形成した周辺回路内蔵型アクティブマト
リックスパネルが知られている。これらに関するものに
は例えば、特開昭64−2088号，特開昭60−26932 号等が
挙げられる。

【０００３】更に、ＴＦＴパネルに冗長性を付与し大画
面パネルの歩留り向上のため一つの画素に複数のＴＦＴ
素子を配置する構成が知られている。これらに関するも
のには特開昭63−186216号，特開昭61−121034号等が挙
げられる。

【０００４】また、大画面ＴＦＴパネルの製造方法とし
ての分割露光法としては、特開昭61−180275号等があ
る。

【０００５】

【発明が解決しようとする課題】上記従来技術において
は、各画素用のＴＦＴと周辺回路用のＴＦＴの構造につ
いては特別の配慮がなされておらず、このため両者のＴ
ＦＴとも特性を最良のものにするのは困難であるという
問題がある。

【０００６】本発明の目的は、優れた特性を有する表示
装置及び表示用基板を比較的容易に得ることのできる表
示装置の製造方法を提供することにある。

【０００７】本発明のその他の目的は、大画面のＴＦＴ
パネルをパターン精度が優れてかつ効率的に製造する方
法を提供することにある。

【０００８】

【課題を解決するための手段】上記目的を達成するため
の本発明の特徴は、基板を準備する工程と、上記基板を
表示領域と表示領域以外の領域とに分けて、それぞれの
領域に半導体素子を形成する工程と、上記半導体素子に
よって、制御される表示体を形成する工程とを有し、上
記表示領域への半導体素子の形成は、分割露光方法にて
行い、上記表示領域以外の領域への半導体素子の形成
は、一括露光方法にて行い、上記表示領域に形成される
上記半導体素子の最小加工寸法を、上記表示領域以外の
領域に形成された上記半導体素子の最小加工寸法より小
さくした点にある。

【０００９】上記した本発明の目的／特徴及び上記以外
の本発明の目的／特徴については、以下の記載よりさら
に明らかにされる。

【００１０】

【作用】上記目的を達成するために、画素部分のＴＦＴ
の微細加工ルールを周辺回路部分のＴＦＴの、微細加工
ルールより小さく形成することにしたものである。ここ
で微細加工ルールとは、ＴＦＴを形成するための最小加
工寸法（Ｓｉの島の大きさ，ゲートの幅や長さ，コンタ
クトホール，配線層の幅）及びこれらのマスク合わせの
ための予裕寸法を意味する。

【００１１】更に、そのため製造プロセス中のホトリソ
グラフィ工程において、加工ルールの大きい周辺回路部
分は一括露光，加工ルールの小さい画素部分は分割露光
により微細加工することにしたものである。

【００１２】液晶表示装置用の周辺回路内蔵アクティブ
マトリクスパネルにおいては、画素部分及び周辺回路部
分の特徴は次の点がある。

【００１３】(1）画素部分のＴＦＴの寸法を小さくする
と、開口率が大きくでき鮮明な画像が得られる。高精細
用の表示装置ではこの傾向は益々強く望まれる。一方、
周辺回路部分はＴＦＴの加工寸法の制約は少なく、比較
的大きな素子を用いることができる。

【００１４】(2）後で述べる図２（ａ)，(ｂ）に示すよ
うに画素部分は同一パターンの二次元的繰返しであり、
ホトリソグラフィの工程を一枚の基板につき複数回に分
割してアライメントと露光をくり返すことにより微細加
工ができる。一方、周辺回路部分では、引出し配線部等
同一パターンの繰返しでない場合が多く、分割露光のた
びにホトマスクの変更が必要となり作業性が悪い。この
ため、基板上の１パネル分の周辺回路領域は１回のアラ
イメントと露光による一括露光方式が望ましい。

【００１５】(3）ＴＦＴの特性上では、画素部分はＴＦ
Ｔの寸法を小さくすることによりリーク電流（オフ電
流）を低減でき鮮明な画像が得られる。周辺回路部分は
ＴＦＴの寸法を大きくしてソース・ドレイン間を高耐圧
化し、駆動能力を大きくすることができる。

【００１６】(4）ＴＦＴパネル用の基板は一般に歪点約
５５０〜６５０℃のガラス基板が用いられる。このガラ
ス基板は製造工程中の熱処理により変形する。特に湾曲
と収縮の問題が大きく、ガラス基板周辺部は寸法シフト
が大きくなる。画素部分はガラス基板の中央部に配置す
るため微細加工しやすくＴＦＴの寸法も小さくできる
が、周辺回路部分はガラス基板の周辺部に配置されるた
め、パターン合せ等のためにはＴＦＴの加工寸法を大き
くした方が容易に作成できる。

【００１７】

【実施例】以下、本発明の実施例を図面を用いて詳細に
説明する。

【００１８】実施例１ 図１（ａ）,（ｂ）及び図２（ａ）,（ｂ）は本発明の一
実施例の周辺回路を内蔵した液晶表示用ＴＦＴ基板の平
面模式図一部分解斜視図、その平面パターン及びカラー
液晶表示装置の斜視断面図を示す。符号１０はガラス基
板で、その品位は歪点６４５℃、大きさは１辺が６００
mm正方形で、厚みが１.１mm である。符号１１は各画素
のスイッチ用のＴＦＴをマトリックス状に配置した表示
領域たる画素領域で横４８mm，縦３６mmであり、１辺が
５０μｍ正方形の個々の画素が横９６０ドット，縦７２
０ドット，合計６９万個配置されている。この画素の中
には最小寸法３μｍの多結晶シリコンＴＦＴが設置され
ている。ＴＦＴはＭＯＳ構造でその加工寸法はゲート長
１０μｍ，ゲート幅３μｍである。１２及び１３は画素
用ＴＦＴを駆動するための表示領域以外の領域である周
辺回路領域で、約２万個の最小寸法は６μｍの多結晶シ
リコンＴＦＴが配置されている。１２は垂直シフトレジ
スタから成る走査線駆動回路、１３はサンプリングトラ
ンジスタ、分割マトリックス及び水平シフトレジスタか
ら成る信号線駆動回路が構成されている。代表的ＴＦＴ
の加工寸法は負荷ＭＯＳのゲート長３０μｍ，ゲート幅
１０μｍ，ドライバＭＯＳのゲート長６μｍ，ゲート幅
５０μｍである。

【００１９】なお、本実施例で形成されたアクティブマ
トリクス基板は図２（ａ）に示すようにカラー液晶表示
装置として用いられる。ガラス基板５０１上に、形成さ
れた信号電極５０４と走査電極５０３とがマトリクス状
に形成されたその交差点近傍に薄膜トランジスタ５０２
が形成され、透明電極よりなる画素電極５０１を駆動す
る。電気光学材である液晶層５０６を挾んで対向するガ
ラス基板５０８上には透明電極よりなる対向電極５０６
およびカラーフィルタ５０７が形成され、一対のガラス
基板５０１，５０８を挾むように、偏光板５０５が設け
られる。これによって表示体となる画素が形成される。
光源からの光の透過を画素電極５０１部分で調節するこ
とにより薄膜トランジスタ（ＴＦＴ）駆動型のカラー液
晶表示装置が構成される。

【００２０】図４は上記ＴＦＴの断面模式図を示す。画
素用ＴＦＴ及び周辺回路用ＴＦＴも平面寸法（パター
ン）が異なるのみで全く同じプロセスで作成される。

【００２１】ガラス基板２０の表面に、膜厚６０ｎｍの
多結晶シリコン膜２１を基板温度５５０℃の減圧ＣＶＤ
法で形成し、更に６００℃，２０時間窒素雰囲気中でア
ニールした後、ホトリソグラフィによりパターニングし
た。このパターニングサイズは前述の様に画素用ＴＦＴ
と周辺回路用ＴＦＴでは異なる。次に膜厚１２０ｎｍの
ゲート絶縁膜としてのシリコン酸化膜２２及び膜厚２０
０ｎｍのゲート電極としての多結晶シリコン膜２３を堆
積させ、ホトリソグラフィによりパターニングした。こ
のパターンサイズは前述の寸法で、画素用ＴＦＴ部は周
辺回路用TFT 部に比べて最小加工寸法が小さい。その
後、今日広く用いられているセルファライン法によるリ
ンのイオン打込み・アニールにより、ソース領域２４，
ドレイン領域２５を形成した。その後、ＩＴＯの透明電
極及びアルミニウム配線層を形成した。

【００２２】図３は上記方法により形成したＴＦＴの特
性を示す。１基板内５点，３基板の測定の平均値を示
す。画素部のＴＦＴの特徴は、オフ電流が小さいことで
あり、これはＴＦＴの微細加工によるものである。一
方、周辺回路部のＴＦＴの特徴は、ソース・ドレイン間
の耐圧が高く、またキャリア移動度が大きいことであ
り、これはＴＦＴの寸法が大きくて多結晶シリコン膜の
局所的なブレークダウンやパンチスルーが防止できるた
め及び多結晶シリコン層表面でのキャリア移動度のロス
が低減されるためである。耐圧としては、画素部用ＴＦ
Ｔは約１０〜２０Ｖ，周辺駆動回路ＴＦＴは約３０Ｖ以
上が望ましい。

【００２３】実施例２ 次に画面サイズ１４″（通称サイズ、正確には２６８.
８mm×１８７.２mm，対角１２.９″)の大画面液晶表示
装置に適用した例を図３を用いて説明する。

【００２４】大きさ３００×２３５mm² のガラス基板３
０を用いて、実施例１と同様に周辺回路内蔵ＴＦＴパネ
ルを形成した。ただし、一画素の大きさは２４０×８０
μｍ² 、画素数は１１２０×７８０であり、画素部３１
はＴＦＴの寸法はゲート長５０μｍ，ゲート幅８μｍ，
周辺回路部３２のＴＦＴの寸法はゲート長５０μｍ，ゲ
ート幅５０μｍであり、最小配線幅は両者とも１０μｍ
であり、画素の開口率は６０.５％ である。

【００２５】製造プロセスは上記実施例１と同様である
が、ホトリソグラフィにおいては図５に示す様に、周辺
回路部３２（走査線駆動回路と信号線駆動回路）は一括
露光、画素部３１は１２回の分割露光とした。即ち、ま
ず一括露光で走査線駆動回路と信号線駆動回路を露光
し、次に５″ホトマスクを用いて画素部３１を点線で示
した１２区画に分けて分割露光した。この時、分割露光
領域の境界での走査線及び信号線の断線を防止するため
図６に示す様に次の方法による。まず、ホトレジストは
ネガタイプを用い、分割露光のエリアを配線幅Ｗと同じ
１０μｍ（図６中（ａ））以上重複して露光した。この
結果、第１の分割露光における紫外線照射部分（ハッチ
ング部ｂ）及び第２の分割露光における紫外線照射部分
（ハッチング部ｃ）の少なくとも一回紫外線照射された
部分はホトレジストを残存させることができ、配線の断
線を防止できる。なお、二重に紫外線照射を受けた部分
は、通常の一回紫外線照射を受けた部分によってほぼ囲
まれており、パターン精度に悪影響を及ぼすことはな
い。これにより、分割露光領域の境界における接続パタ
ーンの形状に特別な配慮をすることなく良好な配線接続
が可能となった。

【００２６】本方式により大画面基板にも高精度のパタ
ーン形成が可能となった。

【００２７】実施例２において、ＴＦＴパネルの歩留り
向上法として画素分割を試みた。また更にＴＦＴ特性の
向上、特にオフ電流低減のためゲート分割構造（マルチ
ゲート構造）のＴＦＴを採用した。

【００２８】図７は画素分割の平面パターンを示す。製
法は実施例２と同様であるが、１画素５０を走査線５１
で上下２つの領域に分け、それぞれの領域に１つずつ計
２つのＴＦＴ５２ａ，５２ｂを設置した。これにより、
１つのＴＦＴが破損しても１画素の１／２の面積はＯＮ
／ＯＦＦ動作し、欠陥を目立ち難くしたものである。ま
た、ＴＦＴ５２ａ，５２ｂの構造もゲート電極５３ａ，
５３ｂを８μピッチで３分割した。なお、５４は両ＴＦ
Ｔ５２ａ，５２ｂを共通の信号線、５５ａと５５ｂはＴ
ＦＴのソース領域に接続された透明電極（ＩＴＯ）を示
す。この構造では、１画素５０の開口率は４９.７％ が
得られており、実用的には充分な輝度が得られる。また
ゲート分割構造（マルチデータ電極構造）により、オフ
電流は半減させることができ、液晶表示装置としての画
面内の輝度の変化が小さく高品位の画像が得られる。

【００２９】本発明は、液晶表示装置における画素部と
周辺回路のＴＦＴのみならず、駆動回路内蔵の各種セン
サー、例えば、イメージセンサ，シリコン単結晶のピエ
ゾ抵抗効果を利用した圧力センサ，感熱記録用ヘッド等
にも適用できる。

【００３０】また、図８及び図９はＴＦＴ−ＬＣＤの画
素部及び周辺回路部のパターンサイズの異なりを示すホ
トマスク平面パターン図である。

【００３１】Ｓｉ島の大きさ及びＡｌ配線の幅が画素部
と周辺回路部で異なることが明確になっていることが判
る。

【００３２】すなわち、図８，図２（ａ）に示す領域Ａ
のパターンを示し、図９は、図２（ａ）に示す領域Ｂの
パターンを示す。

【００３３】本発明の特徴のいくつかを列挙すると、 １．液晶表示装置用の周辺駆動回路を同一基板上に内蔵
したアクティブマトリックスパネルにおいて、画素部分
のトランジスタの加工寸法を周辺駆動回路部分のそれよ
り小さくしたこと。

【００３４】２．液晶表示装置用の周辺駆動回路を同一
基板上に内蔵したアクティブマトリックスパネルにおい
て、周辺駆動回路部分のトランジスタの耐圧を画素部分
のそれより大きくしたこと。

【００３５】３．液晶表示装置用の周辺駆動回路を同一
基板上に内蔵したアクティブマトリックスパネルにおい
て、画素部分のトランジスタのリーク電流を周辺駆動回
路部分のそれより小さくした。

【００３６】４．薄膜トランジスタは多結晶シリコンを
主体とすること。

【００３７】５．薄膜トランジスタパネルの製造方法に
おいて、周辺駆動回路部分は一括露光方式、画素部分は
分割露光方式とすること。

【００３８】６．分割露光の境界附近の配線の連結は、
ネガ型ホトレジストを用いて配線幅以上の寸法を重ねて
露光すること。

【００３９】７．薄膜トランジスタパネルを用いて液晶
表示装置を形成すること。

【００４０】本発明によれば、液晶表示用ＴＦＴアクテ
ィブマトリックスパネルの周辺回路と画素部をそれぞれ
適切な構成に製造プロセスの工程数を増やすことなく形
成できる。このため、高精細パネルの形成，大画面パネ
ルの高精度形成，冗長システムの適用による歩留り向上
が達成できる。

【００４１】すなわち、ＬＣＤ用ＴＦＴでは一枚の基板
に１つの欠陥があると原則としては不合格となる。

【００４２】ＬＳＩではＳｉウエハを小さくペレタイズ
するため１ウエハ内に欠陥があってもそのペレットのみ
不良となり他のペレットは良品とすることができる。

【００４３】このため １）欠陥を防止する方法 ２）欠陥があっても動作する方法、冗長方式が検討され
ている。

【００４４】冗長方式（システム）の例としては ａ）１画素に複数個のＴＦＴを作成し、１つが欠陥でも
他が動作して正常な画像を示す。

【００４５】ｂ）配線の断線が生じても二重配線するこ
とにより正常動作させる。

【００４６】ｃ）ゲート電極とドレイン電極がショート
すると十文字の欠陥（縦，横１列の画素が全てだめにな
る）が発生するが、ゲートラインとゲート電極の間に適
切な抵抗値を挿入することにより点欠陥（１画素のみ）
にできる。

【００４７】などがある。

【００４８】本発明では特に新規な冗長アイデアはない
が、パターン精度を区別することで上記の冗長アイデア
が取り入れやすくなる。

【００４９】明細書中の用語について、補足説明する
と、加工寸法とは、ＴＦＴ用のＳｉ島の大きさ（ゲート
幅，ゲート長さ）、配線層の幅などの微細加工の大きさ
図４のソース領域２４の幅，図６に示したｂ，ｃの幅。

【００５０】耐圧とは、ＭＯＳ構造のＴＦＴのソース・
ドレイン間の耐圧（耐圧を決める要因は、Ｓｉ島の大き
さ（ゲート長），厚み，不純物濃度等である）である。

【００５１】同一基板とは、ＴＦＴ工程の最初のスター
ト材料であるガラス基板ＬＳＩ工程のＳｉウエハに相当
する。

【００５２】別の基板を隣接したり、貼合せる場合は、
個々の基板に別々のプロセスでTFTを作成することが可
能である。

【００５３】リーク電流とは、ＴＦＴのオフ電流（ゲー
ト電圧（ｎチャンネルでは負バイアス）印加時のソース
・ドレイン間電流）を言う。

【００５４】一括露光，分割露光とは、元来は一枚の基
板全面を一枚のホトマスクを用いて一回のアライメント
と露光で実施する方法が一括露光方式であり、基板全面
を複数回のアライメント露光に分けて実施する方法が分
割露光である。

【００５５】ここでは、周辺回路領域は一回のアライメ
ントと露光で、画素領域は複数回のアライメントと露光
に分けて実施する方法をいう。

【００５６】配線幅とは、走査用バスライン及び信号用
バスラインをいう。

【００５７】

【発明の効果】本発明によれば、さらに、優れた特性を
有する表示装置及び表示用基板を比較的容易に得ること
のできる表示装置の製造方法を提供することができる。

【図面の簡単な説明】

【図１】本発明の一実施例であるＴＦＴパネルの模式図
である。

【図２】本発明の他の一実施例であるＴＦＴパネルの模
式図である。

【図３】本発明の方法により形成したＴＦＴの特性を示
す図である。

【図４】本発明の図２で示したＴＦＴの断面模式図であ
る。

【図５】本発明の他の実施例であるＴＦＴパネルの模式
図である。

【図６】本発明の一実施例である配線幅以上の寸法を重
ねて露光する場合を示す図である。

【図７】本発明の一実施例である画素分割の平面パター
ンを示す図である。

【図８】図２に示す領域Ａのパターンを示す図である。

【図９】図２に示す領域Ｂのパターンを示す図である。

【符号の説明】

１０…ガラス基板、１１…画素領域、１２…走査線駆動
回路、１３…信号線駆動回路。

Claims (3)

【特許請求の範囲】
1. 【請求項１】基板を準備する工程と、 上記基板を表示領域と表示領域以外の領域とに分けて、
   それぞれの領域に半導体素子を形成する工程と、 上記半導体素子によって、制御される表示体を形成する
   工程とを有し、 上記表示領域への半導体素子の形成は、分割露光方法に
   て行い、 上記表示領域以外の領域への半導体素子の形成は、一括
   露光方法にて行い、 上記表示領域に形成される上記半導体素子の最小加工寸
   法を、上記表示領域以外の領域に形成された上記半導体
   素子の最小加工寸法より小さくしたことを特徴とする表
   示装置の製造方法。
2. 【請求項２】請求項１の表示装置の製造方法において、 上記分割露光方法の実施に当たっては、隣接する分割領
   域間に跨る配線部分の連結のために上記配線幅以上の寸
   法を重ねて露光することを特徴とする表示装置の製造方
   法。
3. 【請求項３】請求項２の表示装置の製造方法において、 上記分割露光方法の実施に当たっては、隣接する分割領
   域間に跨る配線部分の連結のために上記配線幅以上の寸
   法を重ねるとともに、ネガ型のフォトレジストを用いて
   露光することを特徴とする表示装置の製造方法。