JPH08237313A - Multi-valued fsk demodulation circuit - Google Patents

Abstract

PURPOSE: To realize a multi-valued FSK demodulation circuit capable of reducing an error rate even when the ratio of a signal to noise is small and enjoying the merit of a direct conversion receiving system. CONSTITUTION: A changing point detection means 13 detects the changing point of a channel Q signal and/or a channel I signal which are waveform-shaped into a pulse signal and frequency shift size detection means 16 and 17 converts information on the period of the detected changing point to information on a frequency to output a signal expressing the size of frequency shift. A polarity judging means 18 detects the polarity of frequency phase relation of the channels Q and I. Then a polarity adding means 19 adds the detected polarity to a frequency shift size signal to obtain an instantaneous frequency signal including only information on frequency shift and a base band processing means 130 processes this instantaneous frequency signal to reproduce transmission data and a data clock signal.

Description

【発明の詳細な説明】Detailed Description of the Invention

【０００１】[0001]

【産業上の利用分野】本発明は、ダイレクトコンバージ
ョン受信方式を適用している多値ＦＳＫ復調回路に関す
るものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a multilevel FSK demodulation circuit to which a direct conversion receiving system is applied.

【０００２】[0002]

【従来の技術】ダイレクトコンバージョン受信方式を適
用している受信機は、周波数選択用のフィルタをＩＣ
（集積回路）の中に構成できる等の特徴により、小型
化、低価格化が実現できるので、２値のＦＳＫ（Freque
ncy Shift Keying）変調波信号の受信機、特にページャ
ー装置用として注目されている。2. Description of the Related Art A receiver to which a direct conversion receiving system is applied has a filter for frequency selection as an IC.
Due to features such as being able to be configured in an (integrated circuit), downsizing and cost reduction can be realized, so binary FSK (Freque
ncy Shift Keying) has received attention as a receiver for modulated wave signals, especially for pager devices.

【０００３】ダイレクトコンバージョン受信機の特徴
は、(1) ＲＦ信号をベースバンド信号に直接落とすの
で、イメージ周波数が存在せず、従って通常のスーパー
ヘテロダイン方式に必要なイメージ除去用のフィルタが
必要ない、(2) チャネル選択用のフィルタとして、ベー
スバンド帯域におけるＬＰＦが使え、ＩＣの中に組み込
めるので、高価なＩＦフィルタが削除できる、こと等で
ある。The characteristics of the direct conversion receiver are as follows: (1) Since the RF signal is directly dropped to the baseband signal, there is no image frequency, and therefore, the filter for image removal necessary for the normal superheterodyne system is not required. (2) An LPF in the baseband band can be used as a filter for channel selection and can be incorporated in an IC, so that an expensive IF filter can be eliminated.

【０００４】図２は、ダイレクトコンバージョン受信機
に適用されている従来の２値ＦＳＫ復調回路の原理構成
を示したものである。FIG. 2 shows the principle configuration of a conventional binary FSK demodulation circuit applied to a direct conversion receiver.

【０００５】ダイレクトコンバージョン受信機はＩＦ周
波数が０の受信機と考えられ、２種類の周波数成分を区
別するために、９０°位相の異なった二つの局部発振信
号を使って直交検波する形式をとっている。The direct conversion receiver is considered to be a receiver having an IF frequency of 0, and in order to distinguish two kinds of frequency components, a quadrature detection is performed by using two local oscillation signals different in 90 ° phase. ing.

【０００６】ここで、ページャー装置用の２値ＦＳＫ変
調波信号では、周波数の高い方を“０”に、低い方を
“１”に対応させている。すなわち、搬送波周波数をω
_c 、二つの周波数成分を（ω_c ＋Δω）と（ω_c −Δ
ω）とすれば、アンテナ１が捕捉し、ＲＦ増幅段２が増
幅した受信信号（２値ＦＳＫ変調波信号であるので振幅
は無視する）は、伝送路で混入された雑音成分がない場
合には、送信符号が“１”のときに、 Cos （ω_c −Δω）ｔ …(1) 送信符号が“０”のときに、 Cos （ω_c ＋Δω）ｔ …(2) にとるものとなる。Here, in the binary FSK modulated wave signal for the pager device, the higher frequency corresponds to "0" and the lower frequency corresponds to "1". That is, the carrier frequency is ω
_c , the two frequency components are (ω _c + Δω) and (ω _c −Δ
ω), the received signal that is captured by the antenna 1 and amplified by the RF amplification stage 2 (ignoring the amplitude because it is a binary FSK modulated wave signal) has no noise component mixed in the transmission line. When the transmission code is “1”, Cos (ω _c −Δω) t (1) and when the transmission code is “0”, Cos (ω _c + Δω) t (2) .

【０００７】(1) 式又は(2) 式で表される受信信号と、
局部発振回路６が出力した搬送波信号Cos ω_c ｔをπ／
２移相器５によってπ／２だけ移相させた信号とを、ミ
キサ３において乗算した後ＬＰＦ（チャネルフィルタ）
７を通過させて低域成分だけを取出すと、得られたＱチ
ャネルの信号は、送信符号が“１”の場合に、 Cos （Δωｔ＋π／２） …(3) 送信符号が“０”の場合に、 Cos （Δωｔ−π／２） …(4) で表されるものとなる。The received signal represented by the equation (1) or (2),
Carrier signal local oscillator circuit 6 is outputted Cos omega _c t a [pi /
2 The signal that has been phase-shifted by π / 2 by the phase shifter 5 is multiplied in the mixer 3 and then LPF (channel filter)
When the low frequency component is extracted by passing through 7, the obtained Q channel signal is Cos (Δωt + π / 2) when the transmission code is “1” (3) When the transmission code is “0” And Cos (Δωt−π / 2) (4).

【０００８】一方、(1) 式又は(2) 式で表される受信信
号と、局部発振回路６が出力した搬送波信号Cos ω_c ｔ
とを、ミキサ４において乗算した後ＬＰＦ（チャネルフ
ィルタ）８を通過させて低域成分だけを取出すと、得ら
れたＩチャネルの信号は、送信符号が“１”であろうと
“０”であろうと、 Cos （Δωｔ） …(5) で表されるものとなる。On the other hand, (1) or (2) a reception signal of the formula, the carrier signal Cos omega _c t local oscillation circuit 6 is outputted
When and are multiplied in the mixer 4 and passed through the LPF (channel filter) 8 to extract only the low frequency component, the obtained I channel signal is "0" regardless of whether the transmission code is "1". In other words, Cos (Δωt) (5)

【０００９】すなわち、送信符号が“１”の場合には、
Ｑチャネル信号はＩチャネル信号より位相がπ／２だけ
進んでおり、一方、送信符号が“０”の場合には、Ｑチ
ャネル信号はＩチャネル信号より位相がπ／２だけ遅れ
ている。従って、Ｉチャネル信号を基準に、Ｑチャネル
信号の位相の進み遅れを判定することにより、送信符号
を判定することができる。That is, when the transmission code is "1",
The Q channel signal leads the I channel signal by π / 2 in phase, while when the transmission code is “0”, the Q channel signal lags the I channel signal in phase by π / 2. Therefore, the transmission code can be determined by determining the lead or lag of the phase of the Q channel signal with reference to the I channel signal.

【００１０】リミッタ９及び１０、並びに、Ｄ型フリッ
プフロップ１１は、かかる位相関係の判定（従って符号
判定）のために設けられている。The limiters 9 and 10 and the D-type flip-flop 11 are provided for the determination of the phase relationship (hence the sign determination).

【００１１】ＬＰＦ７からのＱチャネル信号は、リミッ
タ９によって、図３（ａ１）又は（ｂ１）に示すよう
に、パルス信号に波形整形されてＤ型フリップフロップ
１１のデータ入力端子に入力される。一方、ＬＰＦ８か
らのＩチャネル信号は、リミッタ１０によって、図３
（ａ２）又は（ｂ２）に示すように、パルス信号に波形
整形されてＤ型フリップフロップ１１のクロック入力端
子に入力される。波形整形されたＩチャネル信号の立上
りエッジは、送信符号が“１”の場合には、図３（ａ
１）及び（ａ２）に示すように、波形整形されたＱチャ
ネル信号の“１”レベル期間に生じ、送信符号が“０”
の場合には、図３（ｂ１）及び（ｂ２）に示すように、
波形整形されたＱチャネル信号の“０”レベル期間に生
じ、従って、Ｄ型フリップフロップ１１によって、Ｉチ
ャネル信号の立上りエッジでＱチャネル信号をラッチし
たものが送信符号を表すものとなり、当該復調回路のデ
ータ出力となる。The Q channel signal from the LPF 7 is waveform-shaped by a limiter 9 into a pulse signal as shown in FIG. 3 (a1) or (b1), and is input to the data input terminal of the D-type flip-flop 11. On the other hand, the I-channel signal from the LPF 8 is output by the limiter 10 as shown in FIG.
As shown in (a2) or (b2), the pulse signal is waveform-shaped and input to the clock input terminal of the D-type flip-flop 11. When the transmission code is “1”, the rising edge of the waveform-shaped I channel signal is shown in FIG.
1) and (a2), the transmission code is "0", which occurs during the "1" level period of the waveform-shaped Q channel signal.
In the case of, as shown in FIGS. 3 (b1) and (b2),
This occurs during the “0” level period of the waveform-shaped Q channel signal, and therefore the D-type flip-flop 11 latches the Q channel signal at the rising edge of the I channel signal to represent the transmission code, and the demodulation circuit concerned. Data output.

【００１２】[0012]

【発明が解決しようとする課題】ところで、近年、電波
の周波数有効利用が望まれ、ある一定の帯域幅のなかで
より多くの情報を送ることが要求されている。かかる要
求に応じる方法の１つとして、４値あるいはそれ以上の
多値ＦＳＫ変調波信号の伝送方式を伝送装置（例えばペ
ージャー装置や移動電話端末）に適用することが検討さ
れている。By the way, in recent years, effective use of frequencies of radio waves is desired, and more information is required to be transmitted within a certain fixed bandwidth. As one of the methods to meet such a demand, it is considered to apply a transmission method of a four-level or higher multi-level FSK modulated wave signal to a transmission device (for example, a pager device or a mobile telephone terminal).

【００１３】図２に示した回路は、上述したように、ダ
イレクトコンバージョン受信方式を適用した２値ＦＳＫ
復調回路であるが、同種の考え方を多値ＦＳＫ変調波信
号の復調回路に適用できるならば、ダイレクトコンバー
ジョン受信方式が有する上述した各種のメリットを享受
できて好ましい。しかしながら、図２に示した装置で
は、Ｉチャネル信号に対するＱチャネル信号の位相の進
み遅れしか判別できず（受信信号の周波数偏移が高いか
低いか（極性）の区別しかできず）、４値以上のＦＳＫ
変調波信号の復調回路にはその考え方を適用できない。As described above, the circuit shown in FIG. 2 is a binary FSK to which the direct conversion receiving system is applied.
Although it is a demodulation circuit, if the same idea can be applied to a demodulation circuit for a multi-level FSK modulated wave signal, it is preferable because the above-mentioned various advantages of the direct conversion reception system can be enjoyed. However, the device shown in FIG. 2 can determine only the lead / lag of the phase of the Q channel signal with respect to the I channel signal (only the frequency deviation of the received signal is high or low (polarity)), and four values The above FSK
The idea cannot be applied to a demodulation circuit for a modulated wave signal.

【００１４】４値以上のＦＳＫ変調波信号のダイレクト
コンバージョン受信方式を適用した復調回路は、つい最
近まで提案されていなかったが、最近になって、下記文
献に記載のものが提案された。The demodulation circuit to which the direct conversion receiving system of the FSK modulated wave signal of four or more values is applied has not been proposed until recently, but recently, the one described in the following document has been proposed.

【００１５】文献『齋藤、赤岩共著、「４値ＦＳＫ信号
のダイレクトコンバージョン受信方式」、電子情報通信
学会研究会技術報告、ＳＳＥ９４−１６２、ＲＣＳ９４
−１２４、１９９４年１１月』 この文献に記載の復調方式は、４値ＦＳＫ変調波信号の
場合、ＩＱ平面上の信号点が４種類で回転することに着
目し、ＩＱ平面上での信号点の回転方向と回転速度を別
々に検波し、その検波結果を組合せて４値ＦＳＫ変調波
信号の検波を行なうものである。ここで、回転速度の検
出は、１タイムスロット当りの信号点軌跡とＩ軸及びＱ
軸との交差回数をカウンタで数える方式を採用してい
る。Reference "Saito and Akaiwa,""Direct conversion receiving method of 4-value FSK signal", IEICE Technical Report, SSE94-162, RCS94
-124, November 1994] In the demodulation method described in this document, in the case of a four-level FSK modulated wave signal, paying attention to the fact that the signal points on the IQ plane rotate by four types, and the signal points on the IQ plane are The rotation direction and the rotation speed are separately detected, and the detection results are combined to detect the 4-level FSK modulated wave signal. Here, the rotation speed is detected by the signal point locus per one time slot, the I axis and the Q axis.
A counter is used to count the number of intersections with the axis.

【００１６】しかしながら、交差回数は当然に整数であ
って離散値であり、回転速度を段階的にしか示さない指
標である。そのため、雑音によって交差回数が変化した
場合、正規の交差回数に対するその変化分の割合は大き
い。従って、信号対雑音比（例えばＥｂ／Ｎｏ）が小さ
いときには、回転速度の検出誤りが増加しやすく、その
結果、再生データの誤り率も高くなる。特に、変調指数
ｍが小さいときは、１タイムスロット当りの正規の交差
回数（十数回以下）が少なくて雑音の影響を受けやす
く、上記課題が発生し易い。However, the number of intersections is, of course, an integer and a discrete value, and is an index that indicates the rotational speed only stepwise. Therefore, when the number of crossings changes due to noise, the ratio of the change to the regular number of crossings is large. Therefore, when the signal-to-noise ratio (for example, Eb / No) is small, the detection error of the rotation speed tends to increase, and as a result, the error rate of the reproduced data also increases. In particular, when the modulation index m is small, the number of regular crossings per time slot (a dozen or less times) is small and is easily affected by noise, so that the above-mentioned problem is likely to occur.

【００１７】以上のように、回転速度の検出精度が低い
ので、４値ＦＳＫ変調波信号以上に速い回転速度を有す
る周波数偏移もあり得る８値以上のＦＳＫ変調波信号の
復調回路に、この提案方法を適用するには解決しなけれ
ばならない課題が多く残っている。As described above, since the detection accuracy of the rotation speed is low, the demodulation circuit for the FSK modulation wave signal of eight values or more, which may have the frequency deviation having the rotation speed higher than that of the four-valued FSK modulation wave signal, is used. There are still many issues that must be resolved before the proposed method can be applied.

【００１８】そのため、信号対雑音比が小さいときでも
誤り率を小さくできる、しかも、ダイレクトコンバージ
ョン受信方式のメリットを享受できる多値ＦＳＫ復調回
路が望まれている。Therefore, there is a demand for a multi-valued FSK demodulation circuit which can reduce the error rate even when the signal-to-noise ratio is small, and can enjoy the merit of the direct conversion reception system.

【００１９】[0019]

【課題を解決するための手段】かかる課題を解決するた
め、本発明においては、多値ＦＳＫ復調回路を、以下の
各手段を備えるように構成した。In order to solve such a problem, in the present invention, a multi-valued FSK demodulation circuit is configured to include each of the following means.

【００２０】すなわち、(1) 受信した多値ＦＳＫ変調波
信号を直交検波し、その低域成分を取出してＱチャネル
信号及びＩチャネル信号を得る直交検波手段と、(2) こ
の直交検波手段からのＱチャネル信号及びＩチャネル信
号をそれぞれ、パルス信号に波形整形する２個の波形整
形手段と、(3) パルス信号に波形整形されたＱチャネル
信号及び又はＩチャネル信号の変化点を検出する変化点
検出手段と、(4) Ｑチャネル信号及びＩチャネル信号の
周波数より十分に高い高速クロック信号を発振する高速
クロック発振手段と、(5) この高速クロック発振手段か
らの高速クロック信号に基づいて、変化点検出手段が検
出した変化点の周期の情報を周波数の情報に変換し、受
信した多値ＦＳＫ変調波信号におけるその時点の周波数
偏移の大きさを表す信号を出力する周波数偏移大きさ検
出手段と、(6) パルス信号に波形整形されたＱチャネル
信号及びＩチャネル信号、又は、波形整形される前のＱ
チャネル信号及びＩチャネル信号の位相関係から、受信
した多値ＦＳＫ変調波信号におけるその時点の周波数偏
移の極性を検出する極性判定手段と、(7) 周波数偏移大
きさ検出手段からの出力信号に、極性判定手段が検出し
た極性を付加して、受信した多値ＦＳＫ変調波信号にお
けるその時点の周波数偏移の情報だけを含む瞬時周波数
信号を出力する極性付加手段と、(8) 得られた瞬時周波
数信号を処理して、送信データ及びデータクロック信号
を再生するベースバンド処理手段とを有するように構成
した。That is, (1) quadrature detection means for quadrature detection of the received multi-level FSK modulated wave signal and extracting the low frequency component thereof to obtain a Q channel signal and an I channel signal; and (2) from this quadrature detection means. Waveform shaping means for respectively shaping the Q channel signal and the I channel signal into a pulse signal, and (3) a change for detecting a change point of the Q channel signal and / or the I channel signal shaped into the pulse signal. Point detecting means, (4) a high speed clock oscillating means for oscillating a high speed clock signal sufficiently higher than the frequencies of the Q channel signal and the I channel signal, and (5) based on the high speed clock signal from the high speed clock oscillating means, A signal indicating the magnitude of the frequency shift at that point in the received multi-level FSK modulated wave signal by converting the information on the period of the change point detected by the change point detecting means into frequency information. A frequency deviation size detection means for outputting, (6) Q channel signal and the I-channel signals are waveform-shaped into a pulse signal, or, before being waveform shaping Q
Polarity determining means for detecting the polarity of the frequency deviation at the time point in the received multilevel FSK modulated wave signal based on the phase relationship between the channel signal and the I channel signal, and (7) the output signal from the frequency deviation magnitude detecting means. And (8) the polarity adding means for adding the polarity detected by the polarity determining means and outputting an instantaneous frequency signal containing only the information of the frequency deviation of the received multilevel FSK modulated wave signal. And a baseband processing means for processing the instantaneous frequency signal to recover the transmission data and the data clock signal.

【００２１】[0021]

【作用】本発明の多値ＦＳＫ復調回路においては、直交
検波手段が、受信した多値ＦＳＫ変調波信号を直交検波
し、その低域成分を取出してＱチャネル信号及びＩチャ
ネル信号を得、２個の波形整形手段がそれぞれ、得られ
た対応するＱチャネル信号及びＩチャネル信号をパルス
信号に波形整形する。In the multilevel FSK demodulation circuit of the present invention, the quadrature detection means performs quadrature detection on the received multilevel FSK modulated wave signal and extracts the low frequency component to obtain the Q channel signal and the I channel signal. Each of the waveform shaping means waveform-shapes the obtained corresponding Q channel signal and I channel signal into a pulse signal.

【００２２】また、変化点検出手段は、パルス信号に波
形整形されたＱチャネル信号及び又はＩチャネル信号の
変化点を検出し、周波数偏移大きさ検出手段は、高速ク
ロック発振手段からの高速クロック信号に基づいて、変
化点検出手段が検出した変化点の周期の情報を周波数の
情報に変換し、受信した多値ＦＳＫ変調波信号における
その時点の周波数偏移の大きさを表す信号を出力する。
一方、極性判定手段は、Ｑチャネル信号及びＩチャネル
信号の位相関係から、受信した多値ＦＳＫ変調波信号に
おけるその時点の周波数偏移の極性を検出する。そし
て、極性付加手段は、周波数偏移大きさ検出手段からの
出力信号に、極性判定手段が検出した極性を付加して、
受信した多値ＦＳＫ変調波信号におけるその時点の周波
数偏移の情報だけを含む瞬時周波数信号を出力する。Further, the changing point detecting means detects a changing point of the Q channel signal and / or the I channel signal whose waveform has been shaped into a pulse signal, and the frequency deviation magnitude detecting means uses the high speed clock from the high speed clock oscillating means. On the basis of the signal, the information of the period of the changing point detected by the changing point detecting means is converted into the information of the frequency, and the signal representing the magnitude of the frequency deviation at that point in the received multi-level FSK modulated wave signal is output. .
On the other hand, the polarity determining means detects the polarity of the frequency deviation at that point in the received multilevel FSK modulated wave signal from the phase relationship between the Q channel signal and the I channel signal. Then, the polarity adding means adds the polarity detected by the polarity determining means to the output signal from the frequency deviation magnitude detecting means,
An instantaneous frequency signal containing only the information of the frequency shift at that point in the received multilevel FSK modulated wave signal is output.

【００２３】ベースバンド処理手段が、このようにして
得られた瞬時周波数信号を処理して、送信データ及びデ
ータクロック信号を再生する。The baseband processing means processes the instantaneous frequency signal thus obtained to regenerate the transmission data and the data clock signal.

【００２４】[0024]

【実施例】以下、本発明を、ダイレクトコンバージョン
受信方式に従う４値ＦＳＫ復調回路に適用した第１実施
例及び第２実施例を順次説明する。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS A first embodiment and a second embodiment in which the present invention is applied to a four-level FSK demodulation circuit according to a direct conversion receiving system will be sequentially described below.

【００２５】（Ａ）第１実施例及び第２実施例に共通す
る基本的な考え方 まず、第１実施例及び第２実施例に共通する基本的な考
え方について説明する。なお、この基本的な考え方は、
８値以上のＦＳＫ変調波信号に対する復調回路にも適用
できる。(A) Basic idea common to the first and second embodiments First, the basic idea common to the first and second embodiments will be explained. In addition, this basic idea is
It can also be applied to a demodulation circuit for an FSK modulated wave signal having eight or more values.

【００２６】２値ＦＳＫ変調波信号は、図４（ａ）に示
すように、搬送波周波数からの周波数偏移として＋Δｆ
又は−Δｆをとるものであり、＋Δｆは一方の符号
“０”に対応し、−Δｆは他方の符号“１”に対応す
る。なお、図４において、横軸は時間経過を表わし、縦
軸は搬送波周波数からの周波数偏移を表している。な
お、Δｆは角速度Δωに対して、 Δｆ＝Δω／２π …(6) の関係がある。The binary FSK modulated wave signal is, as shown in FIG. 4A, + Δf as a frequency deviation from the carrier frequency.
Alternatively, it takes −Δf, + Δf corresponds to one code “0”, and −Δf corresponds to the other code “1”. In FIG. 4, the horizontal axis represents the passage of time, and the vertical axis represents the frequency deviation from the carrier frequency. Note that Δf has a relationship of Δf = Δω / 2π (6) with respect to the angular velocity Δω.

【００２７】一方、４値ＦＳＫ変調波信号は、図４
（ｂ）に示すように、搬送波周波数からの周波数偏移と
して＋３Δｆ、＋Δｆ、−Δｆ又は−３Δｆをとるもの
であり、各周波数偏移は、例えばそれぞれ２ビット符号
“００”、“０１”、“１０”、“１１”に対応する。
従って、これら周波数偏移＋３Δｆ、＋Δｆ、−Δｆ及
び−３Δｆを弁別できるような信号（ベースバンド信
号）を、ダイレクトコンバージョン受信処理して得たＱ
チャネル信号及びＩチャネル信号から形成して、送信デ
ータを再生すれば良い。On the other hand, the four-level FSK modulated wave signal is shown in FIG.
As shown in (b), the frequency deviation from the carrier frequency is + 3Δf, + Δf, −Δf, or −3Δf, and each frequency deviation is, for example, a 2-bit code “00”, “01”, It corresponds to “10” and “11”.
Therefore, a signal (baseband signal) capable of discriminating these frequency shifts + 3Δf, + Δf, −Δf and −3Δf is obtained by direct conversion reception processing.
It is sufficient to form the channel signal and the I channel signal to reproduce the transmission data.

【００２８】以上のように、４値ＦＳＫ変調波信号は、
２値ＦＳＫ変調波信号に比較して、取り得る周波数偏移
の数は異なるが、受信信号と、直交検波して得たＱチャ
ネル信号及びＩチャネル信号との関係は、従来の技術の
項で２値ＦＳＫ変調波信号について説明したと同様な関
係が成り立つ。As described above, the 4-level FSK modulated wave signal is
Although the number of possible frequency deviations is different as compared with the binary FSK modulated wave signal, the relationship between the received signal and the Q channel signal and the I channel signal obtained by the quadrature detection is described in the section of the prior art. The same relationship holds as described for the binary FSK modulated wave signal.

【００２９】(i) 受信信号が、周波数偏移−Δｆ（＝−
Δω／２π）に係る Cos （ω_c −Δω）ｔ …(7) のときには、Ｑチャネル信号及びＩチャネル信号はそれ
ぞれ、 Ｑチャネル信号： Cos （Δωｔ＋π／２） …(8) Ｉチャネル信号： Cos （Δωｔ） …(9) となる。(I) The received signal has a frequency deviation of −Δf (= −
When Cos (ω _c −Δω) t (7) related to Δω / 2π), the Q channel signal and the I channel signal are respectively: Q channel signal: Cos (Δωt + π / 2) (8) I channel signal: Cos (Δωt) (9)

【００３０】(ii)受信信号が、周波数偏移Δｆ（＝Δω
／２π）に係る Cos （ω_c ＋Δω）ｔ …(10) のときには、Ｑチャネル信号及びＩチャネル信号はそれ
ぞれ、 Ｑチャネル信号： Cos （Δωｔ−π／２） …(11) Ｉチャネル信号： Cos （Δωｔ） …(12) となる。(Ii) The received signal has a frequency deviation Δf (= Δω
/ 2π) related Cos (ω _c + Δω) t (10), the Q channel signal and the I channel signal are respectively: Q channel signal: Cos (Δωt−π / 2) (11) I channel signal: Cos (Δωt) (12)

【００３１】(iii) 受信信号が、周波数偏移−３Δｆ
（＝−３Δω／２π）に係る Cos （ω_c −３Δω）ｔ …(13) のときには、Ｑチャネル信号及びＩチャネル信号はそれ
ぞれ、 Ｑチャネル信号： Cos （３Δωｔ＋π／２） …(14) Ｉチャネル信号： Cos （３Δωｔ） …(15) となる。(Iii) The received signal has a frequency shift of −3Δf.
When Cos (ω _c −3Δω) t (13) related to (= −3Δω / 2π), the Q channel signal and the I channel signal are respectively: Q channel signal: Cos (3Δωt + π / 2) (14) I channel Signal: Cos (3Δωt) (15)

【００３２】(iv)受信信号が、周波数偏移３Δｆ（＝３
Δω／２π）に係る Cos （ω_c ＋３Δω）ｔ …(16) のときには、Ｑチャネル信号及びＩチャネル信号はそれ
ぞれ、 Ｑチャネル信号： Cos （３Δωｔ−π／２） …(17) Ｉチャネル信号： Cos （３Δωｔ） …(18) となる。(Iv) The received signal has a frequency shift of 3Δf (= 3
When Cos (ω _c + 3Δω) t (16) related to Δω / 2π), the Q channel signal and the I channel signal are respectively: Q channel signal: Cos (3Δωt−π / 2) (17) I channel signal: Cos (3Δωt) (18)

【００３３】これらの周波数偏移と、Ｑチャネル信号及
びＩチャネル信号との関係式から、以下のことを認識す
ることができる。From the relational expressions of these frequency shifts and the Q channel signal and the I channel signal, the following can be recognized.

【００３４】周波数偏移±Δｆに係る上記(i) 及び(ii)
の場合と、周波数偏移±３Δｆに係る上記(iii) 及び(i
v)との場合は、Ｑチャネル信号及び又はＩチャネル信号
の周波数（角速度）の相違で弁別できる。なお、Ｑチャ
ネル信号及びＩチャネル信号は、上記の式から明らかな
ように、いずれの周波数偏移に係る受信信号から形成さ
れた場合でも、位相は異なるが、周波数（角速度）は等
しい。The above (i) and (ii) relating to the frequency deviation ± Δf
And the above (iii) and (i
In the case of v), it is possible to discriminate based on the difference in frequency (angular velocity) of the Q channel signal and / or the I channel signal. As is clear from the above equation, the Q-channel signal and the I-channel signal have the same frequency (angular velocity) although they are different in phase, regardless of whether they are formed from the received signals related to any frequency deviation.

【００３５】周波数偏移−Δｆに係る(i) の場合と周波
数偏移＋Δｆに係る(ii)の場合とでは、Ｉチャネル信号
に対するＱチャネル信号の位相の進み遅れ（±π／２）
で弁別できる（図３参照）。また同様に、周波数偏移−
３Δｆに係る(iii) の場合と周波数偏移＋３Δｆに係る
(iv)の場合とでは、Ｉチャネル信号に対するＱチャネル
信号の位相の進み遅れ（±π／２）で弁別できる（図３
参照）。従って、Ｉチャネル信号に対するＱチャネル信
号の位相の進み遅れ（±π／２）を検出する回路を設け
ると、負極性の周波数偏移に係る(i) 及び(iii) の場合
と、正極性の周波数偏移に係る(ii)及び(iv)の場合とを
弁別できる。In the case (i) related to the frequency deviation −Δf and the case (ii) related to the frequency deviation + Δf, the lead / lag of the phase of the Q channel signal with respect to the I channel signal (± π / 2)
Can be discriminated by (see FIG. 3). Similarly, frequency shift-
Case (iii) related to 3Δf and frequency deviation + 3Δf
In the case of (iv), it is possible to discriminate by the lead / lag (± π / 2) of the phase of the Q channel signal with respect to the I channel signal (Fig. 3).
reference). Therefore, if a circuit for detecting the lead / lag (± π / 2) of the phase of the Q channel signal with respect to the I channel signal is provided, the cases of (i) and (iii) related to the negative frequency shift and the positive polarity The cases of (ii) and (iv) related to frequency shift can be discriminated.

【００３６】そこで、第１及び第２実施例は、Ｑチャネ
ル信号及び又はＩチャネル信号から周波数偏移の大きさ
（絶対値｜Δｆ｜又は｜３Δｆ｜）を検出する構成と、
Ｑチャネル信号及びＩチャネル信号から正極性（Δｆ及
び３Δｆ、これらは区別できない）か負極性（−Δｆ及
び−３Δｆ、これらは区別できない）かを検出する構成
とを設けて、検出された周波数信号に検出された極性を
付与して、４種類の周波数偏移Δｆ、−Δｆ、３Δｆ及
び−３Δｆのうち受信信号に係る周波数偏移を反映させ
た図４（ｂ）に示すようなベースバンド信号（受信した
４値ＦＳＫ変調波信号を検波した信号）を形成し、この
ベースバンド信号を処理して符号を再生することとし
た。Therefore, in the first and second embodiments, a configuration for detecting the magnitude of the frequency deviation (absolute value | Δf | or | 3Δf |) from the Q channel signal and / or the I channel signal,
A frequency signal detected by providing a configuration for detecting whether the polarity is positive (Δf and 3Δf, which cannot be distinguished) or negative (−Δf and −3Δf, which cannot be distinguished) from the Q channel signal and the I channel signal. A baseband signal as shown in FIG. 4 (b) in which the detected polarity is added to reflect the frequency deviation related to the received signal among the four types of frequency deviations Δf, −Δf, 3Δf, and −3Δf. (Signal obtained by detecting the received 4-level FSK modulated wave signal) is formed, and the baseband signal is processed to reproduce the code.

【００３７】ここで、周波数偏移の大きさ（｜Δｆ｜又
は｜３Δｆ｜）を検出する構成として、その検出精度や
検出分解能が高くなるように、Ｑチャネル信号及び又は
Ｉチャネル信号を波形整形して得たパルス信号（図３参
照）の周期を検出に利用する構成としている。Here, as a configuration for detecting the magnitude of the frequency deviation (| Δf | or | 3Δf |), waveform shaping of the Q channel signal and / or the I channel signal is performed so that the detection accuracy and detection resolution become high. The pulse signal (see FIG. 3) obtained in this manner is used for detection.

【００３８】（Ｂ）第１実施例の全体構成 以下、以上のような考え方に従ってなされた第１実施例
の４値ＦＳＫ復調回路を説明する。ここで、図１が第１
実施例の全体構成を示すブロック図であり、上述した図
２との同一、対応部分には同一符号を付して示してい
る。(B) Overall Configuration of First Embodiment A four-valued FSK demodulator circuit according to the first embodiment made according to the above concept will be described below. Here, FIG. 1 is the first
It is a block diagram which shows the whole structure of an Example, The same code | symbol is attached | subjected and shown to the same or corresponding part as FIG. 2 mentioned above.

【００３９】図１において、第１実施例の復調回路は、
図２に示す従来回路でも存在していたアンテナ１、ＲＦ
増幅段２、ミキサ３及び４、π／２移相器５、局部発振
回路６、ＬＰＦ７及び８、並びに、リミッタ９及び１０
に加えて、変化点検出回路１３、カウンタ１６、逆算回
路１７、極性判定回路１８、極性付加回路１９、発振器
２１及びベースバンド処理回路１３０を有する。In FIG. 1, the demodulation circuit of the first embodiment is
Antenna 1 and RF, which were also present in the conventional circuit shown in FIG.
Amplifier stage 2, mixers 3 and 4, π / 2 phase shifter 5, local oscillation circuit 6, LPFs 7 and 8, and limiters 9 and 10.
In addition to the above, a change point detection circuit 13, a counter 16, a back calculation circuit 17, a polarity determination circuit 18, a polarity addition circuit 19, an oscillator 21, and a baseband processing circuit 130 are provided.

【００４０】変化点検出回路１３は、リミッタ９から出
力されたパルス信号に整形されたＱチャネル信号Ｓ９
（図３（ａ１）又は（ｂ１）参照）における変化点（立
上りエッジ及び又は立下りエッジ）を検出し、変化点検
出信号Ｓ１３をカウンタ１６に出力するものである。Ｑ
チャネル信号の周波数は、上述した(8) 式、(11)式、(1
4)式、(17)式から明らかなように、周波数偏移の絶対値
に等しい。周波数と周期との間には、周知のように反比
例関係があり、パルス信号に整形されたＱチャネル信号
Ｓ９の変化点周期は、Ｑチャネル信号Ｓ９の周波数に反
比例している。The change point detection circuit 13 has a Q channel signal S9 shaped into the pulse signal output from the limiter 9.
The changing point (rising edge and / or falling edge) in (see (a1) or (b1) of FIG. 3) is detected, and the changing point detection signal S13 is output to the counter 16. Q
The frequency of the channel signal can be calculated using the equations (8), (11), (1
As is clear from equations (4) and (17), it is equal to the absolute value of the frequency deviation. As is well known, the frequency and the period have an inverse proportional relationship, and the change point period of the Q channel signal S9 shaped into a pulse signal is inversely proportional to the frequency of the Q channel signal S9.

【００４１】発振器２１は、Ｑチャネル信号が取り得る
周波数（＝周波数偏移）より十分に高い周波数を有する
高速クロック信号を発振するものであり、その高速クロ
ック信号Ｓ２１をカウンタ１６、逆算回路１７及びベー
スバンド処理回路１３０に与える。The oscillator 21 oscillates a high-speed clock signal having a frequency sufficiently higher than the frequency (= frequency deviation) that the Q-channel signal can take. The high-speed clock signal S21 is supplied to the counter 16, the reverse calculation circuit 17, and It is given to the baseband processing circuit 130.

【００４２】カウンタ１６は、変化点検出信号Ｓ１３
で、発振器２１からのクロック信号Ｓ２１によるカウン
トを開始し、次の変化点検出信号Ｓ１３で、カウントを
停止し、カウント値Ｓ１６を逆算回路１７に与えると共
に、リセットして新たなカウントを開始するものであ
る。従って、カウンタ１６から逆算回路１７に与えられ
るカウント値Ｓ１６は、パルス信号に整形されたＱチャ
ネル信号Ｓ９の変化点周期を高速クロック信号Ｓ２１の
個数で捕らえたものである。The counter 16 has a change point detection signal S13.
Then, the counting by the clock signal S21 from the oscillator 21 is started, the counting is stopped by the next change point detection signal S13, and the count value S16 is given to the back calculation circuit 17 and reset to start a new counting. Is. Therefore, the count value S16 given from the counter 16 to the inverse calculation circuit 17 is obtained by capturing the change point period of the Q channel signal S9 shaped into a pulse signal by the number of high-speed clock signals S21.

【００４３】逆算回路１７は、カウント値Ｓ１６の逆数
を演算するものであり、その得られた信号Ｓ１７を極性
付加回路１９に与える。逆算回路１７としては、例えば
特開平２−１９４４３０号公報に記載のものを適用でき
る。カウント値Ｓ１６は、パルス信号に整形されたＱチ
ャネル信号Ｓ９の変化点周期を表すものであるので、逆
算回路１７からの出力信号Ｓ１７は、Ｑチャネル信号Ｓ
９の周波数（＝周波数偏移の大きさ）を表すものとなっ
ている。The back calculation circuit 17 calculates the reciprocal of the count value S16, and supplies the obtained signal S17 to the polarity addition circuit 19. As the back calculation circuit 17, for example, the one described in JP-A-2-194430 can be applied. Since the count value S16 represents the change point period of the Q channel signal S9 shaped into a pulse signal, the output signal S17 from the inverse calculation circuit 17 is the Q channel signal S9.
It represents 9 frequencies (= magnitude of frequency deviation).

【００４４】極性判定回路１８には、リミッタ９及び１
０を介したパルス信号に整形されたＱチャネル信号Ｓ９
及びＩチャネル信号Ｓ１０が入力され、極性判定回路１
８は、これらＱチャネル信号Ｓ９及びＩチャネル信号Ｓ
１０に基づいて、受信信号におけるそのときの周波数偏
移の極性を判定し、極性判定信号Ｓ１８を極性付加回路
１９に出力する。極性判定回路１８としては、例えばＤ
型フリップフロップを適用でき、この場合、Ｉチャネル
信号Ｓ１０の立上りエッジでＱチャネル信号Ｓ９をラッ
チした論理レベルを極性判定信号Ｓ１８とする。この一
例の動作は、図２に示した従来回路のＤ型フリップフロ
ップ１１の動作と同様であり、図３から明らかなよう
に、受信信号における周波数偏移が−Δｆ又は−３Δｆ
のときに負極性を表す“１”が出力され、受信信号にお
ける周波数偏移が＋Δｆ又は＋３Δｆのときに正極性を
表す“０”が出力される。The polarity determining circuit 18 includes limiters 9 and 1
Q channel signal S9 shaped into a pulse signal via 0
And the I channel signal S10 are input, and the polarity determination circuit 1
8 denotes these Q channel signal S9 and I channel signal S
Based on 10, the polarity of the frequency shift in the received signal at that time is determined, and the polarity determination signal S18 is output to the polarity adding circuit 19. As the polarity determination circuit 18, for example, D
Type flip-flop can be applied. In this case, the logic level obtained by latching the Q channel signal S9 at the rising edge of the I channel signal S10 is used as the polarity determination signal S18. The operation of this example is similar to the operation of the D-type flip-flop 11 of the conventional circuit shown in FIG. 2, and as is clear from FIG. 3, the frequency deviation of the received signal is −Δf or −3Δf.
When the frequency shift of the received signal is + Δf or + 3Δf, “1” indicating the negative polarity is output, and “0” indicating the positive polarity is output.

【００４５】極性付加回路１９は、逆算回路１７からの
信号Ｓ１７に、極性判定回路１８からの極性判定信号Ｓ
１８が指示する極性を付加し、受信信号（４値ＦＳＫ変
調波信号）を検波した図４（ｂ）に示すようなベースバ
ンド信号（以下、瞬時周波数信号と呼ぶ）Ｓ１９をベー
スバンド処理回路１３０に与える。The polarity adding circuit 19 adds the polarity determining signal S from the polarity determining circuit 18 to the signal S17 from the inverse calculating circuit 17.
A baseband signal (hereinafter referred to as an instantaneous frequency signal) S19 as shown in FIG. 4B, which is obtained by detecting the received signal (four-valued FSK modulated wave signal) with the polarity indicated by 18, is added to the baseband processing circuit 130. Give to.

【００４６】図６は、４値ＦＳＫ変調波信号の場合の瞬
時周波数信号を示すいわゆるアイパタンであり、横軸は
時間軸で、シンボルレートに同期してスイープし、縦軸
は周波数偏移に比例した電圧を示すオシロスコープ等の
表示画面である。極性付加回路１９からの瞬時周波数信
号Ｓ１９は、このアイパタン上のいずれかの軌跡をと
る。FIG. 6 is a so-called eye pattern showing an instantaneous frequency signal in the case of a four-level FSK modulated wave signal. The horizontal axis is the time axis, sweeping is synchronized with the symbol rate, and the vertical axis is proportional to the frequency deviation. It is a display screen of an oscilloscope or the like showing the applied voltage. The instantaneous frequency signal S19 from the polarity adding circuit 19 takes any locus on this eye pattern.

【００４７】ベースバンド処理回路１３０は、極性付加
回路１９から出力された周波数偏移の方向（極性）とそ
の大きさを示す瞬時周波数信号Ｓ１９から、送信符号
（データ）及びデータクロック信号を再生し、再生デー
タを出力端子１２０を介し、再生クロック信号を出力端
子１２１を介して次段の処理回路に出力する。なお、こ
の第１実施例のベースバンド処理回路１３０は、後述す
るように、送受信機間の搬送波周波数のずれを補償する
構成を有している。The baseband processing circuit 130 reproduces the transmission code (data) and the data clock signal from the instantaneous frequency signal S19 indicating the direction (polarity) and the magnitude of the frequency deviation output from the polarity adding circuit 19. The reproduction data is output to the processing circuit of the next stage via the output terminal 120, and the reproduction clock signal is output to the processing circuit of the next stage via the output terminal 121. The baseband processing circuit 130 of the first embodiment has a configuration for compensating for a carrier frequency shift between transceivers, as will be described later.

【００４８】（Ｃ）ベースバンド処理回路１３０の第１
例 図５は、ベースバンド処理回路１３０の詳細構成の第１
例を示すブロック図である。(C) First of the baseband processing circuit 130
Example FIG. 5 shows a first detailed configuration of the baseband processing circuit 130.
It is a block diagram which shows an example.

【００４９】ベースバンド処理回路１３０は、クロック
再生回路１１６、ＡＦＣ回路１１７、減算回路１１８及
びデータ再生回路１１９でなり、極性付加回路１９から
の瞬時周波数信号Ｓ１９は、クロック再生回路１１６、
ＡＦＣ回路１１７及び減算回路１１８に入力される。The baseband processing circuit 130 comprises a clock reproduction circuit 116, an AFC circuit 117, a subtraction circuit 118 and a data reproduction circuit 119. The instantaneous frequency signal S19 from the polarity adding circuit 19 is supplied to the clock reproduction circuit 116,
It is input to the AFC circuit 117 and the subtraction circuit 118.

【００５０】クロック再生回路１１６は、例えば特開昭
６１−２６５９２２号公報に開示されているようなもの
を適用できる。クロック再生回路１１６は、発振器２１
からの高速クロック信号Ｓ２１に基づいて、瞬時周波数
信号Ｓ１９から、送られてきたデータのクロック（デー
タクロック信号）を再生する。このような再生クロック
信号は、ＡＦＣ回路１１７、減算回路１１８及びデータ
再生回路１１９に与えられると共に、再生クロック出力
端子１２１を介して次段の処理回路（図示せず）に与え
られる。As the clock reproduction circuit 116, for example, the one disclosed in Japanese Patent Laid-Open No. 61-265922 can be applied. The clock recovery circuit 116 includes the oscillator 21
The clock (data clock signal) of the transmitted data is reproduced from the instantaneous frequency signal S19 based on the high-speed clock signal S21. Such a reproduction clock signal is supplied to the AFC circuit 117, the subtraction circuit 118, and the data reproduction circuit 119, and is also supplied to the processing circuit (not shown) of the next stage via the reproduction clock output terminal 121.

【００５１】ＡＦＣ回路１１７は、後述するようにして
送受信機間の周波数ずれ成分を検出するものであり、減
算回路１１８は、この検出された周波数ずれ成分を瞬時
周波数信号Ｓ１９から差し引いてその影響を排除させて
データ再生回路１１９に与える。データ再生回路１１９
では、クロック再生回路１１６の再生クロック信号を使
用しながら、周波数ずれが補償された瞬時周波数信号Ｓ
１９からデータを再生し、再生データ出力端子１２０を
介して次段の処理回路に与える。The AFC circuit 117 detects a frequency shift component between the transmitter and the receiver as described later, and the subtraction circuit 118 subtracts the detected frequency shift component from the instantaneous frequency signal S19 to reduce its influence. It is eliminated and given to the data reproducing circuit 119. Data reproduction circuit 119
Then, while using the recovered clock signal of the clock recovery circuit 116, the instantaneous frequency signal S in which the frequency deviation is compensated is
The data is reproduced from 19 and supplied to the processing circuit of the next stage through the reproduction data output terminal 120.

【００５２】次に、ＡＦＣ回路１１７の構成及び機能に
ついて、図面を参照しながら詳細に説明する。Next, the configuration and function of the AFC circuit 117 will be described in detail with reference to the drawings.

【００５３】極性付加回路１９からの瞬時周波数信号Ｓ
１９は、上述したように、図６に示したアイパタン上の
いずれかの軌跡をとる。ここで、送受信機間で、同一周
波数が前提となっている搬送波周波数に差があり、送信
側周波数が高いと、アイパタンは、図７（ａ）に示すよ
うに図６に示す本来のアイパタンより上方にずれる。逆
に、送信側周波数が低いと、アイパタンは、図７（ｂ）
に示すように図６に示す本来のアイパタンより下方にず
れる。Instantaneous frequency signal S from the polarity adding circuit 19
As described above, 19 takes one of the loci on the eye pattern shown in FIG. Here, if there is a difference in carrier frequency between the transmitters and receivers on the assumption that the same frequency is present and the transmission side frequency is high, the eye pattern will be different from the original eye pattern shown in FIG. 6 as shown in FIG. 7A. It shifts upward. On the contrary, when the frequency on the transmission side is low, the eye pattern is as shown in FIG.
As shown in FIG. 6, it shifts downward from the original eye pattern shown in FIG.

【００５４】そこで、クロック再生回路１１６で再生し
たタイミングｔｎで、極性付加回路１９からの瞬時周波
数信号Ｓ１９の値を取出し、送受信機間で周波数が一致
しているときに現れる４種類の値＋３Δｆ、＋Δｆ、−
Δｆ、−３Δｆの一番近いものと比較してその差をと
り、この差を何回か平均して周波数誤差として取り出
す。そして、この周波数誤差信号を減算回路１１８に与
えて、極性付加回路１９からの瞬時周波数信号Ｓ１９か
ら減算させ、瞬時周波数信号Ｓ１９における周波数ずれ
による誤差をキャンセルさせる。Therefore, at the timing tn reproduced by the clock reproduction circuit 116, the value of the instantaneous frequency signal S19 from the polarity adding circuit 19 is taken out, and four kinds of values + 3Δf appearing when the frequencies match between the transmitter and the receiver, + Δf,-
The difference between Δf and −3Δf, which are the closest to each other, is calculated, the difference is averaged several times, and the difference is extracted as a frequency error. Then, this frequency error signal is given to the subtraction circuit 118 to be subtracted from the instantaneous frequency signal S19 from the polarity adding circuit 19 to cancel the error due to the frequency shift in the instantaneous frequency signal S19.

【００５５】このようにすることにより、図６に示すア
イパタンのような正しい瞬時周波数信号がデータ再生回
路１１９に入力され、正しいデータが再生される。By doing so, a correct instantaneous frequency signal like the eye pattern shown in FIG. 6 is input to the data reproducing circuit 119, and correct data is reproduced.

【００５６】このような機能を担うＡＦＣ回路１１７と
しては、図８に示すような内部構成のものを適用でき
る。As the AFC circuit 117 having such a function, an internal structure as shown in FIG. 8 can be applied.

【００５７】レジスタ３０５がタイミングｔｎで瞬時周
波数信号Ｓ１９の値を取り込み、各差分回路３０６、
…、３０９によってその値と基準値＋３Δｆ、＋Δｆ、
−Δｆ、−３Δｆとの差分をそれぞれ求め、さらに各絶
対値化回路３１０、…、３１３によって絶対値に変換す
る。この差分絶対値のうち最小のものを最小値検出回路
３１４が検出してセレクタ３１５に選択制御信号を与
え、セレクタ３１５によって、瞬時周波数信号Ｓ１９の
値と基準値＋３Δｆ、＋Δｆ、−Δｆ、−３Δｆとの差
分値のうち最小のものを選択させ、この選択された差分
値が多ビットデータの移動平均を求める多ビット移動平
均フィルタ回路（構成例は第２実施例で説明する）３１
６に与えられ、かくして多ビット移動平均フィルタ回路
３１６から周波数誤差信号が出力される。The register 305 fetches the value of the instantaneous frequency signal S19 at the timing tn, and the difference circuits 306,
.., 309 and its reference value + 3Δf, + Δf,
Differences from −Δf and −3Δf are respectively obtained, and further converted into absolute values by the respective absolute value conversion circuits 310, ..., 313. The minimum value detection circuit 314 detects the smallest of the absolute values of the difference and gives a selection control signal to the selector 315, and the selector 315 outputs the value of the instantaneous frequency signal S19 and the reference values + 3Δf, + Δf, −Δf, −3Δf. A multi-bit moving average filter circuit (a configuration example will be described in the second embodiment) 31 in which the smallest difference value between the two is selected and the selected difference value calculates the moving average of the multi-bit data.
6 and thus the frequency error signal is output from the multi-bit moving average filter circuit 316.

【００５８】以上のように、第１例のベースバンド処理
回路１３０を適用した場合には、極性付加回路１９から
の瞬時周波数信号Ｓ１９をデータ再生回路１１９に直接
入力させて再生する場合に比較して、送受信機間の搬送
波周波数のずれが補償されているので、データの再生精
度を高めることができる。As described above, when the baseband processing circuit 130 of the first example is applied, it is compared with the case where the instantaneous frequency signal S19 from the polarity adding circuit 19 is directly input to the data reproducing circuit 119 and reproduced. Since the carrier frequency deviation between the transmitter and the receiver is compensated for, the data reproduction accuracy can be improved.

【００５９】（Ｄ）ベースバンド処理回路１３０の第２
例 図９は、ベースバンド処理回路１３０の詳細構成の第２
例を示すブロック図である。(D) Second of baseband processing circuit 130
Example FIG. 9 shows a second detailed configuration of the baseband processing circuit 130.
It is a block diagram which shows an example.

【００６０】第２例のベースバンド処理回路１３０は、
第１例でも存在していたクロック再生回路１１６、ＡＦ
Ｃ回路（この第２例の説明においてはフィードフォワー
ド型ＡＦＣ回路と呼ぶ：図ではＦ．Ｆ．ＡＦＣで表して
いる）１１７、加算回路１１８及びデータ再生回路１１
９に加えて、フィードバック型ＡＦＣ回路（図ではＦ．
Ｂ．ＡＦＣで表している）１５０及び加算回路１５１を
備えている。The baseband processing circuit 130 of the second example is
The clock recovery circuit 116 and the AF, which also existed in the first example,
C circuit (referred to as a feedforward type AFC circuit in the explanation of this second example: represented by FF AFC in the figure) 117, adder circuit 118 and data reproduction circuit 11
In addition to the feedback type AFC circuit (F.
B. 150 and an adder circuit 151.

【００６１】第２例のベースバンド処理回路１３０は、
第１例よりも、送受信機間の搬送波周波数の相違が大き
くなる可能性を有する伝送システムに適用して好適なも
のである。The baseband processing circuit 130 of the second example is
It is suitable for application to a transmission system having a possibility that the difference in carrier frequency between transmitters and receivers may become larger than that of the first example.

【００６２】第１例におけるＡＦＣ回路１１７によるＡ
ＦＣ動作は、図７（ａ）及び図７（ｂ）に示す周波数ず
れ成分の絶対値が、４値の各値の最小差２Δｆの半分
（すなわちΔｆ）を越えると、本来修正すべき方向とは
逆方向へ引っ張られ、間違った方向に修正されることに
なる。従って、送受信機間で大きな周波数ずれが予想さ
れる伝送システムでは、第１例を適用できず、この場合
には、第２例のベースバンド処理回路を適用すれば良
い。A by the AFC circuit 117 in the first example
In the FC operation, when the absolute value of the frequency shift component shown in FIGS. 7A and 7B exceeds half (ie, Δf) of the minimum difference 2Δf between the four values, the direction is originally to be corrected. Will be pulled in the opposite direction and corrected in the wrong direction. Therefore, the first example cannot be applied to the transmission system in which a large frequency shift is expected between the transmitter and the receiver, and in this case, the baseband processing circuit of the second example may be applied.

【００６３】新たに追加されたフィードバック型ＡＦＣ
回路１５０及び加算回路１５１が、送受信機間で搬送波
周波数に大きな周波数ずれがあっても、高い再生精度を
補償するためのものであり、フィードフォワード型ＡＦ
Ｃ回路１１７及び加算回路１１８による周波数ずれ成分
の除去構成を補って、上述した不都合の発生を未然に防
止しようとしたものである。Feedback type AFC newly added
The circuit 150 and the adder circuit 151 are for compensating for high reproduction accuracy even if there is a large frequency shift in the carrier frequency between the transmitter and the receiver.
This is intended to prevent the above-mentioned inconvenience from occurring by supplementing the frequency shift component removal configuration by the C circuit 117 and the adder circuit 118.

【００６４】加算回路１５１は、極性付加回路１９の瞬
時周波数信号Ｓ１９から、フィードバック型ＡＦＣ回路
１５０が粗く検出したその瞬時周波数信号Ｓ１９に含ま
れている周波数ずれ成分を除去し、クロック再生回路１
１６、フィードフォワード型ＡＦＣ回路１１７、加算回
路１１８及びフィードバック型ＡＦＣ回路１５０に与え
るものである。フィードバック型ＡＦＣ回路１５０は、
加算回路１５１からの瞬時周波数信号が、その瞬時周波
数信号に対して予め設定されている上限及び下限間の範
囲を越えたときに内部のローパスフィルタを通して加算
回路１５１にフィードバックさせ、加算回路１５１から
の瞬時周波数信号が上記上限及び下限の範囲内に入るよ
うに制御するものであり、加算回路１５１からの瞬時周
波数信号における周波数ずれの影響をある値まで軽減す
るものである。The adder circuit 151 removes the frequency shift component contained in the instantaneous frequency signal S19 roughly detected by the feedback type AFC circuit 150 from the instantaneous frequency signal S19 of the polarity adding circuit 19, and the clock recovery circuit 1
16, the feedforward AFC circuit 117, the adder circuit 118, and the feedback AFC circuit 150. The feedback type AFC circuit 150 is
When the instantaneous frequency signal from the adder circuit 151 exceeds the preset upper and lower limit range for the instantaneous frequency signal, it is fed back to the adder circuit 151 through an internal low-pass filter, The instantaneous frequency signal is controlled so as to fall within the upper and lower limits, and the effect of frequency deviation in the instantaneous frequency signal from the adder circuit 151 is reduced to a certain value.

【００６５】なお、フィードバック型ＡＦＣ回路１５０
及び加算回路１５１の構成は、特公平５−１６６２号公
報の［受信周波数補正方式］で示されるアナログ的手法
をデジタル的手法に置き換えたものであり、より詳細な
説明は後述する。The feedback type AFC circuit 150
The configuration of the addition circuit 151 is obtained by replacing the analog method shown in [Reception frequency correction method] in Japanese Patent Publication No. 51662 with a digital method, and a more detailed description will be given later.

【００６６】クロック再生回路１１６、フィードフォワ
ード型ＡＦＣ回路１１７及び加算回路１１８はそれぞ
れ、第１例に比較すると、極性付加回路１９からの瞬時
周波数信号Ｓ１９が入力されるのではなく、極性付加回
路１９からの出力瞬時周波数信号に含まれている周波数
ずれ成分が粗く除去された瞬時周波数信号が入力される
という相違はあるが、第１例と同様に作用する。データ
再生回路１１９も、第１例と同様に、クロック再生回路
１１６の再生クロックを使用しながら、加算回路１１８
の出力瞬時周波数信号からデータを再生する。Compared to the first example, the clock reproduction circuit 116, the feedforward AFC circuit 117, and the addition circuit 118 do not receive the instantaneous frequency signal S19 from the polarity addition circuit 19, but instead input the polarity addition circuit 19 respectively. There is a difference in that the instantaneous frequency signal from which the frequency deviation component included in the output instantaneous frequency signal from (1) is roughly removed is input, but the same operation as in the first example is performed. Similarly to the first example, the data recovery circuit 119 also uses the recovered clock of the clock recovery circuit 116 while adding the addition circuit 118.
The data is reproduced from the output instantaneous frequency signal of.

【００６７】ここで、フィードフォワード型ＡＦＣ回路
１１７には、フィードバック型ＡＦＣ回路１５０及び加
算回路１５１によって、ある範囲内に周波数ずれ成分が
押さえられた瞬時周波数信号が入力されるので、送受信
機間で搬送波周波数に大きな周波数ずれがあっても、周
波数ずれ成分を正しく検出することができる。Here, the feed-forward AFC circuit 117 receives the instantaneous frequency signal in which the frequency shift component is suppressed within a certain range by the feedback AFC circuit 150 and the adder circuit 151, so that it is transmitted between the transmitter and the receiver. Even if the carrier frequency has a large frequency shift, the frequency shift component can be correctly detected.

【００６８】図１０は、フィードバック型ＡＦＣ回路１
５０の詳細構成例を加算回路１５１と共に示すものであ
る。図１１は、フィードバック型ＡＦＣ回路１５０の動
作説明に供するアイパタンを示す図面である。なお、図
１１におけるアイパタンは、送受信機間の搬送波周波数
が一致している場合のものである。FIG. 10 shows a feedback type AFC circuit 1
The detailed configuration example of 50 is shown together with the adder circuit 151. FIG. 11 is a diagram showing an eye pattern used for explaining the operation of the feedback AFC circuit 150. The eye pattern in FIG. 11 is for the case where the carrier wave frequencies between the transmitter and the receiver match.

【００６９】フィードバック型ＡＦＣ回路１５０は、上
限コンパレータ３５１、下限コンパレータ３５２、上限
リミッタ３５３、下限リミッタ３５４及びアップダウン
カウンタ３５５から構成されている。The feedback type AFC circuit 150 is composed of an upper limit comparator 351, a lower limit comparator 352, an upper limit limiter 353, a lower limit limiter 354 and an up / down counter 355.

【００７０】上限コンパレータ３５１及び下限コンパレ
ータ３５２には、加算回路１５１からの瞬時周波数信号
が入力され、上限コンパレータ３５１又は下限コンパレ
ータ３５２はそれぞれ、入力された瞬時周波数信号と、
クロック再生回路１１６からの再生クロックのタイミン
グで、図１１に示す上限値ＢＵ（正規の３Δｆ＜ＢＵ＜
正規の４Δｆ）又は下限値ＢＬ（正規の−４Δｆ＜ＢＬ
＜正規の−３Δｆ）とを比較する。上限コンパレータ３
５１は、入力瞬時周波数信号が上限値ＢＵを越えたら出
力パルスを上限リミッタ３５３に送り、この上限リミッ
タ３５３の出力によってアップダウンカウンタ３５５を
ダウンカウントさせる。一方、下限コンパレータ３５２
は、入力瞬時周波数信号が下限値ＢＬより小さくなると
出力パルスを下限リミッタ３５４に送り、この下限リミ
ッタ３５４の出力によってアップダウンカウンタ３５５
をアップカウントさせる。アップダウンカウンタ３５５
は、ローパスフィルタ機能を有し、そのカウント値を加
算回路１５１にフィードバックする。The instantaneous frequency signal from the adder circuit 151 is input to the upper limit comparator 351 and the lower limit comparator 352, and the upper limit comparator 351 and the lower limit comparator 352 respectively receive the input instantaneous frequency signal,
At the timing of the reproduction clock from the clock reproduction circuit 116, the upper limit value BU shown in FIG. 11 (regular 3Δf <BU <
Normal 4Δf) or lower limit value BL (normal −4Δf <BL
<Regular -3Δf) is compared. Upper limit comparator 3
When the input instantaneous frequency signal exceeds the upper limit value BU, 51 sends an output pulse to the upper limit limiter 353, and the output of the upper limit limiter 353 causes the up / down counter 355 to count down. On the other hand, the lower limit comparator 352
Sends an output pulse to the lower limit limiter 354 when the input instantaneous frequency signal becomes smaller than the lower limit value BL, and the output of the lower limit limiter 354 causes the up / down counter 355 to output.
Upcount. Up-down counter 355
Has a low-pass filter function and feeds back the count value to the adder circuit 151.

【００７１】送信機側の搬送波周波数が相対的に受信機
側の搬送波周波数より高いと、極性付加回路１９からの
図１１に示す瞬時周波数信号Ｓ１９のアイパタンは上昇
する。この瞬時周波数信号Ｓ１９が上限値ＢＵを越える
と、上限コンパレータ３５１からダウンカウントを指示
する出力パルスが出力され、上限リミッタ３５３を介し
てアップダウンカウンタ３５５に与えられ、アップダウ
ンカウンタ３５５のカウント値は負の方向に変化し、か
かる動作の繰返しの結果、加算回路１５１からの瞬時周
波数信号のアイパタンは最大値が上限値ＢＵに一致する
ところまで下げられる。When the carrier frequency on the transmitter side is relatively higher than the carrier frequency on the receiver side, the eye pattern of the instantaneous frequency signal S19 shown in FIG. When the instantaneous frequency signal S19 exceeds the upper limit value BU, an output pulse for instructing a down count is output from the upper limit comparator 351 and given to the up / down counter 355 via the upper limit limiter 353, and the count value of the up / down counter 355 is As a result of changing in the negative direction and repeating such operation, the eye pattern of the instantaneous frequency signal from the adder circuit 151 is lowered to the point where the maximum value matches the upper limit value BU.

【００７２】逆に、送信機側の搬送波周波数が相対的に
受信機側の搬送波周波数より低いと、極性付加回路１９
からの図１１に示す瞬時周波数信号Ｓ１９のアイパタン
は下降する。この瞬時周波数信号Ｓ１９が下限値ＢＬよ
り小さくなると、下限コンパレータ３５２からアップカ
ウントを指示する出力パルスが出力され、下限リミッタ
３５４を介してアップダウンカウンタ３５５に与えら
れ、アップダウンカウンタ３５５のカウント値は正の方
向に変化し、かかる動作の繰返しの結果、加算回路１５
１からの瞬時周波数信号のアイパタンは最小値が下限値
ＢＬに一致するところまで上げられる。On the contrary, when the carrier frequency on the transmitter side is relatively lower than the carrier frequency on the receiver side, the polarity adding circuit 19
The eye pattern of the instantaneous frequency signal S19 shown in FIG. When the instantaneous frequency signal S19 becomes smaller than the lower limit value BL, the lower limit comparator 352 outputs an output pulse instructing an up count, and the output pulse is given to the up / down counter 355 via the lower limit limiter 354. As a result of the change in the positive direction and the repetition of such operation, the addition circuit 15
The eye pattern of the instantaneous frequency signal from 1 is raised to the point where the minimum value matches the lower limit value BL.

【００７３】また、極性付加回路１９からの瞬時周波数
信号Ｓ１９のアイパタンが上限値ＢＵ及び下限値ＢＬ間
にあると、上限コンパレータ３５１及び下限コンパレー
タ３５２から出力パルスが送出されないので、アップダ
ウンカウンタ３５５はそのままのカウント値を保つ。If the eye pattern of the instantaneous frequency signal S19 from the polarity adding circuit 19 is between the upper limit value BU and the lower limit value BL, no output pulse is sent from the upper limit comparator 351 and the lower limit comparator 352. Keep the same count value.

【００７４】このようなフィードバック型ＡＦＣ回路１
５０及び加算回路１５１の動作によって、周波数ずれが
かなり大きくても、後段のフィードフォワード型ＡＦＣ
回路１１７及び加算回路１１８で除去可能な周波数のず
れまで、極性付加回路１９からの瞬時周波数信号Ｓ１９
における周波数ずれを押える（軽減する）ことができ
る。Such a feedback type AFC circuit 1
Even if the frequency shift is considerably large due to the operation of 50 and the adder circuit 151, the feedforward AFC in the subsequent stage
The instantaneous frequency signal S19 from the polarity adding circuit 19 up to the frequency shift that can be removed by the circuit 117 and the adding circuit 118.
It is possible to suppress (reduce) the frequency shift in.

【００７５】アップダウンカウンタ３５５のカウント可
能な範囲は、このような機能を担える程度に選定されて
いる。上限リミッタ３５３及び下限リミッタ３５４はそ
れぞれ、アップダウンカウンタ３５５がオーバーフロー
するのを防止するものであり、オーバーフローする前
に、ダウンカウント又はアップカウントするのを制限す
る。すなわち、極性付加回路１９からの瞬時周波数信号
Ｓ１９のアイパタンの最大値が上限値ＢＵより過度に越
えている場合において、また、極性付加回路１９からの
瞬時周波数信号Ｓ１９のアイパタンの最小値が下限値Ｂ
Ｌより過度に小さい場合において、アップダウンカウン
タ３５５のオーバーフローによって、周波数制御の動作
が乱れてしまうことを防止する。上限リミッタ３５３及
び下限リミッタ３５４はそれぞれ、アップダウンカウン
タ３５５がオーバーフローする恐れがなければ対応する
コンパレータ３５１、３５２からの出力パルスをそのま
ま通過させ、アップダウンカウンタ３５５がオーバーフ
ローする恐れがあれば対応コンパレータ３５１、３５２
からの出力パルスの通過を阻止する。The countable range of the up / down counter 355 is selected to have such a function. The upper limit limiter 353 and the lower limit limiter 354 respectively prevent the up-down counter 355 from overflowing, and limit down-counting or up-counting before overflowing. That is, when the maximum value of the eye pattern of the instantaneous frequency signal S19 from the polarity adding circuit 19 exceeds the upper limit BU excessively, and the minimum value of the eye pattern of the instantaneous frequency signal S19 from the polarity adding circuit 19 is the lower limit value. B
When the value is excessively smaller than L, the operation of frequency control is prevented from being disturbed by the overflow of the up / down counter 355. The upper limit limiter 353 and the lower limit limiter 354 respectively allow the output pulses from the corresponding comparators 351 and 352 to pass as they are if the up-down counter 355 does not have a risk of overflow, and the corresponding comparator 351 if the up-down counter 355 has a risk of overflowing. , 352
Block the passage of output pulses from.

【００７６】周波数ずれに対応するＡＦＣ回路は、高速
動作を行なおうとすると、ローパスフィルタのカットオ
フ周波数を高くする必要があり、カットオフ周波数を高
くするとＡＦＣ動作に伴って雑音が加算されてしまうと
いう欠点がある。フィードバック型ＡＦＣ回路１５０
は、上限値ＢＵと下限値ＢＬの内側に瞬時周波数信号が
あるときには制御を行わないので、雑音が加算されるこ
となく高速動作を行なうことができる。The AFC circuit corresponding to the frequency shift needs to increase the cutoff frequency of the low-pass filter in order to perform a high speed operation. If the cutoff frequency is increased, noise is added with the AFC operation. There is a drawback that. Feedback type AFC circuit 150
Does not perform control when the instantaneous frequency signal is inside the upper limit value BU and the lower limit value BL, so high speed operation can be performed without adding noise.

【００７７】フィードバック型ＡＦＣ回路１５０及び加
算回路１５１による周波数ずれの補正構成では、極性付
加回路１９からの瞬時周波数信号Ｓ１９における周波数
ずれを全て除去して瞬時周波数信号が有する本来のアイ
パタンに合わせる機能はないが、後段の加算回路１１８
及びフィードフォワード型ＡＦＣ回路１１７が残りの周
波数ずれを除去する。すなわち、４値ＦＳＫ変調波信号
における各値間の最小差を２Δｆとすると、フィードバ
ック型ＡＦＣ回路１５０及び加算回路１５１によって周
波数ずれをΔｆよりも十分小さい値まで補正し、加算回
路１１８及びフィードフォワード型ＡＦＣ回路１１７が
残りのΔｆより小さい周波数ずれを補正し、瞬時周波数
信号を本来のアイパタンに合わせる。In the structure for correcting the frequency shift by the feedback type AFC circuit 150 and the adder circuit 151, the function of removing all the frequency shifts in the instantaneous frequency signal S19 from the polarity adding circuit 19 and adjusting to the original eye pattern of the instantaneous frequency signal is provided. There is no addition circuit 118 in the subsequent stage
And the feedforward type AFC circuit 117 removes the remaining frequency shift. That is, assuming that the minimum difference between the respective values in the four-level FSK modulated wave signal is 2Δf, the feedback AFC circuit 150 and the addition circuit 151 correct the frequency deviation to a value sufficiently smaller than Δf, and the addition circuit 118 and the feedforward type. The AFC circuit 117 corrects the frequency deviation smaller than the remaining Δf and adjusts the instantaneous frequency signal to the original eye pattern.

【００７８】以上のように、第２例のベースバンド処理
回路１３０を適用した場合には、極性付加回路１９から
の瞬時周波数信号Ｓ１９をデータ再生回路１１９に直接
入力させて再生する場合に比較して、送受信機間の基準
周波数のずれが補償されているので、データの再生精度
を高めることができる。また、第２例のベースバンド処
理回路１３０を適用した場合には、送受信機間の搬送波
周波数のずれを２段で補正するので、送受信機間の搬送
波周波数のずれが大きい伝送システムであっても、高精
度にデータを再生できる。As described above, when the baseband processing circuit 130 of the second example is applied, it is compared with the case where the instantaneous frequency signal S19 from the polarity adding circuit 19 is directly input to the data reproducing circuit 119 and reproduced. Since the deviation of the reference frequency between the transmitter and the receiver is compensated, the data reproduction accuracy can be improved. Further, when the baseband processing circuit 130 of the second example is applied, the carrier frequency deviation between the transmitter and the receiver is corrected in two stages, so that even in a transmission system where the carrier frequency deviation between the transmitter and the receiver is large. , Can reproduce data with high accuracy.

【００７９】（Ｅ）第１実施例の効果 以上のように、第１実施例によれば、Ｑチャネル信号か
ら周波数偏移の大きさを検出すると共に、Ｑチャネル信
号及びＩチャネル信号から周波数偏移の極性を検出し、
これらの検出情報からベースバンド信号（瞬間周波数信
号）を形成してデータを再生するようにしたので、ＩＣ
化し易い等の各種のメリットを有するダイレクトコンバ
ージョン受信方式に従った４値ＦＳＫ復調回路を実現で
きる。(E) Effect of the First Embodiment As described above, according to the first embodiment, the magnitude of the frequency deviation is detected from the Q channel signal, and the frequency deviation is detected from the Q channel signal and the I channel signal. Transfer polarity,
Since the baseband signal (instantaneous frequency signal) is formed from the detected information to reproduce the data, the IC
It is possible to realize a four-valued FSK demodulation circuit according to the direct conversion reception system, which has various merits such as easy conversion.

【００８０】また、第１実施例によれば、上述のよう
に、ほとんどの回路をデジタル回路で構成でき、製造バ
ラツキのない復調回路を実現でき、またＩＣ化（ＬＳＩ
化）に容易に対応できる。Further, according to the first embodiment, as described above, most of the circuits can be constituted by digital circuits, a demodulation circuit without manufacturing variations can be realized, and IC (LSI
Can be easily dealt with.

【００８１】さらに、第１実施例によれば、周波数偏移
の大きさを、パルス信号に整形されたＱチャネル信号の
周期を高速クロック信号でカウントすることを利用して
検出しているので、検出信号の分解能を細かくすること
ができて雑音がある場合でも従来の提案回路より高精度
に周波数偏移の大きさを検出でき、この点でデータの再
生精度を高めることができる。Further, according to the first embodiment, since the magnitude of the frequency deviation is detected by counting the period of the Q channel signal shaped into the pulse signal with the high speed clock signal, The resolution of the detection signal can be made fine, and even if there is noise, the magnitude of the frequency deviation can be detected with higher accuracy than in the conventional proposed circuit, and in this respect, the data reproduction accuracy can be improved.

【００８２】さらにまた、第１実施例によれば、極性付
加回路１９によってベースバンド信号を形成してベース
バンド処理回路１３０に入力すると共に、ベースバンド
処理回路１３０として、送受信機間の搬送波周波数のず
れを補償する機能を備えたものを適用しているので、こ
の点からもデータの再生精度を高めることができる。ま
た、搬送波周波数を発生する局部発振回路６のバラツキ
が大きくてもデータの再生精度を高めることができる。Furthermore, according to the first embodiment, the polarity adding circuit 19 forms a baseband signal and inputs it to the baseband processing circuit 130. Since the device having the function of compensating for the deviation is applied, the data reproduction accuracy can be improved also from this point. Further, even if there is a large variation in the local oscillator circuit 6 that generates the carrier wave frequency, the data reproduction accuracy can be improved.

【００８３】（Ｆ）第２実施例の全体構成 次に、上述した基本的な考え方に従ってなされた第２実
施例の４値ＦＳＫ復調回路を説明する。ここで、図１２
が第２実施例の全体構成を示すブロック図であり、上記
第１実施例に係る図１との同一、対応部分には同一符号
を付して示している。(F) Overall Configuration of Second Embodiment Next, a four-valued FSK demodulation circuit of the second embodiment made according to the above-mentioned basic concept will be described. Here, FIG.
Is a block diagram showing the overall configuration of the second embodiment, and the same or corresponding portions as those in FIG. 1 according to the first embodiment are designated by the same reference numerals.

【００８４】図１２において、第２実施例の復調回路
は、第１実施例の構成に加えて、変化点検出回路１４、
合成回路１５及び平均化回路２０を有する。新たに設け
られたこれら回路は、第１実施例以上に、再生データの
精度を高めるために設けられたものである。In FIG. 12, the demodulation circuit of the second embodiment is similar to the demodulation circuit of the first embodiment except that the change point detection circuit 14,
It has a synthesis circuit 15 and an averaging circuit 20. These newly provided circuits are provided in order to improve the accuracy of reproduced data more than in the first embodiment.

【００８５】一般に、信号の情報の数はより多く有った
ほうが、雑音等による誤りの影響を少なくできる。第１
実施例においては、リミッタ９からのＱチャネル信号Ｓ
９だけを利用して周波数偏移の大きさ（周波数偏移の絶
対値）を検出していたが、この第２実施例においては、
Ｉチャネル信号Ｓ１０及びＱチャネル信号Ｓ９の両方を
利用して周波数偏移の大きさを検出することとし、その
ため、変化点検出回路１４及び合成回路１５を追加して
いる。In general, the greater the number of signal information, the less the influence of errors due to noise or the like. First
In the embodiment, the Q channel signal S from the limiter 9
The magnitude of the frequency deviation (absolute value of the frequency deviation) is detected by using only 9 but in the second embodiment,
The magnitude of the frequency deviation is detected by using both the I-channel signal S10 and the Q-channel signal S9. Therefore, the change point detection circuit 14 and the synthesis circuit 15 are added.

【００８６】図１３は、変化点情報が多くなることの説
明用タイミングチャートであり、周波数偏移が負極性
（−Δｆか−３Δｆかは関係しない）の場合を示してい
る。FIG. 13 is a timing chart for explaining that the change point information increases, and shows the case where the frequency deviation has a negative polarity (regardless of whether −Δf or −3Δf).

【００８７】変化点検出回路１４は、リミッタ１０から
のパルス信号に波形整形された図１３（ｂ）に示すＩチ
ャネル信号Ｓ１０の変化点（立上りエッジ及び立下りエ
ッジ）を検出するものであり、得られた図１３（ｄ）に
示す変化点検出信号Ｓ１４を合成回路１５に与える。The change point detection circuit 14 detects the change points (rising edge and falling edge) of the I channel signal S10 shown in FIG. 13 (b) whose waveform has been shaped into the pulse signal from the limiter 10. The obtained change point detection signal S14 shown in FIG. 13D is given to the synthesizing circuit 15.

【００８８】なお、この第２実施例では、他方の変化点
検出回路１３も、パルス信号に整形された図１３（ａ）
に示すＱチャネル信号Ｓ９の立上りエッジ及び立下りエ
ッジを検出している。また、第２実施例では、変化点検
出回路１３は、得られた図１３（ｃ）に示す変化点検出
信号Ｓ１３を、カウンタ１６ではなく合成回路１５に与
える。In the second embodiment, the other change point detection circuit 13 is also shaped into a pulse signal in FIG. 13 (a).
The rising edge and the falling edge of the Q channel signal S9 shown in are detected. Further, in the second embodiment, the change point detection circuit 13 gives the obtained change point detection signal S13 shown in FIG. 13C to the synthesis circuit 15 instead of the counter 16.

【００８９】合成回路１５は、これらの変化点検出信号
Ｓ１３及びＳ１４を合成して、パルス信号に整形された
Ｑチャネル信号の変化点と、パルス信号に整形されたＩ
チャネル信号の変化点とを共に含む図１３（ｅ）に示す
変化点検出信号Ｓ１５を形成してカウンタ１６に与え
る。The synthesizing circuit 15 synthesizes these change point detection signals S13 and S14, and changes points of the Q channel signal shaped into a pulse signal and I points shaped into a pulse signal.
The change point detection signal S15 shown in FIG. 13 (e) including the change point of the channel signal is formed and given to the counter 16.

【００９０】この後は第１実施例と同様に、合成変化点
検出信号Ｓ１５の各変化点（図中パルスで表している）
の時間間隔をカウンタ１６で測定し、そのカウント値を
逆算回路１７で逆算して周波数偏移の大きさ（Ｑチャネ
ル信号Ｓ９及び又はＩチャネル信号Ｓ１０の周波数）を
求め、極性付加回路１９において、この周波数偏移の大
きさ情報に、極性判定回路１８が得た極性判定信号Ｓ１
８が指示する極性を付加して瞬時周波数信号Ｓ１９を形
成する。After this, as in the first embodiment, each change point of the combined change point detection signal S15 (represented by a pulse in the figure).
The time interval of is counted by the counter 16, and the count value is back-calculated by the back-calculation circuit 17 to obtain the magnitude of the frequency deviation (frequency of the Q-channel signal S9 and / or the I-channel signal S10). The polarity determination signal S1 obtained by the polarity determination circuit 18 is included in the magnitude information of the frequency deviation.
The polarity indicated by 8 is added to form the instantaneous frequency signal S19.

【００９１】なお、合成変化点検出信号Ｓ１５の周期
は、周波数偏移±Δｆ又は±３Δｆに対応する周期の１
／４になっているが、｜Δｆ｜又は｜３Δｆ｜を弁別で
きる周期情報には変わりはなく、問題はない。The cycle of the combined change point detection signal S15 is 1 of the cycle corresponding to the frequency deviation ± Δf or ± 3Δf.
However, there is no problem and there is no problem in the cycle information that can discriminate | Δf | or | 3Δf |.

【００９２】この第２実施例においては、極性付加回路
１９からの瞬時周波数信号Ｓ１９がベースバンド処理回
路１３０に直接入力されるのではなく、平均化回路２０
を介して入力される。In the second embodiment, the instantaneous frequency signal S19 from the polarity adding circuit 19 is not directly input to the baseband processing circuit 130, but the averaging circuit 20.
Be entered via.

【００９３】平均化回路２０は、極性付加回路１９から
出力された瞬時周波数信号Ｓ１９に対して平均化処理を
施し、平均化処理後の瞬時周波数信号Ｓ２０をベースバ
ンド処理回路１３０に与える。瞬時周波数信号Ｓ１９を
平均化するのは、受信信号中に含まれている雑音等の影
響を少なくするためである。The averaging circuit 20 performs an averaging process on the instantaneous frequency signal S19 output from the polarity adding circuit 19, and supplies the instantaneous frequency signal S20 after the averaging process to the baseband processing circuit 130. The reason why the instantaneous frequency signal S19 is averaged is to reduce the influence of noise or the like contained in the received signal.

【００９４】このような平均化処理が施された瞬時周波
数信号Ｓ２０が、第１実施例と同様に送受信機間の搬送
波周波数のずれの補償機能を有するベースバンド処理回
路１３０に入力され、データ及びデータクロック信号が
再生される。The instantaneous frequency signal S20 subjected to such averaging processing is input to the baseband processing circuit 130 having the function of compensating for the carrier frequency deviation between the transmitter and the receiver as in the first embodiment, and data and The data clock signal is regenerated.

【００９５】（Ｇ）平均化回路２０の作用効果及び詳細
構成例 次に、平均化回路２０の作用効果及び詳細構成例につい
て順次説明する。(G) Function and Effect of Averaging Circuit 20 and Detailed Configuration Example Next, the function and effect of the averaging circuit 20 and a detailed configuration example will be sequentially described.

【００９６】図６は、上述したように、４値ＦＳＫ変調
波信号の場合のベースバンド信号（瞬時周波数信号）を
示すいわゆるアイパタンである。図１４は、このアイパ
タンの一部を拡大して、特に０レベルを表示するように
したものである。As described above, FIG. 6 is a so-called eye pattern showing a baseband signal (instantaneous frequency signal) in the case of a four-level FSK modulated wave signal. FIG. 14 is an enlarged view of a part of the eye pattern so that the 0 level is particularly displayed.

【００９７】図１４（ａ）において、横一直線は０レベ
ルであり、実線曲線は時間と共に周波数が変化する様子
を示しており、破線は極性付加回路１９の出力レベルと
タイミングを示している。なお、カウンタ１６や極性付
加回路１９の出力はデジタル値であるが、わかりやすく
するために、図１４においては、アナログ値に変換して
（すなわち、デジタル／アナログ変換して）ｌ₁ 、
ｌ₂ 、…、ｌ_n で表示している。また、ｔ₁ 、ｔ₂ 、
…、ｔ_n はその表示するタイミングである。In FIG. 14A, the horizontal straight line is 0 level, the solid line curve shows how the frequency changes with time, and the broken line shows the output level and timing of the polarity adding circuit 19. The outputs of the counter 16 and the polarity adding circuit 19 are digital values, but for the sake of clarity, in FIG. 14, they are converted into analog values (that is, digital / analog converted) l ₁ ,
It is indicated by l ₂ , ..., L _n . Also, t ₁ , t ₂ ,
..., t _n is the display timing.

【００９８】カウンタ１６又は逆算回路１７にはホール
ド機能があり、次の入力があるまで前の状態を保持す
る。周波数と周期とは周知のように逆数の関係があり、
０レベル付近では周波数の値が小さくなるので、変化点
検出回路１３又は１４から出力されるパルス（変化点）
の間隔が長くなる。すなわち、アイパタン上の周波数が
０レベル近傍での時間間隔ｔ₁ −ｔ₂ は、他の周波数に
係る時間間隔ｔ₂ −ｔ₃、ｔ₃ −ｔ₄ 等より長くなる。The counter 16 or the inverse calculation circuit 17 has a hold function and holds the previous state until the next input. As is well known, there is an inverse relationship between frequency and period,
Since the frequency value becomes small near the 0 level, the pulse output from the change point detection circuit 13 or 14 (change point)
Interval becomes longer. That is, the time intervals t ₁ -t _{2 when} the frequency on the eye pattern is near 0 level are longer than the time intervals t ₂ -t ₃ , t ₃ -t ₄ and so on for other frequencies.

【００９９】上述したように、ベースバンド処理回路１
３０はデータを再生するためのクロック再生回路１１６
を有し（図５及び図６参照）、クロック再生回路１１６
は、０クロス付近の情報から再生クロック信号のタイミ
ング情報を得る。図１４（ａ）に示し、上述したよう
に、この０クロス付近の時間の情報が極めて粗くなるの
で、このままではクロック再生に不都合である。As described above, the baseband processing circuit 1
Reference numeral 30 is a clock recovery circuit 116 for recovering data.
(See FIGS. 5 and 6), the clock recovery circuit 116
Obtains the timing information of the recovered clock signal from the information near the 0 cross. As shown in FIG. 14A and as described above, the information on the time near the 0 cross becomes extremely coarse, and thus it is inconvenient for clock recovery.

【０１００】平均化回路２０は、雑音抑圧作用に加え
て、このような０クロス付近のタイミングを精緻化する
のに役立つ。平均化回路２０の一例の構成を説明した
後、この作用効果を奏することを説明する。The averaging circuit 20 is useful for refining such a timing near the 0 cross in addition to the noise suppressing function. After explaining the configuration of an example of the averaging circuit 20, it will be explained that this function and effect are exhibited.

【０１０１】図１５は、平均化回路２０の一例を示すブ
ロック図であり、多ビット移動平均フィルタ回路１２８
を示している。以下では、極性付加回路１９からの瞬時
周波数信号Ｓ１９がｊビットデータとして説明する。な
お、上述した図８における多ビット移動平均フィルタ回
路３１６として、この図１５に示したものを適用するこ
とができる。FIG. 15 is a block diagram showing an example of the averaging circuit 20, which is a multi-bit moving average filter circuit 128.
Is shown. In the following, the instantaneous frequency signal S19 from the polarity adding circuit 19 will be described as j-bit data. As the multi-bit moving average filter circuit 316 in FIG. 8 described above, the one shown in FIG. 15 can be applied.

【０１０２】図１５において、多ビット移動平均フィル
タ回路１２８は、入力レジスタ５０２、ｊビットシフト
レジスタ（１ビットシフトレジスタ群５０３−１〜５０
３−ｊ）５０３、加算回路５０４、減算回路５０５及び
出力レジスタ５０６から構成されている。In FIG. 15, the multi-bit moving average filter circuit 128 includes an input register 502 and a j-bit shift register (1-bit shift register groups 503-1 to 50-3).
3-j) 503, an adding circuit 504, a subtracting circuit 505, and an output register 506.

【０１０３】入力端子５０１から入力された極性付加回
路１９からのｊビットデータ（瞬時周波数信号Ｓ１９）
は、入力端子５０８から入力された発振器２１からの高
速クロック信号Ｓ２１によって入力レジスタ５０２に取
り込まれた後、その高速クロック信号Ｓ２１に同期して
ｊビットシフトレジスタ５０３に入力されて順次シフト
していく。ここで、出力レジスタ５０６は移動平均値を
格納し、出力端子５０７から移動平均信号（平均化処理
後の瞬時周波数信号Ｓ２０）として出力させるものであ
る。J-bit data from the polarity adding circuit 19 input from the input terminal 501 (instantaneous frequency signal S19)
Is taken into the input register 502 by the high-speed clock signal S21 from the oscillator 21 inputted from the input terminal 508, and then inputted to the j-bit shift register 503 in synchronization with the high-speed clock signal S21 and sequentially shifted. . Here, the output register 506 stores the moving average value and outputs it from the output terminal 507 as a moving average signal (instantaneous frequency signal S20 after averaging processing).

【０１０４】加算回路５０４は、出力レジスタ５０６に
格納されている直前の移動平均値に、ｊビットシフトレ
ジスタ５０３の初段のｊビットデータを加算して現時点
のｊビットデータを移動平均値に反映させ、減算回路５
０５は、出力レジスタ５０６に格納されている移動平均
値から、ｊビットシフトレジスタ５０３の最終段のｊビ
ットデータを減算して移動平均時間τを越えたｊビット
データが移動平均値に反映されることを除外する。The adder circuit 504 adds the j-bit data at the first stage of the j-bit shift register 503 to the immediately preceding moving average value stored in the output register 506 to reflect the current j-bit data in the moving average value. , Subtraction circuit 5
In 05, the j-bit data in the final stage of the j-bit shift register 503 is subtracted from the moving average value stored in the output register 506, and the j-bit data exceeding the moving average time τ is reflected in the moving average value. Exclude that.

【０１０５】このように、平均化回路２０は、極性付加
回路１９からの瞬時周波数信号Ｓ１９を、発振器２１の
高速クロック信号Ｓ２１に従って読み込み、その読み込
んだデータの一定時間τの平均を、発振器２１からの高
速クロック信号Ｓ２１に従って出力する。In this way, the averaging circuit 20 reads the instantaneous frequency signal S19 from the polarity adding circuit 19 according to the high-speed clock signal S21 of the oscillator 21, and averages the read data for a certain time τ from the oscillator 21. The high-speed clock signal S21 is output.

【０１０６】図１４（ｂ）は、平均化回路２０から出力
された瞬時周波数信号Ｓ２０を示している。FIG. 14B shows the instantaneous frequency signal S20 output from the averaging circuit 20.

【０１０７】図１４（ａ）及び（ｂ）の比較から明らか
なように、値の変化間隔が粗かった平均化回路２０への
入力信号（瞬時周波数信号Ｓ１９）が、値の平均化処理
が施された後には、時間的に細かく変化する出力信号
（瞬時周波数信号Ｓ２０）に変換される。As is apparent from the comparison between FIGS. 14A and 14B, the input signal (instantaneous frequency signal S19) to the averaging circuit 20 in which the change intervals of the values are coarse is subjected to the value averaging process. After being applied, it is converted into an output signal (instantaneous frequency signal S20) that changes minutely with time.

【０１０８】また、図１４（ａ）に示す入力信号では０
クロスのタイミングがはっきりしなかったが、図１４
（ｂ）に示す出力信号では、ｘ₁ で示すように、細かな
タイミングで０クロス点を規定できる。但し、図１４
（ｂ）は、平均化のために時間遅れがあり、図１４
（ａ）に示す入力信号より右側にずれた波形となる。Further, in the input signal shown in FIG.
The timing of the cross was not clear, but Fig. 14
In the output signal shown in (b), the 0 cross point can be defined with fine timing as shown by x ₁ . However, in FIG.
In (b), there is a time delay due to averaging, and FIG.
The waveform is shifted to the right of the input signal shown in (a).

【０１０９】以上のように、平均化回路２０をベースバ
ンド処理回路１３０の前に設けることは、雑音抑圧作用
に加えて、０クロス付近のタイミングを精緻化するのに
役立ち、再生クロック信号の精度を高めることができ
る。As described above, providing the averaging circuit 20 in front of the baseband processing circuit 130 is useful for refining the timing near the 0 cross in addition to the noise suppressing effect, and the accuracy of the reproduced clock signal is improved. Can be increased.

【０１１０】（Ｈ）第２実施例の効果 以上のように、第２実施例によれば、Ｑチャネル信号及
びＩチャネル信号から周波数偏移の大きさを検出すると
共に、Ｑチャネル信号及びＩチャネル信号から周波数偏
移の極性を検出し、これらの検出情報からベースバンド
信号（瞬間周波数信号）を形成してデータを再生するよ
うにしたので、ＩＣ化し易い等の各種のメリットを有す
るダイレクトコンバージョン受信方式に従った４値ＦＳ
Ｋ復調回路を実現できる。(H) Effects of the Second Embodiment As described above, according to the second embodiment, the magnitude of the frequency deviation is detected from the Q channel signal and the I channel signal, and the Q channel signal and the I channel signal are detected. Since the polarity of the frequency deviation is detected from the signal and the baseband signal (instantaneous frequency signal) is formed from the detected information to reproduce the data, direct conversion reception has various merits such as easy IC integration. 4-value FS according to the method
A K demodulation circuit can be realized.

【０１１１】また、第２実施例によっても、上述のよう
に、ほとんどの回路をデジタル回路で構成でき、製造バ
ラツキのない復調回路を実現でき、またＩＣ化（ＬＳＩ
化）に容易に対応できる。Also, according to the second embodiment, as described above, most of the circuits can be configured by digital circuits, a demodulation circuit without manufacturing variations can be realized, and IC (LSI
Can be easily dealt with.

【０１１２】さらに、第２実施例によれば、周波数偏移
の大きさを、パルス信号に整形されたＱチャネル信号及
びＩチャネル信号の変化点を合成した信号の周期を高速
クロック信号でカウントすることを利用して検出してい
るので、検出信号の分解能を細かくすることができて雑
音がある場合でも従来の提案回路より高精度に周波数偏
移の大きさを検出でき、この点でデータの再生精度を高
めることができる。Further, according to the second embodiment, the high-speed clock signal counts the period of the signal in which the magnitude of the frequency deviation is combined with the change points of the Q channel signal and the I channel signal shaped into the pulse signal. Since it is used for detection, the resolution of the detection signal can be made finer, and even in the presence of noise, the magnitude of the frequency deviation can be detected with higher accuracy than the conventional proposed circuit. The reproduction accuracy can be improved.

【０１１３】さらにまた、第２実施例によれば、極性付
加回路１９によってベースバンド信号を形成し、平均化
回路２０で平均化処理を施してベースバンド処理回路１
３０に入力すると共に、ベースバンド処理回路１３０と
して、送受信機間の搬送波周波数のずれを補償する機能
を備えたものを適用しているので、この点からもデータ
の再生精度を高めることができる。また、搬送波周波数
を発生する局部発振回路６のバラツキが大きくてもデー
タの再生精度を高めることができる。Furthermore, according to the second embodiment, the baseband signal is formed by the polarity adding circuit 19 and the averaging circuit 20 performs the averaging process to perform the baseband processing circuit 1.
Since the baseband processing circuit 130 having the function of compensating for the deviation of the carrier frequency between the transmitter and the receiver is applied to the baseband processing circuit 130, the reproduction accuracy of the data can be improved also from this point. Further, even if there is a large variation in the local oscillator circuit 6 that generates the carrier wave frequency, the data reproduction accuracy can be improved.

【０１１４】また、上記実施例においては、クロック再
生機能を有するベースバンド処理回路１３０に、平均化
処理を施したベースバンド信号を入力するようにしたの
で、再生クロック信号の精度を第１実施例以上に高める
ことができる。Further, in the above embodiment, since the baseband signal which has been subjected to the averaging process is input to the baseband processing circuit 130 having the clock recovery function, the accuracy of the recovered clock signal is improved in the first embodiment. It can be increased to above.

【０１１５】（Ｉ）他の実施例 上記実施例においては、Ｑチャネル信号、又は、Ｑチャ
ネル信号及びＩチャネル信号の周期情報に基づいて、周
波数偏移の大きさを検出するものを示したが、Ｉチャネ
ル信号の周期情報に基づいて、検出するようにしても良
い。また、Ｑチャネル信号及び又はＩチャネル信号の周
期情報に基づいて、周波数偏移の大きさを検出するもの
であれば良く、その具体的構成は問わない。例えば、変
化点間に与えられた高速クロック信号毎に、その高速ク
ロック信号の周期の逆数に相当する値を累積するもので
あっても良い。(I) Other Embodiments In the above embodiment, the magnitude of the frequency deviation is detected based on the Q channel signal or the period information of the Q channel signal and the I channel signal. , I-channel signals may be detected based on the cycle information. Further, the magnitude of the frequency deviation may be detected based on the period information of the Q channel signal and / or the I channel signal, and its specific configuration is not limited. For example, a value corresponding to the reciprocal of the cycle of the high speed clock signal may be accumulated for each high speed clock signal given between the change points.

【０１１６】また、上記各実施例においては、極性判定
回路１９としてＤ型フリップフロップを適用したものを
示したが、２値ＦＳＫ変調波信号に対する判定符号を、
Ｑチャネル信号及びＩチャネル信号から得る２値ＦＳＫ
検波回路のいずれの構成も極性判定回路１９として適用
可能である。In each of the above embodiments, the D-type flip-flop is applied as the polarity determination circuit 19, but the determination code for the binary FSK modulated wave signal is
Binary FSK obtained from Q channel signal and I channel signal
Any configuration of the detection circuit can be applied as the polarity determination circuit 19.

【０１１７】さらに、例えば、送受信機間のキャリア周
波数にほとんとずれがないように構成できたものであれ
ば、ＡＦＣ回路（フィードフォワード型ＡＦＣ回路）１
１７及び加算回路１１８や、フィードバック型ＡＦＣ回
路１５０及び加算回路１５１を省略することができる。Further, for example, if the carrier frequency between the transmitter and the receiver can be configured so that there is no deviation, the AFC circuit (feedforward type AFC circuit) 1
17 and the adder circuit 118, and the feedback type AFC circuit 150 and the adder circuit 151 can be omitted.

【０１１８】さらにまた、直交検波回路において２個の
搬送波信号間にπ／２だけの位相差を与える構成は、位
相を遅れさせるπ／２移相回路に代え、位相を進めさせ
るπ／２移相回路を適用しても良く、また、移相方向が
異なる２個のπ／４移相回路によってπ／２の位相差を
形成させるようにしても良い。Furthermore, in the quadrature detection circuit, the structure that gives a phase difference of π / 2 between two carrier signals is replaced with a π / 2 phase shift circuit that delays the phase, and a π / 2 shift that advances the phase is performed. A phase circuit may be applied, or a phase difference of π / 2 may be formed by two π / 4 phase shift circuits having different phase shift directions.

【０１１９】また、上記各実施例においては、本発明を
４値ＦＳＫ復調回路に適用したものを示したが、８値Ｆ
ＳＫ復調回路や１６値ＦＳＫ復調回路等の多値ＦＳＫ復
調回路にも本発明を適用することができる。In each of the above embodiments, the present invention is applied to the 4-value FSK demodulation circuit.
The present invention can also be applied to a multi-value FSK demodulation circuit such as an SK demodulation circuit or a 16-value FSK demodulation circuit.

【０１２０】さらに、上記各実施例においては、本発明
を無線伝送路に係る多値ＦＳＫ復調回路に適用したもの
を示したが、有線伝送路（記録媒体からの再生系を含
む）に係る多値ＦＳＫ復調回路にも適用することができ
る。Furthermore, in each of the above embodiments, the present invention is applied to the multi-level FSK demodulation circuit related to the wireless transmission line, but it is not limited to the wired transmission line (including the reproduction system from the recording medium). It can also be applied to the value FSK demodulation circuit.

【０１２１】[0121]

【発明の効果】以上のように、本発明によれば、変化点
検出手段が、パルス信号に波形整形されたＱチャネル信
号及び又はＩチャネル信号の変化点を検出し、周波数偏
移大きさ検出手段が、高速クロック信号に基づいて、検
出された変化点の周期の情報を周波数の情報に変換して
周波数偏移の大きさを表す信号を出力し、極性判定手段
が、Ｑチャネル信号及びＩチャネル信号の位相関係から
周波数偏移の極性を検出し、極性付加手段が、周波数偏
移の大きさ信号に、検出された極性を付加して、周波数
偏移の情報だけを含む瞬時周波数信号を得て、ベースバ
ンド処理手段が、この瞬時周波数信号を処理して、送信
データ及びデータクロック信号を再生するようにしたの
で、信号対雑音比が小さいときでも誤り率を小さくでき
る、しかも、ダイレクトコンバージョン受信方式のメリ
ットを享受できる多値ＦＳＫ復調回路を実現できる。As described above, according to the present invention, the change point detecting means detects the change point of the Q channel signal and / or the I channel signal whose waveform is shaped into a pulse signal to detect the frequency shift magnitude. The means converts the detected period information of the change point into frequency information based on the high-speed clock signal and outputs a signal representing the magnitude of the frequency deviation, and the polarity determination means outputs the Q channel signal and the I channel signal. The polarity of the frequency deviation is detected from the phase relationship of the channel signals, and the polarity adding means adds the detected polarity to the magnitude signal of the frequency deviation to obtain an instantaneous frequency signal containing only the information of the frequency deviation. Then, the baseband processing means processes the instantaneous frequency signal to reproduce the transmission data and the data clock signal, so that the error rate can be reduced even when the signal-to-noise ratio is small, and the die Multivalued FSK demodulation circuit capable benefit of transfected conversion receiving system can be realized.

【図面の簡単な説明】[Brief description of drawings]

【図１】第１実施例の構成を示すブロック図である。FIG. 1 is a block diagram showing a configuration of a first embodiment.

【図２】従来のダイレクトコンバージョン受信方式を適
用した２値ＦＳＫ復調回路を示すブロック図である。FIG. 2 is a block diagram showing a binary FSK demodulation circuit to which a conventional direct conversion reception system is applied.

【図３】図２の回路の各部タイミングチャートである。FIG. 3 is a timing chart of each part of the circuit of FIG.

【図４】２値及び４値ＦＳＫ変調方式のベースバンド信
号を示す波形図である。FIG. 4 is a waveform diagram showing a baseband signal of a binary and quaternary FSK modulation method.

【図５】第１実施例のベースバンド処理回路の第１例を
示すブロック図である。FIG. 5 is a block diagram showing a first example of a baseband processing circuit of the first embodiment.

【図６】４値ＦＳＫのベースバンド信号のアイパタンを
示す説明図である。FIG. 6 is an explanatory diagram showing an eye pattern of a 4-level FSK baseband signal.

【図７】送受信機間で基準周波数がずれた場合における
４値ＦＳＫのベースバンド信号のアイパタンを示す説明
図である。FIG. 7 is an explanatory diagram showing an eye pattern of a 4-level FSK baseband signal when a reference frequency is shifted between a transmitter and a receiver.

【図８】ＡＦＣ回路１１７の詳細構成例を示すブロック
図である。FIG. 8 is a block diagram showing a detailed configuration example of an AFC circuit 117.

【図９】第１実施例のベースバンド処理回路の第２例を
示すブロック図である。FIG. 9 is a block diagram showing a second example of the baseband processing circuit of the first embodiment.

【図１０】フィードバック型ＡＦＣ回路１５０の詳細構
成例を示すブロック図である。10 is a block diagram showing a detailed configuration example of a feedback type AFC circuit 150. FIG.

【図１１】フィードバック型ＡＦＣ回路１５０の機能説
明図である。11 is a functional explanatory diagram of a feedback AFC circuit 150. FIG.

【図１２】第２実施例の構成を示すブロック図である。FIG. 12 is a block diagram showing a configuration of a second embodiment.

【図１３】第２実施例での変化点情報の増加の説明用タ
イミングチャートである。FIG. 13 is a timing chart for explaining an increase in change point information in the second embodiment.

【図１４】平均化回路２０の作用効果の説明図である。FIG. 14 is an explanatory diagram of a function and effect of the averaging circuit 20.

【図１５】平均化回路２０の一構成例を示すブロック図
である。FIG. 15 is a block diagram showing a configuration example of an averaging circuit 20.

【符号の説明】[Explanation of symbols]

３、４…ミキサ、５…π／２移相器、６…局部発振回
路、７、８…ＬＰＦ（チャネルフィルタ）、９、１０…
リミッタ、１３、１４…変化点検出回路、１５…変化点
合成回路、１６…カウンタ、１７…逆算回路、１８…極
性判定回路、１９…極性付加回路、２０…平均化回路、
２１…発振器、１３０…ベースバンド処理回路。3, 4 ... Mixer, 5 ... π / 2 phase shifter, 6 ... Local oscillation circuit, 7, 8 ... LPF (channel filter), 9, 10 ...
Limiters, 13, 14 ... Change point detection circuit, 15 ... Change point synthesis circuit, 16 ... Counter, 17 ... Inverse calculation circuit, 18 ... Polarity determination circuit, 19 ... Polarity addition circuit, 20 ... Averaging circuit,
21 ... Oscillator, 130 ... Baseband processing circuit.

Claims (6)

【特許請求の範囲】[Claims] 【請求項１】 受信した多値ＦＳＫ変調波信号を直交検
波し、その低域成分を取出してＱチャネル信号及びＩチ
ャネル信号を得る直交検波手段と、 この直交検波手段からのＱチャネル信号及びＩチャネル
信号をそれぞれ、パルス信号に波形整形する２個の波形
整形手段と、 パルス信号に波形整形されたＱチャネル信号及び又はＩ
チャネル信号の変化点を検出する変化点検出手段と、 Ｑチャネル信号及びＩチャネル信号の周波数より十分に
高い高速クロック信号を発振する高速クロック発振手段
と、 この高速クロック発振手段からの高速クロック信号に基
づいて、上記変化点検出手段が検出した変化点の周期の
情報を周波数の情報に変換し、受信した多値ＦＳＫ変調
波信号におけるその時点の周波数偏移の大きさを表す信
号を出力する周波数偏移大きさ検出手段と、 パルス信号に波形整形されたＱチャネル信号及びＩチャ
ネル信号、又は、波形整形される前のＱチャネル信号及
びＩチャネル信号の位相関係から、受信した多値ＦＳＫ
変調波信号におけるその時点の周波数偏移の極性を検出
する極性判定手段と、 上記周波数偏移大きさ検出手段からの出力信号に、上記
極性判定手段が検出した極性を付加して、受信した多値
ＦＳＫ変調波信号におけるその時点の周波数偏移の情報
だけを含む瞬時周波数信号を出力する極性付加手段と、 得られた瞬時周波数信号を処理して、送信データ及びデ
ータクロック信号を再生するベースバンド処理手段とを
有することを特徴とする多値ＦＳＫ復調回路。1. A quadrature detection means for quadrature-detecting a received multilevel FSK modulated wave signal and extracting a low-frequency component thereof to obtain a Q-channel signal and an I-channel signal, and a Q-channel signal and an I-channel from the quadrature detection means. Two waveform shaping means for respectively shaping the channel signal into a pulse signal, and a Q channel signal and / or I shaped into a pulse signal.
A change point detecting means for detecting a change point of the channel signal, a high speed clock oscillating means for oscillating a high speed clock signal sufficiently higher than the frequencies of the Q channel signal and the I channel signal, and a high speed clock signal from the high speed clock oscillating means. On the basis of this, the frequency of converting the period information of the change point detected by the change point detecting means into frequency information and outputting a signal representing the magnitude of the frequency deviation at that point in the received multilevel FSK modulated wave signal. The received multi-valued FSK is obtained from the deviation magnitude detection means and the phase relationship between the Q channel signal and the I channel signal whose waveform is shaped into the pulse signal, or the Q channel signal and the I channel signal before the waveform shaping.
Polarity determining means for detecting the polarity of the frequency deviation at that point in the modulated wave signal, and the polarity detected by the polarity determining means are added to the output signal from the frequency deviation magnitude detecting means and received. Value adding means for outputting an instantaneous frequency signal containing only information on the frequency deviation of the FSK modulated wave signal, and a baseband for processing the obtained instantaneous frequency signal to reproduce transmission data and a data clock signal A multi-valued FSK demodulation circuit having a processing means. 【請求項２】 上記極性付加手段からのベースバンド信
号を平均化処理して上記ベースバンド処理手段に入力す
る平均化手段をさらに有することを特徴とする請求項１
に記載の多値ＦＳＫ復調回路。2. A averaging means for averaging the baseband signal from the polarity adding means and inputting it to the baseband processing means.
The multi-level FSK demodulation circuit described in 1. 【請求項３】 上記変化点検出手段が、 パルス信号に波形整形されたＱチャネル信号の変化点を
検出するＱチャネル変化点検出回路と、 パルス信号に波形整形されたＩチャネル信号の変化点を
検出するＩチャネル変化点検出回路と、 これらＱチャネル変化点検出部及びＩチャネル変化点検
出部からの両変化点検出信号における変化点の時間軸で
の位置を合成する合成回路とでなることを特徴とする請
求項１又は２に記載の多値ＦＳＫ復調回路。3. A Q-channel change point detection circuit for detecting the change point of a Q-channel signal whose waveform is shaped into a pulse signal, and a change point of the I-channel signal whose waveform is shaped into a pulse signal. An I-channel change point detection circuit for detecting and a combination circuit for combining the positions on the time axis of the change points in both change point detection signals from the Q-channel change point detection section and the I-channel change point detection section. The multi-valued FSK demodulation circuit according to claim 1 or 2. 【請求項４】 上記周波数偏移大きさ検出手段が、 上記変化点検出手段からの出力信号における変化点間隔
を、上記高速クロック発振手段からの高速クロック信号
でカウントするカウンタと、 このカウンタのカウント値の逆数を求める逆算回路とで
なることを特徴とする請求項１〜３のいずれかに記載の
多値ＦＳＫ復調回路。4. A counter for counting the change point interval in the output signal from the change point detecting means with a high speed clock signal from the high speed clock oscillating means, and a count of this counter. The multi-valued FSK demodulation circuit according to any one of claims 1 to 3, wherein the multi-valued FSK demodulation circuit comprises an inverse calculation circuit for obtaining an inverse of a value. 【請求項５】 上記ベースバンド処理手段が、 入力された瞬時周波数信号からデータクロック信号を再
生するクロック再生回路と、 再生されたデータクロック信号及び入力された瞬時周波
数信号に基づいて、その瞬時周波数信号に含まれている
送受信機間の搬送波周波数のずれに基づく誤差を補償す
る周波数ずれ補償回路と、 この周波数ずれ補償回路によって周波数ずれが補償され
た瞬時周波数信号から、再生されたデータクロック信号
に基づいてデータを再生するデータ再生回路とを備える
ことを特徴とする請求項１〜４のいずれかに記載の多値
ＦＳＫ復調回路。5. The clock reproducing circuit for reproducing the data clock signal from the input instantaneous frequency signal by the baseband processing means, and the instantaneous frequency based on the reproduced data clock signal and the input instantaneous frequency signal. A frequency deviation compensation circuit that compensates for errors due to carrier frequency deviation between transmitters and receivers included in the signal, and an instantaneous frequency signal whose frequency deviation is compensated by this frequency deviation compensation circuit is converted into a regenerated data clock signal. A multi-valued FSK demodulation circuit according to any one of claims 1 to 4, further comprising a data reproduction circuit which reproduces data based on the data reproduction circuit. 【請求項６】 上記ベースバンド処理回路が、 再生されたデータクロック信号及び入力された瞬時周波
数信号に基づいて、その瞬時周波数信号が所定の上限及
び下限間に入るように、送受信機間の搬送波周波数のず
れに基づく誤差を補償するフィードバック型周波数ずれ
補償回路と、 このフィードバック型周波数ずれ補償回路からの瞬時周
波数信号からのデータクロック信号を再生するクロック
再生回路と、 再生されたデータクロック信号及び上記フィードバック
型周波数ずれ補償回路からの瞬時周波数信号に基づい
て、その瞬時周波数信号に含まれている、送受信機間の
搬送波周波数のずれに基づく残存誤差を補償するフィー
ドフォワード型周波数ずれ補償回路と、 このフィードフォワード型周波数ずれ補償回路によって
周波数ずれが補償された瞬時周波数信号から、再生され
たデータクロック信号に基づいて、データを再生するデ
ータ再生回路とを備えることを特徴とする請求項１〜４
のいずれかに記載の多値ＦＳＫ復調回路。6. A carrier wave between a transmitter and a receiver such that the baseband processing circuit, based on the regenerated data clock signal and the input instantaneous frequency signal, causes the instantaneous frequency signal to fall between a predetermined upper and lower limit. A feedback type frequency deviation compensating circuit for compensating an error based on a frequency deviation, a clock reproducing circuit for reproducing a data clock signal from an instantaneous frequency signal from the feedback type frequency deviation compensating circuit, a reproduced data clock signal and the above A feedforward type frequency deviation compensating circuit for compensating for a residual error contained in the instantaneous frequency signal based on the deviation of the carrier frequency between the transmitter and the receiver based on the instantaneous frequency signal from the feedback type frequency deviation compensating circuit, The frequency shift is compensated by the feedforward type frequency shift compensation circuit. From the instantaneous frequency signal, based on the recovered data clock signal, claim, characterized in that it comprises a data reproducing circuit for reproducing data 1-4
The multi-level FSK demodulation circuit according to any one of 1.