JPH08234906A - 座標入力機能付き表示装置 - Google Patents

Abstract

(57)【要約】 【目的】 座標入力部と表示部との貼り合わせずれをな
くし、かつ視線方向による表示位置と座標入力位置のず
れを小さくできる座標入力機能付き表示装置を提供する
こと。 【構成】 座標入力機能付き表示装置において、高分子
分散液晶層５の一方の主面に形成された第１の透明抵抗
膜４と、この透明抵抗膜４に重ねて設けられ、透明抵抗
膜４と相対する面に第２の透明抵抗膜２が形成された可
撓性透明膜１と、透明抵抗膜４と可撓性透明膜１の間に
一定の間隙を設けるためのスペーサ３とを備え、透明抵
抗膜４の端部に電流を供給し、透明抵抗膜４の電流供給
端部とは別の端部及び透明抵抗膜２の端部から電流を検
出し、可撓性透明膜１が外力により変形し、透明抵抗膜
２が透明抵抗膜４に電気的に接触した時における検出出
力に基づいて電気的接触点の座標を検出することを特徴
とする。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、表示装置に検出用ペン
の座標の検出機能を付与した座標入力機能付き表示装置
に関する。

【０００２】

【従来の技術】従来、座標入力装置としては、検出ペン
や指の圧力により座標を検出する感圧方式や、検出ペン
と電極との間の静電結合を用いた静電結合方式、或いは
電磁誘導を用いた電磁誘導方式が代表的である。これら
の座標入力装置を、液晶表示装置と一体化した例を図１
５に示す。同図（ａ）は透明な座標入力装置１０を液晶
表示装置１１の前面に配置した例であり、同図（ｂ）は
座標入力装置１０を液晶表示装置１１の背面に配置した
例である。図１５（ａ）の構造は感圧方式，静電結合方
式，電磁誘導方式で用いられ、図１５（ｂ）の構造は電
磁誘導方式で用いられる。

【０００３】上述した、座標入力装置１０と液晶表示装
置１１を一体化した例は、座標入力装置１０を液晶表示
装置１１に貼り合わせる工程を必要とするが、両装置を
精度良く貼り合わせることは難しく、表示位置と座標入
力位置のずれを生じる原因となる。これを解決するため
には個々の製品に対して回路的な補正を施す必要が有
り、コストアップの大きな原因となる。

【０００４】また、座標入力装置１０と液晶表示装置１
１を接して貼り合わせると、ギャップむらによる干渉縞
が発生し、表示性能を著しく低下させてしまう。そのた
め両装置の間には１ｍｍ程度のギャップを必要とする
が、そのために視線の方向によって表示位置と座標入力
位置のずれ（Parallax）が生じてしまうという問題点が
あった。また、モジュールの薄型化が困難となるという
問題点もあった。

【０００５】さらに、静電結合方式或いは電磁誘導方式
では、検出用ペンで検出した信号を座標入力装置に伝達
する必要があり、そのために検出用ペンと座標入力装置
を接続する手段を必要とする。そのため、これらの方式
は携帯性，使用感を損なうという問題があった。

【０００６】また、図１５（ａ）の構造においては、座
標入力装置１０による透過率の低下が問題となる。特に
反射型液晶表示装置では、周辺光が座標入力装置１０を
２回通過するため、透過率の低下はできるだけ避けなけ
ればならない。そのためには液晶表示装置１１に座標入
力装置１０を組み込むことが有効となる。

【０００７】透過率の低下について、図１６を用いて説
明する。図１６は感圧方式の座標入力装置を液晶表示装
置の前面に配置した例である。液晶表示装置は、画素電
極６を形成した基板７上に透明電極１５を形成した対向
基板１４を配置し、これらの間に液晶層５を封入して構
成される。座標入力装置は、透明抵抗膜４を形成した透
明基板１２上に透明抵抗膜２を形成した可撓性透明膜１
を、スペーサ３を介して対向配置することにより構成さ
れる。このような構成では、光路中に２枚の透明電極
２，４と対向電極１４があり、さらに透明基板１２と対
向基板１４の間にはギャップ１３を設ける必要があるた
め、透過率は大幅に低下する。

【０００８】このような問題を解決する方法として、座
標入力機能を液晶表示装置に組み込む方法が提案されて
いる（特開平３−２９４９１９号公報）。この方法で
は、アクティブマトリクス型液晶表示装置において、信
号線或いは走査線と検出用ペンとの間の静電結合を用い
て検出用ペンの位置を検出する。

【０００９】ところがこの方法は、画素が非選択の状態
であっても、検出用の信号が走査線に印加されるため、
薄膜トランジスタのオフ抵抗が低下することは避けられ
ず、また検出用信号を小さくすると検出用ペンとの静電
結合が小さいために、信号を正しく検出することは難し
くなる問題があった。

【００１０】

【発明が解決しようとする課題】このように従来、座標
入力装置と液晶表示装置を一体化した構造では、両装置
を貼り合わせる際のずれが入力精度を低下させ、また両
装置の厚さ方向のずれにより視線方向によっては表示位
置と座標入力位置のずれが生じるという問題があった。
さらに、検出用ペンと装置本体を接続する手段を必要と
するため、携帯性，使用感を損なうという問題があっ
た。

【００１１】また、アクティブマトリクス型液晶表示装
置において、信号線或いは走査線と検出用ペンとの間の
静電結合を用いて検出用ペンの位置を検出する方法で
は、各画素の薄膜トランジスタが座標検出信号に影響さ
れるため、座標検出時の表示特性の劣化が生じるという
問題点があった。

【００１２】本発明は、上記事情を考慮してなされたも
ので、その目的とするところは、座標入力部と表示部と
の貼り合わせずれをなくし、かつ視線方向による表示位
置と座標入力位置のずれを小さくできる座標入力機能付
き表示装置を提供することにある。さらに、本発明は上
記に加えて、検出用ペンと装置本体との接続手段を不要
とした、携帯性に優れた座標入力機能付き表示装置を提
供することにある。また、本発明の他の目的は、表示特
性の劣化がない座標入力機能付き表示装置を提供するこ
とにある。

【００１３】

【課題を解決するための手段】上記課題を解決するため
に本発明は、次のような構成を採用している。即ち、本
発明（請求項１）は、座標入力機能付き表示装置におい
て、自己形状を保持する能力を有し表示部として機能す
る液晶層の一方の主面に形成された第１の透明抵抗膜
と、この透明抵抗膜に重ねて設けられ、該透明抵抗膜と
相対する面に第２の透明抵抗膜が形成された可撓性透明
膜と、第１の透明抵抗膜と前記可撓性透明膜の間に一定
の間隙を設けるための手段と、第１の透明抵抗膜の端部
に電流を供給する手段と、第１の透明抵抗膜の前記電流
供給端部とは別の端部及び第２の透明抵抗膜の端部から
電流を検出する手段と、前記可撓性透明膜が外力により
変形し、第２の透明抵抗膜が第１の透明抵抗膜に電気的
に接触した時における前記電流検出手段の検出出力に基
づいて前記電気的接触点の座標を検出する手段とを具備
してなることを特徴とする。

【００１４】ここで、本発明の望ましい実施態様として
は、次のものがあげられる。 (1) 液晶層が、高分子材料中に液晶を分散させた高分子
分散液晶であること。 (2) 液晶層の他方の主面に画素電極，信号線，走査線が
設けられ、画素電極と信号線との間にＴＦＴ等のスイッ
チング素子が設けられたアクティブマトリックス型であ
ること。 (3) 第１の透明抵抗膜の電流供給端部とは別の端部に、
該端部を電流検出状態とフローティングとに切替えるた
めスイッチを接続したこと。

【００１５】また、本発明（請求項２）は、座標入力機
能付き表示装置において、基板上に形成され平面上に像
を表示可能な表示部と、基板上に一方向に沿って配置さ
れた複数の走査線と、これらの走査線間に該走査線に平
行に設けられた複数の補助容量線と、前記走査線及び前
記補助容量線に交差するように設けられた複数の信号線
と、隣接する２本の走査線と隣接する２本の信号線との
交差領域内に設けられた画素電極と、前記信号線と前記
画素電極との間に接続されたスイッチング素子と、座標
検出期間中に前記信号線及び補助容量線へ順次パルスを
印加する手段と、座標検出用ペンと前記信号線及び前記
補助容量線との間の容量結合を用いて前記パルスを検出
する手段と、検出されたパルスのタイミングに基づいて
座標検出用ペン位置を算出する手段とを具備してなるこ
とを特徴とする。

【００１６】ここで、本発明の望ましい実施態様として
は、次のものがあげられる。 (1) 画素電極，走査線，信号線，補助容量線，スイッチ
ング素子が設けられた基板に対向して共通電極が設けら
れた対向基板が設置され、各基板間に液晶層が封入され
ていること。 (2) 信号線からのパルス検出と補助容量線からのパルス
検出とを順次行い、信号線からのパルス検出により水平
方向の位置を算出し、補助容量線からのパルス検出によ
り垂直方向の位置を算出すること。

【００１７】また、本発明（請求項３）は、座標入力機
能付き表示装置において、基板上に形成され平面上に像
を表示可能な表示部と、基板上に一方向に沿って配置さ
れた複数の走査線と、これらの走査線間に該走査線に平
行に設けられた複数の補助容量線と、前記走査線及び前
記補助容量線にに交差するように設けられた複数の信号
線と、隣接する２本の走査線と隣接する２本の信号線と
の交差領域内に設けられた画素電極と、前記信号線と前
記画素電極との間に接続されたスイッチング素子と、前
記補助容量線に順次パルスを印加する手段と、前記信号
線に出力されるパルスを検出する手段と、前記スイッチ
ング素子が座標検出用ペンで光照射されたときにおける
前記検出手段の検出出力に基づいて座標検出用ペン位置
を算出する手段とを具備してなることを特徴とする。

【００１８】ここで、本発明の望ましい実施態様として
は、次のものがあげられる。 (1) 補助容量線と画素電極の間に形成される補助容量と
並列に光電素子を設け、この光電素子が光照射されるこ
とによる信号線側に出力されるパルスの変化を検出する
こと。 (2) 検出パルスのタイミング又は大きさに基づいて座標
検出用ペンのｙ方向（信号線方向）位置を算出し、パル
ス変化が検出された信号線の配置位置から座標検出用ペ
ンのｘ方向（信号線と直交する方向）位置を算出するこ
と。 (3) 画素電極，走査線，信号線，補助容量線，スイッチ
ング素子が設けられた基板に対向して共通電極が設けら
れた対向基板が設置され、各基板間に液晶層が封入され
ていること。

【００１９】また、本発明（請求項４）は、座標入力機
能付き表示装置において、マトリックス配置された複数
の画素電極に対して１つの共通電極を対向配置した表示
パネル部と、前記共通電極の少なくとも２点から順次交
流信号を印加する手段と、前記共通電極上に設けられた
絶縁膜を介して前記交流信号を座標検出用ペンで検出す
る手段と、この手段により検出された信号のタイミング
又は大きさに基づいて前記信号供給点と座標検出用ペン
との距離を算出し、共通電極上での座標検出用ペン位置
を求める手段とを具備してなることを特徴とする。

【００２０】ここで、本発明の望ましい実施態様として
は、次のものがあげられる。 (1) 表示パネル部は、画素電極，走査線，信号線及びス
イッチング素子等を形成したアレイ基板と共通電極（対
向電極）を形成した対向基板との間に液晶層を封入した
液晶パネルであること。 (2) 対向基板及び共通電極が透明電極であること。 (3) 共通電極上の絶縁膜が、対向基板としての絶縁性基
板であること。 (4) 共通電極の信号供給点を、表示用給電点と併用する
こと。

【００２１】

【作用】本発明（請求項１）によれば、液晶層の一方の
主面に形成された透明抵抗膜を座標入力のための層とし
て利用することにより、座標入力部と表示部とを一体化
することができ、これらを精度良く合わせることが可能
で、また視線の方向による表示位置と座標入力位置のず
れも無視できる程度に小さくできる。従って、透過率の
向上，製造コストの低減、さらには消費電力の低減をは
かることが可能となる。

【００２２】また、本発明（請求項２）によれば、走査
線の代わりに補助容量線を利用し、座標検出用ペンと信
号線或いは補助容量線の間の容量結合を用いて検出用ペ
ン位置を算出するため、座標検出機能を付加しても表示
の劣化をなくすことが可能となる。さらに、座標入力部
と表示部を一体化することで、請求項１と同様に、透過
率の向上，製造コストの低減，消費電力の低減をはかる
ことが可能となる。

【００２３】また、本発明（請求項３）によれば、表示
部に内在するスイッチング素子が光照射されることによ
る信号線側に出力されるパルスの変化を検出することで
座標を求めるようにしているため、座標入力部と表示部
を貼り合わせることなしにこれらせを一体化することが
でき、原理的に座標入力部と表示部のずれが生じること
はない。従って請求項１と同様に、透過率の向上，製造
コストの低減，消費電力の低減をはかることが可能とな
る。また、検出用ペンと装置本体との接続手段が不要と
なり、携帯性，操作性に優れている。

【００２４】また、本発明（請求項４）によれば、表示
パネル部の対向電極を座標入力のための層として利用す
ることにより、座標入力部と表示部を一体化することが
できる。従って、請求項１と同様に、透過率の向上，製
造コストの低減，消費電力の低減をはかることが可能と
なる。

【００２５】

【実施例】以下、本発明の詳細を図示の実施例によって
説明する。 （実施例１）図１は、請求項１の発明の実施例に係わる
座標入力機能付き液晶表示装置の概略構成を示す断面図
である。

【００２６】ガラス等の基板７上に画素電極６が形成さ
れている。図では１画素部分のために画素電極６は連続
しているが、実際には画素電極６はマトリックス状に配
置される。また、図には示さないが、基板７上には信号
線，走査線及びスイッチング素子等が配置されている。
基板７上の回路構成は、単純マトリックス型でもアクテ
ィブマトリックス型でもよい。基板６はプラスチックフ
ィルム或いはガラスの光透過性を有する材料で形成され
る。但し、画素電極６が反射電極である場合は光透過性
を持つ必要はない。

【００２７】画素電極６上には、表示部として機能する
液晶層５が形成される。この液晶層５は、高分子マトリ
クス及びその中に分散した液晶を含むものである。マト
リクス高分子，硬化剤及び液晶を一定比率で混合したも
のを画素電極６及び基板７上に一様に塗布する。マトリ
クス剤としては（Devcon5A,Epon812）の２種類のエポキ
シ樹脂を選び、硬化剤として（Capcure3-800）、液晶と
して（Ｅ−７）を使用し、マトリクス高分子１００重量
部に対し、硬化剤１００重量部，液晶２００重量部を混
合したものを用いた。塗布法としてはスクリーン印刷を
用い、約２０μｍの厚さで液晶層を画素電極６上に塗布
する。その後、１００℃まで昇温させ、さらに１０分間
熱処理し、マトリクス層を硬化させた。

【００２８】なお、塗布法としてはディスペンス法を用
いてもよい。さらに、画素部の周囲に液晶層が広がらな
い程度の凸部を予め形成しておき、その中に液晶層を滴
下した後、平坦性のある板等で押さえつけて液晶層を伸
ばし、硬化後に前記板等を取り除けば液晶層の上面の平
坦性が高まる。

【００２９】液晶層５上には、第１の透明抵抗膜４が形
成されている。これにより、通常の液晶表示装置と同様
に、液晶層を導電膜で挟んだ表示部が構成される。透明
抵抗膜４は、対向電極（共通電極）として機能するもの
で、スパッタにより成膜されたＩＴＯを用いた。但し、
スパッタによるＩＴＯ膜に何等限定されるものではな
い。成膜は表示部のみに行われることが必要であるが、
マスクを用いて表示部のみに成膜されるようにした。成
膜温度は液晶層にダメージを与えない程度が必要であ
り、１００℃とした。また、膜厚は１００ｎｍ程度とし
たところ、シート抵抗１００〜５００Ω／□が得られ
た。また、透明抵抗膜４は液晶層５に電圧を印加する手
段と、外部から加圧された箇所の座標を検出するための
手段を兼用するため、電圧を印加するための端子と、加
圧箇所の検出用端子が画面端部に形成される。

【００３０】次に、可撓性透明膜１に第２の透明抵抗膜
２を成膜したフィルムを、透明抵抗膜４と透明抵抗膜２
が対向するように、スペーサ３を挟んで配置する。可撓
性透明膜１としてＰＥＴフィルム、また透明抵抗膜２と
してＩＴＯを用いた。成膜条件は成膜温度１００℃、膜
厚１００ｎｍとした。スペーサ３は１画素よりも十分小
さいものとし、透明抵抗膜４上に均等に分散させた。

【００３１】本実施例において、液晶層５は高分子マト
リクスにより外部からの圧力に対しても液晶層のギャッ
プを保つことができるため、表示特性に全く問題はな
い。このように構成された本装置と、前記図１６に示し
た従来装置とで、それぞれの透過率を比較した。その結
果、座標入力部の透過率は、図１６に示した従来例では
６０％であったものが、本実施例では８０％に増加し
た。反射型液晶表示装置においては座標入力機能部を２
度光が通過するため、本実施例は、反射型液晶表示装置
においては従来例に比べて２倍程度の光利用効率の向上
につながる。

【００３２】また、本実施例では座標入力部と表示部が
一体化されているので、これらを精度良く合わせること
が可能で、また視線の方向による表示位置と座標入力位
置のずれも無視できる程度に小さくできる。

【００３３】図２は、本実施例における座標検出の原理
を示す概念図である。透明抵抗膜４には、電流供給端子
１８を介して電源８から電流が供給される。透明抵抗膜
４は液晶層５の電圧印加手段を兼用しているため、通常
は一定電圧に保たれる。

【００３４】透明抵抗膜４には、電流供給端子１８の対
向部に電流検出用端子１７ａが設けられている。また、
透明抵抗膜４上に一定の間隔を有して設けられた可撓性
透明膜１には透明抵抗膜２が成膜されており、透明抵抗
膜２には、透明抵抗膜４の検出端子と直交する方向に電
流検出用端子１７ｂが設けられている。各電流検出用端
子１７は、図示しない電流値を測定する手段に接続され
ている。

【００３５】本構造において、外部からペンなどの入力
手段により可撓性透明膜１に加圧されると、透明抵抗膜
２と透明抵抗膜４は、加圧箇所１６において電気的に接
触する。その結果、電源８から供給された電流の一部は
透明抵抗膜２に流れ、２個の電流検出用端子１７ｂに分
配される。また、残りの電流は透明電極４に設けられた
電流検出用端子１７ａに流れる。

【００３６】ここで、加圧箇所１６から各電流検出端子
１７ｂまでの抵抗は、加圧箇所の位置に依存するため、
電流検出用端子１７ｂでの電流値、Ｉｙ１，Ｉｙ２の比
を求めれば、加圧箇所のｙ方向の座標を算出することが
可能である。

【００３７】また、ｘ方向に関しては、加圧箇所１６と
電流検出用端子１７ａの距離に応じてＩｘが変化するた
め、電流Ｉｘを検出すれば加圧箇所１６のｘ座標が算出
される。

【００３８】なお、透明抵抗膜４は座標検出時に膜内で
電圧分布が小さいことが表示特性上好ましい。そのた
め、抵抗９を挿入することで透明抵抗膜４内の電圧分布
を小さくすることができる。但し、抵抗９を大きくし過
ぎると座標検出用の電流の差が検出能力を超えてしまう
ので、抵抗９は表示性能と座標検出部の性能を考慮して
決定することが望ましい。

【００３９】また、本装置は携帯用機器などに応用する
場合、低消費電力であることが必須条件となる。そこ
で、加圧時に透明抵抗膜２に流れる電流を検知し、それ
に応じてスイッチ１９のオン・オフを行えば低消費電力
化が図れる。即ち、加圧されない状態では座標を検出す
る必要が無いため、スイッチ１９はオフ状態とし、電流
を流さない。ペン等により外部から加圧されると透明抵
抗膜２に電流が流れるので、その電流を検知してスイッ
チ１９をオンにする。その結果、ｘ方向の座標の検出が
可能となる。

【００４０】さらに、スイッチ１９は座標検出中、オン
状態を保つ必要はない。液晶の応答速度より早くオン・
オフを繰り返すことで、座標検出時においても透明抵抗
膜４内での電圧降下による表示特性の劣化を引き起こす
ことはない。 （実施例２）図３は、請求項２の発明の実施例に係わる
座標入力機能付き液晶表示装置の概略構成を示す断面図
である。（ａ）は信号線と直交する方向の断面、（ｂ）
はゲート線と直交する方向の断面である。

【００４１】アレイ基板２４には、図示されていないが
薄膜トランジスタの他、各画素に対応した画素電極２
２，信号線２３，層間絶縁膜２５，補助容量線２６，ゲ
ート線２７が形成されている。信号線２３は各画素に設
けられた薄膜トランジスタのドレインと接続されてお
り、またゲート線２７はゲートに接続されている。ま
た、補助容量線２６はゲート線２７と並行して設けられ
ており、各画素電極２２との間に補助容量を形成する。
液晶層２９は対向基板２８に形成された対向電極３６と
アレイ基板２４の間に挟持され、これにより通常の液晶
表示装置と同様に表示部が構成される。

【００４２】以下に、座標検出の基本原理を述べる。検
出用ペン２１をアレイ基板２４に図示したように接触或
いは近接させた時、信号線２３或いは補助容量線２６と
の間には容量が発生する。図３（ａ）の場合、信号線２
３に検出用のパルス電圧を印加すると、前記容量を介し
て検出用ペン２１に電圧変化が生じる。そこで信号線２
３に順次パルス電圧を印加し、検出用ペン２１で検出さ
れる信号とのタイミングを測定すれば、信号線２３と直
交する方向の座標が算出できる。

【００４３】次に、信号線２３と平行な方向の座標の検
出であるが、図３（ｂ）に示すように補助容量線２６に
順次検出用のパルス電圧を印加し、検出用ペン２１で検
出される信号とのタイミングにより信号線と平行な方向
の座標が算出できる。なお、信号線２３と直交する配線
としてゲート線２７も考えられるが、ゲート線２７に検
出用信号を印加すると、各画素に設けられた薄膜トラン
ジスタのオフ時の抵抗が低くなるため、各画素の液晶層
に蓄積された電荷が漏れることは避けられない。その結
果、コントラストの低下等、画質の劣化を招く。補助容
量線２６を検出用配線として使用することで画質の劣化
は完全に抑えられた。

【００４４】図４は、本実施例に係わる液晶表示装置の
回路構成図である。この図では、説明を簡単にするため
に２×３画素の場合を示している。１フレームのうち、
表示期間と座標検出期間は切替回路３５で制御される。
表示期間においては、ゲート線ドライバ３０はゲート線
２７に順次走査信号を送出し、表示信号は表示回路３４
を介して信号線ドライバ３１から各画素に送出される。
その間、補助容量線ドライバ３２からの出力は一定電圧
に保たれる。切替回路３５により座標検出期間に切り替
わると、ゲート線ドライバ３０からの出力は各画素の薄
膜トランジスタがオフ状態になるように一定電圧が出力
され、補助容量線ドライバ３２からは座標検出用信号が
順次補助容量線２６に出力される。検出用ペン２１で検
出された信号は、タイミング検出回路３３で補助容量線
ドライバ３２からの出力タイミングと比較され、この結
果図中のｙ方向座標が求められる。

【００４５】次に、信号線ドライバ３１から座標検出用
信号が順次信号線２３に出力され、ｙ方向と同様にｘ方
向座標が求められる。なお、ｘ方向、ｙ方向の座標検出
の順序は逆でもよい。

【００４６】信号線ドライバ３１は、本来の表示信号送
出の役割の他に、座標検出用信号送出の機能も持たなけ
ればならないが、補助容量線ドライバ３２はゲート線ド
ライバ３０と同様の機能を有していればよいため、ゲー
ト線ドライバ３０を流用することができ、開発コストは
抑えられる。また、各画素に設けられた薄膜トランジス
タは、座標検出期間中は完全にオフの状態になっている
ため、各画素に保持されている電圧は座標検出用信号の
影響を全く受けず、良好な表示性能を維持することがで
きた。 （実施例３−１）図５は請求項３の発明の第１の実施例
に係わる座標入力機能付き液晶表示装置の回路構成図、
図６はその１画素構成を示す図である。

【００４７】画素電極４９で規定される各画素に設けら
れた薄膜トランジスタ４１は、ゲート線ドライバ５０か
らゲート線４３により走査信号が供給される。また、各
画素の画像に応じた信号は信号線ドライバ５１から信号
線４２を介して供給される。補助容量線４７は補助容量
線ドライバ５２に接続され、各画素に画像に応じた電圧
を印加する表示期間には一定電圧に保たれる。

【００４８】表示期間の終了後、各画素の印加電圧を保
持した状態で光照射部の座標検出を開始する。補助容量
線ドライバ５２に接続された補助容量線４７に順次パル
スを印加する。パルスにより液晶層に印加される電圧が
変化する可能性があるが、液晶の応答速度より短いパル
スであれば表示特性には影響が無い。光照射部の画素
は、回路的には液晶容量，補助容量の他に、各種寄生容
量，配線抵抗等により形成されており、本回路中に光電
変換機能を有する素子が含まれていれば、その画素の時
定数は光電素子に応じて変化する。その結果、補助容量
線４７に印加されたパルスを信号線側から検出すると、
光が照射された部分とそれ以外の部分ではパルス強度，
位相等に変化が生じる。

【００４９】そこで、信号線ドライバ５１に前記パルス
の変化の検出機能を付加する。その結果、ある補助容量
線４７にパルスを印加した時、信号線側のある端子にパ
ルスの変化が検出されれば、補助容量線４７への電圧印
加タイミングから図中のｙ方向の座標が求められる。ま
た、パルスの変化が検出された信号線ドライバ５１の端
子位置から図中のｘ方向の座標が求められる。

【００５０】なお、座標検出用信号の走査は、１フレー
ム中に１回である必要はない。表示部の全画素が電圧保
持状態になっていればよく、例えば表示部の半分に画像
信号を書き込んだ状態で全画素を電圧保持状態にして座
標を検出し、その後残りの半分の表示部に対して画像信
号を書き込み、その後再び全画素を電圧保持状態にして
座標を検出してもよい。この場合、フレームレートの２
倍の早さでの座標検出が可能となる。

【００５１】光照射は実際にペンを用いて液晶表示装置
に書き込む様な作業が人間工学的に好ましいので、ペン
の形状を有し先端に光照射手段を具えた座標入力手段を
用いたが、光の照射領域を必要な入力精度に調整したも
のであればその形状は限定されない。また、光照射手段
は、液晶表示装置の携帯性、ペンの使用感などからペン
内部に電力供給手段を具えていることが望ましく、でき
るだけ消費電力を抑えることが必要となる。そこで液晶
表示装置にペンを押下した状態でのみペン先端から光を
照射するようにペン先端に接触検知手段を具えたものが
有効である。

【００５２】本発明は光電素子（スイッチング用のＴＦ
Ｔでもよいし、新たに設ける素子でもよい）をアクティ
ブマトリックス基板上に作りこみ、外部からの光照射に
より座標を検出するため、アクティブマトリックス基板
は従来のプロセスで作製可能である。その結果、従来の
液晶表示装置に比べて周辺回路の改造だけで座標入力機
能を付加することができ、コスト的にもメリットが大き
い。

【００５３】次に、本実施例の具体的構成を説明する。
洗浄されたガラス基板上にＭｏ−Ｔａ合金を２５０ｎｍ
成膜し、ゲート電極、ゲート線４３、補助容量線４７を
パターニングした。次に、ゲート絶縁膜ＳｉＯを３５０
ｎｍ、ＳｉＮを５０ｎｍ、ａ−Ｓｉ膜を５０ｎｍ、エッ
チングストッパＳｉＮを２００ｎｍ連続成膜した後、エ
ッチングストッパ５７を薄膜トランジスタ４１上にパタ
ーニングし、ソース・ドレイン領域のオーミックコンタ
クト層である燐などの不純物をドープしたｎ⁺ 型ａ−Ｓ
ｉ膜を５０ｎｍ成膜した後、ａ−Ｓｉ膜を島状にパター
ニングした。さらに、ＩＴＯを１００ｎｍ成膜し画素電
極４９を形成した。

【００５４】次に、ゲート電極の端子部分の上の第１の
絶縁膜であるＳｉＯをエッチング除去した。その後、Ｍ
ｏを１００ｎｍ、Ａｌを４００ｎｍ成膜し、信号線４２
及びドレイン電極５８、ソース電極５９を形成し、さら
にドレイン電極５８，ソース電極５９等の金属をマスク
としてｎ⁺ 型ａ−Ｓｉをエッチング除去してドレイン電
極５８とソース電極５９を電気的に分離し、アクティブ
マトリックス基板を形成する。最後にパッシベーション
膜としてＳｉＮを１５０ｎｍ成膜し、パターニングす
る。

【００５５】以上得られたアレイ基板５６の１画素の等
価回路を、図７に示す。液晶層４４は、薄膜トランジス
タ４１のソース電極５９に接続された画素電極４９と、
対向基板に形成された共通電極（対向電極）４８との間
に封入されている。補助容量線４７から印加されたパル
ス６１は補助容量４５を介して伝播する。このとき、外
部から照射光６０が薄膜トランジスタ４１に照射されて
いれば、照射光６０の影響で薄膜トランジスタ４１の抵
抗は低下する。その結果、信号線側から検出されるパル
スは非照射部に比べて大きく変化し、光照射部を識別す
ることが可能となった。なお、本実施例は従来のアレイ
基板をそのまま使用できるため、従来に比べて開口率の
低下が無く、表示性能を維持することが可能である。 （実施例３−２）次に、請求項３の発明の第２の実施例
について、図６に従い説明を行う。

【００５６】洗浄されたガラス基板上にＭｏ−Ｔａ合金
を２５０ｎｍ成膜し、ゲート電極、ゲート線４３、補助
容量線４７をパターニングした。次に、ゲート絶縁膜Ｓ
ｉＯを３５０ｎｍ、ＳｉＮ１０を５０ｎｍ、ａ−Ｓｉ膜
を５０ｎｍ、エッチングストッパーＳｉＮを２００ｎｍ
連続成膜した後エッチングストッパ５７を薄膜トランジ
スタ４１及び光電素子６２上にパターニングし、ソース
・ドレイン領域のオーミックコンタクト層である燐など
の不純物をドープしたｎ⁺ 型ａ−Ｓｉ膜を５０ｎｍ成膜
した後、ａ−Ｓｉ層を島状にパターニングした。さら
に、ＩＴＯを１００ｎｍ成膜し画素電極４９を形成し
た。

【００５７】次に、ゲート電極の端子部分の上及び各画
素の補助容量線４７と光電素子接続部６３の第１の絶縁
膜であるＳｉＯをエッチング除去した。その後、Ｍｏを
１００ｎｍ、Ａｌを４００ｎｍ成膜し、信号線４２及び
ドレイン電極５８、ソース電極５９、光電素子６２を形
成し、さらにドレイン電極５８、ソース電極５９等の金
属をマスクとしてｎ⁺ 型ａ−Ｓｉをエッチング除去して
ドレイン電極５８とソース電極５９を電気的に分離し、
アクティブマトリックス基板を形成する。最後にパッシ
ベーション膜としてＳｉＮを１５０ｎｍ成膜し、パター
ニングする。

【００５８】以上得られたアレイ基板の１画素の等価回
路を図８に示す。補助容量線４７から印加されたパルス
は補助容量４５及び光電素子６２を介して伝播する。こ
のとき、外部から照射光６０が光電素子６２に照射され
ていれば、照射光６０の影響で光電素子６２の抵抗は低
下し、その結果信号線側から検出されるパルスは非照射
部に比べて大きく変化し、光照射部を識別することが可
能となった。

【００５９】なお、本実施例では光電素子の形状を任意
に設計することが可能であり、パルスの検出性能などに
応じた設計が可能である。また、図６では光電素子６２
を補助容量線４７上に形成した。これは、アレイ基板５
６の裏面からバックライトによる光が照射されるため、
その光を遮断するためである。但し、光電素子の位置は
本実施例に限定されるものではない。 （実施例３−３）次に、請求項３の発明の第３の実施例
について説明する。

【００６０】構造は実施例３−１，３−２と同様であ
る。図７或いは図８において補助容量線４７から印加さ
れるパルスは、図９（ａ）のような波形に限るものでは
ない。この波形を用いると液晶層４４に直流電圧成分が
印加されるため、長期の表示性能に懸念が生じる。そこ
で図９（ｂ）に示すようにパルスを正方向及び負方向に
連続あるいは間隔をおいて印加した。この結果、液晶層
４４に印加される直流電圧成分は実効的に零になり、長
期の表示性能に関して全く問題はなかった。 （実施例３−４）次に、請求項３の発明の第４の実施例
について説明する。

【００６１】図５において、信号線ドライバ５１は、本
来の画像に応じた信号を画素に送る役割の他に、画素か
らの座標検出用パルスを検出、判定する役割も必要とな
る。そこで、図１０に示すように、信号線４３の信号線
ドライバ５１実装部の反対側に検出用回路５３を信号線
４３に接続した。この結果、信号線ドライバ５１への負
荷が低減された。 （実施例４−１）図１１は、請求項４の発明の第１の実
施例に係わる座標入力機能付き液晶表示装置の概略構成
を示す断面図である。

【００６２】アレイ基板７６上には各画素に対応した能
動素子７７の他、図示されていないが画素電極、マトリ
ックス状配線が形成されている。アレイ基板７６の裏面
には偏光板７８が形成されている。一方、対向電極側は
対向基板７１に着色層７４と対向電極７３が形成され、
基板の反対側には偏光板７２が貼り付けられている。液
晶層７５はアレイ基板７６と対向基板７１の間に挟持さ
れる。座標検出のための信号は、対向電極７３と検出ペ
ン７９の間の静電結合により検出される。対向基板７１
とアレイ基板７６の合わせ精度は数μｍ程度であるた
め、表示機能と座標入力機能は極めて精度良く合わせる
ことが可能となり、座標入力機能を付加したことによる
工程の追加も無いため、低コスト化が達成できる。

【００６３】図１２を用いて本発明の原理を説明する。
同図（ａ）は対向基板７１の上面図である。対向電極７
３に設けられた信号供給電極８２から対向電極７３へ信
号が供給される。信号供給電極８２は本実施例では対向
電極７３の４隅に設けられているが、対向電極７３の周
辺部に位置していてもよい。また、本電極８２は液晶表
示装置に元来備わっている、対向電極７３への電圧供給
電極と共通であってもよい。各信号供給電極８２から順
次検出用の信号８０が印加され、検出ペン７９で静電結
合により信号を検出する。各信号電極８２から検出ペン
７９までの距離Ｌ１，Ｌ２が分かれば、信号供給電極８
２間の距離Ｈを用いて検出ペン７９の座標が算出でき
る。座標の検出のためには信号供給電極８２が最低２個
有ればよいが、さらに信号供給電極８２を増やせば、図
中のＬ３，Ｌ４を用いて、座標をより正確に算出するこ
とが可能となる。

【００６４】次に、図１２（ｂ）を用いて信号供給電極
８２と検出ペン７９の間の距離の検出方法を説明する。
同図は原理を示す等価回路である。信号供給電極８２か
ら検出ペン７９直下までの対向電極７３の抵抗Ｒは、検
出ペン７９の位置により変化する。容量８１は対向電極
７３と検出ペンの間の寄生容量であり、本容量は基板内
で一定である。検出信号８０の周波数をｆとすると、検
出ペン７９に誘起される電圧は、位相遅れθを生じ、そ
の値は ｔａｎθ＝１／２πｆＲＣ で表される。この位相遅れを検出できればＲが算出で
き、その結果から信号供給電極８２と検出ペン７９の間
の距離が算出できる。Ｒと距離の関係は、予め測定した
関係をメモリに記憶させておき、補間することでより正
確に距離を求めることが可能となる。また、検出ペンの
電流は ｉ＝Ｖ／（Ｒ＋１／２πｆＣ） で表されるので、これを用いた検出も可能である。検出
信号８０の周波数ｆを高くすれば、Ｒと検出電流ｉの間
を比例関係で近似することもできる。さらに、検出ペン
７９に誘起された電圧の振幅もＲに依存するため、誘起
電圧を用いた距離の算出も可能である。

【００６５】図１３には上述の原理を用いた座標入力機
能の構成例を示す。本例では信号供給電極を４点とし、
検出ペンに誘起された信号の位相遅れを検出する例を示
している。他の方法で検出する場合も同様のシステム構
成となる。検出信号８０はスキャナ８３により順次各信
号供給電極８２に印加される。各印加期間毎に検出ペン
７９で検出された信号と検出信号８０の位相差を位相検
出回路８４で検出し、各印加期間での距離の算出と、ペ
ンの座標の算出を距離算出回路８７で行う。なお、検出
信号８０の周波数ｆは液晶の応答速度よりも十分に早い
ものであれば、液晶表示装置の表示性能に全く影響する
ものではなく、また検出信号は交流であるので、直流成
分印加による液晶の劣化も全くない。また、検出ペン７
９が接触する部分と対向電極７３の間の距離は１ｍｍ程
度であり、視線方向による座標のずれも問題ないレベル
となる。 （実施例４−２）次に、請求項４の発明の第２の実施例
について説明する。

【００６６】実施例４−１では検出に対向電極７３を用
いたが、近年対向電極は低抵抗化の傾向にあり、信号供
給電極８２と検出ペン７９直下の間の抵抗が低くなり、
検出ペン７９で検出された信号の差が検出しにくくな
る。そこで、図１４に示すように、対向基板７１に予め
検出用の平面電極８８を検出ペン７９と対向電極７３の
間に形成すればより正確な検出が可能となる。

【００６７】また、偏光板７２と対向基板７１の間に本
電極８８を形成してもよい。この場合は検出ペン７９と
電極８８との間の寄生容量を大きくすることができる。
電極８８は比較的高対抗であることが望ましいので、透
明電極として代表的なＩＴＯを低温で形成することがで
き、また膜厚も薄くすることができるので透過率は殆ど
低下しない。また、透明電極としてはＳｎＯ₂ なども適
している。なお、座標の検出法に関しては実施例４−１
と同様の方法でよい。

【００６８】なお、上述した各実施例では、液晶表示装
置を例にとり説明したが、本発明はこれに限らず、画素
をマトリックス配置した各種の平面型ディスプレイに適
用することができる。例えば、ＥＬ，プラズマディスプ
レイに適用することも可能である。その他、本発明の要
旨を逸脱しない範囲で、種々変形して実施することがで
きる。

【００６９】

【発明の効果】以上説明したように本発明（請求項１）
によれば、アレイ基板と共に液晶表示部を構成する対向
基板に形成された共通電極を座標入力部に用いて、座標
入力部と表示部を一体化することによって、これらを精
度良く合わせることができ、また視線の方向による表示
位置と座標入力位置のずれも無視できる程度に小さくで
き、これにより高透過率、低コストかつ低消費電力な液
晶表示装置を提供することが可能となる。

【００７０】また、本発明（請求項２）によれば、走査
線の代わりに補助容量線を利用し、座標検出用ペンと信
号線或いは補助容量線の間の容量結合を用いて検出用ペ
ン位置を算出することにより、座標検出機能を付加して
も表示の劣化をなくすことが可能となり、優れた表示機
能を提供することが可能となる。さらに、座標入力部と
表示部を一体化することで、請求項１と同様の効果が得
られる。

【００７１】また、本発明（請求項３）によれば、補助
容量線に順次パルスを印加し、各画素に設けられた光電
素子或いは薄膜トランジスタが光照射されることによる
信号線側に出力される前記パルスの変化を検出して座標
を検出するため、座標入力部と表示部の貼り合わせずれ
をなくし、請求項１と同様の効果が得られる。これに加
えて、検出用ペンに装置本体との接続手段が不要とな
り、携帯性及び使用感の向上をはかることが可能とな
る。

【００７２】また、本発明（請求項４）によれば、表示
パネル部の共通電極を座標入力のための層として利用す
ることによって、座標入力部と表示部を一体化すること
ができ、請求項１と同様の効果が得られる。

【図面の簡単な説明】

【図１】実施例１に係わる座標入力機能付き液晶表示装
置の概略構成を示す断面図。

【図２】実施例１における座標検出の原理を表す概念
図。

【図３】実施例２に係わる座標入力機能付き液晶表示装
置の概略構成を示す断面図。

【図４】実施例２に係わる液晶表示装置の回路構成図。

【図５】実施例３−１に係わる座標入力機能付き液晶表
示装置の回路構成図。

【図６】実施例３−１の１画素構成を示す図。

【図７】実施例３−１におけるアレイ基板の１画素の等
価回路図。

【図８】実施例３−２におけるアレイ基板の１画素の等
価回路図。

【図９】実施例３−３において補助容量線に印加するパ
ルスの例を示す図。

【図１０】実施例３−４に係わる座標入力機能付き液晶
表示装置の回路構成図。

【図１１】実施例４−１に係わる座標入力機能付き液晶
表示装置の構成を示す断面図。

【図１２】実施例４−１における座標検出の原理を説明
するための模式図。

【図１３】実施例４−１における座標入力機能の具体的
構成例を示す図。

【図１４】実施例４−２に係わる座標入力機能付き液晶
表示装置の構成を示す断面図。

【図１５】従来の座標入力装置を示す断面図。

【図１６】従来の座標入力機能付き液晶表示装置を示す
断面図。

【符号の説明】

１…可撓性透明膜 ２…第２の透明抵抗膜 ３…スペーサ ４…第１の透明抵抗膜 ５…液晶層 ６…画素電極 ７…基板 ８…電源 ９…抵抗 １６…加圧箇所 １７…電流検出用端子 １８…電流供給端子 １９…スイッチ

Claims (4)

【特許請求の範囲】
1. 【請求項１】自己形状を保持する能力を有し表示部とし
   て機能する液晶層の一方の主面に形成された第１の透明
   抵抗膜と、この透明抵抗膜に重ねて設けられ、該透明抵
   抗膜と相対する面に第２の透明抵抗膜が形成された可撓
   性透明膜と、第１の透明抵抗膜と前記可撓性透明膜の間
   に一定の間隙を設けるための手段と、第１の透明抵抗膜
   の端部に電流を供給する手段と、第１の透明抵抗膜の前
   記電流供給端部とは別の端部及び第２の透明抵抗膜の端
   部から電流を検出する手段と、前記可撓性透明膜が外力
   により変形し、第２の透明抵抗膜が第１の透明抵抗膜に
   電気的に接触した時における前記電流検出手段の検出出
   力に基づいて前記電気的接触点の座標を検出する手段と
   を具備してなることを特徴とする座標入力機能付き表示
   装置。
2. 【請求項２】基板上に形成され平面上に像を表示可能な
   表示部と、前記基板上に一方向に沿って配置された複数
   の走査線と、これらの走査線間に該走査線に平行に設け
   られた複数の補助容量線と、前記走査線及び前記補助容
   量線に交差するように設けられた複数の信号線と、隣接
   する２本の走査線と隣接する２本の信号線との交差領域
   内に設けられた画素電極と、前記信号線と前記画素電極
   との間に接続されたスイッチング素子と、座標検出期間
   中に前記信号線及び補助容量線へ順次パルスを印加する
   手段と、座標検出用ペンと前記信号線及び前記補助容量
   線との間の容量結合を用いて前記パルスを検出する手段
   と、検出されたパルスのタイミングに基づいて座標検出
   用ペン位置を算出する手段とを具備してなることを特徴
   とする座標入力機能付き表示装置。
3. 【請求項３】基板上に形成され平面上に像を表示可能な
   表示部と、前記基板上に一方向に沿って配置された複数
   の走査線と、これらの走査線間に該走査線に平行に設け
   られた複数の補助容量線と、前記走査線及び前記補助容
   量線にに交差するように設けられた複数の信号線と、隣
   接する２本の走査線と隣接する２本の信号線との交差領
   域内に設けられた画素電極と、前記信号線と前記画素電
   極との間に接続されたスイッチング素子と、前記補助容
   量線に順次パルスを印加する手段と、前記信号線に出力
   されるパルスを検出する手段と、前記スイッチング素子
   が座標検出用ペンで光照射されたときにおける前記検出
   手段の検出出力に基づいて座標検出用ペン位置を算出す
   る手段とを具備してなることを特徴とする座標入力機能
   付き表示装置。
4. 【請求項４】マトリックス配置された複数の画素電極に
   対して１つの共通電極を対向配置した表示パネル部と、
   前記共通電極の少なくとも２点から順次交流信号を印加
   する手段と、前記共通電極上に設けられた絶縁膜を介し
   て前記交流信号を座標検出用ペンで検出する手段と、こ
   の手段により検出された信号のタイミング又は大きさに
   基づいて前記信号供給点と座標検出用ペンとの距離を算
   出し、共通電極上での座標検出用ペン位置を求める手段
   とを具備してなることを特徴とする座標入力機能付き表
   示装置。