JP3532830B2 - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JP3532830B2
JP3532830B2 JP2000153486A JP2000153486A JP3532830B2 JP 3532830 B2 JP3532830 B2 JP 3532830B2 JP 2000153486 A JP2000153486 A JP 2000153486A JP 2000153486 A JP2000153486 A JP 2000153486A JP 3532830 B2 JP3532830 B2 JP 3532830B2
Authority
JP
Japan
Prior art keywords
insulating film
film
semiconductor device
manufacturing
plasma
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000153486A
Other languages
English (en)
Other versions
JP2001332550A (ja
Inventor
陽一 山本
勇一郎 小竹
智美 鈴木
博志 猪鹿倉
喜美 塩谷
浩一 大平
和夫 前田
Original Assignee
キヤノン販売株式会社
株式会社半導体プロセス研究所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by キヤノン販売株式会社, 株式会社半導体プロセス研究所 filed Critical キヤノン販売株式会社
Priority to JP2000153486A priority Critical patent/JP3532830B2/ja
Priority to US09/843,726 priority patent/US6673725B2/en
Priority to TW090110407A priority patent/TW498504B/zh
Priority to KR10-2001-0025542A priority patent/KR100376170B1/ko
Priority to EP01111236A priority patent/EP1158577A3/en
Publication of JP2001332550A publication Critical patent/JP2001332550A/ja
Application granted granted Critical
Publication of JP3532830B2 publication Critical patent/JP3532830B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H01L21/3121—Layers comprising organo-silicon compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H01L21/3121—Layers comprising organo-silicon compounds
    • H01L21/3122—Layers comprising organo-silicon compounds layers comprising polysiloxane compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31633—Deposition of carbon doped silicon oxide, e.g. SiOC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76832—Multiple layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Formation Of Insulating Films (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Chemical Vapour Deposition (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置及びそ
の製造方法に関し、より詳しくは、銅配線を被覆して低
誘電率を有する層間絶縁膜を形成する半導体装置及びそ
の製造方法に関する。
【０００２】
【従来の技術】近年、半導体集積回路装置の高集積度
化、高密度化とともに、データ転送速度の高速化が要求
されている。このため、ＲＣディレイの小さい低誘電率
を有する絶縁膜（以下、低誘電率絶縁膜と称する。）が
用いられている。例えば、比誘電率３．５〜３．８のＳ
ｉＯＦ膜や比誘電率３．０〜３．１の多孔質ＳｉＯ2膜
などである。
【０００３】さらに、比誘電率２台の低誘電率層間絶縁
膜を必要とするようになっている。このような低誘電率
絶縁膜を形成するため、一つは、トリメチルシラン（Si
H(CH 3) 3）とＮ2Ｏを用いたプラズマＣＶＤ法が知られ
ている。例えば、M.J.Loboda,J.A.Seifferly, R.F.Schn
eider, and C.M.Grove, Electrochem. Soc. Fall Meeti
ng Abstracts, p.344(1998)等に記載されている。ま
た、テトラメチルシラン（Si(CH3) 4）とＮ2Ｏを用いた
プラズマＣＶＤ法は、例えば、J.Shi, M.A-Plano, T.Mo
untsier, and S.Nag, SEMICON Korea Technical Sympos
ium 2000, p.279(2000)等に記載されている。
【０００４】その他、フェニ−ルシラン等を用いたプラ
ズマＣＶＤ法も知られている。例えば、遠藤和彦，篠田
啓介，辰巳徹，第４６回春応用物理学会（1999），p.89
7、松下信雄，森貞佳紀，内藤雄一，松野下綾，第６０
回秋応用物理学会（1999），1p-ZN-9(1999)、内田恭
敬，松澤剛雄，菅野聡，松村正清，第４回春応用物理学
会，p.897(1999)等に記載されている。
【０００５】
【発明が解決しようとする課題】しかしながら、トリメ
チルシラン（SiH(CH3)3）等とＮ2Ｏを用いたプラズマＣ
ＶＤ法により形成した低誘電率絶縁膜は、炭素（Ｃ）量
が多いため、エッチング等加工が難しいという問題があ
る。また、これまでの成膜ガスを用いたプラズマＣＶＤ
法により形成した低誘電率絶縁膜はガス圧力、プラズマ
化電力や成膜温度等の成膜条件のわずかな変動で比誘電
率が大きく変動し、比誘電率２．７台を安定して得るこ
とは難しいという問題がある。
【０００６】本発明は、上記の従来例の問題点に鑑みて
創作されたものであり、エッチング等の加工を容易に行
なうことができるとともに、比誘電率２．７台を安定し
て得ることができる低誘電率絶縁膜の成膜方法及び半導
体装置を提供するものである。
【０００７】
【課題を解決するための手段】上記課題を解決するた
め、第１の発明は、半導体装置の製造方法に係り、基板
上に低誘電率を有する絶縁膜を形成する半導体装置の製
造方法において、前記絶縁膜を、シロキサン結合を有す
るアルキル化合物と、メチルシラン（SiHn(CH3)4-n：ｎ
＝０，１，２，３）と、Ｎ2Ｏ，Ｈ2Ｏ又はＣＯ2のうち
何れか一の酸素含有ガスと、アンモニア（ＮＨ3）とを
含む成膜ガスをプラズマ化し、反応させて成膜すること
を特徴とし、第２の発明は、第１の発明に記載の半導体
装置の製造方法に係り、前記メチルシラン（SiHn(CH3)
4-n：ｎ＝０，１，２，３）は、モノメチルシラン（SiH
3(CH3)）、ジメチルシラン（SiH2(CH3)2）、トリメチル
シラン（SiH(CH3)3）、又はテトラメチルシラン（Si(CH
3)4）のうち何れか一であることを特徴とし、第３の発
明は、第１又は第２の発明の何れか一に記載の半導体装
置の製造方法に係り、前記シロキサン結合を有するアル
キル化合物は、ヘキサメチルジシロキサン（ＨＭＤＳ
Ｏ：(CH3)3Si-O-Si(CH3)3）、オクタメチルシクロテト
ラシロキサン（ＯＭＣＴＳ：
【化１】）、 又はテトラメチルシクロテトラシロキサン（ＴＭＣＴ
Ｓ：
【化２】） のうち何れか一であることを特徴とし、第４の発明は、
第１乃至第３の発明のいずれか一に記載の半導体装置の
製造方法プラズマ生成手段として平行平板型の電極を用
い、かつ前記成膜時に、前記基板を保持する電極に周波
数１００ｋＨｚ乃至１ＭＨｚの交流電力を印加すること
を特徴とする。第５の発明は、第１乃至第４の発明のい
ずれか一に記載の半導体装置の製造方法プラズマ生成手
段として平行平板型の電極を用い、かつ前記成膜時に、
前記基板を保持する電極に対向する電極に周波数１ＭＨ
ｚ以上の交流電力を印加することを特徴とし、第６の発
明は、第４又は第５の発明の何れか一に記載の半導体装
置の製造方法前記電極の間隔は２０ｍｍ以上であること
を特徴とし、第７の発明は、半導体装置に係り、銅配線
上に、該銅配線と接するバリア絶縁膜と、該バリア絶縁
膜上の絶縁膜とにより少なくとも構成される層間絶縁膜
が形成された半導体装置であって、前記層間絶縁膜のう
ち、前記バリア絶縁膜上の絶縁膜として第１乃至第６の
何れか一に記載の半導体装置の製造方法により成膜した
低誘電率を有する絶縁膜を用いていることを特徴として
いる。
【０００８】
【化３】）、
【０００９】又はテトラメチルシクロテトラシロキサン
（ＴＭＣＴＳ：
【００１０】
【化４】）
【００１１】のうち何れか一であることを特徴とし、請
求項６記載の発明は、請求項１乃至５のいずれか一に記
載の半導体装置の製造方法に係り、プラズマ生成手段と
して平行平板型の電極を用い、かつ前記成膜時に、前記
基板を保持する電極に周波数１００ｋＨｚ乃至１ＭＨｚ
の交流電力を印加することを特徴とし、請求項７記載の
発明は、請求項１乃至６のいずれか一に記載の半導体装
置の製造方法に係り、プラズマ生成手段として平行平板
型の電極を用い、かつ前記成膜時に、前記基板を保持す
る電極に対向する電極に周波数１ＭＨｚ以上の交流電力
を印加することを特徴とし、請求項８記載の発明は、請
求項６又は７記載の半導体装置の製造方法に係り、前記
電極の間隔は２０ｍｍ以上であることを特徴とし、請求
項９記載の発明は、半導体装置に係り、銅配線上に、該
銅配線と接するバリア絶縁膜と、該バリア絶縁膜上の絶
縁膜とにより少なくとも構成される層間絶縁膜が形成さ
れた半導体装置であって、前記層間絶縁膜のうち、前記
バリア絶縁膜上の絶縁膜として請求項１乃至８の何れか
一に記載の半導体装置の製造方法により成膜した低誘電
率を有する絶縁膜を用いていることを特徴としている。
【００１２】以下に、上記本発明の構成により奏される
作用を説明する。この発明では、シロキサン結合を有す
るアルキル化合物と、メチルシラン（SiHn(CH3)4-n：ｎ
＝０，１，２，３）と、Ｎ2Ｏ，Ｈ2Ｏ又はＣＯ2のうち
何れか一の酸素含有ガスと、アンモニア（ＮＨ3）とを
含む成膜ガスをプラズマ化し、反応させて低誘電率絶縁
膜を形成している。
【００１３】
【００１４】
【００１５】
【００１６】実験によれば、シロキサン結合を有するア
ルキル化合物と、メチルシラン（SiHn(CH3)4-n :ｎ＝
０，１，２，３）と、Ｎ2Ｏ，Ｈ2Ｏ又はＣＯ2のうち何
れか一の酸素含有ガスとの混合ガスにアンモニア（ＮＨ
3）を添加した成膜ガスを用いたプラズマＣＶＤ法によ
り成膜すると、ＮＨ3の作用によって、酸素（Ｏ）の量
を細かくコントロールすることができるため、炭素
（Ｃ）量が適当で、かつ比誘電率２台が安定して得られ
る絶縁膜を形成することができることが分かった。
【００１７】以上のように、この発明によれば、アンモ
ニア（ＮＨ3）を添加した成膜ガスを用いたプラズマＣ
ＶＤ法により成膜しているため、炭素（Ｃ）量が適当
で、かつ比誘電率２．７台が安定して得られる絶縁膜を
形成することができる。
【００１８】
【発明の実施の形態】以下に、本発明の実施の形態につ
いて図面を参照しながら説明する。 （第１の実施の形態）図８は、本発明の実施の形態に係
る半導体装置の製造方法に用いられる平行平板型のプラ
ズマ成膜装置１０１の構成を示す側面図である。
【００１９】このプラズマ成膜装置１０１は、プラズマ
ガスにより被成膜基板２１上にバリヤ絶縁膜を形成する
場所である成膜部１０１Ａと、成膜ガスを構成する複数
のガスの供給源を有する成膜ガス供給部１０１Ｂとから
構成されている。成膜部１０１Ａは、図８に示すよう
に、減圧可能なチャンバ１を備え、チャンバ１は排気配
管４を通して排気装置６と接続されている。排気配管４
の途中にはチャンバ１と排気装置６の間の導通／非導通
を制御する開閉バルブ５が設けられている。チャンバ１
にはチャンバ１内の圧力を監視する不図示の真空計など
の圧力計測手段が設けられている。
【００２０】チャンバ１内には対向する一対の上部電極
（第１の電極）２と下部電極（第２の電極）３とが備え
られ、上部電極２に周波数１３．５６ＭＨｚの高周波電
力を供給する高周波電力供給電源（ＲＦ電源）７が接続
され、下部電極３に周波数３８０ｋＨｚの低周波電力を
供給する低周波電力供給電源８が接続されている。これ
らの電源７、８から上部電極２及び下部電極３に電力を
供給して、成膜ガスをプラズマ化する。上部電極２、下
部電極３及び電源７、８が成膜ガスをプラズマ化するプ
ラズマ生成手段を構成する。
【００２１】上部電極２は成膜ガスの分散具を兼ねてい
る。上部電極２には複数の貫通孔が形成され、下部電極
３との対向面における貫通孔の開口部が成膜ガスの放出
口（導入口）となる。この成膜ガス等の放出口は成膜ガ
ス供給部１０１Ｂと配管９ａで接続されている。また、
場合により、上部電極２には図示しないヒータが備えら
れることもある。成膜中に上部電極２を温度凡そ１００
乃至２００℃程度に加熱することにより、成膜ガス等の
反応生成物からなるパーティクルが上部電極２に付着す
るのを防止するためである。
【００２２】下部電極３は被成膜基板２１の保持台を兼
ね、また、保持台上の被成膜基板２１を加熱するヒータ
１２を備えている。成膜ガス供給部１０１Ｂには、ヘキ
サメチルジシロキサン（ＨＭＤＳＯ：(CH3)3Si-O-Si(CH
3)3）、メチルシラン（SiHn(CH3)4-n :ｎ＝０，１，
２，３）、一酸化窒素（Ｎ2Ｏ）、水（Ｈ2Ｏ）、炭酸ガ
ス（ＣＯ2）、酸素（Ｏ2）、アンモニア（ＮＨ3）、及
び窒素（Ｎ2）の供給源が設けられている。これらのガ
スは適宜分岐配管９ｂ乃至９ｉ及びこれらすべての分岐
配管９ｂ乃至９ｉが接続された配管９ａを通して成膜部
１０１Ａのチャンバ１内に供給される。分岐配管９ｂ乃
至９ｉの途中に流量調整手段１１ａ乃至１１ｈや、分岐
配管９ｂ乃至９ｉの導通／非導通を制御する開閉手段１
０ｂ乃至１０ｎ、１０ｐ乃至１０ｒが設置され、配管９
ａの途中に配管９ａの閉鎖／導通を行う開閉手段１０ａ
が設置されている。また、Ｎ2ガスを流通させて分岐配
管９ｂ乃至９ｆ、９ｈ内の残留ガスをパージするため、
Ｎ2ガスの供給源と接続された分岐配管９ｉとその他の
分岐配管９ｂ乃至９ｆ、９ｈの間の導通／非導通を制御
する開閉手段１０ｓ乃至１０ｘが設置されている。な
お、Ｎ2ガスは分岐配管９ｂ乃至９ｆ、９ｈ内のほか
に、配管９ａ内及びチャンバ１内の残留ガスをパージす
る。
【００２３】以上のような成膜装置１０１によれば、シ
ロキサン結合を有するアルキル化合物の供給源（ＨＭＤ
ＳＯ）と、メチルシラン（SiHn(CH3)4-n：ｎ＝０，１，
２，３）の供給源と、酸素含有ガスの供給源と、アンモ
ニア（ＮＨ3）の供給源とを備え、さらに成膜ガスをプ
ラズマ化するプラズマ生成手段２、３、７、８を備えて
いる。これにより、下記の実施の形態に示すように、プ
ラズマＣＶＤ法により炭素量が適当で、低い誘電率を有
する絶縁膜を形成することができる。
【００２４】そして、プラズマ生成手段として、例えば
平行平板型の第１及び第２の電極２、３によりプラズマ
を生成する手段、ＥＣＲ（Electron Cyclotron Resonan
ce）法によりプラズマを生成する手段、アンテナからの
高周波電力の放射によりヘリコンプラズマを生成する手
段等がある。これらのプラズマ生成手段のうち平行平板
型の第１及び第２の電極２、３にそれぞれ高低２つの周
波数の電力を供給する電源７、８が接続されている。従
って、これら高低２つの周波数の電力をそれぞれ各電極
２、３に印加してプラズマを生成することができる。特
に、このようにして生成した絶縁膜は緻密であり、かつ
ＣＨ3を含むため、低誘電率を有する。
【００２５】次に、本発明が適用される、層間絶縁膜の
成膜ガスであるシロキサン結合を有するアルキル化合
物、メチルシラン、及び酸素含有ガスについては、代表
例として以下に示すものを用いることができる。 （ｉ）シロキサン結合を有するアルキル化合物 ヘキサメチルジシロキサン（ＨＭＤＳＯ：(CH3)3Si-O-S
i(CH3)3） オクタメチルシクロテトラシロキサン（ＯＭＣＴＳ：
【００２６】
【化５】）
【００２７】テトラメチルシクロテトラシロキサン（Ｔ
ＭＣＴＳ：
【００２８】
【化６】）
【００２９】（ii）メチルシラン（SiHn(CH3)4-n：ｎ＝
０，１，２，３） モノメチルシラン（SiH3(CH3)） ジメチルシラン（SiH2(CH3)2） トリメチルシラン（SiH(CH3)3） テトラメチルシラン（Si(CH3)4） （iii）酸素含有ガス 一酸化窒素（Ｎ2Ｏ） 水（Ｈ2Ｏ） 炭酸ガス（ＣＯ2） 次に、図１及び図２を参照して、本発明の第１の実施の
形態に係る半導体装置及びその製造方法を説明する。
【００３０】図１（ａ）乃至（ｄ）、図２（ａ）、
（ｂ）は、本発明の第１の実施の形態に係る半導体装置
及びその製造方法を示す断面図である。図１（ａ）は、
銅配線を形成した後の状態を示す断面図である。図中、
符号２２は下地絶縁膜、２３は銅配線（下部配線）であ
る。これらが被成膜基板２１を構成する。
【００３１】このような状態で、図１（ｂ）に示すよう
に、プラズマＣＶＤ法により銅配線２３上にバリア絶縁
膜２４を形成する。バリア絶縁膜２４を形成するには、
まず、被成膜基板２１を成膜装置１０１のチャンバ１内
に導入し、基板保持具３に保持する。被成膜基板２１を
加熱し、温度３５０℃に保持する。続いて、ヘキサメチ
ルジシロキサン（ＨＭＤＳＯ）を流量５０sccmで、Ｎ2
Ｏガスを流量３０sccmで、ＣＨ4ガスを２５sccmで図７
に示すプラズマ成膜装置１０１のチャンバ１内に導入
し、圧力を１Torrに保持する。
【００３２】次いで、下部電極３に周波数３８０ＫＨｚ
の電力１００Ｗを印加する。上部電極２には電力を印加
しない。なお、上部電極２と下部電極３の間隔を３０ｍ
ｍ以下、好ましくは２５ｍｍ以下とする。また、場合に
より、上部電極２を温度１００乃至２００℃程度に加熱
し、反応生成物が付着しないようにしてもよい。これに
より、ヘキサメチルジシロキサンとＮ2Ｏとがプラズマ
化する。この状態を所定時間保持して、膜厚約５０ｎｍ
のＳｉ，Ｏ，Ｃ，Ｈを含有する絶縁膜からなるバリア絶
縁膜２４を形成する。調査によれば、成膜されたＳｉ，
Ｏ，Ｃ，Ｈを含有する絶縁膜は、周波数１ＭＨｚで測定
した比誘電率が凡そ３．６であり、電界強度３ＭＶ／ｃ
ｍのときリーク電流が１０-8Ａ／ｃｍ2であった。
【００３３】次に、図１（ｃ）に示すように、よく知ら
れたプラズマＣＶＤ法により、低誘電率を有する膜厚約
５００ｎｍのシリコン含有絶縁膜２５を形成する。シリ
コン含有絶縁膜２５を形成するには、被成膜基板２１を
温度３５０℃に保持した状態で、引き続き、ヘキサメチ
ルジシロキサン（ＨＭＤＳＯ）を流量５０sccmで、Ｎ 2
Ｏガスを流量２００sccmで、かつＮＨ3ガスを流量x scc
mで、図８に示すプラズマ成膜装置１０１のチャンバ１
内に導入し、圧力を約１．７５Torrに保持する。なお、
ＮＨ3ガスの流量の変化に対して成膜されるシリコン含
有絶縁膜２５の特性がどのように変化するかを比較調査
するため、ＮＨ3ガスの流量を０乃至２００sccmの範囲
で変化させた。
【００３４】次いで、上部電極２に周波数１３．５６Ｍ
Ｈｚの高周波電力３００Ｗを印加する。下部電極３には
電力を印加しない。なお、上部電極２と下部電極３の間
隔を２０ｍｍ以上、好ましくは２５ｍｍ以上とする。続
いて、アッシングやエッチングにおけるシリコン含有絶
縁膜２５の保護膜２９である薄くて緻密性の高いＮＳＧ
膜（不純物を含まないシリコン酸化膜）或いはＳｉＯＣ
含有絶縁膜を形成する。以上の絶縁膜２４、２５、２９
が層間絶縁膜５０を構成する。
【００３５】なお、保護膜２９がない場合、フォトレジ
スト膜２６をアッシングする際、或いはシリコン含有絶
縁膜２５の下のバリヤ絶縁膜２４をエッチングする際に
処理ガスによりシリコン含有絶縁膜２５が変質し、低誘
電率特性が劣化する恐れがある。次いで、図１（ｄ）に
示すように、フォトレジスト膜２６を形成した後、パタ
ーニングし、ビアホールを形成すべき領域にフォトレジ
スト膜２６の開口部２６ａを形成する。続いて、ＣＦ4
＋ＣＨＦ3系の混合ガスをプラズマ化したものを用いた
反応性イオンエッチング（ＲＩＥ）によりフォトレジス
ト膜２６の開口部２６ａを通して保護膜２９及びシリコ
ン含有絶縁膜２５をエッチングし、除去する。これによ
り、開口部２９ａ及び２５ａが形成されてバリア絶縁膜
２４が表出する。その後、フォトレジスト膜２６をアッ
シングする。このとき、上記保護膜２９及びシリコン含
有絶縁膜２５のエッチングガス及びアッシングガスに対
してバリヤ絶縁膜２４はエッチング耐性を有する。従っ
て、銅配線２３がエッチングガスによる悪影響を受けな
い。ＣＦ4＋ＣＨＦ3系の混合ガスは、ＣＦ4＋ＣＨＦ3の
ほかにＡｒ＋Ｏ2等を加えて濃度調整を行ってもよい。
【００３６】次に、図２（ａ）に示すように、保護膜２
９及びシリコン含有絶縁膜２５のエッチングに用いたガ
スと組成比を変えたＣＦ4＋ＣＨＦ3系の混合ガスをプラ
ズマ化したものを用いた反応性イオンエッチング（ＲＩ
Ｅ）により、保護膜２９の開口部２９ａ及び層間絶縁膜
２５の開口部２５ａを通してバリア絶縁膜２４をエッチ
ングし、除去する。これにより、バリア絶縁膜２４に開
口部２４ａが形成されて層間絶縁膜５０を貫通するビア
ホール２７が形成され、その底部に銅配線２３が表出す
る。このとき、上記バリア絶縁膜２４のエッチングガス
に対して銅配線２３はエッチング耐性を有する。従っ
て、銅配線２３がエッチングガスによる悪影響を受けな
い。なお、銅配線の表面は酸化されるが、レジスト膜の
アッシング工程を経てバリア膜のエッチング工程の後に
還元性ガス、例えばＮＨ3や、アルゴン、窒素等の不活
性ガスで希釈した水素のプラズマに曝して除去する。
【００３７】次いで、フォトレジスト膜２６を除去した
後、図２（ｂ）に示すように、ビアホール２７内に導電
膜、例えば窒化タンタル（ＴａＮ）等のバリア金属膜と
スパッタ法により形成した銅膜とからなる下地導電膜３
０を敷き、続いてこの下地導電膜３０上、ビアホール２
７内に銅膜２８ａを埋め込む。次いで、銅膜２８ａを通
して下部配線２３と接続するように銅又はアルミニウム
からなる上部配線２８ｂを形成する。
【００３８】以上により、層間絶縁膜５０のビアホール
２７を通して下部配線２３と接続する上部配線２８ｂの
形成が完了する。次に、図３乃至図５を参照して、上記
半導体装置の製造方法により形成されたバリヤ絶縁膜の
特性を調査した結果を説明する。図３は、シリコン含有
絶縁膜２５の成長レートを示すグラフである。図４は、
ＮＨ3流量の変化に対するシリコン含有絶縁膜２５の比
誘電率及び屈折率の変化の様子について示すグラフであ
り、図５は、シリコン含有絶縁膜２５を挟む銅膜３３と
基板３２間に流れるリーク電流を調査したグラフであ
る。
【００３９】図６は、上記調査に用いた試料の構造を示
す断面図であり、その試料を以下のようにして作成す
る。即ち、図６に示すように、成膜ガスとしてＨＭＤＳ
とＮ2ＯとＮＨ3とを用いたプラズマＣＶＤ法によりシリ
コン含有絶縁膜３３をｐ型シリコン基板３２上に形成す
る。シリコン含有絶縁膜３３の成膜条件は以下の通りで
ある。
【００４０】（ｉ）成膜ガス条件 ＨＭＤＳ流量：５０ sccm Ｎ2Ｏ流量：３０ sccm ＮＨ3流量：０、２５、５０、７５、１００、２００ sc
cm ガス圧力：１．７５Torr 基板加熱温度：３５０℃ （ii）プラズマ化条件 高周波電力(13.56MHz)ＰHF：３００Ｗ 低周波電力(380KHz)ＰLF：０Ｗ 上部電極と下部電極の間隔：２０ｍｍ以上、好ましくは
２５ｍｍ以上 シリコン含有絶縁膜３３の膜厚は、ＮＨ3流量０、２
５、５０、７５、１００、２００ sccmに対してそれぞ
れ５４７．５ｎｍ、５２０．４ｎｍ、５０５．５ｎｍ、
５１０．８ｎｍ、４５８．７ｎｍ、５１４．７ｎｍであ
った。
【００４１】さらに、低誘電率絶縁膜３３に接触させる
電極面積０．０２３０ｃｍ2を有する水銀プローブ３４
を低誘電率絶縁膜３３表面に接触させる。比誘電率を測
定する場合は、直流バイアスに１ＭＨｚの高周波の信号
を重畳したＣ−Ｖ測定法を用い、屈折率を測定する場合
は、エリプソメータで６３３８オングストロームのＨｅ
−Ｎｅレーザを用いる。また、リーク電流を測定する場
合、シリコン基板３２を接地するとともに、水銀プロー
ブ３４に負の電圧を印加する。
【００４２】シリコン含有絶縁膜２５の成長レートを測
定した結果を図３に示す。図３の縦軸は線形目盛で表し
た成長レート（ｎｍ／ｍｉｎ）を示し、横軸は線形目盛
で表したＮＨ3の流量（sccm）を示す。図３に示すよう
に、成長レートは、ＮＨ3流量０sccmで凡そ６４０ｎｍ
／ｍｉｎであり、以降ＮＨ3流量とともに減少し、ＮＨ3
流量２００sccmで凡そ２００ｎｍ／ｍｉｎである。
【００４３】比誘電率及び屈折率を測定した結果を図４
に示す。図４の左側の縦軸は線形目盛で表した比誘電率
を示し、右側の縦軸は線形目盛で表した屈折率を示す。
横軸は線形目盛で表したＮＨ3の流量（sccm）を示す。
図４に示すように、比誘電率はＮＨ3の流量０sccmのと
き凡そ２．７、２００sccmのとき凡そ３．１であり、Ｎ
Ｈ3の流量の増加とともに増加する。また、屈折率も同
様な傾向を有し、ＮＨ3の流量０sccmのとき凡そ１．３
９、２００sccmのとき凡そ１．４２である。
【００４４】また、リーク電流を測定した結果を図５に
示す。図５の縦軸は対数目盛で表したリーク電流（Ａ／
ｃｍ2）を示し、横軸は線形目盛で表したシリコン含有
絶縁膜３３にかかる電界（ＭＶ／ｃｍ）を示す。ＮＨ3
の流量をパラメータとし、その流量の異なる試料につい
て１乃至６の符号を付している。また、流量（sccm）を
示す数字の後の括弧内は膜厚（ｎｍ）を示す。なお、横
軸の負の符号は水銀プローブ３４に負の電位を加えるこ
とを表している。
【００４５】図５に示すように、リーク電流はＮＨ3の
流量が少なくなるにつれて減少する。実用的には１ＭＶ
／ｃｍで１０-10 Ａ／ｃｍ2以下が好ましい。さらに、
別の調査によれば、通常のＳｉＯ2膜の膜密度は凡そ
２．２ｇ／ｃｍ3であるのに対して、第１の実施の形態
により作成した成膜の密度は凡そ１．３ｇ／ｃｍ3であ
った。このことは、膜がポーラスであり、炭素量が低減
していることを示している。
【００４６】以上のように、この発明の実施の形態によ
れば、シロキサン結合を有するアルキル化合物、Ｎ2Ｏ
（酸素含有ガス）及びＮＨ3を含む成膜ガスをプラズマ
化し、反応させて、層間絶縁膜５０の主体であるシリコ
ン含有絶縁膜２５を形成している。成膜ガス中にＮＨ3
を含むため、ＮＨ3を含まない場合に比較して成膜中の
炭素含有量を低減させることができる。また、被誘電率
が２．７台で比誘電率のばらつきの少ないシリコン含有
絶縁膜を安定して形成することができる。
【００４７】なお、上記では、シリコン（Ｓｉ）、酸素
（Ｏ）、炭素（Ｃ）及び水素（Ｈ）だけを含むシリコン
化合物としてＨＭＤＳＯを用いているが、上記した他の
シリコン化合物、例えばオクタメチルシクロテトラシロ
キサン（ＯＭＣＴＳ）又はテトラメチルシクロテトラシ
ロキサン（ＴＭＣＴＳ）を用いることも可能である。ま
た、酸素含有ガスとしてＮ2Ｏを用いているが、水（Ｈ2
Ｏ）又は二酸化炭素（ＣＯ2）を用いてもよい。
【００４８】さらに、本発明の層間絶縁膜を銅配線に適
用しているが、アルミニウム配線その他にも適用するこ
とができる。 （第２の実施の形態）図６は、本発明の第２の実施の形
態に係る半導体装置及びその製造方法を示す断面図であ
る。
【００４９】図１及び図２に示す第１の実施の形態と異
なるところは、上記シリコン化合物とＮ2ＯとＮＨ3とに
メチルシランとしてテトラメチルシラン（Si(CH3)4）を
加えた成膜ガスを用いていることである。さらに、平行
平板型の対向電極のうち、基板を保持する下部電極３に
低周波数の電力を印加するほかに、この下部電極３に対
向する上部電極２にも高周波の交流電力を印加している
ことである。
【００５０】以下に、この成膜ガスを用いたプラズマＣ
ＶＤ法を用いたときの、層間絶縁膜の主体である低誘電
率を有するシリコン含有絶縁膜の成膜条件を示す。ま
ず、図６（ａ）に示すように、下地絶縁膜２２上に銅配
線２３と、銅配線２３を被覆するバリア絶縁膜３５を形
成する。続いて、ＨＭＤＳＯと、Ｎ2Ｏガスと、ＮＨ
3と、テトラメチルシラン（Si(CH3)4）とを図８に示す
プラズマ成膜装置１０１のチャンバ１内に導入し、プラ
ズマＣＶＤ法によりバリヤ絶縁膜３５上に低誘電率絶縁
膜３６を形成する。
【００５１】即ち、ＨＭＤＳＯを流量５０sccmで、Ｎ2
Ｏガスを流量２００sccmで、ＮＨ3を流量２５sccmで、
テトラメチルシランを流量２５sccmで図８に示すプラズ
マ成膜装置のチャンバ１内に導入し、チャンバ内のガス
圧力を１.７５Torrに保持する。続いて、平行平板型の
対向電極のうち、上部電極２に１３．５６ＭＨｚの高周
波電力３００Ｗを印加する。上部電極２に対向する下部
電極３には電力を印加しない。
【００５２】これにより、成膜ガスはプラズマ化される
ので、この状態を５０秒間保持することにより、銅配線
２３を被覆して膜厚５００ｎｍの低誘電率絶縁膜３６を
形成する。調査によれば、成膜された低誘電率絶縁膜３
６は、比誘電率が２．７であり、リーク電流が１ＭＶ／
ｃｍで１０-10Ａ／ｃｍ2台であった。
【００５３】以上のように、この発明の第２の実施の形
態によれば、第１の実施の形態と異なり、シロキサン結
合を有するアルキル化合物とＮ2ＯとＮＨ3とにテトラメ
チルシラン（Si(CH3)4）を加えた成膜ガスを用いてい
る。これにより、緻密で、かつ誘電率の低い絶縁膜を形
成することが出来るため、層間絶縁膜５０の主体として
比誘電率２．７台を有するシリコン含有絶縁膜２５を安
定して形成することができる。
【００５４】なお、上記のメチルシランとしてテトラメ
チルシラン（Si(CH3)4）を用いているが、モノメチルシ
ラン（SiH3(CH3)）、ジメチルシラン（SiH2(CH3)2）、
或いはトリメチルシラン（SiH(CH3)3）のうち何れか一
を用いてもよい。以上、実施の形態によりこの発明を詳
細に説明したが、この発明の範囲は上記実施の形態に具
体的に示した例に限られるものではなく、この発明の要
旨を逸脱しない範囲の上記実施の形態の変更はこの発明
の範囲に含まれる。
【００５５】
【発明の効果】以上のように、本発明によれば、シロキ
サン結合を有するアルキル化合物或いはメチルシラン
（SiHn(CH3)4-n :ｎ＝０，１，２，３）と、Ｎ2Ｏ，Ｈ2
Ｏ又はＣＯ2のうち何れか一の酸素含有ガスとの混合ガ
スにアンモニア（ＮＨ3）を添加した成膜ガスを用いた
プラズマＣＶＤ法により、層間絶縁膜の主体である絶縁
膜を成膜している。
【００５６】ＮＨ3を添加することによって、酸素
（Ｏ）の量を細かくコントロールすることができるた
め、炭素（Ｃ）量が適当で、かつ比誘電率２．７台が安
定して得られる絶縁膜を形成することができる。
【図面の簡単な説明】
【図１】（ａ）乃至（ｄ）は、本発明の第１の実施の形
態である半導体装置及びその製造方法について示す断面
図（その１）である。
【図２】（ａ）、（ｂ）は、本発明の第１の実施の形態
である半導体装置及びその製造方法について示す断面図
（その２）である。
【図３】本発明の第１の実施の形態である低誘電率絶縁
膜の成長レートを示すグラフである。
【図４】本発明の第１の実施の形態である低誘電率絶縁
膜の比誘電率及び屈折率の特性を示すグラフである。
【図５】本発明の第１の実施の形態である低誘電率絶縁
膜のリーク電流の特性を示すグラフである。
【図６】本発明の第１の実施の形態である低誘電率絶縁
膜の特性調査に用いた試料の構成を示す断面図である。
【図７】（ａ）、（ｂ）は、本発明の第２の実施の形態
である半導体装置及びその製造方法について示す断面図
である。
【図８】本発明の実施の形態である半導体装置の製造方
法に用いられるプラズマ成膜装置の構成を示す側面図で
ある。
【符号の説明】
１ チャンバ ２ 上部電極 ３ 下部電極 ４ 排気配管 ５ バルブ ６ 排気装置 ７ 高周波電力供給電源（ＲＦ電源） ８ 低周波電力供給電源 ９ａ 配管 ９ｂ〜９ｉ 分岐配管 １０ａ〜１０ｎ，１０ｐ〜１０ｗ，１０ｘ 開閉手段 １１ａ〜１１ｈ 流量調整手段 １２ ヒータ ２１ 被成膜基板 ２２ 下地絶縁膜 ２３ 銅配線（下部配線） ２４，２９，３５ バリヤ絶縁膜 ２５ ３３，３６ 低誘電率絶縁膜 ２６ フォトレジスト膜 ２７ ビアホール ２８ 上部配線 ３０ 下地導電膜 ３２ シリコン基板 ３４ 水銀プローブ ５０ 層間絶縁膜 １０１Ａ 成膜部 １０１Ｂ 成膜ガス供給部
───────────────────────────────────────────────────── フロントページの続き (72)発明者 鈴木 智美 東京都港区三田３−11−28 キヤノン販 売株式会社内 (72)発明者 猪鹿倉 博志 東京都港区三田３−11−28 キヤノン販 売株式会社内 (72)発明者 塩谷 喜美 東京都港区港南２−13−29 株式会社半 導体プロセス研究所内 (72)発明者 大平 浩一 東京都港区港南２−13−29 株式会社半 導体プロセス研究所内 (72)発明者 前田 和夫 東京都港区港南２−13−29 株式会社半 導体プロセス研究所内 (56)参考文献 特開 平６−295907（ＪＰ，Ａ) 特開2001−267310（ＪＰ，Ａ) 国際公開92／12535（ＷＯ，Ａ１) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/316

Claims (7)

    (57)【特許請求の範囲】
  1. 【請求項１】 基板上に低誘電率を有する絶縁膜を形成
    する半導体装置の製造方法において、前記絶縁膜を、シ
    ロキサン結合を有するアルキル化合物と、メチルシラン
    （SiHn(CH3)4-n：ｎ＝０，１，２，３）と、Ｎ2Ｏ，Ｈ2
    Ｏ又はＣＯ2のうち何れか一の酸素含有ガスと、アンモ
    ニア（ＮＨ3）とを含む成膜ガスをプラズマ化し、反応
    させて成膜することを特徴とする半導体装置の製造方
    法。
  2. 【請求項２】 前記メチルシラン（SiHn(CH3)4-n：ｎ＝
    ０，１，２，３）は、モノメチルシラン（SiH3(C
    H3)）、ジメチルシラン（SiH2(CH3)2）、トリメチルシ
    ラン（SiH(CH3)3）、又はテトラメチルシラン（Si(CH3)
    4）のうち何れか一であることを特徴とする請求項１記
    載の半導体装置の製造方法。
  3. 【請求項３】 前記シロキサン結合を有するアルキル化
    合物は、ヘキサメチルジシロキサン（ＨＭＤＳＯ：(C
    H3)3Si-O-Si(CH3)3）、オクタメチルシクロテトラシロ
    キサン（ＯＭＣＴＳ： 【化１】）、 又はテトラメチルシクロテトラシロキサン（ＴＭＣＴ
    Ｓ： 【化２】） のうち何れか一であることを特徴とする請求項１又は２
    の何れか一に記載の半導体装置の製造方法。
  4. 【請求項４】 プラズマ生成手段として平行平板型の電
    極を用い、かつ前記成膜時に、前記基板を保持する電極
    に周波数１００ｋＨｚ乃至１ＭＨｚの交流電力を印加す
    ることを特徴とする請求項１乃至３のいずれか一に記載
    の半導体装置の製造方法。
  5. 【請求項５】 プラズマ生成手段として平行平板型の電
    極を用い、かつ前記成膜時に、前記基板を保持する電極
    に対向する電極に周波数１ＭＨｚ以上の交流電力を印加
    することを特徴とする請求項１乃至４のいずれか一に記
    載の半導体装置の製造方法。
  6. 【請求項６】 前記電極の間隔は２０ｍｍ以上であるこ
    とを特徴とする請求項４又は５記載の半導体装置の製造
    方法。
  7. 【請求項７】 銅配線上に、該銅配線と接するバリア絶
    縁膜と、該バリア絶縁膜上の絶縁膜とにより少なくとも
    構成される層間絶縁膜が形成された半導体装置であっ
    て、前記層間絶縁膜のうち、前記バリア絶縁膜上の絶縁
    膜として請求項１乃至６の何れか一に記載の半導体装置
    の製造方法により成膜した低誘電率を有する絶縁膜を用
    いていることを特徴とする半導体装置。
JP2000153486A 2000-05-24 2000-05-24 半導体装置及びその製造方法 Expired - Fee Related JP3532830B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2000153486A JP3532830B2 (ja) 2000-05-24 2000-05-24 半導体装置及びその製造方法
US09/843,726 US6673725B2 (en) 2000-05-24 2001-04-30 Semiconductor device and method of manufacturing the same
TW090110407A TW498504B (en) 2000-05-24 2001-05-01 Semiconductor device and method of manufacturing the same
KR10-2001-0025542A KR100376170B1 (ko) 2000-05-24 2001-05-10 반도체 장치 및 그 제조 방법
EP01111236A EP1158577A3 (en) 2000-05-24 2001-05-15 Method for forming an insulating film with low dielectric constant

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000153486A JP3532830B2 (ja) 2000-05-24 2000-05-24 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2001332550A JP2001332550A (ja) 2001-11-30
JP3532830B2 true JP3532830B2 (ja) 2004-05-31

Family

ID=18658734

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000153486A Expired - Fee Related JP3532830B2 (ja) 2000-05-24 2000-05-24 半導体装置及びその製造方法

Country Status (5)

Country Link
US (1) US6673725B2 (ja)
EP (1) EP1158577A3 (ja)
JP (1) JP3532830B2 (ja)
KR (1) KR100376170B1 (ja)
TW (1) TW498504B (ja)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3545364B2 (ja) * 2000-12-19 2004-07-21 キヤノン販売株式会社 半導体装置及びその製造方法
JP3745257B2 (ja) 2001-08-17 2006-02-15 キヤノン販売株式会社 半導体装置及びその製造方法
JP3701626B2 (ja) * 2001-12-06 2005-10-05 キヤノン販売株式会社 半導体装置の製造方法
US6890850B2 (en) * 2001-12-14 2005-05-10 Applied Materials, Inc. Method of depositing dielectric materials in damascene applications
US20030194496A1 (en) * 2002-04-11 2003-10-16 Applied Materials, Inc. Methods for depositing dielectric material
US7687917B2 (en) 2002-05-08 2010-03-30 Nec Electronics Corporation Single damascene structure semiconductor device having silicon-diffused metal wiring layer
JP5117755B2 (ja) * 2002-05-08 2013-01-16 ルネサスエレクトロニクス株式会社 半導体装置
KR20040054441A (ko) * 2002-12-18 2004-06-25 한국전자통신연구원 반도체 소자의 버퍼 절연막 형성 방법 및 이를 이용한박막 트랜지스터 제조 방법
US6913992B2 (en) 2003-03-07 2005-07-05 Applied Materials, Inc. Method of modifying interlayer adhesion
US7081673B2 (en) * 2003-04-17 2006-07-25 International Business Machines Corporation Multilayered cap barrier in microelectronic interconnect structures
US7030041B2 (en) * 2004-03-15 2006-04-18 Applied Materials Inc. Adhesion improvement for low k dielectrics
US20050214457A1 (en) * 2004-03-29 2005-09-29 Applied Materials, Inc. Deposition of low dielectric constant films by N2O addition
US7288205B2 (en) * 2004-07-09 2007-10-30 Applied Materials, Inc. Hermetic low dielectric constant layer for barrier applications
JP4903374B2 (ja) 2004-09-02 2012-03-28 ローム株式会社 半導体装置の製造方法
JP4903373B2 (ja) 2004-09-02 2012-03-28 ローム株式会社 半導体装置の製造方法
US8715791B2 (en) 2005-09-13 2014-05-06 Renesas Electronics Corporation Method for forming porous insulating film and semiconductor device
KR100897826B1 (ko) * 2007-08-31 2009-05-18 주식회사 동부하이텍 반도체 소자의 제조 방법

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5040046A (en) * 1990-10-09 1991-08-13 Micron Technology, Inc. Process for forming highly conformal dielectric coatings in the manufacture of integrated circuits and product produced thereby
EP0519079B1 (en) 1991-01-08 1999-03-03 Fujitsu Limited Process for forming silicon oxide film
US5470800A (en) 1992-04-03 1995-11-28 Sony Corporation Method for forming an interlayer film
JP2684942B2 (ja) * 1992-11-30 1997-12-03 日本電気株式会社 化学気相成長法と化学気相成長装置および多層配線の製造方法
JPH098032A (ja) 1995-06-20 1997-01-10 Sony Corp 絶縁膜形成方法
US6184158B1 (en) 1996-12-23 2001-02-06 Lam Research Corporation Inductively coupled plasma CVD
WO1998050945A2 (en) 1997-05-07 1998-11-12 Skamser Daniel J Low density film for low dielectric constant applications
JPH113888A (ja) 1997-05-28 1999-01-06 Texas Instr Inc <Ti> 集積回路誘電体及び方法
JP3726226B2 (ja) 1998-02-05 2005-12-14 日本エー・エス・エム株式会社 絶縁膜及びその製造方法
US6303523B2 (en) 1998-02-11 2001-10-16 Applied Materials, Inc. Plasma processes for depositing low dielectric constant films
JP2001267310A (ja) 2000-03-17 2001-09-28 Tokyo Electron Ltd プラズマ成膜方法及びその装置

Also Published As

Publication number Publication date
US6673725B2 (en) 2004-01-06
KR100376170B1 (ko) 2003-03-15
EP1158577A3 (en) 2002-12-18
US20010053614A1 (en) 2001-12-20
TW498504B (en) 2002-08-11
EP1158577A2 (en) 2001-11-28
KR20010107568A (ko) 2001-12-07
JP2001332550A (ja) 2001-11-30

Similar Documents

Publication Publication Date Title
JP3419745B2 (ja) 半導体装置及びその製造方法
JP3600507B2 (ja) 半導体装置及びその製造方法
JP3532830B2 (ja) 半導体装置及びその製造方法
JP3926588B2 (ja) 半導体装置の製造方法
JP3516941B2 (ja) 半導体装置及びその製造方法
JP3178375B2 (ja) 絶縁膜の形成方法
JP3545364B2 (ja) 半導体装置及びその製造方法
JP3701626B2 (ja) 半導体装置の製造方法
JP3745257B2 (ja) 半導体装置及びその製造方法
JPH1174257A (ja) フッ素含有酸化ケイ素薄膜及びその製造方法
JP2002083810A (ja) 成膜方法及び半導体装置
JP2001168193A (ja) バイア被毒を緩和しつつ金属ライン間にボイドフリー低ｋ誘電性材料を提供する集積回路構造のための低Ｋ誘電性複合材層
JP3934343B2 (ja) 半導体装置及びその製造方法
JP4032044B2 (ja) 成膜方法、半導体装置の製造方法及び半導体装置
JP3845061B2 (ja) 半導体装置及びその製造方法
JP2003174029A (ja) 半導体装置の製造方法
JP3440714B2 (ja) シリコン化合物系絶縁膜の成膜方法
EP1128421A2 (en) Method of fabricating an interlayer insulating film comprising Si, O, C and H for semiconductor devices

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040119

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040302

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040304

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080312

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090312

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100312

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees