JPH08222604A - Structure of semiconductor device and method of manufacturing the same - Google Patents
Structure of semiconductor device and method of manufacturing the sameInfo
- Publication number
- JPH08222604A JPH08222604A JP7027012A JP2701295A JPH08222604A JP H08222604 A JPH08222604 A JP H08222604A JP 7027012 A JP7027012 A JP 7027012A JP 2701295 A JP2701295 A JP 2701295A JP H08222604 A JPH08222604 A JP H08222604A
- Authority
- JP
- Japan
- Prior art keywords
- inner lead
- lead portion
- semiconductor device
- opening
- metal pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
Landscapes
- Wire Bonding (AREA)
Abstract
Description
【0001】[0001]
【産業上の利用分野】本発明は、半導体装置、特に近年
LCD用ドライバーICとして主に使用されるテープキ
ャリアパッケージ構造の半導体装置およびその製造方法
に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device, and more particularly to a semiconductor device having a tape carrier package structure mainly used as an LCD driver IC in recent years and a method of manufacturing the same.
【0002】[0002]
【従来の技術】従来のテープキャリアパッケージ(以下
TPC)構造の半導体装置は、基体中に半導体素子が設
置された開孔部と、その開孔部の底部に延在するインナ
ーリードとを有し、この半導体素子とインナーリードは
バンプ電極を介して接続されていた。2. Description of the Related Art A conventional semiconductor device having a tape carrier package (TPC) structure has an opening in which a semiconductor element is installed in a substrate and an inner lead extending to the bottom of the opening. The semiconductor element and the inner lead were connected via the bump electrode.
【0003】[0003]
【発明が解決しようとする課題】しかしながら、前記構
成の半導体装置では、インナーリードの微細化、および
インナーリード間隔の微細化に伴って数々の問題点を有
していた。インナーリードの微細化により、この半導体
装置の製造工程および使用時にインナーリードの曲がり
・浮きなどが生じる。また、インナーリード間隔の微細
化により、インナーリードとバンプ電極との位置合わせ
の際、ズレが生じ、不良発生の原因となっていた。However, the semiconductor device having the above-mentioned structure has various problems due to the miniaturization of the inner leads and the miniaturization of the inner lead spacing. The miniaturization of the inner leads causes the inner leads to bend and float during the manufacturing process and use of this semiconductor device. Further, due to the miniaturization of the inner lead spacing, a misalignment occurs when aligning the inner lead and the bump electrode, which causes a defect.
【0004】[0004]
【問題点を解決するための手段】本発明の半導体装置
は、第1の基体と、前記基体中の選択された位置に形成
された開孔部と、前記基体上に形成され、前記開孔部上
まで延在する金属パターンと、前記金属パターンのうち
前記開孔部上に延在する金属パターン部の裏面のすくな
くとも一部に形成された支持部材と、前記金属パターン
と導電部材によって接続され、前記開孔部内に設置され
た半導体素子とを有する。According to another aspect of the present invention, there is provided a semiconductor device comprising: a first substrate; an opening formed at a selected position in the substrate; and an opening formed on the substrate. A metal pattern extending up to the top of the metal pattern, a support member formed on at least a part of the back surface of the metal pattern portion extending above the aperture of the metal pattern, and connected by the metal pattern and a conductive member. , And a semiconductor element installed in the opening.
【0005】本発明の半導体装置の製造方法は、第1の
基体を準備する工程と、前記基体中の選択された位置に
開孔部を形成する工程と、前記基体上から前記開孔部上
まで延在する金属パターンを形成する工程と、前記金属
パターンのうち前記開孔部上に延在する金属パターン部
の裏面のすくなくとも一部に支持部材を形成する工程
と、前記開孔部内に半導体素子を設置し、前記金属パタ
ーンと導電部材で接続する工程とを有する。A method of manufacturing a semiconductor device according to the present invention comprises a step of preparing a first base, a step of forming an opening at a selected position in the base, and a step of opening the base to the opening. Forming a metal pattern extending up to, a step of forming a support member on at least a part of the back surface of the metal pattern portion extending above the opening of the metal pattern, and a semiconductor in the opening. And a step of installing an element and connecting to the metal pattern with a conductive member.
【0006】[0006]
【作用】前記半導体装置では、前記開孔部上まで延在す
る金属パターンと、前記金属パターンのうち前記開孔部
上に延在する金属パターン部の裏面のすくなくとも一部
に形成された支持部材を設けたので、その製造時および
使用時に生じるインナーリードの曲がり・浮きなどを防
止できる。また、その製造工程において、インナーリー
ドとバンプ電極との位置合わせズレを防止でき、組立歩
留りを向上することができる。In the semiconductor device, the metal pattern extending to the opening and the support member formed on at least a part of the back surface of the metal pattern extending to the opening of the metal pattern. Since the inner lead is provided, it is possible to prevent the inner lead from being bent or lifted when it is manufactured or used. In addition, in the manufacturing process, it is possible to prevent misalignment between the inner leads and the bump electrodes, and improve the assembly yield.
【0007】[0007]
【実施例1】図1は、本発明の第1の実施例の半導体装
置の製造方法である。First Embodiment FIG. 1 shows a method of manufacturing a semiconductor device according to a first embodiment of the present invention.
【0008】まず、図1(a)に示すように、ポリイミ
ド、ポリエステルもしくはガラスエポキシ等から成る基
材1上に接着剤2を塗布する。この接着剤2上には保護
テープ3が形成される。First, as shown in FIG. 1A, an adhesive 2 is applied on a base material 1 made of polyimide, polyester, glass epoxy or the like. A protective tape 3 is formed on the adhesive 2.
【0009】次に、図1(b)に示すように、金型等で
打ち抜くことによって開孔部4および5を形成する。開
孔部4は、位置決め用のパーフォレーションホール、開
孔部5は、半導体素子とインナーリードを位置合わせす
る際に必要となるデバイスホールである。Next, as shown in FIG. 1B, the holes 4 and 5 are formed by punching with a die or the like. The opening 4 is a perforation hole for positioning, and the opening 5 is a device hole required when aligning the semiconductor element and the inner lead.
【0010】次に、保護テープ3を剥した後、銅箔6を
熱もしくは荷重によって接着する。この銅箔6は、基体
1上に、接着剤2を介して形成され、デバイスホール5
上にも架設されている(図1(c))。Next, after the protective tape 3 is peeled off, the copper foil 6 is bonded by heat or load. The copper foil 6 is formed on the substrate 1 with the adhesive 2 interposed, and the device hole 5 is formed.
It is also installed on the top (Fig. 1 (c)).
【0011】さらに、基体1の裏面からデバイスホール
5の側壁を通って開孔部上に架設されている銅箔6の裏
面まで延材する支持部材7を形成する(図1(d))。
この支持部材7は、ポリイミド系樹脂をスクリーン印刷
することによって形成する。この支持部材7は、スクリ
ーン印刷の他、X/Y描画方法もしくは全面にポリイミ
ド系樹脂を塗布した後、ホトリソ工程により部分的に樹
脂を残す方法で形成してもよい。Further, a support member 7 is formed which extends from the back surface of the substrate 1 through the side wall of the device hole 5 to the back surface of the copper foil 6 laid over the opening (FIG. 1 (d)).
The support member 7 is formed by screen-printing a polyimide resin. The support member 7 may be formed by an X / Y drawing method or a method of partially leaving the resin by a photolithography process after applying a polyimide resin on the entire surface, in addition to screen printing.
【0012】次に、開孔部5を裏面から埋めるようにバ
ックコート部8を形成する。このバックコート部8は、
スクリーン印刷によって形成される。また、このバック
コート部は以後の銅箔6のエッチング工程において銅箔
6がその裏面からエッチングされるのを防止するために
形成する。ここでは、デバイスホール5内のみにバック
コート材を形成したが、デバイスホール5内および基材
1の裏面に形成してもよい。さらに、銅箔6上に選択的
にホトレジスト9を形成する(図1(e))。Next, a back coat portion 8 is formed so as to fill the opening 5 from the back surface. This back coat part 8
It is formed by screen printing. The back coat portion is formed in order to prevent the copper foil 6 from being etched from its back surface in the subsequent etching process of the copper foil 6. Although the back coat material is formed only in the device hole 5 here, it may be formed in the device hole 5 and on the back surface of the substrate 1. Further, a photoresist 9 is selectively formed on the copper foil 6 (FIG. 1 (e)).
【0013】このホトレジスト9は、ライン状に、一定
間隔毎に複数形成される。A plurality of photoresists 9 are formed in a line at regular intervals.
【0014】次に、ホトレジスト9をマスクに銅箔6を
エッチングし、銅パターン11を形成する。この銅パタ
ーン11は、基体1上にあるアウターリード部10’と
デバイスホール5上に延材しているインナーリード部1
0とで構成される。また、銅パターン11は、ライン状
に、一定間隔毎に複数形成される。その後、バックコー
ト部8を除去する(図1(f))。Next, the copper foil 6 is etched using the photoresist 9 as a mask to form a copper pattern 11. The copper pattern 11 includes outer lead portions 10 ′ on the base body 1 and inner lead portions 1 extending on the device holes 5.
It is composed of 0 and. In addition, a plurality of copper patterns 11 are formed in a line shape at regular intervals. Then, the back coat part 8 is removed (FIG. 1 (f)).
【0015】さらに、銅パターン表面にメッキ12を施
す(図1(g))。メッキ12の材質は、スズ、半田も
しくは金等である。開孔部インナーリード10を形成す
る。図1(i)は、図1(g)のA−A断面図である。
このように、メッキ12を施された銅パターン11は一
定間隔毎に複数形成されている。また、図1(j)は、
図1(f)の領域Bの上面図である。このようにメッキ
12をほどこされた銅パターン11はライン状に一定間
隔毎に複数形成されている。Further, plating 12 is applied to the surface of the copper pattern (FIG. 1 (g)). The material of the plating 12 is tin, solder, gold or the like. The opening inner lead 10 is formed. FIG. 1 (i) is a sectional view taken along line AA of FIG. 1 (g).
As described above, a plurality of copper patterns 11 plated with 12 are formed at regular intervals. In addition, FIG.
It is a top view of the area | region B of FIG.1 (f). In this way, a plurality of copper patterns 11 plated with plating 12 are formed in a line shape at regular intervals.
【0016】次に、デバイスホール5に、基材1の裏面
側から半導体素子13を設置する。この半導体素子13
にはバンプ電極14が形成されており、このバンプ電極
14とインナーリード部10を正確に位置合わせする。
その後、バンプ電極14とインナーリード部10とは、
ボンディングツールという治具を用い、熱と圧力によっ
て接合される(図1(h))。このように、本発明の第
1の実施例の半導体装置の製造方法によれば、基体1の
裏面からデバイスホール5の側壁を通って開孔部上に架
設されている銅箔6の裏面まで延材する支持部材7を形
成したので、この後の工程、特に、銅箔6のエッチング
工程時等においてインナーリード部10の左右方向の曲
がりおよび上下方向の浮き沈みがを防止できる。さら
に、インナーリードのボンディング時において、インナ
ーリード10とバンプ電極14の位置合わせずれを減少
させ、その結果、歩留りの向上を図れる。Next, the semiconductor element 13 is placed in the device hole 5 from the back surface side of the base material 1. This semiconductor device 13
Bump electrodes 14 are formed on the bump electrodes 14 and the bump electrodes 14 and the inner lead portions 10 are accurately aligned.
After that, the bump electrode 14 and the inner lead portion 10 are
Bonding is performed by heat and pressure using a jig called a bonding tool (FIG. 1 (h)). As described above, according to the method for manufacturing a semiconductor device of the first embodiment of the present invention, from the back surface of the substrate 1 to the back surface of the copper foil 6 which is provided on the opening through the side wall of the device hole 5. Since the support member 7 to be extended is formed, it is possible to prevent the inner lead portion 10 from being bent in the left-right direction and upward / downward in the vertical direction in the subsequent steps, particularly, in the etching step of the copper foil 6. Further, when the inner leads are bonded, misalignment between the inner leads 10 and the bump electrodes 14 can be reduced, and as a result, the yield can be improved.
【0017】また、半導体素子13の外周部とインナー
リード部10との間隔(ギャップ15)が10μm程度
しかないような場合でも、銅箔6(インナーリード部)
の裏面に支持部材7が延材しているので、半導体素子1
3の外周部とインナーリード部10が接触しても電気的
に短絡することがない。Further, even when the distance (gap 15) between the outer peripheral portion of the semiconductor element 13 and the inner lead portion 10 is only about 10 μm, the copper foil 6 (inner lead portion).
Since the supporting member 7 extends on the back surface of the semiconductor element 1,
Even if the outer peripheral portion of 3 and the inner lead portion 10 come into contact with each other, there is no electrical short circuit.
【0018】[0018]
【実施例2】図2は、本発明の第2の実施例の半導体装
置の製造方法である。Second Embodiment FIG. 2 shows a method of manufacturing a semiconductor device according to a second embodiment of the present invention.
【0019】図2(a)から図2(f)までの工程は実
施例1と同様であるため説明を省略する。図2(g)に
示すように、銅パターン11上に、選択的に第2の支持
部材7’を形成する。この第2の支持部材7’は、ポリ
イミド系樹脂から成り、インナーリード部10のバンプ
電極接合予定領域上には形成されない。The steps from FIG. 2A to FIG. 2F are the same as those in the first embodiment, and the description thereof will be omitted. As shown in FIG. 2G, the second support member 7 ′ is selectively formed on the copper pattern 11. The second supporting member 7 ′ is made of a polyimide resin and is not formed on the bump electrode bonding area of the inner lead portion 10.
【0020】次に、銅パターン表面にメッキ12を施す
(図1(h))。メッキ12の材質は、スズ、半田もし
くは金等である。図1(j)は、図1(h)のB−B断
面図である。このように、メッキ12を施された銅パタ
ーン11は一定間隔毎に複数形成されている。Next, plating 12 is applied to the surface of the copper pattern (FIG. 1 (h)). The material of the plating 12 is tin, solder, gold or the like. FIG. 1 (j) is a sectional view taken along line BB of FIG. 1 (h). As described above, a plurality of copper patterns 11 plated with 12 are formed at regular intervals.
【0021】次に、銅パターン11上の第2の支持部材
7’側に、半導体素子13を設置する。この半導体素子
13にはバンプ電極14が形成されており、このバンプ
電極14とインナーリード部10を正確に位置合わせす
る。その後、バンプ電極14とインナーリード部10と
は、ボンディングツールという治具を用い、熱と圧力に
よって接合する(図1(i))。Next, the semiconductor element 13 is placed on the copper pattern 11 on the side of the second supporting member 7 '. A bump electrode 14 is formed on the semiconductor element 13, and the bump electrode 14 and the inner lead portion 10 are accurately aligned. After that, the bump electrode 14 and the inner lead portion 10 are joined by heat and pressure using a jig called a bonding tool (FIG. 1 (i)).
【0022】ここでは、半導体素子13を第2の支持部
材7’側にのみ設置したが、第1の支持部材7側からも
半導体素子を設置し、両面実装してもよい。もちろん、
半導体素子13を第1の支持部材7側にのみ設置しても
よい。Although the semiconductor element 13 is installed only on the side of the second supporting member 7'in this case, the semiconductor element may be installed from the side of the first supporting member 7 and mounted on both sides. of course,
The semiconductor element 13 may be installed only on the first support member 7 side.
【0023】このように、本発明の第2の実施例の半導
体装置の製造方法によれば、基体1の裏面からデバイス
ホール5の側壁を通って開孔部上に架設されている銅パ
ターン11の裏面まで延材する支持部材7およびを銅パ
ターン11上の第2の支持部材7’を形成したので、こ
の後の工程においてインナーリード部10の左右方向の
曲がりおよび上下方向の浮き沈みがを防止できる。さら
に、インナーリードのボンディング時において、インナ
ーリード10とバンプ電極14の位置合わせずれを減少
させ、その結果、歩留りの向上を図れる。As described above, according to the method of manufacturing the semiconductor device of the second embodiment of the present invention, the copper pattern 11 laid on the opening from the back surface of the substrate 1 through the side wall of the device hole 5. Since the second supporting member 7'on the copper pattern 11 is formed by extending the supporting member 7 extending to the rear surface of the inner pattern 10, the inner lead portion 10 is prevented from being bent in the left-right direction and ups and downs in the up-down direction in the subsequent steps. it can. Further, when the inner leads are bonded, misalignment between the inner leads 10 and the bump electrodes 14 can be reduced, and as a result, the yield can be improved.
【0024】また、半導体素子13の外周部とインナー
リード部10との間隔(ギャップ15)が10μm程度
しかないような場合でも、銅箔6(インナーリード部)
の両面に支持部材7および7’が形成されているので、
半導体素子13の外周部とインナーリード部10が接触
しても電気的に短絡することがない。Further, even when the distance (gap 15) between the outer peripheral portion of the semiconductor element 13 and the inner lead portion 10 is only about 10 μm, the copper foil 6 (inner lead portion) is formed.
Since the support members 7 and 7'are formed on both surfaces of
Even if the outer peripheral portion of the semiconductor element 13 and the inner lead portion 10 come into contact with each other, they are not electrically short-circuited.
【0025】さらに、銅箔6(インナーリード部)の両
面に支持部材7および7’が形成されているので、半導
体素子のボンディング面がどちらであっても上記の効果
を有する。また、半導体素子のボンディング面が両面で
あっても上記の効果を有する。Further, since the supporting members 7 and 7'are formed on both surfaces of the copper foil 6 (inner lead portion), the above effect can be obtained regardless of the bonding surface of the semiconductor element. Further, even if the bonding surface of the semiconductor element is on both sides, the above effect is obtained.
【0026】[0026]
【実施例3】図3および図4は、本発明の第3および第
4の実施例の半導体装置の製造方法である。Third Embodiment FIGS. 3 and 4 show a method of manufacturing a semiconductor device according to third and fourth embodiments of the present invention.
【0027】図3では、バンプ電極と接合予定領域を除
くインナーリード6の裏面にのみ支持部材7を形成して
いる。In FIG. 3, the support member 7 is formed only on the back surface of the inner lead 6 excluding the bump electrode and the area to be joined.
【0028】また、図4では、バンプ電極と接合予定領
域を除くインナーリード6の裏面に支持部材7を形成
し、さらに、この支持部材7と対抗するインナーリード
6の表面に支持部材7’を形成している。Further, in FIG. 4, a supporting member 7 is formed on the back surface of the inner lead 6 excluding the bump electrode and the area to be joined, and a supporting member 7'is formed on the surface of the inner lead 6 facing the supporting member 7. Is forming.
【0029】このような場合は、支持部材7および7’
が小さいので、支持部材を構成するポリイミド樹脂が少
量となり、製造コストが低下する。In such a case, the support members 7 and 7 '
Is small, the amount of the polyimide resin forming the supporting member is small and the manufacturing cost is reduced.
【図1】本発明の第1の実施例の半導体装置の製造方法FIG. 1 is a method for manufacturing a semiconductor device according to a first embodiment of the present invention.
【図2】本発明の第2の実施例の半導体装置の製造方法FIG. 2 is a method of manufacturing a semiconductor device according to a second embodiment of the present invention.
【図3】本発明の第3の実施例の半導体装置の製造方法FIG. 3 is a method of manufacturing a semiconductor device according to a third embodiment of the present invention.
【図4】本発明の第4の実施例の半導体装置の製造方法FIG. 4 is a method of manufacturing a semiconductor device according to a fourth embodiment of the present invention.
1・・・基材 2・・・接着剤 3・・・保護テープ 4・・・パーフォレーションホール 5・・・デバイスホール 6・・・銅箔 7、7’・・・支持部材 8・・・バックコート部 9・・・ホトレジスト 10・・・インナーリード部 10’・・・アウターリード部 11・・・銅パターン 12・・・メッキ 13・・・半導体素子 14・・・バンプ電極 15・・・ギャップ 1 ... Substrate 2 ... Adhesive 3 ... Protective tape 4 ... Perforation hole 5 ... Device hole 6 ... Copper foil 7, 7 '... Support member 8 ... Back Coat part 9 ... Photoresist 10 ... Inner lead part 10 '... Outer lead part 11 ... Copper pattern 12 ... Plating 13 ... Semiconductor element 14 ... Bump electrode 15 ... Gap
Claims (2)
パターンと、 前記金属パターンのうち前記開孔部上に延在する金属パ
ターン部の裏面のすくなくとも一部に形成された支持部
材と、 前記金属パターンと導電部材によって接続され、前記開
孔部内に設置された半導体素子とを有する半導体装置。1. A first base, an aperture formed at a selected position in the base, a metal pattern formed on the base and extending to the aperture, the metal A support member formed on at least a part of the back surface of the metal pattern portion extending over the opening portion of the pattern, and a semiconductor element connected to the metal pattern by a conductive member and installed in the opening portion. A semiconductor device having.
と、 前記基体上から前記開孔部上まで延在する金属パターン
を形成する工程と、 前記金属パターンのうち前記開孔部上に延在する金属パ
ターン部の裏面のすくなくとも一部に支持部材を形成す
る工程と、 前記開孔部内に半導体素子を設置し、前記金属パターン
と導電部材で接続する工程と、を有する半導体装置の製
造方法。2. A step of preparing a first base, a step of forming an opening at a selected position in the base, and a metal pattern extending from above the base to above the opening. And a step of forming a support member on at least a part of the back surface of the metal pattern portion extending above the opening portion of the metal pattern, placing a semiconductor element in the opening portion, the metal pattern And a step of connecting with a conductive member.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7027012A JPH08222604A (en) | 1995-02-15 | 1995-02-15 | Structure of semiconductor device and method of manufacturing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7027012A JPH08222604A (en) | 1995-02-15 | 1995-02-15 | Structure of semiconductor device and method of manufacturing the same |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH08222604A true JPH08222604A (en) | 1996-08-30 |
Family
ID=12209196
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP7027012A Pending JPH08222604A (en) | 1995-02-15 | 1995-02-15 | Structure of semiconductor device and method of manufacturing the same |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH08222604A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1072393C (en) * | 1997-02-05 | 2001-10-03 | 华通电脑股份有限公司 | Bead array type integrated circut package method |
-
1995
- 1995-02-15 JP JP7027012A patent/JPH08222604A/en active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1072393C (en) * | 1997-02-05 | 2001-10-03 | 华通电脑股份有限公司 | Bead array type integrated circut package method |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7294532B2 (en) | Method for manufacturing semiconductor device | |
US6020218A (en) | Method of manufacturing ball grid array semiconductor package | |
TWI485816B (en) | Three dimensional semiconductor assembly board with bump/flange supporting board, coreless build-up circuitry and built-in electronic device | |
KR20090122274A (en) | Fine pitch microcontacts and method for forming thereof | |
TWI413210B (en) | An electronic device package and method of manufacture | |
US7508073B2 (en) | Wiring board, semiconductor device using the same, and method for manufacturing wiring board | |
US7190073B2 (en) | Circuit film with bump, film package using the same, and related fabrication methods | |
CN112616244B (en) | Flexible circuit board and preparation method thereof | |
KR100658120B1 (en) | Process for manufacturing semiconductor device using film substrate | |
JPH08222604A (en) | Structure of semiconductor device and method of manufacturing the same | |
JP2982703B2 (en) | Semiconductor package and manufacturing method thereof | |
JP3196758B2 (en) | Lead frame, method of manufacturing lead frame, semiconductor device, and method of manufacturing semiconductor device | |
JP2003068793A (en) | Semiconductor device and its manufacturing method | |
JP3383597B2 (en) | Method for manufacturing semiconductor device | |
JPH11307594A (en) | Film carrier tape for electronic component mounting and semiconductor device | |
JP2519243B2 (en) | Semiconductor device | |
JP2523209Y2 (en) | Hybrid integrated circuit | |
JP3453900B2 (en) | Film carrier tape | |
JP3877648B2 (en) | Tape carrier and tape carrier package manufacturing method using the same | |
JPH09172037A (en) | Semiconductor device and manufacturing method thereof | |
JP2867547B2 (en) | Method of forming conductive protrusions | |
JP2010067798A (en) | Tab tape and method of manufacturing the same | |
JPH05166998A (en) | Connection method of flexible wiring board with printed circuit board by lead frame and member applied thereto | |
JP2006179622A (en) | Semiconductor device and its manufacturing method | |
JP2010067884A (en) | Tab tape and method of manufacturing the same |