JP2010067884A - Tab tape and method of manufacturing the same - Google Patents

Tab tape and method of manufacturing the same Download PDF

Info

Publication number
JP2010067884A
JP2010067884A JP2008234524A JP2008234524A JP2010067884A JP 2010067884 A JP2010067884 A JP 2010067884A JP 2008234524 A JP2008234524 A JP 2008234524A JP 2008234524 A JP2008234524 A JP 2008234524A JP 2010067884 A JP2010067884 A JP 2010067884A
Authority
JP
Japan
Prior art keywords
wiring
bump
tab tape
predetermined position
predetermined
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008234524A
Other languages
Japanese (ja)
Inventor
Masaru Sugano
優 菅野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Cable Ltd
Original Assignee
Hitachi Cable Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Cable Ltd filed Critical Hitachi Cable Ltd
Priority to JP2008234524A priority Critical patent/JP2010067884A/en
Publication of JP2010067884A publication Critical patent/JP2010067884A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation

Landscapes

  • Wire Bonding (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a TAB tape in which wiring patterns in an inner lead part where a bump is formed and also in a wiring layer are provided in a finer way without complicating a manufacturing process and deteriorating throughput, and to provide a method of manufacturing the tape. <P>SOLUTION: The TAB tape includes an insulating substrate 1, wirings 2 formed on the insulating substrate 1 so that they are electrically connected to a semiconductor element 6 loaded on the insulating substrate 1 and they constitute a wiring circuit system and bumps 3 which are arranged in prescribed positions on wirings 2 and are physically connected to an electrical bonding part of the semiconductor element 6. The bumps 3 are formed in projected shapes by mechanically plastic-deforming surfaces of wirings 2. <P>COPYRIGHT: (C)2010,JPO&INPIT

Description

本発明は、例えば液晶表示装置駆動用ＩＣが実装されるＣＯＦ（Chip On Film）方式の実装パッケージ用などに好適なＴＡＢテープおよびその製造方法に関する。   The present invention relates to a TAB tape suitable for, for example, a COF (Chip On Film) mounting package on which an IC for driving a liquid crystal display device is mounted, and a manufacturing method thereof.

この種のＴＡＢテープ（ＴＡＢキャリアテープ、ＴＡＢテープキャリア等とも呼ばれる）では、近年、特にＣＯＦ方式のＴＡＢテープが、例えば液晶表示装置における駆動用半導体素子の実装に好適なものとして提案され、その開発が進められている。
液晶テレビなどのような各種ＦＰＤ（Flat Panel Display）装置は、他の表示システムとの画面表示機能（高精細化、応答性、フルカラー化等）を競いながら、年々技術開発が進められて、その性能のさらなる向上が達成されつつある。液晶表示装置（ＬＣＤ；Liquid Crystal Display device）も、その開発の進行に伴って、液晶表示パネルの各液晶セ
ルを駆動するための駆動信号数がさらに増加される傾向にある。
他方、個々の半導体素子は、その外形寸法のさらなる縮小化が進められつつあり、かつ上記のような駆動信号数の増加と相まって、さらなる多端子化および端子のファイン化（各端子自体の寸法の微細化およびその端子間隔の微細化）が進められている。 In this type of TAB tape (also called TAB carrier tape, TAB tape carrier, etc.), in particular, COF type TAB tapes have recently been proposed as suitable for mounting driving semiconductor elements in liquid crystal display devices, for example. Is underway.
Various FPD (Flat Panel Display) devices such as LCD TVs have been developed year by year while competing with other display systems for screen display functions (high definition, responsiveness, full color, etc.). Further improvements in performance are being achieved. Liquid crystal display devices (LCDs) tend to further increase the number of drive signals for driving each liquid crystal cell of the liquid crystal display panel as the development progresses.
On the other hand, the individual semiconductor elements are being further reduced in outer dimensions, and coupled with the increase in the number of drive signals as described above, further multi-terminal and finer terminals (the size of each terminal itself). The miniaturization and the miniaturization of the terminal interval are being promoted.

このような液晶表示装置および液晶駆動用の半導体素子の技術的傾向に対応するために、その半導体素子の実装に用いられる液晶用ＴＡＢテープにおいても、配線のさらなるファイン化（配線幅と配線ピッチとの、両方のさらなる微細化）が要請されるようになってきている。   In order to respond to the technical trend of the liquid crystal display device and the semiconductor element for driving the liquid crystal, the TAB tape for liquid crystal used for mounting the semiconductor element further refines the wiring (the wiring width and the wiring pitch). (Both further miniaturization) has been demanded.

図５、図６は、従来の一般的なＣＯＦ方式を採用した液晶用ＴＡＢテープの主要部の構成の一例を示す図である。
絶縁性フィルム基板１０１として、例えばポリイミドテープを用い、その片面上に銅箔をエッチング（フォトリソグラフィ）法等によりパターニングして配線層１０２が形成され、さらにその配線層１０２のインナーリード部およびアウターリード部の表面には、いわゆる保護めっき層として錫めっきなどによる金属めっき層１０４が形成されている。またその部分以外の配線層１０２の上には、絶縁性および機械的強度の補強のために、ソルダレジスト１０５が設けられている。 5 and 6 are diagrams showing an example of the configuration of the main part of a TAB tape for liquid crystal employing a conventional general COF method.
For example, a polyimide tape is used as the insulating film substrate 101, and a copper layer is patterned on one surface thereof by etching (photolithography) or the like to form a wiring layer 102. Further, an inner lead portion and an outer lead of the wiring layer 102 are formed. On the surface of the part, a metal plating layer 104 made of tin plating or the like is formed as a so-called protective plating layer. Further, a solder resist 105 is provided on the wiring layer 102 other than that portion in order to reinforce insulation and mechanical strength.

配線層１０２のインナーリード部における金属めっき層１０４の表面には、半導体素子１０９が、例えば金バンプのような金属ボールからなるバンプ１０８を介して接続される。また、配線層１０２におけるアウターリード部の金属めっき層１０４の表面には、液晶表示装置１０７、外部のプリント配線板１１１が、それぞれ異方性導電膜（ＡＣＦ；Anisotropically-Conductive Film）１０６、はんだバンプ１１０を介して接続される。半導
体素子１０９は、プリント配線板１１１からの電気信号に従って液晶表示装置１０７を駆動する。 A semiconductor element 109 is connected to the surface of the metal plating layer 104 in the inner lead portion of the wiring layer 102 via bumps 108 made of metal balls such as gold bumps. Further, on the surface of the metal plating layer 104 of the outer lead portion in the wiring layer 102, a liquid crystal display device 107 and an external printed wiring board 111 are respectively provided with an anisotropic conductive film (ACF) 106 and solder bumps. 110 is connected. The semiconductor element 109 drives the liquid crystal display device 107 in accordance with an electrical signal from the printed wiring board 111.

半導体素子１０９が接続されるバンプ１０８としては、上記のような金属ボールの他に、図６に示したような、配線層１０２のインナーリード部における金属めっき層１０４の表面上に、金属めっきにより形成された、めっき金属からなるバンプ１１２が用いられる場合も多い。   As the bump 108 to which the semiconductor element 109 is connected, in addition to the metal ball as described above, the surface of the metal plating layer 104 in the inner lead portion of the wiring layer 102 as shown in FIG. In many cases, the formed bump 112 made of plated metal is used.

図６（ａ）は、めっき金属からなるバンプの一例を示す平面図、図６（ｂ）は、その断面図である。半導体素子搭載エリア１１３内には、半導体素子接合用のバンプ１１２が配列形成される。それらバンプ１１２は、例えば金めっきのようなボンディングに適した材
料からなるめっきによって形成されたもので、その概形は、図６（ｂ）に示したように、いわゆる団子状のような曲面状であり、平面視では、図６（ａ）に示したように、ほぼ楕円形で、そのバンプ幅方向に配線１０２の線幅よりも広く張り出したような形状となっている。 FIG. 6A is a plan view showing an example of a bump made of plated metal, and FIG. 6B is a cross-sectional view thereof. In the semiconductor element mounting area 113, bumps 112 for semiconductor element bonding are arranged and formed. These bumps 112 are formed by plating made of a material suitable for bonding such as gold plating, for example, and the general shape thereof is a curved shape like a so-called dumpling as shown in FIG. In plan view, as shown in FIG. 6A, the shape is almost elliptical, and has a shape that protrudes wider than the line width of the wiring 102 in the bump width direction.

図７は、そのような従来提案されているＴＡＢテープの製造方法における主要な工程の流れを示す図である。
まず、絶縁性基板１０１上に銅箔のような金属箔１１４を貼り合わせてなる、いわゆる銅張基板を用意し（図７（ａ））、その金属箔１１４の表面上ほぼ全面に、配線パターン加工用の感光性レジスト１１５を塗付またはラミネートする（図７（ｂ））。
続いて、フォトマスク等（図示省略）を用いて感光性レジスト１１５を露光し、それを現像して、所定の配線パターンに対応したレジストパターン１１６を形成する（図７（ｃ））。
引き続いて、レジストパターン１１６で覆われていない（露出した部分の）金属箔１１４を、エッチング処理により蝕刻除去して、配線層１０２の主要部となる配線１１７を形成する（図７（ｄ））。その後、レジストパターン１１３を除去する（図７（ｅ））。 FIG. 7 is a diagram showing a flow of main steps in such a conventionally proposed method for producing a TAB tape.
First, a so-called copper-clad substrate obtained by bonding a metal foil 114 such as a copper foil on an insulating substrate 101 is prepared (FIG. 7A), and a wiring pattern is formed on almost the entire surface of the metal foil 114. A photosensitive resist 115 for processing is applied or laminated (FIG. 7B).
Subsequently, the photosensitive resist 115 is exposed using a photomask or the like (not shown), and developed to form a resist pattern 116 corresponding to a predetermined wiring pattern (FIG. 7C).
Subsequently, the metal foil 114 that is not covered with the resist pattern 116 (exposed portion) is etched away by etching to form a wiring 117 that is a main part of the wiring layer 102 (FIG. 7D). . Thereafter, the resist pattern 113 is removed (FIG. 7E).

そして、バンプ形成用の感光性レジスト１１８を塗付またはラミネートし（図７（ｆ））、露光、現像を行って、半導体素子搭載エリア１１３内の所定位置に開口１１９を形成する（図７（ｇ））。続いて、その開口１１９によって露出している部分の配線１１７上に、金めっきのようなめっき法により、めっき金属からなるバンプ１１２を形成する（図７（ｈ））。
その後、レジストパターン１１８を除去する（図７（ｉ））。そして、図７ではその製造工程の図示は省略するが、配線層１０２およびバンプ１１２の表面全面を覆うようにめっきを施して金属めっき層１０４を形成し、最後に、絶縁性保護膜であるソルダレジスト１０５を形成して配線１１７のほぼ全体（換言すれば配線層１０２；以下同様）を被覆することで、従来のＴＡＢテープの主要部が作製される（以上、特許文献１参照）。 Then, a photosensitive resist 118 for bump formation is applied or laminated (FIG. 7F), and exposure and development are performed to form an opening 119 at a predetermined position in the semiconductor element mounting area 113 (FIG. g)). Subsequently, bumps 112 made of plated metal are formed on the portion of the wiring 117 exposed through the opening 119 by a plating method such as gold plating (FIG. 7H).
Thereafter, the resist pattern 118 is removed (FIG. 7 (i)). In FIG. 7, although the illustration of the manufacturing process is omitted, the metal plating layer 104 is formed by plating so as to cover the entire surface of the wiring layer 102 and the bump 112, and finally, a solder which is an insulating protective film is formed. By forming the resist 105 and covering almost the entire wiring 117 (in other words, the wiring layer 102; the same applies hereinafter), the main part of the conventional TAB tape is manufactured (see Patent Document 1 above).

あるいは、上記のような形成方法の他に、図示は省略するが、印刷法などによって未硬化のバンプ用部材を配線層の所定位置に塗布し、それに熱処理等を施して硬化させることでボール状のバンプを形成するといった手法なども提案されている（特許文献２参照）。   Alternatively, in addition to the above-described forming method, although not shown in the drawing, an uncured bump member is applied to a predetermined position of the wiring layer by a printing method or the like, and subjected to heat treatment or the like to be cured to form a ball shape. A method of forming a bump is proposed (see Patent Document 2).

特開２００５−１３６０３５号公報Japanese Patent Laid-Open No. 2005-136035 特開２００７−１１６０５１号公報JP 2007-116051 A

しかしながら、上記のような従来の技術によるＴＡＢテープでは、次のような問題がある。
すなわち、例えばインナーリード部の先端付近のような、配線１１７上の所定位置に、めっき法によってバンプ１１２を形成しているので、バンプ１１２は配線１１７の表面を底面として放射状に成長形成される。このため、出来上がったバンプ１１２の外形は、いわゆる団子状となり、その頂点部分（上面）が平坦にならず、半導体素子１０９との接合に物理的な接触不良等が生じやすい。また、団子状に水平方向に張り出した概形であることから、隣り合うバンブ１１２同士の間隔が極めて狭隘なものとなり、延いては配線短絡やマイグレーションの発生要因となる虞が高い。その結果、複数配列形成されるバンプ１１２や配線１１７の配列間隔やパターン寸法のさらなるファイン化に対して著しい妨げとなるという問題がある。 However, the conventional TAB tape as described above has the following problems.
That is, for example, the bump 112 is formed by plating at a predetermined position on the wiring 117 such as the vicinity of the tip of the inner lead portion, so that the bump 112 is radially grown with the surface of the wiring 117 as the bottom surface. For this reason, the outer shape of the completed bump 112 is a so-called dumpling shape, and its apex portion (upper surface) is not flat, and physical contact failure or the like is likely to occur at the junction with the semiconductor element 109. In addition, since it is a rough shape extending horizontally in a dumpling shape, the interval between adjacent bumps 112 becomes extremely narrow, and there is a high risk of causing a short circuit or migration. As a result, there is a problem that it becomes a significant hindrance to further refinement of the arrangement intervals and pattern dimensions of the bumps 112 and wirings 117 formed in a plurality of arrangements.

また、バンプ１１２を形成するに際して、めっき金属を分厚く成長させなければならな
いが、そのように分厚いめっき金属の成長には、比較的大きなばらつきが不可避的に存在する。その成長のばらつきに起因して、出来上がったバンプ１１２の高さには、許容範囲を逸脱したばらつきが生じる傾向にある。このため、半導体素子１０９との接合に接触不良等が生じやすい。そしてこのような不都合を回避するためには、めっきプロセスを厳密に管理しなければならず、そのプロセスは益々煩雑なものとならざるを得ないという問題がある。また、延いてはスループットの低下を引き起こすという問題もある。 Further, when the bump 112 is formed, it is necessary to grow the plating metal thickly. However, a relatively large variation inevitably exists in the growth of the thick plating metal. Due to the variation in the growth, the height of the completed bump 112 tends to vary outside the allowable range. For this reason, poor contact or the like is likely to occur at the junction with the semiconductor element 109. In order to avoid such an inconvenience, the plating process must be strictly managed, and there is a problem that the process has to become more complicated. In addition, there is a problem that throughput is lowered.

また、印刷法などによりボール状のバンプ（図示省略）を形成する手法では、その形成プロセスが煩雑化することを避け難い傾向にあるという問題がある。しかも、そのような形成プロセスを経て得られたバンプは、硬化の際にバンプ用部材に掛かる重力と表面張力とが相まって、その概形がボール状、つまりめっき法によるバンプの場合の団子状のように、水平方向に張り出した形状となる。このため、めっき法によるバンプの場合とほぼ同様に、複数配列形成されるバンプや配線における配列間隔やパターン寸法のさらなるファイン化に対する、著しい妨げとなるという問題がある。   Further, the technique of forming ball-shaped bumps (not shown) by a printing method or the like has a problem that the formation process tends to be difficult to avoid. Moreover, the bumps obtained through such a formation process are combined with gravity and surface tension applied to the bump member during curing, and the rough shape is a ball shape, that is, a bump shape in the case of a bump by plating. Thus, it becomes a shape protruding in the horizontal direction. For this reason, there is a problem that it becomes a significant hindrance to further refinement of arrangement intervals and pattern dimensions in bumps and wirings formed in a plurality of arrangements, as in the case of bumps by plating.

このように、従来の技術では、水平方向（基板表面や配線層の表面に対して平行方向）に張り出したバンプの形状が、複数配列形成されるバンプや配線の配列間隔やパターン寸法のさらなるファイン化に対する著しい妨げとなるという問題があった。また、バンプの形成プロセス自体やその管理が煩雑なものとなるという問題があった。
本発明は、このような問題に鑑みて成されたもので、その目的は、製造工程の煩雑化やスループットの低下を引き起こすことなく、バンプが形成される部分であるインナーリード部をはじめとして配線層における配線パターン等のさらなるファイン化を達成可能なＴＡＢテープおよびその製造方法を提供することにある。 As described above, in the conventional technique, the bump shape protruding in the horizontal direction (the direction parallel to the surface of the substrate or the wiring layer) has a finer pattern of bumps and wirings arranged in a plurality of rows and the pattern size. There was a problem that it was a significant hindrance to the transformation. There is also a problem that the bump formation process itself and its management become complicated.
The present invention has been made in view of such problems, and its purpose is to provide wiring, including inner lead portions, where bumps are formed, without complicating the manufacturing process and reducing throughput. An object of the present invention is to provide a TAB tape that can achieve further refinement of wiring patterns and the like in a layer and a method for manufacturing the TAB tape.

本発明のＴＡＢテープは、絶縁性基板と、前記絶縁性基板上に搭載される半導体素子に対して電気的に接続されて所定の配線回路系を構成するように前記絶縁性基板上に形成された配線と、前記配線上の所定位置に設けられて前記半導体素子の電気的接合部に対して物理的に接続されるように設定されたバンプとを有するＴＡＢテープであって、前記バンプが、前記配線の表面を機械的に塑性変形加工して突起状に形成されたものであることを特徴としている。
また、本発明のＴＡＢテープの製造方法は、絶縁性基板上に、当該絶縁性基板上に搭載される半導体素子に対して電気的に接続されて所定の配線回路系を構成するように、配線を形成する工程と、前記配線上の所定位置に、前記半導体素子の電気的接合部に対して物理的に接続されるように設定されたバンプを形成する工程とを有するＴＡＢテープの製造方法であって、前記配線を形成した後、当該配線の表面における、前記所定位置を残して少なくとも当該所定位置に隣接する所定領域を機械的に塑性変形加工により窪ませることで、相対的に前記所定位置の厚さを当該所定位置に隣接する所定領域の厚さよりも厚くして、前記所定位置に突起状のバンプを形成する工程を含むことを特徴としている。 The TAB tape of the present invention is formed on the insulating substrate so as to be electrically connected to an insulating substrate and a semiconductor element mounted on the insulating substrate to constitute a predetermined wiring circuit system. A TAB tape having a wiring and a bump provided at a predetermined position on the wiring and set to be physically connected to an electrical junction of the semiconductor element, wherein the bump is It is characterized in that the surface of the wiring is formed into a projection shape by mechanical plastic deformation.
In addition, the method for manufacturing a TAB tape of the present invention includes a wiring on an insulating substrate so that a predetermined wiring circuit system is configured by being electrically connected to a semiconductor element mounted on the insulating substrate. And a step of forming a bump set so as to be physically connected to an electrical junction of the semiconductor element at a predetermined position on the wiring. After forming the wiring, the predetermined position on the surface of the wiring is relatively depressed by mechanically deforming at least a predetermined area adjacent to the predetermined position, leaving the predetermined position. The method includes a step of forming the bumps at the predetermined position by making the thickness of the first layer thicker than the thickness of the predetermined region adjacent to the predetermined position.

本発明によれば、例えばプレス金型を用いた片面型押加工などにより、配線の表面を塑性変形加工することで、その配線の所定位置に突起状のバンプを形成するようにしている。しかも、特にＣＯＦ用のＴＡＢテープは一般に、各配線やインナーリード等の線幅および厚さは元々極めて微小なものであり、かつそれに相応してバンプの高さも微小なものであるから、型押加工に起因した配線の線幅方向への延展は微小なもので済むこととなる。これにより、本発明によるバンプは、従来の技術による団子状やボール状のバンプの場合とは全く異なり、水平方向（線幅方向やバンプ幅方向）に張り出すことなく形成され、かつその形成プロセスも、例えばプレス金型を用いた型押加工のような極めて簡便で生産能率の高いものとなる。その結果、製造工程の煩雑化等を引き起こすことなく、配線層にお
ける各種配線パターンやその配線間隔等のさらなるファイン化を達成することが可能となる。 According to the present invention, the bump surface is formed at a predetermined position of the wiring by plastically deforming the surface of the wiring by, for example, single-sided pressing using a press die. Moreover, in particular, the TAB tape for COF generally has a very small line width and thickness of each wiring, inner lead, etc., and the bump height is also very small accordingly. The extension of the wiring in the line width direction due to the processing is very small. As a result, the bump according to the present invention is formed completely without extending in the horizontal direction (line width direction or bump width direction), unlike the dumpling or ball-shaped bumps according to the prior art, and the formation process thereof. In addition, for example, the stamping process using a press die is extremely simple and the production efficiency is high. As a result, it is possible to achieve further refinement of various wiring patterns and wiring intervals in the wiring layer without causing complication of the manufacturing process.

以下、本実施の形態に係るＴＡＢテープおよびその製造方法について、図面を参照して説明する。
図１は、本発明の実施の形態に係るＴＡＢテープにおける、バンプが形成された部分を特に抽出して示す断面図（ａ）および平面図（ｂ）、図２は、その製造工程の主要な流れを示す図、図３は、バンプをインナーリード部の最先端部分に形成した構造を示す図、図４は、バンプに隣接した所定領域のみを窪ませた構造を示す図である。 Hereinafter, a TAB tape and a manufacturing method thereof according to the present embodiment will be described with reference to the drawings.
FIG. 1 is a cross-sectional view (a) and a plan view (b), particularly showing a portion where a bump is formed in a TAB tape according to an embodiment of the present invention, and FIG. FIG. 3 is a diagram showing a flow, FIG. 3 is a diagram showing a structure in which bumps are formed at the most distal portion of the inner lead portion, and FIG. 4 is a diagram showing a structure in which only a predetermined region adjacent to the bumps is recessed.

このＴＡＢテープは、絶縁性基板１と、配線２と、バンプ３とを、その主要部として備えている。   The TAB tape includes an insulating substrate 1, wiring 2, and bumps 3 as main parts.

絶縁性基板１は、例えばポリイミド樹脂、ＢＴレジン、ＬＣＰ等からなる、長尺のフィルムテープ状のものが用いられる。
この絶縁性基板１には、長尺のフィルムテープの長手方向に、多数の半導体素子６のそれぞれに対応した多数組の配線２が設けられ、その一つ一つの半導体素子搭載エリア内には各々、半導体素子６が搭載されて、ボンディング、ポッティング等が行われた後、一つ一つが切り離されて個片化されることで、個々の半導体素子６がそれぞれ個々の実装パッケージ内に組み込まれることとなる。 As the insulating substrate 1, a long film tape-shaped substrate made of, for example, polyimide resin, BT resin, LCP, or the like is used.
The insulating substrate 1 is provided with a plurality of sets of wirings 2 corresponding to a plurality of semiconductor elements 6 in the longitudinal direction of the long film tape, and each of the semiconductor element mounting areas has a plurality of sets. After the semiconductor elements 6 are mounted, bonding, potting, etc. are performed, each individual semiconductor element 6 is incorporated into an individual mounting package by being separated into individual pieces. It becomes.

配線２は、絶縁性基板１上に搭載される半導体素子６に対して、バンプ３を介して電気的に接続されて所定の配線回路系を構成するように設定されたものである。
この配線２は、絶縁性基板１の表面上にラミネートまたは接着された銅箔７（または銅系金属薄板）のような導体材料からなる導体箔（または導体板）をエッチング法などによってパターン加工することで、図１（ｂ）に示したように、インナーリード部が所定の微細線幅および微細ピッチで配列するようなファインパターンに形成されている。
配線２における、例えばインナーリード部の先端部のような所定位置の表面には、その配線２の表面自体を例えば型押加工により突起状に塑性変形加工して、バンプ３が形成されている。この配線２におけるバンプ３が形成された一端とは反対側の端部はアウターリード部４となっており、このアウターリード部４に、図示は省略するが、外部の液晶表示装置（より具体的には液晶表示パネル本体）やプリント配線板などが、それぞれ異方性導電膜（ＡＣＦ）やはんだバンプ等を介して接続されるように設定されている。 The wiring 2 is set so as to be electrically connected to the semiconductor element 6 mounted on the insulating substrate 1 via the bumps 3 to constitute a predetermined wiring circuit system.
The wiring 2 is formed by patterning a conductive foil (or conductive plate) made of a conductive material such as a copper foil 7 (or copper-based metal thin plate) laminated or bonded on the surface of the insulating substrate 1 by an etching method or the like. Thus, as shown in FIG. 1B, the inner lead portions are formed in a fine pattern in which the inner lead portions are arranged with a predetermined fine line width and fine pitch.
For example, bumps 3 are formed on the surface of the wiring 2 at a predetermined position such as the tip of the inner lead portion by plastically deforming the surface of the wiring 2 itself into a protruding shape by, for example, embossing. An end of the wiring 2 opposite to the end on which the bump 3 is formed is an outer lead portion 4. Although not shown in the outer lead portion 4, an external liquid crystal display device (more specifically, Are set such that a liquid crystal display panel main body), a printed wiring board, and the like are connected to each other through an anisotropic conductive film (ACF), a solder bump, and the like.

バンプ３は、配線２におけるインナーリード部先端のような所定位置（以後、これを所定のバンプ形成位置とも呼ぶ）に、上方向へと（絶縁性基板１に対する方線方向上向きに）突起した形状に設けられて、半導体素子６の電気的接合部（例えばボンディングパッド等；図示省略）に対して物理的に接続されるように設定されている。このバンプ３は、例えばプレス金型１２を用いた型押加工などの機械的な方法で配線２の表面を塑性変形することにより、図１（ａ）に示したように突起状に形成されたものである。
このバンプ３は、平面視では、図１（ｂ）に示したように、配線２の線幅と同じ幅ないしはその線幅以内に収まるようなバンプ幅に形成されており、配線２の配列方向（換言すれば配線２の線幅方向）への膨らみや張り出しはほとんど存在していないか、極めて微小なものとなっている。 The bump 3 has a shape protruding upward (in a direction perpendicular to the insulating substrate 1) at a predetermined position (hereinafter also referred to as a predetermined bump formation position) such as the tip of the inner lead portion of the wiring 2. And is set so as to be physically connected to an electrical junction (for example, a bonding pad or the like; not shown) of the semiconductor element 6. The bump 3 is formed in a protruding shape as shown in FIG. 1A by plastically deforming the surface of the wiring 2 by a mechanical method such as embossing using a press die 12, for example. Is.
As shown in FIG. 1B, the bump 3 is formed to have the same width as the line width of the wiring 2 or a bump width within the line width in a plan view. There are almost no bulges or overhangs (in other words, in the line width direction of the wiring 2), or they are extremely minute.

絶縁性保護膜５は、配線２が形成された領域の主要部を覆うように形成されており、その配線２の主要部を、外部からの機械的衝撃や、外部または半導体素子に対する電気的短絡などから保護するように設定されている。この絶縁性保護膜５の形成材料としては、例えばエポキシ系樹脂材料やウレタン系樹脂材料等からなる、いわゆるソルダレジストなど
を好適に用いることができる。 The insulating protective film 5 is formed so as to cover the main part of the region where the wiring 2 is formed, and the main part of the wiring 2 is subjected to mechanical shock from the outside or an electrical short circuit to the outside or a semiconductor element. It is set to protect against such as. As a material for forming the insulating protective film 5, for example, a so-called solder resist made of an epoxy resin material, a urethane resin material, or the like can be preferably used.

ここで、図示は省略するが、必要性に応じて、配線２およびバンプ３の表面ほぼ全面を覆うことでそれら配線２およびバンプ３を保護するように、Ｓｎ系金属材料またはＡｕなどのめっき金属からなる保護用めっき層を設けるようにしてもよい。   Here, although illustration is omitted, Sn-based metal material or plated metal such as Au is used to protect the wiring 2 and the bump 3 by covering almost the entire surface of the wiring 2 and the bump 3 according to necessity. A protective plating layer may be provided.

次に、本発明に係る一実施の形態のＴＡＢテープの製造方法について、図２を参照しつつその主要な流れに沿って説明する。   Next, the manufacturing method of the TAB tape according to one embodiment of the present invention will be described along the main flow with reference to FIG.

まず、絶縁性基板１上に銅箔７をラミネートしてなる、いわゆる銅張基材を用意する（図２（ａ））。このときの銅箔７の厚さは、少なくとも仕上り時の配線２の厚さとバンプ３の突起の厚さ（高さ）との合計の厚さ以上であることが必要である。
続いて、その銅箔７の表面上に、感光性レジスト膜８を塗付する（図２（ｂ））。そして、フォトマスクおよび露光装置等（何れも図示省略）を用いて感光性レジスト膜８を露光し、それを現像して、所定の配線形状に対応したレジストパターン９を形成する（図２（ｃ））。
引き続いて、エッチング処理により、レジストパターン９で覆われていない（露出した）部分の銅箔７を蝕刻除去して、表面上にバンプ３が未形成の状態の配線２である配線パターン１０を形成する（図２（ｄ））。その形成後、使用済みのレジストパターン９を除去する（図２（ｅ））。 First, a so-called copper-clad base material obtained by laminating a copper foil 7 on an insulating substrate 1 is prepared (FIG. 2A). The thickness of the copper foil 7 at this time needs to be at least equal to or greater than the total thickness of the wiring 2 at the time of finishing and the thickness (height) of the bump 3 protrusion.
Subsequently, a photosensitive resist film 8 is applied on the surface of the copper foil 7 (FIG. 2B). Then, the photosensitive resist film 8 is exposed using a photomask and an exposure apparatus (both not shown) and developed to form a resist pattern 9 corresponding to a predetermined wiring shape (FIG. 2C). )).
Subsequently, by etching, the copper foil 7 in a portion not exposed (exposed) by the resist pattern 9 is etched away to form a wiring pattern 10 that is the wiring 2 in which the bumps 3 are not formed on the surface. (FIG. 2D). After the formation, the used resist pattern 9 is removed (FIG. 2E).

そして、配線パターン１０が形成されたＴＡＢテープを平板状の下金型または基台（図示省略）上に載置した状態で、バンプ３の立体形状に対応した凹状の立体パターンである凹型１１を設けてなる型押加工用のプレス金型１２を用いて（図２（ｆ））、配線パターン１０をその上から片面型押加工することにより（図２（ｇ））、配線パターン１０のインナーリード部の先端付近のような所定のバンプ形成位置の部分を残して、そのバンプ形成位置に隣接した所定領域の配線パターン１０を塑性変形させて窪ませる。このようにすることにより、所定のバンプ形成位置の厚さを、それに隣接する窪んだ所定領域の厚さよりも相対的に厚くして、仕上りの配線２の表面上の所定位置に、凸型に突起した形状のバンプ３を形成する（図２（ｈ））。ここで、この型押加工によって、仕上りの配線２の厚さは、型押加工が施される前の状態の配線パターン１０の厚さよりも押し潰されて、薄くなる。
このような機械的な塑性変形加工（図２（ｆ）〜（ｈ））により、図１（ａ）、図１（ｂ）に示したように、バンプ幅が配線２の線幅と同様またはそれ以内の幅であって、かつその上面が平坦なバンプ３を、簡易なプロセスによって極めて能率よく、かつ形状再現性よく形成することができる。 Then, in a state where the TAB tape on which the wiring pattern 10 is formed is placed on a flat plate-shaped lower mold or base (not shown), the concave mold 11 which is a concave three-dimensional pattern corresponding to the three-dimensional shape of the bump 3 is formed. By using the pressing die 12 for embossing provided (FIG. 2 (f)), the wiring pattern 10 is subjected to one-side embossing from above (FIG. 2 (g)), whereby the inner side of the wiring pattern 10 is obtained. The wiring pattern 10 in a predetermined region adjacent to the bump formation position is plastically deformed and recessed while leaving a portion at a predetermined bump formation position such as the vicinity of the tip of the lead portion. In this way, the thickness of the predetermined bump formation position is made relatively thicker than the thickness of the recessed predetermined area adjacent thereto, and the convex shape is formed at the predetermined position on the surface of the finished wiring 2. A protruding bump 3 is formed (FIG. 2H). Here, by this embossing process, the thickness of the finished wiring 2 is crushed and made thinner than the thickness of the wiring pattern 10 in a state before the embossing process is performed.
By such mechanical plastic deformation processing (FIGS. 2 (f) to 2 (h)), the bump width is the same as the line width of the wiring 2 as shown in FIGS. The bump 3 having a width within that range and a flat upper surface can be formed very efficiently and with good shape reproducibility by a simple process.

その後、必要に応じて、配線２およびバンプ３の表面全面を覆うように、金めっきのようなめっきを施して、保護用めっき層等を形成する（図示省略）。そして最後に、絶縁性保護膜５を形成して配線２の主要部を被覆し（図２では図示省略）、このＴＡＢテープの主要部が完成する。   Thereafter, if necessary, plating such as gold plating is performed so as to cover the entire surface of the wiring 2 and the bump 3 to form a protective plating layer or the like (not shown). Finally, an insulating protective film 5 is formed to cover the main part of the wiring 2 (not shown in FIG. 2), and the main part of the TAB tape is completed.

以上のようにして形成されるバンプ３は、プレス金型１２を用いた型押加工によって、高い自由度を以て、配線２の線幅と同様ないしそれ以内の幅のような任意のバンプ幅を有するように形成することができる。しかも、それを高い寸法精度で実現することができる。
また、バンプ３の厚さ（高さ）は、基本的に銅箔７の厚さおよびプレス金型１２の押下距離ならびにその際の型押圧力等によって精確に制御することができるので、従来のようなめっき法によってめっき金属を成長させることや印刷法によって粘性流体状のバンブ用部材を塗布〜硬化させることで団子状のバンプを形成する場合などとは全く異なり、バン
プ３の厚さを極めて高い精度で任意の寸法に設定することができる。しかも、極めて簡易な短時間のパンチングプロセスによってバンプ３を形成できるので、従来の方法の場合のようなバンプ形成プロセスの煩雑化などは全く引き起こすことなく、また従来の方法とは桁違いに簡易に、かつ短時間で能率よく、バンプ３を形成することができる。
ここで、上記のようにして窪ませた部分の配線２（配線パターン１０）は、プレス金型１２を用いた型押加工による塑性変形の際のいわゆる応力流れ等に起因して、その線幅方向に延展して若干広がることとなるが、そうであっても、ＴＡＢテープの場合には型押加工を施す前の配線パターン１０の線幅および厚さは元々極めて小さく、またバンプの高さもそのバンプの外部との接続のための上面の微小さに見合った微小なものでよいので、型押しされた部分の延展の大きさは、めっき法による団子状のバンプの場合の幅方向への広がりよりも、遥かに小さなもので済むこととなる。 The bump 3 formed as described above has an arbitrary bump width such as a width equal to or within the line width of the wiring 2 with a high degree of freedom by stamping using the press die 12. Can be formed. Moreover, it can be realized with high dimensional accuracy.
Also, the thickness (height) of the bump 3 can be accurately controlled basically by the thickness of the copper foil 7, the pressing distance of the press die 12, the pressing force at that time, and the like. Unlike the case where a bump-like bump is formed by growing a plated metal by such a plating method or applying and curing a viscous fluid-like bump member by a printing method, the thickness of the bump 3 is extremely different. Any size can be set with high accuracy. Moreover, since the bumps 3 can be formed by a very simple and short punching process, the bump formation process is not complicated as in the case of the conventional method, and it is simpler than the conventional method. In addition, the bumps 3 can be formed efficiently in a short time.
Here, the wiring 2 (wiring pattern 10) in the recessed portion as described above has a line width due to a so-called stress flow or the like at the time of plastic deformation by press-molding using the press die 12. However, in the case of TAB tape, the line width and thickness of the wiring pattern 10 before the embossing process are originally extremely small, and the height of the bumps is also large. The size of the extension of the embossed part can be as small as the size of the bumps formed by plating. It will be much smaller than the spread.

但し、例えばバンプ３の高さを配線２の線幅と比較して著しく高くすることが要請される場合などには、それとは相対的に配線パターン１０の所定位置を極めて深く窪ませなければならないので、配線２の金属材料が、水平方向（絶縁性基板１や配線２の表面と平行方向）に、所定の許容誤差の範囲内を超えて延展する場合もあり得る。そのような場合には、プレス金型１２に作り込む凹型１１の形状および寸法ならびに型押加工の際の種々のプロセスファクタを調節することによって、その延展が配線２やバンプ３の配列方向に進む（広がる）ことを回避することが可能である。
例えば、図示は省略するが、上金型であるプレス金型１２の凹状の立体パターン空間内に配線パターン１０の長手方向に沿った側面も包み込むように、そのプレス金型１２の凹状の立体パターン（凹型１１）を形成しておき、型押プロセスでは、そのプレス金型１２の凹状の立体パターン空間内の側壁で、型押しされる部分の配線パターン１０の側面の延展を押し止めて規制するようにしてもよい。
このように、配線パターン１０の該当箇所に、その配線パターン１０の側面も含めて、言うなればコイニング加工（圧印加工）のような圧縮成形加工を施すことにより、その圧縮成形加工した部分の配線パターン１０が線幅方向に延展することを確実に防ぎつつ、バンプ３を要請された高さに形成することができる。
しかも、このようにコイニング加工的な圧縮成形加工が施された部分、すなわちバンプ３付近の（バンプ３自体を除く）配線２の側面およびその近傍は、コイニング加工時に印加される圧縮力によって、あたかも突き固められたように硬度が増すこととなる。また、バンプ３自体には圧縮力は印加されないようにすることができるから、バンプ３自体の硬度については、加工前の銅箔の軟らかさのままに保つことができる。
その結果、加工が施された部分の配線２の側面およびその近傍は、機械的強度が増強されたものとなり、かつバンプ３自体は、適度な塑性変形性を備えて、このＴＡＢテープに実装される半導体素子のパッド等に対して良好な接続状態を提供することが可能なものとなる。
あるいは、上記のようなプレス金型１２に作り込む凹型１１の形状およびその寸法を調節して、塑性変形時の配線パターン１０の金属材料の延展をその配線パターン１０の長手方向に集中して逃がすようにすることなどにより、その延展が線幅方向に進むことを回避して、配線２やバンプ３の配列間隔が狭くなることを防ぐようにしてもよい。 However, for example, when the height of the bump 3 is required to be significantly higher than the line width of the wiring 2, the predetermined position of the wiring pattern 10 must be recessed very deeply. Therefore, the metal material of the wiring 2 may extend in the horizontal direction (in a direction parallel to the surfaces of the insulating substrate 1 and the wiring 2) beyond a predetermined allowable error range. In such a case, the extension proceeds in the direction of arrangement of the wiring 2 and the bumps 3 by adjusting the shape and size of the concave mold 11 formed in the press mold 12 and various process factors during the stamping process. (Spreading) can be avoided.
For example, although not shown in the drawings, the concave three-dimensional pattern of the press mold 12 is also provided so that the side surface along the longitudinal direction of the wiring pattern 10 is also wrapped in the concave three-dimensional pattern space of the press mold 12 which is the upper mold. (Concave die 11) is formed, and in the embossing process, the extension of the side surface of the wiring pattern 10 at the portion to be embossed is suppressed by the side wall in the concave three-dimensional pattern space of the press die 12 and regulated. You may do it.
In this way, by applying compression molding processing such as coining processing (coining processing) to the corresponding portion of the wiring pattern 10 including the side surface of the wiring pattern 10, wiring of the portion subjected to the compression molding processing is performed. The bump 3 can be formed at the required height while reliably preventing the pattern 10 from extending in the line width direction.
In addition, the portion subjected to the coining compression molding process, that is, the side surface of the wiring 2 in the vicinity of the bump 3 (excluding the bump 3 itself) and the vicinity thereof are as if the compression force applied during the coining process is applied. Hardness will increase as it is tamped. Further, since the compressive force can be prevented from being applied to the bumps 3 themselves, the hardness of the bumps 3 themselves can be kept as soft as the copper foil before processing.
As a result, the side surface of the wiring 2 in the processed portion and the vicinity thereof have enhanced mechanical strength, and the bump 3 itself is mounted on this TAB tape with appropriate plastic deformation. It is possible to provide a good connection state to the pads of the semiconductor element.
Alternatively, by adjusting the shape and dimensions of the concave mold 11 formed in the press mold 12 as described above, the extension of the metal material of the wiring pattern 10 during plastic deformation is concentrated in the longitudinal direction of the wiring pattern 10 and escaped. By doing so, it is possible to prevent the extension from proceeding in the line width direction and prevent the arrangement interval of the wirings 2 and the bumps 3 from becoming narrow.

なお、プレス金型１２としては、上記以外にも、図示は省略するが、突起状の立体的凸形パターンを備えた凸金型を用い、その凸形パターンを下に凸の状態にして配線パターン１０の所定位置にその上から所定の押圧力で押し当てることにより、その部分の配線パターン１０を窪ませて、それとは相対的に、その窪ませた部分に隣接した部分を突起状のバンプ３とすることなども可能である。   In addition to the above, the press mold 12 is not shown in the figure, but a convex mold having a projecting three-dimensional convex pattern is used, and the convex pattern is projected downward. By pressing against the predetermined position of the pattern 10 with a predetermined pressing force from above, the wiring pattern 10 of the portion is recessed, and a portion adjacent to the recessed portion is formed in a protruding bump relative to it. 3 is also possible.

また、バンプ３は、図３に一例を示したように、配線２におけるインナーリード部の最先端部分に形成することも可能である。
また、図４（ａ）に一例を示したように、配線２における、バンプ形成位置に隣接する所定領域の部分のみを、プレス金型１２を用いた型押加工によって局所的に窪ませることで、その窪ませた所定領域内の配線２の高さよりもバンプ形成位置の高さを相対的に突出した高さにして、それを突起状のバンプ３とすることも可能である。このようにすることによっても、半導体素子６のボンディングパッド等に対して確実に接合することができるような突起状のバンプ３を、極めて簡易かつ精確に形成することができる。
あるいは、図４（ｂ）に他の一例を示したように、配線２におけるインナーリード部の最先端部分をバンプ形成位置とし、そのバンプ形成位置に隣接する所定領域のみを、プレス金型１２を用いた型押加工によって局所的に窪ませることで、相対的にバンプ形成位置を突出させ、それを突起状のバンプ３とすることも可能である。このようにすることによっても、半導体素子６に対して確実に接合することができるような突起状のバンプ３を、極めて簡易かつ精確に形成することができる。 Further, the bump 3 can be formed at the most distal portion of the inner lead portion in the wiring 2 as shown in FIG.
Further, as shown in an example in FIG. 4A, only a portion of a predetermined region adjacent to the bump formation position in the wiring 2 is locally recessed by embossing using the press die 12. It is also possible to make the bump-formed bump 3 by making the height of the bump formation position relatively higher than the height of the wiring 2 in the depressed predetermined area. Also by doing so, the protruding bumps 3 that can be reliably bonded to the bonding pads or the like of the semiconductor element 6 can be formed extremely simply and accurately.
Alternatively, as shown in FIG. 4B, the tip portion of the inner lead portion in the wiring 2 is set as a bump forming position, and only a predetermined region adjacent to the bump forming position is pressed with the press die 12. It is also possible to make the bump formation position relatively project by making it locally depressed by the embossing process used, and to make it a bump-shaped bump 3. Also in this way, the protruding bumps 3 that can be reliably bonded to the semiconductor element 6 can be formed extremely simply and accurately.

以上のように、本発明に係る実施の形態のＴＡＢテープおよびその製造方法によれば、従来の製造方法の場合のようなバンプ幅がその配列方向に広がることや、許容範囲を逸脱した形状不良となることなどを、煩雑なプロセス管理等を要することなく確実に回避して、バンプ３の配列方向の幅（いわゆるバンプ幅）を配線２の線幅と同様またはその線幅以内に収めることが可能となる。
また、そのバンプ３の上面を、基本的に銅箔７の平坦さを維持して極めて平坦なものとすることができる。また、バンプ３の高さおよび形状は、基本的に銅箔７の厚さおよびプレス金型１２によって精確に規定することができるので、このバンプ３の高さや形状の均一性を、銅箔７の厚さの精度やプレス金型１２の精度に対応した極めて良好なものとすることができる。また、バンプ３は、その寸法設計および形状設計に関して高い自由度を以て、かつ高精度に形成することができる。
そして、上記のような作用・効果が相まって、バンプ３と半導体素子６のボンディングパッド等との接合不良の発生や、隣り合うバンプ３同士での短絡不良の発生を、簡易かつ確実に抑止ないし解消することが可能となり、延いてはバンプ３や配線２のさらなるファインピッチ化に対応することが可能となる。 As described above, according to the TAB tape of the embodiment and the manufacturing method thereof according to the present invention, the bump width is widened in the arrangement direction as in the conventional manufacturing method, and the shape defect deviates from the allowable range. The width of the bumps 3 in the arrangement direction (so-called bump width) can be kept within or equal to the line width of the wiring 2. It becomes possible.
Further, the upper surface of the bump 3 can be made extremely flat while basically maintaining the flatness of the copper foil 7. In addition, the height and shape of the bump 3 can basically be precisely defined by the thickness of the copper foil 7 and the press mold 12, so that the uniformity of the height and shape of the bump 3 is determined by the copper foil 7. The thickness can be made very good corresponding to the accuracy of the thickness and the accuracy of the press die 12. Further, the bump 3 can be formed with a high degree of freedom and high accuracy with respect to its dimensional design and shape design.
In addition, combined with the above-described actions and effects, it is possible to easily and reliably prevent or eliminate the occurrence of defective bonding between the bumps 3 and the bonding pads of the semiconductor element 6 and the occurrence of short-circuit defects between adjacent bumps 3. Accordingly, it becomes possible to cope with further fine pitches of the bumps 3 and the wirings 2.

なお、バンプ３の概形や、そのバンプ３に対して相対的に窪ませる部分の概形は、上記の実施の形態で説明したような直方体状（断面形状が矩形状）のもののみには限定されないことは勿論である。この他にも、例えば断面形状がＵ字状やＶ字状、あるいは台形状のものなど、種々の形状とすることが可能である。
また、上記の実施の形態では、配線２のインナーリード部に、半導体素子６に対して接合されるためのバンプ３を形成する場合について説明したが、この他にも、例えば配線２における、いわゆるアウターリード部４にバンプ３を形成して、外部の液晶表示装置やプリント配線板（いずれも図１〜図４では図示省略）等に対する接合に用いられるものとすることなども可能である。 The outline of the bump 3 and the outline of the portion recessed relative to the bump 3 are only in the shape of a rectangular parallelepiped (cross-sectional shape is rectangular) as described in the above embodiment. Of course, it is not limited. In addition to this, various shapes such as a U-shaped, V-shaped, or trapezoidal cross-sectional shape can be used.
In the above embodiment, the case where the bump 3 to be bonded to the semiconductor element 6 is formed in the inner lead portion of the wiring 2 has been described. It is also possible to form bumps 3 on the outer lead portions 4 and use them for bonding to an external liquid crystal display device, a printed wiring board (all not shown in FIGS. 1 to 4), and the like.

本発明の実施の形態に係るＴＡＢテープにおける、バンプが形成された部分を特に抽出して示す断面図（ａ）および平面図（ｂ）である。It is sectional drawing (a) and the top view (b) which extract and show especially the part in which the bump was formed in the TAB tape which concerns on embodiment of this invention. 本発明の実施の形態に係るＴＡＢテープの製造工程の主要な流れを示す図である。It is a figure which shows the main flows of the manufacturing process of the TAB tape which concerns on embodiment of this invention. バンプをインナーリード部の最先端部分に形成した構造を示す図である。It is a figure which shows the structure which formed the bump in the most advanced part of the inner lead part. バンプに隣接する所定領域のみを窪ませた構造を示す図である。It is a figure which shows the structure where only the predetermined area | region adjacent to a bump was dented. 従来の一般的なＣＯＦ方式を採用した液晶用ＴＡＢテープに半導体素子を実装した構成の主要部の一例を示す図である。It is a figure which shows an example of the principal part of the structure which mounted the semiconductor element on the TAB tape for liquid crystals which employ | adopted the conventional general COF system. 従来の一般的なＣＯＦ方式を採用した液晶用ＴＡＢテープの主要部の構成の一例を示す図である。It is a figure which shows an example of a structure of the principal part of the TAB tape for liquid crystals which employ | adopted the conventional general COF system. 従来提案されているＴＡＢテープの製造方法における主要な工程の流れを示す図である。It is a figure which shows the flow of the main processes in the manufacturing method of the TAB tape proposed conventionally.

符号の説明Explanation of symbols

１ 絶縁性基板
２ 配線
３ バンプ
５ 絶縁性保護膜
６ 半導体素子
１０ 配線パターン
１２ プレス金型 DESCRIPTION OF SYMBOLS 1 Insulating substrate 2 Wiring 3 Bump 5 Insulating protective film 6 Semiconductor element 10 Wiring pattern 12 Press die

Claims (5)

絶縁性基板と、前記絶縁性基板上に搭載される半導体素子に対して電気的に接続されて所定の配線回路系を構成するように前記絶縁性基板上に形成された配線と、前記配線上の所定位置に設けられて前記半導体素子の電気的接合部に対して物理的に接続されるように設定されたバンプとを有するＴＡＢテープであって、
前記バンプが、前記配線の表面を機械的に塑性変形加工して突起状に形成されたものである
ことを特徴とするＴＡＢテープ。 An insulating substrate; wiring formed on the insulating substrate so as to constitute a predetermined wiring circuit system electrically connected to a semiconductor element mounted on the insulating substrate; A TAB tape having a bump set at a predetermined position and set to be physically connected to an electrical junction of the semiconductor element,
The TAB tape, wherein the bump is formed into a protrusion shape by mechanically plastically deforming the surface of the wiring. 請求項１記載のＴＡＢテープにおいて、
前記バンプが、プレス金型によって前記配線の表面を型押加工してなるものである
ことを特徴とするＴＡＢテープ。 The TAB tape according to claim 1,
The TAB tape, wherein the bump is formed by embossing the surface of the wiring with a press die. 絶縁性基板上に、当該絶縁性基板上に搭載される半導体素子に対して電気的に接続されて所定の配線回路系を構成するように、配線を形成する工程と、前記配線上の所定位置に、前記半導体素子の電気的接合部に対して物理的に接続されるように設定されたバンプを形成する工程とを有するＴＡＢテープの製造方法であって、
前記配線を形成した後、当該配線の表面における、前記所定位置を残して少なくとも当該所定位置に隣接する所定領域を塑性変形加工により窪ませることで、相対的に前記所定位置の厚さを当該所定位置に隣接する所定領域の厚さよりも厚く突出するようにして、前記所定位置に突起状のバンプを形成する工程を含む
ことを特徴とするＴＡＢテープの製造方法。 Forming a wiring on an insulating substrate so as to be electrically connected to a semiconductor element mounted on the insulating substrate to form a predetermined wiring circuit system; and a predetermined position on the wiring And a step of forming a bump set so as to be physically connected to the electrical junction of the semiconductor element,
After the wiring is formed, at least a predetermined region adjacent to the predetermined position is recessed by plastic deformation processing while leaving the predetermined position on the surface of the wiring, so that the thickness of the predetermined position is relatively set. A method of manufacturing a TAB tape, comprising a step of forming a protruding bump at the predetermined position so as to protrude thicker than a predetermined area adjacent to the position. 請求項３記載のＴＡＢテープの製造方法において、
前記バンプを形成する工程は、プレス金型を用いて、前記配線の表面における前記所定位置の配線の表面が突起状となるように、当該配線の表面を型押加工するものである
ことを特徴とするＴＡＢテープの製造方法。 In the manufacturing method of the TAB tape of Claim 3,
The step of forming the bump is a method of embossing the surface of the wiring using a press mold so that the surface of the wiring at the predetermined position on the surface of the wiring has a protruding shape. TAB tape manufacturing method. 請求項４記載のＴＡＢテープの製造方法において、
前記プレス金型が、前記突起状のバンプの外形に対応する凹状の立体パターンを備えたものであり、前記プレス金型を上金型とし、平坦な下金型または基台の表面に前記ＴＡＢテープを載置した状態で、前記プレス金型を前記ＴＡＢテープに押圧させることにより、前記バンプを形成する予定の所定位置を残して少なくとも当該所定位置に隣接した所定領域を塑性変形加工により窪ませて、相対的に前記所定位置の厚さを当該所定位置に隣接する所定領域の厚さよりも厚く突出するようにして前記所定位置に突起状の前記バンプを形成する
ことを特徴とするＴＡＢテープの製造方法。 In the manufacturing method of the TAB tape of Claim 4,
The press mold is provided with a concave three-dimensional pattern corresponding to the outer shape of the protruding bump, the press mold is an upper mold, and the TAB is placed on the surface of a flat lower mold or a base. By pressing the press mold against the TAB tape while the tape is placed, at least a predetermined region adjacent to the predetermined position is recessed by plastic deformation while leaving a predetermined position where the bump is to be formed. A protrusion-like bump is formed at the predetermined position so that the thickness of the predetermined position protrudes relatively thicker than the thickness of the predetermined region adjacent to the predetermined position. Production method.
JP2008234524A 2008-09-12 2008-09-12 Tab tape and method of manufacturing the same Pending JP2010067884A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008234524A JP2010067884A (en) 2008-09-12 2008-09-12 Tab tape and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008234524A JP2010067884A (en) 2008-09-12 2008-09-12 Tab tape and method of manufacturing the same

Publications (1)

Publication Number Publication Date
JP2010067884A true JP2010067884A (en) 2010-03-25

Family

ID=42193196

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008234524A Pending JP2010067884A (en) 2008-09-12 2008-09-12 Tab tape and method of manufacturing the same

Country Status (1)

Country Link
JP (1) JP2010067884A (en)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57193052A (en) * 1981-05-22 1982-11-27 Seiko Epson Corp Manufacture of inner lead with pedestal
JPS63182832A (en) * 1987-01-24 1988-07-28 Fuji Micro Kogyo Kk Bump formation in tape carrier system
JPH03141655A (en) * 1989-07-19 1991-06-17 Orient Watch Co Ltd Manufacture of metal lead having bump
JPH0390443U (en) * 1989-12-28 1991-09-13
JPH1140728A (en) * 1997-07-23 1999-02-12 Chichibu Fuji:Kk Lead frame and electronic component using the same, and manufacture thereof

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57193052A (en) * 1981-05-22 1982-11-27 Seiko Epson Corp Manufacture of inner lead with pedestal
JPS63182832A (en) * 1987-01-24 1988-07-28 Fuji Micro Kogyo Kk Bump formation in tape carrier system
JPH03141655A (en) * 1989-07-19 1991-06-17 Orient Watch Co Ltd Manufacture of metal lead having bump
JPH0390443U (en) * 1989-12-28 1991-09-13
JPH1140728A (en) * 1997-07-23 1999-02-12 Chichibu Fuji:Kk Lead frame and electronic component using the same, and manufacture thereof

Similar Documents

Publication Publication Date Title
US7911050B2 (en) Semiconductor device and method for manufacturing the same
US7193328B2 (en) Semiconductor device
TWI479971B (en) Wiring board, method of manufacturing the same, and semiconductor device having wiring board
US7294532B2 (en) Method for manufacturing semiconductor device
US20120000067A1 (en) Method of manufacturing printed circuit board having flow preventing dam
US20090102049A1 (en) Semiconductor device, layered type semiconductor device using the same, base substrate and semiconductor device manufacturing method
JP2005079581A (en) Tape substrate, semiconductor chip package using tape substrate, and lcd device using semiconductor chip package
US7893550B2 (en) Semiconductor package comprising alignment members
JP5409427B2 (en) Printed circuit board and semiconductor device
JP2008118129A (en) Substrate for flip chip bonding and manufacturing method thereof
KR100837281B1 (en) Semiconductor device package and method of fabricating the same
JP4736762B2 (en) BGA type semiconductor device and manufacturing method thereof
US11569162B2 (en) Chip on film package with reinforcing sheet and manufacturing method of chip on film package with reinforcing sheet
JP2010067884A (en) Tab tape and method of manufacturing the same
JP2010067798A (en) Tab tape and method of manufacturing the same
JP2005317862A (en) Semiconductor element connecting structure
JP4599891B2 (en) Semiconductor device substrate and semiconductor device
JP2001015630A (en) Bga-semiconductor package and its manufacture
JP2002299387A (en) Tape carrier for semiconductor device and its manufacturing method
JP2005217065A (en) Wiring substrate and its manufacturing method, and semiconductor device and its manufacturing method
KR100445296B1 (en) Flip Chip On Film And The Fabricating Method Thereof
JP2006040983A (en) Method of manufacturing semiconductor device
JP2006071508A (en) Semiconductor device manufacturing method
JP2002231769A (en) Tape carrier and manufacturing method thereof
JP2006253165A (en) Semiconductor device and its manufacturing process

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101217

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120216

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120221

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120413

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130116

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130515