JP2010067884A - Tab tape and method of manufacturing the same - Google Patents
Tab tape and method of manufacturing the same Download PDFInfo
- Publication number
- JP2010067884A JP2010067884A JP2008234524A JP2008234524A JP2010067884A JP 2010067884 A JP2010067884 A JP 2010067884A JP 2008234524 A JP2008234524 A JP 2008234524A JP 2008234524 A JP2008234524 A JP 2008234524A JP 2010067884 A JP2010067884 A JP 2010067884A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- bump
- tab tape
- predetermined position
- predetermined
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Landscapes
- Wire Bonding (AREA)
Abstract
Description
本発明は、例えば液晶表示装置駆動用ICが実装されるCOF(Chip On Film)方式の実装パッケージ用などに好適なTABテープおよびその製造方法に関する。 The present invention relates to a TAB tape suitable for, for example, a COF (Chip On Film) mounting package on which an IC for driving a liquid crystal display device is mounted, and a manufacturing method thereof.
この種のTABテープ(TABキャリアテープ、TABテープキャリア等とも呼ばれる)では、近年、特にCOF方式のTABテープが、例えば液晶表示装置における駆動用半導体素子の実装に好適なものとして提案され、その開発が進められている。
液晶テレビなどのような各種FPD(Flat Panel Display)装置は、他の表示システムとの画面表示機能(高精細化、応答性、フルカラー化等)を競いながら、年々技術開発が進められて、その性能のさらなる向上が達成されつつある。液晶表示装置(LCD;Liquid Crystal Display device)も、その開発の進行に伴って、液晶表示パネルの各液晶セ
ルを駆動するための駆動信号数がさらに増加される傾向にある。
他方、個々の半導体素子は、その外形寸法のさらなる縮小化が進められつつあり、かつ上記のような駆動信号数の増加と相まって、さらなる多端子化および端子のファイン化(各端子自体の寸法の微細化およびその端子間隔の微細化)が進められている。
In this type of TAB tape (also called TAB carrier tape, TAB tape carrier, etc.), in particular, COF type TAB tapes have recently been proposed as suitable for mounting driving semiconductor elements in liquid crystal display devices, for example. Is underway.
Various FPD (Flat Panel Display) devices such as LCD TVs have been developed year by year while competing with other display systems for screen display functions (high definition, responsiveness, full color, etc.). Further improvements in performance are being achieved. Liquid crystal display devices (LCDs) tend to further increase the number of drive signals for driving each liquid crystal cell of the liquid crystal display panel as the development progresses.
On the other hand, the individual semiconductor elements are being further reduced in outer dimensions, and coupled with the increase in the number of drive signals as described above, further multi-terminal and finer terminals (the size of each terminal itself). The miniaturization and the miniaturization of the terminal interval are being promoted.
このような液晶表示装置および液晶駆動用の半導体素子の技術的傾向に対応するために、その半導体素子の実装に用いられる液晶用TABテープにおいても、配線のさらなるファイン化(配線幅と配線ピッチとの、両方のさらなる微細化)が要請されるようになってきている。 In order to respond to the technical trend of the liquid crystal display device and the semiconductor element for driving the liquid crystal, the TAB tape for liquid crystal used for mounting the semiconductor element further refines the wiring (the wiring width and the wiring pitch). (Both further miniaturization) has been demanded.
図5、図6は、従来の一般的なCOF方式を採用した液晶用TABテープの主要部の構成の一例を示す図である。
絶縁性フィルム基板101として、例えばポリイミドテープを用い、その片面上に銅箔をエッチング(フォトリソグラフィ)法等によりパターニングして配線層102が形成され、さらにその配線層102のインナーリード部およびアウターリード部の表面には、いわゆる保護めっき層として錫めっきなどによる金属めっき層104が形成されている。またその部分以外の配線層102の上には、絶縁性および機械的強度の補強のために、ソルダレジスト105が設けられている。
5 and 6 are diagrams showing an example of the configuration of the main part of a TAB tape for liquid crystal employing a conventional general COF method.
For example, a polyimide tape is used as the
配線層102のインナーリード部における金属めっき層104の表面には、半導体素子109が、例えば金バンプのような金属ボールからなるバンプ108を介して接続される。また、配線層102におけるアウターリード部の金属めっき層104の表面には、液晶表示装置107、外部のプリント配線板111が、それぞれ異方性導電膜(ACF;Anisotropically-Conductive Film)106、はんだバンプ110を介して接続される。半導
体素子109は、プリント配線板111からの電気信号に従って液晶表示装置107を駆動する。
A
半導体素子109が接続されるバンプ108としては、上記のような金属ボールの他に、図6に示したような、配線層102のインナーリード部における金属めっき層104の表面上に、金属めっきにより形成された、めっき金属からなるバンプ112が用いられる場合も多い。
As the
図6(a)は、めっき金属からなるバンプの一例を示す平面図、図6(b)は、その断面図である。半導体素子搭載エリア113内には、半導体素子接合用のバンプ112が配列形成される。それらバンプ112は、例えば金めっきのようなボンディングに適した材
料からなるめっきによって形成されたもので、その概形は、図6(b)に示したように、いわゆる団子状のような曲面状であり、平面視では、図6(a)に示したように、ほぼ楕円形で、そのバンプ幅方向に配線102の線幅よりも広く張り出したような形状となっている。
FIG. 6A is a plan view showing an example of a bump made of plated metal, and FIG. 6B is a cross-sectional view thereof. In the semiconductor
図7は、そのような従来提案されているTABテープの製造方法における主要な工程の流れを示す図である。
まず、絶縁性基板101上に銅箔のような金属箔114を貼り合わせてなる、いわゆる銅張基板を用意し(図7(a))、その金属箔114の表面上ほぼ全面に、配線パターン加工用の感光性レジスト115を塗付またはラミネートする(図7(b))。
続いて、フォトマスク等(図示省略)を用いて感光性レジスト115を露光し、それを現像して、所定の配線パターンに対応したレジストパターン116を形成する(図7(c))。
引き続いて、レジストパターン116で覆われていない(露出した部分の)金属箔114を、エッチング処理により蝕刻除去して、配線層102の主要部となる配線117を形成する(図7(d))。その後、レジストパターン113を除去する(図7(e))。
FIG. 7 is a diagram showing a flow of main steps in such a conventionally proposed method for producing a TAB tape.
First, a so-called copper-clad substrate obtained by bonding a
Subsequently, the
Subsequently, the
そして、バンプ形成用の感光性レジスト118を塗付またはラミネートし(図7(f))、露光、現像を行って、半導体素子搭載エリア113内の所定位置に開口119を形成する(図7(g))。続いて、その開口119によって露出している部分の配線117上に、金めっきのようなめっき法により、めっき金属からなるバンプ112を形成する(図7(h))。
その後、レジストパターン118を除去する(図7(i))。そして、図7ではその製造工程の図示は省略するが、配線層102およびバンプ112の表面全面を覆うようにめっきを施して金属めっき層104を形成し、最後に、絶縁性保護膜であるソルダレジスト105を形成して配線117のほぼ全体(換言すれば配線層102;以下同様)を被覆することで、従来のTABテープの主要部が作製される(以上、特許文献1参照)。
Then, a
Thereafter, the
あるいは、上記のような形成方法の他に、図示は省略するが、印刷法などによって未硬化のバンプ用部材を配線層の所定位置に塗布し、それに熱処理等を施して硬化させることでボール状のバンプを形成するといった手法なども提案されている(特許文献2参照)。 Alternatively, in addition to the above-described forming method, although not shown in the drawing, an uncured bump member is applied to a predetermined position of the wiring layer by a printing method or the like, and subjected to heat treatment or the like to be cured to form a ball shape. A method of forming a bump is proposed (see Patent Document 2).
しかしながら、上記のような従来の技術によるTABテープでは、次のような問題がある。
すなわち、例えばインナーリード部の先端付近のような、配線117上の所定位置に、めっき法によってバンプ112を形成しているので、バンプ112は配線117の表面を底面として放射状に成長形成される。このため、出来上がったバンプ112の外形は、いわゆる団子状となり、その頂点部分(上面)が平坦にならず、半導体素子109との接合に物理的な接触不良等が生じやすい。また、団子状に水平方向に張り出した概形であることから、隣り合うバンブ112同士の間隔が極めて狭隘なものとなり、延いては配線短絡やマイグレーションの発生要因となる虞が高い。その結果、複数配列形成されるバンプ112や配線117の配列間隔やパターン寸法のさらなるファイン化に対して著しい妨げとなるという問題がある。
However, the conventional TAB tape as described above has the following problems.
That is, for example, the
また、バンプ112を形成するに際して、めっき金属を分厚く成長させなければならな
いが、そのように分厚いめっき金属の成長には、比較的大きなばらつきが不可避的に存在する。その成長のばらつきに起因して、出来上がったバンプ112の高さには、許容範囲を逸脱したばらつきが生じる傾向にある。このため、半導体素子109との接合に接触不良等が生じやすい。そしてこのような不都合を回避するためには、めっきプロセスを厳密に管理しなければならず、そのプロセスは益々煩雑なものとならざるを得ないという問題がある。また、延いてはスループットの低下を引き起こすという問題もある。
Further, when the
また、印刷法などによりボール状のバンプ(図示省略)を形成する手法では、その形成プロセスが煩雑化することを避け難い傾向にあるという問題がある。しかも、そのような形成プロセスを経て得られたバンプは、硬化の際にバンプ用部材に掛かる重力と表面張力とが相まって、その概形がボール状、つまりめっき法によるバンプの場合の団子状のように、水平方向に張り出した形状となる。このため、めっき法によるバンプの場合とほぼ同様に、複数配列形成されるバンプや配線における配列間隔やパターン寸法のさらなるファイン化に対する、著しい妨げとなるという問題がある。 Further, the technique of forming ball-shaped bumps (not shown) by a printing method or the like has a problem that the formation process tends to be difficult to avoid. Moreover, the bumps obtained through such a formation process are combined with gravity and surface tension applied to the bump member during curing, and the rough shape is a ball shape, that is, a bump shape in the case of a bump by plating. Thus, it becomes a shape protruding in the horizontal direction. For this reason, there is a problem that it becomes a significant hindrance to further refinement of arrangement intervals and pattern dimensions in bumps and wirings formed in a plurality of arrangements, as in the case of bumps by plating.
このように、従来の技術では、水平方向(基板表面や配線層の表面に対して平行方向)に張り出したバンプの形状が、複数配列形成されるバンプや配線の配列間隔やパターン寸法のさらなるファイン化に対する著しい妨げとなるという問題があった。また、バンプの形成プロセス自体やその管理が煩雑なものとなるという問題があった。
本発明は、このような問題に鑑みて成されたもので、その目的は、製造工程の煩雑化やスループットの低下を引き起こすことなく、バンプが形成される部分であるインナーリード部をはじめとして配線層における配線パターン等のさらなるファイン化を達成可能なTABテープおよびその製造方法を提供することにある。
As described above, in the conventional technique, the bump shape protruding in the horizontal direction (the direction parallel to the surface of the substrate or the wiring layer) has a finer pattern of bumps and wirings arranged in a plurality of rows and the pattern size. There was a problem that it was a significant hindrance to the transformation. There is also a problem that the bump formation process itself and its management become complicated.
The present invention has been made in view of such problems, and its purpose is to provide wiring, including inner lead portions, where bumps are formed, without complicating the manufacturing process and reducing throughput. An object of the present invention is to provide a TAB tape that can achieve further refinement of wiring patterns and the like in a layer and a method for manufacturing the TAB tape.
本発明のTABテープは、絶縁性基板と、前記絶縁性基板上に搭載される半導体素子に対して電気的に接続されて所定の配線回路系を構成するように前記絶縁性基板上に形成された配線と、前記配線上の所定位置に設けられて前記半導体素子の電気的接合部に対して物理的に接続されるように設定されたバンプとを有するTABテープであって、前記バンプが、前記配線の表面を機械的に塑性変形加工して突起状に形成されたものであることを特徴としている。
また、本発明のTABテープの製造方法は、絶縁性基板上に、当該絶縁性基板上に搭載される半導体素子に対して電気的に接続されて所定の配線回路系を構成するように、配線を形成する工程と、前記配線上の所定位置に、前記半導体素子の電気的接合部に対して物理的に接続されるように設定されたバンプを形成する工程とを有するTABテープの製造方法であって、前記配線を形成した後、当該配線の表面における、前記所定位置を残して少なくとも当該所定位置に隣接する所定領域を機械的に塑性変形加工により窪ませることで、相対的に前記所定位置の厚さを当該所定位置に隣接する所定領域の厚さよりも厚くして、前記所定位置に突起状のバンプを形成する工程を含むことを特徴としている。
The TAB tape of the present invention is formed on the insulating substrate so as to be electrically connected to an insulating substrate and a semiconductor element mounted on the insulating substrate to constitute a predetermined wiring circuit system. A TAB tape having a wiring and a bump provided at a predetermined position on the wiring and set to be physically connected to an electrical junction of the semiconductor element, wherein the bump is It is characterized in that the surface of the wiring is formed into a projection shape by mechanical plastic deformation.
In addition, the method for manufacturing a TAB tape of the present invention includes a wiring on an insulating substrate so that a predetermined wiring circuit system is configured by being electrically connected to a semiconductor element mounted on the insulating substrate. And a step of forming a bump set so as to be physically connected to an electrical junction of the semiconductor element at a predetermined position on the wiring. After forming the wiring, the predetermined position on the surface of the wiring is relatively depressed by mechanically deforming at least a predetermined area adjacent to the predetermined position, leaving the predetermined position. The method includes a step of forming the bumps at the predetermined position by making the thickness of the first layer thicker than the thickness of the predetermined region adjacent to the predetermined position.
本発明によれば、例えばプレス金型を用いた片面型押加工などにより、配線の表面を塑性変形加工することで、その配線の所定位置に突起状のバンプを形成するようにしている。しかも、特にCOF用のTABテープは一般に、各配線やインナーリード等の線幅および厚さは元々極めて微小なものであり、かつそれに相応してバンプの高さも微小なものであるから、型押加工に起因した配線の線幅方向への延展は微小なもので済むこととなる。これにより、本発明によるバンプは、従来の技術による団子状やボール状のバンプの場合とは全く異なり、水平方向(線幅方向やバンプ幅方向)に張り出すことなく形成され、かつその形成プロセスも、例えばプレス金型を用いた型押加工のような極めて簡便で生産能率の高いものとなる。その結果、製造工程の煩雑化等を引き起こすことなく、配線層にお
ける各種配線パターンやその配線間隔等のさらなるファイン化を達成することが可能となる。
According to the present invention, the bump surface is formed at a predetermined position of the wiring by plastically deforming the surface of the wiring by, for example, single-sided pressing using a press die. Moreover, in particular, the TAB tape for COF generally has a very small line width and thickness of each wiring, inner lead, etc., and the bump height is also very small accordingly. The extension of the wiring in the line width direction due to the processing is very small. As a result, the bump according to the present invention is formed completely without extending in the horizontal direction (line width direction or bump width direction), unlike the dumpling or ball-shaped bumps according to the prior art, and the formation process thereof. In addition, for example, the stamping process using a press die is extremely simple and the production efficiency is high. As a result, it is possible to achieve further refinement of various wiring patterns and wiring intervals in the wiring layer without causing complication of the manufacturing process.
以下、本実施の形態に係るTABテープおよびその製造方法について、図面を参照して説明する。
図1は、本発明の実施の形態に係るTABテープにおける、バンプが形成された部分を特に抽出して示す断面図(a)および平面図(b)、図2は、その製造工程の主要な流れを示す図、図3は、バンプをインナーリード部の最先端部分に形成した構造を示す図、図4は、バンプに隣接した所定領域のみを窪ませた構造を示す図である。
Hereinafter, a TAB tape and a manufacturing method thereof according to the present embodiment will be described with reference to the drawings.
FIG. 1 is a cross-sectional view (a) and a plan view (b), particularly showing a portion where a bump is formed in a TAB tape according to an embodiment of the present invention, and FIG. FIG. 3 is a diagram showing a flow, FIG. 3 is a diagram showing a structure in which bumps are formed at the most distal portion of the inner lead portion, and FIG. 4 is a diagram showing a structure in which only a predetermined region adjacent to the bumps is recessed.
このTABテープは、絶縁性基板1と、配線2と、バンプ3とを、その主要部として備えている。
The TAB tape includes an insulating
絶縁性基板1は、例えばポリイミド樹脂、BTレジン、LCP等からなる、長尺のフィルムテープ状のものが用いられる。
この絶縁性基板1には、長尺のフィルムテープの長手方向に、多数の半導体素子6のそれぞれに対応した多数組の配線2が設けられ、その一つ一つの半導体素子搭載エリア内には各々、半導体素子6が搭載されて、ボンディング、ポッティング等が行われた後、一つ一つが切り離されて個片化されることで、個々の半導体素子6がそれぞれ個々の実装パッケージ内に組み込まれることとなる。
As the insulating
The insulating
配線2は、絶縁性基板1上に搭載される半導体素子6に対して、バンプ3を介して電気的に接続されて所定の配線回路系を構成するように設定されたものである。
この配線2は、絶縁性基板1の表面上にラミネートまたは接着された銅箔7(または銅系金属薄板)のような導体材料からなる導体箔(または導体板)をエッチング法などによってパターン加工することで、図1(b)に示したように、インナーリード部が所定の微細線幅および微細ピッチで配列するようなファインパターンに形成されている。
配線2における、例えばインナーリード部の先端部のような所定位置の表面には、その配線2の表面自体を例えば型押加工により突起状に塑性変形加工して、バンプ3が形成されている。この配線2におけるバンプ3が形成された一端とは反対側の端部はアウターリード部4となっており、このアウターリード部4に、図示は省略するが、外部の液晶表示装置(より具体的には液晶表示パネル本体)やプリント配線板などが、それぞれ異方性導電膜(ACF)やはんだバンプ等を介して接続されるように設定されている。
The
The
For example, bumps 3 are formed on the surface of the
バンプ3は、配線2におけるインナーリード部先端のような所定位置(以後、これを所定のバンプ形成位置とも呼ぶ)に、上方向へと(絶縁性基板1に対する方線方向上向きに)突起した形状に設けられて、半導体素子6の電気的接合部(例えばボンディングパッド等;図示省略)に対して物理的に接続されるように設定されている。このバンプ3は、例えばプレス金型12を用いた型押加工などの機械的な方法で配線2の表面を塑性変形することにより、図1(a)に示したように突起状に形成されたものである。
このバンプ3は、平面視では、図1(b)に示したように、配線2の線幅と同じ幅ないしはその線幅以内に収まるようなバンプ幅に形成されており、配線2の配列方向(換言すれば配線2の線幅方向)への膨らみや張り出しはほとんど存在していないか、極めて微小なものとなっている。
The
As shown in FIG. 1B, the
絶縁性保護膜5は、配線2が形成された領域の主要部を覆うように形成されており、その配線2の主要部を、外部からの機械的衝撃や、外部または半導体素子に対する電気的短絡などから保護するように設定されている。この絶縁性保護膜5の形成材料としては、例えばエポキシ系樹脂材料やウレタン系樹脂材料等からなる、いわゆるソルダレジストなど
を好適に用いることができる。
The insulating
ここで、図示は省略するが、必要性に応じて、配線2およびバンプ3の表面ほぼ全面を覆うことでそれら配線2およびバンプ3を保護するように、Sn系金属材料またはAuなどのめっき金属からなる保護用めっき層を設けるようにしてもよい。
Here, although illustration is omitted, Sn-based metal material or plated metal such as Au is used to protect the
次に、本発明に係る一実施の形態のTABテープの製造方法について、図2を参照しつつその主要な流れに沿って説明する。 Next, the manufacturing method of the TAB tape according to one embodiment of the present invention will be described along the main flow with reference to FIG.
まず、絶縁性基板1上に銅箔7をラミネートしてなる、いわゆる銅張基材を用意する(図2(a))。このときの銅箔7の厚さは、少なくとも仕上り時の配線2の厚さとバンプ3の突起の厚さ(高さ)との合計の厚さ以上であることが必要である。
続いて、その銅箔7の表面上に、感光性レジスト膜8を塗付する(図2(b))。そして、フォトマスクおよび露光装置等(何れも図示省略)を用いて感光性レジスト膜8を露光し、それを現像して、所定の配線形状に対応したレジストパターン9を形成する(図2(c))。
引き続いて、エッチング処理により、レジストパターン9で覆われていない(露出した)部分の銅箔7を蝕刻除去して、表面上にバンプ3が未形成の状態の配線2である配線パターン10を形成する(図2(d))。その形成後、使用済みのレジストパターン9を除去する(図2(e))。
First, a so-called copper-clad base material obtained by laminating a
Subsequently, a photosensitive resist
Subsequently, by etching, the
そして、配線パターン10が形成されたTABテープを平板状の下金型または基台(図示省略)上に載置した状態で、バンプ3の立体形状に対応した凹状の立体パターンである凹型11を設けてなる型押加工用のプレス金型12を用いて(図2(f))、配線パターン10をその上から片面型押加工することにより(図2(g))、配線パターン10のインナーリード部の先端付近のような所定のバンプ形成位置の部分を残して、そのバンプ形成位置に隣接した所定領域の配線パターン10を塑性変形させて窪ませる。このようにすることにより、所定のバンプ形成位置の厚さを、それに隣接する窪んだ所定領域の厚さよりも相対的に厚くして、仕上りの配線2の表面上の所定位置に、凸型に突起した形状のバンプ3を形成する(図2(h))。ここで、この型押加工によって、仕上りの配線2の厚さは、型押加工が施される前の状態の配線パターン10の厚さよりも押し潰されて、薄くなる。
このような機械的な塑性変形加工(図2(f)〜(h))により、図1(a)、図1(b)に示したように、バンプ幅が配線2の線幅と同様またはそれ以内の幅であって、かつその上面が平坦なバンプ3を、簡易なプロセスによって極めて能率よく、かつ形状再現性よく形成することができる。
Then, in a state where the TAB tape on which the
By such mechanical plastic deformation processing (FIGS. 2 (f) to 2 (h)), the bump width is the same as the line width of the
その後、必要に応じて、配線2およびバンプ3の表面全面を覆うように、金めっきのようなめっきを施して、保護用めっき層等を形成する(図示省略)。そして最後に、絶縁性保護膜5を形成して配線2の主要部を被覆し(図2では図示省略)、このTABテープの主要部が完成する。
Thereafter, if necessary, plating such as gold plating is performed so as to cover the entire surface of the
以上のようにして形成されるバンプ3は、プレス金型12を用いた型押加工によって、高い自由度を以て、配線2の線幅と同様ないしそれ以内の幅のような任意のバンプ幅を有するように形成することができる。しかも、それを高い寸法精度で実現することができる。
また、バンプ3の厚さ(高さ)は、基本的に銅箔7の厚さおよびプレス金型12の押下距離ならびにその際の型押圧力等によって精確に制御することができるので、従来のようなめっき法によってめっき金属を成長させることや印刷法によって粘性流体状のバンブ用部材を塗布〜硬化させることで団子状のバンプを形成する場合などとは全く異なり、バン
プ3の厚さを極めて高い精度で任意の寸法に設定することができる。しかも、極めて簡易な短時間のパンチングプロセスによってバンプ3を形成できるので、従来の方法の場合のようなバンプ形成プロセスの煩雑化などは全く引き起こすことなく、また従来の方法とは桁違いに簡易に、かつ短時間で能率よく、バンプ3を形成することができる。
ここで、上記のようにして窪ませた部分の配線2(配線パターン10)は、プレス金型12を用いた型押加工による塑性変形の際のいわゆる応力流れ等に起因して、その線幅方向に延展して若干広がることとなるが、そうであっても、TABテープの場合には型押加工を施す前の配線パターン10の線幅および厚さは元々極めて小さく、またバンプの高さもそのバンプの外部との接続のための上面の微小さに見合った微小なものでよいので、型押しされた部分の延展の大きさは、めっき法による団子状のバンプの場合の幅方向への広がりよりも、遥かに小さなもので済むこととなる。
The
Also, the thickness (height) of the
Here, the wiring 2 (wiring pattern 10) in the recessed portion as described above has a line width due to a so-called stress flow or the like at the time of plastic deformation by press-molding using the press die 12. However, in the case of TAB tape, the line width and thickness of the
但し、例えばバンプ3の高さを配線2の線幅と比較して著しく高くすることが要請される場合などには、それとは相対的に配線パターン10の所定位置を極めて深く窪ませなければならないので、配線2の金属材料が、水平方向(絶縁性基板1や配線2の表面と平行方向)に、所定の許容誤差の範囲内を超えて延展する場合もあり得る。そのような場合には、プレス金型12に作り込む凹型11の形状および寸法ならびに型押加工の際の種々のプロセスファクタを調節することによって、その延展が配線2やバンプ3の配列方向に進む(広がる)ことを回避することが可能である。
例えば、図示は省略するが、上金型であるプレス金型12の凹状の立体パターン空間内に配線パターン10の長手方向に沿った側面も包み込むように、そのプレス金型12の凹状の立体パターン(凹型11)を形成しておき、型押プロセスでは、そのプレス金型12の凹状の立体パターン空間内の側壁で、型押しされる部分の配線パターン10の側面の延展を押し止めて規制するようにしてもよい。
このように、配線パターン10の該当箇所に、その配線パターン10の側面も含めて、言うなればコイニング加工(圧印加工)のような圧縮成形加工を施すことにより、その圧縮成形加工した部分の配線パターン10が線幅方向に延展することを確実に防ぎつつ、バンプ3を要請された高さに形成することができる。
しかも、このようにコイニング加工的な圧縮成形加工が施された部分、すなわちバンプ3付近の(バンプ3自体を除く)配線2の側面およびその近傍は、コイニング加工時に印加される圧縮力によって、あたかも突き固められたように硬度が増すこととなる。また、バンプ3自体には圧縮力は印加されないようにすることができるから、バンプ3自体の硬度については、加工前の銅箔の軟らかさのままに保つことができる。
その結果、加工が施された部分の配線2の側面およびその近傍は、機械的強度が増強されたものとなり、かつバンプ3自体は、適度な塑性変形性を備えて、このTABテープに実装される半導体素子のパッド等に対して良好な接続状態を提供することが可能なものとなる。
あるいは、上記のようなプレス金型12に作り込む凹型11の形状およびその寸法を調節して、塑性変形時の配線パターン10の金属材料の延展をその配線パターン10の長手方向に集中して逃がすようにすることなどにより、その延展が線幅方向に進むことを回避して、配線2やバンプ3の配列間隔が狭くなることを防ぐようにしてもよい。
However, for example, when the height of the
For example, although not shown in the drawings, the concave three-dimensional pattern of the
In this way, by applying compression molding processing such as coining processing (coining processing) to the corresponding portion of the
In addition, the portion subjected to the coining compression molding process, that is, the side surface of the
As a result, the side surface of the
Alternatively, by adjusting the shape and dimensions of the
なお、プレス金型12としては、上記以外にも、図示は省略するが、突起状の立体的凸形パターンを備えた凸金型を用い、その凸形パターンを下に凸の状態にして配線パターン10の所定位置にその上から所定の押圧力で押し当てることにより、その部分の配線パターン10を窪ませて、それとは相対的に、その窪ませた部分に隣接した部分を突起状のバンプ3とすることなども可能である。
In addition to the above, the
また、バンプ3は、図3に一例を示したように、配線2におけるインナーリード部の最先端部分に形成することも可能である。
また、図4(a)に一例を示したように、配線2における、バンプ形成位置に隣接する所定領域の部分のみを、プレス金型12を用いた型押加工によって局所的に窪ませることで、その窪ませた所定領域内の配線2の高さよりもバンプ形成位置の高さを相対的に突出した高さにして、それを突起状のバンプ3とすることも可能である。このようにすることによっても、半導体素子6のボンディングパッド等に対して確実に接合することができるような突起状のバンプ3を、極めて簡易かつ精確に形成することができる。
あるいは、図4(b)に他の一例を示したように、配線2におけるインナーリード部の最先端部分をバンプ形成位置とし、そのバンプ形成位置に隣接する所定領域のみを、プレス金型12を用いた型押加工によって局所的に窪ませることで、相対的にバンプ形成位置を突出させ、それを突起状のバンプ3とすることも可能である。このようにすることによっても、半導体素子6に対して確実に接合することができるような突起状のバンプ3を、極めて簡易かつ精確に形成することができる。
Further, the
Further, as shown in an example in FIG. 4A, only a portion of a predetermined region adjacent to the bump formation position in the
Alternatively, as shown in FIG. 4B, the tip portion of the inner lead portion in the
以上のように、本発明に係る実施の形態のTABテープおよびその製造方法によれば、従来の製造方法の場合のようなバンプ幅がその配列方向に広がることや、許容範囲を逸脱した形状不良となることなどを、煩雑なプロセス管理等を要することなく確実に回避して、バンプ3の配列方向の幅(いわゆるバンプ幅)を配線2の線幅と同様またはその線幅以内に収めることが可能となる。
また、そのバンプ3の上面を、基本的に銅箔7の平坦さを維持して極めて平坦なものとすることができる。また、バンプ3の高さおよび形状は、基本的に銅箔7の厚さおよびプレス金型12によって精確に規定することができるので、このバンプ3の高さや形状の均一性を、銅箔7の厚さの精度やプレス金型12の精度に対応した極めて良好なものとすることができる。また、バンプ3は、その寸法設計および形状設計に関して高い自由度を以て、かつ高精度に形成することができる。
そして、上記のような作用・効果が相まって、バンプ3と半導体素子6のボンディングパッド等との接合不良の発生や、隣り合うバンプ3同士での短絡不良の発生を、簡易かつ確実に抑止ないし解消することが可能となり、延いてはバンプ3や配線2のさらなるファインピッチ化に対応することが可能となる。
As described above, according to the TAB tape of the embodiment and the manufacturing method thereof according to the present invention, the bump width is widened in the arrangement direction as in the conventional manufacturing method, and the shape defect deviates from the allowable range. The width of the
Further, the upper surface of the
In addition, combined with the above-described actions and effects, it is possible to easily and reliably prevent or eliminate the occurrence of defective bonding between the
なお、バンプ3の概形や、そのバンプ3に対して相対的に窪ませる部分の概形は、上記の実施の形態で説明したような直方体状(断面形状が矩形状)のもののみには限定されないことは勿論である。この他にも、例えば断面形状がU字状やV字状、あるいは台形状のものなど、種々の形状とすることが可能である。
また、上記の実施の形態では、配線2のインナーリード部に、半導体素子6に対して接合されるためのバンプ3を形成する場合について説明したが、この他にも、例えば配線2における、いわゆるアウターリード部4にバンプ3を形成して、外部の液晶表示装置やプリント配線板(いずれも図1〜図4では図示省略)等に対する接合に用いられるものとすることなども可能である。
The outline of the
In the above embodiment, the case where the
1 絶縁性基板
2 配線
3 バンプ
5 絶縁性保護膜
6 半導体素子
10 配線パターン
12 プレス金型
DESCRIPTION OF
Claims (5)
前記バンプが、前記配線の表面を機械的に塑性変形加工して突起状に形成されたものである
ことを特徴とするTABテープ。 An insulating substrate; wiring formed on the insulating substrate so as to constitute a predetermined wiring circuit system electrically connected to a semiconductor element mounted on the insulating substrate; A TAB tape having a bump set at a predetermined position and set to be physically connected to an electrical junction of the semiconductor element,
The TAB tape, wherein the bump is formed into a protrusion shape by mechanically plastically deforming the surface of the wiring.
前記バンプが、プレス金型によって前記配線の表面を型押加工してなるものである
ことを特徴とするTABテープ。 The TAB tape according to claim 1,
The TAB tape, wherein the bump is formed by embossing the surface of the wiring with a press die.
前記配線を形成した後、当該配線の表面における、前記所定位置を残して少なくとも当該所定位置に隣接する所定領域を塑性変形加工により窪ませることで、相対的に前記所定位置の厚さを当該所定位置に隣接する所定領域の厚さよりも厚く突出するようにして、前記所定位置に突起状のバンプを形成する工程を含む
ことを特徴とするTABテープの製造方法。 Forming a wiring on an insulating substrate so as to be electrically connected to a semiconductor element mounted on the insulating substrate to form a predetermined wiring circuit system; and a predetermined position on the wiring And a step of forming a bump set so as to be physically connected to the electrical junction of the semiconductor element,
After the wiring is formed, at least a predetermined region adjacent to the predetermined position is recessed by plastic deformation processing while leaving the predetermined position on the surface of the wiring, so that the thickness of the predetermined position is relatively set. A method of manufacturing a TAB tape, comprising a step of forming a protruding bump at the predetermined position so as to protrude thicker than a predetermined area adjacent to the position.
前記バンプを形成する工程は、プレス金型を用いて、前記配線の表面における前記所定位置の配線の表面が突起状となるように、当該配線の表面を型押加工するものである
ことを特徴とするTABテープの製造方法。 In the manufacturing method of the TAB tape of Claim 3,
The step of forming the bump is a method of embossing the surface of the wiring using a press mold so that the surface of the wiring at the predetermined position on the surface of the wiring has a protruding shape. TAB tape manufacturing method.
前記プレス金型が、前記突起状のバンプの外形に対応する凹状の立体パターンを備えたものであり、前記プレス金型を上金型とし、平坦な下金型または基台の表面に前記TABテープを載置した状態で、前記プレス金型を前記TABテープに押圧させることにより、前記バンプを形成する予定の所定位置を残して少なくとも当該所定位置に隣接した所定領域を塑性変形加工により窪ませて、相対的に前記所定位置の厚さを当該所定位置に隣接する所定領域の厚さよりも厚く突出するようにして前記所定位置に突起状の前記バンプを形成する
ことを特徴とするTABテープの製造方法。 In the manufacturing method of the TAB tape of Claim 4,
The press mold is provided with a concave three-dimensional pattern corresponding to the outer shape of the protruding bump, the press mold is an upper mold, and the TAB is placed on the surface of a flat lower mold or a base. By pressing the press mold against the TAB tape while the tape is placed, at least a predetermined region adjacent to the predetermined position is recessed by plastic deformation while leaving a predetermined position where the bump is to be formed. A protrusion-like bump is formed at the predetermined position so that the thickness of the predetermined position protrudes relatively thicker than the thickness of the predetermined region adjacent to the predetermined position. Production method.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008234524A JP2010067884A (en) | 2008-09-12 | 2008-09-12 | Tab tape and method of manufacturing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008234524A JP2010067884A (en) | 2008-09-12 | 2008-09-12 | Tab tape and method of manufacturing the same |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010067884A true JP2010067884A (en) | 2010-03-25 |
Family
ID=42193196
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008234524A Pending JP2010067884A (en) | 2008-09-12 | 2008-09-12 | Tab tape and method of manufacturing the same |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010067884A (en) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS57193052A (en) * | 1981-05-22 | 1982-11-27 | Seiko Epson Corp | Manufacture of inner lead with pedestal |
JPS63182832A (en) * | 1987-01-24 | 1988-07-28 | Fuji Micro Kogyo Kk | Bump formation in tape carrier system |
JPH03141655A (en) * | 1989-07-19 | 1991-06-17 | Orient Watch Co Ltd | Manufacture of metal lead having bump |
JPH0390443U (en) * | 1989-12-28 | 1991-09-13 | ||
JPH1140728A (en) * | 1997-07-23 | 1999-02-12 | Chichibu Fuji:Kk | Lead frame and electronic component using the same, and manufacture thereof |
-
2008
- 2008-09-12 JP JP2008234524A patent/JP2010067884A/en active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS57193052A (en) * | 1981-05-22 | 1982-11-27 | Seiko Epson Corp | Manufacture of inner lead with pedestal |
JPS63182832A (en) * | 1987-01-24 | 1988-07-28 | Fuji Micro Kogyo Kk | Bump formation in tape carrier system |
JPH03141655A (en) * | 1989-07-19 | 1991-06-17 | Orient Watch Co Ltd | Manufacture of metal lead having bump |
JPH0390443U (en) * | 1989-12-28 | 1991-09-13 | ||
JPH1140728A (en) * | 1997-07-23 | 1999-02-12 | Chichibu Fuji:Kk | Lead frame and electronic component using the same, and manufacture thereof |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7911050B2 (en) | Semiconductor device and method for manufacturing the same | |
US7193328B2 (en) | Semiconductor device | |
TWI479971B (en) | Wiring board, method of manufacturing the same, and semiconductor device having wiring board | |
US7294532B2 (en) | Method for manufacturing semiconductor device | |
US20120000067A1 (en) | Method of manufacturing printed circuit board having flow preventing dam | |
US20090102049A1 (en) | Semiconductor device, layered type semiconductor device using the same, base substrate and semiconductor device manufacturing method | |
JP2005079581A (en) | Tape substrate, semiconductor chip package using tape substrate, and lcd device using semiconductor chip package | |
US7893550B2 (en) | Semiconductor package comprising alignment members | |
JP5409427B2 (en) | Printed circuit board and semiconductor device | |
JP2008118129A (en) | Substrate for flip chip bonding and manufacturing method thereof | |
KR100837281B1 (en) | Semiconductor device package and method of fabricating the same | |
JP4736762B2 (en) | BGA type semiconductor device and manufacturing method thereof | |
US11569162B2 (en) | Chip on film package with reinforcing sheet and manufacturing method of chip on film package with reinforcing sheet | |
JP2010067884A (en) | Tab tape and method of manufacturing the same | |
JP2010067798A (en) | Tab tape and method of manufacturing the same | |
JP2005317862A (en) | Semiconductor element connecting structure | |
JP4599891B2 (en) | Semiconductor device substrate and semiconductor device | |
JP2001015630A (en) | Bga-semiconductor package and its manufacture | |
JP2002299387A (en) | Tape carrier for semiconductor device and its manufacturing method | |
JP2005217065A (en) | Wiring substrate and its manufacturing method, and semiconductor device and its manufacturing method | |
KR100445296B1 (en) | Flip Chip On Film And The Fabricating Method Thereof | |
JP2006040983A (en) | Method of manufacturing semiconductor device | |
JP2006071508A (en) | Semiconductor device manufacturing method | |
JP2002231769A (en) | Tape carrier and manufacturing method thereof | |
JP2006253165A (en) | Semiconductor device and its manufacturing process |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20101217 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120216 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120221 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120413 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130116 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130515 |